CN116645916A - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN116645916A
CN116645916A CN202310642019.5A CN202310642019A CN116645916A CN 116645916 A CN116645916 A CN 116645916A CN 202310642019 A CN202310642019 A CN 202310642019A CN 116645916 A CN116645916 A CN 116645916A
Authority
CN
China
Prior art keywords
transistor
high voltage
voltage
system high
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310642019.5A
Other languages
English (en)
Inventor
林志隆
刘至怡
陈松骏
邓名扬
庄铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN116645916A publication Critical patent/CN116645916A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路。像素电路包括发光二极管、电压选择区域以及驱动区域。发光二极管具有阳极及接收系统低电压的阴极。电压选择区域接收第一系统高电压、第二系统高电压、以及灰阶信号，以基于灰阶信号输出第一系统高电压及第二系统高电压的其中之一作为系统高电压，其中第一系统高电压高于第二系统高电压。驱动区域耦接于发光二极管的阳极及电压选择区域，且接收数据电压与系统高电压，以基于数据电压与系统高电压提供驱动电流至发光二极管。

Description

像素电路
技术领域
本发明涉及一种像素电路，且特别涉及一种发光二极管像素电路。
背景技术
因环保意识抬头，节能省电、使用寿命、色彩饱和度及电源品质等诉求逐渐成为消费者考虑购买的因素，同时受到半导体技术迅速发展与成本降低，驱使发光元件成为未来照明与显示器市场的发展主流。其中，有机发光二极管(OLED)与微型发光二极管(uLED)为当下使用于自发光显示面板的主要元件。
因微型发光二极管(uLED)需要较大的驱动电流，因此在输出高亮度时，大电流会导致驱动晶体管进入线性区，造成驱动电流控制不易。虽然，增加系统电压之间的跨压可解决上述问题，但会提高功率消耗。因此，为了使功率消耗问题，需要对现有的驱动电路作相对应的改动或重新设计。
发明内容
本发明提供一种像素电路，可以降低在输出低亮度时系统电压端之间的跨压，以达到节省功耗的效果。
本发明的像素电路，包括发光二极管、电压选择区域以及驱动区域。发光二极管具有阳极及接收系统低电压的阴极。电压选择区域接收第一系统高电压、第二系统高电压、以及灰阶信号，以基于灰阶信号输出第一系统高电压及第二系统高电压的其中之一作为系统高电压，其中第一系统高电压高于第二系统高电压。驱动区域耦接于发光二极管的阳极及电压选择区域，且接收数据电压与系统高电压，以基于数据电压与系统高电压提供驱动电流至发光二极管。
基于上述，本发明实施例的像素电路，电压选择区域基于灰阶信号输出第一系统高电压及第二系统高电压的其中之一，亦即通过调制高灰阶及低灰阶下的系统高电压的电压电平，减少低灰阶时所需的系统高电压与系统低电压之间的跨压，进而减少像素电路的功率消耗。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1为依据本发明一实施例的像素电路的电路示意图。
图2为依据本发明一实施例的像素电路显示低灰阶的驱动波形示意图。
图3为依据本发明一实施例的像素电路显示高灰阶的驱动波形示意图。
附图标记说明：
100：像素电路
110：电压选择区域
120：驱动区域
A、B、C、D、E、F：节点电压
Ad1：第一调整期间
Ad2：第二调整期间
C1：第一电容
C2：第二电容
C3：第三电容
Cmp：补偿期间
EM1：第一发光控制信号
EM2：第二发光控制信号
Emi：发光期间
Idr：驱动电流
LD1：发光二极管
Poff：关闭期间
Rst：重置期间
S1：第一控制信号
S2：第二控制信号
S3：第三控制信号
T1：第一晶体管
T10：第十晶体管
T2：第二晶体管
T3：第三晶体管
T4：第四晶体管
T5：第五晶体管
T6：第六晶体管
T7：第七晶体管
T8：第八晶体管
T9：第九晶体管
VDATA：数据电压
VDD：系统高电压
VDD_H：第一系统高电压
VDD_L：第二系统高电压
VGH：栅极高电压
VGL：栅极低电压
VGRAY：灰阶信号
VGRAY_H：灰阶高电压
VGRAY_L：灰阶低电压
VH：高电压
VREF：参考电压
VSS：系统低电压
具体实施方式
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
图1为依据本发明一实施例的像素电路的电路示意图。请参照图1，在本发明实施例中，像素电路100包括发光二极管LD1、电压选择区域110、以及驱动区域120，发光二极管LD1例如包括微型发光二极管，但本发明实施例不以此为限。
发光二极管LD1具有阳极及接收系统低电压VSS的阴极。电压选择区域110接收第一系统高电压VDD_H、第二系统高电压VDD_L、以及灰阶信号VGRAY，以基于灰阶信号VGRAY输出第一系统高电压VDD_H及第二系统高电压VDD_L的其中之一作为系统高电压VDD，其中第一系统高电压VDD_H高于第二系统高电压VDD_L。驱动区域120耦接于发光二极管LD1的阳极及电压选择区域110且接收数据电压VDATA与系统高电压VDD，以基于数据电压VDATA与系统高电压VDD提供驱动电流Idr至发光二极管LD1。
依据上述，电压选择区域110基于灰阶信号VGRAY输出第一系统高电压VDD_H及第二系统高电压VDD_L的其中之一，亦即通过调制高灰阶及低灰阶下的系统高电压VDD的电压电平，减少低灰阶时所需的系统高电压VDD与系统低电压VSS之间的跨压，进而减少像素电路100的功率消耗。
在本实施例中，电压选择区域110包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第一电容C1以及第二电容C2，其中第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、以及第六晶体管T6个别以P型晶体管为例，但本发明实施例不以此为限。
第一晶体管T1具有接收第一系统高电压VDD_H的第一端、控制端、以及提供系统高电压VDD的第二端。第二晶体管T2具有接收灰阶信号VGRAY的第一端、接收第一控制信号S1的控制端、以及第二端。第三晶体管T3具有接收高电压VH的第一端、耦接第二晶体管T2的第二端的控制端、以及耦接第一晶体管T1的控制端的第二端。第一电容C1耦接于第一晶体管T1的控制端与第一发光控制信号EM1之间。
第四晶体管T4具有接收灰阶信号VGRAY的第一端、接收第二控制信号S2的控制端、以及第二端。第五晶体管T5具有第一端、耦接第四晶体管T4的第二端的控制端、以及接收高电压VH的第二端。第六晶体管T6具有接收第二系统高电压VDD_L的第一端、耦接第五晶体管T5的第一端的控制端、以及耦接第一晶体管T1的第一端的第二端。第二电容C2耦接于第六晶体管T6的控制端与第一发光控制信号EM1之间。
在本实施例中，驱动区域120包括第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、以及第三电容C3，其中第七晶体管T7、第八晶体管T8、第九晶体管T9以及第十晶体管T10个别以P型晶体管为例，但本发明实施例不以此为限。
第七晶体管T7具有接收系统高电压VDD的第一端、控制端、以及耦接发光二极管LD1的阳极的第二端。第八晶体管T8具有耦接第七晶体管T7的控制端的第一端、接收第三控制信号S3的控制端、以及接收参考电压VREF的第二端。第九晶体管T9具有接收系统高电压VDD的第一端、接收第一发光控制信号EM1的控制端、以及第二端。第三电容C3耦接于第九晶体管T9的第二端与第七晶体管T7的控制端之间。第十晶体管T10具有耦接第九晶体管T9的第二端的第一端、接收数据电压VDATA的控制端、以及接收第二发光控制信号EM2的一第二端。
在本发明实施例中，第七晶体管T7可以与第十晶体管T10匹配，亦即第七晶体管T7的长宽比相同于第十晶体管T10的长宽比。
在本发明实施例中，当像素电路100所显示的亮度位于低灰阶范围中(例如灰阶0～31)，第二系统高电压VDD_L不会使得第七晶体管T7操作于一线性区，亦即第七晶体管T7会操作于饱和区；当像素电路100所显示的亮度位于高灰阶范围(例如灰阶32～255)中，第二系统高电压VDD_L使得第七晶体管T7操作于线性区。并且，不论是高灰阶范围或低灰阶范围，第二系统高电压VDD_L使得第七晶体管T7皆不会操作于线性区。
在本发明实施例中，当灰阶信号VGRAY对应低灰阶时(例如灰阶0～31)，电压选择区域110输出第二系统高电压VDD_L作为系统高电压VDD，并且当灰阶信号VGRAY对应高灰阶时(例如灰阶32～255)，电压选择区域110输出第一系统高电压VDD_H作为系统高电压VDD。
在本发明实施例中，灰阶信号VGRAY是由像素电路100外部的控制电路(例如时序控制器)所提供，并且每一像素电路100是独自接收单一灰阶信号VGRAY，亦即像素电路100所接收的灰阶信号VGRAY不同于另一像素电路的灰阶信号VGRAY。
图2为依据本发明一实施例的像素电路显示低灰阶的驱动波形示意图。在参照图1及图2，在本实施例中，像素电路100至少是按序操作于重置期间Rst、第一调整期间Ad1、补偿期间Cmp、第二调整期间Ad2、发光期间Emi、关闭期间Poff。
在重置期间Rst中，第一控制信号S1以及第三控制信号S3为致能电平(例如为栅极低电压VGL)，并且第二控制信号S2、第一发光控制信号EM1以及第二发光控制信号EM2为禁能电平(例如为栅极高电压VGH)，其中灰阶信号VGRAY为灰阶低电压VGRAY_L。此时，第二晶体管T2、第八晶体管T8为导通，并且第四晶体管T4、第九晶体管T9为截止。其中，第一晶体管T1的控制端的节点电压A为高电压VH，第六晶体管T6的控制端的节点电压B为未知电压VX，第七晶体管T7的控制端的节点电压C为参考电压VREF，第九晶体管T9的第二端的节点电压D为栅极高电压VGH，第三晶体管T3的控制端的节点电压E为灰阶低电压VGRAY_L，第五晶体管T5的控制端的节点电压F为未知电压VX。并且，第一晶体管T1因节点电压A而截止，第三晶体管T3因节点电压E而导通，第五晶体管T5因节点电压F而状态不明，第六晶体管T6因节点电压B而状态不明，第七晶体管T7因节点电压C而截止，第十晶体管T10因数据电压VDATA而导通。
在第一调整期间Ad1中，维持与重置期间Rst相同的操作状态。
在补偿期间Cmp中，第二控制信号S2、第三控制信号S3以及第二发光控制信号EM2为致能电平，并且第一控制信号S1以及第一发光控制信号EM1为禁能电平，其中灰阶信号VGRAY为灰阶低电压VGRAY_L。此时，第四晶体管T4、第八晶体管T8为导通，并且第二晶体管T2、第九晶体管T9为截止。其中，第一晶体管T1的控制端的节点电压A为高电压VH，第六晶体管T6的控制端的节点电压B为高电压VH，第七晶体管T7的控制端的节点电压C为参考电压VREF，第九晶体管T9的第二端的节点电压D为数据电压VDATA┼第十晶体管T10的临界电压VTH10，第三晶体管T3的控制端的节点电压E为灰阶低电压VGRAY_L，第五晶体管T5的控制端的节点电压F为灰阶低电压VGRAY_L。并且，第一晶体管T1因节点电压A而截止，第三晶体管T3因节点电压E而导通，第五晶体管T5因节点电压F而导通，第六晶体管T6因节点电压B而截止，第七晶体管T7因节点电压C而截止，第十晶体管T10因数据电压VDATA而导通。
在第二调整期间Ad2中，像素电路100的操作大致相同于补偿期间Cmp，其不同之处在于灰阶信号VGRAY改变为灰阶高电压VGRAY_H，以致于第五晶体管T5的控制端的节点电压F改变为灰阶高电压VGRAY_H。此时，第五晶体管T5因节点电压F而截止。
在发光期间Emi中，第一发光控制信号EM1以及第二发光控制信号EM2为致能电平，并且第一控制信号S1、第二控制信号S2以及第三控制信号S3为禁能电平，其中灰阶信号VGRAY的电压电平已不影响像素电路100的操作，且可对应下一像素电路100而设定。此时，第九晶体管T9为导通，并且第二晶体管T2、第四晶体管T4、第八晶体管T8为截止。其中，第一晶体管T1的控制端的节点电压A为高电压VH，第六晶体管T6的控制端的节点电压B为高电压VH┼栅极低电压VGL－栅极高电压VGH，第七晶体管T7的控制端的节点电压C为(第二系统高电压VDD_L－数据电压VDATA┼第十晶体管T10的临界电压VTH10)┼参考电压VREF，第九晶体管T9的第二端的节点电压D为第二系统高电压VDD_L，第三晶体管T3的控制端的节点电压E为灰阶低电压VGRAY_L，第五晶体管T5的控制端的节点电压F为灰阶高电压VGRAY_H。并且，第一晶体管T1因节点电压A而截止，第三晶体管T3因节点电压E而导通，第五晶体管T5因节点电压F而截止，第六晶体管T6因节点电压B而导通，第七晶体管T7因节点电压C而导通，第十晶体管T10因数据电压VDATA而截止。此时，驱动电流Idr涉及数据电压VDATA与参考电压VREF。
在关闭期间Poff中，第一控制信号S1、第二控制信号S2、第三控制信号S3、第一发光控制信号EM1以及第二发光控制信号EM2为禁能电平，其中灰阶信号VGRAY的电压电平已不影响像素电路100的操作。第二晶体管T2、第四晶体管T4、第八晶体管T8、第九晶体管T9为截止。其中，第一晶体管T1的控制端的节点电压A为高电压VH，第六晶体管T6的控制端的节点电压B为高电压VH，第七晶体管T7的控制端的节点电压C为(栅极高电压VGH－数据电压VDATA┼第十晶体管T10的临界电压VTH10)┼参考电压VREF，第九晶体管T9的第二端的节点电压D为栅极高电压VGH，第三晶体管T3的控制端的节点电压E为灰阶低电压VGRAY_L，第五晶体管T5的控制端的节点电压F为灰阶高电压VGRAY_H。并且，第一晶体管T1因节点电压A而截止，第三晶体管T3因节点电压E而导通，第五晶体管T5因节点电压F而截止，第六晶体管T6因节点电压B而截止，第七晶体管T7因节点电压C而截止，第十晶体管T10因数据电压VDATA而导通。
图3为依据本发明一实施例的像素电路显示高灰阶的驱动波形示意图。在参照图1、图2及图3，在本实施例中，像素电路100的操作大致相同于图2所示，其中相同或相似的元件使用相同或相似标号。图2及图3的实施例不同之处在于，在第一调整期间Ad1中，第三晶体管T3的控制端的节点电压E为灰阶高电压VGRAY_H，以致于第三晶体管T3呈现截止；在第二调整期间Ad2中，第五晶体管T5的控制端的节点电压F为灰阶低电压VGRAY_L，以致于第五晶体管T5呈现导通；在发光期间Emi中，第七晶体管T7的控制端的节点电压C为(第一系统高电压VDD_H－数据电压VDATA┼第十晶体管T10的临界电压VTH10)┼参考电压VREF，第九晶体管T9的第二端的节点电压D为第一系统高电压VDD_H。
参照本发明图2及图3所示实施例，灰阶信号VGRAY对应低灰阶的波形不同于灰阶信号VGRAY对应高灰阶的波形。
依据上述，本发明实施例可针对微型发光二极管像素电路提出10T3C的电路架构，其应用于微型发光二极管拼接显示器。其中，像素电路100可通过调制高灰阶及低灰阶下的系统高电压VDD的电压电平，减少低灰阶时所需的系统高电压VDD与系统低电压VSS之间的跨压，进而减少像素电路100的功率消耗。更者，通过第七晶体管T7可以与第十晶体管T10匹配，可补偿驱动晶体管(亦即第七晶体管T7)的临界电压变异，并利用灰阶信号VGRAY的电平波形选择电流路径，亦即在显示高灰阶时，使第六晶体管T6截止，电流路径的跨压为第一系统高电压VDD_H至系统低电压VSS；反之，在显示低灰阶时，使第一晶体管T1截止，电流路径的跨压为第二系统高电压VDD_L至系统低电压VSS，以降低低灰阶时的静态功率消耗。
因此，有效降低低灰阶时电流路径系统高电压VDD与系统低电压VSS之间的总跨压，达到节省功耗的效果，且可补偿系统低电压VSS的电源电压升(I-R Rise)及第七晶体管T7的临界电压变异，以可增加发光电流的一致性。并且，在发光时，可通过第三电容C3耦合第一发光信号EM1的变化量至第一晶体管T1的控制端使发光二极管LD1开始发光。
在本实施例中，仅使用第十晶体管T10一颗达到重置、补偿、截止的功能，可精简整体架构。
综上所述，本发明实施例的像素电路，电压选择区域基于灰阶信号输出第一系统高电压及第二系统高电压的其中之一，亦即通过调制高灰阶及低灰阶下的系统高电压的电压电平，减少低灰阶时所需的系统高电压与系统低电压之间的跨压，进而减少像素电路的功率消耗。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种像素电路，包括：
一发光二极管，具有一阳极及接收一系统低电压的一阴极；
一电压选择区域，接收一第一系统高电压、一第二系统高电压、以及一灰阶信号，以基于该灰阶信号输出该第一系统高电压及该第二系统高电压的其中之一作为一系统高电压，其中该第一系统高电压高于该第二系统高电压；
一驱动区域，耦接于该发光二极管的该阳极及该电压选择区域，且接收一数据电压与该系统高电压，以基于该数据电压与该系统高电压提供一驱动电流至该发光二极管。
2.如权利要求1所述的像素电路，其中该电压选择区域包括：
一第一晶体管，具有接收该第一系统高电压的一第一端、一控制端、以及提供该系统高电压的一第二端；
一第二晶体管，具有接收该灰阶信号的一第一端、接收一第一控制信号的一控制端、以及一第二端；
一第三晶体管，具有接收一高电压的一第一端、耦接该第二晶体管的该第二端的一控制端、以及耦接该第一晶体管的该控制端的一第二端；
一第一电容，耦接于该第一晶体管的该控制端与一第一发光控制信号之间；
一第四晶体管，具有接收该灰阶信号的一第一端、接收一第二控制信号的一控制端、以及一第二端；
一第五晶体管，具有一第一端、耦接该第四晶体管的该第二端的一控制端、以及接收该高电压的一第二端；
一第六晶体管，具有接收该第二系统高电压的一第一端、耦接该第五晶体管的该第一端的一控制端、以及耦接该第一晶体管的该第一端的一第二端；以及
一第二电容，耦接于该第六晶体管的该控制端与该第一发光控制信号之间。
3.如权利要求2所述的像素电路，其中该驱动区域包括：
一第七晶体管，具有接收该系统高电压的一第一端、一控制端、以及耦接该发光二极管的该阳极的一第二端；
一第八晶体管，具有耦接该第七晶体管的该控制端的一第一端、接收一第三控制信号的一控制端、以及接收一参考电压的一第二端；
一第九晶体管，具有接收该系统高电压的一第一端、接收该第一发光控制信号的一控制端、以及一第二端；
一第三电容，耦接于该第九晶体管的该第二端与该第七晶体管的该控制端之间；以及
一第十晶体管，具有耦接该第九晶体管的该第二端的一第一端、接收该数据电压的一控制端、以及接收一第二发光控制信号的一第二端。
4.如权利要求3所述的像素电路，其中该第七晶体管的长宽比相同于该第十晶体管的长宽比。
5.如权利要求3所述的像素电路，其中该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管、该第九晶体管以及该第十晶体管个别为一P型晶体管。
6.如权利要求3所述的像素电路，其中当该像素电路所显示的亮度位于一低灰阶范围中，该第二系统高电压不会使得该第七晶体管操作于一线性区；当该像素电路所显示的亮度位于一高灰阶范围中，该第二系统高电压使得该第七晶体管操作于该线性区；以及，该第二系统高电压使得该第七晶体管皆不会操作于该线性区。
7.如权利要求1所述的像素电路，其中当该灰阶信号对应一低灰阶时，该电压选择区域输出该第二系统高电压作为该系统高电压，并且当该灰阶信号对应一高灰阶时，该电压选择区域输出该第一系统高电压作为该系统高电压。
8.如权利要求7所述的像素电路，其中该灰阶信号对应该低灰阶的波形不同于该灰阶信号对应该高灰阶的波形。
9.如权利要求1所述的像素电路，其中该发光二极管包括一微型发光二极管。
10.如权利要求1所述的像素电路，其中该灰阶信号不同于另一像素电路的该灰阶信号。
11.如权利要求1所述的像素电路，其中该灰阶信号由该像素电路外部的一控制电路所提供。
CN202310642019.5A 2022-10-14 2023-06-01 像素电路 Pending CN116645916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111139042 2022-10-14
TW111139042A TWI830435B (zh) 2022-10-14 2022-10-14 畫素電路

Publications (1)

Publication Number Publication Date
CN116645916A true CN116645916A (zh) 2023-08-25

Family

ID=87615159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310642019.5A Pending CN116645916A (zh) 2022-10-14 2023-06-01 像素电路

Country Status (2)

Country Link
CN (1) CN116645916A (zh)
TW (1) TWI830435B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883925B1 (ko) * 2011-04-08 2018-08-02 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN114283739B (zh) * 2020-09-17 2023-08-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN113053299B (zh) * 2021-03-19 2022-10-11 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
TW202416259A (zh) 2024-04-16
TWI830435B (zh) 2024-01-21

Similar Documents

Publication Publication Date Title
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
CN111951718B (zh) 显示装置
CN110021264A (zh) 像素电路及其驱动方法、显示面板
US11562682B2 (en) Pixel circuit
CN114093301B (zh) 显示装置、像素驱动电路及其驱动方法
CN111243498B (zh) 像素电路及其驱动方法、显示装置
CN113707079B (zh) 像素电路及显示面板
CN111210762B (zh) 像素电路
CN111402802B (zh) 像素电路与显示面板
CN113889034B (zh) 自发光像素电路
CN114283739B (zh) 像素电路及其驱动方法、显示装置
CN115662356A (zh) 像素电路及显示面板
TW202329076A (zh) 用於發光二極體面板的驅動電路及其發光二極體面板
CN116189604A (zh) 像素驱动电路、方法和显示面板
US20190392755A1 (en) Subpixel Circuit, And Display System And Electronic Device Having The Same
TWI470605B (zh) 顯示器與驅動畫素方法
CN116645916A (zh) 像素电路
CN111402783B (zh) 像素
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板
CN111564137B (zh) 发光二极管驱动电路及发光二极管显示装置
TWI830433B (zh) 畫素電路
CN116072057A (zh) 显示面板
CN116959369A (zh) 像素电路
CN115424574A (zh) 像素电路
CN116704949A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination