CN1127800C - 用来自定时操作的具有窗口鉴别器的次级读出放大器 - Google Patents

用来自定时操作的具有窗口鉴别器的次级读出放大器 Download PDF

Info

Publication number
CN1127800C
CN1127800C CN98119680A CN98119680A CN1127800C CN 1127800 C CN1127800 C CN 1127800C CN 98119680 A CN98119680 A CN 98119680A CN 98119680 A CN98119680 A CN 98119680A CN 1127800 C CN1127800 C CN 1127800C
Authority
CN
China
Prior art keywords
line
differential voltage
output
amplifier
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98119680A
Other languages
English (en)
Other versions
CN1215250A (zh
Inventor
奥利弗·基尔
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1215250A publication Critical patent/CN1215250A/zh
Application granted granted Critical
Publication of CN1127800C publication Critical patent/CN1127800C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种从数据源中读出数据并响应读出的数据驱动一对输出线的读取系统，包括：接到数据源的初级读出器件；次级读出器件由一对输出线接到初级读出器件并与输出线对相连，根据初级读出器件存储的数据响应输出线对间产生的差分电压，并具有由负阈值和正阈值限定的有关差分电压阈值，当输入线对间的差分电压在差分电压阈值范围内时将输出线对驱于第一输出条件，当差分电压小于或等于该负阈值时则驱于第二输出条件，当该差分电压大于或等于该正阈值时则驱于第三输出条件。

Description

用来自定时操作的具有 窗口鉴别器的次级 读出放大器
技术领域
本发明一般涉及读出放大器，特别是涉及包括有一窗口鉴别器的次级读出放大器器件，该窗口鉴别器能使该器件读取数据而不需由外部触发该器件。
背景技术
诸如动态随机存取存储器(DRAM)器件或静态随机存取存储器(SRAM)器件之类的电子存储器件被用于各种用来存储大量数字编码信息的电子系统中。这些器件典型地包括用来存储该数字编码信息或数据的存储器阵列。该数据典型地通过已知作为一读取系统的一器件而从这种存储器阵列中被检索。
如图1所示，在一DRAM器件的一典型的读出系统10中通过包括有一初级读出放大器12和一次级读出放大器14。该初级读出放大器12用来直接从该存储器阵列中读取数据，而该次级读出放大器14通常用来从初级读出放大器中读取数据。为了满足DRAM器件的高密度要求，这两部分的构成都是必须的。这是因为DRAM器件包括有大量的初级读出放大器和次级读出放大器，其中这些初级读出放大器是由在一高密度阵列中可被实施的具有相对地较小尺寸的晶体管所制造的。在读出放大器12、14之间数据通过一对各自均为已知的外部位线真实(EBLt)16和外部位线互补(EBLc)18的高容量线来传送。
在读周期期间，初级读出放大器12从该存储器阵列(未示出)中读取数据。通过利用一锁存器该数据被暂时存储在初级读出放大器12中。为了传送这个被存储的数据，在被连接到在该初级读出放大器12之中的该锁存器之前，外部位线16、18必须被预充电到一预置的正电压。为了防止该高容量外部位线16、18超过在初级读出放大器12中所存储的电压，该预充电是必须的。由于在初级读出放大器12中所使用的晶体管的尺寸相对地较小，所以这样一个超越条件是有可能的。
当该外部位线16、18随后被连接到在初级读出放大器12中的该锁存器时，线16、18中的一条线上的电压降到低于该预充电值，这就产生了一差分电压。各个条件与降到低于预充电电平的每一外部位线相关，因而提供了出现在该外部位线16、18上的两种可能的差分电压的极性，表明在初级读出放大器12中所存储的数据的两个逻辑状态。这个差分电压随后由次级读出放大器14读出，以便适当地驱动读取数据线(RDL)。该数据由在次级读出放大器14中所包括的另一个锁存器读取，它根据该差分电压的极性而设置为两个可能的逻辑状态中的一种状态。
参见图2，图2示出了一个常规的次级读出放大器的例子。该次级读出放大器20包括一锁存器22，锁存器22包括有一对交叉耦合反相器24、26。每一个反相器24、26包括一P沟道场效应晶体管(FET)24A和26A，和一n沟道FET 24B、26B。交叉耦合是通过将每一反相器的输出连接到另一反相器的输入来实现的。节点A和B分别在该交叉耦合的接合处形成。这种结构能使得该锁存器22具有二个稳定状态，例如，节点A为逻辑高和节点B为逻辑低，或反之亦然。该锁存器22被看作为是两个可能的逻辑状态中的一种状态，这时它被驱动朝向任何一个稳定的状态条件。该锁存器22的节点A和B被分别连接到在终端34、36处的外部位线EBLt和EBLc。如上面所讨论的，跨越这些外部位线产生一随后确定节点A和B的各自状态的差分电压。
一n沟道FET 28被连接到n沟道FET 24B、26B的漏极并被用来触发该锁存器22。该触发晶体管28被用来对一预置的时间量有效地将锁存器22与跨越外部位线EBLt和EBLc所产生的差分电压隔离开。为了使得该差分电压达到一有效的幅值从而使该差分电压能将该锁存器22设置为它的逻辑状态中的一种状态，这种隔离是必须的。该必须的幅值典型地约为200毫伏(mv)，该幅值大约在2毫微秒(nse)时间在每一个具有约2微微法(PF)电容的外部位线之间被形成。
但是，由于考虑到噪声和偏置的原因，该锁存器需要设置的幅值实际上要偏高，例如，是在约200至500mv之间的范围内。为了使得跨越该外部位线的差分电压获得这个幅值，需要增加1到2nsec。因此，在该外部位线被连接到初级读出放大器之后，该触发晶体管28由一置位信号导通大约3到4nsec，其中大约1到2nsec是考虑到任何噪声或偏置的内部裕度。因此，如已知的，这1到2nsec作为一安全防护带并且还考虑到在列选择线(CSL)驱动时间，信号调试时间的失配，以及在这种器件中出现的已知的其它定时失配。
另外，在反相器节点A、B和电压电源VDD之间连接有二个预充电晶体管30、32。这二个晶体管30、32被用于对外部位线预充电(响应于对它们各自栅极端的信号PC的应用)，并且为了防止如前面所讨论的超越而将反相器节点A、B预充电到电源电压VDD。该反相器节点A、B被预充电以便指明该存储器件的其余部分的次级读出放大器不包含有数据并且能使该锁存器22被驱动到它的逻辑状态中的一个状态。
参见图3，图3示出了一典型锁存器的操作状态，这种锁存器诸如是包括在所示的一常规的次级读出放大器中的锁存器22。x和y轴分别表示该反相器节点A和B的电压电平。亚稳定线38表示包括预充电状态44的该锁存器的半稳定状态，其中节点A和B等于VDD。由于器件的不规则性，亚稳定线实际上可以位于线38的任一侧所示的虚线38A、38B之间的任何位置。前面所讨论的该锁存器的二个稳定状态由标号40和42所指明。
在该亚稳定线38和两个稳定状态40和42之间的各自区域C和D表示该锁存器的两个可能的逻辑状态。如参照图2的上述讨论，通过由PC信号接通该预充电晶体管30、32而该锁存器首先被驱动到它的预充电状态。然后，当跨越该高容量外部位线形成一足够的差分电压时，该置位信号启动触发晶体管28。这就使得锁存器22被驱动到它的稳定状态40或42的一种状态，从而将该锁存器置位为它的两种可能的逻辑状态中的一种。在DRAM器件(特别是，异步DRAM器件)中，该置位信号通常是由一地址转移检测(ATD)块形成的。
对于一必须由一外部置位信号所触发的诸如次级读出放大器20之类的常规次级读出放大器具有若干缺点。首先，因为增加了用来产生该置位信号的元件，所以使用这样一种方案的存储器件的尺寸较大。另外，使用这种存储器件其功耗明显地变高。这是因为所使用的该置位信号是通过一长的信号线而被驱动，因此需要相对大的幅度信号的置位信号，大幅度信号就需要相当大的功率去产生。另外，由于需要上面所讨论的内部裕度的原因，这种存储器件具有特有的较慢的特性。
发明内容
本发明的目的是提供一种诸如次级读出放大器之类的器件，这种器件被连接在诸如外部位线之类的一对输入线和诸如读取数据线之类的一对输出线之间，用来响应于跨越该输入线对的一差分信号来驱动该输出线对，因而该器件不需外部触发。
在本发明的一个方面中，一读出系统，用来从一数据源读出数据和响应于该读出数据驱动一对输出线，该读出系统包括：与数据源连接的一初级读出器件，用于读出和存储在其内的所述数据；和通过一对输入线与初级读出器件相连并且还与一对输出线相连的一次级读出器件，根据由初级读出器件所存储的数据该次级读出器件响应于跨越一对输入线所产生的一差分电压以及次级读出器件具有由一负阈值和一正阈值所限定的相关的一差分电压阈值范围，因此当在一对输入线之间的差分电压是在该差分电压阈值范围之内时该次级读出器件将一对输出线驱动为第一输出状态，当该差分电压小于或等于负阈值时则驱动为第二输出状态，而当该差分电压大于或等于正阈值时则驱动为第三输出状态。
在本发明的另一方面中，连接在一对输入线和一对输出线之间用来响应于跨越该对输入线的一差分电压而驱动该输出线对的一器件包括：电流源装置；差分放大器装置，具有一对分别连接到该输入线的输入端，一对分别连接到该输出线的输出端，和另一对分别连接到电流源装置的终端，该差分放大器装置响应于在该输入线对上的差分电压并且具有与由一负阈值和一正阈值所限定的相关的一差分电压阈值范围；和用来驱动该输出线对的驱动器装置，该驱动器装置被连接在电流源装置和差分放大器装置之间，其中当该输入线上的差分电压是在该差分放大器装置的差分电压阈值范围之内时该驱动器装置响应于该电流源装置和差分放大器装置将该对输出线驱动为第一输出状态，其中当在该输入线上的差分电压是小于或等于该差分电压阈值范围的负阈值时该驱动器装置响应于该电流源装置和差分放大器装置将该对输出线驱动为第二输出状态，以及其中当在该输入线上的差分电压大于或等于该差分电压阈值范围的正阈值时该驱动器装置响应于该电流源装置和差分放大器装置将该对输出线驱动为第三输出状态。
本发明还提供一种在一半导体存储器件中的次级读出放大器件，该半导体存储器件中具有一用于从一存储器单元中读取数据的初级读出放大器器件和通过一对外部位线连接到该初级读出放大器的所述次级放大器件，从而使得该初级放大器跨越该对外部位线上产生一差分电压，和在其中该次级读出放大器器件连接在该对外部位线和一对读取数据线之间并且响应于在该对外部位线上所产生的差分电压而驱动该读取数据线对，所述次级读出放大器件包括：一电流源；差分放大器，具有一对分别连接到该外部位线的输入端，一对分别连接到该读取数据线的输出端，和连接到该电流源的另一对端子，该差分放大器响应于跨越该对外部位线的差分电压并且具有一相关的由一负阈值和一正阈值所限定的差分电压阈值区域；和驱动器，用于驱动该读取数据对，该驱动器连接在电流源和差分放大器之间，其中当在跨越该外部位线的差分电压是在该差分放大器的差分电压阈值区域之内时该驱动器响应于该电流源和该差分放大器将该对读取数据线驱于第一输出条件，其中当在该外部位线之间的差分电压是小于或等于该差分电压阈值区域的负阈值时该驱动器响应于该电流源和该差分放大器将该对读取数数据线驱于第二输出条件；和其中当在该外部位线之间的差分电压大于或等于该差分电压阈值区域的正阈值时该驱动器响应于该电流源和差分放大器将该对读取数据线驱于第三输出条件。
本发明的这些和其它的目的、特性和优点在结合附图阅读了所述实施例的详细说明之后将会更为清楚。
附图说明
图1是一常规读出放大器的框图；
图2是一常规次级读出放大器的示意图；
图3是包括在一常规次级读出放大器中的锁存器的操作状态图；
图4是用来说明利用本发明的一窗口鉴别器的一次级读出放大器的原理的功能示意图；
图5是包括了根据本发明的一窗口鉴别器的次级读出放大器的输入一输出特性的图；
图6示出了根据本发明的一次级读出放大器的一实施例的示意图；和
图7示出了根据本发明的一次级读出放大器的另一实施例的示意图。
具体实施方式
本发明涉及在一集成电路(IC)中所使用的一次级读出放大器。这种IC例如是诸如一动态随机存取存储器(DRAM)、一同步DRAM(SDRAM)、或一静态RAM(SRAM)之类的随机存取存储器(RAM)。该IC还可是一特定应用IC(ASIC)、一合并的DRAM逻辑电路(被嵌入的DRAM)、或任何其它的逻辑电路。
典型地，许多IC是在并行的晶片上构成。在处理完成之后，该晶片被切成小块以将该IC分隔成单独的芯片。该芯片随后被封装，结果是一最终的产品被用于例如计算机系统、蜂窝式电话、个人数字辅助(PDA)和其它电子产品等客户产品中。
根据本发明，该次级读出放大器无须外部触发，这有利于自定时。这是通过在该外部位线上出现一适当的信号之前用于有效地读出而构成的一次级读出放大器来完成的。根据本发明所构成的次级读出放大器检测在该外部位线上的正和负两个方向上的差分电压阈值，在这之间该次级读出放大器是未激活的。这样一个在负和正阈值之间所构成的窗口在后面将其称之为一鉴别器窗口，这将在后面详述。另外，如像这里将要说明的那样，这样一种次级读出放大器通过利用各种反馈方法能够加速内部信号的传送。
应当理解的是短语“待用状态”、“有效准备状态”和“有效置位状态”用于描述具有特定意义的本发明的次级读出放大器器件的工作。当该外部位线是在如将要说明的一预充电状态时，该器件被认为是在一无效(即，未激活)状态。另外，当该器件是如将要说明的还未被设置为一逻辑状态和未驱动该读取数据线(RDL)但已经结束预充电(即该器件不再处于无效状态)时，该器件被认为是在有效准备状态。最后，当该器件是如将要说明的被置为一逻辑状态并响应于该逻辑状态而驱动该读取数据线(RDL)时，该器件被认为是在一有效置位状态。
现在参见图4和5，图4所示的图用来说明本发明的原理和图5的示意图给出了与根据本发明所构成的一器件相关的输入-输出特性。首先参见图5，图5示出了包括有一根据本发明的窗口鉴别器的次级读出放大的输入-输出特性。特别是，该图的x轴表示到该次级读出放大器的输入电压是如前所述的在该外部位线上出现的差分电压。该差分电压是外部位线真实电位VEBLt和外部位线互补电位VEBLc之间的差，并且后面称之为DEBL。y轴表示每一个与称之为RDLt(读取数据线真实)和RDLc(读取数据线互补)的一对读取数据线相连接的次级读出放大器的输出端的电压(处于电压VSS和VDD之间)，其中在该图中的实线表示连接到RDLt的该次级读出放大器的输出而虚线表示连接到RDLc的该次级读出放大器的输出。
如图5所示，当VEBLt和VEBLc之间的差(即，DEBL)是在一鉴别器窗口44(还被表示为+/-DVw)之内时，读取数据线RDLt(实线)和RDLc(虚线)是一逻辑低(VSS)。应当了解的是，当RDLt和RDLc最好是在窗口44之内的VSS时，分别表示在该图中的数据线的图示线(虚线和实线)相对x轴稍微有所提高，这只不过是为了图示清楚起见而使其彼此不同。应当了解的是当DEBL是在这种窗口44之内时，本发明的次级读出放大器被认为是在一种三重状态条件。应了解的是处于这样一种三重状态条件的本发明的次级读出放大器按照该差分电压可以处于无效状态或有效准备状态中的任一种状态。尽管如此，该外部位线还是不包含有效数据。
但是，当DEBL增加(在正或负方向的任一方向上)使得外部位线之间的差分电压不在窗口44之内时，次级放大器现在是处于有效置位状态，导致读取数据线RDLt或RDLc中的一条线被驱于一逻辑高。DEBL的极性确定了该读取数据线RDLt或RDLc中的一条是被驱于高因而确定该器件的逻辑状态。例如，当RDLt被驱于高和RDLc保持为低时，相应于从地址存储单元中读取的二进制“1”，而另一方面，当RDLt保持为低和RDLc被驱于高时，相应于从地址存储单元读取的二进制“0”。应理解的是，如果使用一相反的逻辑约定，即在三重状态条件期间RDLt和RDLc是高和当分别驱动时为低，则图5所示的输入-输出特性可以是相反的。
由在x轴上的点E和F之间所限定的鉴别器窗口44的宽度是由实施该窗口鉴别器的部件的电特性所确定的。例如，它可能选择提供一具有大约400mv的宽度的窗口(即，在大约-200mv的E至在大约+200mv的F)的元件。这就意味着根据本发明的次级读出放大器可以由一具有低于200mv量级的一DEBL来触发。因为它具有较少的用于该外部位线达到这样一电压差的时间，所以是所希望的。如前所述，常规的读出放大器典型地包括有一用来估算参量变化的裕度，这就导致这样的器件仅仅在一高的差分电压时才被触发。因此，通过本发明所提供的和如图5所示的一窗口鉴别器，次级读出放大器的性能被明显地得以改进。
参见图4，图4是用来说明本发明的次级读出放大器的原理的一功能示意图。该次级读出放大器50包括一对差分跨导放大器52、54，其中每一放大器52、54都具有一同相和反相输入端。放大器52的同相端与放大器54的反相端相连并且两个端都连接到外部位线真实EBLt46。另外，放大器54的同相端与放大器52的反相端相连并且两端都连接到外部位线互补EBLc48。
放大器52、54被用来产生一正比于由DEBL所表示的在外部位线46、48上形成的差分电压的电流。由放大器52、54所产生的电流可由下面的等式来计算：
                 I＝gm×DEBL       (1)
这里gm是放大器52、54的跨导或电流增益。考虑到越过该外部位线46、48传送的数据的二个不同逻辑电平，如像所述那样，每一放大器52、54的反相和同相输入被交叉排列的连接到外部位线46、48。因此，对于每一逻辑状态，仅仅放大器52、54中的一个放大器传导电流。
每一放大器52、54的输出被分别连接到构成节点Nt和Nc的相关电流源56、58。每一电流源56、58都提供一在该电路中用作为一参考的相同电流I0。各自连接到每一节点Nt和Nc的还有反相驱动器60、62。构成次级读出放大器50的输出的该驱动器60、62的输出分别被连接到一对读取数据线RDLt和RDLc。如将要说明那样，响应于电流源56、58和放大器52、54该反相器件60、62将RDLt和RDLc驱动为不同逻辑状态。
在一读取周期的开始，由于预充电该外部位线46、48均为高(即，VDD)。这就使得DEBL等于零(即，在鉴别器窗口44的中间，也就是在图5中的点E和F之间的等距离处)，这意味着放大器52、54被导通但产生约为0mA的电流(即，电流正比于差分电压DEBL)。节点Nc、Nt通过电流源56、58自VDD的传导而分别被提升到一高电位。由于驱动器60、62的反相操作而使读取线RDLt和RDLc保持在一低电平。如上所述，相应于一三重状态条件，线RDLt和RDLc均保持为低，这表明该次级读出放大器50还未被置位和因此不包括有任何有效数据。
当数据越过(可利用的)外部位线46、48时，在该位线中的一条位线上的电压开始下降。这就使得DEBL依据在外部位线上电压的下降而从窗口44的中央朝向点E或F中的任一点移动。例如，如果EBLt 46开始降低到低于该预充电电平(VDD)，则如在图4中所示给出的构成，左边放大器54开始产生一正电流。当该DEBL上升到例如可以是大约200mv的一预置值(阈值)时，由放大器54所产生的电流等于或超过由左边电流源58所提供的电流I0。这就使左边节点Nc被拉到一低电位。应说明的是，在节点Nc处理想的电位跃迁是瞬时的；但是，由于该电流源的输出电导不是无穷大的，所以该跃迁也不是极其陡峭的。其结果，如图5所示，表明RDLt和RDLc从VSS到VDD跃迁的线的斜率是相对地陡峭但并非如象使用理想部件的情况那样是垂直的。图4示出了本发明的一理想部件实施的情况，而将要说明的图6和7表明了某些典型的实际部件实施的情况。
在这一点上，次级读出放大器50识别在外部位线46、48上的一有效逻辑状态，这是本发明的自定时方面。如前所述，常规次级读出放大器是依靠一外部触发信号来实现这个功能。
当Nc被拉向低时，通过左边反相驱动器62使RDLc被驱向高。因此，因为左边输出RDLc是高，而右边输出RDLt仍为低，所以次级读出放大器50是处于它的两个逻辑状态中的一种状态。应当了解，当EBLc 48是降低到低于预充电电平的外部位线时，该次级读出放大器50的右侧的操作类似于上面所述那样将输出RDLt、RDLc驱向另一逻辑状态。也就是，Nt被拉向低，并且其结果通过右边反相驱动器60使RDLt被驱向高。
根据本发明的次级读出放大器50可以被设计成识别各种预置的DEBL值。为了设置该窗口44的正阈值(+DVw)和负阈值(-DVw)可通过根据下面等式来选择用于I0和gm的值来实现：
                1/2 DVw 1/2＝I0/gm    (2)
其中1/2 DVw 1/2是该鉴别器窗口44(图5)的宽度的绝对值或一半。
应当了解的是，图4的功能示意图仅仅说明了实施根据本发明的窗口鉴别器的一种方法。因此，其它类型的差分放大器结构可用来实施这里所述的本发明的原理。例如，由P.R Gray和R.G Meyer所著的“Analysis andDesign of Analog Integrated Circuits”(“模拟集成电路的分析和设计”)，Wiley&Sons(1993)第三版，提供了许多可利用的差分放大器电路的例子。本技术领域的普通技术人员将会了解到许多其它的具体的实施过程。
现在参见图6，图6示出了利用根据本发明所示的一窗口鉴别器的一次级读出放大器70的一个实施的示意图。图6中所示的次级读出放大器70描述了图4的功能性示图的一实际电路实施的一个实施例。因此，由标号72、74和76所表示的晶体管相应于图4的跨导放大器52、54，由标号78和80所表示的晶体管相应于图4的相关的电流源56、58，和由标号90和92所表示的晶体管相应于图4相关的驱动器60、62。
具体地说，一差分放大器是由一对源极相连的n沟道FET器件72和76所构成。在差分放大器72、76的输出端分别构成节点Nc和Nt并且流经它们的电流的相位相差180°。器件72、76的栅极端分别与外部位线EBLc48和EBLt 46相连。器件72、76用来放大在外部位线EBLt和EBLc上形成的差分电压。另外，另一个n沟道FET器件74被连接在器件72、76的源极端和地之间。连接到器件74的栅极端的是一预置电压电位Vn，它用作用于n沟道晶体管的一偏压和实际上作为电流源。
将给出流经该电路的电流的例子，但是，应理解的是在下面例子中所使用的值是作为示例的目的而选择的，更确切地说，工作的最佳范围可以是在大约1mA和10mA之间。因此，为了示例的目的，假定器件74具有大约1mA的饱和电流。
在节点Nc和Nt和电压电源VDD之间连接有一对分别被用作电流源的P沟道FET器件78和80。晶体管78、80的栅极端被连接到作为p沟道晶体管的偏压的一第二预置电位Vp，并且依照它的值，将该器件保持在有效或饱和操作区域中的任一区域。为了便于该例子的说明起见，器件78、80均被选择为具有大约0.75mA的一饱和电流。
分别连接到节点Nt和Nc的是用作为驱动器的p沟道FET器件90和92。当器件90、92的栅极端被分别连接到节点Nt和Nc，源极端被连接到VDD时，漏极端分别连接到一对读取数据线RDLt 98和RDLc 100。
另外，分别连接在电压电源VDD和外部位线(EBLt 46和EBLc 48)、读取数据线(RDLt 98和RDLc 100)和节点Nc及Nt之间的是附加的p沟道FET器件82、84、86和88，它们是为了准备使次级读出放大器70接收数据而用来将这些点预充电到VDD的预充电电平的。器件82、84、86和88的栅极端的每一个与其上传送有用来控制预充电步骤的信号PC的一PC(预充电)信号线相连。另外，在地电位和读取数据线(RDLt 98和RDLc 100)之间分别连接有用来将RDLt和RDLc预充电到地的n沟道FET器件94和96。器件94、96的栅极端通过反相器101被连接到线PC(预充电)。
在一读取周期的开始，信号PC为低，使预充电器件82、84、86和88导通。反相器101反相该PC信号，导致器件94和96也导通。信号PC为低，使得外部位线(EBLt 46和EBLc 48)和节点Nc和Nt被预充电到VDD和读取数据线(RDLt 98和RDLc 100)被预充电到地。外部位线(EBLt 46和EBLc48)和读取数据线(RDLt 98和RDLc 100)被分别预充电到VDD和地，以防止过载，同时节点Nc和Nt被预充电到VDD以保证在接收数据之前该次级读出放大器70是在三重状态条件。
在该PC信号再次变为高之后，次级读出放大器70仍保持在该三重状态条件。在这种条件中，相关的电流源78、80是在最好产生每一个具有大约0.5mA的示例性值的相同电流I1和I2的有效工作范围。电流I1和I2通过差分放大器72、76流向源极耦合器件74。由于该外部位线(EBLt 46和EBLc48)被预充电到VDD，所以差分放大器72、76均被导通。晶体管器件74是在饱和工作范围中，最好汇流的电流I3约为1mA，即I1和I2之和。
应了解的是，在有效准备状态和预充电(无效)状态中，电流源78和80的每一个都被拉到大约750mA，其结果节点Nc和Nt处于约为VDD。当通过外部位线传送数据时，在该外部位线中的一条位线上的电压开始下降，则在该外部位线上再次形成一差分电压。继而，左边放大器器件72开始产生少量电流，这就导致电流I1减小。同时，为了保持恒定电流I3大约为1mA电流I2开始增加。由于电流源80仍提供大约750mA电流，所以节点Nt保持接近于VDD。
当在外部位线间的该差分电压达到一预定值(Vw)时，左边放大器72提供一大约为250mA的被降低的电压并且节点Nc保持接近或等于VDD。同时，右边电流源80开始工作在提供一大约750mA I2电流的该饱和区域中，能够使节点Nt保持显著地高。晶体管器件74现在工作在饱和区域中，汇流总的电流为750mA。当在该外部位线上的差分电压超过Vw，则放大器76给出高于750mA的电流(因此，克服了可由电流源80提供的750mA)，其结果，节点Nt被拉向地。节点Nt接近或等于地电位而导致相关的驱动器90被导通。这就导致该读取数据线RDLt 98被驱为高，而读取数据线RDLc 100保持为低。在该读取数据线上的这个条件相应于器件70的两个逻辑状态中的一个状态。因此，在该外部位线上所检测的数据通过次级读出放大器70被读出、放大并随后被传送到读取数据线RDLt和RDLc。
应了解的是，上述操作顺序类似于当相反的位线降低和另一个保持为高时驱使该读取数据线为相反的逻辑状态。这就使得相应于器件70的另一逻辑状态读取数据线RDLc 100被驱为高，同时读取数据线RDLt保持为低。本技术领域的普通技术人员应了解上述顺序给出了对于产生这种逻辑状态的特定操作顺序。再参照图5分析可以理解次级读出放大器70在三重状态条件期间的周期相应于当在外部位线上的差分电压DEBL是在该鉴别器窗口44之内的情况。
现在参见图7，图7示出了利用本发明的一窗口鉴别器的次级读出放大器110的另一个实施例的示意图。该次级读出放大器110的实施例的操作以及包括的相似器件都由相对于图6的实施例的上述相同的标号所指明。驱动器90′和92′类似于图6中的驱动器90和92的功能，但驱动器90′和92′是与p沟道FET相反的n沟道FET。另外，器件94′和96′类似于图6中的器件94和96的功能，但器件94′和96′是与n沟道FET器件相反的p沟道FET。为此，应理解到图7所示的实施例的操作类似于图6的实施例(除下面要说明的附加器件和特性之外)，由于图7的实施例的实施部分使用了相反逻辑，所以在图7实施例中的输入-输出特性(RDLt和RDLc对DEBL)与图6中的实施例的输入-输出特性相比是相反的。因此，对于图7的实施例可将图5的图形简单地反转，即，在窗口44之内RDLt和RDLc大约是VDD而在窗口44之外的部分分别降到大约是VSS。
但是，如上所述，该次级读出放大器110包括有用来执行本发明另外增加的操作功能的附加器件。因为本实施例的操作类似于图6中所述，所以这里仅说明其附加的器件。
该次级读出放大器110包括一对晶体管112和114，这一对晶体管均为p沟道FET器件并分别连接在外部位线EBLt 46和EBLc 48以及差分放大器器件72、76的栅极端之间。通过晶体管112、114用来将差分放大器72、76与外部位线EBLt和EBLc相隔离。这种选择隔离有利于各种应用。例如，本发明的次级读出放大器被用于多于一对外部位线的应用场合，即，在译码应用中，在放大器和外部位线之间的选择隔离的应用中是有用的。本技术领域的普通技术人员将会预料到对于这种隔离的其它应用。
另外，在节点Nc和Nt以及电源VDD之间连接有p沟道FET器件的锁存器件116和118。锁存器件116和118的每一个的栅极端分别与节点Nt和Nc相连，同时漏极端分别与节点Nc和Nt相连，这些器件116、118被启动时节点Nc和Nt中的一个节点为高而另一个节点则为低。分别连接在电源VDD和读取数据线RDLt 98和RDLc 100之间的两个p沟道FET器件120和122还执行一类似的锁存功能。也就是，由于器件120、122的栅极和漏极端被交叉耦合，保证了读取数据线RDLt或RDLc中的一条线保持高而另一条线为低。
另外，在节点Nc和Nt与各个驱动器90、92之间的连接有相关的中间驱动器级124和126。每一中间驱动器级124、126包括有分别提供附加电流以更快地导通该驱动器90、92的p沟道FET器件124A、126A。每一中间驱动器级124、126也包括有当节点Nc和Nt中的一个节点开始为低时分别提供正反馈以更快地驱动节点Nc和Nt中的一个节点为地的n沟道FET器件124B、126B。
另外，分别连接在驱动器90、92的栅极端和地之间的是附加的n沟道器件128和130。这些器件128、130的栅极端与一反相器132的输出相连，其输入连接到PC信号线。当PC信号线为低时，器件128、130被导通，将驱动器90、92的栅极端驱为地。这就保证了驱动器90、92保持截止而该读取数据线RDLt 98和RDLc 100被预充电。
两个偏压Vn和Vp(也用在图6的实施例中)最好是由标号134所表明的电路来形成。另外，电容136分别连接在外部位线EBLt和EBLc与地之间表示该外部位线的电容，其典型值大约是每条线2.00微微法(PF)。电容138分别连接在读取数据线RDLt和RDLc之间表示该读取数据线的电容，其典型值大约是每条线4.00至10.00PF。
这里结合实施例对本发明作了详细地说明，但应了解到本技术领域的普通技术人员在不违背本发明的精神和范围的前提下可以对本发明的构成和细节作出改变。

Claims (25)

1.一种读出系统，用于从一数据源读出数据并且响应于所读出的数据驱动一对输出线，该系统包括：
一初级读出器件，与数据源相连接，用于读出和存储所述数据；和
一次级读出器件，通过一对输入线连接到该初级读出器件并且还与一对输出线相连，该次级读出器件根据由初级读出器件所存储的所述数据响应于一在一对输入线上产生的差分电压并且该次级读出器件具有一由一正阈值和一负阈值所限定的相关的差分电压阈值区域，因此当在该对输入线上的差分电压是在该差分电压阈值范围内时该次级读出器件将该对输出线驱于一第一输出条件，当该差分电压小于或等于该负阈值时该对输出线被驱于一第二输出条件，和当该差分电压大于或等于该正阈值时该对输出线被驱于一第三输出条件。
2.如权利要求1的读出系统，其中的第一输出条件等效于三重状态条件。
3.如权利要求1的读出系统，其中的第二输出条件等效于一逻辑高信号电平和一逻辑低信号电平中的一种。
4.如权利要求1的读出系统，其中的第三输出条件等效于一逻辑低信号电平和一逻辑高信号电平中的一种。
5.如权利要求1的系统，其中该初级读出器件和次级读出器件是与一半导体存储器件集成在一起，其中该数据源是一存储器单元和其中该对输入线是外部位线和该对输出线是读取数据线。
6.一种连接在一对输入线和一对输出线之间的器件，用于响应于跨越该对输入线的一差分电压来驱动该对输出线，该器件包括：
一电流源；
一差分放大器，具有分别连接到该输入线的一对输入端，分别连接到该输出线的一对输出端，和分别连接到该电流源的另一对端子，该差分放大器响应于跨越该对输入线的差分电压和具有一相关的由一负阈值和一正阈值所限定的差分电压阈值区域；和
一驱动器，用来驱动该对输出线，该驱动器连接在电流源和差分放大器之间，其中当跨越该输入线的差分电压是在该差分放大器的差分电压阈值区域之内时该驱动器响应于该电流源和该差分放大器将该对输出线驱动到第一输出条件，其中当跨越该输入线的差分电压是小于或等于该差分电压阈值区域的负阈值时该驱动器响应于该电流源和该差分放大器将该对输出线驱动到第二输出条件，和其中当跨越该输入线的差分电压是大于或等于该差分电压阈值区域的正阈值时该驱动器响应于该电流源和该差分放大器将该对输出线驱动到第三输出条件。
7.如权利要求6的器件，其中该差分电压区域的负和正阈值实际上是一与该电流源有关的参考电流和与差分放大器有关的一电流增益的函数。
8.如权利要求6的器件，其中该第一输出条件是等效于一三重状态条件。
9.如权利要求6的器件，其中该第二输出条件是等效于一逻辑高信号电平和一逻辑低信号电平中的一种。
10.如权利要求6的器件，其中该第三输出状态是等效于一逻辑低信号电平和一逻辑高信号电平中的一种。
11.如权利要求6的器件，其中该差分放大器包括一对差分放大器和该电流源包括分别与该差分放大器对相连的一对电流源。
12.如权利要求11的器件，其中该差分放大器对的一个差分放大器产生正比于跨越该对输入线的差分电压的电流以便使该驱动器将该对输出线驱动为第二输出条件。
13.如权利要求11的器件，其中该差分放大器对的另一个差分放大器产生正比于跨越该对输入线的差分电压的电流以便使该驱动器装置将该对输出线驱动为第三输出条件。
14.如权利要求6的器件，进一步包括连接在该差分放大器和该驱动器之间的中间驱动器，用于促进该对输出线到第二输出条件和第三输出条件中的一种条件的驱动。
15.如权利要求6的器件，进一步包括用于响应于一预充电信号而将该对输入线和该对输出线预充电到一电源电压。
16.一种在一半导体存储器件中的次级读出放大器件，该半导体存储器件中具有一用于从一存储器单元中读取数据的初级读出放大器器件和通过一对外部位线连接到该初级读出放大器的所述次级放大器件，从而使得该初级放大器跨越该对外部位线上产生一差分电压，和在其中该次级读出放大器器件连接在该对外部位线和一对读取数据线之间并且响应于在该对外部位线上所产生的差分电压而驱动该读取数据线对，所述次级读出放大器件包括：
一电流源；
差分放大器，具有一对分别连接到该外部位线的输入端，一对分别连接到该读取数据线的输出端，和连接到该电流源的另一对端子，该差分放大器响应于跨越该对外部位线的差分电压并且具有一相关的由一负阈值和一正阈值所限定的差分电压阈值区域；和
驱动器，用于驱动该读取数据对，该驱动器连接在电流源和差分放大器之间，其中当在跨越该外部位线的差分电压是在该差分放大器的差分电压阈值区域之内时该驱动器响应于该电流源和该差分放大器将该对读取数据线驱于第一输出条件，其中当在该外部位线之间的差分电压是小于或等于该差分电压阈值区域的负阈值时该驱动器响应于该电流源和该差分放大器将该对读取数数据线驱于第二输出条件；和其中当在该外部位线之间的差分电压大于或等于该差分电压阈值区域的正阈值时该驱动器响应于该电流源和差分放大器将该对读取数据线驱于第三输出条件。
17.如权利要求16的器件，其中该差分电压范围的正和负的阈值是一与该电流源相关的参考电流和与该差分放大器相关的电流增益的函数。
18.如权利要求16的器件，其中第一输出条件是等效于一三重状态条件。
19.如权利要求16的器件，其中第二输出条件是等效于一逻辑高信号电平和一逻辑低信号电平中的一种。
20.如权利要求16的器件，其中第三输出条件是等效于一逻辑低信号电平和一逻辑高信号电平中的一种。
21.如权利要求16的器件，其中该差分放大器包括一对差分放大器和该电流源包括一对分别与该差分放大器对相连的电流源。
22.如权利要求21的器件，其中该差分放大器对的一个放大器产生正比于在该外部位线之间的差分电压的电流以便使得该驱动器将该对读取数据线驱于第二输出条件。
23.如权利要求21的器件，其中该差分放大器对的另一个放大器产生正比于在该对外部位线之间的差分电压的电流以便使得该驱动器将该对读取数据线驱于第三输出条件。
24.如权利要求16的器件，进一步包括连接在该差分放大器和该驱动器之间的中间驱动器，用于促进该对读取数据线驱于第二输出条件和第三输出条件中的一个条件。
25.如权利要求16的器件，进一步包括有用于响应于一预充电信号将该对外部位线和读取数据线对预充电到一电源电压电平的预充电。
CN98119680A 1997-09-30 1998-09-22 用来自定时操作的具有窗口鉴别器的次级读出放大器 Expired - Fee Related CN1127800C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US941606 1978-09-11
US08/941,606 US5982673A (en) 1997-09-30 1997-09-30 Secondary sense amplifier with window discriminator for self-timed operation
US941,606 1997-09-30

Publications (2)

Publication Number Publication Date
CN1215250A CN1215250A (zh) 1999-04-28
CN1127800C true CN1127800C (zh) 2003-11-12

Family

ID=25476762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119680A Expired - Fee Related CN1127800C (zh) 1997-09-30 1998-09-22 用来自定时操作的具有窗口鉴别器的次级读出放大器

Country Status (7)

Country Link
US (1) US5982673A (zh)
EP (1) EP0905702B1 (zh)
JP (1) JPH11154392A (zh)
KR (1) KR100542469B1 (zh)
CN (1) CN1127800C (zh)
DE (1) DE69836183T2 (zh)
TW (1) TW388885B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816397B1 (en) * 2003-05-29 2004-11-09 International Business Machines Corporation Bi-directional read write data structure and method for memory
KR100542710B1 (ko) * 2003-10-02 2006-01-11 주식회사 하이닉스반도체 차동 증폭기 및 이를 채용한 비트라인 센스 증폭기
US7277335B2 (en) * 2005-06-21 2007-10-02 Infineon Technologies Ag Output circuit that turns off one of a first circuit and a second circuit
JP5068615B2 (ja) * 2007-09-21 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置
US7684273B2 (en) * 2007-11-14 2010-03-23 Qimonda North America Corp. Sense amplifier biasing method and apparatus
US7813201B2 (en) * 2008-07-08 2010-10-12 Atmel Corporation Differential sense amplifier
US8385147B2 (en) * 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
CN117809708B (zh) * 2024-02-29 2024-05-07 浙江力积存储科技有限公司 存储阵列及提高存储阵列的数据读取准确度的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US32682A (en) * 1861-07-02 Improvement in steam-boilers
JPS5856198B2 (ja) * 1980-09-25 1983-12-13 株式会社東芝 半導体記憶装置
US4716550A (en) * 1986-07-07 1987-12-29 Motorola, Inc. High performance output driver
IT1238022B (it) * 1989-12-22 1993-06-23 Cselt Centro Studi Lab Telecom Discriminatore differenziale di tensione in tecnologia c-mos.
US5467300A (en) * 1990-06-14 1995-11-14 Creative Integrated Systems, Inc. Grounded memory core for Roms, Eproms, and EEpproms having an address decoder, and sense amplifier
US5247479A (en) * 1991-05-23 1993-09-21 Intel Corporation Current sensing amplifier for SRAM
US5257236A (en) * 1991-08-01 1993-10-26 Silicon Engineering, Inc. Static RAM
US5347183A (en) * 1992-10-05 1994-09-13 Cypress Semiconductor Corporation Sense amplifier with limited output voltage swing and cross-coupled tail device feedback
JPH06119784A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd センスアンプとそれを用いたｓｒａｍとマイクロプロセッサ
US5500817A (en) * 1993-01-21 1996-03-19 Micron Technology, Inc. True tristate output buffer and a method for driving a potential of an output pad to three distinct conditions
JP3004177B2 (ja) * 1993-09-16 2000-01-31 株式会社東芝 半導体集積回路装置
JP2980797B2 (ja) * 1993-12-03 1999-11-22 シャープ株式会社 Ｍｏｓ型スタティックメモリ装置
JPH07169290A (ja) * 1993-12-14 1995-07-04 Nec Corp 半導体記憶装置
KR960009956B1 (ko) * 1994-02-16 1996-07-25 현대전자산업 주식회사 반도체 소자의 감지 증폭기
US5539349A (en) * 1994-03-24 1996-07-23 Hitachi Microsystems, Inc. Method and apparatus for post-fabrication ascertaining and providing programmable precision timing for sense amplifiers and other circuits
KR0139496B1 (ko) * 1994-06-21 1998-06-01 윤종용 반도체 메모리장치의 비트라인 감지증폭기
US5528543A (en) * 1994-09-16 1996-06-18 Texas Instruments Incorporated Sense amplifier circuitry
US5627787A (en) * 1995-01-03 1997-05-06 Sgs-Thomson Microelectronics, Inc. Periphery stress test for synchronous RAMs
US5546026A (en) * 1995-03-01 1996-08-13 Cirrus Logic, Inc. Low-voltage high-performance dual-feedback dynamic sense amplifier
EP0736969A1 (en) * 1995-03-28 1996-10-09 Texas Instruments Incorporated Differential voltage amplifier

Also Published As

Publication number Publication date
US5982673A (en) 1999-11-09
EP0905702A2 (en) 1999-03-31
TW388885B (en) 2000-05-01
EP0905702B1 (en) 2006-10-18
KR19990029714A (ko) 1999-04-26
CN1215250A (zh) 1999-04-28
KR100542469B1 (ko) 2006-03-23
JPH11154392A (ja) 1999-06-08
EP0905702A3 (en) 1999-09-01
DE69836183T2 (de) 2007-08-30
DE69836183D1 (de) 2006-11-30

Similar Documents

Publication Publication Date Title
EP0643393B1 (en) Semiconductor memory device having voltage booster circuit
US5162681A (en) Differential sense amplifier
US5525919A (en) Sense amplifier with limited output voltage swing
US5146427A (en) High speed semiconductor memory having a direct-bypass signal path
JP2816727B2 (ja) シングルエンデッドセンス増幅器
CN1127800C (zh) 用来自定时操作的具有窗口鉴别器的次级读出放大器
CN1067174C (zh) 用于半导体存贮器件的传感放大器
EP0661709B1 (en) Semiconductor memory having a high speed sense amplifier
KR890015267A (ko) 다이나믹형 반도체기억장치
US5555217A (en) Semiconductor memory device having presetting function sense amplifier
US4653029A (en) MOS amplifier and semiconductor memory using the same
US5036231A (en) Sense amplifier circuit using then film transistors
KR960019304A (ko) 반도체 메모리 장치의 센스앰프 회로
US5022003A (en) Semiconductor memory device
JP2744144B2 (ja) 半導体記憶装置
US5821792A (en) Current differential amplifier circuit
US5710739A (en) Reading circuit for memory cells
JP2005285161A (ja) 半導体集積回路装置
CN1484246A (zh) 包括有源负载电路的集成电路存储器件及其相关方法
KR950006336B1 (ko) 반도체 메모리장치의 전류센싱회로
EP0366332B1 (en) Digital memory system
CN1688888A (zh) 可设置电压摆动控制的读出放大器
JPH08227943A (ja) 高速度・高密度ｓｒａｍセル
US7072203B2 (en) Hybrid switch cell and memory device using the same
JP3086043B2 (ja) 半導体読み出し専用メモリのセンス増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130228

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130228

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031112

Termination date: 20160922

CF01 Termination of patent right due to non-payment of annual fee