TW388885B - Secondary sense amplifier with window discriminator for self-timed operation - Google Patents
Secondary sense amplifier with window discriminator for self-timed operation Download PDFInfo
- Publication number
- TW388885B TW388885B TW087112743A TW87112743A TW388885B TW 388885 B TW388885 B TW 388885B TW 087112743 A TW087112743 A TW 087112743A TW 87112743 A TW87112743 A TW 87112743A TW 388885 B TW388885 B TW 388885B
- Authority
- TW
- Taiwan
- Prior art keywords
- amplifier
- output
- pair
- differential
- line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
- Static Random-Access Memory (AREA)
Description
Λ7 B7 五、發明説明 ( f ) 1 發明 背 景 : 1 .發 明 領 域 1 I 本 發 明 傜 關 於 威 知 放 大 器 1 特 別 是 m 於 具 有 不 需 要 | 白 外 部 觸 發 裝 置 而 能 使 裝 置 讀 取 資 料 之 窗 鑑 別 器 之 次 先 閱 1 1 讀 1 | 级 烕 知 放 大 器 〇 背 1 1 之 1 2 .習 知 技 術 説 明 ; 注 I % I 電 子 記 億 裝 置 > 如 動 態 随 機 存 取 記 憶 醱 (DRAM ) 装 置 事 項 1 1 再 1 I 或 靜 態 随 機 存 取 記 億 m (SR AM ) 裝 置 像 用 在 各 種 電 子 % 填 % (, 統 中 來 儲 存 大 量 之 數 位 编 碼 資 訊 〇 這 裝 置 典 型 地 包 本 頁 1 含 記 憶 髏 陣 列 9 用 以 儲 存 數 位 编 碼 資 訊 或 資 料 〇 資 料 1 典 型 地 傜 由 — 威 知 % 統 裝 置 白 記 億 體 陣 列 取 回 〇 1 I 如 第 1 圖 所 示 , 在 DRAM 裝 置 中 典 Μ 的 威 知 % 統 1 0 通 丨 常 包 含 有 一 初 级 感 知 放 大 器 12及 一 次 级 烕 知 放 大 器 14 11 I 〇 初 级 感 知 放 大 器 1 2 典 型 地 係 用 來 直 接 白 記 億 體 陣 列 1 I 讀 取 資 料 而 次 级 威 知 放 大 器 14則 是 典 型 地 白 初 级 威 1 1 知 放 大 器 1 2 讀 取 資 料 〇 此 種 兩 部 分 組 態 是 必 須 的 > 以 1 | 達 到 DRAM 裝 置 高 密 度 之 要 求 〇 這 是 因 為 DRAM 裝 置 包 含 % | 較 多 的 初 级 戚 知 放 大 器 及 較 少 的 次 级 感 知 放 大 器 > 其 1 1 中 這 初 级 威 知 放 大 器 俗 白 具 有 小 尺 寸 之 電 晶 體 製 成 1 I 而 可 以 使 用 在 高 密 度 之 陣 列 中 0 資 料 傜 在 威 知 放 大 器 1 1 1 2 ,1 4之間轉送 並經過- -對高電容線, 分別稱為真外 1 1 部 位 元 線 (EBL t) 1 6及 補 外 部 位 元 線 (EBL C ) 18 〇 1 I 在 讀 取 周 期 期 間 初 级 威 知 放 大 器 1 2 白 記 億 體 陣 列 '1 (未示)讀 取 資 料 〇 資 -3 料 - 係 藉 由 閂 鎖 而 儲 存 於 m 级 知 1 1 1 1 1 本紙張尺度述川tW阀家榡準(CNS〉Λ4规格(210X297公超) Λ7 五、發明説明(> ) "先閱讀背面之注意事項再填寫本頁) 放大器中。為了轉送此諸存資料,外部位元線1 6,1 8必須 在I»合至初级感知放大器12内之閂鎖前先充電至一預 設之正電醱。必須先充電以避免高電容外部位元線1 6 ,18使儲存在初级烕知放大器中之電颳無效。這種失效 情形是有可能的,因為在初级感知放大器12中之電晶 體偽很小。 當外部位元線16, 18與初级烕知器12内之閂鎖網合時 ,在位元線16及18之一之電®下降至預充電位準之下 而引起一差動電壓的形成。與每一條外部位元線之下 降至預充電位準以下開聯之各別情形,提供兩種横跨 外部位元線16, 18之差動電壓之可能極性,代表了鍺存 於初级感知放大器12之資料之兩個通輯狀態》此差動 電釅然後由次级感知放大器14來威測以適當地驅動資 料讀取線(RDL)e資料傜由次级慼知放大器14中之另一 閂鎖讀取,次级威知放大器偽依據差動電壓之槿性而 設定成兩個可能邏輯狀態中之一櫥。 ^|^部屮^"^’-?’-))5;/1-竹合竹.,1印*',?'· 參閲第2函,顯示了一習知次级烕知放大器之範例 。次级感知放大器20包含一閂鋇22,閂鋇22刖包含一 對交叉網合之反相器24, 26«毎一痼反相器24,26包含 一 P通道場效鼴電晶體(FET)24A及26A及一 η通道FET 24Β,26Ββ交叉網合偽藉由網合毎一偏反相器之輪出至 另一反相器之输入而達成。節點Α及Β各別在交叉網 合之接合處形成。此種組態使得閂鎖22具有兩傾穩定 狀態,例如,節點A為通輯高而節酤B為邏輯低,或 本紙張尺度適州屮阔囤家標隼((:吣)八4規格(2丨0'/: 297公浼) 五、發明説明(> ) A7 B7 部 屮 k ϋ f: /.
是反過來。當閂鎖22被驅動向穩定狀態之一個之情況 ,閂鎖22被當作是在兩種可能邏輯狀態中之一個。閂 鎖22之節點Α及Β分別在终端32 ,34與外部位元線(EBLt) 及(EBLc)網合。如前所述,形成一横跨這些外部位元 線之差動電壓,其之後決定節點A及B之各別狀態β 一 η通道FET28偽與η通道FET24B及26Β之汲極相網 合並用來觸發閂鎖22。觸發電晶體2 8傜用來有效地隔 絶閂鎖22與横跨外部位元線(EBLt)及(EBLc)之差動電 壓一預設長之時間。此種隔絶是必須的以允許差動電 壓達到一有意義之大小而使差動電壓能將閂鎖22設定 成其邏轘狀態之一。所需之差動電壓大小典型地約為 2 0 0毫伏特(ffl V ),其約需2毫撖秒U s e c >來形成於外部 位元線之間,每一條外部位元線具有約2(pF)之電容。 然而,由於必須考廉雜音及镐移之情況,設定閂鎖 22所需之差動電壓之大小實際上醮更高,例如,約在 200至5D0毫伏特之範圔内。為了能在兩條外部位元線 之間達到此種大小之差動電壓,需要多花1至2毫撤 秒。因此,觸發電晶體2 8在外部位元線網合至初级感 知放大器後,由一設定信號打開約3至4 nsec,其中 1至2 nsec乃是内建界線以將雜音或偏移考窳在内。 因此,如已知,此1至2 nsec俗作為一安全保護帶並 目.解釋了在此種裝置中發生之行選擇線(CSL)驅動時間 之不匹配,信號形成時間及其他計時上之不匹配》 再者,兩個預充電電晶體30, 32連接於反相器節點A 4— - I ·τ 誚先閱讀背面之注意事項再填寫本頁) 、1Τ 本紙汍尺度適州’丨’闹國家標羋((^5)八4規格(210/ 297公趋) Λ 7 H?_____________ 五、發明説明() ,B及電壓源VDD之間*逭些電晶髅30,32係用來預充電 外部位元線(回應信》PC施加至各別關终端 >,及反相 器節點A,B至供應霄IBVDD,以避免如前述之失效超越 (overriding)。反相器節點Α,Β被預充霄以銳刺餘之記 磨體装置顳示次级威知放大器並未包含資料並Μ因而 致能閂鎮22以逹到其邏輯狀態之一。 參闋第3 顯示了在習知次级威知放大器中之典 型閂鎮之操作狀態鼸,如閂》22之操作狀態國。x & J _各別代表反相器節黏A及B之«壓位_。一亞嫌態 線3 8代表閂鎮之半欐定狀態,包括預充竃狀18 44 ’其 中節酤A及B等於VDD。由於狀置之不規則化,亞穩想 線實際上可以放置在線38之兩侧之虡線38 A及3 8B之間 之任一處。先前討論之閂鎖之甬櫥穩定狀應你由代K 40及42來表示。 經濟部中央標準局只工消费合作社印裝 ("先閱讀背面之注意事項再填寫本頁) 介於亞穩態線3 8及兩鶴播定狀態4 0及42之間之匾域 C及D分別代表閂鎮之兩傾可能邏輯狀態。如前面對 第2 之討論,閂鎮首先由PC信號驅入其預充電狀態 ,而打開預充霣霣晶鼸30,32。接著,當一夠大之差動 霣壓在高霣容之外部位元線之間形成時,設定信嫌邸 打開㈣發霣晶釀28β這使得閂鎖22被驅向播定狀態40 或4 2其中之一,藉此将閂鋇設定成兩儀可能邏輯狀態 之一。在DRAM裝置中(特別是非同步DRAM装置),設定 信號通常你由一位址轉移偵测(ATD)匾塊形成。 本紙悵尺度適用中國國家德隼(CNS ) Λ4吡枯(2IOX2V7公¥ A7 B7 五、發明説明(r ) I 對習知次级感知放大器之需要,如次級烕知放大器 先的耗經倍裝 感線線鼸 驅知對耰回一藉壓差出 首外消要之體 级元入部 並烕線對來由,電在輪 。額置需幅億 次位輸外 料级入線料有圍動而二 點要装能振記 如部跨要 赉初输出資具範差,第 缺需體可大種 ,外横需 知之由輸之置值在況至 個為億號較此 置如窿不1ε合經與存裝限靨情對 幾因記信為, 裝,回置 源縝一亦儲知臨電出線 有,種定號且。 一 間以裝 料源及,置威歷動輪出 具大此設信而慢 供之ffl,此 資料.,置裝级電差一輪 ,較由之定。較 提線,藉 自資料装知次動之第動 發置,用設生而 是入線, 於與資知烕且差對至驅 觸装 & 使要産求 乃輪取對 用·.之威级,之線對 , 號體而所需來要 的對讀線 一含中级初壓定入線時 信憶。為而率線 目一料出 ,包其次由電界输出值-定記號因因功界 一於資输 中統存之據動值跨輪限-7 設之信是,的建 少合如動 面条儲合依差限橫動臨 部法定這線大内 至铒,驅 方知及網置之臨在驅負 外方設。號很之 之,線來 一威知置装對正置時於 由種生高信要述 明置出壓 之之威裝知線一裝内等 要此産較長需上:發裝输電 明對以知慼入及知圍少 需用來率條這於述本器對動 發線用感级輪值感範至 ,使件功一 ,由概此大一差 本出,级次跨限级值鼷 2n,紐之過號置明因放及之。在输置初,樓臨次限電 發 知,對發 動裝與合醮負此臨動 (誚先閱讀背面之注意事項再填寫本頁} 本紙张尺度適州十阄阁家標率(CNS ) Λ4規格(210X 297公趋〉 五、發明説明(fr ) 情況,目在差動電壓至少等於IE臨限倌時,至第三輸出 情況。 在本發明之另一方而中,網合於一對輪入線及一對輸 出線之間之裝置回應樓跨輪入線對之差動電鼷來驅動輸 出線對,此装置包含:電流源設備;具有一對與輸入線 耦合之输入終端之差動放大器設備,與输出線網合之输 出终端對,及與電流源設備锅合之另一對終端,差動放 大器設備回鼴搔跨輪入線對之差動電歷並具具有與之相 關聯且由一負睡限值及一正臨限值界定之差動霄壓臨限 值範圍;及用於驅動输出線對之_動設備,驅動設備偽 連接於電流源設備及差動放大器設備之間,其中驅動設 備在横跨輸入線之差動電壓在差動放大器設備之差動電 壓臨限值範園内時,回應電流源設備及差動放大器設備 驅動輪出線對至第一输出情況,當横跨输入線之差動電 釅至少等於差動霄壓臨限值範圍之負臨限值時,驅動設 備刖回應電流源設備及差動放大器設備而驅動輪出線對 至第二輪出情況,而在樓跨输入線之差動霄壓至少等於 差動電壓臨限值範圍之正臨限值時,驅動設備刖回應電流 源設備及差動放大器設備驅動輸出線對至第三输出條件。 餌沪部 t·;);^.^·而.-m-消於合竹.^卬?.?'. (誚先閱讀背面之注意事項再填寫本頁) 本發明之上述及其他目的、待擞及益處將随下列實施 例之詳細、描述及其伴随圖式更形清楚。 圃式簡單説明: 第1圖偽習知感知放大器之方塊圖; 第2圖僳習知次级烕知放大器之槪略圖,· 本紙张尺度適圯十《囤家標羋(CNS ) Λ4現格(210X297公趋) A7 B7 五、發明説明(7 ) 第3圖俗含在習知次级烕知放大器中之閂鎖之操作狀 態圖; 第4圖傜一功能槪略圖,用於顯示使用根據本發明之 窗鑑別器之次级感知放大器之原理; 第5圖俗含有根據本發明之窗鑑別器之次级感知放大 器之輸入一输出特性圖; 第6 _偽根據本發明之次级烕知放大器之實施概略圖; 第7圖偽根據本發明之次级威知放大器之實施槪略圖; 本發明之洋細描述: 本發明ί系針對在一積體電路UC)上使用之次级威知放大 器。此種TC可以是一随機存取記億體(RAM),如動態随機 存取記億膿(DRAM), —同步DRAM(SDRAM),或靜態RAM(SRAM) 。1C也可以是專靨_用IC(ASIC), —合併之DRAM—邏輯 電路(嵌入DRAM),或其他任何之邐輯電路。 典型地,在晶國上並聯形成多儸ICe在完成加工後, 晶圏被切割以形成各別晶片》晶片然後接受封装而形成 了可以使用之成品,例如電腦条統,手機,傾人數位肋 理等消簧者産品,及其他電子産品。 根據本發明,次级威知放大器祓不需要外部觸發,但却 有利地自行計時。造是藉由建構次级感知放大器以在外 部位元線上具有一適當信號前確實感知。根據本發明形 成之次级感知放大器偵潮横跨外部位元線之正向及負向 差動電壓臨限價,在正負臨限值之間次级威知放大器為 非活件。在if.負臨限值之間形成之窗在此稱為鑑別窗, 本紙張尺度適圯屮阀阄家標隼(CNS ) Λ4坭格(210X 297公趙) ^ Γ I 訂 (誚先閱讀背面之注意事項再填寫本頁) Λ7 B7 五、發明説明(方) ("先閱讀背面之注意事項再填艿本頁) 將於下詳細描述。再者,此揮次级感知放大器能夠利用 不同的回授方法來加速内部信號之傳播,也將於下予以 説明。 用於描述次级烕知放大器之蓮作之術語:"非活動狀態 ,”活動且預備好之狀態”及”活動且設定狀態"具有持定 的意義。當外部位元線僳在一摑預充電狀態時,装置被 認為是在非活動狀態中。再者,當装置並未設定成邏輯 狀態也不驅動資料讀取線(RDLs)但是卻已將預充電關閉 (即,裝置不再是在非活動狀態)時,裝置被認為是在活 動且預備奸之狀態。最後,當裝置被定成邏輯狀態且驅 動資料讀取線(RDLs)時,裝置刖被認為是在活動狀態中 ,瑄些皆將於下予以說明。 參閲第4及第5圖,顯示了用於説明本發明之原理之功 能槪略圖(第4圖)及與根據本發明形成之装置相關聯之 输入-输出特性之示範圖(第5圖)首先參閲第5圖,顯 示了根據本發明含有一窗鑑別器之次级威知放大器之输 入一输出特性。具體地説,圖之X軸代表次级威知放大 器之输入霉應,卽樓跨外部位元線之差動電如前面 所討論者。差動電瞟傜真外部位元線之電壓VEBLt 及補 外部位元線之電壓VEBLc之間差,此後稱為D E B L。y軸 代表次級感知放大器之输出電壓(在電壓VSS及VDD範圍之 間),毎一傾與資料讀取線RlUt (真資料讀取線)及RDLc (補資料禳取線)之一網合,其中圖中之實線代表與RDLt 耦合之次级感知放大器之輸出,而虛線則代表與RDLc铒 -1 0 - 本紙张尺度遍州屮阄國家標準(CNS ) Λ4规格(2丨0X 297公f ) A7 五、發明説明(9 ) 合之次级威知放大器之輪出。 更具體地說,當VEBLt及VEBLc:之差(即D E B U是在鑑別窗 4 4内(以+ / - D V w表示),資料讀取線R D L t (實線)及R D L C (虛線)乃是一邐輯低(VSS),如第5圖所示。應注意的是 ,當RfUt及RIM, c在窗4 4内之VSS暗,代表圖上之資料線之圖 形線(虛線及實線)偽比X軸高一點且彼此相錯以便閲圖 ^ _ 了解的是,當DEBL傜在窗44内時,本發明之次级感 知放大器被認為是在一傾三狀態(tri-state)之情況。在 此種三狀態情況中之次级威知放大器可以根據差動電壓 而是非活動狀態或是活動且預備好之狀態。然而,外部 位元線尚未包含合格資料。 然而,當DEBL增加(往正方向或負方向)使得外部位元 線之間之差動電壓不在窗44内時,刖次级烕知放大器换 在一活動設定狀態,此狀態使得資料讀取線RDLt或RDLc 之一被驅動成一通輯高。DEBL之極性決定那一傾資料讀 取線RDLt或RDLc被驅高進而決定裝置之邐輯狀態。例如 ,當RDLt.被驅高而RDLc保持低時,這可以對應到自定址 記億位置讀取之二進位M 1”,S —方面,當R D L t維持低而 R I) L c被驅高,刖對應到自定址記億位置讀取之二進位"0 " ,如果使用相反的邐輯慣例,例如RDLt及RDLc在三狀態 情況下為高而在分別驅動時為低,則第5 _之輸入-輸 出持性會被反鶫。 由X軸上之點E及點F界定之鑑別窗44之寬度係由實 現窗鑑別器之組件之電氣特性來決定。例如,可以選搽 -1 1 - 本紙张尺度述州屮1¾闯家標卑(CNS ) Λ4規格(210Χ297公趋) "先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 部 ψ 呔 n 卑 .Τ f: /-、 ii 卬 % 五、發明説明(、σ 一組件大小而提供具有寬約400IBV之窗(即是E在約- 200 mV,F在約+ 2(lflmV處)。也就是説根據本發明之次级感知 放大器可以由約20(lmV低之DEBL來啓動。這是奸的,因為 外部位元線可以較少之時間來達到此禪電限差。如前述 ,習知的威知放大器典型地包含一邊界以考量參數變化 ,使得此種裝置衹在高差動電瞪時被啓動。因此,藉由 使用本發明之窗鑑別器,如第5圖所示,所形成之次级 烕知放大器之效能被大大提昇。 參閲第4圖,顯示了用於説明本發明之次级威知放大 器之原理之功能概略圖。次级威知放大器50包含一對差 動跨導放大器5 2,5 4,其中之毎一摘放大器5 2,5 4皆具有 一不倒相及倒相输入終端。放大器5 2.之不倒相终端與放 大器54之倒相终端網合,且兩摘终端皆與真外部位元線 6網合。再者,放大器54之不倒相終端舆放大器52 之倒相终端锞合且兩艏终端皆與補外部位元線EBLc 4 8網 合。 使用放大器52, 54來産生與横跨外部位元線46, 48之差 動電壓DEBL成正比之電流《由放大器52, 54産生之電流可 由下式計算而得: I = gaXDEBL ⑴ 其中g·為放大器5 2,54之跨導或電流增益》如所述,每一 放大器5 2,5 4僻|相及不倒枏輪入以交叉順序與外部位元線 4 (5,48耦合以包含傳過外部位元線46, 48之資料之兩偏不 同的通輯狀態。因此,對毎一個邏輯狀態,衹有一値放 -1 2 - 本紙认尺度通州屮闷闽家標窣(CNS ) Λ4规格(210X 297公趁) (誚先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(f ) 大器5 2或5 4傳導電流。 毎一放大器52 ,54之輸出分別與相關聯之電流源56,58 網合而形成節電Nt.及Nc。毎一個電流源5 Π, 58提供一相同 電流I η作為雷路中之參考電流。再者,倒相驅動器(5 0 , 62亦分別與節點Nt及Nc網合。驅動器60 ,62之輪出形成次 级戚知放大器50之輪出,分別與資料讀取線RDLt及RDLc 網合。倒相驅動器60,62回應電流源56 ,58及放大器52,54 驅動RDU及RDLc進入不同之邐輯狀態,將於下予以説明。 在讀取週期開始時,由於預充電的緣故,外部位元線 46及48皆為高(即VDD)。瘥使得DEBL幾乎等於零(即,在 鑑別窗44之中間,亦即,在與第5 _中之點E及點F等 距之處),也就是説,放大器52及54被打開但所産生之電 流約為〇»A(即,電流輿差動電壓DEBL成正比)。節點Nt, Nc分別由自VDD導通之電流源拉昇至一高電位。且因為驅 動器6Q,G2之倒相運作而雒持了讀取線RDLt.及RDLc於一低 電位如前而之討論,線RDLt及RDLc對鼴一三狀態情況 而雒持低,顯示了次级威知放大器50尚未設定且未包含 任何有效資料β 當將資料傳送過外部位元線4(5, 48時,在一位元線上之 電暖開始下降。這使得D E B L移開窗4 4之中心並依據下降 之位元線而向點Κ或點F移動。例如,假使EBLt 46開始 下降至預充電位準(VDD),且裝置如第4圖所示,則左放 大器54開始库生一正電流。gDEBL之大小上升至一預設 儐(臨限儐),如約200mV時,則由放大器54産生之電流等 -1 3 - 本紙张尺度i)M] tw國家標皁(CNS ) Λ4规格(2ΙΟΧ 297公淹) nfl^i (is先閱讀背面之注意事項再填贫τ本頁) 訂 ίί?;Γ部屮'λκ!v^,hτ-;vίl合竹.1,印,'',^ 五、發明説明(α ) 於或超過由左霄流源58提供之霄流1〇 這將在節點拉低 牵一低電位。可喜的是,在節點Nc之電能轉移理想上為 瞬時的;然而由於非無限的電流源之輸出電導,轉移並 非完f垂直。結果,如第5圖所示,顯示自VSS轉移至V D D之R 1) L t及R 1)1, c之狳斜率是很陡但並非使用理想組件時 可見之垂直《第4圖顯示本發明較為理想化組件之實踐 ,而笫6及第7圖刖顯示實際組件之實踐範例。 牝時,次级感知放大器50認出在外部位元線46,48上之 一有效邏糖狀態,此乃是本發明之自行計時方面。如前 所討論,習知次级烕知放大器依靠一外部觸發信號來達 成這偏功能Λ 當Nc被拉低,RDLc由左倒相驅動器.62驅高。因此,次 級感知放大器50俗為兩値邏輯狀態之一,因為左輸出 R D L c為高而右输出O L t仍為低。可喜的是,當E B L c 4 8為 下降至低於預充電位準之外部位元線時,次级烕知放大 器5D之右俩如述操作以驅動輸出RDLt, RDLc至另一運輯 狀態。也就是說,Nt被拉低,且RDLt由右倒相驅動器60 驅高。 #i7w部屮成"4'而,h-T消贽合竹"印一 翎先閱讀背面之注意事項再"寫本頁) 根據本發明之次级烕知放大器50可以設計成可辨認不 同之預設DKBL值《這可藉由依據下式來選擇1〇及gm之值 以設定窗44之正醮限倌( + DVw)及負臨限值(-DVW)來逹成: 1 /2DVwl /2= I 〇 /gm (2) 其中1/2DVW1/2偽鑑別窗44之一半寬度之絶對倌(第5 _) 可喜的是,第4 _之功能槪略圖衹顯示了根據本發明 -1 4 - 本紙張尺度述川屮阀阎家掠4M CNS ) Λ4规格(210X 297公趙) A7 B7 五、發明説明(A ) 之爾鑑別器之菁踐方法之一。依此,也可使用其他型之 差動放大器之排置來實踐在此描述之本發明的原理。例 如,由P.R.Gray及 R.G.Meyer所箸之”Analysis and Design of Analog Tnt. egrat. ed Ci. rcuits"(第 3 版,Wiley & Sons 出版朴出販),提供很多可被使用之差動放大器之例子。 熟悉本領域之技蕤人士亦能舉出其他之實踐法。 參閲第fi圖,顯示了使用根據本發明之窗鑑別器之次 级感知放大器7(1之實踐概略圖。第6圖中之次级威知放 大器7 0代表第4園之功能槪略圖之實際電路實踐之一實 施例。因此,由參考標號72, 74及76代表之電晶體對應第 4圖之放大器5 2,5 4之跨導,而由檁號78及80代表之電晶 體對第4圖之相關電流源56, 58,由標號90及92代表之 電晶體刖對應第4圖之相關驅動器6 0,6 2。 更具醱地說,差動放大器僳由一對源親合之η通道FET 裝置72及76形成,節點Nc及Nt.傜分別形成於差動放大器 72,7 6之輪出,並&具有與另一値成180度反相之電流。 這些装置72,7 6之閘终端分別與外部位元線EBLc48及lξBLt 4(5縝合。這呰裝置72,7(5傜用來放大横跨外部位元線 KBLt.及EBL c之差動電壓。再者,S — η通道FET裝置74傜 耦合於装置72,76之源终端及接地之間。與装置74之閘終 端耦合者偽一預設之電釅電位Vn,作為η通道電晶體之 偏移電颸,而電晶體俗作為一電流源。 以上是一流經電路之電流範例;然而,應注意的是在 下列範例中使用之值僳用作範例目的,而最佳操作範圍 -1 5 - 本紙if:尺度速川屮阀囤家榡卑(CNS ) Λ4规格(210Χ 297公淹) ("先閱讀背面之注意事項再硪寫本頁)
好沪部—^i?;v;:J’、JiT-消於合n"crt A7 B7 ______ __ - 五、發明说明(a ) 則是在約]raA^ 10mA之間。因此,為了舉伊1方便,假設 裝置74具有約1mA之飽和電流》 瘅接於節黏Nc及Nt.與電鼹源VDD之間者偽一對P通道 PKT裝置78及80,分別作為電流源,電晶鶄78,80之閘终 端傜輿第二預設霄位VP耦合,Vp傜作為P通道電晶贈之 镝移霄_, 依據其值,保持装置在操作之活動區或箱 和匾。在眈例中,裝置78,80具有〇.75βΑ之飽和電流。 Ρ通道FET裝置90及92與節點Nt及NC相連,作為藤動器 。這些装置9 0,9 2之閘终端分別連接於節黏Nt&NC,而源 終端與VDD相接,汲終端則分別輿資料讀取線0U98及 R D丨,c 1 Q 0相接β 再者,額外之Ρ通道FET装置82,84 ,86及88俱分別網〇 於霄饜源VDD及外部位元線(〇Lt46及EBLC48),資料讀取 線(R1U t98及RDLclOO)及節黏Nc及Nt之間,用來預充 些黠至VDI)之預充電位準以便預備次级威知放大器7(^# 收資料。逭些裝置82,84,86及88之閘终端皆與_PC(預充 電)信號線網合,PC信號線上載有信號pc,控制7預5 之步驟。此外,η _道F1?T裝置94及96分別«接於接# & 眘料讀取線(RDLt98及RlUclOO)之間,用來預充電RDLt & RDLC至接地《裝置94,96之閑終端經由反相器1()1與線^ (預充霄)相接β 在讀取週期開始時,信號pc降低而啓動了預充 --9 4 82 ,84 ,8 (5及88。反相器1〇丨反鞞了 PC信號而啓動’我 4 8)
及9 r,。信號P C之降低使得外部位元線(R B丨j 4 (5及E IU C -1 Γ» - 本紙ifc尺度適川十阁國家榇準(CNS ) Λ4坭格(21〇Χ297公楚) (对先閱讀背面之注意事項再球κ本页 訂 -線. Λ7
Ii7 五、發明説明() 及節點Nc及Ht預充霣至VDD而資料讀取線(RDLt98及RDLc 100>則預充霣至接地。外部位元線(EBLt46及EBLc48)及 資料黷取線(RDLt98& RDLc100)僳分別預充霄至VDD及接 地,以避免電®覆蓋,而節黏以及1^則被預充電至VDD以 確保次级威知放大器70在接收資料前是在三狀態情況中。 在PC信號回到高之後,次级成知放大器7D仍是在三狀 態之情況中β在此慵況中,相鼷馨之®流源78,80你在操 作之活動區中,並産生最好相同之電流11及12其範例 值為約^^八霣流^及^流經差動放大器裝置了^至 瀝縝合装置74。由於外部位元線(EBLt46及EBLC48)被預 充電至VDD,所以啓動了差動放大器装置72,76β電晶髏 裝置74僳在操作之飽和匾内,使霣流下沈,is約為 1 ·Α,是I 1及I 2之和。 經濟部中央標隼局B工消费合作社印聚 (請先閱讀背面之注意事項再填寫本頁) 醮注意的是,在活動及預備好之狀態及預充電(非活動) 之狀態中,«流源78及80皆拉引約7 5 0 βΑ之電流,結果, 節黏Nc及Nt約為VDD。當資料傳送過外部位元線時’在外· 部位元線之一上之霣壓開始下降,再次形成一横跨外部 位元嫌之差動霣壓。接着,左放大器装置72開始導通較 少之霄流,而造成霄流Ιι之滅少。同時,霄流12開始 增加以維持定®流在約1 mA之大小。因為電流源80仍 送出約750·Α之霣流,所以節黏NtSi續维持在近VDD«e 當横跨外部位元線之差動電壓逹到一預設位準(Vw)時 ,左放大器72送出一約為2 5 0*A之滅小電流且節黏Nc維持 在VDD或近VDl^»同時,右霣流源80開始在飽和區遲作, 提供約750b A之霄流,使得節點Nt維持高«晶膿装置74 -17- 本纸张尺度適用中國國家枕尊(CNS ) Λ4½¾ ( 210x 297.j>^ ] : A7 B7 ^浐部中"打 ^h nivi於合 M^cr*'1^ 五、發明説明 (' y •丨 1 在 飽 和 區 蓮 作 目. 下 沈 所 有 的 7 5 0 m A之電流。當外部位元 線 上 之 差 動 電 m 超 過 V w 時 5 放 大器 7 6送 出 大於7 5 0 m A之電 1 流 (因此, 超過可由電流源8 〇送出之750 m A 之電流),结果 1 I 節 點 N t,被 拉 向 接 地 〇 接 近 或 在 接地 電位 之 節點啓動了 相 閱 1 I 讀 1 I 關 聯 之 驅 動 器 9 0 〇 這 使 得 資 料 讀取 線RD L t 98被驅高, 而 背 1 1 之 1 資 料 讀 取 線 RD I* c 10 0則維持低。 此種在資料讀取線上之情 % 1 I 況 對 應、 於 裝 置 7 η 之 兩 個 邏 輯 狀 態之 ~ 〇 因 此,由次级 烕 事 項 1 I 再 1 知 放 大 器 7(1在 外 部 位 元 線 上 偵 測到之資料被 烕知,放大 妖 /\>\ 寫 本 ( 裝 後 轉 送 到 資 料 讀 取 線 RD l‘t,及 RD L c 〇 頁 1 m 注 意 的 是 上 述 之 操 作 順 序 與當 相對 外 部位元線降 低 1 而 另 一 値 m 持 高 時 驅 動 資 料 讀 取線 至相 反 邏輯狀態之 搡 1 作 順 序 相 似 〇 造 使 得 資 料 讀 取 線RD Lc 1 0 〇被驅高,而資料 1 1 訂 1 讀 取 線 維 持 低 1 此 俱 對 應到 裝置 7 0 之另一邐輯 狀 態 〇 熟 悉 本 領 域 之 技 m 人 士 應 在上 述操 作 順序之描述 後 1 I « 了 解 用 於 産 生 此 邏 輯 狀 態 之 特定 操作 順 序。參閲第 5 1 1 _ * m 了 解 的 是 在 次 级 感 知 放 大器 70在 三 狀態情況之 期 1 間 俗 對 應 於 當 横 跨 外 部 位 元 線 DEBI 之差 動 電壓在鑑別 窗 '泉 I 44之 内 之 情 形 〇 I 1 棼 閲 第 7 圖 9 顯 示 了 使 用 根 據本 發明 之 窗鑑別器之 次 1 I 級 威 知 放 大 器 1 1 Π之另- -實施例之概略圖。 這値次级感知 1 I m 大 器 1 1 η之實施例操作並包含與在第r 圖之實施例中以 1 相 同 m 號 代 表 之 相 似 裝 α 驅 動器 9 0 4 及 9 24與第6圖 之 1 驅 動 器 9 (1 及 9 2 具 有 相 似 之 功 能 ;然 而驅 動 器904及924傺 1 1 η 道 ρ ΕΤ裝詈 而非Ρ 通道F R T裝 置。 而 R,裝詈9 4 4及 Ί 1 8 1 1 1 1 本紙張尺度述州十《國家橾跨-(CNS ) Λ4規格(210X297公楚) Λ7 H7 經濟部中央樣準扃只工消资合作社印裝 五、發明説明 ( ) i 96 4與第6 画之装置94及96有相似之功能; 然而, 裝置 1 1 94 4及964偽 P 通 道 FET装置, 而非η通道F ΕΤ装置 。因此 | * 值 得 注 意 的 是 雖 然第 7随 之實施例與第 6臞之 實施例 先 閱 1 1 之 操 作 相 似 (除了額外之裝置及特微,將於以下説明>, 背 面 1 I 但 是 由 於 使 用 相 反 之邐 輯來 實踐第7園實 施例之 部分, 之 注 1 1 第 7 實 施 例 之 输 入一 输出 特性(RDLt及RDLc對DEBL)為 意 事 項 1 I 第 6 圈 實 施 例 之 輸 入一 输出 特性之反相。 因此, 第7 _ 再 1 實 施 例 之 類 似 第 5 之 特性 ,将是第5 _之反 轉,邸 寫 本 (Λ I 是 RDLt 及 RD LC 在 窗 44之 内約 為VDD而在窗44之外下降至約 只 1 1 為 VSS„ * 1 ' I 然 而 t 如 上 述 提 及之 ,次 级班知放大器 1 1 0包含可執行 I 1 進 一 步 強 化 本 發 明 之蓮 作之 功能的額外裝 置,因 為本實 訂 1 1 例 之 蓮 作 與 已 被 描 述之 第6 画實施例之蓮 作相似 ,所以 以 下 只 描 述 額 外 的 装置 Ο 1 1 次 级 KS 知 放 大 器 1 10包含- -對通遇霣晶II 112及 114,兩 1 者 皆 為 P 通 道 FET裝置, 並且分別縞合於外部位元線EBLt I 1 46 f EBLc 48輿 差 m 放大 器裝 置72,76之闌終端之間。使用 線 I 通 道 霣 晶 鼸 11 2, 114來隔離差動放大器72, 7 6及外 部位元 1 1 線 EBLt 及 EBLc Ο 此 種遘 择性 之隔離像在各 類應用 中很有 1 1 益 處 〇 例 如 9 在 使 用本 發明 之次级K知放 大器及 多於一 1 1 外 部 位 元 線 組 之 應 用中 ,例 如在一解厢匾 用中, 邐择性 1 隔 離 放 大 器 及 外 部 位元 線是 很有用的。熟 悉此領 域之技 1 U 人 士 将 可 以 m 想 出其 他具 有此種隔離之 鼴用。 1 再 者 閂 鑛 装 置 116及 lli ί»合於節酤Nc 及Nt與 電鼷源 I 1 VI ID之間 且為I >通道FET装 置。毎一装置 116,11 8之蘭終 I 端 分 別 與 節 點 Nt及 Nc連 接, 而汲終端則分 別與節 點Nc及 1 1 N til 接 使 得 装 置 116, 1 18在Nc及Ht之一變低時 雒持S 1 1 本紙掁尺度適用中國國家標準(CNS ) ) Λ7
\M 經濟部中央標挲局员工消费合作社印^ 五、發明説明( ) 1 一 節 點 為 高 〇 兩 催P通逋FET裝置120及122分別鎘合於霣 ’丨 壓 源 與 資 料 讀 取 線 RDLt98及 RD LclOO之間,且亦執行一類 I 似 之 閂 親 功 能 ❶ 也就是說,因 為装置120,12 2之蘭及汲终 -¾ 1 纗 你 交 叉 縝 合 ♦ 此可確保資料 讀取線RDLt或RDLc之維持 先 閱 1 I 离 而 % 一 線 則 變 低。 讀 背 1 再 者 9 網 合 於 節點Nc及Nt舆 各別驅動器9 0 , 9 2之間者係 1 I 相 m 聯 之 中 間 驅 動陏段124及1 26。每一中間驅動器階段 意 事 tS 1 I 12 4, 12 6包含- -P 通道FET装置 124A,126A,分別供應額外 ^只 再 填 1 之 霣 流 來 更 快 速 地啓動鼷動器 90,92。毎一中間瞩動器指 寫 本 K | 段 12 4 , 126亦包含一 η通道FET裝置124B,126B,分別提供 頁 1 1 正 回 授 以 更 快 速 地將節貼Nc及 Nt之一驅至接地而9 一黏 1 I 變 為 低 〇 1 I 而 且 9 分 別 m 合於驅動器90 ,92之W终端及接地之間者 訂 1 % 額 外 之 Π 通 道 FET装置128及 130»装置1 28 , 130之閛终 端 % 舆 反 相 器 132之輸出繙合, 而反相器132之輪入則輿 1 I pc倍 號 線 供 合 〇 當PC倍號變低 ,逭些装置128, 130被啓 1 1 動 並 將 驅 動 器 90 ,32之閘終蟵驅向接地。逋確保了»動 1 | 器 90 ,92維持不啓動而資料讀取線RDLt98及RDLclOO被預 線 充 霣 〇 I I 兩 梅 m 移 霣 m Vn及Vp(也在第6鼷之資施例中使用)可 1 以 由 糠 號 1 3 4代表之霣路産生。 再者,分別蝌合於外部位 1 1 元 線 EBLt ,及 EE L c 輿接地之間之 電容器1 3 6代表外部位元線 * 1 之 霣 容 $ 般 約 為每線2 . OOpF 。分別與資料讀取線RDLt 1 及 RE ILC 接 之 霣 容器138代表資料黷取線之霣容,一般約 1 為 每 線 4 00至 10 .00pF〇 1 1 雖 然 已 參 考 實 施例來説明本 發明,但熟習本技ϋ之人 I 士 將 了 解 可 在 不 偏離本發明之 精神及範園内變化本發明》 1 1 -20- 1 1 本紙张尺度適用中國國家梂準(CNS ) /\4岘枋(2I0X297公片) 五、發明説明() 參考符號說明 10.....威知条統 12, 14.....初级戚知放大器 16.....真外部位元線 18.....補外部位元線 20.....次级戚知放大器 2 2.....P9 類 2 4,2 6 .....反相器
28.....η 通道 PET
3 0 , 3 2 .....預充電霣晶《I 38.....亞穩線 > 4 0 , 4 2 .....閂鎖之穩定狀態 44.....鑑別窗 46.....真外部位元線 48.....補外部位元線 50.....次级威知放大器 5 2 , 5 4 .....差動跨導放大器 5 6 , 58 .....霣流源 經濟部中央標準局貝工消費合作社印製 6 0 , 6 2 .....倒相驅動器 70.....次级戚知放大器 7 2 , 7 4 , 7 6 ,.----η 通道 FET装置 8 6,88 , 9 0,9 2 ......Ρ 通道 FET 装置 7 8,80 , 82 , 8 4 , 9 4 , 96 ......η 通道 FET装置 98.....真資料黷取線 100.....補資料讀取線 本紙張尺度適用中國國家標车(CNS ) 210X2V7公公) Λ7 B7 五、發明説明(/ ) 110.....次级烕知放大器 112,114.....通過電晶體 116,118.....閂鎖装詈 1 2 0 , 1 2 2 .....P通道F E T裝胥 12 4,126.....中區驅動器階段 1 2 8.1 3 0 .....η通道FKT裝置 1 3 2.....反相器 1 3 4.....電路 1 3 4 1 3 6 , 1 3 8 .....電容器 ---------,'装---_---^——訂------鼻 ,/t\ (誚先閱讀背面之注意事項再填寫本頁) 部 屮 η j ;/]f, /. -22-
Claims (1)
- Λ8 B8 C8 D8 經濟部中夬揉隼局身工消費合作社印製 六、申請專利範圍 1 1 · 一 種 知 % 统 用 於 白 資 料 源 知 資 料 並 且 驅 動 一 對 • 1 • 1 輸 出 線 以 作 為 回 慝 > 此 % 統 包 含 1 I 一 初 级 威 知 装 置 » 與 資 料 源 操 作 m 合 * 用 以 威 知 並 請 Ί | 儲 存 其 内 之 資 料 ; 及 先 閱 1 I 讀 1 一 次 级 戚 知 装 置 » 經 由 一 對 输 入 線 輿 初 级 越 知 裝 置 背 1 | 之 1 操 作 m 合 9 並 且 輿 输 出 線 對 操 作 網 合 9 次 级 戚 知 裝 置 注 | 意 I 依 镰 儲 存 於 初 级 戚 知 裝 置 之 資 料 回 應 横 跨 輸 入 線 對 之 事 項 1 I < 再 1 I 差 動 霣 壓 * 次 级 成 知 装 置 具 有 由 * 負 (6 限 值 及 正 臨 填 寫 jl 限 值 界 定 之 差 動 霣 壓 酿 限 範 園 9 藉 此 當 横 跨 _ 入 線 對 頁 1 之差動電壓在差動霣應睡限值範圔内時 9 次 级 戚 知 裝 1 置 邸 驅 動 输 出 線 對 至 第 一 输 出 情 況 » 當 差 動 霣 壓 至 少 1 I 等 於 負 臨 限 值 時 9 次 级 威 知 装 置 即 9 動 输 出 線 對 至 第 Ί 二 輪 出 情 況 ; 而 當 差 動 電 壓 至 少 等 於 正 限 值 時 > 次 訂 1 级 威 知 装 置 邸 驅 動 输 出 線 對 至 第 三 输 出 情 況 0 1 | 2 ·如 謫 專 利 範 画 第 1 項 之 越 知 % 统 其 中 第 —- 输 出 情 1 1 況 偽 相 當 於 一 二 狀 態 情 況 〇 1 I 3 .如 申 誚 專 利 範 圏 第 1 項 之 威 知 % 统 9 其 中 第 二 输 出 情 Λ I 況 偽 相 窖 於 邐 輯 高 信 號 位 準 及 邏 輯 低 信 猇 位 準 其 中 之 1 1 1 4 如 Ο 申 誚 專 利 範 國 第 1 項 之 威 知 糸 統 其 中 第 三 输 出 情 1 況 傜 相 當 於 邏 輯 低 信 號 位 準 及 邏 輯 高 倍 號 位 準 其 中 之 1 1 5 .如 P 申 讅 專 利 範 圍 第 1 項之烕知 % 統 9 其 中 初 级 威 知 装 丨 置 及 次 级 g£ 知 装 置 與 ~* 半 導 體 記 楢 體 装 置 積 體 連 結 9 1 其 中 資 料 源 係 記 億 儲 存 單 元 而 输 入 線 對 則 是 外 部 位 1 I 元 線 输 出 線 對 刖 是 資 料 讀 取 線 Ο 1 1 -J ► 3 - 1 本紙張尺度適用中國國家揉準(CNS ) A4見格(2i〇X 297公釐)(請先閲讀背面之注意事項再填寫本f) 本紙張尺度逋用中國國家梂準(CNS ) Α·4規格(210X297公釐) c !丨丨J—訂------>申請專利範圍 經濟部中央樑牟局*工消费合作社印裂 9·如申_專利範圔第6項之装置,其中第二輸出情況傜 相當於邏輯离倍號位準及邋轘低信號位準之其中之一* 10. 如申謫專利範圃第6項之装置,其中第三輪出情況供 相酋於遍輯低倍»位_及邏轎离信號位準之其中之一》 11. 如申請専利鈪圃第6項之装置,其中差動放大器包含 一獬差動放大器而霣流源則包含一對分拥與差動放大 «對供合之霣流蹶。 12. 如申謫專利鳃_第11項之装置,其中差動放大罌對之 一傳導實質上輿镄跨鵪入鎳龢之差ft鬣鼴成正比之霄 流•使得驅動罌驅動输出線對至第二翰出情況· 13. 如申謫專利觴圏第11項之装置,其中癧動放大薄對中 之另一镳傅導實質上輿横》输入嫌對之差動霣壓成正 比之霣流,使得驅動器設備騙動输出》對至第三输出 情》ί。 14. 如申請専利範麵第6項之装置,更包含中間器, 操作縞合於差ft放大器及願動器之闓以加遑驅_输出 線對至第二输出情況及第三輸出情況之一。 15. 如申讅專利範画第6項之裝置,更包含一預充電器用 於回匾^充《信* 霣_入線對及輸出線對至 _記憶驪装置具有一用於自記慊餹存單 取資料之初级败知放装置及一次级85知放大 器裝置透a—對外部位元初级成知放大#IR合· 初级戚知放大器産生一橫玲外部位元嫌之差 而次级成知放大器則》合於外部位元 -25-本紙張尺度逍用中國國家梯率(CNS ) A4規格(210 X 297公釐) (請先E讀背面之注意事項再填寫本頁) 4. J«· I
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/941,606 US5982673A (en) | 1997-09-30 | 1997-09-30 | Secondary sense amplifier with window discriminator for self-timed operation |
Publications (1)
Publication Number | Publication Date |
---|---|
TW388885B true TW388885B (en) | 2000-05-01 |
Family
ID=25476762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087112743A TW388885B (en) | 1997-09-30 | 1998-08-03 | Secondary sense amplifier with window discriminator for self-timed operation |
Country Status (7)
Country | Link |
---|---|
US (1) | US5982673A (zh) |
EP (1) | EP0905702B1 (zh) |
JP (1) | JPH11154392A (zh) |
KR (1) | KR100542469B1 (zh) |
CN (1) | CN1127800C (zh) |
DE (1) | DE69836183T2 (zh) |
TW (1) | TW388885B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6816397B1 (en) * | 2003-05-29 | 2004-11-09 | International Business Machines Corporation | Bi-directional read write data structure and method for memory |
KR100542710B1 (ko) * | 2003-10-02 | 2006-01-11 | 주식회사 하이닉스반도체 | 차동 증폭기 및 이를 채용한 비트라인 센스 증폭기 |
US7277335B2 (en) * | 2005-06-21 | 2007-10-02 | Infineon Technologies Ag | Output circuit that turns off one of a first circuit and a second circuit |
JP5068615B2 (ja) * | 2007-09-21 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7684273B2 (en) * | 2007-11-14 | 2010-03-23 | Qimonda North America Corp. | Sense amplifier biasing method and apparatus |
US7813201B2 (en) * | 2008-07-08 | 2010-10-12 | Atmel Corporation | Differential sense amplifier |
US8385147B2 (en) * | 2010-03-30 | 2013-02-26 | Silicon Storage Technology, Inc. | Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features |
CN117809708B (zh) * | 2024-02-29 | 2024-05-07 | 浙江力积存储科技有限公司 | 存储阵列及提高存储阵列的数据读取准确度的方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US32682A (en) * | 1861-07-02 | Improvement in steam-boilers | ||
JPS5856198B2 (ja) * | 1980-09-25 | 1983-12-13 | 株式会社東芝 | 半導体記憶装置 |
US4716550A (en) * | 1986-07-07 | 1987-12-29 | Motorola, Inc. | High performance output driver |
IT1238022B (it) * | 1989-12-22 | 1993-06-23 | Cselt Centro Studi Lab Telecom | Discriminatore differenziale di tensione in tecnologia c-mos. |
US5467300A (en) * | 1990-06-14 | 1995-11-14 | Creative Integrated Systems, Inc. | Grounded memory core for Roms, Eproms, and EEpproms having an address decoder, and sense amplifier |
US5247479A (en) * | 1991-05-23 | 1993-09-21 | Intel Corporation | Current sensing amplifier for SRAM |
US5257236A (en) * | 1991-08-01 | 1993-10-26 | Silicon Engineering, Inc. | Static RAM |
US5347183A (en) * | 1992-10-05 | 1994-09-13 | Cypress Semiconductor Corporation | Sense amplifier with limited output voltage swing and cross-coupled tail device feedback |
JPH06119784A (ja) * | 1992-10-07 | 1994-04-28 | Hitachi Ltd | センスアンプとそれを用いたsramとマイクロプロセッサ |
US5500817A (en) * | 1993-01-21 | 1996-03-19 | Micron Technology, Inc. | True tristate output buffer and a method for driving a potential of an output pad to three distinct conditions |
JP3004177B2 (ja) * | 1993-09-16 | 2000-01-31 | 株式会社東芝 | 半導体集積回路装置 |
JP2980797B2 (ja) * | 1993-12-03 | 1999-11-22 | シャープ株式会社 | Mos型スタティックメモリ装置 |
JPH07169290A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 半導体記憶装置 |
KR960009956B1 (ko) * | 1994-02-16 | 1996-07-25 | 현대전자산업 주식회사 | 반도체 소자의 감지 증폭기 |
US5539349A (en) * | 1994-03-24 | 1996-07-23 | Hitachi Microsystems, Inc. | Method and apparatus for post-fabrication ascertaining and providing programmable precision timing for sense amplifiers and other circuits |
KR0139496B1 (ko) * | 1994-06-21 | 1998-06-01 | 윤종용 | 반도체 메모리장치의 비트라인 감지증폭기 |
US5528543A (en) * | 1994-09-16 | 1996-06-18 | Texas Instruments Incorporated | Sense amplifier circuitry |
US5627787A (en) * | 1995-01-03 | 1997-05-06 | Sgs-Thomson Microelectronics, Inc. | Periphery stress test for synchronous RAMs |
US5546026A (en) * | 1995-03-01 | 1996-08-13 | Cirrus Logic, Inc. | Low-voltage high-performance dual-feedback dynamic sense amplifier |
EP0736969A1 (en) * | 1995-03-28 | 1996-10-09 | Texas Instruments Incorporated | Differential voltage amplifier |
-
1997
- 1997-09-30 US US08/941,606 patent/US5982673A/en not_active Expired - Lifetime
-
1998
- 1998-08-03 TW TW087112743A patent/TW388885B/zh not_active IP Right Cessation
- 1998-08-25 EP EP98115969A patent/EP0905702B1/en not_active Expired - Lifetime
- 1998-08-25 DE DE69836183T patent/DE69836183T2/de not_active Expired - Lifetime
- 1998-09-11 KR KR1019980037481A patent/KR100542469B1/ko active IP Right Grant
- 1998-09-22 CN CN98119680A patent/CN1127800C/zh not_active Expired - Fee Related
- 1998-09-30 JP JP10277294A patent/JPH11154392A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5982673A (en) | 1999-11-09 |
EP0905702A2 (en) | 1999-03-31 |
EP0905702B1 (en) | 2006-10-18 |
KR19990029714A (ko) | 1999-04-26 |
CN1215250A (zh) | 1999-04-28 |
KR100542469B1 (ko) | 2006-03-23 |
JPH11154392A (ja) | 1999-06-08 |
CN1127800C (zh) | 2003-11-12 |
EP0905702A3 (en) | 1999-09-01 |
DE69836183T2 (de) | 2007-08-30 |
DE69836183D1 (de) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI276103B (en) | Voltage supply circuit and semiconductor memory | |
US8830766B2 (en) | Margin free PVT tolerant fast self-timed sense amplifier reset circuit | |
US9728259B1 (en) | Non-volatile (NV)-content addressable memory (CAM) (NV-CAM) cells employing differential magnetic tunnel junction (MTJ) sensing for increased sense margin | |
TW388885B (en) | Secondary sense amplifier with window discriminator for self-timed operation | |
TW301784B (zh) | ||
JP2007116722A (ja) | 論理レベル出力データを加速ラッチするプルアップ回路を備えたセンス増幅器 | |
JPH08293195A (ja) | 論理1の電圧にプリチャージされたビット線を用いた強誘電性メモリ感知方法 | |
US20080062792A1 (en) | Memory device and method for precharging a memory device | |
US20050047235A1 (en) | Semiconductor memory device using VSS or VDD bit line precharge approach without reference cell | |
US6788112B1 (en) | High performance dual-stage sense amplifier circuit | |
US20060244502A1 (en) | Sense amplifier-based flip-flop circuit | |
JPH0330186A (ja) | しきい電圧生成装置 | |
US6292418B1 (en) | Semiconductor memory device | |
TW392172B (en) | Synchronous semiconductor memory device | |
JP2004241011A (ja) | センスアンプ | |
US6879524B2 (en) | Memory I/O buffer using shared read/write circuitry | |
TW201019602A (en) | Voltage level converter | |
KR100572845B1 (ko) | 반도체 집적 회로 | |
US6898135B2 (en) | Latch type sense amplifier method and apparatus | |
TW200523943A (en) | Semiconductor device having sense amplifier driver that controls enabling timing | |
US20100195408A1 (en) | Non-Body Contacted Sense Amplifier with Negligible History Effect | |
TW200426852A (en) | Semiconductor memory device with modified global input/output scheme | |
JP3463621B2 (ja) | ラッチ型センスアンプ | |
JP3154821B2 (ja) | 半導体集積回路装置 | |
JP2986922B2 (ja) | 放射線の入射頻度を検出するための放射線センサ手段 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |