CN112750838A - 三维半导体装置和形成三维半导体装置的方法 - Google Patents

三维半导体装置和形成三维半导体装置的方法 Download PDF

Info

Publication number
CN112750838A
CN112750838A CN202010636057.6A CN202010636057A CN112750838A CN 112750838 A CN112750838 A CN 112750838A CN 202010636057 A CN202010636057 A CN 202010636057A CN 112750838 A CN112750838 A CN 112750838A
Authority
CN
China
Prior art keywords
word line
layer
stack
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010636057.6A
Other languages
English (en)
Inventor
金俊亨
申重植
金光洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112750838A publication Critical patent/CN112750838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种三维半导体装置和一种形成三维半导体装置的方法。该三维半导体装置可以包括：基底，具有单元区域和延伸区域；字线堆叠件，设置在基底上方，字线堆叠件包括交替堆叠的模制层和字线；垂直沟道结构，在单元区域中竖直穿透字线堆叠件；以及第一延伸贯穿过孔结构，在延伸区域中竖直穿透字线堆叠件。第一延伸贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层。第一过孔衬垫层可以包括分别与字线堆叠件的字线水平地设置在同一水平处的第一凹陷。

Description

三维半导体装置和形成三维半导体装置的方法
本申请要求于2019年10月29在韩国知识产权局提交的第10-2019-0135208号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及包括具有突出的过孔衬垫层的贯穿过孔结构的三维半导体装置以及形成该三维半导体装置的方法。
背景技术
随着三维半导体装置的集成度和堆叠高度增加，形成用于向串选择线供电的贯穿过孔结构的工艺变得越来越困难。具体地，应当形成更精细的图案和贯穿过孔结构，并且贯穿过孔结构与字线充分电绝缘。
发明内容
本公开的一些示例实施例提供一种三维半导体装置。所述三维半导体装置可以包括：基底，具有单元区域和延伸区域；字线堆叠件，设置在基底上方，字线堆叠件包括交替堆叠的模制层和字线；垂直沟道结构，在单元区域中竖直穿透字线堆叠件；以及第一延伸贯穿过孔结构，在延伸区域中竖直穿透字线堆叠件。第一延伸贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层。第一过孔衬垫层可以包括分别与字线堆叠件的字线水平地设置在同一水平处的第一凹陷。
本公开的一些示例实施例提供一种三维半导体装置。所述三维半导体装置可以包括：字线堆叠件，设置在具有单元区域和延伸区域的基底上方，字线堆叠件包括交替堆叠的模制层和字线，字线堆叠件在单元区域中水平延伸并且在延伸区域中具有阶梯结构；以及垂直沟道结构、字线切割结构和第一贯穿过孔结构，竖直穿透字线堆叠件。第一贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层。第一凹陷可以设置在第一过孔衬垫层的内侧壁上。
本公开的一些示例实施例提供一种三维半导体装置。该三维半导体装置可以包括：基底，具有单元区域、虚设区域和延伸区域；逻辑器件层，设置在基底上并且包括晶体管和过孔垫；下层间绝缘层，位于逻辑器件层上；共源极层，嵌入下层间绝缘层中；下字线堆叠件和下阶梯绝缘层，位于下绝缘层上；上字线堆叠件，位于下字线堆叠件上；上阶梯绝缘层，位于下阶梯绝缘层上；垂直沟道结构和字线切割结构，竖直穿透下字线堆叠件和上字线堆叠件以在单元区域中与共源极层连接；虚设垂直沟道结构，竖直穿透下字线堆叠件和上字线堆叠件以在虚设区域中与共源极层连接；以及第一贯穿过孔结构，竖直穿透下字线堆叠件的一部分以在延伸区域中电连接过孔垫。第一贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层，第一过孔衬垫层的内侧壁可以包括与字线堆叠件的字线设置在同一水平处的接缝。接缝在平面图中可以具有环形形状或盘形形状。
本公开的一些示例实施例提供一种形成三维半导体装置的方法。所述方法可以包括：在基底上方形成下层间绝缘层；在下层间绝缘层上形成模制堆叠件，模制堆叠件包括交替堆叠的模制层和牺牲层；在模制堆叠件上形成上层间绝缘层；形成竖直穿透上层间绝缘层和模制堆叠件的垂直沟道结构；形成竖直穿透上层间绝缘层和模制堆叠件的贯穿通孔；通过贯穿通孔部分地去除模制堆叠件的牺牲层以形成第一凹部；在贯穿通孔中形成包括填充第一凹部的内部的过孔衬垫层和过孔塞的贯穿过孔结构；在垂直沟道结构之间形成竖直穿透上层间绝缘层和模制堆叠件的字线切割沟槽；通过字线切割沟槽去除模制堆叠件的牺牲层以形成第二凹部；在第二凹部中形成字线以形成字线堆叠件；以及在字线切割沟槽中形成沟槽衬垫和沟槽塞以形成字线切割结构。
本公开的一些示例实施例提供一种形成三维半导体装置的方法。所述方法可以包括：在基底上形成具有共源极层的下层间绝缘层，基底具有单元区域和延伸区域；在下层间绝缘层上形成包括交替堆叠的模制层和牺牲层的模制堆叠件；在模制堆叠件上形成上层间绝缘层；在单元区域中形成竖直穿透上层间绝缘层和模制堆叠件以与共源极层连接的垂直沟道结构；在延伸区域中形成竖直穿透上层间绝缘层和模制堆叠件的贯穿通孔；通过贯穿通孔部分地去除模制堆叠件的牺牲层以形成第一凹部；在贯穿通孔中形成过孔衬垫层和由过孔衬垫层围绕的过孔塞以形成贯穿过孔结构，过孔衬垫层的外侧表面包括朝向牺牲层突出的突出部分；在垂直沟道结构之间形成竖直穿透上层间绝缘层和模制堆叠件的字线切割沟槽；通过字线切割沟槽去除模制堆叠件的牺牲层以形成第二凹部；在第二凹部中形成字线以形成字线堆叠件；以及在字线切割沟槽中形成沟槽衬垫和沟槽塞以形成字线切割结构。
本公开的一些示例实施例提供一种形成三维半导体装置的方法。所述方法可以包括：在具有单元区域和延伸区域的基底上形成具有过孔垫的逻辑器件层；在逻辑器件层上形成具有共源极层的下层间绝缘层；在下层间绝缘层上形成具有交替堆叠的模制层和牺牲层的模制堆叠件；在模制堆叠件上形成上层间绝缘层；形成竖直穿透上层间绝缘层和模制堆叠件以与共源极层电连接的垂直沟道结构；形成竖直穿透上层间绝缘层、模制堆叠件和下层间绝缘层以暴露过孔垫的上表面的贯穿通孔；通过贯穿通孔部分地去除模制堆叠件的牺牲层以形成第一凹部；形成填充第一凹部的内部的过孔衬垫层和过孔塞以形成分别与过孔垫电连接的贯穿过孔结构；在垂直沟道结构之间形成竖直穿透上层间绝缘层和模制堆叠件的字线切割沟槽以暴露共源极层的上表面；通过字线切割沟槽去除模制堆叠件的牺牲层以形成第二凹部；在第二凹部中形成字线以形成字线堆叠件；以及在字线切割沟槽中形成沟槽衬垫层和沟槽塞以形成与共源极层电连接的字线切割结构。
附图说明
图1A至图1D是根据本公开的各种实施例的三维半导体装置的示意性布局。
图2A至图2G是示意性地示出根据本公开的实施例的三维半导体装置的纵向剖视图。
图3至图18是示出根据本公开的一些示例实施例的形成三维存储器装置的方法的图。
图19A至图19C是示出根据本公开的一些示例实施例的形成三维半导体装置的方法的视图。
具体实施方式
图1A至图1D是根据本公开的各种示例实施例的三维半导体装置的示意性布局。参照图1A，根据本公开的一些示例实施例的三维半导体装置可以包括单元区域CA、虚设区域DA和延伸区域EA。虚设区域DA可以设置在单元区域CA与延伸区域EA之间。
多个垂直沟道结构VC可以设置在单元区域CA中。多个虚设垂直沟道结构DVC可以设置在虚设区域DA中。延伸区域EA可以包括第一字线接触区域MCA1、第二字线接触区域MCA2、第一延伸贯穿过孔区域ETA1和第二延伸贯穿过孔区域ETA2。
第一字线接触件MC1和第一虚设接触件DMC1可以设置在第一字线接触区域MCA1中。四个第一虚设接触件DMC1可以围绕一个第一字线接触件MC1。第二字线接触件MC2和第二虚设接触件DMC2可以设置在第二字线接触区域MCA2中。四个第二虚设接触件DMC2可以围绕一个第二字线接触件MC2。第一虚设接触件DMC1和第二虚设接触件DMC2可以具有椭圆形形状。
第一延伸贯穿过孔区域ETA1可以设置在第一字线接触区域MCA1与第二字线接触区域MCA2之间。第一延伸贯穿过孔结构TVE1可以设置在第一延伸贯穿过孔区域ETA1中。例如，第一延伸贯穿过孔结构TVE1可以分别在行方向和列方向上以Z字形形式布置，但是可以使用其它布置。
第二延伸贯穿过孔区域ETA2可以设置在第二字线接触区域MCA2的一侧。例如，第二字线接触区域MCA2可以设置在第一延伸贯穿过孔区域ETA1与第二延伸贯穿过孔区域ETA2之间。第二延伸贯穿过孔结构TVE2和共源极过孔TCS可以设置在第二延伸贯穿过孔区域ETA2中。
字线切割结构LC1、LC2和LC3可以布置为在行方向上平行地延伸。字线切割结构LC1、LC2和LC3可以包括第一字线切割结构LC1、第二字线切割结构LC2和第三字线切割结构LC3。一对第一字线切割结构LC1可以限定一条主串选择线SSL。
第二字线切割结构LC2可以分别设置在两个第一字线切割结构LC1之间的中心。第二字线切割结构LC2可以将一条主串选择线SSL分离成第一串选择线对SSLa和第二串选择线对SSLb。第二字线切割结构LC2可以具有在同一条线上沿列方向平行地延伸的多个长段形状。主串选择线SSL可以分别被独立地电激活。例如，主串选择线SSL可以彼此电绝缘。
第三字线切割结构LC3可以分别设置在第一字线切割结构LC1与第二字线切割结构LC2之间的中心。第三字线切割结构LC3可以将第一串选择线对SSLa分离成第一子串选择线SSL1和第二子串选择线SSL2，并且将第二串选择线对SSLb分离成第三子串选择线SSL3和第四子串选择线SSL4。第三字线切割结构LC3可以具有分别在同一条线上沿列方向平行地延伸的多个短段形式。
第一子串选择线SSL1至第四子串选择线SSL4可以彼此电连接。例如，第一子串选择线SSL1至第四子串选择线SSL4可以形成一条主串选择线SSL，并且可以同时被电启用和禁用。在一些示例实施例中，第二字线切割结构LC2和/或第三字线切割结构LC3可以是串选择线切割结构。
参照图1B，与图1A中示出的三维半导体装置相比，根据本公开的一些示例实施例的三维半导体装置可以包括在延伸区域EA中具有短段结构的第二字线切割结构LC2。例如，第二字线切割结构LC2可以不在第一延伸贯穿过孔结构TVE1之间延伸。附加的第一延伸贯穿过孔结构TVE1可以进一步形成在省略了第二字线切割结构LC2的位置之间，例如，形成在第二字线切割结构LC2之间。
参照图1C，根据本公开的一些示例实施例的三维半导体装置可以包括单元区域CA、虚设区域DA和延伸区域EA。与图1A中示出的三维半导体装置相比，单元区域CA可以包括第一单元区域CA1，第二单元区域CA2和单元贯穿过孔区域CTA。单元贯穿过孔区域CTA可以设置在第一单元区域CA1与第二单元区域CA2之间。第二单元区域CA2可以设置为与延伸区域EA相邻。多个垂直沟道结构VC可以设置在第一单元区域CA1和第二单元区域CA2中。多个单元贯穿过孔结构TVC可以设置在单元贯穿过孔区域CTA中。可以参照图1A来理解其它元件。
参照图1D，进一步参照图1B和图1C，根据本公开的一些示例实施例的三维半导体装置可以包括在单元区域CA中具有短段结构的第二字线切割结构LC2。例如，第二字线切割结构LC2可以不在单元贯穿过孔区域CTA中的单元贯穿过孔结构TVC之间延伸。附加的单元贯穿过孔结构TVC可以进一步形成在省略了第二字线切割结构LC2的位置处。将参照图1A至图1C来理解其它元件和更详细的描述。
图2A至图2G是示意性地示出根据本公开的实施例的三维半导体装置的纵向剖视图。例如，图2A是沿着图1C的线I-I'截取的纵向剖视图。图2B和2C是图2A中所示的三维半导体装置的一部分的放大视图。
参照图2A，根据本公开的一些示例实施例的三维半导体装置可以包括设置在基底10上的逻辑器件层LD和存储器器件层MD。
逻辑器件层LD可以包括设置在基底10上的多个晶体管11、多个逻辑过孔12、多个逻辑导体13、多个过孔垫(pad，或称为”焊盘”)14和逻辑层间绝缘层15。
基底10可以包括诸如硅(Si)、硅锗(SiGe)、碳化硅(SiC)、外延生长层和/或绝缘体上硅(SOI)的半导体层。
晶体管11可以包括形成在基底10上的栅极绝缘层、栅电极、栅极盖层和栅极间隔件。已经省略了栅极绝缘层、栅电极、栅极盖层和栅极间隔件的附图标记以避免复杂的附图。另外，晶体管11可以包括形成在基底10中的源区、漏区和沟道区。未示出源区、漏区和沟道区以避免复杂的附图。
逻辑过孔12可以包括具有在竖直方向上延伸的柱形形状的导电过孔图案，逻辑导体13可以包括具有在水平方向上延伸的线形状的多个导体图案。
过孔垫14可以包括暴露到逻辑层间绝缘层15上的多个导电图案。过孔垫14可以具有垫形状、台面形状和/或线形状。晶体管11的栅电极、逻辑过孔12、逻辑导体13和过孔垫14可以包括导体，并且晶体管11的栅极绝缘层、栅极盖层和栅极间隔件以及逻辑层间绝缘层15可以包括绝缘体。
逻辑层间绝缘层15可以覆盖基底10上的晶体管11、逻辑过孔12和逻辑导体13。逻辑层间绝缘层15可以覆盖过孔垫14的侧表面和下表面。
存储器器件层MD可以包括在下层间绝缘层20中的共源极层21、下字线堆叠件WS1和下阶梯绝缘层17、中间层间绝缘层22、上字线堆叠件WS2和上阶梯绝缘层18、上层间绝缘层24、垂直沟道结构VC、单元贯穿过孔结构TVC、虚设垂直沟道结构DVC、第一延伸贯穿过孔结构TVE1和第二延伸贯穿过孔结构TVE2、共源极过孔TCS以及第一字线接触件MC1和第二字线接触件MC2。存储器器件层MD还可以包括盖层41至43、垂直导体51至55和水平导体61至65。
下层间绝缘层20、中间层间绝缘层22和上层间绝缘层24可以包括诸如氧化硅的绝缘体。在一些示例实施例中，下层间绝缘层20可以包括多个绝缘层，所述多个绝缘层包括氧化硅、氮化硅、氮氧化硅、碳化硅和/或其它绝缘体。
共源极层21可以包括导体。例如，共源极层21可以包括N掺杂多晶硅、金属硅化物、金属化合物和/或金属。共源极层21可以嵌入下层间绝缘层20中。
下字线堆叠件WS1可以包括交替堆叠以水平延伸的下模制层25和字线30，上字线堆叠件WS2可以包括交替堆叠以水平延伸的上模制层27和字线30。下模制层25和上模制层27可以包括氧化硅基绝缘体。字线30可以包括导体。例如，字线30可以包括字线势垒层和字线电极。字线势垒层可以包括绝缘势垒层和导电势垒层两者。绝缘势垒层可以包括具有比氧化硅高的功函数的绝缘体，诸如氧化铝(Al2O3)，导电势垒层可以包括扩散阻挡材料，诸如氮化钛。字线电极可以包括诸如钨的金属。下字线堆叠件WS1和上字线堆叠件WS2可以在延伸区域EA中具有阶梯结构。在延伸区域EA中，下字线堆叠件WS1的阶梯结构可以被下阶梯绝缘层17覆盖，上字线堆叠件WS2的阶梯结构可以被上阶梯绝缘层18覆盖。如这里所指，字线的“阶梯结构”或所公开的其它特征将理解为表示在垂直或基本垂直于“竖直方向”的一个或更多个方向上具有不同的尺寸(例如，长度)的元件(例如，下模制层25和字线30)的结构和/或一部分结构(例如，字线堆叠件WS1)，其中，该结构的元件在一个或多个方向上具有与在竖直方向上距基底10的底表面的距离成反比变化的长度(例如，远离基底10的底表面的字线30具有比靠近基底10的底表面的字线30小的长度)。结果，至少如图2A中所示，阶梯结构在竖直方向上的高度沿垂直方向错开。
虽然在示例实施例的描述中使用了术语“相同的”或“同样的”，但是应理解的是，可能存在一些不精确性。因此，当一个元件被称为与另一元件相同时，应理解的是，在期望的制造或操作公差范围(例如，±10％)内，元件或值与另一元件或另一值相同。
垂直沟道结构VC可以竖直穿透单元区域CA中的第一单元区域CA1和第二单元区域CA2中的下字线堆叠件WS1和上字线堆叠件WS2。垂直沟道结构VC可以与下层间绝缘层20中的共源极层21竖直对齐。垂直沟道结构VC的下端可以电连接到下层间绝缘层20中的共源极层21。垂直沟道结构VC可以包括内柱和存储器层。存储器层可以包括阻挡势垒层、电荷陷阱层、隧穿绝缘层和沟道层。沟道层可以覆盖内柱的外侧表面，隧穿绝缘层可以覆盖沟道层的外侧表面，电荷陷阱层可以覆盖隧穿绝缘层的外侧表面，阻挡势垒层可以覆盖电荷陷阱层的外侧表面。内柱可以具有柱形形状。沟道层、隧穿绝缘层和电荷陷阱层可以具有圆柱形形状。阻挡势垒层可以具有间隔开(例如，彼此隔离而不直接接触)并且堆叠的多环形状。
单元贯穿过孔结构TVC可以竖直穿透单元区域CA中的单元贯穿过孔区域CTA中的下字线堆叠件WS1和上字线堆叠件WS2。单元贯穿过孔结构TVC可以竖直穿透中间层间绝缘层22和下层间绝缘层20以与逻辑器件层LD的过孔垫14电连接。单元贯穿过孔结构TVC可以与下字线堆叠件WS1和上字线堆叠件WS2充分绝缘。
进一步参照图2B，每个单元贯穿过孔结构TVC可以包括过孔衬垫层31和过孔塞32。例如，过孔衬垫层31可以包括氧化硅基绝缘体，并且过孔塞32可以包括诸如N掺杂硅、金属硅化物、金属和/或金属化合物的导体。过孔塞32可以具有柱形形状。过孔衬垫层31可以具有围绕过孔塞32的圆柱形形状。过孔衬垫层31可以包括从外侧表面朝向在模制层25之间和模制层27之间的字线30水平地突出的突出部分P。突出部分P可以分别与字线30水平地设置在同一水平处。过孔衬垫层31还可以包括位于内侧表面上的凹陷D，凹陷D形成为对应于突出部分P，即，凹陷D的点或尖端可以与对应的突出部分P的中心位于基本同一水平处，或者位于在对应的突出部分P的同一水平处的另一位置处。凹陷D在平面图中可以具有环形形状或盘形形状。因此，凹陷D可以在同一水平处呈类似环形的接缝形状的形式，接缝在平面图中可以具有环形形状或盘形形状。字线30的一部分30R可以保留在相邻单元贯穿过孔结构TVC的突出部分P之间。参照图2C，在一些示例实施例中，过孔衬垫层31可以包括突出部分P，但是可以不包括图2B的凹陷D。第二延伸贯穿过孔结构TVE2可以具有平坦侧壁。例如，第二延伸贯穿过孔结构TVE2的过孔衬垫层31可以具有竖直平坦的内壁和外壁。第二延伸贯穿过孔结构TVE2的过孔衬垫层31可以不具有凹陷D和突出部分P。在一些示例实施例中，第二延伸贯穿过孔结构TVE2可以在被选择的突出部分P(例如，交替的突出部分P)处或者仅在第二延伸贯穿过孔结构TVE2的一个内壁上具有凹陷D。
虚设垂直沟道结构DVC可以设置在单元区域CA与延伸区域EA之间的虚设区域DA中。虚设垂直沟道结构DVC可以具有与垂直沟道结构VC基本相同的结构。例如，虚设垂直沟道结构DVC可以包括内柱和存储器层。虚设垂直沟道结构DVC可以竖直穿透上层间绝缘层24、上字线堆叠件WS2、中间层间绝缘层22和下字线堆叠件WS1以与下层间绝缘层20中的共源极层21连接。在俯视图中，虚设垂直沟道结构DVC可以具有比垂直沟道结构VC大的直径。
第一延伸贯穿过孔结构TVE1可以选择性地竖直穿透延伸区域EA中的第一延伸贯穿过孔区域ETA1中的上层间绝缘层24、上阶梯绝缘层18、上字线堆叠件WS2、中间层间绝缘层22、下字线堆叠件WS1、下阶梯绝缘层17和下层间绝缘层20，以与逻辑器件层LD中的过孔垫14电连接。第一延伸贯穿过孔结构TVE1可以具有与单元贯穿过孔结构TVC的结构基本相同的结构。因此，第一延伸贯穿过孔结构TVE1可以具有参照图2B和图2C描述的结构。第一延伸贯穿过孔区域ETA1可以具有形状类似阶梯平台(staircase landing)的平坦区域FZ。在平坦区域FZ中，字线堆叠件WS1和WS2可以具有水平延伸而不具有阶梯的形状。因此，第一延伸贯穿过孔结构TVE1可以设置在平坦区域FZ内。
第二延伸贯穿过孔结构TVE2可以竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22、下阶梯绝缘层17和下层间绝缘层20，以与延伸区域EA中的第二延伸贯穿过孔区域ETA2中的逻辑器件层LD中的过孔垫14电连接。例如，第二延伸贯穿过孔结构TVE2可以不穿透下字线堆叠件WS1和上字线堆叠件WS2。
共源极过孔TCS可以竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22和下阶梯绝缘层17，以与延伸区域EA中的第二延伸贯穿过孔区域ETA2中的下层间绝缘层20中的共源极层21电连接。例如，共源极过孔TCS可以不穿透下字线堆叠件WS1和上字线堆叠件WS2。
第一字线接触件MC1和第二字线接触件MC2可以选择性地竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22和下阶梯绝缘层17以分别与字线30电连接。
图1A至图1D中示出的第一虚设接触件DMC1和第二虚设接触件DMC2可以设置在延伸区域EA中，并且可以具有与虚设垂直沟道结构DVC的结构基本相同的结构。例如，第一虚设接触件DMC1和第二虚设接触件DMC2可以选择性地竖直穿透上层间绝缘层24、上阶梯绝缘层18、上字线堆叠件WS2、中间层间绝缘层22、下字线堆叠件WS1和下阶梯绝缘层17。
盖层41至43可以包括下盖层41、中间盖层42和上盖层43。垂直导体51至55可以包括垂直沟道过孔塞51、单元贯穿过孔柱52、延伸贯穿过孔柱53、共源极过孔塞54和字线过孔塞55。水平导体61至65可以包括位线61、单元贯穿过孔连接导体62、延伸贯穿过孔连接导体63、共源极连接导体64和字线连接导体65。可以可选地省略垂直导体51-55和水平导体61-65。垂直导体51-55和水平导体61-65可以不形成在虚设垂直沟道结构DVC上。盖层41-43可以包括诸如氧化硅的绝缘材料。垂直导体51-55和水平导体61-65可以包括诸如金属的导电材料。
参照图2D，与图2A中示出的三维半导体装置相比，根据本公开的一些示例实施例的三维半导体装置可以不包括单元区域CA中的单元贯穿过孔结构TVC。例如，图2D中所示的三维半导体装置可以具有图1A或图1B中所示的布局或俯视图。
参照图2E，根据本公开的一些示例实施例的三维半导体装置可以包括在基底10上的下层间绝缘层20、共源极层21、过孔导体层35、下字线堆叠件WS1和下阶梯绝缘层17、中间层间绝缘层22、上字线堆叠件WS2和上阶梯绝缘层18、上层间绝缘层24、垂直沟道结构VC、单元贯穿过孔结构TVC、虚设垂直沟道结构DVC、第一延伸贯穿过孔结构TVE1和第二延伸贯穿过孔结构TVE2、共源极过孔TCS、以及第一字线接触件MC1和第二字线接触件MC2。存储器器件层MD还可以包括盖层41至43、垂直导体51至55以及水平导体61至65。过孔导体层35可以包括N掺杂多晶硅、金属硅化物、金属化合物或金属。过孔导体层35可以嵌入下层间绝缘层20中。
共源极层21和过孔导体层35可以电绝缘。垂直沟道结构VC、虚设垂直沟道结构DVC和共源极过孔TCS可以与共源极层21电连接，过孔导体层35可以与单元贯穿过孔结构TVC以及第一和第二延伸贯穿过孔结构TVE1和TVE2电连接。
参照图2F和图2G，与参照图2A至图2C示出和描述的三维半导体装置相比，根据本公开的一些示例实施例的三维半导体装置在彼此相邻的贯穿过孔结构TVC之间和TVE1之间可以不包括任何字线。例如，相邻的贯穿过孔结构TVC和TVE1的过孔衬垫层31的突出部分P可以彼此水平连接。
图3至图18是示出根据本公开的一些示例实施例的形成三维存储器装置的方法的图。参照图3，形成三维存储器装置的方法可以包括在基底10上形成逻辑器件层LD。形成逻辑器件层LD的步骤可以包括在基底10上形成晶体管11、逻辑过孔12、逻辑导体13、过孔垫14和逻辑层间绝缘层15。基底10可以包括诸如硅(Si)、硅锗(SiGe)、碳化硅(SiC)、外延生长层和/或绝缘体上硅(SOI)的半导体材料层。形成晶体管11的步骤可以包括执行沉积工艺、光刻工艺和/或蚀刻工艺以在基底10上形成栅极绝缘层、栅电极、栅极盖层和栅极间隔件。已经省略了栅绝缘层、栅电极、栅极盖层和栅极间隔件的附图标记以避免图3中的复杂化。
另外，形成晶体管11的步骤可以包括通过执行离子注入工艺在基底10中形成源区、漏区和沟道区。为了避免图3中的复杂化，未示出源区、漏区和沟道区。
形成逻辑过孔12的步骤可以包括执行沉积工艺和图案化工艺以形成具有垂直延伸的柱形形状的多个导电过孔图案，形成逻辑导体13的步骤可以包括执行沉积工艺和图案化工艺以形成具有在水平方向上延伸的线形状的多个导体图案。形成过孔垫14的步骤可以包括执行沉积工艺和图案化工艺以形成暴露在逻辑层间绝缘层15上的多个导体图案。
参照图4，该方法可以包括在逻辑器件层LD上形成下层间绝缘层20和共源极层21。共源极层21可以包括板或线形式的导体。例如，共源极层21可以包括导体，诸如N掺杂硅、金属、金属硅化物、金属合金和/或金属化合物。N掺杂硅可以是掺杂有诸如磷(P)、砷(As)和/或锑(Sb)的N型杂质的多晶硅。下层间绝缘层20可以包括氧化硅基材料，诸如SiOC、SiOH和/或SiCHO。共源极层21的顶表面可以被暴露而不被下层间绝缘层20覆盖。
参照图5，该方法可以包括在下层间绝缘层20和共源极层21上形成下模制堆叠件MS1、下阶梯绝缘层17和中间层间绝缘层22。下模制堆叠件MS1可以包括交替堆叠的下模制层25和下牺牲层26。下模制层25和下牺牲层26可以包括不同的材料以具有蚀刻选择性。例如，下模制层25可以包括氧化硅，并且下牺牲层26可以包括氮化硅。在延伸区域EA中，下模制堆叠件MS1可以具有阶梯结构。在延伸区域EA的第二延伸贯穿过孔区域ETA2中，共源极层21可以被暴露而不被下模制堆叠件MS1覆盖。在延伸区域EA中，下模制堆叠件MS1的阶梯结构可以被下阶梯绝缘层17覆盖。可以在下模制堆叠件MS1和下阶梯绝缘层17上形成中间层间绝缘层22。下阶梯绝缘层17和中间层间绝缘层22可以包括氧化硅。
参照图6，该方法可以包括形成下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1，以及用牺牲材料16填充下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1的内侧。下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1可以竖直穿透下模制堆叠件MS1以暴露共源极层21的上表面。下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1中的牺牲材料16可以包括旋涂硬掩模(SOH)、聚合有机材料、多晶硅、碳化硅(SiC)、硅锗(SiGe)、氧化硅和/或相对于氮化硅具有蚀刻选择性的其它材料。在一些示例实施例中，下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1中的牺牲材料16可以是单层或双层。
参照图7，该方法可以包括在中间层间绝缘层22上形成上模制堆叠件MS2、上阶梯绝缘层18和上层间绝缘层24，以及形成上垂直沟道孔Hvc2和上虚设垂直沟道孔Hdvc2。上模制堆叠件MS2可以包括交替堆叠的上模制层27和上牺牲层28。上模制层27可以包括氧化硅，上牺牲层28可以包括氮化硅。在延伸区域EA中，上模制堆叠件MS2可以与下模制堆叠件MS1一起具有阶梯结构。在延伸区域EA中，上模制堆叠件MS2的阶梯结构可以被上阶梯绝缘层18覆盖。可以在上模制堆叠件MS2和上阶梯绝缘层18上形成上层间绝缘层24。上阶梯绝缘层18和上层间绝缘层24可以包括氧化硅。上垂直沟道孔Hvc2和上虚设垂直沟道孔Hdvc2可以竖直穿透上模制堆叠件MS2以分别与下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1对齐并连接。在延伸区域EA中，上模制堆叠件MS2可以具有平坦区域FZ。平坦区域FZ可以具有阶梯平台形状。平坦区域FZ可以与延伸区域EA中的第一延伸贯穿过孔区域ETA1重叠。在一些示例实施例中，下模制堆叠件MS1和上模制堆叠件MS2可以独立地具有至少一个或更多个平坦区域FZ。
参照图8，该方法可以包括去除下垂直沟道孔Hvc1和下虚设垂直沟道孔Hdvc1中的牺牲材料16，以及形成垂直沟道结构VC和虚设垂直沟道结构DVC。形成垂直沟道结构VC和虚设垂直沟道结构DVC的步骤可以包括在下垂直沟道孔Hvc1、上垂直沟道孔Hvc2、下虚设垂直沟道孔Hdvc1和上虚设垂直沟道孔Hdvc2中形成存储器层。
参照图9，该方法可以包括形成单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs。形成单元贯穿通孔Hcv的步骤可以包括竖直穿透上模制堆叠件MS2和下模制堆叠件MS1以暴露过孔垫14的上表面。形成第一延伸贯穿通孔Hev1的步骤可以包括选择性地竖直穿透上层间绝缘层24、上阶梯绝缘层18、上模制堆叠件MS2、中间层间绝缘层22和下模制堆叠件MS1以暴露平坦区域FZ中的过孔垫14的上表面。形成第二延伸贯穿通孔Hev2的步骤可以包括竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22、下阶梯绝缘层17和下层间绝缘层20以暴露过孔垫14的上表面。形成共源极通孔Hcs的步骤可以包括竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22和下阶梯绝缘层17以暴露共源极层21的上表面。
参照图10A，该方法可以包括执行扩展工艺以部分地去除暴露在单元贯穿通孔Hcv和第一延伸贯穿通孔Hev1中的上牺牲层28和下牺牲层26。扩展工艺可以包括使用磷酸(H3PO4)的湿法全回蚀工艺。
图10B和图10C是示出通过扩展工艺部分地去除暴露在单元贯穿通孔Hcv和第一延伸贯穿通孔Hev1中的上牺牲层28和下牺牲层26的示意图。图10B是俯视图或平面图，图10C是纵向剖视图。参照图10B和图10C，可以通过扩展工艺以圆形形状或环形形状去除暴露在单元贯穿通孔Hcv和第一延伸贯穿通孔Hev1中的上牺牲层28和下牺牲层26。因此，可以在水平方向上形成凹部R1。上牺牲层28和下牺牲层26可以保留一部分RM在相邻的单元贯穿通孔Hcv之间和相邻的第一延伸贯穿通孔Hev1之间。
参照图11A，该方法可以包括执行沉积工艺以在单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内侧壁上形成过孔衬垫材料层31a。过孔衬垫材料层31a可以填充凹部R1的内侧，并且可以共形地形成在单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内侧壁和底表面上以及上层间绝缘层24上。
图11B是图11A的局部放大视图。参照图11B，过孔衬垫材料层31a可以包括形成在与凹部R1水平对齐的位置处的凹陷D。过孔衬垫材料层31a可以包括填充凹部R1的突出部分P。
参照图12A，该方法可以包括各向异性蚀刻过孔衬垫材料层31a以在单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内侧壁上共形地形成过孔衬垫层31。可以暴露过孔垫14的上表面。过孔衬垫层31可以具有填充凹部R1的内侧的突出部分P，并且可以共形地形成在单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内壁上。
图12B是图12A的局部放大视图。参照图12B，过孔衬垫层31可以包括形成在与凹部R1水平对齐的位置处的凹陷D。参照图11B，可以保持凹陷D。如上所述，凹陷D在俯视图中可以是环形或盘型接缝形状。即，突出部分P和凹陷D在平面图或水平剖视图中可以具有环形或圆圈形状。过孔塞32与将形成为字线30的上牺牲层28和下牺牲层26之间的距离可以大于过孔塞32与模制层25和27之间的距离。因此，过孔塞32和字线30可以更加电绝缘。
参照图13A，该方法可以包括用导电材料填充单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内侧以形成单元贯穿过孔结构TVC、第一延伸贯穿过孔结构TVE1和第二延伸贯穿过孔结构TVE2以及共源极过孔TCS。单元贯穿过孔结构TVC、第一延伸贯穿过孔结构TVE1和第二延伸贯穿过孔结构TVE2以及共源极过孔TCS可以分别包括过孔衬垫层31和过孔塞32。过孔塞32可以包括金属、金属化合物和/或金属合金。
图13B是图13A的局部放大视图。参照图13B，过孔塞32可以包括填充凹陷D的边缘部分E。在水平剖视图或俯视图中，边缘部分E可以具有环形形状或盘形形状。在其它实施例中，可以保留形成在过孔塞32与凹陷D之间的小空隙。
参照图14，该方法可以包括在单元区域CA中形成字线切割沟槽Tlc。字线切割沟槽Tlc可以设置在单元区域CA中的垂直沟道结构VC之间以暴露共源极层21的顶表面。参照图1A至图1D，字线切割沟槽Tlc在俯视图中可以具有线形状或多段形状。例如，字线切割沟槽Tlc可以包括形成第一字线切割结构LC1的第一沟槽、形成第二字线切割结构LC2的第二沟槽和形成第三字线切割结构的第三沟槽。也就是说，可以同时形成用于形成字线切割结构LC1、LC2和LC3的沟槽。
参照图15，该方法可以包括执行去除工艺以通过字线切割沟槽Tlc去除上牺牲层28和下牺牲层26。通过去除上牺牲层28和下牺牲层26，可以形成用于形成字线的凹部R2。去除工艺可以包括使用磷酸(H3PO4)的湿法全回蚀工艺。
参照图16，该方法可以包括执行字线替换工艺以在凹部R2中形成字线30。每条字线30可以包括字线势垒层和字线电极。字线势垒层可以包括诸如氧化铝(Al2O3)的绝缘势垒层和诸如氮化钛(TiN)的导电势垒层。字线电极可以包括诸如钨(W)的金属。在该工艺中，可以使下模制堆叠件MS1形成为下字线堆叠件WS1，并且可以使上模制堆叠件MS2形成为上字线堆叠件WS2。因此，下字线堆叠件WS1可以包括交替堆叠的下模制层25和字线30，上字线堆叠件WS2可以交替堆叠的上模制层27和字线30。
参照图17，该方法可以包括填充字线切割沟槽Tlc的内侧以形成字线切割结构WL。形成字线切割结构WL的步骤可以包括在字线切割沟槽Tlc中形成包括沟槽衬垫层33和沟槽塞34的线切割结构LC1。沟槽塞34可以电连接到共源极层21。形成沟槽衬垫层33的步骤可以包括执行沉积工艺和回蚀工艺。沟槽衬垫层33可以包括绝缘体，诸如氧化硅。形成沟槽塞34的步骤可以包括执行沉积工艺和平坦化工艺。沟槽塞34可以包括诸如金属或掺杂硅的导体。
参照图18，该方法可以包括在延伸区域EA中形成第一字线接触件MC1和第二字线接触件MC2。第一字线接触件MC1可以设置在延伸区域EA的第一字线接触区域MCA1中，第二字线接触件MC2可以设置在延伸区域EA的第二字线接触区域MCA2中。第一字线接触件MC1和第二字线接触件MC2可以选择性地竖直穿透上层间绝缘层24、上阶梯绝缘层18、中间层间绝缘层22和下阶梯绝缘层17以分别接合在具有阶梯的字线30的端部上。
随后，参照图2A，该方法可以包括在上字线堆叠件WS2上形成盖层41至43、垂直导体51至55以及水平导体61至65。形成盖层41-43的步骤可以包括形成下盖层41、中间盖层42和上盖层43。形成垂直导体51-55的步骤可以包括形成垂直沟道过孔塞51、单元贯穿过孔柱52、延伸贯穿过孔柱53、共源极过孔塞54和字线过孔塞55。形成水平导体61-65的步骤可以包括形成位线61、单元贯穿过孔连接导体62、延伸贯穿过孔连接导体63、共源极连接导体64和字线连接导体65。可以选择性地省略垂直导体51-55中的至少一个和水平导体61-65中的至少一个。盖层41-43可以包括诸如氧化硅的绝缘材料。垂直导体51-55和水平导体61-65可以包括诸如金属的导电材料。
图19A至图19C是示出根据本公开的一些示例实施例的形成三维半导体装置的方法的视图。参照图19A和图19B，根据本公开的一些示例实施例的形成三维半导体装置的方法可以包括执行参照图3至图12A和图12B描述的工艺以及执行回蚀工艺以去除图12B中示出的凹陷D。过孔衬垫层31可以仅保留在凹部R1中。例如，可以仅形成突出部分P。突出部分P在俯视图中可以具有环形形状。
参照图19C，该方法可以包括在单元贯穿通孔Hcv、第一延伸贯穿通孔Hev1和第二延伸贯穿通孔Hev2以及共源极通孔Hcs的内壁上形成过孔衬垫层31。过孔衬垫层31的内侧壁可以是平坦的而没有任何凹陷D。
随后，该方法可以包括执行参照图13A和图13B至图18描述的工艺以及进一步执行参照图2A和图2B描述的工艺。
根据本公开的示例实施例的三维半导体装置不包括用于形成贯穿过孔结构的盒区域，并且因为可以在窄区域中形成贯穿过孔结构，所以可以提高集成度。
在根据本公开的示例实施例的三维半导体装置中，因为字线与贯穿过孔结构之间的宽度被加宽，所以装置的操作可以更快并且功耗可以降低。
根据本公开的示例实施例的形成三维半导体装置的方法提供了在形成字线切割结构之前形成贯穿过孔结构。因此，可以提高用于形成贯穿过孔结构的工艺裕度。
虽然已经参照附图描述了本公开的示例实施例，但是本领域的技术人员应理解的是，在不脱离本公开的范围并且不改变其必要特征的情况下，可以进行各种修改。因此，上述实施例应仅被认为是描述性的，而不是出于限制的目的。

Claims (24)

1.一种三维半导体装置，所述三维半导体装置包括：
基底，具有单元区域和延伸区域；
字线堆叠件，位于基底上方，字线堆叠件包括交替堆叠的模制层和字线；
垂直沟道结构，在单元区域中竖直穿透字线堆叠件；以及
第一延伸贯穿过孔结构，在延伸区域中竖直穿透字线堆叠件，第一延伸贯穿过孔结构包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层，并且第一过孔衬垫层包括与字线堆叠件的字线水平地位于同一水平处的第一凹陷。
2.根据权利要求1所述的三维半导体装置，其中，
字线堆叠件包括下字线堆叠件和上字线堆叠件，
模制层包括下模制层和上模制层，
字线包括下字线和上字线，
下字线堆叠件包括交替堆叠的下模制层和下字线，
上字线堆叠件包括交替堆叠的上模制层和上字线，
下字线堆叠件和上字线堆叠件在单元区域中水平地延伸，
下字线堆叠件和上字线堆叠件在延伸区域中包括阶梯结构，阶梯结构具有阶梯平台形状的平坦区域，并且
第一延伸贯穿过孔结构位于平坦区域中。
3.根据权利要求1所述的三维半导体装置，其中，第一过孔衬垫层包括从第一过孔塞朝向字线突出的突出部分。
4.根据权利要求3所述的三维半导体装置，其中，字线、第一凹陷和突出部分位于同一水平处以彼此水平对齐。
5.根据权利要求1所述的三维半导体装置，所述三维半导体装置还包括：
下层间绝缘层，位于基底与字线堆叠件之间；以及
共源极层，位于下层间绝缘层中，
其中，垂直沟道结构与共源极层的部分竖直对齐并且电连接。
6.根据权利要求5所述的三维半导体装置，所述三维半导体装置还包括：
共源极过孔，位于延伸区域中，共源极过孔与共源极层的一部分电连接。
7.根据权利要求5所述的三维半导体装置，所述三维半导体装置还包括：
字线切割结构，位于垂直沟道结构之间，字线切割结构竖直穿透字线堆叠件以与共源极层电连接。
8.根据权利要求5所述的三维半导体装置，所述三维半导体装置还包括：
逻辑器件层，位于基底与下层间绝缘层之间，逻辑器件层包括晶体管和过孔垫，过孔垫与第一延伸贯穿过孔结构竖直对齐并且电连接。
9.根据权利要求1所述的三维半导体装置，所述三维半导体装置还包括：
单元贯穿过孔结构，在单元区域中位于垂直沟道结构之间，
其中，单元贯穿过孔结构竖直穿透字线堆叠件，
其中，单元贯穿过孔结构中的每个包括单元过孔塞和围绕单元过孔塞的侧壁的单元过孔衬垫层，并且
其中，单元过孔衬垫层包括与字线堆叠件的字线水平地位于同一水平处的第二凹陷。
10.根据权利要求9所述的三维半导体装置，
其中，单元过孔衬垫层包括从单元过孔塞朝向字线突出的突出部分。
11.根据权利要求3或10所述的三维半导体装置，
其中，相邻的第一延伸贯穿过孔结构的第一过孔衬垫层的突出部分或相邻的单元贯穿过孔结构的单元过孔衬垫层的突出部分彼此连接。
12.根据权利要求1所述的三维半导体装置，所述三维半导体装置还包括：
第二延伸贯穿过孔结构，在延伸区域中不竖直穿透字线堆叠件，
其中，第二延伸贯穿过孔结构包括第二过孔塞和围绕第二过孔塞的侧壁的第二过孔衬垫层，并且
其中，第二过孔衬垫层的内侧壁是竖直平坦的。
13.根据权利要求1所述的三维半导体装置，其中，第一凹陷中的每个在平面图中具有环形形状或盘形形状。
14.一种三维半导体装置，所述三维半导体装置包括：
字线堆叠件，位于具有单元区域和延伸区域的基底上方，字线堆叠件包括交替堆叠的模制层和字线，字线堆叠件在单元区域中水平延伸并且在延伸区域中具有阶梯结构；以及
垂直沟道结构、字线切割结构和第一贯穿过孔结构，竖直穿透字线堆叠件，第一贯穿过孔结构包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层，并且第一凹陷位于第一过孔衬垫层的内侧壁上。
15.根据权利要求14所述的三维半导体装置，其中，第一凹陷与对应的字线水平对齐。
16.根据权利要求14所述的三维半导体装置，
其中，第一过孔衬垫层还包括朝向字线突出的突出部分，并且
其中，突出部分与对应的第一凹陷位于同一水平处以彼此水平对齐。
17.根据权利要求14所述的三维半导体装置，所述三维半导体装置还包括：
共源极层和过孔垫，位于基底与字线堆叠件之间，
其中，垂直沟道结构和字线切割结构与共源极层的部分竖直对齐并且电连接，并且
其中，第一贯穿过孔结构与过孔垫竖直对齐并且电连接。
18.根据权利要求14所述的三维半导体装置，所述三维半导体装置还包括：
单元贯穿过孔结构，位于垂直沟道结构之间，
其中，垂直沟道结构、字线切割结构和单元贯穿过孔结构位于单元区域中，并且
其中，第一贯穿过孔结构位于延伸区域中。
19.根据权利要求18所述的三维半导体装置，所述三维半导体装置还包括：
阶梯绝缘层，在延伸区域中覆盖字线堆叠件的阶梯结构；以及
第二贯穿过孔结构和共源极过孔，不竖直穿透字线堆叠件而是在延伸区域中竖直穿透阶梯绝缘层，
其中，第二贯穿过孔结构包括第二过孔塞和围绕第二过孔塞的侧壁的第二过孔衬垫层，并且
其中，第二过孔衬垫层的内侧壁是竖直平坦的。
20.一种三维半导体装置，所述三维半导体装置包括：
基底，具有单元区域、虚设区域和延伸区域；
逻辑器件层，位于基底上并且包括晶体管和过孔垫；
下层间绝缘层，位于逻辑器件层上；
共源极层，位于下层间绝缘层中；
下字线堆叠件和下阶梯绝缘层，位于下层间绝缘层上；
上字线堆叠件，位于下字线堆叠件上；
上阶梯绝缘层，位于下阶梯绝缘层上；
垂直沟道结构和字线切割结构，竖直穿透下字线堆叠件和上字线堆叠件以在单元区域中与共源极层连接；
虚设垂直沟道结构，竖直穿透下字线堆叠件和上字线堆叠件以在虚设区域中与共源极层连接；以及
第一贯穿过孔结构，竖直穿透下字线堆叠件的一部分以在延伸区域中电连接过孔垫，第一贯穿过孔结构包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层，第一过孔衬垫层的内侧壁包括与上字线堆叠件和下字线堆叠件的字线位于同一水平处的接缝，并且接缝在平面图中具有环形形状或盘形形状。
21.一种形成三维半导体装置的方法，所述方法包括：
在具有单元区域和延伸区域的基底上形成具有过孔垫的逻辑器件层；
在逻辑器件层上形成具有共源极层的下层间绝缘层；
在下层间绝缘层上形成具有交替堆叠的模制层和牺牲层的模制堆叠件；
在模制堆叠件上形成上层间绝缘层；
形成竖直穿透上层间绝缘层和模制堆叠件以与共源极层电连接的垂直沟道结构；
形成竖直穿透上层间绝缘层、模制堆叠件和下层间绝缘层以暴露过孔垫的上表面的贯穿通孔；
通过贯穿通孔部分地去除模制堆叠件的牺牲层以形成第一凹部；
形成填充第一凹部的内部的过孔衬垫层和过孔塞以形成分别与过孔垫电连接的贯穿过孔结构；
在垂直沟道结构之间形成竖直穿透上层间绝缘层和模制堆叠件的字线切割沟槽以暴露共源极层的上表面；
通过字线切割沟槽去除模制堆叠件的牺牲层以形成第二凹部；
在第二凹部中形成字线以形成字线堆叠件；以及
在字线切割沟槽中形成沟槽衬垫层和沟槽塞以形成与共源极层电连接的字线切割结构。
22.根据权利要求21所述的方法，其中，过孔衬垫层中的每个包括对应于第一凹部的内侧壁和对应于突出部分的外侧壁。
23.根据权利要求21所述的方法，
其中，模制堆叠件和字线堆叠件包括在延伸区域中具有平坦区域的阶梯结构，并且
其中，贯穿通孔和贯穿过孔结构形成在平坦区域中。
24.根据权利要求21所述的方法，其中，在单元区域中的垂直沟道结构之间形成贯穿通孔和贯穿过孔结构的一部分。
CN202010636057.6A 2019-10-29 2020-07-03 三维半导体装置和形成三维半导体装置的方法 Pending CN112750838A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0135208 2019-10-29
KR1020190135208A KR20210050772A (ko) 2019-10-29 2019-10-29 돌출한 비아 라이너 층을 갖는 관통 비아 구조를 포함하는 3차원 반도체 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
CN112750838A true CN112750838A (zh) 2021-05-04

Family

ID=75586976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010636057.6A Pending CN112750838A (zh) 2019-10-29 2020-07-03 三维半导体装置和形成三维半导体装置的方法

Country Status (3)

Country Link
US (2) US11387184B2 (zh)
KR (1) KR20210050772A (zh)
CN (1) CN112750838A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108767A1 (zh) * 2022-11-21 2024-05-30 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
KR20210052934A (ko) * 2019-11-01 2021-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210091475A (ko) * 2020-01-14 2021-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR20210095390A (ko) * 2020-01-23 2021-08-02 삼성전자주식회사 폴리 실리콘과 메탈을 포함하는 워드 라인을 갖는 3차원 메모리 소자 및 이의 제조 방법
KR20220030348A (ko) * 2020-08-27 2022-03-11 삼성전자주식회사 메모리 장치
KR20220043315A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 메모리 소자
KR20220057896A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US11915974B2 (en) * 2021-04-12 2024-02-27 Micron Technology, Inc. Integrated circuitry, a memory array comprising strings of memory cells, a method used in forming a conductive via, a method used in forming a memory array comprising strings of memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269620B2 (en) 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US10256248B2 (en) 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
JP2018157103A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 記憶措置
US10283566B2 (en) 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
KR102462503B1 (ko) 2017-11-27 2022-11-02 삼성전자주식회사 수직형 구조를 가지는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US10388666B1 (en) * 2018-03-08 2019-08-20 Sandisk Technologies Llc Concurrent formation of memory openings and contact openings for a three-dimensional memory device
US10840252B2 (en) 2018-08-28 2020-11-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US11024648B2 (en) * 2019-08-15 2021-06-01 Sandisk Technologies Llc Ferroelectric memory devices including a stack of ferroelectric and antiferroelectric layers and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108767A1 (zh) * 2022-11-21 2024-05-30 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11387184B2 (en) 2022-07-12
US20220344267A1 (en) 2022-10-27
KR20210050772A (ko) 2021-05-10
US20210125928A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN112750838A (zh) 三维半导体装置和形成三维半导体装置的方法
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
KR102624498B1 (ko) 수직형 메모리 장치 및 그 제조 방법
KR102604053B1 (ko) 수직형 메모리 장치
CN107611132B (zh) 垂直存储器件
KR20180073161A (ko) 수직형 메모리 장치
US11069709B2 (en) Vertical memory devices
KR20140112827A (ko) 수직형 메모리 장치 및 그 제조 방법
CN113013176A (zh) 垂直存储器装置
CN111293124A (zh) 垂直存储器装置
KR102339740B1 (ko) 수직형 메모리 장치
US20220310651A1 (en) Vertical memory device
KR20210095390A (ko) 폴리 실리콘과 메탈을 포함하는 워드 라인을 갖는 3차원 메모리 소자 및 이의 제조 방법
KR102632482B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US11610908B2 (en) Vertical memory devices
CN112117280A (zh) 垂直存储器装置
CN111952315A (zh) 垂直存储器件及其制造方法
US11205663B2 (en) Vertical memory devices and methods of manufacturing the same
CN110581136A (zh) 垂直存储器装置
CN113611708A (zh) 竖直存储器件
TW202347714A (zh) 積體電路裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination