CN113013176A - 垂直存储器装置 - Google Patents

垂直存储器装置 Download PDF

Info

Publication number
CN113013176A
CN113013176A CN202011278401.5A CN202011278401A CN113013176A CN 113013176 A CN113013176 A CN 113013176A CN 202011278401 A CN202011278401 A CN 202011278401A CN 113013176 A CN113013176 A CN 113013176A
Authority
CN
China
Prior art keywords
conductive
gate electrodes
memory device
substrate
vertical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011278401.5A
Other languages
English (en)
Inventor
金东焕
孙荣晥
姜信焕
韩智勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113013176A publication Critical patent/CN113013176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

公开了一种垂直存储器装置。所述垂直存储器装置包括栅电极、沟道、第一导电贯穿过孔和绝缘结构。栅电极在基底上沿基本垂直于基底的上表面的第一方向彼此间隔开，并且可以以阶梯形状堆叠。沟道沿第一方向延伸穿过栅电极。第一导电贯穿过孔延伸穿过栅电极之中的第一栅电极的导电垫并且与该导电垫电连接。第一导电贯穿过孔延伸穿过栅电极之中的在第一栅电极下的第二栅电极。绝缘结构形成在第一导电贯穿过孔与第二栅电极中的每个的侧壁之间，并且使第一导电贯穿过孔与第二栅电极中的每个电绝缘。

Description

垂直存储器装置
要求于2019年12月19日在韩国知识产权局(KIPO)提交的第10-2019-0171208号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种垂直存储器装置。
背景技术
在VNAND闪存装置中，接触基底的垫区域的对应的栅电极的接触插塞有时也可以通过穿通来接触下面的栅电极。这可能导致栅电极与对应的(多个)下面的栅电极之间的电短路。因此，需要一种防止这种电短路的方法。
发明内容
发明构思的实施例提供了一种具有改善的电特性的垂直存储器装置。
发明构思的实施例提供了一种垂直存储器装置。垂直存储器装置可以包括栅电极、沟道、第一导电贯穿过孔和绝缘结构。栅电极可以在基底上沿基本垂直于基底的上表面的第一方向彼此间隔开，并且可以以阶梯形状堆叠。沟道可以沿第一方向延伸穿过栅电极。第一导电贯穿过孔可以延伸穿过栅电极之中的第一栅电极的导电垫并且与该导电垫电连接。第一导电贯穿过孔可以延伸穿过栅电极之中的设置在第一栅电极下的第二栅电极。绝缘结构可以形成在第一导电贯穿过孔与第二栅电极中的每个的面对第一导电贯穿过孔的侧壁之间，并且使第一导电贯穿过孔与第二栅电极中的每个电绝缘。
发明构思的实施例还提供了一种垂直存储器装置。垂直存储器装置可以包括栅电极、沟道以及第一导电贯穿过孔至第三导电贯穿过孔。栅电极可以在基底的第一区域和第二区域上沿基本垂直于基底的上表面的第一方向彼此间隔开。基底包括第一区域和第二区域以及第三区域，并且栅电极可以在基底的第二区域上具有阶梯形状。沟道可以在基底的第一区域上沿第一方向延伸穿过栅电极。第一导电贯穿过孔可以在基底的第二区域上延伸穿过栅电极中的一些栅电极，第一导电贯穿过孔电连接到栅电极中的所述一些栅电极中的处于最上面的水平的第一栅电极，并且第一导电贯穿过孔可以与栅电极中的所述一些栅电极之中的在第一栅电极下的第二栅电极电绝缘。第二导电贯穿过孔可以在基底的第三区域上与第一导电贯穿过孔形成在同一水平处。第三导电贯穿过孔可以在基底的第一区域上与第一导电贯穿过孔形成在同一水平处，并且可以延伸穿过栅电极并与栅电极电绝缘。第一导电贯穿过孔至第三导电贯穿过孔可以具有相同的宽度。第一导电贯穿过孔至第三导电贯穿过孔中的每个可以包括竖直部分和斜坡部分，竖直部分沿第一方向延伸，斜坡部分具有从斜坡部分的底部朝向斜坡部分的顶部逐渐增大的宽度。
发明构思的实施例再提供了一种垂直存储器装置。垂直存储器装置可以包括栅电极、沟道和第一导电贯穿过孔。栅电极可以在基底上沿基本垂直于基底的上表面的第一方向彼此间隔开，并且可以以阶梯形状堆叠。沟道可以沿第一方向延伸穿过栅电极。第一导电贯穿过孔可以在基底上延伸穿过栅电极中的一些栅电极，并且可以延伸穿过栅电极中的所述一些栅电极中的处于最上面的水平的第一栅电极的导电垫且电连接到该导电垫。第一导电贯穿过孔可以与栅电极中的所述一些栅电极的在第一栅电极下的第二栅电极电绝缘。第一导电贯穿过孔可以包括竖直部分、突出部分和斜坡部分，竖直部分沿第一方向延伸，突出部分在基本平行于基底的上表面的水平方向上从竖直部分突出，斜坡部分位于竖直部分上，具有从斜坡部分的底部朝向斜坡部分的顶部逐渐增大的宽度。
发明构思的实施例又提供了一种垂直存储器装置。垂直存储器装置可以包括：晶体管，位于基底上；下布线，位于基底上，电连接到晶体管；共源极板(CSP)，位于下布线上；沟道连接图案和支撑层，顺序地堆叠在CSP上；栅电极，在基底上沿基本垂直于基底的上表面的第一方向彼此间隔开，并且在基底上以阶梯形状堆叠；沟道，通过沟道连接图案彼此电连接，沟道中的每个可以在CSP上沿第一方向延伸穿过栅电极、支撑层和沟道连接图案；第一导电贯穿过孔至第三导电贯穿过孔；以及绝缘结构。第一导电贯穿过孔可以在基底上延伸穿过栅电极中的一些栅电极，第一导电贯穿过孔电连接到栅电极中的所述一些栅电极中的处于最上面的水平的第一栅电极，并且可以与栅电极中的所述一些栅电极之中的在第一栅电极下的第二栅电极电绝缘。第二导电贯穿过孔可以与第一导电贯穿过孔形成在同一水平处，可以不延伸穿过栅电极，并且可以电连接到下布线中的一条。第三导电贯穿过孔可以与第一导电贯穿过孔形成在同一水平处，可以延伸穿过栅电极、沟道连接图案、支撑层和CSP以电连接到下布线中的另一条。绝缘结构可以形成在第一导电贯穿过孔与第二栅电极中的每个的侧壁之间并且可以使第一导电贯穿过孔与第二栅电极中的每个电绝缘，并且可以形成在第三导电贯穿过孔与栅电极中的每个的侧壁之间并且可以使第三导电贯穿过孔与栅电极中的每个电绝缘。
在根据示例实施例的垂直存储器装置中，在基底的垫区域上电连接到栅电极中的对应的一个栅电极的导电垫的第一导电贯穿过孔可以延伸穿过栅电极中的在栅电极中的对应的一个栅电极下的其它栅电极，然而可以通过绝缘图案和间隔件与栅电极中的其它栅电极电绝缘。因此，可以通过用于分别在基底的单元区域和外围电路区域上形成第二导电贯穿过孔和第三导电贯穿过孔的同一工艺来形成第一导电贯穿过孔，以简化总体工艺。另外，第一导电贯穿过孔可以从下布线接收电信号，使得不需要形成上布线以将电信号施加到第一导电贯穿过孔，因此可以增加上布线的布局自由度。
此外，第一导电贯穿过孔可以在栅电极的形成期间支撑模制件，因此在导电垫中的每个中仅形成第一导电贯穿过孔的情况下，不需要形成额外的虚设沟道以支撑模制件。因此，因为不需要保持第一导电贯穿过孔与虚设沟道之间的距离，所以第一导电贯穿过孔可以具有相对大的尺寸，使得可以增加第一导电贯穿过孔的布局自由度。
附图说明
图1示出了描述根据发明构思的示例实施例的制造垂直存储器装置的方法的平面图。
图2示出了沿着图1中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图3示出了沿着图1中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图4示出了沿着图1中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图5示出了沿着图1中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图6示出了进一步描述制造垂直存储器装置的方法的平面图。
图7示出了沿着图6中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图8示出了进一步描述制造垂直存储器装置的方法的平面图。
图9示出了沿着图8中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图10示出了图9的区域X的放大剖视图。
图11示出了沿着图8中的线B-B'截取的描述制造垂直存储器装置的方法的剖视图。
图12示出了沿着图8中的线B-B'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图13示出了沿着图8中的线B-B'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图14示出了沿着图8中的线B-B'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图15示出了进一步描述制造垂直存储器装置的方法的平面图。
图16示出了沿着图15中的线C-C'截取的描述制造垂直存储器装置的方法的剖视图。
图17示出了沿着图15中的线C-C'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图18示出了沿着图15中的线C-C'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图19示出了沿着图15中的线C-C'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图20示出了沿着图15中的线B-B'截取的描述制造垂直存储器装置的方法的剖视图。
图21示出了沿着图15中的线C-C'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图22示出了进一步描述制造垂直存储器装置的方法的平面图。
图23示出了沿着图22中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图24示出了图23的区域X的放大剖视图。
图25示出了沿着图22中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图26示出了图25的区域X的放大剖视图。
图27示出了沿着图22中的线B-B'截取的描述制造垂直存储器装置的方法的剖视图。
图28示出了沿着图22中的线B-B'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图29示出了进一步描述制造垂直存储器装置的方法的平面图。
图30示出了沿着图29中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图31示出了图30的区域X的放大剖视图。
图32示出了沿着图29中的线B-B'截取的描述制造垂直存储器装置的方法的剖视图。
图33示出了沿着图29中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图34示出了描述根据发明构思的示例实施例的制造垂直存储器装置的方法的平面图。
图35示出了沿着图34的线A-A'截取的区域X(参照图30)的放大剖视图。
图36示出了沿着图34中的线D-D'截取的描述制造垂直存储器装置的方法的剖视图。
图37示出了沿着图34中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图38示出了沿着图34中的线A-A'截取的描述制造垂直存储器装置的方法的剖视图。
图39示出了沿着图34中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
图40示出了沿着图34中的线A-A'截取的进一步描述制造垂直存储器装置的方法的剖视图。
具体实施方式
在下文中将参照附图描述根据发明构思的示例实施例的垂直存储器装置及制造垂直存储器装置的方法。应该理解的是，尽管在此可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。
在下文中在说明书中(而不是必须在权利要求中)，基本垂直于基底的上表面的方向可以被限定为第一方向，基本平行于基底的上表面并且彼此交叉的两个方向可以分别被限定为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以彼此基本垂直。
图1至图33是示出根据示例实施例的制造垂直存储器装置的方法的平面图和剖视图。具体地，图1、图6、图8、图15、图22和图29是平面图，图2至图5、图7、图9至图14、图16至图21、图23至图28和图30至图33是剖视图。
图2至图5、图7、图9、图23、图25、图30和图33分别是沿着对应的平面图的线A-A'截取的剖视图，图11至图14、图20、图27至图28和图32分别是沿着对应的平面图的线B-B'截取的剖视图，图16至图19和图21分别是沿着对应的平面图的线C-C'截取的剖视图。图10、图24、图26和图31分别是图9、图23、图25和图30的区域X的放大剖视图。
参照图1和图2，可以在基底100上形成下电路图案，并且可以在基底100上顺序地形成第一绝缘夹层160和第二绝缘夹层230以覆盖下电路图案。
基底100可以包括IV族半导体材料(诸如以硅、锗、硅-锗等为例)或者III-V族化合物(诸如以GaP、GaAs、GaSb等为例)。在示例实施例中，基底100可以是例如绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
基底100可以包括其上形成有隔离图案110的场区域和其上没有形成隔离图案的有源区域105。隔离图案110可以通过例如浅沟槽隔离(STI)工艺形成，并且可以包括诸如以氧化硅为例的氧化物。
在示例实施例中，基底100可以包括第一区域至第三区域I、II和III。第一区域I可以是其中形成存储器单元的单元阵列区域，第二区域II可以是至少部分地围绕第一区域I的其中形成将电信号传输到存储器单元的上接触插塞的延伸区域或垫区域，并且第三区域III可以是至少部分地围绕第二区域II的其中形成将电信号传输到下电路图案的导电贯穿过孔中的一些的外围电路区域。第一区域I和第二区域II可以形成单元区域，因此外围电路区域可以至少部分地围绕单元区域。图1和图2示出了基底的第一区域至第三区域I、II和III中的每个的一部分。
在示例实施例中，垂直存储器装置可以具有外围上单元(COP)结构。也就是说，下电路图案可以形成在基底100上，并且存储器单元、上接触插塞和导电贯穿过孔可以形成在下电路图案之上。
下电路图案可以包括晶体管、下接触插塞、下布线、下过孔等。在示例实施例中，可以形成第一晶体管、第二晶体管和第三晶体管，第一晶体管包括位于基底100上的第一下栅极结构152和与第一下栅极结构152相邻的位于有源区域105的上部处的第一杂质区域102，第二晶体管包括位于基底100上的第二下栅极结构154和与第二下栅极结构154相邻的位于有源区域105的上部处的第二杂质区域104，第三晶体管包括位于基底100上的第三下栅极结构156和与第三下栅极结构156相邻的位于有源区域105的上部处的第三杂质区域106。
在图2中，第一晶体管至第三晶体管形成在基底100的第一区域I和第二区域II上，然而，发明构思不限于此，并且另外的晶体管可以进一步形成在基底100的第三区域III上。
第一下栅极结构152可以包括顺序地堆叠在基底100上的第一下栅极绝缘图案122、第一下栅电极132和第一下栅极掩模142，第二下栅极结构154可以包括顺序地堆叠在基底100上的第二下栅极绝缘图案124、第二下栅电极134和第二下栅极掩模144，并且第三下栅极结构156可以包括顺序地堆叠在基底100上的第三下栅极绝缘图案126、第三下栅电极136和第三下栅极掩模146。
可以在基底100上形成第一绝缘夹层160以覆盖第一晶体管、第二晶体管和第三晶体管，并且可以形成穿过第一绝缘夹层160的第一下接触插塞至第三下接触插塞172、174和176以分别接触第一杂质区域至第三杂质区域102、104和106。
可以在第一绝缘夹层160上形成第一下布线至第三下布线182、184和186以分别接触第一下接触插塞至第三下接触插塞172、174和176。可以在第一下布线182上顺序地堆叠第一下过孔192、第四下布线202、第四下过孔212和第七下布线222，可以在第二下布线184上顺序地堆叠第二下过孔194、第五下布线204、第五下过孔214和第八下布线224，并且可以在第三下布线186上顺序地堆叠第三下过孔196、第六下布线206、第六下过孔216和第九下布线226。
第一下接触插塞至第三下接触插塞172、174和176、第一下过孔至第六下过孔192、194、196、212、214和216以及第一下布线至第九下布线182、184、186、202、204、206、222、224和226可以包括导电材料，诸如以金属、金属氮化物、金属硅化物、掺杂多晶硅或其它导电材料为例。
可以在第一绝缘夹层160上形成第二绝缘夹层230以覆盖第一下布线至第九下布线182、184、186、202、204、206、222、224和226以及第一下过孔至第六下过孔192、194、196、212、214和216。第二绝缘夹层230和第一绝缘夹层160可以形成下绝缘夹层结构，并且在一些情况下可以包括单层，因为第一绝缘夹层160和第二绝缘夹层230可以包括相同的材料，诸如以彼此合并的氧化硅为例。
可以通过图案化工艺或镶嵌(damascene)工艺形成第一下栅极结构至第三下栅极结构152、154和156、第一下接触插塞至第三下接触插塞172、174和176、第一下过孔至第六下过孔192、194、196、212、214和216以及第一下布线至第九下布线182、184、186、202、204、206、222、224和226。
参照图3，可以在第二绝缘夹层230上形成共源极板(CSP)240以及第三绝缘夹层图案250和第四绝缘夹层图案253。
CSP 240可以形成在第二绝缘夹层230上，并且可以被图案化以仅保留在基底100的第一区域I和第二区域II上。另外，CSP 240可以被图案化，以不保留在其中可以形成分别用于形成第一导电贯穿过孔622和第三导电贯穿过孔626(参照图29至图32)的第一通孔422和第三通孔426(参照图8至图11)的区域中。也就是说，CSP 240可以在第一区域I和第二区域II之上包括开口。
可以通过在第二绝缘夹层230上(包括在CSP 240中的开口中)形成第三绝缘夹层并使第三绝缘夹层平坦化直到暴露CSP 240的上表面来形成第三绝缘夹层图案250和第四绝缘夹层图案253。因此，第三绝缘夹层图案250可以形成在基底100的第三区域III上，第四绝缘夹层图案253可以形成在基底100的第一区域I和第二区域II上的CSP 240的开口中。
CSP 240可以包括掺杂有n型杂质的多晶硅，第三绝缘夹层图案250和第四绝缘夹层图案253可以包括氧化物，诸如以氧化硅为例。
可以在CSP 240以及第三绝缘夹层图案250和第四绝缘夹层图案253上顺序地形成牺牲层结构290和支撑层300。
牺牲层结构290可以包括顺序堆叠的第一牺牲层至第三牺牲层260、270和280。第一牺牲层260和第三牺牲层280可以包括诸如以氧化硅为例的氧化物，第二牺牲层270可以包括诸如以氮化硅为例的氮化物。
支撑层300可以包括相对于第一牺牲层至第三牺牲层260、270和280具有蚀刻选择性的材料，诸如以未掺杂的多晶硅或掺杂有n型杂质的多晶硅为例。支撑层300的一部分可以延伸穿过牺牲层结构290以接触CSP 240的上表面，CSP 240的上表面可以形成支撑图案(未示出)。
可以在支撑层300上交替且重复地堆叠第一绝缘层310和第四牺牲层320。因此，可以形成包括在第一方向上交替且重复地堆叠的多个第一绝缘层310和多个第四牺牲层320的模制层。第一绝缘层310可以包括诸如以氧化硅为例的氧化物，并且第四牺牲层320可以包括相对于第一绝缘层310具有蚀刻选择性的材料，诸如以氮化物(诸如氮化硅)为例。
参照图4，可以在第一绝缘层310中的最上面的一个第一绝缘层310上形成蚀刻停止层330，可以在蚀刻停止层330上形成部分地覆盖蚀刻停止层330的光致抗蚀剂图案(未示出)，并且可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻蚀刻停止层330、第一绝缘层310中的最上面的一个第一绝缘层310以及第四牺牲层320中的在最上面的一个第一绝缘层310下的最上面的一个第四牺牲层320。因此，可以暴露第一绝缘层310中的直接在第四牺牲层320中的最上面的一个第四牺牲层320下的一个第一绝缘层310的一部分。
在执行用于以给定比率减小光致抗蚀剂图案的面积的修整工艺之后，可以执行蚀刻工艺，使得可以使用减小的光致抗蚀剂图案作为蚀刻掩模来蚀刻蚀刻停止层330、第一绝缘层310中的最上面的一个第一绝缘层310、第四牺牲层320中的最上面的一个第四牺牲层320、第一绝缘层310中的暴露的一个第一绝缘层310和第四牺牲层320中的在暴露的一个第一绝缘层310下的一个第四牺牲层320。随着重复地执行修整工艺和蚀刻工艺，可以形成包括多个台阶层的模制件，所述多个台阶层可以包括顺序地堆叠并且具有阶梯形状的第四牺牲层320和第一绝缘层310。
在下文中，“台阶层”中的每个可以被认为不仅包括暴露部分，而且包括台阶层的被上面的台阶层覆盖的部分，并且因此可以指在每个水平处的第四牺牲层320的整个部分和第一绝缘层310的整个部分。台阶层的未被上面的台阶层覆盖的暴露部分可以被称为“台阶”。在示例实施例中，台阶可以沿第二方向布置，并且还可以沿第三方向布置。
模制件可以形成在基底100的第一区域I和第二区域II上的支撑层300上，并且支撑层300的边缘上表面不被模制件覆盖，而是被暴露。模制件中的台阶可以形成在基底100的第二区域II上。
参照图5，可以增加第四牺牲层320中的每个在第二方向上的端部的厚度以形成绝缘垫层322。
在一个实施例中，可以通过去除包括在每个台阶层中的第一绝缘层310的未被上面的台阶层覆盖的在第二方向上的端部以暴露每个台阶层中的第四牺牲层320的在第二方向上的端部来形成绝缘垫层322。此后，可以在蚀刻停止层330、模制件、支撑层300和第三绝缘夹层图案250上形成垫层。此后，可以去除垫层的在模制件的侧壁、蚀刻停止层330的上表面、支撑层300的上表面和第三绝缘夹层图案250的上表面上的部分。垫层可以包括与第四牺牲层320的材料基本相同的材料，并且因此可以合并到第四牺牲层320以形成绝缘垫层322。第四牺牲层320中的每个在第二方向上的形成有绝缘垫层322的端部可以具有比第四牺牲层320的其它部分的厚度大的厚度。
可以在第三绝缘夹层图案250和支撑层300上形成第五绝缘夹层340，以覆盖模制件、蚀刻停止层330的暴露的上表面、支撑层300的暴露的上表面和第三绝缘夹层图案250的暴露的上表面以及牺牲层结构290的侧壁。可以使第五绝缘夹层340平坦化直到第一绝缘层310中的最上面的一个第一绝缘层310的上表面被暴露。因此，可以去除蚀刻停止层330，并且模制件的侧壁可以被第五绝缘夹层340覆盖。第五绝缘夹层340可以包括氧化物，诸如以氧化硅为例。
可以在模制件的上表面和第五绝缘夹层340的上表面上形成第六绝缘夹层350。第六绝缘夹层350可以包括氧化物，诸如以氧化硅为例。
参照图6和图7，在第六绝缘夹层350的上表面上形成蚀刻掩模(未示出)之后，可以使用蚀刻掩模蚀刻第六绝缘夹层350、第一绝缘层310、第四牺牲层320、支撑层300和牺牲层结构290，以在基底100的第一区域I上形成穿过其暴露CSP 240的上表面的沟道孔360。
在示例实施例中，多个沟道孔360可以形成为在第二方向和第三方向中的每个方向上彼此间隔开。
在去除蚀刻掩模之后，可以在沟道孔360的侧壁以及CSP 240的上表面和第六绝缘夹层350的上表面上形成电荷存储结构层和沟道层，并且可以在沟道层上形成第一填充层以填充沟道孔360。可以使第一填充层、沟道层和电荷存储结构层平坦化直到暴露第六绝缘夹层350的上表面，以形成顺序地堆叠在每个沟道孔360中的电荷存储结构370、沟道380和第一填充图案390。
在示例实施例中，电荷存储结构370可以包括从沟道380的外侧壁沿基本平行于基底100的上表面的水平方向顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案。隧道绝缘图案可以包括诸如以氧化硅为例的氧化物，电荷存储图案可以包括诸如以氮化硅为例的氮化物，并且第一阻挡图案可以包括诸如以氧化硅为例的氧化物。
可以去除顺序地堆叠在每个沟道孔360中的包括电荷存储结构370、沟道380和第一填充图案390的第一柱结构的上部以形成第一沟槽，并且可以形成第一盖图案400以填充第一沟槽。第一盖图案400可以包括例如掺杂有n型杂质的多晶硅。
可以在第六绝缘夹层350的上表面上形成蚀刻掩模(未示出)，并且可以使用蚀刻掩模蚀刻第六绝缘夹层350以及第一绝缘层310中的上面的第一绝缘层310和第四牺牲层320中的上面的第四牺牲层320以形成穿过其中的第一开口，该第一开口可以在第二方向上延伸。可以在第一开口中形成第一分隔图案405。
在示例实施例中，第一分隔图案405可以延伸穿过一些沟道380的上部。另外，第一分隔图案405可以延伸穿过第六绝缘夹层350、分别在上面的两个水平处的第四牺牲层320以及分别在上面的两个水平处的第一绝缘层310，并且部分地穿过第一绝缘层310中的在从上方起的第三水平处的一个第一绝缘层310。第一分隔图案405可以在基底100的第一区域I和第二区域II上沿第二方向延伸，并且可以在模制件中分别延伸穿过上面的两个水平处的台阶层。因此，在相应的上面的两个水平处的第四牺牲层320可以在第三方向上被第一分隔图案405分隔开。
参照图8至图11，可以在第六绝缘夹层350、第一盖图案400和第一分隔图案405上形成第七绝缘夹层410。可以使用蚀刻掩模蚀刻第五绝缘夹层至第七绝缘夹层340、350和410、模制件、支撑层300、牺牲层结构290、第三绝缘夹层图案250和第四绝缘夹层图案253以及第二绝缘夹层230的上部，以形成分别暴露第七下布线至第九下布线222、224和226的上表面的第一通孔至第三通孔422、424和426。
在示例实施例中，第一通孔422可以延伸穿过模制件中的第四牺牲层320中的第四牺牲层320，具体地，第一通孔422可以延伸穿过第四牺牲层320中的第一通孔422延伸穿过的第四牺牲层320之中的第四牺牲层320中的最上面的一个第四牺牲层320的绝缘垫层322。在示例实施例中，第一通孔至第三通孔422、424和426可以具有相同的直径。
第一通孔422可以延伸穿过第四牺牲层320中的对应一个第四牺牲层320的绝缘垫层322，并且绝缘垫层322可以具有比其中可以形成第二通孔424和第三通孔426的面积小的面积。因此，如果在绝缘垫层322中形成诸如以虚设沟道为例的其它结构，则第一通孔422必须与虚设沟道间隔开，并且因此具有相对小的直径。然而，在示例实施例中，仅第一通孔422形成在绝缘垫层322中，并且诸如虚设沟道的其它结构未形成在绝缘垫层322中，因此第一通孔422可以具有相对大的直径，例如，与第二通孔424和第三通孔426的直径基本相等的直径。
第一通孔422和第三通孔426可以延伸穿过第四绝缘夹层图案253，第二通孔424可以延伸穿过第三绝缘夹层图案250。第七绝缘夹层410可以包括诸如以氧化硅为例的氧化物。
可以通过例如湿蚀刻工艺部分地去除由第一通孔422和第三通孔426暴露的第四牺牲层320以形成第一间隙430。在示例实施例中，厚度大于第四牺牲层320的其它部分的厚度的绝缘垫层322可以以相对快的速率被蚀刻，因此可以在绝缘垫层322中形成以具有在水平方向上比第一间隙430的深度大的深度的第二间隙440。第二间隙440在第一方向上的宽度可以大于第一间隙430在第一方向上的宽度。
也可以部分地去除包括与第四牺牲层320的材料基本相同或相似的材料的第二牺牲层270以形成第三间隙435。
参照图12，可以在第一通孔至第三通孔422、424和426的侧壁、分别由第一通孔至第三通孔422、424和426暴露的第七下布线至第九下布线222、224和226的上表面、第一间隙至第三间隙430、440和435的内壁以及第七绝缘夹层410的上表面上形成第一间隔件层450。可以在第一间隔件层450上形成第二绝缘层以填充第一间隙430和第三间隙435，并且至少部分地填充第二间隙440以及第一通孔至第三通孔422、424和426。
第二绝缘层可以包括诸如以氧化硅为例的氧化物，第一间隔件层450可以包括相对于第二绝缘层具有蚀刻选择性的材料。第一间隔件层450可以包括诸如以氮化硅为例的氮化物。
可以通过例如湿蚀刻工艺部分地去除第二绝缘层，因此可以完全去除第二绝缘层的在第二间隙440中的部分，第二间隙440在第一方向上具有相对大的宽度，并且可以在第一间隙430和第三间隙435中的每个中形成第二绝缘图案460，第一间隙430和第三间隙435中的每个在第一方向上具有相对小的宽度。
在湿蚀刻工艺期间，模制件的第一绝缘层310可以由第一间隔件层450保护，第一间隔件层450包括相对于第一绝缘层310和第二绝缘图案460具有蚀刻选择性的材料。
参照图13，可以在第一间隔件层450和第二绝缘图案460上形成第二填充层，以填充第二间隙440并且至少部分地填充第一通孔至第三通孔422、424和426。然后可以通过例如湿蚀刻工艺部分地去除第二填充层。第二填充层可以包括诸如以氮化硅为例的氮化物。
通过湿蚀刻工艺，可以在第二间隙440中形成第二填充图案480以部分地填充第二间隙440。在示例实施例中，在水平方向上从第一通孔422的侧壁到第二填充图案480的侧壁的第一距离D1可以等于或小于在水平方向上从第一通孔422的侧壁到第四牺牲层320的面对第二绝缘图案460的侧壁的第二距离D2。
可以部分地去除包括与第二填充层的材料基本相同或相似的材料的第一间隔件层450，具体地，可以去除第一间隔件层450的在第一通孔至第三通孔422、424和426的侧壁上以及在第七绝缘夹层410的上表面上的部分。因此，可以形成覆盖第二绝缘图案460的下表面和上表面及第二绝缘图案460的面对第四牺牲层320的侧壁的第一间隔件455以及覆盖第二填充图案480的下表面和上表面及第二填充图案480的面对绝缘垫层322的侧壁的第二间隔件457。
参照图14，可以在第一通孔至第三通孔422、424和426的侧壁、第七下布线至第九下布线222、224和226的上表面、第七绝缘夹层410的上表面以及第二绝缘图案460的侧壁、第二填充图案480的侧壁、第一间隔件455的侧壁和第二间隔件457的侧壁上形成第三间隔件层。可以在第三间隔件层上形成第五牺牲层以填充第一通孔至第三通孔422、424和426，并且可以使第五牺牲层和第三间隔件层平坦化直到暴露第七绝缘夹层410的上表面。
因此，可以在第一通孔至第三通孔422、424和426的侧壁、第七下布线至第九下布线222、224和226的上表面以及第二绝缘图案460的侧壁、第二填充图案480的侧壁、第一间隔件455的侧壁和第二间隔件457的侧壁上形成第三间隔件490，并且可以分别在第一通孔至第三通孔422、424和426的其余部分中形成第五牺牲图案至第七牺牲图案502、504和506(参照图15)。
第三间隔件490可以包括相对于第四牺牲层320具有蚀刻选择性的材料，诸如以氧化物(诸如氧化硅)为例，并且第五牺牲图案至第七牺牲图案502、504和506可以包括例如多晶硅。
参照图15和图16，可以在第七绝缘夹层410、第五牺牲图案至第七牺牲图案502、504和506以及第三间隔件490上形成第八绝缘夹层510。可以通过使用蚀刻掩模的蚀刻工艺在基底100的第一区域I和第二区域II上形成穿过第五绝缘夹层至第八绝缘夹层340、350、410和510以及模制件的第二开口520。第八绝缘夹层510可以包括诸如以氧化硅为例的氧化物。
可以执行蚀刻工艺直到第二开口520暴露支撑层300的上表面，并且进一步地，第二开口520可以延伸穿过支撑层300的上部。随着形成第二开口520，模制件的第一绝缘层310和第四牺牲层320可以被暴露。
在示例实施例中，第二开口520可以在基底100的第一区域I和第二区域II上沿第二方向延伸，并且多个第二开口520可以形成为沿第三方向彼此间隔开。随着形成第二开口520，第一绝缘层310可以被分隔为各自在第二方向上延伸的多个第一绝缘图案315，第四牺牲层320可以被分隔为各自在第二方向上延伸的多个第四牺牲图案325。在第四牺牲层320的第二方向上的端部处的绝缘垫层322可以转变成绝缘垫327。
可以在第二开口520的侧壁和底部以及第八绝缘夹层510的上表面上形成第四间隔件层。可以各向异性地蚀刻第四间隔件层以去除第四间隔件层的在第二开口520的底部上的部分。因此，可以在第二开口520的侧壁上形成第四间隔件530，并且可以部分地暴露支撑层300的上表面。
可以去除支撑层300的暴露部分和在支撑层300下的牺牲层结构290的一部分以向下扩大第二开口520。因此，第二开口520可以暴露CSP 240的上表面，并且进一步可以延伸穿过CSP 240的上部。
在示例实施例中，第四间隔件530可以包括例如未掺杂的多晶硅或未掺杂的非晶硅。
当牺牲层结构290被部分地去除时，第二开口520的侧壁被第四间隔件530覆盖，因此模制件的第一绝缘图案315和第四牺牲图案325未被去除。
参照图17，可以通过例如湿蚀刻工艺穿过第二开口520去除牺牲层结构290，因此可以形成第四间隙540。可以使用例如氢氟酸和/或磷酸来执行湿蚀刻工艺。
随着形成第四间隙540，可以暴露支撑层300的下表面和CSP 240的上表面。另外，可以暴露电荷存储结构370的侧壁的一部分，并且还可以在湿蚀刻工艺期间去除电荷存储结构370的侧壁的暴露部分以暴露沟道380的外侧壁的一部分。因此，电荷存储结构370可以被分隔为延伸穿过模制件以覆盖沟道380的外侧壁的上部的上部和覆盖沟道380的在CSP240上的底表面的下部。
当通过湿蚀刻工艺形成第四间隙540时，模制件由于包括沟道380的第一柱结构、支撑层300和支撑图案以及第五牺牲图案502和第七牺牲图案506而不掉落。
参照图18，可以去除第四间隔件530，并且可以在第二开口520的侧壁上和第四间隙540中形成沟道连接层。然后可以通过回蚀工艺去除沟道连接层的在第二开口520中的部分，以在第四间隙540中形成沟道连接图案550。
随着形成沟道连接图案550，在第三方向上相邻的第二开口520之间的沟道380可以彼此连接。
沟道连接图案550可以包括掺杂有n型杂质的非晶硅，其可以通过在用于其它结构的沉积工艺期间产生的热而结晶，以被转换成掺杂有n型杂质的多晶硅。可以在沟道连接图案550中形成气隙555。
参照图19和图20，可以去除由第二开口520暴露的第四牺牲图案325，以在在第一方向上相邻的第一绝缘图案315之间形成第五间隙。电荷存储结构370的外侧壁可以被第五间隙部分地暴露。
当去除第四牺牲图案325时，包括与第四牺牲图案325的材料基本相同或相似的材料的第二间隔件457和第二填充图案480以及第一间隔件455的面对第四牺牲图案325中的每个的侧壁的侧壁也可以被去除，因此第一间隔件455可以仅保留在第二绝缘图案460的下表面和上表面上。
随着形成第五间隙，第三间隔件490的外侧壁、第二绝缘图案460的外侧壁和第一间隔件455的与第二绝缘图案460的外侧壁相邻的端部可以被暴露。
在示例实施例中，可以通过使用磷酸或硫酸的湿蚀刻工艺去除第四牺牲图案325。
当去除第四牺牲图案325以形成第五间隙时，第五牺牲图案502和第七牺牲图案506已经形成在基底100的第一区域I和第二区域II上，因此即使没有形成虚设沟道，包括第一绝缘图案315的模制件也不会掉落。
可以在电荷存储结构370的暴露的外侧壁、第三间隔件490的暴露的外侧壁、第二绝缘图案460的暴露的外侧壁、第一间隔件455的暴露的端部、第五间隙的内壁、第一绝缘图案315的表面、支撑层300的侧壁、沟道连接图案550的侧壁、CSP 240的上表面和第八绝缘夹层510的上表面上形成第二阻挡层。然后可以在第二阻挡层上形成栅电极层。
第二阻挡层可以包括诸如以氧化铝为例的金属氧化物。栅电极层可以包括顺序堆叠的栅极阻挡层和栅极导电层。栅极阻挡层可以包括金属氮化物，栅极导电层可以包括金属。
可以部分地去除栅电极层以在第五间隙中的每个中形成栅电极。在示例实施例中，可以通过湿蚀刻工艺部分地去除栅电极层。
在示例实施例中，栅电极可以在第二方向上延伸，并且多个栅电极可以沿第一方向堆叠以形成栅电极结构。栅电极结构可以具有阶梯形状，阶梯形状具有分别作为台阶层的栅电极，并且每个台阶层中的未被上面的台阶层叠置的台阶，(即，每个台阶层中的在第二方向上的端部)可以被称为导电垫。包括第一绝缘图案315和第四牺牲图案325的模制件可以被转换成包括第一绝缘图案315和栅电极的模制件。
在示例实施例中，多个栅电极结构可以形成为在第三方向上通过第二开口520彼此间隔开。栅电极结构可以包括在第一方向上顺序堆叠的第一栅电极572、第二栅电极574和第三栅电极576。在示例实施例中，第一栅电极572可以形成在最下面的水平处，并且可以用作地选择线(GSL)。第三栅电极576可以形成在最上面的水平处和从上方起的第二水平处，并且可以用作串选择线(SSL)。第二栅电极574可以形成在第一栅电极572与第三栅电极576之间的多个水平处，并且可以用作字线。第一栅电极至第三栅电极572、574和576的导电垫可以分别被称为第一导电垫至第三导电垫573、575和577(参照图22)。
参照图21，可以在第二阻挡层上形成第二分隔层以填充第二开口520，并且可以使第二分隔层和第二阻挡层平坦化直到第八绝缘夹层510的上表面被暴露，以分别形成第二分隔图案580和第二阻挡图案560(还见图19和图20)。第二分隔图案580可以在第三方向上分隔第一栅电极至第三栅电极572、574和576中的每个，并且可以包括诸如以氧化硅为例的氧化物。
参照图22至图24，可以形成穿过第五绝缘夹层至第八绝缘夹层340、350、410和510、支撑层300和沟道连接图案550的第四通孔，以暴露CSP 240的上表面。可以在第四通孔的侧壁上形成第五间隔件590，并且可以形成第一上接触插塞595以填充第四通孔。
第五间隔件590可以包括诸如以氧化物或氮化物为例的绝缘材料，并且第一上接触插塞595可以包括金属、金属氮化物、金属硅化物或掺杂多晶硅。
参照图25至图27，可以在第八绝缘夹层510、第一上接触插塞595和第五间隔件590上形成第九绝缘夹层600。然后可以通过使用蚀刻掩模的蚀刻工艺形成穿过第七绝缘夹层至第九绝缘夹层410、510和600的第五通孔至第七通孔612、614和616，以分别暴露第五牺牲图案至第七牺牲图案502、504和506。
还可以通过第五通孔至第七通孔612、614和616暴露第三间隔件490。第五通孔至第七通孔612、614和616可以延伸穿过第六绝缘夹层至第九绝缘夹层350、410、510和600，或者延伸穿过第八绝缘夹层510和第九绝缘夹层600。
在示例实施例中，由于蚀刻工艺的特性，第五通孔至第七通孔612、614和616中的每个可以具有从其顶部朝向其底部逐渐减小的宽度。
可以通过例如湿蚀刻工艺去除暴露的第五牺牲图案至第七牺牲图案502、504和506，因此可以分别在第五通孔至第七通孔612、614和616下再次形成第一通孔至第三通孔422、424和426以与其连接，并且可以再次形成第二间隙440。
参照图28，可以去除第三间隔件490，并且还可以去除第二阻挡图案560的分别在第一栅电极至第三栅电极572、574和576的导电垫573、575和577的侧壁上的部分。因此，可以分别暴露第七下布线至第九下布线222、224和226的上表面以及第一栅电极至第三栅电极572、574和576的导电垫573、575和577的侧壁。
在示例实施例中，可以通过湿蚀刻工艺去除第二阻挡图案560的所述部分和第三间隔件490。
参照图29至图32，可以在第一通孔至第三通孔422、424和426以及第五通孔至第七通孔612、614和616中形成第一导电贯穿过孔至第三导电贯穿过孔622、624和626。
第一导电贯穿过孔622可以填充第一通孔422和第五通孔612以接触第七下布线222的上表面。第二导电贯穿过孔624可以填充第二通孔424和第六通孔614以接触第八下布线224的上表面。第三导电贯穿过孔626可以填充第三通孔426和第七通孔616以接触第九下布线226的上表面。
在示例实施例中，第一导电贯穿过孔622可以延伸穿过多个栅电极572、574和576(中的栅电极或一些栅电极)。第一导电贯穿过孔622可以直接接触导电垫573、575和577中的包括在多个栅电极572、574和576中的最上面的一个栅电极中的一个导电垫以与其电连接，并且可以通过第二绝缘图案460和第一间隔件455与多个栅电极572、574和576中的其它栅电极电绝缘。
第一导电贯穿过孔622和第三导电贯穿过孔626中的每个可以延伸穿过CSP 240中的第四绝缘夹层图案253，并且可以与CSP 240电绝缘。
在示例实施例中，第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个可以包括在第一方向上具有恒定宽度的下部以及在第一方向上具有从其底部朝向其顶部逐渐增大的宽度的上部。
参照图33，可以在第九绝缘夹层600以及第一导电贯穿过孔至第三导电贯穿过孔622、624和626上形成第十绝缘夹层630。可以形成延伸穿过第十绝缘夹层630的第一上过孔644，以接触第二导电贯穿过孔624的上表面。可以形成延伸穿过第七绝缘夹层至第十绝缘夹层410、510、600和630的第二上过孔648，以接触第一盖图案400的上表面。可以形成穿过第九绝缘夹层600和第十绝缘夹层630的第三上过孔649，以接触第一上接触插塞595的上表面。
可以在第十绝缘夹层630以及第一上过孔至第三上过孔644、648和649上形成第十一绝缘夹层650。可以形成穿过第十一绝缘夹层650的第一上布线至第三上布线664、668和669，以分别接触第一上过孔至第三上过孔644、648和649的上表面。
在示例实施例中，第二上布线668可以在第三方向上延伸，并且多条第二上布线668可以形成为在第二方向上彼此间隔开。第二上布线668中的每条可以通过第二上过孔648和第一盖图案400电连接到沟道380，并且可以用作位线。
第十绝缘夹层630和第十一绝缘夹层650可以包括氧化物，诸如以氧化硅为例。第一上过孔至第三上过孔644、648和649以及第一上布线至第三上布线664、668和669可以包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅或其它合适的材料。
如上所示，电连接到栅电极572、574和576中的对应的一个栅电极的第一导电贯穿过孔622中的每个可以形成在基底100的第二区域II上。第一导电贯穿过孔622中的每个可以延伸穿过栅电极572、574和576中的对应的一个栅电极的导电垫，并且还可以延伸穿过栅电极572、574和576中的其它栅电极，但是可以通过第二绝缘图案460和第一间隔件455与栅电极572、574和576中的其它栅电极电绝缘。因此，当形成第一导电贯穿过孔622时，为了仅电连接到栅电极572、574和576中的对应的一个栅电极，不需要防止其中第一导电贯穿过孔622中的每个延伸穿过栅电极572、574和576中的其它栅电极以与其电连接的击穿现象，因此第一导电贯穿过孔622的形成可以更容易。
第一导电贯穿过孔622不仅可以延伸穿过栅电极572、574和576，而且可以延伸穿过支撑层300、沟道连接图案550、CSP 240和第二绝缘夹层230的上部，以接触第七下布线222。因此，可以通过用于分别在基底100的第三区域III和第一区域I上形成分别接触第八下布线224和第九下布线226的第二导电贯穿过孔624和第三导电贯穿过孔626的同一工艺来形成第一导电贯穿过孔622，这可以简化总体工艺。另外，电信号可以通过第七下布线222施加到第一导电贯穿过孔622，因此不需要形成用于向第一导电贯穿过孔622施加电信号的上布线，这可以增加上布线的布局自由度。
此外，在去除第四牺牲图案325以形成第五间隙以及填充第五间隙的栅电极572、574和576之前，可以在基底100的第一区域I和第二区域II上形成第一导电贯穿过孔622和第三导电贯穿过孔626，使得即使没有形成用于在形成第五间隙期间支撑模制件的虚设沟道，模制件也将不掉落，因为第一导电贯穿过孔622和第三导电贯穿过孔626支撑模制件。因此，在导电垫573、575和577中的每个中，可以仅形成第一导电贯通过孔622而不需要形成虚设沟道，因此第一导电贯通过孔622不需要具有小尺寸以保持与虚设沟道的距离，这可以增加第一导电贯通过孔622的布局自由度。
通过上述工艺制造的垂直存储器装置可以具有以下结构特性。
垂直存储器装置可以包括：晶体管，位于基底100的第一区域至第三区域I、II和III上；第七下布线至第九下布线222、224和226，电连接到晶体管；CSP 240，在基底100的第一区域I和第二区域II上位于第七下布线至第九下布线222、224和226之上；沟道连接图案550和支撑层300，顺序地堆叠在CSP 240上；栅电极572、574和576，栅电极572、574和576中的每个可以在第二方向上延伸，在基底100的第一区域I和第二区域II上的支撑层300上沿第一方向彼此间隔开，并且在基底100的第二区域II上具有阶梯形状；沟道380，沟道380中的每个可以在基底100的第一区域I上的CSP 240上沿第一方向延伸穿过栅电极572、574和576、支撑层300和沟道连接图案550，通过沟道连接图案550彼此电连接；第一导电贯穿过孔622，延伸穿过栅电极572、574和576中的栅电极、沟道连接图案550、支撑层300和CSP240以电连接到第七下布线222，但是仅电连接到栅电极572、574和576中的最上面的一个栅电极，并且与栅电极572、574和576中的其它栅电极电绝缘；第二导电贯穿过孔624，与第一导电贯穿过孔622位于同一水平处并且不延伸穿过栅电极572、574和576，并且电连接到第八下布线224；第三导电贯穿过孔626，与第一导电贯穿过孔622位同一水平处并且延伸穿过栅电极572、574和576、沟道连接图案550、支撑层300和CSP 240以电连接到第九下布线226，并且与栅电极572、574和576电绝缘；(多个)绝缘结构，位于第一导电贯穿过孔622与除了栅电极572、574和576中的最上面的一个栅电极的侧壁之外的栅电极572、574和576中的其它栅电极的侧壁之间，并且位于第三导电贯穿过孔626与栅电极572、574和576的侧壁之间；以及位线668，位线668中的每条可以在沟道380上沿第三方向延伸以电连接到沟道380，在第二方向上彼此间隔开。
在示例实施例中，第一导电贯穿过孔至第三导电贯穿过孔622、624和626可以具有相同的形状、尺寸和高度。也就是说，第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个可以包括在第一方向上延伸的竖直部分和具有在竖直部分上从其底部朝向其顶部逐渐增大的宽度的斜坡部分。第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个的竖直部分可以具有基本垂直于基底100的上表面的侧壁，并且第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个的斜坡部分可以具有相对于基底100的上表面倾斜的侧壁。然而，由于蚀刻工艺的特性，甚至竖直部分的侧壁也可倾斜(例如，略微倾斜)，然而竖直部分的侧壁的坡度可以大于斜坡部分的侧壁的坡度。
例如，除了诸如图31和图32中所示的竖直部分622a和斜坡部分622c之外，第一导电贯穿过孔622还可以包括在水平方向上从竖直部分622a突出的突出部分622b。在示例实施例中，第一导电贯穿过孔622的突出部分622b可以接触并电连接到第一导电贯穿过孔622延伸穿过的栅电极572、574和576之中的最上面的一个栅电极的导电垫575，该导电垫575可以在第二方向上的端部处形成为具有比第一导电贯穿过孔622延伸穿过的栅电极572、574和576之中的最上面的一个栅电极的其它部分的厚度大的厚度。
在诸如图32中所示的示例实施例中，(多个)绝缘结构可以包括第二绝缘图案460以及覆盖第二绝缘图案460的下表面和上表面的第一间隔件455。在示例实施例中，从第一导电贯穿过孔622的竖直部分622a的侧壁到栅电极572、574和576中的最上面的栅电极的导电垫575的面对第一导电贯穿过孔622的突出部分622b的侧壁的第三距离D3可以等于或小于从第一导电贯穿过孔622的竖直部分622a的侧壁到栅电极572、574和576中的在栅电极572、574和576中的最上面的一个栅电极下的其它栅电极的侧壁的第四距离D4。在示例实施例中，(多个)绝缘结构也可以形成在第一导电贯穿过孔622的侧壁与沟道连接图案550之间，以使彼此电绝缘。
在诸如图32中所示的示例实施例中，第二阻挡图案560可以覆盖栅电极572、574和576中的每个的下表面和上表面以及侧壁的一部分，并且可以不形成在栅电极572、574和576中的最上面的一个栅电极的导电垫的面对第一导电贯穿过孔622的突出部分622b的侧壁上。也就是说，第二阻挡图案560可以形成在栅电极572、574和576中的其它栅电极的面对第一导电贯穿过孔622的竖直部分622a上的(多个)绝缘结构的侧壁的侧壁上。
在诸如图33中所示的示例实施例中，第四绝缘夹层图案253可以形成在第一导电贯穿过孔622和第三导电贯穿过孔626中的每个与CSP 240之间，并且可以使彼此电绝缘。
在示例实施例中，第一上布线664可以形成在第二导电贯穿过孔624上以电连接到第二导电贯穿过孔624，然而上布线可以形成在第一导电贯穿过孔622和第三导电贯穿过孔626中的每个上并且电连接到第一导电贯穿过孔622和第三导电贯穿过孔626中的每个。
图34至图36是示出根据示例实施例的垂直存储器装置的平面图和剖视图。具体地，图34是平面图，图35是沿着图34的线A-A'截取的剖视图中的区域X(参照图30)的放大剖视图，图36是沿着图34的线D-D'截取的剖视图。除了一些元件之外，该垂直存储器装置可以与图29至图33的垂直存储器装置基本相同或相似。因此，同样的附图标记指同样的元件，并且在下面省略其重复的描述。
参照图34至图36，垂直存储器装置可以包括第二柱结构，第二柱结构延伸穿过第五绝缘夹层340的一部分、第一绝缘图案315、栅电极572、574和576、支撑层300以及沟道连接图案550，以接触基底100的第二区域II上的CSP 240的一部分。另外，包括在第二柱结构上延伸穿过第五绝缘夹层340的一部分和第六绝缘夹层350的第二盖图案403。
第二柱结构可以包括与第一柱结构的电荷存储结构370、沟道380和第一填充图案390对应地顺序堆叠的虚设电荷存储结构375、虚设沟道385和第一虚设填充图案395。虚设电荷存储结构375可以包括在水平方向上从虚设沟道385的外侧壁顺序堆叠的虚设隧道绝缘图案、虚设电荷存储图案和第一虚设阻挡图案。虚设隧道绝缘图案可以包括诸如以氧化硅为例的氧化物，虚设电荷存储图案可以包括诸如以氮化硅为例的氮化物，第一虚设阻挡图案可以包括诸如以氧化硅为例的氧化物。
在示例实施例中，第二柱结构可以形成在模制件的上面的台阶和下面的台阶之间的边界区域处。也就是说，第二柱结构可以接触栅电极572、574和576中的一个栅电极或多个栅电极的导电垫573、575和577中的对应一个导电垫或多个导电垫的在第二方向上的端部，并且可以延伸穿过栅电极572、574和576中的其它导电垫。在示例实施例中，多个第二柱结构可以彼此间隔开，并使第一导电贯穿过孔622中的对应的一个第一导电贯穿过孔622位于其间的中心位置处，并且如图34中所示，第二柱结构分别布置在四个顶点处，第一导电贯穿通孔622中的对应的一个第一导电贯穿过孔622位于中心位置处。然而，发明构思不限于如所描述的在四个顶点处的第二柱结构的布置。
包括虚设沟道385的第二柱结构可以与包括沟道380的第一柱结构通过同一工艺形成，因此当执行参照图19和图20示出的工艺(即，用于通过去除第四牺牲图案325形成第五间隙的工艺)时，第二柱结构与第五牺牲图案502和第七牺牲图案506一起可以防止模制件掉落。然而，已经形成第五牺牲图案502和第七牺牲图案506，因此可以形成最小数量的包括虚设沟道385的第二柱结构，以增加第一导电贯穿过孔622的布局自由度。
图37是示出根据示例实施例的垂直存储器装置的剖视图。除了一些元件之外，该垂直存储器装置可以与图29至图33的垂直存储器装置基本相同或相似。因此，同样的附图标记指同样的元件，并且在下面省略其重复的描述。
参照图37，例如，包括诸如氮化硅的氮化物的第四牺牲图案325中的一些没有被栅电极572、574和576替代，而是保留在基底100的第一区域I上。此外，第三导电贯穿过孔626可以延伸穿过第四牺牲图案325而不是栅电极572、574和576。因此，第四牺牲图案325可以置于第三导电贯穿过孔626的侧壁与栅电极572、574和576中的每个的侧壁之间。
第一间隔件455可以不仅覆盖第二绝缘图案460的下表面和上表面，而且覆盖第二绝缘图案460的面对第四牺牲图案325的侧壁。
在参照图19和图20示出的工艺(即，用于通过第二开口520去除第四牺牲图案325的工艺)期间，第四牺牲图案325的在在第三方向上相邻的第二开口520之间的中心区域处的部分可以不被去除而是保留，并且在中心区域处形成图37中所示的第三导电贯穿过孔626。
图38至图40是示出根据示例实施例的制造垂直存储器装置的方法的剖视图。该方法可以包括与图1至图33的工艺基本相同或相似的工艺，因此在下面省略其重复描述。
参照图38，可以执行与图1至图3的工艺基本相同或相似的工艺。
然而，可以在基底100的第一区域I和第二区域II的整个部分上形成CSP 240，并且不形成第四绝缘夹层图案253。
参照图39，可以执行与图4至图11的工艺基本相同或相似的工艺。
然而，第一通孔至第三通孔422、424和426中的每个可以通过第一蚀刻工艺暴露CSP 240的上表面，并且可以通过第二蚀刻工艺去除CSP 240的暴露部分以暴露第二绝缘夹层230的上表面，使得CSP 240的侧壁可以被第一通孔至第三通孔422、424和426中的每个暴露。
可以氧化第一通孔至第三通孔422、424和426的暴露侧壁以形成包括氧化硅的第三绝缘图案245。可以在支撑层300的被第一通孔至第三通孔422、424和426中的每个暴露的侧壁上形成第四绝缘图案305。
参照图40，可以向下扩大第一通孔至第三通孔422、424和426以分别暴露第七下布线至第九下布线222、224和226的上表面，并且可以执行与图12至图33的工艺基本相同或相似的工艺以完成垂直存储器装置的制造。
因此，第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个可以通过通过氧化CSP 240的侧壁而形成的第三绝缘图案245而不是通过使CSP 240图案化而形成的第四绝缘夹层图案253与CSP 240电绝缘。当支撑层300包括例如掺杂有n型杂质的多晶硅时，支撑层300也可以通过第四绝缘图案305与第一导电贯穿过孔至第三导电贯穿过孔622、624和626中的每个电绝缘。
如上所述，尽管已经参照示例实施例描述了发明构思，但是本领域技术人员应该容易地理解的是，在不实质上脱离发明构思的新颖教导和优点的情况下，在示例实施例中可以进行许多修改。

Claims (20)

1.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，在基底上沿第一方向彼此间隔开，第一方向垂直于基底的上表面，并且栅电极以阶梯形状堆叠；
沟道，沿第一方向延伸穿过栅电极；
第一导电贯穿过孔，延伸穿过栅电极之中的第一栅电极的导电垫并且电连接到该导电垫，第一导电贯穿过孔延伸穿过栅电极之中的设置在第一栅电极下的第二栅电极；以及
绝缘结构，位于第一导电贯穿过孔与第二栅电极中的每个的面对第一导电贯穿过孔的侧壁之间，绝缘结构使第一导电贯穿过孔与第二栅电极中的每个电绝缘。
2.根据权利要求1所述的垂直存储器装置，其中，第一导电贯穿过孔包括：
竖直部分，沿第一方向延伸；以及
突出部分，在平行于基底的上表面的水平方向上从竖直部分突出，并且
其中，突出部分接触第一栅电极的导电垫的侧壁。
3.根据权利要求2所述的垂直存储器装置，其中，第一导电贯穿过孔还包括位于竖直部分上的斜坡部分，斜坡部分具有从斜坡部分的底部朝向斜坡部分的顶部逐渐增大的宽度。
4.根据权利要求2所述的垂直存储器装置，其中，从第一导电贯穿过孔的竖直部分的侧壁到第一栅电极的导电垫的面对第一导电贯穿过孔的突出部分的侧壁的距离等于或小于从第一导电贯穿过孔的竖直部分的侧壁到第二栅电极中的每个的面对第一导电贯穿过孔的侧壁的距离。
5.根据权利要求1所述的垂直存储器装置，其中，绝缘结构包括：
绝缘图案；以及
间隔件，覆盖绝缘图案的下表面和上表面。
6.根据权利要求5所述的垂直存储器装置，其中，绝缘图案包括氧化物，并且间隔件包括氮化物。
7.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括覆盖栅电极中的每个的下表面和上表面的阻挡图案，
其中，阻挡图案不形成在第一栅电极的导电垫的面对第一导电贯穿过孔的侧壁上，并且形成在第二栅电极中的每个的面对第一导电贯穿过孔的侧壁上。
8.根据权利要求1所述的垂直存储器装置，其中，栅电极中的每个在平行于基底的上表面的第二方向上延伸，并且
其中，导电垫分别形成在栅电极中的每个的在第二方向上的端部处，并且在第一方向上具有比栅电极中的每个的其它部分的厚度大的厚度。
9.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
下电路图案；
绝缘夹层，位于基底上，绝缘夹层覆盖下电路图案；以及
共源极板，位于绝缘夹层上，
其中，栅电极形成在共源极板上。
10.根据权利要求9所述的垂直存储器装置，其中，第一导电贯穿过孔延伸穿过共源极板与绝缘夹层的上部，并且电连接到下电路图案。
11.根据权利要求10所述的垂直存储器装置，所述垂直存储器装置还包括位于第一导电贯穿过孔与共源极板之间的绝缘图案，绝缘图案使第一导电贯穿过孔与共源极板电绝缘并且包括氧化物。
12.根据权利要求9所述的垂直存储器装置，所述垂直存储器装置还包括与第一导电贯穿过孔处于同一水平的第二导电贯穿过孔，第二导电贯穿过孔不延伸穿过共源极板和栅电极，并且第二导电贯穿过孔延伸穿过绝缘夹层的上部以电连接到下电路图案。
13.根据权利要求12所述的垂直存储器装置，所述垂直存储器装置还包括与第一导电贯穿过孔处于同一水平的第三导电贯穿过孔，第三导电贯穿过孔延伸穿过栅电极、共源极板与绝缘夹层的上部以电连接到下电路图案。
14.根据权利要求13所述的垂直存储器装置，其中，第二绝缘结构形成在第三导电贯穿过孔的侧壁与栅电极中的每个的面对第三导电贯穿过孔的侧壁之间，第二绝缘结构使第三导电贯穿过孔与栅电极中的每个电绝缘。
15.根据权利要求13所述的垂直存储器装置，所述垂直存储器装置还包括位于第三导电贯穿过孔的侧壁与栅电极中的每个的面对第三导电贯穿过孔的侧壁之间的氮化硅。
16.根据权利要求13所述的垂直存储器装置，所述垂直存储器装置还包括位于第二导电贯穿过孔上并且电连接到第二导电贯穿过孔的上布线，
其中，没有附加的上布线形成在第一导电贯穿过孔和第三导电贯穿过孔中的每个上，并且上布线被配置为向第一导电贯穿过孔和第三导电贯穿过孔中的每个施加电信号。
17.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，在基底的第一区域和第二区域上沿第一方向彼此间隔开，基底包括第一区域和第二区域以及第三区域，第一方向垂直于基底的上表面，并且栅电极在基底的第二区域上具有阶梯形状；
沟道，在基底的第一区域上沿第一方向延伸穿过栅电极；
第一导电贯穿过孔，在基底的第二区域上延伸穿过栅电极中的一些栅电极，第一导电贯穿过孔电连接到栅电极中的所述一些栅电极中的处于最上面的水平的第一栅电极，并且第一导电贯穿过孔与栅电极中的所述一些栅电极之中的设置在第一栅电极下的第二栅电极电绝缘；
第二导电贯穿过孔，在基底的第三区域上与第一导电贯穿过孔处于同一水平；以及
第三导电贯穿过孔，在基底的第一区域上与第一导电贯穿过孔处于同一水平，第三导电贯穿过孔延伸穿过栅电极并且与栅电极电绝缘，
其中，第一导电贯穿过孔至第三导电贯穿过孔具有相同的宽度，并且
其中，第一导电贯穿过孔至第三导电贯穿过孔中的每个包括竖直部分和斜坡部分，竖直部分沿第一方向延伸，斜坡部分具有从斜坡部分的底部朝向斜坡部分的顶部逐渐增大的宽度。
18.根据权利要求17所述的垂直存储器装置，所述垂直存储器装置还包括位于第二导电贯穿过孔上的上布线，上布线电连接到第二导电贯穿过孔，
其中，没有附加的上布线形成在第一导电贯穿过孔和第三导电贯穿过孔中的每个上，并且上布线被配置为向第一导电贯穿过孔和第三导电贯穿过孔中的每个施加电信号。
19.根据权利要求17所述的垂直存储器装置，所述垂直存储器装置还包括：
下电路图案；
绝缘夹层，位于基底上，绝缘夹层覆盖下电路图案；以及
共源极板，位于绝缘夹层上，
其中，栅电极形成在共源极板上。
20.一种垂直存储器装置，所述垂直存储器装置包括：
晶体管，位于基底上；
下布线，位于基底上，下布线电连接到晶体管；
共源极板，位于下布线上；
沟道连接图案和支撑层，顺序地堆叠在共源极板上；
栅电极，在基底上沿第一方向彼此间隔开，第一方向垂直于基底的上表面，并且栅电极在基底上以阶梯形状堆叠；
沟道，通过沟道连接图案彼此电连接，沟道中的每个在共源极板上沿第一方向延伸穿过栅电极、支撑层和沟道连接图案；
第一导电贯穿过孔，在基底上延伸穿过栅电极中的一些栅电极，第一导电贯穿过孔电连接到栅电极中的所述一些栅电极中的处于最上面的水平的第一栅电极，并且第一导电贯穿过孔与栅电极中的所述一些栅电极之中的设置在第一栅电极下的第二栅电极电绝缘；
第二导电贯穿过孔，与第一导电贯穿过孔处于同一水平，第二导电贯穿过孔不延伸穿过栅电极，并且第二导电贯穿过孔电连接到下布线中的一条；
第三导电贯穿过孔，与第一导电贯穿过孔处于同一水平，第三导电贯穿过孔延伸穿过栅电极、沟道连接图案、支撑层和共源极板并且电连接到下布线中的另一条；以及
绝缘结构，位于第一导电贯穿过孔与第二栅电极中的每个的侧壁之间，绝缘结构使第一导电贯穿过孔与第二栅电极中的每个电绝缘，并且位于第三导电贯穿过孔与栅电极中的每个的侧壁之间，绝缘结构使第三导电贯穿过孔与栅电极中的每个电绝缘。
CN202011278401.5A 2019-12-19 2020-11-16 垂直存储器装置 Pending CN113013176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0171208 2019-12-19
KR1020190171208A KR20210079087A (ko) 2019-12-19 2019-12-19 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN113013176A true CN113013176A (zh) 2021-06-22

Family

ID=76383139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011278401.5A Pending CN113013176A (zh) 2019-12-19 2020-11-16 垂直存储器装置

Country Status (3)

Country Link
US (2) US20210193672A1 (zh)
KR (1) KR20210079087A (zh)
CN (1) CN113013176A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078784A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR20220114818A (ko) 2021-02-09 2022-08-17 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US20220352197A1 (en) * 2021-04-29 2022-11-03 Sandisk Technologies Llc Three-dimensional memory device with multiple types of support pillar structures and method of forming the same
US20230073372A1 (en) * 2021-09-03 2023-03-09 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
KR20230139506A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
KR20230163086A (ko) * 2022-05-23 2023-11-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240000223A (ko) * 2022-06-23 2024-01-02 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240015438A (ko) * 2022-07-27 2024-02-05 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765598B2 (en) * 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR102612195B1 (ko) * 2018-06-11 2023-12-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20200073702A (ko) * 2018-12-14 2020-06-24 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102649568B1 (ko) * 2019-05-03 2024-03-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 포함하는 메모리 장치 및 시스템
KR20210047717A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 수직형 메모리 장치

Also Published As

Publication number Publication date
US20230354594A1 (en) 2023-11-02
US20210193672A1 (en) 2021-06-24
KR20210079087A (ko) 2021-06-29

Similar Documents

Publication Publication Date Title
US20230354594A1 (en) Vertical memory devices
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US10943922B2 (en) Vertical memory devices
US11778826B2 (en) Vertical memory devices
CN112310101A (zh) 垂直存储器件
US20220310651A1 (en) Vertical memory device
US20230282600A1 (en) Vertical memory devices
US11610908B2 (en) Vertical memory devices
CN113764425A (zh) 垂直存储器装置
US11877451B2 (en) Vertical memory devices
US11244900B2 (en) Wiring structures having a metal pattern intersection portion
US11672119B2 (en) Vertical memory devices
US20210265388A1 (en) Vertical memory devices
US20190378850A1 (en) Vertical memory devices
US11706919B2 (en) Vertical memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination