KR20230163086A - 반도체 장치 및 이를 포함하는 데이터 저장 시스템 - Google Patents

반도체 장치 및 이를 포함하는 데이터 저장 시스템 Download PDF

Info

Publication number
KR20230163086A
KR20230163086A KR1020220062681A KR20220062681A KR20230163086A KR 20230163086 A KR20230163086 A KR 20230163086A KR 1020220062681 A KR1020220062681 A KR 1020220062681A KR 20220062681 A KR20220062681 A KR 20220062681A KR 20230163086 A KR20230163086 A KR 20230163086A
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
pad
region
gate
Prior art date
Application number
KR1020220062681A
Other languages
English (en)
Inventor
백인환
박경훈
백재복
한지훈
김승윤
김희석
박병재
안종선
윤주미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220062681A priority Critical patent/KR20230163086A/ko
Priority to US18/116,434 priority patent/US20230380164A1/en
Priority to JP2023071590A priority patent/JP2023172902A/ja
Priority to TW112115911A priority patent/TW202415243A/zh
Priority to EP23171383.5A priority patent/EP4287808A1/en
Priority to CN202310584022.6A priority patent/CN117116904A/zh
Publication of KR20230163086A publication Critical patent/KR20230163086A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 실시예에 따른 반도체 장치는, 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물을 포함하고, 상기 제2 반도체 구조물은, 제1 영역 및 제2 영역을 갖는 제2 기판, 상기 제2 기판을 관통하는 기판 절연층, 상기 기판 절연층을 관통하는 랜딩 패드, 기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들, 및 상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 제1 방향을 따라 상기 랜딩 패드 내로 연장되는 게이트 콘택 플러그들을 포함하되, 상기 랜딩 패드는 상기 기판 절연층의 내측면에 의해 둘러싸이는 패드 부분 및 상기 패드 부분으로부터 상기 하부 배선 구조물로 연장되는 비아 부분을 포함한다.

Description

반도체 장치 및 이를 포함하는 데이터 저장 시스템{SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME}
본 발명은 반도체 장치 및 이를 포함하는 데이터 저장 시스템에 관한 것이다.
데이터 저장을 필요로 하는 데이터 저장 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 이에 따라, 반도체 장치의 데이터 저장 용량을 증가시킬 수 있는 방안이 연구되고 있다. 예를 들어, 반도체 장치의 데이터 저장 용량을 증가시키기 위한 방법 중 하나로써, 2차원적으로 배열되는 메모리 셀들 대신에 3차원적으로 배열되는 메모리 셀들을 포함하는 반도체 장치가 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 생산성 및 전기적 특성이 향상된 반도체 장치 및 데이터 저장 시스템을 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치는, 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물; 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물;을 포함하고, 상기 제2 반도체 구조물은, 제1 영역 및 제2 영역을 갖는 제2 기판; 상기 제2 기판을 관통하는 기판 절연층; 상기 기판 절연층을 관통하는 랜딩 패드; 상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및 상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 제1 방향을 따라 상기 랜딩 패드 내로 연장되는 게이트 콘택 플러그들을 포함하되, 상기 랜딩 패드는 상기 기판 절연층의 내측면에 의해 둘러싸이는 패드 부분 및 상기 패드 부분으로부터 상기 하부 배선 구조물로 연장되는 비아 부분을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물; 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물;을 포함하고, 상기 제2 반도체 구조물은, 제1 영역 및 제2 영역을 갖는 제2 기판; 평면에서, 링 모양을 갖고 상기 제2 기판을 관통하는 내측 기판 절연층; 상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및 상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 내측 기판 절연층의 상기 링 모양의 내면 사이를 지나서 상기 제1 방향을 따라 연장되는 게이트 콘택 플러그들을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물; 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물;을 포함하고, 상기 제2 반도체 구조물은, 제1 영역 및 제2 영역을 갖는 제2 기판; 상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 상기 제1 영역 상에서, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 채널층을 포함하는 채널 구조물; 상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 제1 방향을 따라 연장되는 게이트 콘택 플러그들; 및 상기 제2 영역 상에서, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 상기 게이트 콘택 플러그들 각각에 인접하게 배치되는 복수의 지지 구조물들을 포함하고, 상기 채널 구조물, 상기 게이트 콘택 플러그들, 및 상기 복수의 지지 구조물들 각각의 상면은 실질적으로 동일한 레벨에 위치할 수 있다.
예시적인 실시예들에 따른 데이터 저장 시스템은, 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물, 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하는 반도체 저장 장치; 및 상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함하되, 상기 제2 반도체 구조물은, 제1 영역 및 제2 영역을 갖는 제2 기판; 평면에서, 링 모양을 갖고 상기 제2 기판을 관통하는 내측 기판 절연층; 상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및 상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 내측 기판 절연층의 상기 링 모양의 내면 사이를 지나서 상기 제1 방향을 따라 연장되는 게이트 콘택 플러그들을 포함할 수 있다.
제2 기판과 나란한 레벨의 패드 부분을 갖는 랜딩 패드 및 상기 패드 부분을 둘러싸는 링 모양의 내측 기판 절연층 구조를 포함함으로써, 복수의 지지 구조물들 및 게이트 콘택 플러그들을 형성하기 위한 홀들을 동일한 식각 공정으로 형성하여 생산성이 향상된 반도체 장치 및 이를 포함하는 데이터 저장 시스템이 제공될 수 있다.
또한, 패드 부분에 상기 게이트 콘택 플러그들의 하단을 형성함에 따라 배리어막과의 접촉을 방지하여 전기적 특성이 향상된 반도체 장치 및 이를 포함하는 데이터 저장 시스템이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a는 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 1b는 예시적인 실시예들에 따른 반도체 장치의 일부 영역을 확대하여 도시하는 부분 확대도이다.
도 2a 및 도 2b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 일부 영역을 확대하여 도시하는 부분 확대도들이다.
도 4a 내지 도 4d는 예시적인 실시예들에 따른 반도체 장치의 일부 영역을 확대하여 도시하는 부분 확대도들이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다.
도 9는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다.
도 10a 내지 도 15는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들, 평면도들, 및 부분 확대도들이다.
도 16은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 도면이다.
도 17는 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 18은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1a는 예시적인 실시예들에 따른 반도체 장치(100)의 개략적인 평면도이다.
도 1b는 예시적인 실시예들에 따른 반도체 장치(100)의 일부 영역을 확대하여 도시하는 부분 확대도이다. 도 1b에서는 도 1a의 'A' 영역 중 기판 절연층(121) 및 게이트 콘택 플러그들(170)이 배치되는 레벨에서, 주요 구성요소들을 개략적으로 도시하는 부분 확대도이다.
도 2a 및 도 2b는 예시적인 실시예들에 따른 반도체 장치(100)의 개략적인 단면도들이다. 도 2a 및 도 2b는 예시적인 실시예들에 따른 반도체 장치(100)의 개략적인 단면도들이다. 도 2a는 도 1a의 절단선 Ⅰ-Ⅰ'를 따른 단면을 도시하고, 도 2b는 도 1a의 절단선 Ⅱ-Ⅱ'를 따른 단면을 도시한다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 일부 영역을 확대하여 도시하는 부분 확대도들이다. 도 3a에서는 도 2a의 'B' 영역을 확대하여 도시하고, 도 3b에서는 도 2a의 'C 영역을 확대하여 도시한다.
도 1 내지 도 3b를 참조하면, 반도체 장치(100)는 제1 기판(201)을 포함하는 주변 회로 구조물(PERI) 및 제2 기판(101)을 포함하는 메모리 셀 구조물(CELL)을 포함할 수 있다. 메모리 셀 구조물(CELL)은 주변 회로 구조물(PERI)의 상부에 배치될 수 있다. 본 명세서에서, '주변 회로 구조물'은 '제1 반도체 구조물'로 지칭되고 '메모리 셀 구조물'은 '제2 반도체 구조물'로 지칭될 수 있다.
주변 회로 구조물(PERI)은, 제1 기판(201), 제1 기판(201) 내의 소스/드레인 영역들(205) 및 소자 분리층들(210), 제1 기판(201) 상에 배치된 회로 소자들(220), 하부 배선 구조물(270, 280), 및 주변 영역 절연층(290)을 포함할 수 있다.
제1 기판(201)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 제1 기판(201)에는 소자 분리층들(210)에 의해 활성 영역이 정의될 수 있다. 상기 활성 영역의 일부에는 불순물을 포함하는 소스/드레인 영역들(205)이 배치될 수 있다. 제1 기판(201)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 제1 기판(201)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다.
회로 소자들(220)은 수평(planar) 트랜지스터를 포함할 수 있다. 각각의 회로 소자들(220)은 회로 게이트 유전층(222), 스페이서층(224) 및 회로 게이트 전극(225)을 포함할 수 있다. 회로 게이트 전극(225)의 양 측에서 제1 기판(201) 내에는 소스/드레인 영역들(205)이 배치될 수 있다.
주변 영역 절연층(290)은 제1 기판(201) 상에서 회로 소자들(220)을 덮도록 배치될 수 있다. 하부 배선 구조물(270, 280)은 회로 콘택 플러그들(270) 및 회로 배선 라인들(280)을 포함할 수 있다. 회로 콘택 플러그들(270)은 주변 영역 절연층(290)을 관통하여 소스/드레인 영역들(205)에 연결될 수 있다. 회로 콘택 플러그들(270)에 의해 회로 소자들(220)에 전기적 신호가 인가될 수 있다. 도시되지 않은 영역에서, 회로 게이트 전극(225)에도 회로 콘택 플러그들(270)이 연결될 수 있다. 회로 배선 라인들(280)은 회로 콘택 플러그들(270)과 연결될 수 있으며, 복수의 층으로 배치될 수 있다.
메모리 셀 구조물(CELL)은, 제1 영역(R1) 및 제2 영역(R2)을 갖는 제2 기판(101), 제2 기판(101)을 관통하는 기판 절연층(121), 기판 절연층(121)에 의해 적어도 일부가 둘러싸이는 랜딩 패드(125), 제2 기판(101) 상에 적층된 게이트 전극들(130), 게이트 전극들(130)과 교대로 적층되는 층간 절연층들(120), 게이트 전극들(130) 및 층간 절연층들(120)의 적층 구조물을 관통하며 채널층(140)을 포함하는 채널 구조물들(CH), 상기 적층 구조물을 관통하며 연장되는 제1 및 제2 분리 영역들(MS1, MS2), 제2 영역(R2) 상에서 상기 적층 구조물을 관통하는 게이트 콘택 플러그들(170), 및 상기 적층 구조물을 관통하며 게이트 콘택 플러그들(170)과 인접하게 배치되는 복수의 지지 구조물들(171)을 포함할 수 있다.
메모리 셀 구조물(CELL)은, 상기 적층 구조물과 이격되어 제2 기판(101)과 접촉하는 기판 콘택 플러그(173), 및 상기 적층 구조물 및 제2 기판(101)과 이격되어 하부 배선 구조물(270, 280)과 전기적으로 연결되는 관통 콘택 플러그 (175)를 더 포함할 수 있다.
메모리 셀 구조물(CELL)은 제1 영역(R1) 상의 제1 수평 도전층(102), 제2 기판(101)의 제2 영역(R2) 상에서 제1 수평 도전층(102)과 나란하게 배치되는 수평 절연층(110), 제1 수평 도전층(102) 및 수평 절연층(110) 상의 제2 수평 도전층(104), 게이트 전극들(130)의 상기 적층 구조물의 일부를 관통하는 상부 분리 영역들(SS), 게이트 콘택 플러그들(170)을 둘러싸는 절연 구조물(160), 셀 영역 절연층(190), 및 셀 배선 라인들(195)을 더 포함할 수 있다.
제2 기판(101)의 제1 영역(R1)은 게이트 전극들(130)이 수직하게 적층되며 채널 구조물들(CH)이 배치되는 영역으로 메모리 셀들이 배치되는 영역일 수 있으며, 제2 영역(R2)은 게이트 전극들(130)이 서로 다른 길이로 연장되는 영역으로 상기 메모리 셀들을 주변 회로 구조물(PERI)과 전기적으로 연결하기 위한 영역에 해당할 수 있다. 제2 영역(R2)은 적어도 일 방향, 예를 들어 x 방향에서 제1 영역(R1)의 적어도 일 단에 배치될 수 있다.
제2 기판(101)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 제2 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 제2 기판(101)은 불순물들을 더 포함할 수 있다. 제2 기판(101)은 다결정 실리콘층과 같은 다결정 반도체층 또는 에피택셜층으로 제공될 수 있다.
예시적인 실시예에서, 반도체 장치(100)는, 제2 기판 비아(101v) 및 배리어층(107)을 더 포함할 수 있다. 제2 기판 비아(101v)는 제2 기판(101)으로부터 주변 회로 구조물(PERI)로 연장되어 하부 배선 구조물(270, 280)과 연결될 수 있다. 제2 기판 비아(101v)와 연결되는 하부 배선 구조물(270, 280)은 반도체 장치(100)의 제조 공정 중에, 제2 기판(101)을 접지시키는 접지 배선 구조물일 수 있다. 제2 기판 비아(101v)는 제2 기판(101)과 일체화된 형태를 가질 수 있다. 도 2a에 도시된 것과 같이 제2 기판 비아(101v)는 제2 기판(101)이 제1 기판(201)을 향하여 비아홀 내로 연장된 형태를 가질 수 있다. 배리어층(107)은 제2 기판(101)과 주변 회로 구조물(PERI) 사이에서 제2 기판(101)의 하면을 덮을 수 있다. 배리어층(107)은 제2 기판 비아(101v)의 측면 및 바닥면을 덮을 수 있다. 배리어층(107)은 금속 질화물을 포함할 수 있으며, 예를 들어, 티타늄 질화물(TiN), 티타늄 실리콘 질화물(TiSiN), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN) 또는 이들의 조합을 포함할 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 제2 기판(101)의 제1 영역(R1)의 상면 상에 순차적으로 적층되어 배치될 수 있다. 제1 수평 도전층(102)은 제2 기판(101)의 제2 영역(R2)으로 연장되지 않고, 제2 수평 도전층(104)은 제2 영역(R2)으로 연장될 수 있다.
제1 수평 도전층(102)은 반도체 장치(100)의 공통 소스 라인의 일부로 기능할 수 있으며, 예를 들어, 제2 기판(101)과 함께 공통 소스 라인으로 기능할 수 있다. 도 2b의 확대도에 도시된 것과 같이, 제1 수평 도전층(102)은 채널층(140)의 둘레에서, 채널층(140)과 직접 연결될 수 있다.
제2 수평 도전층(104)은, 제1 수평 도전층(102) 및 수평 절연층(110)이 배치되지 않는 일부 영역들에서 제2 기판(101)과 접촉할 수 있다. 제2 수평 도전층(104)은 상기 일부 영역들에서 제1 수평 도전층(102) 또는 수평 절연층(110)의 단부를 덮으며 절곡되어 제2 기판(101) 상으로 연장될 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 반도체 물질을 포함할 수 있으며, 예를 들어 제1 및 제2 수평 도전층들(102, 104)은 모두 다결정 실리콘을 포함할 수 있다. 이 경우, 적어도 제1 수평 도전층(102)은 도핑된 층일 수 있으며, 제2 수평 도전층(104)은 도핑된 층이거나 제1 수평 도전층(102)으로부터 확산된 불순물을 포함하는 층일 수 있다. 다만, 예시적인 실시예들에서, 제2 수평 도전층(104)은 절연층으로 대체될 수도 있다.
수평 절연층(110)은 제2 영역(R2)의 적어도 일부에서 제1 수평 도전층(102)과 나란하게 제2 기판(101) 상에 배치될 수 있다. 수평 절연층(110)은, 제2 기판(101)의 제2 영역(R2) 상에 교대로 적층된 제1 및 제2 수평 절연층들(111, 112)을 포함할 수 있다. 예시적인 실시예에서, 제1 수평 절연층들(111)은 제2 수평 절연층(112)의 상, 하면을 덮는 복수의 층일 수 있다. 수평 절연층(110)은 반도체 장치(100)의 제조 공정에서 일부가 제1 수평 도전층(102)으로 교체(replancement)된 후 잔존하는 층들일 수 있다.
수평 절연층(110)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 또는 실리콘 산질화물을 포함할 수 있다. 제1 수평 절연층들(111)과 제2 수평 절연층(112)은 서로 다른 절연 물질을 포함할 수 있다. 예를 들어, 제1 수평 절연층들(111)은 층간 절연층들(120)과 동일한 물질로 이루어지고, 제2 수평 절연층(112)은 층간 절연층들(120)과 다른 물질로 이루어질 수 있다.
기판 절연층(121)은 제2 수평 도전층(104), 수평 절연층(110), 및 제2 기판(101)을 차례로 관통할 수 있다. 예시적인 실시예에서, 기판 절연층(121)의 상면은 제2 수평 도전층(104)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 본 명세서에서, '실질적으로 동일한' 것은 동일한 공정을 통하여 함께 형성됨에도 불구하고, 실제로는 공정 상의 오차 등에 의하여 미세하게 차이가 발생하는 경우를 포함하는 개념이다. 다만, '실질적으로'라는 용어가 생략되어 '동일한' 것으로 설명되더라도 이와 동일하게 이해할 수 있을 것이다. 예시적인 실시예에서, 기판 절연층(121)의 하면은 제2 기판(101)의 하면보다 낮은 레벨에 위치할 수 있다. 기판 절연층(121)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 또는 실리콘 산질화물을 포함할 수 있다. 기판 절연층(121)은 내측 기판 절연층(121i) 및 외측 기판 절연층(121o)을 포함할 수 있다.
내측 기판 절연층(121i)은 제2 영역(R2)에서, 랜딩 패드(125)와 제2 기판(101) 사이, 랜딩 패드(125)와 수평 절연층(110) 사이, 및 랜딩 패드(125)와 제2 수평 도전층(104) 사이에 배치될 수 있다. 내측 기판 절연층(121i)은, 랜딩 패드(125)를 둘러싸도록 배치될 수 있다. 내측 기판 절연층(121i)은 랜딩 패드(125)와 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)을 이격시킬 수 있다. 이에 의해, 서로 다른 게이트 전극들(130)과 연결되는 게이트 콘택 플러그들(170)이 서로 전기적으로 분리될 수 있다.
예시적인 실시예에서, 내측 기판 절연층(121i)은 환형의 형상을 가질 수 있다. 평면에서, 내측 기판 절연층(121i)은 링 모양을 가질 수 있다. 예시적인 실시예에서, 내측 기판 절연층(121i)의 폭은 상기 링 모양을 따라 실질적으로 균일할 수 있다. 내측 기판 절연층(121i)은 폐공간을 갖는 내측면 및 외측면을 가지면서 제2 기판(101)을 관통할 수 있다. 내측 기판 절연층(121i)의 상기 내측면은 제2 기판(101)과 접촉하고, 내측 기판 절연층(121i)의 상기 외측면은 랜딩 패드(125)와 접촉할 수 있다. 내측 기판 절연층(121i)은 제2 기판(101)과 랜딩 패드(125)를 이격시킬 수 있다. 내측 기판 절연층(121i)은 제1 기판(201)을 향하는 방향으로 감소하는 폭을 가질 수 있다.
외측 기판 절연층(121o)은 제2 기판(101)의 외측인 제3 영역(R3)에 배치될 수 있다. 외측 기판 절연층(121o)은 랜딩 패드(125)를 둘러싸도록 배치될 수 있다. 외측 기판 절연층(121o)은 랜딩 패드(125)와 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)을 이격시킬 수 있다. 이에 의해, 서로 다른 관통 콘택 플러그들(175)이 서로 전기적으로 분리될 수 있다.
예시적인 실시예에서, 외측 기판 절연층(121o)은 일부 영역에서 랜딩 패드(125)가 관통하여 배치되는 패턴 형태 혹은 플레이트 형태일 수 있다.
도 3a를 참조할 때, 내측 기판 절연층(121i)을 포함하는 기판 절연층(121)은 배리어층(107)을 관통할 수 있다. 즉, 기판 절연층(121)의 하단은 제2 기판(101)의 하면보다 낮은 레벨에 위치할 수 있다. 배리어층(107)은 기판 절연층(121)에 의해 기판 배리어 패턴(107s) 및 랜딩 패드 배리어 패턴(107p)으로 분리될 수 있다. 기판 배리어 패턴(107s)은 제2 기판(101)의 하면을 덮고, 랜딩 패드 배리어 패턴(107p)은 랜딩 패드(125)의 비아 부분(125iv, 125ov)의 측면 및 바닥면을 덮을 수 있다.
랜딩 패드(125)는 기판 절연층(121)을 관통할 수 있다. 예시적인 실시예에서, 랜딩 패드(125)의 상면은 기판 절연층(121)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 랜딩 패드(125)는 게이트 콘택 플러그들(170) 또는 관통 콘택 플러그(175)와 접촉하여 게이트 콘택 플러그들(170) 또는 관통 콘택 플러그(175)와 하부 배선 구조물(270, 280)을 전기적으로 연결할 수 있다. 랜딩 패드(125)는 텅스텐(W), 구리(CU), 알루미늄(Al), 몰리브데넘(Mo), 또는 이의 합금을 포함할 수 있다. 랜딩 패드(125)는 내측 랜딩 패드(125i) 및 외측 랜딩 패드(125o)를 포함할 수 있다.
내측 랜딩 패드(125i)는 제2 영역(R2)에서 내측 기판 절연층(121i)에 의해 둘러싸일 수 있다. 내측 랜딩 패드(125i)는 각각의 게이트 콘택 플러그들(170)과 하부 배선 구조물(270, 280)을 전기적으로 연결할 수 있다.
내측 랜딩 패드(125i)는 내측 기판 절연층(121i)의 내측면에 의해 둘러싸이는 패드 부분(125ip) 및 패드 부분(125ip)으로부터 하부 배선 구조물(270, 280)로 연장되는 비아 부분(125iv)을 포함할 수 있다. 패드 부분(125ip)은 제2 기판(101)의 하면의 레벨과 동일하거나 그보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 내측 랜딩 패드(125i)의 패드 부분(125ip)은 제2 기판(101)과 나란하게 배치되는 제1 패드 부분(125ip_1), 수평 절연층(110)과 나란하게 배치되는 제2 패드 부분(125ip_2), 및 수평 도전층(104)과 나란하게 배치되는 제3 패드 부분(125ip_3)을 포함할 수 있다. 제1 내지 제3 패드 부분들(125ip_1, 125ip_2, 125ip_3)은 내측 기판 절연층(121i)에 의해 각각 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)과 이격될 수 있다. 제2 및 제3 패드 부분들(125ip_2, 125ip_3)은 더미 패드 영역일 수 있다. 제2 패드 부분(125ip_2)은 수평 절연층(110)과 동일한 물질을 포함할 수 있다. 제1 및 제3 패드 부분(125ip_1, 125_ip3)은 금속 물질, 예를 들어 텅스텐(W)을 포함할 수 있다. 내측 랜딩 패드(125i)의 비아 부분(125iv)은 제2 기판(101)의 하면보다 낮은 레벨에 위치하고, 내측 랜딩 패드(125i)의 패드 부분(125ip)은 제2 기판(101)의 하면보다 높은 레벨에 위치할 수 있다. 내측 랜딩 패드(125i)의 비아 부분(125iv)은 패드 부분(125ip)과 일체로 연결되어 제2 기판(101)의 하면보다 낮은 레벨로 연장될 수 있다.
내측 랜딩 패드(125i)의 패드 부분(125ip)은 제1 기판(201)을 향하는 방향으로 증가하는 폭을 가질 수 있다. 이는, 내측 랜딩 패드(125i)의 패드 부분(125ip)은 내측 기판 절연층(121i)과 접촉하면서 내측 기판 절연층(121i)의 내측면에 의해 둘러싸이는 영역이기 때문일 수 있다. 내측 랜딩 패드(125i)의 비아 부분(125iv)은 제1 기판(201)을 향하는 방향으로 감소하는 폭을 가질 수 있다. 이는, 내측 랜딩 패드(125i)의 비아 부분(125iv)은 주변 회로 절연층(290)을 관통하는 비아 홀 내에 형성되기 때문일 수 있다. 이에 따라, 내측 랜딩 패드(125i)는 제1 경사의 측면을 갖는 패드 부분(125ip)과 상기 제1 경사와 다른 제2 경사를 갖는 비아 부분(125iv)을 포함할 수 있다.
제1 수평 방향(예를 들어, x 방향)에서, 내측 랜딩 패드(125i)의 비아 부분(125iv)의 제1 폭(w1)은 패드 부분(125ip)의 제2 폭(w2)보다 작을 수 있다.
내측 랜딩 패드(125i)의 비아 부분(125iv)은 반도체 장치(100)의 제조 공정에서 제2 기판 비아(101v)를 형성하기 위한 비아 홀과 동시에 형성된 비아 홀 내에 도전성 물질이 채워진 구조일 수 있다.
외측 랜딩 패드(125o)는 제3 영역(R3)에서 외측 기판 절연층(125o)에 의해 둘러싸일 수 있다. 외측 랜딩 패드(125o)는 관통 콘택 플러그(175)와 하부 배선 구조물(270, 280)을 전기적으로 연결할 수 있다.
외측 랜딩 패드(125o)는 외측 기판 절연층(125o)에 의해 둘러싸이는 패드 부분(125op) 및 상기 패드 부분으로부터 하부 배선 구조물(270, 280)로 연장되는 비아 부분(125ov)을 포함할 수 있다. 외측 랜딩 패드(125o)는 내측 랜딩 패드(121i)에서 설명한 것과 같이 제2 기판(101)과 나란하게 배치되는 제1 패드 부분, 수평 절연층(110)과 나란하게 배치되는 제2 패드 부분, 및 제2 수평 도전층(104)과 나란하게 배치되는 제3 패드 부분을 포함할 수 있다. 상기 제1 내지 제3 패드 부분들은 외측 기판 절연층(121o)에 의해 각각 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)과 이격될 수 있다. 상기 제2 및 제3 패드 부분들은 더미 패드 영역일 수 있다. 상기 제2 패드 부분은 수평 절연층(110)과 동일한 물질을 포함할 수 있다. 상기 제1 및 제3 패드 부분들은 금속 물질, 예를 들어 텅스텐(W)을 포함할 수 있다. 외측 랜딩 패드(125o)의 비아 부분(125ov)은 제2 기판(101)의 하면보다 낮은 레벨에 배치될 수 있다. 외측 랜딩 패드(125o)의 비아 부분(125ov)은 패드 부분(125op)과 일체로 연결되어 제2 기판(101)의 하면보다 낮은 레벨로 연장될 수 있다.
외측 랜딩 패드(125o)는 내측 랜딩 패드(125i)에서 설명한 것과 유사하게 제1 경사의 측면을 갖는 패드 부분(125op)과 상기 제1 경사와 다른 제2 경사를 갖는 비아 부분(125ov)을 포함할 수 있다.
외측 랜딩 패드(125o)의 비아 부분(125io)은 반도체 장치(100)의 제조 공정에서 제2 기판 비아(101v)를 형성하기 위한 비아 홀과 동시에 형성된 비아 홀 내에 도전성 물질이 채워진 구조일 수 있다.
게이트 전극들(130)은 제2 기판(101) 상에 수직으로 이격되어 적층되어 적층 구조물을 이룰 수 있다. 게이트 전극들(130)은 접지 선택 트랜지스터의 게이트를 이루는 하부 게이트 전극들(130L), 복수의 메모리 셀들을 이루는 메모리 게이트 전극들(130M), 및 스트링 선택 트랜지스터들의 게이트들을 이루는 상부 게이트 전극들(130U)을 포함할 수 있다. 반도체 장치(100)의 용량에 따라서 메모리 셀들을 이루는 메모리 게이트 전극들(130M)의 개수가 결정될 수 있다. 실시예에 따라, 상부 및 하부 게이트 전극들(130U, 130L)은 각각 1개 내지 4개 또는 그 이상일 수 있으며, 메모리 게이트 전극들(130M)과 동일하거나 상이한 구조를 가질 수 있다. 예시적인 실시예들에서, 게이트 전극들(130)은 상부 게이트 전극들(130U)의 상부 및/또는 하부 게이트 전극들(130L)의 하부에 배치되며 게이트 유도 누설 전류(Gate Induced Drain Leakage, GIDL) 현상을 이용한 소거 동작에 이용되는 소거 트랜지스터를 이루는 게이트 전극(130)을 더 포함할 수 있다. 또한, 일부 게이트 전극들(130), 예를 들어, 상부 또는 하부 게이트 전극들(130U, 130L)에 인접한 메모리 게이트 전극들(130M)은 더미 게이트 전극들일 수 있다.
게이트 전극들(130)은 제1 영역(R1) 상에 수직하게 서로 이격되어 적층되며, 제1 영역(R1)으로부터 제2 영역(R2)으로 서로 다른 길이로 연장되어 계단 형태의 단차 구조를 이룰 수 있다. 게이트 전극들(130)은, 도 2a에 도시된 것과 같이, x 방향을 따라 게이트 전극들(130) 사이에 단차 구조를 형성할 수 있으며, y 방향에서도 서로 단차 구조를 가지도록 배치될 수 있다.
상기 단차 구조에 의해, 게이트 전극들(130)은 하부의 게이트 전극(130)이 상부의 게이트 전극(130)보다 길게 연장되어, 층간 절연층들(120)로부터 상부로 노출되는 영역들을 각각 가질 수 있으며, 상기 영역들은 게이트 패드 영역들(130P)로 지칭될 수 있다. 각각의 게이트 전극(130)에서, 게이트 패드 영역(130P)은 x 방향을 따른 단부를 포함하는 영역일 수 있다. 게이트 패드 영역(130P)은, 제2 기판(101)의 제2 영역(R2)에서 상기 적층 구조물을 이루는 게이트 전극들(130) 중 각 영역에서 최상부에 위치하는 게이트 전극(130)의 일부분에 해당할 수 있다. 게이트 전극들(130)은 게이트 패드 영역들(130P)에서 게이트 콘택 플러그들(170)과 연결될 수 있다. 각각의 게이트 전극들(130)에서 게이트 패드 영역(130P)을 제외한 나머지 영역은 게이트 적층 영역(130G)으로 지칭될 수 있다. 게이트 적층 영역(130G)은 층간 절연층들(120)로부터 상부로 노출되지 않는 부분일 수 있다.
게이트 전극들(130)은 게이트 패드 영역들(130P)에서 증가된 두께를 가질 수 있다. 게이트 전극들(130)은 각각 하면의 레벨이 일정하면서, 상면의 레벨이 높아지는 형태로 두께가 증가될 수 있다. 도 3b에 도시된 것과 같이, 게이트 전극들(130) 중 게이트 적층 영역(130G)은 제1 영역(R1)으로부터 제2 영역(R2)을 향하면서 제1 게이트 두께(GT1)로 연장되며, 게이트 패드 영역들(130P) 중 적어도 일부에서 제1 게이트 두께(GT1)보다 큰 제2 게이트 두께(GT2)를 가질 수 있다. 제2 게이트 두께(GT2)는 제1 게이트 두께(GT1)의 약 150 % 내지 약 210 %의 범위일 수 있다.
게이트 전극들(130)은 x 방향으로 연장되는 제1 분리 영역들(MS1)에 의하여 y 방향에서 서로 분리되어 배치될 수 있다. 한 쌍의 제1 분리 영역들(MS1) 사이의 게이트 전극들(130)은 하나의 메모리 블록을 이룰 수 있으나, 메모리 블록의 범위는 이에 한정되지는 않는다. 게이트 전극들(130)은 금속 물질, 예컨대 텅스텐(W)을 포함할 수 있다. 실시예에 따라, 게이트 전극들(130)은 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다.
층간 절연층들(120)은 게이트 전극들(130)의 사이에 배치될 수 있다. 층간 절연층들(120)도 게이트 전극들(130)과 마찬가지로 제2 기판(101)의 상면에 수직한 방향에서 서로 이격되고 x 방향으로 연장되도록 배치될 수 있다. 층간 절연층들(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
게이트 전극들(130)과 층간 절연층들(120)은 적층 구조물을 이룰 수 있다. 예시적인 실시예에서, 상기 적층 구조물은 도 2a에서 도시한 것처럼 2단 구조를 가질 수도 있으나, 이에 한정되지 않고 실시예들에 따라 3단 구조 이상의 다단 구조를 갖거나 1단 구조를 가질 수도 있다.
제1 및 제2 분리 영역들(MS1, MS2)은 게이트 전극들(130)을 관통하여 x 방향을 따라 연장되도록 배치될 수 있다. 제1 및 제2 분리 영역들(MS1, MS2)은 서로 평행하게 배치될 수 있다. 제1 및 제2 분리 영역들(MS1, MS2)은 제2 기판(101) 상에 적층된 게이트 전극들(130) 전체를 관통하여 제2 기판(101)과 접촉할 수 있다. 제1 분리 영역들(MS1)은 x 방향을 따라 하나로 연장되고, 제2 분리 영역들(MS2)은 한 쌍의 제1 분리 영역들(MS1)의 사이에서 단속적으로 연장되거나, 일부 영역에만 배치될 수 있다. 다만, 실시예들에서, 제1 및 제2 분리 영역들(MS1, MS2)의 배치 순서, 개수 등은 도 1a에 도시된 것에 한정되지는 않는다. 도 2b에 도시된 것과 같이, 제1 및 제2 분리 영역들(MS1, MS2)에는 분리 절연층(105)이 배치될 수 있다.
상부 분리 영역들(SS)은, 도 1a에 도시된 것과 같이, 제1 영역(R1) 상에서, 제1 분리 영역들(MS1)과 제2 분리 영역들(MS2)의 사이에서 x 방향으로 연장될 수 있다. 상부 분리 영역들(SS)은, 도 2b에 도시된 것과 같이, 예를 들어, 상부 게이트 전극들(130U)을 포함하여 총 세 개의 게이트 전극들(130)을 y 방향에서 서로 분리시킬 수 있다. 다만, 상부 분리 영역들(SS)에 의해 분리되는 게이트 전극들(130)의 개수는 실시예들에서 다양하게 변경될 수 있다. 상부 분리 영역들(SS)에 의해 분리된 상부 게이트 전극들(130U)은 서로 다른 스트링 선택 라인을 이룰 수 있다. 상부 분리 영역들(SS)에는 상부 분리 절연층(103)이 배치될 수 있다. 상부 분리 절연층(103)은 절연 물질을 포함할 수 있으며, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다.
채널 구조물들(CH)은, 도 1a에 도시된 것과 같이, 각각 하나의 메모리 셀 스트링을 이루며, 제1 영역(R1) 상에 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 채널 구조물들(CH)은 격자 무늬를 형성하도록 배치되거나 일 방향에서 지그재그 형태로 배치될 수 있다. 채널 구조물들(CH)은 기둥 형상을 가지며, 종횡비에 따라 제2 기판(101)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다.
채널 구조물들(CH)의 상면은 게이트 콘택 플러그들(170) 각각의 상면 또는 관통 콘택 플러그(175)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 이는, 채널 구조물들(CH)을 형성하기 위한 홀들을 형성하는 식각 공정에서, 게이트 콘택 플러그들(170) 및 관통 콘택 플러그(175)를 형성하기 위한 홀들을 함께 형성하기 때문일 수 있다. 채널 구조물들(CH)에 대응되는 홀들과 게이트 콘택 플러그들(170)에 대응되는 홀들을 동시에 형성함에 따라, 생산성이 향상된 반도체 장치가 제공될 수 있다.
예시적인 실시예에서, 채널 구조물들(CH) 각각은 도 2a에 도시된 것과 같이 수직하게 적층된 제1 및 제2 채널 구조물들(CH1, CH2)을 포함할 수 있다. 이 경우, 각각의 채널 구조물들(CH)은, 제1 채널 구조물(CH1)과 제2 채널 구조물(CH2)이 연결된 형태를 가질 수 있으며, 연결 영역에서 폭의 차이에 의한 절곡부를 가질 수 있다. 다만, 적층 구조물의 단수에 따라, z 방향을 따라 적층되는 채널 구조물의 개수는 다양하게 변경될 수 있다.
도 2b의 확대도에 도시된 것과 같이, 채널 구조물들(CH) 내에는 채널층(140)이 배치될 수 있다. 채널 구조물들(CH) 내에서 채널층(140)은 내부의 채널 매립 절연층(147)을 둘러싸는 환형(annular)으로 형성될 수 있다. 채널층(140)은 하부에서 제1 수평 도전층(102)과 연결될 수 있다. 채널층(140)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있다.
게이트 유전층(145)은 게이트 전극들(130)과 채널층(140)의 사이에 배치될 수 있다. 구체적으로 도시하지는 않았으나, 게이트 유전층(145)은 채널층(140)으로부터 순차적으로 적층된 터널링층, 전하 저장층 및 블록킹층을 포함할 수 있다. 상기 터널링층은 전하를 상기 전하 저장층으로 터널링시킬 수 있으며, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다. 상기 전하 저장층은 전하 트랩층 또는 플로팅 게이트 도전층일 수 있다. 상기 블록킹층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율(high-k) 유전 물질 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예들에서, 게이트 유전층(145)의 적어도 일부는 게이트 전극들(130)을 따라 수평 방향으로 연장될 수 있다. 채널 패드(149)는 상부의 제2 채널 구조물(CH2)의 상단에만 배치될 수 있으나, 이에 한정되지 않는다. 채널 패드(149)는 예컨대, 도핑된 다결정 실리콘을 포함할 수 있다.
게이트 콘택 플러그들(170)은 제2 영역(R2) 상에서 최상부의 게이트 전극들(130) 및 그 하부의 절연 구조물(160)을 관통하며, 게이트 전극들(130)의 게이트 패드 영역들(130P)과 연결될 수 있다. 게이트 콘택 플러그들(170)은 셀 영역 절연층(190)의 적어도 일부를 관통하고 상부로 노출된 게이트 전극들(130)의 게이트 패드 영역들(130P) 각각과 연결되도록 배치될 수 있다.
도 3b에 도시된 것과 같이, 게이트 콘택 플러그들(170) 각각은 z 방향을 따라 연장되는 수직 연장부(170V) 및 수직 연장부(170V)로부터 수평하게 연장되어 패드 영역들(130P)과 접촉하는 수평 연장부(170H)를 포함할 수 있다. 수직 연장부(170V)는 종횡비로 인하여, 제2 기판(101)을 향하면서 폭이 감소하는 원통형의 형상을 가질 수 있다. 수평 연장부(170H)는 수직 연장부(170V)의 둘레를 따라 배치되며, 수직 연장부(170V)의 측면으로부터 타 단부까지 제1 길이(L1)로 연장될 수 있다. 제1 길이(L1)는 하부의 절연 구조물(160)의 제2 길이(L2)보다 짧을 수 있다.
절연 구조물(160)은 층간 절연층들(120)과 교대로 배치되면서 게이트 콘택 플러그들(170)을 둘러쌀 수 있다. 절연 구조물(160)은, 패드 영역들(130P)의 아래에서 게이트 콘택 플러그들(170)의 측면들을 둘러싸도록 배치될 수 있다. 절연 구조물(160)의 내측면은 게이트 콘택 플러그들(170)을 둘러싸고, 절연 구조물(160)의 외측면은 게이트 전극들(130)에 의해 둘러싸일 수 있다. 절연 구조물(160)에 의해 게이트 콘택 플러그들(170)은 하나의 게이트 전극(130)과 물리적 및 전기적으로 연결되고, 그 하부의 게이트 전극들(130)과는 전기적으로 분리될 수 있다. 절연 구조물(160)은 절연성 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
게이트 콘택 플러그들(170) 각각은 게이트 패드 영역(130P)을 관통하여 z 방향을 따라 연장되어 랜딩 패드(125)와 접촉할 수 있다. 예시적인 실시예에서, 게이트 콘택 플러그들(170) 각각은 내측 랜딩 패드(125i) 내로 연장되어 내측 랜딩 패드(125i)와 접촉할 수 있다. 게이트 콘택 플러그들(170)은 내측 랜딩 패드(125i)를 통해 하부 배선 구조물(270, 280)과 전기적으로 연결될 수 있다. 게이트 콘택 플러그들(170)은 내측 기판 절연층(125i)의 링 모양의 내면 사이를 지나서 z 방향을 따라 연장될 수 있다. 게이트 콘택 플러그들(170)은 내측 랜딩 패드(125i)를 둘러싸는 내측 기판 절연층(125i)에 의해 제2 기판(101) 및 제2 수평 도전층(104)과 전기적으로 분리될 수 있다. 예시적인 실시예에서, 게이트 콘택 플러그들(170)은 내측 랜딩 패드(125i)의 적어도 일부, 예를 들어, 비아 부분(125iv), 제1 패드 부분(125ip_1), 및 제3 패드 부분(125ip_3)과 일체로 연결될 수 있다. 이 경우, 게이트 콘택 플러그들(170)과 상기 랜딩 패드 부분들 간의 계면이 불분명할 수 있으나, 이에 한정되지 않는다.
게이트 콘택 플러그들(170) 각각의 하단은 제2 기판(101)의 하면보다 높은 레벨에 위치할 수 있다. 게이트 콘택 플러그들(170) 각각의 상기 하단은 내측 랜딩 패드(125i)의 패드 부분(125ip)과 접촉하면서 내측 랜딩 패드(125i)의 비아 부분(125iv)보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 게이트 콘택 플러그들(170) 각각의 하면은 복수의 지지 구조물들(171) 각각의 하면, 채널 구조물들(CH) 각각의 하면, 또는 관통 콘택 플러그(175)의 하면과 실질적으로 동일한 레벨에 위치할 수 있다. 즉, 채널 구조물들(CH), 게이트 콘택 플러그들(170), 복수의 지지 구조물들(171), 관통 콘택 플러그(175) 각각의 하단은 제2 기판(101)의 하면보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 게이트 콘택 플러그들(170) 각각의 상면은 복수의 지지 구조물들(171) 각각의 상면, 채널 구조물들(CH) 각각의 상면, 또는 관통 콘택 플러그(175)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다.
복수의 지지 구조물들(171) 또는 채널 구조물들(CH)에 대응되는 개구부들을 형성하는 식각 공정에서, 게이트 콘택 플러그들(170)을 형성하기 위한 개구부들을 함께 형성할 수 있다. 제2 기판(101)과 나란한 레벨의 패드 부분(125ip)을 갖는 내측 랜딩 패드(125i)를 포함함에 따라, 게이트 콘택 플러그들(170)에 대응되는 개구부들의 하면은 제2 기판(101)의 하면 또는 패드 부분(125ip)의 하면보다 높은 레벨에 위치하도록 조절될 수 있다. 따라서, 복수의 지지 구조물들(171) 및 게이트 콘택 플러그들(170)에 대응되는 개구부들의 하단 높이를 제2 기판(101)의 레벨로 일치시킬 수 있다. 이에 따라, 상기 개구부들을 동시에 형성할 수 있어 공정 난이도가 감소하는 등 생산성이 향상된 반도체 장치가 제공될 수 있다.
또한, 게이트 콘택 플러그들(170) 각각의 하면은 제2 기판(101)의 하면보다 높은 레벨에 위치하도록 식각 공정을 수행함에 따라 상기 식각 공정에서의 미스 얼라인 또는 식각 깊이 문제 등이 개선될 수 있다. 즉, 게이트 콘택 플러그들(170)에 대응되는 개구부들이 비아 부분(125iv)의 측면 또는 바닥면을 덮는 배리어층(107)을 관통하여 발생하는 공정 불량 문제가 개선될 수 있다.
게이트 콘택 플러그들(170) 및 내측 랜딩 패드(125i)는 내측 기판 절연층(125i)에 의해 제2 기판(101) 또는 배리어층(107)과 이격되므로, 제2 기판(101) 또는 배리어층(107)과 전기적으로 분리될 수 있다. 이에 따라, 생산성과 함께 전기적 특성이 향상된 반도체 장치가 제공될 수 있다.
게이트 콘택 플러그들(170)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 및 이의 합금 중 적어도 하나를 포함할 수 있다.
복수의 지지 구조물들(171)은 제2 영역(R2) 상에서 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 복수의 지지 구조물들(171)은 제2 영역(R2)과 인접한 제1 영역(R1)의 일부 상에도 더 배치될 수 있다. 복수의 지지 구조물들(171)은 상부의 배선 구조물들과 전기적으로 연결되지 않을 수 있다. 복수의 지지 구조물들(171)은 산화물과 같은 절연 물질로 채워질 수 있으나, 이와 달리 채널 구조물들(CH)과 동일한 구조 및 물질을 포함할 수도 있다.
복수의 지지 구조물들(171)은 게이트 전극들(130)을 관통하면서 z 방향을 따라 연장되고, 각각의 게이트 콘택 플러그들(170)에 인접하게 배치될 수 있다. 도 1a 및 도 1b을 참조하면, 복수의 지지 구조물들(171)의 배치관계는 하나의 게이트 콘택 플러그(170)를 육각형 구조로 둘러싸는 6개의 복수의 지지 구조물들(171)로 도시되었으나, 이와 달리, 하나의 게이트 콘택 플러그(170)를 사각형 구조로 둘러싸는 4개의 복수의 지지 구조물들 배치 등 복수의 지지 구조물들(171)의 배치관계는 다양하게 변경될 수 있다.
복수의 지지 구조물들(171)은 기둥 형상을 가지며, 종횡비에 따라 제2 기판(101)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다. 실시예들에 따라, 복수의 지지 구조물들(171)은 게이트 전극들(130)과 나란한 레벨에서 수평 연장부들을 더 가질 수도 있다. 복수의 지지 구조물들(171)은 제2 수평 도전층(104), 수평 절연층(110)을 차례로 관통하고 제2 기판(101) 내로 연장될 수 있다. 예시적인 실시예에서, 복수의 지지 구조물들(171) 각각의 상면은 채널 구조물들(CH) 각각의 상면 또는 게이트 콘택 플러그들(170) 각각의 상면과 실질적으로 동일한 레벨에 위치할 수 있다.
예시적인 실시예에서, 복수의 지지 구조물들(171) 각각의 하면은 게이트 콘택 플러그들(170) 각각의 하면과 실질적으로 동일한 레벨에 위치할 수 있다. 도 1b 및 도 2a를 참조하면, 내측 기판 절연층(121i)은 복수의 지지 구조물들(171)과 각각의 게이트 콘택 플러그들(170) 사이에서 각각의 게이트 콘택 플러그들(170)의 적어도 일부를 둘러쌀 수 있다. 도 1b에 도시된 것처럼, 게이트 콘택 플러그들(170) 각각으로부터 내측 기판 절연층(121i)까지의 제1 거리(d1)는 게이트 콘택 플러그들(170) 각각과 인접한 복수의 지지 구조물들(171) 각각으로부터 내측 기판 절연층(121i)까지의 제2 거리(d2)와 실질적으로 동일할 수 있다. 다만, 실시예들에 따라, 제1 거리 및 제2 거리는 서로 다른 크기를 가질 수도 있다.
관통 콘택 플러그(175)는 제2 기판(101)의 외측 영역인 제3 영역(R3)에 배치되며, 셀 영역 절연층(190)을 관통하여 주변 회로 구조물(PERI)으로 연장될 수 있다. 관통 콘택 플러그(175)는 메모리 셀 구조물(CELL)의 셀 배선 라인들(195)과 주변 회로 구조물(PERI)의 회로 배선 라인들(280)을 연결하도록 배치될 수 있다. 관통 콘택 플러그(175)는 게이트 전극들(130)과 이격되어 z 방향을 따라 외측 랜딩 패드(125o) 내로 연장될 수 있다. 이에 따라, 관통 콘택 플러그(175)는 외측 랜딩 패드(125o)를 통해 하부 배선 구조물(270, 280)과 전기적으로 연결될 수 있다. 관통 콘택 플러그(175)는 도전성 물질을 포함할 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al) 등의 금속 물질을 포함할 수 있다. 관통 콘택 플러그(175)는 게이트 콘택 플러그들(170)과 동일한 공정 단계에서 형성되어, 동일한 물질을 포함할 수 있다.
관통 콘택 플러그(175)의 하단은 제2 기판(101)의 하면보다 높은 레벨에 위치할 수 있다. 관통 콘택 플러그(175)의 상기 하단은 외측 랜딩 패드(125o)의 패드 부분(125op)과 접촉하면서 외측 랜딩 패드(125o)의 비아 부분(125ov)보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 관통 콘택 플러그(175)의 하면은 복수의 지지 구조물들(171) 각각의 하면 또는 채널 구조물들(CH) 각각의 하면과 실질적으로 동일한 레벨에 위치할 수 있다.
기판 콘택 플러그(173)는 제2 영역(R2) 상에서 게이트 전극들(130)과 이격되고, 셀 영역 절연층(190)을 관통하면서 z 방향으로 연장되어 제2 기판(101) 내로 연장될 수 있다. 기판 콘택 플러그(173)는 제2 기판(101)과 접촉하여 제2 기판(101)과 전기적으로 연결될 수 있다. 기판 콘택 플러그(173)의 하단은 게이트 콘택 플러그들(170) 각각의 하단과 실질적으로 동일한 레벨에 위치할 수 있다. 기판 콘택 플러그(173)는 도전성 물질, 예를 들어 텅스텐(W), 알루미늄(Al), 또는 구리(Cu)를 포함할 수 있다.
셀 영역 절연층(190)은 제2 기판(101) 및 제2 기판(101) 상의 게이트 전극들(130)을 덮도록 배치될 수 있다. 셀 영역 절연층(190)은 절연성 물질로 이루어질 수 있으며, 복수의 절연층들로 이루어질 수도 있다.
배선 라인들(195)은 메모리 셀 구조물(CELL) 내의 메모리 셀들과 전기적으로 연결되는 상부 배선 구조물을 구성할 수 있다. 배선 라인들(195)은 채널 구조물들(CH), 게이트 콘택 플러그들(170) 및 관통 플러그들(175)과 연결될 수 있다. 예시적인 실시예들에서, 상기 상부 배선 구조물을 구성하는 콘택 플러그들 및 배선 라인들의 개수는 다양하게 변경될 수 있다. 실시예들에 따라, 채널 구조물들(CH)과 게이트 콘택 플러그들(170)은 서로 다른 레벨의 배선 라인들(195)과 연결될 수 있다. 배선 라인들(195)은 금속을 포함할 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다.
도 4a 내지 도 4d는 예시적인 실시예들에 따른 반도체 장치의 일부 영역을 확대하여 도시하는 부분 확대도들이다. 도 4a 내지 도 4d는 도 1a의 'A' 영역에 대응되어 주요 구성요소들을 개략적으로 도시하는 부분 확대도들이다.
도 4a를 참조하면, 반도체 장치(100a)는 도 1a와 다른 내측 기판 절연층(121i) 구조를 가질 수 있다. 내측 기판 절연층(121i)은 내측 랜딩 패드(125i)를 둘러싸도록 배치될 수 있고, 내측 랜딩 패드(125i)와 제2 기판(101) 또는 내측 랜딩 패드(125i)와 제2 수평 도전층(104)을 이격시킬 수 있다.
내측 기판 절연층(121i)은 각각의 게이트 콘택 플러그들(170)과 각각의 게이트 콘택 플러그들(170)과 인접한 복수의 지지 구조물들(171) 사이에서 각각의 게이트 콘택 플러그들(170)을 둘러싸도록 배치될 수 있다.
예시적인 실시예에서, 내측 기판 절연층(121i)은 환형의 형상을 가질 수 있다. 평면에서, 내측 기판 절연층(121i)은 링 모양을 가질 수 있다. 상기 링 모양은 다각형 링, 예를 들어 육각 링 구조일 수 있다. 상기 육각 링으로부터 각각의 게이트 콘택 플러그들(170)까지의 거리는 상기 육각 링으로부터 각각의 지지 구조물(171)까지의 거리와 실질적으로 동일할 수 있다. 예를 들어, 상기 육각 링의 모서리는 각각의 게이트 콘택 플러그들(170) 및 인접한 지지 구조물(171)을 잇는 가상의 선으로부터 일정 각도만큼 회전하여 배치될 수 있다. 이에 따라, 게이트 콘택 플러그들(170) 및 복수의 지지 구조물들(171)의 공정 마진을 확보하면서도 생산성이 확보된 반도체 장치가 제공될 수 있다.
예시적인 실시예에서, 내측 랜딩 패드(125i)는 내측 기판 절연층(121i)의 내측면을 따라 배치되고, 육각형 구조를 가질 수 있다.
도 4b를 참조하면, 예시적인 실시예들에 다른 반도체 장치(100b)에서, 내측 기판 절연층(121i)은 모서리가 라운드진 다각형, 예를 들어 육각 링 구조일 수 있다. 이는, 내측 기판 절연층(121i)을 형성하기 위한 식각 공정의 공정 조건에 따라 변형되는 구조일 수 있다. 상기 육각 링은 내측면 및 외측면 모두 모서리가 라운드진 것으로 도시되었으나, 이에 한정되지 않는다.
도 4c를 참조하면, 예시적인 실시예들에 따른 반도체 장치(100c)에서, 내측 기판 절연층(121i)은 다각형 링, 예를 들어 육각 링 구조를 갖되, 도 4a와 다른 육각 링 구조를 가질 수 있다. 상기 육각 링의 모서리는 각각의 게이트 콘택 플러그들(170) 및 인접한 지지 구조물(171) 간의 가상의 선 상에 배치될 수 있다.
도 4d를 참조하면, 예시적인 실시예들에 따른 반도체 장치(100d)에서, 내측 기판 절연층(121i)은 다각형 링, 예를 들어 사각 링 구조일 수 있다. 상기 사각 링으로부터 각각의 게이트 콘택 플러그들(170)까지의 거리는 상기 사각 링으로부터 각각의 지지 구조물(171)까지의 거리와 실질적으로 동일할 수 있다. 예를 들어, 상기 사각 링의 모서리는 각각의 게이트 콘택 플러그들(170) 및 인접한 지지 구조물(171)을 잇는 가상의 선으로부터 일정 각도만큼 회전하여 배치될 수 있다. 다만, 실시예들에 따라, 상기 사각 링의 모서리는 상기 가상의 선 상에 배치될 수도 있다.
예시적인 실시예에서, 내측 랜딩 패드(125i)는 내측 기판 절연층(121i)의 내측면을 따라 배치되고, 사각형 구조를 가질 수 있다.
도 4d에 도시된 것처럼, 하나의 게이트 콘택 플러그(170)와 인접한 복수의 지지 구조물들(171)이 4개의 사각형 구조로 배치되는 경우, 게이트 콘택 플러그(170)와 복수의 지지 구조물들(171) 사이에서 게이트 콘택 플러그(170)를 둘러싸는 내측 기판 절연층(121i)은 사각 링 구조를 가질 수 있다. 다만, 실시예들에 따라, 내측 기판 절연층(121i)은 복수의 지지 구조물들(171)의 배치관계와 무관하게 다양한 형상의 링 모양을 가질 수도 있다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다. 도 5a 및 도 5b는 도 2a의 'B' 영역에 대응되는 영역을 확대하여 도시하는 부분 확대도들이다.
도 5a를 참조하면, 예시적인 실시예들에 따른 반도체 장치(100e)는 도 3a와 다른 게이트 콘택 플러그들(170) 구조를 가질 수 있다.
게이트 콘택 플러그들(170) 각각의 하면은 인접한 복수의 지지 구조물들(171) 각각의 하면과 서로 다른 레벨에 배치될 수 있다.
예시적인 실시예에서, 게이트 콘택 플러그들(170) 각각의 상기 하면은 복수의 지지 구조물들(171) 각각의 상기 하면보다 낮은 레벨에 배치될 수 있으나, 이와 달리 복수의 지지 구조물들(171) 각각의 상기 하면보다 높은 레벨에 배치될 수도 있다. 실시예들에 따라, 게이트 콘택 플러그들(170)의 상기 하면은 패드 부분(125ip)보다 낮은 레벨에 배치되어 게이트 콘택 플러그들(170)의 하단이 비아 부분(125iv)과 접촉할 수도 있다. 이는, 복수의 지지 구조물들(171)에 대응되는 개구부들과 게이트 콘택 플러그들(170)에 대응되는 개구부들을 동일한 식각 공정에 의해 형성하더라도 식각 대상이 되는 상부 구조물들의 식각 속도 차이나 공정 조건 등에 따라 달라지기 때문일 수 있다.
도 5b를 참조하면, 예시적인 실시예들에 따른 반도체 장치(100f)에서, 게이트 콘택 플러그들(170) 각각은 내측 랜딩 패드(125i)의 적어도 일부와 일체로 연결될 수 있다.
게이트 콘택 플러그들(170) 각각은 내측 랜딩 패드(121i)의 비아 부분(125iv), 제1 패드 부분(125ip_1), 및 제3 패드 부분(125ip_3)과 일체로 연결될 수 있다. 이에 따라, 게이트 콘택 플러그들(170) 부분과 비아 부분(125iv), 제1 패드 부분(125ip_1), 및 제3 패드 부분(125ip_3) 간의 계면이 불분명할 수 있다.
게이트 콘택 플러그들(170)은 플러그층(170c) 및 플러그층(170c)의 측면 및 바닥면을 덮는 배리어층(170b)을 포함할 수 있다.
도 5b 이외의 다른 실시예에서도, 게이트 콘택 플러그들(170)은 플러그층 및 배리어층을 포함하는 등 다중층 구조를 가질 수 있다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다. 도 6a 및 도 6b는 도 2a의 'B' 영역에 대응되는 영역을 확대하여 도시하는 부분 확대도들이다.
도 6a를 참조하면, 예시적인 실시예들에 따른 반도체 장치(100g)는, 도 3a와 다른 랜딩 패드(125) 구조를 가질 수 있다.
내측 랜딩 패드(125i)는 비아 부분(125iv) 및 패드 부분(125ip)을 포함할 수 있다. 패드 부분(125ip)은 도 3a와 달리 절연 물질을 포함하는 제2 패드 부분(125ip_2, 도 3a 참조)을 포함하지 않을 수 있다. 제1 내지 제3 패드 부분(125ip_1, 125ip_2, 125ip_3, 도 3a 참조)에 대응되는 부분이 하나의 도전성 물질로 이루어진 패드 부분(125ip)일 수 있다. 이는, 절연 물질의 제2 패드 부분(125ip_2)을 제거하는 별도의 공정을 수행하거나, 수평 절연층(110)을 형성하는 공정에서 내측 랜딩 패드(125i)가 형성될 영역 상에 수평 절연층(110)을 형성하지 않기 때문일 수 있다. 이에 따라, 게이트 콘택 플러그들(170)과 랜딩 패드(125) 간의 접촉 면적이 증가하는 등 전기적 특성이 향상된 반도체 장치가 제공될 수 있다.
도 6b를 참조하면, 예시적인 실시예들에 다른 반도체 장치(100h)는 도 3a와 다른 랜딩 패드(125) 구조 및 게이트 콘택 플러그들(170) 구조를 포함할 수 있다.
게이트 콘택 플러그들(170) 각각은 도 3a와 비교하여 상대적으로 큰 폭을 가질 수 있다. 이에 따라, 게이트 콘택 플러그들(170)의 측면 일부는 내측 기판 절연층(121i)의 내측면과 접촉할 수 있다. 이에 따라, 랜딩 패드(125)는 절연 물질의 제2 패드 부분(125ip_2, 도 3a 참조)을 포함하지 않을 수 있다. 이는, 후속 공정을 통해 게이트 콘택 플러그들(170)의 폭을 증가시킴에 따라 잔존하는 제2 패드 부분(125ip_2) 및 제3 패드 부분(125ip_3)을 제거하기 때문일 수 있다. 이에 따라, 제2 패드 부분(125ip_2)에 따른 공정 불량 문제를 개선하여 전기적 특성이 향상된 반도체 장치가 제공될 수 있다.
도 7은 예시적인 실시예들에 따른 반도체 장치(100i)의 부분 확대도이다. 도 7은 도 2a의 'B' 영역에 대응되는 영역을 확대하여 도시하는 부분 확대도이다.
도 7을 참조하면, 제1 수평 방향(예를 들어, x 방향)에서, 내측 랜딩 패드(125i)의 비아 부분(125iv)의 제1 폭(w1')은 패드 부분(125ip)의 제2 폭(w2')과 실질적으로 동일할 수 있다. 이는, 내측 기판 절연층(121i)의 폭이 상대적으로 두꺼워지도록 형성되거나, 내측 기판 절연층(121i)의 내측면의 반경이 상대적으로 감소하기 때문일 수 있다.
도 8은 예시적인 실시예들에 따른 반도체 장치(100j)의 부분 확대도이다. 도 2a의 'B' 영역에 대응되는 영역을 확대하여 도시하는 부분 확대도이다.
도 8을 참조하면, 반도체 장치(100j)에서, 내측 기판 절연층(121i)의 하단은 배리어층(107) 중 기판 배리어층(107s)의 하면보다 낮은 레벨로 연장될 수 있다.
내측 기판 절연층(121i)은 배리어층(107)을 관통하여 배리어층(107)을 기판 배리어 패턴(107s) 및 랜딩 패드 배리어 패턴(107p)으로 분리할 수 있다. 예시적인 실시예에서, 랜딩 패드 배리어 패턴(107p)의 최상단은 기판 배리어 패턴(107s)의 하면보다 낮은 레벨에 위치할 수 있다. 랜딩 패드 배리어 패턴(107p)의 상기 최상단은 내측 기판 절연층(121i)과 접촉할 수 있다.
도 9는 예시적인 실시예들에 따른 반도체 장치(100k)의 부분 확대도이다. 도 9는 도 2b의 'D' 영역에 대응되는 영역을 확대하여 도시하는 부분 확대도이다.
도 9를 참조하면, 반도체 장치(100k)에서, 메모리 셀 구조물(CELL)은 도 2a 및 도 2b의 실시예에서와 달리, 제2 기판(101) 상의 제1 및 제2 수평 도전층들(102, 104) 및 수평 절연층(110)을 포함하지 않을 수 있다. 또한, 채널 구조물(CHb)은 에피택셜층(108)을 더 포함할 수 있다.
에피택셜층(108)은 채널 구조물(CHb)의 하단에서 제2 기판(101) 상에 배치되며, 적어도 하나의 게이트 전극(130)의 측면에 배치될 수 있다. 에피택셜층(108)은 제2 기판(101)의 리세스된 영역에 배치될 수 있다. 에피택셜층(108)의 하면의 높이는 최하부의 하부 게이트 전극(130L)의 상면보다 높고 그 상부의 하부 게이트 전극(130L)의 하면보다 낮을 수 있으나, 도시된 것에 한정되지는 않는다. 에피택셜층(108)은 상면을 통해 채널층(140)과 연결될 수 있다. 에피택셜층(108)과 접하는 하부 게이트 전극(130L)의 사이에는 게이트 절연층(141)이 더 배치될 수 있다.
도 10a 내지 도 15는 예시적인 실시예들에 따른 반도체 장치(100)의 제조 방법을 설명하기 위한 개략적인 단면도들 및 부분 확대도들이다. 도 10a, 도 11a, 도 12, 도 13, 도 14, 및 도 15는 도 2a에 대응되는 부분을 도시하는 단면도들이고, 도 10b는 도 10a의 'E' 영역을 도시하는 부분 확대도이고, 도 10c는 도 10b의 부분 확대도에 대응되는 평면도이고, 도 11b는 도 11a의 'F' 영역을 도시하는 부분 확대도이고, 도 11c는 도 11b의 부분 확대도에 대응되는 평면도이다.
도 10a 내지 도 10c를 참조하면, 제1 기판(201) 상에 회로 소자들(220) 및 하부 배선 구조물들을 포함하는 주변 회로 구조물(PERI)을 형성하고, 주변 회로 구조물(PERI)의 상부에 메모리 셀 구조물(CELL)이 제공되는 제2 기판(101), 수평 절연층(110) 및 제2 수평 도전층(104)을 형성할 수 있다.
먼저, 제1 기판(201) 내에 소자 분리층들(210)을 형성하고, 제1 기판(201) 상에 회로 게이트 유전층(222) 및 회로 게이트 전극(225)을 순차적으로 형성할 수 있다. 소자 분리층들(210)은 예를 들어, 쉘로우 트랜치 소자 분리(shallow trench isolation, STI) 공정에 의하여 형성될 수 있다. 회로 게이트 유전층(222)과 회로 게이트 전극(225)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 형성될 수 있다. 회로 게이트 유전층(222)은 실리콘 산화물로 형성되고, 회로 게이트 전극(225)은 다결정 실리콘 또는 금속 실리사이드층 중 적어도 하나로 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 회로 게이트 유전층(222)과 회로 게이트 전극(225)의 양 측벽에 스페이서층(224) 및 소스/드레인 영역들(205)을 형성할 수 있다. 실시예들에 따라, 스페이서층(224)은 복수의 층들로 이루어질 수도 있다. 다음으로, 이온 주입 공정을 수행하여 소스/드레인 영역들(205)을 형성할 수 있다.
상기 하부 배선 구조물들 중 회로 콘택 플러그들(270)은 주변 영역 절연층(290)을 일부 형성한 후, 일부를 식각하여 제거하고 도전성 물질을 매립함으로써 형성할 수 있다. 회로 배선 라인들(280)은, 예를 들어, 도전성 물질을 증착한 후 이를 패터닝함으로써 형성할 수 있다.
주변 영역 절연층(290)은 복수 개의 절연층들로 이루어질 수 있다. 주변 영역 절연층(290)은 상기 하부 배선 구조물들을 형성하는 각 단계들에서 일부가 형성되고 최상부의 회로 배선 라인(280)의 상부에 일부를 형성함으로써, 최종적으로 회로 소자들(220) 및 상기 하부 배선 구조물들을 덮도록 형성될 수 있다. 이에 따라, 회로 소자들(220) 및 하부 배선 구조물(270, 280)을 포함하는 주변 회로 구조물(PERI)이 형성될 수 있다.
주변 영역 절연층(290)의 일부를 이방성 식각 공정을 통해 제거하여 비아 홀을 형성하고, 최상부의 하부 배선 라인(280)이 노출되도록 할 수 있다. 주변 영역 절연층(290)의 상면, 상기 비아 홀의 측벽, 및 노출된 하부 배선 라인(280)을 컨포멀하게 덮는 배리어층(107)을 형성하고, 상기 비아 홀을 채우면서 제2 기판(101)이 형성될 수 있다. 제2 기판(101)은 예를 들어, 다결정 실리콘으로 이루어질 수 있으며, CVD 공정에 의해 형성할 수 있다. 제2 기판(101)을 이루는 다결정 실리콘은 불순물을 포함할 수 있다. 예시적인 실시예에서, 상기 비아 홀 내에 채워진 다결정 실리콘 부분은 제2 기판 비아(101v)로 지칭될 수 있다. 제2 기판 비아(101v) 중 적어도 일부는 후속 공정을 통해 랜딩 패드(125, 도 2a 참조)의 비아 부분(125iv, 125ov, 도 2a 참조)으로 대체될 수 있다.
도 11a 내지 도 11c를 참조하면, 제2 기판(101) 상에 수평 절연층(110) 및 제2 수평 도전층(104)을 차례로 형성하고, 기판 절연층(121)을 형성할 수 있다.
수평 절연층(110)을 이루는 제1 및 제2 수평 절연층들(111, 112)은 교대로 제2 기판(101) 상에 적층될 수 있다. 수평 절연층(110)은 후속 공정을 통해 일부가 도 2a의 제1 수평 도전층(102)으로 교체되는 층들일 수 있다. 제1 수평 절연층들(111)은 제2 수평 절연층(112)과 다른 물질을 포함할 수 있다. 예를 들어, 제1 수평 절연층들(111)은 층간 절연층들(120)과 동일한 물질로 이루어지고, 제2 수평 절연층(112)은 후속의 희생 절연층들(118)과 동일한 물질로 이루어질 수 있다. 수평 절연층(110)은 일부 영역들, 예를 들어 제2 기판(101)의 제2 영역(R2)에서 일부가 패터닝 공정에 의해 제거될 수 있다.
제2 수평 도전층(104)은 수평 절연층(110) 상에 형성되며, 수평 절연층(110)이 제거된 영역에서 제2 기판(101)과 접촉될 수 있다. 이에 따라, 제2 수평 도전층(104)은 수평 절연층(110)의 단부들을 따라 절곡되며, 상기 단부들을 덮고 제2 기판(101) 상으로 연장될 수 있다.
기판 절연층(121)은 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)의 일부를 식각 공정을 통해 제거한 후, 절연 물질을 매립함으로써 형성할 수 있다. 예시적인 실시예에서, 기판 절연층(121)은 배리어층(107)을 관통하고, 기판 절연층(121)의 하면은 배리어층(107)의 하면과 실질적으로 동일한 레벨에 위치할 수 있으나, 상기 식각 공정의 공정 조건에 따라 더 낮은 레벨의 하면을 가질 수도 있다. 기판 절연층(121)은 배리어층(107)을 기판 배리어 패턴(107s) 및 랜딩 패드 배리어 패턴(107p)으로 분리할 수 있다. 상기 절연 물질은 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 상기 절연 물질의 매립 후, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 평탄화 공정을 더 수행할 수 있다. 이에 의해, 기판 절연층(121)의 상면은 제2 수평 도전층(104)의 상면과 실질적으로 공면을 이룰 수 있다.
기판 절연층(121)은 게이트 콘택 플러그들(170, 도 2a 참조)이 배치되는 제2 영역(R2)의 내측 기판 절연층(121i) 및 관통 콘택 플러그(175, 도 2a 참조)가 배치되는 제3 영역(R3)의 외측 기판 절연층(121o)을 포함할 수 있다.
내측 기판 절연층(121i)은 상기 식각 공정에서 환형의 형상을 갖고 평면에서 링 모양을 갖는 형태의 내측 개구부를 형성하고, 상기 내측 개구부 내에 상기 절연 물질을 채움으로써 형성될 수 있다. 상기 내측 개구부에 의해 둘러싸이는 제2 기판(101), 제2 기판 비아(101v), 수평 절연층(110), 및 제2 수평 도전층(104)은 예비 내측 랜딩 패드(125i')로 지칭될 수 있다. 예비 내측 랜딩 패드(125i')는 예비 내측 랜딩 패드(125i') 제2 기판 비아(101v)에 대응되는 부분인 예비 비아 부분(125iv'), 제2 기판(101)에 대응되는 부분인 제1 예비 패드 부분(125ip_1'), 수평 절연층(110)에 대응되는 부분인 제2 예비 패드 부분(125ip_2'), 및 제2 수평 도전층(104)에 대응되는 부분인 제3 예비 패드 부분(125ip_3')을 포함할 수 있다. 상기 내측 개구부가 상기 제2 기판 비아(101v)보다 큰 평면적을 갖도록 형성됨에 따라, 상기 내측 개구부에 의해 둘러싸이는 예비 패드 부분(125ip')의 평면적은 예비 비아 부분(125iv')의 평면적보다 클 수 있다.
외측 기판 절연층(121o)은 상기 식각 공정에서 관통 콘택 플러그(175)가 형성될 부분을 제외한 영역에 외측 개구부를 형성하고, 상기 외측 개구부 내에 상기 절연 물질을 채움으로써 형성될 수 있다. 상기 외측 개구부에 의해 둘러싸이는 제2 기판(101), 제2 기판 비아(101v), 수평 절연층(110), 및 제2 수평 도전층(104)은 예비 외측 랜딩 패드(125o')로 지칭될 수 있다. 예비 외측 랜딩 패드(125o')는 제2 기판 비아(101v)에 대응되는 부분인 예비 비아 부분(125ov'), 제2 기판(101)에 대응되는 부분인 제1 예비 패드 부분(125io_1'), 수평 절연층(110)에 대응되는 부분인 제2 예비 패드 부분(125io_2'), 및 제2 수평 도전층(104)에 대응되는 부분인 제3 예비 패드 부분(125io_3')을 포함할 수 있다.
내측 기판 절연층(121i)이 환형의 형상을 가짐에 따라 제2 수평 도전층(104)과 실질적으로 동일한 레벨의 상면을 갖는 예비 내측 랜딩 패드(125i')가 형성될 수 있다. 외측 기판 절연층(125o)이 예비 외측 랜딩 패드(125o')가 형성될 영역을 제외한 영역에 식각 공정을 진행하여 형성됨으로써, 제2 수평 도전층(104)과 실질적으로 동일한 레벨의 상면을 갖는 예비 외측 랜딩 패드(125o')가 형성될 수 있다.
도 12를 참조하면, 제2 수평 도전층(104) 상에 적층 구조물을 이루는 희생 절연층들(118) 및 층간 절연층들(120)을 교대로 적층하고 단차 구조를 형성한 후, 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H)을 형성하고, 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H) 내에 제1 수직 희생층(128)을 형성할 수 있다.
먼저, 제2 수평 도전층(104) 상에 희생 절연층들(118) 및 층간 절연층들(120)을 서로 교대로 적층시킬 수 있다. 희생 절연층들(118)은 후속 공정을 통해 게이트 전극들(130)(도 2a 참조)로 교체되는 층일 수 있다. 희생 절연층들(118)은 층간 절연층들(120)과 다른 물질로 이루어질 수 있으며, 층간 절연층들(120)에 대해 특정 식각 조건에서 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 층간 절연층들(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생 절연층들(118)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택되는 층간 절연층들(120)과 다른 물질로 이루어질 수 있다. 실시예들에서, 층간 절연층들(120)의 두께는 모두 동일하지 않을 수 있다. 또한, 층간 절연층들(120) 및 희생 절연층들(118)의 두께 및 구성하는 막들의 개수는 도시된 것으로부터 다양하게 변경될 수 있다.
다음으로, 제2 영역(R2)에서 상부의 희생 절연층들(118)이 하부의 희생 절연층들(118)보다 짧게 연장되도록, 마스크층을 이용하여 희생 절연층들(118)에 대한 포토 리소그래피 공정 및 식각 공정을 반복하여 수행할 수 있다. 이에 의해, 희생 절연층들(118)은 소정 단위로 계단 형상의 단차 구조를 이룰 수 있으며, 희생 절연층들(118)의 최상부에 위치하는 희생 게이트 패드 영역들(118P)이 상부로 노출될 수 있다. 희생 게이트 패드 영역들(118P)은 실리콘 질화물 등의 절연층을 추가적으로 형성함에 따라 인접한 희생 절연층들(118)의 나머지 영역보다 두꺼운 두께를 가질 수 있다. 희생 게이트 패드 영역(118P)은 후속 공정을 통해 도전성 물질로 치환되어 각각의 게이트 전극들(130)의 게이트 패드 영역(130P)을 이룰 수 있다.
다음으로, 상기 적층 구조물을 덮는 셀 영역 절연층(190)을 형성하고, 셀 영역 절연층(190)을 관통하는 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H)을 동일한 식각 공정을 통해 형성할 수 있다. 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H)은 제1 영역(R1) 상의 채널 홀들(CH_H), 제2 영역(R2) 상의 게이트 콘택 홀들(170_H), 지지 홀들(171_H), 및 기판 콘택 홀(173_H), 및 제3 영역(R3) 상의 관통 콘택 홀(175_H)을 포함할 수 있다. 채널 홀들(CH_H)은 상기 적층 구조물을 관통하여 제2 기판(101)을 노출시키며 후속 공정을 통해 채널 구조물들(CH, 도 2a 참조)이 형성되는 개구부들일 수 있다. 게이트 콘택 홀들(170_H)은 상기 적층 구조물을 관통하여 예비 내측 랜딩 패드(125i')를 노출시키며 후속 공정을 통해 게이트 콘택 플러그들(170, 도 2a 참조)이 형성되는 개구부들일 수 있다. 지지 홀들(171_H)은 상기 적층 구조물을 관통하여 제2 기판(101)을 노출시키며 후속 공정을 통해 복수의 지지 구조물들(171, 도 2a 참조)이 형성되는 개구부들일 수 있다. 기판 콘택 홀(173_H)은 상기 적층 구조물과 이격되어 제2 기판(101)을 노출시키며 후속 공정을 통해 기판 콘택 플러그(173, 도 2a 참조)가 형성되는 개구부일 수 있다. 관통 콘택 홀(175_H)은 상기 적층 구조물과 이격되어 예비 외측 랜딩 패드(125o')를 노출시키며 후속 공정을 통해 관통 콘택 플러그(175, 도 2a 참조)가 형성되는 개구부일 수 있다.
개구부들(CH_H, 170_H, 171_H, 173_H, 175_H) 각각의 하면들은 제2 기판(101)의 하면보다 높은 레벨에 위치할 수 있다. 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H)은 동일한 식각 공정을 통해 형성됨에 따라, 실질적으로 동일한 레벨의 하면들 및 상면들을 가질 수 있다. 게이트 콘택 홀들(170_H) 및 관통 콘택 홀(175_H)은 예비 내, 외측 랜딩 패드들(125i', 125o')이 제2 기판(101)의 하면보다 높은 레벨에 배치되는 부분들을 포함함에 따라 채널 홀들(CH_H) 또는 지지 홀들(171_H)과 동일한 식각 공정을 통해 형성할 수 있다. 이에 따라, 공정 단계를 상대적으로 감소시키는 등 생산성이 향상된 반도체 장치가 제공될 수 있다. 또한, 게이트 콘택 홀들(170_H) 및 관통 콘택 홀(175_H)이 제2 기판(101)의 하면보다 낮은 레벨로 연장되지 않음에 따라 랜딩 패드 배리어 패턴(107p)을 관통하는 등의 불량 등이 방지될 수 있어 공정 난이도가 개선될 수 있다.
다음으로, 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H) 내에 희생 물질을 증착하고 평탄화 공정을 수행함에 따라 제1 수직 희생층(128)이 개구부들(CH_H, 170_H, 171_H, 173_H, 175_H) 내에 채워질 수 있다. 상기 희생 물질은 예를 들어 다결정 실리콘을 포함할 수 있다.
도 13을 참조하면, 채널 구조물들(CH)을 형성할 수 있다.
채널 홀들(CH_H) 내의 제1 수직 희생층(128)을 제거하고, 채널 홀들(CH_H) 내에 게이트 유전층(145), 채널층(140), 채널 매립 절연층(147), 및 채널 패드(149)를 순차적으로 형성하여 채널 구조물들(CH)을 형성할 수 있다. 채널층(140)은 도전성 물질로 이루어질 수 있으며, 예를 들어 다결정 실리콘으로 이루어질 수 있다.
도 14를 참조하면, 절연 구조물(160)을 형성하고, 복수의 지지 구조물들(171)을 형성하고, 제1 수평 도전층(102) 및 게이트 전극들(130)을 형성할 수 있다.
먼저, 게이트 콘택 홀들(170_H) 내의 제1 수직 희생층(128)을 식각 공정을 통해 선택적으로 제거하고, 게이트 콘택 홀들(170_H)을 통해 노출된 희생 절연층들(118)의 일부를 제거하여 터널부들을 형성할 수 있다. 상기 터널부들 내에 절연 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합을 채워 넣어 절연 구조물(160)을 형성할 수 있다. 상기 절연 구조물(160)은 각각의 게이트 콘택 홀들(170_H)이 희생 게이트 패드 영역(118P)을 관통하는 부분에는 형성되지 않을 수 있다. 다음으로, 게이트 콘택 홀들(170_H) 내에 제2 수직 희생층(129)을 형성할 수 있다.
다음으로, 지지 홀들(171_H) 내의 제1 수직 희생층(128)을 제거하고 절연 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 채움으로써 복수의 지지 구조물들(171)이 형성될 수 있다.
다만, 실시예들에 따라, 게이트 콘택 홀들(170_H) 내의 제1 수직 희생층(128)과 함께 지지 홀들(171_H) 내의 제1 수직 희생층(128)을 제거하고 지지 홀들(171_H)에 의해 노출된 희생 절연층들(118)의 일부를 제거하여 터널부를 형성한 뒤, 제2 수직 희생층(129)을 형성하고 후속 공정에서 별도로 지지 홀들(171_H) 내의 제2 수직 희생층(129)을 제거하고 절연 물질을 채움으로써, 수평 연장부를 갖는 지지 구조물들이 형성될 수도 있다.
다음으로, 제1 및 제2 분리 영역들(MS1, MS2)(도 1a 참조)의 위치에 희생 절연층들(118) 및 층간 절연층들(120)을 관통하여 제2 기판(101)으로 연장되는 개구부들을 형성할 수 있다. 상기 개구부들 내에 별도의 희생 스페이서층들을 형성하면서 에치-백 공정을 수행하여, 제1 영역(R1)에서, 수평 절연층(110)을 선택적으로 제거하고, 노출된 게이트 유전층(145)의 일부도 함께 제거할 수 있다. 수평 절연층(110)이 제거된 영역에 도전성 물질을 증착하여 제1 수평 도전층(102)을 형성한 후, 상기 개구부들 내에서 상기 희생 스페이서층들을 제거할 수 있다. 본 공정에 의해, 제1 영역(R1) 상에는 제1 수평 도전층(102)이 형성될 수 있다.
다음으로, 희생 절연층들(118)은 예를 들어, 습식 식각을 이용하여, 층간 절연층들(120), 제2 수평 도전층(104), 및 기판 절연층(121)에 대하여 선택적으로 제거하여 터널부들을 형성하고, 상기 터널부들에 도전성 물질을 매립하여 게이트 전극들(130)을 형성할 수 있다. 상기 도전성 물질은 상기 터널부들을 채울 수 있다. 상기 도전성 물질은 금속, 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 게이트 전극들(130)을 형성한 후, 제1 및 제2 분리 영역들(MS1, MS2)의 영역에 형성된 상기 개구부들 내에 분리 절연층(105, 도 2b 참조)을 형성할 수 있다.
도 15를 참조하면, 랜딩 패드(125i, 125o)를 형성하고, 게이트 콘택 플러그들(170) 및 관통 콘택 플러그(175)가 형성될 수 있다.
게이트 콘택 홀들(170_H) 내의 제2 수직 희생층(129) 및 관통 콘택 홀(175_H) 내의 제1 수직 희생층(128)을 제거하고, 예비 내측 랜딩 패드(125i') 및 예비 외측 랜딩 패드(125o')의 적어도 일부를 제거할 수 있다. 예비 내측 랜딩 패드(125i') 중 제2 예비 패드 부분(125ip_2')을 제외한 나머지 부분이 모두 제거되고, 예비 외측 랜딩 패드(125o') 중 제2 예비 패드 부분(125op_2')을 제외한 나머지 부분이 모두 제거될 수 있다.
다음으로, 상기 제거된 부분에 도전성 물질을 증착하여 랜딩 패드(125i, 125o)를 형성할 수 있다. 상기 도전성 물질은 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다.
게이트 콘택 홀들(170_H) 내에 도전성 물질을 증착하여 게이트 콘택 플러그들(170)을 형성하고, 관통 콘택 홀(175_H) 내에 도전성 물질을 증착하여 관통 콘택 플러그(175)를 형성할 수 있다. 이에 의해, 게이트 콘택 플러그들(170)은 게이트 패드 영역(130P)에서 수평 연장부(170H, 도 3b 참조)을 갖도록 형성될 수 있으며, 게이트 전극들(130)과 전기적으로 연결될 수 있다.
다음으로, 도 2a를 함께 참조하면, 배선 라인들(195) 등의 상부 배선 구조물을 형성하여 반도체 장치(100)가 제공될 수 있다.
도 16은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 도면이다.
도 16을 참조하면, 데이터 저장 시스템(1000)은 반도체 장치(1100) 및 반도체 장치(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다. 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
반도체 장치(1100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 도 1 내지 도 9를 참조하여 상술한 NAND 플래쉬 메모리 장치일 수 있다. 반도체 장치(1100)는 제1 반도체 구조물(1100F) 및 제1 반도체 구조물(1100F) 상의 제2 반도체 구조물(1100S)을 포함할 수 있다. 예시적인 실시예들에서, 제1 반도체 구조물(1100F)은 제2 반도체 구조물(1100S)의 옆에 배치될 수도 있다. 제1 반도체 구조물(1100F)은 디코더 회로(1110), 페이지 버퍼(1120), 및 로직 회로(1130)를 포함하는 주변 회로 구조물일 수 있다. 제2 반도체 구조물(1100S)은 비트라인(BL), 공통 소스 라인(CSL), 워드라인들(WL), 제1 및 제2 게이트 상부 라인들(UL1, UL2), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 및 비트라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 반도체 구조물(1100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터들(LT1, LT2), 비트라인(BL)에 인접하는 상부 트랜지스터들(UT1, UT2), 및 하부 트랜지스터들(LT1, LT2)과 상부 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 하부 트랜지스터들(LT1, LT2)의 개수와 상부 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
예시적인 실시예들에서, 상부 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있고, 하부 트랜지스터들(LT1, LT2)은 접지 선택 트랜지스터를 포함할 수 있다. 게이트 하부 라인들(LL1, LL2)은 각각 하부 트랜지스터들(LT1, LT2)의 게이트 전극일 수 있다. 워드라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극들일 수 있고, 게이트 상부 라인들(UL1, UL2)은 각각 상부 트랜지스터들(UT1, UT2)의 게이트 전극일 수 있다.
예시적인 실시예들에서, 하부 트랜지스터들(LT1, LT2)은 직렬 연결된 하부 소거 제어 트랜지스터(LT1) 및 접지 선택 트랜지스터(LT2)를 포함할 수 있다. 상부 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 상부 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 하부 소거 제어 트랜지스터(LT1) 및 상부 소거 제어 트랜지스터(UT2) 중 적어도 하나는 GIDL 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 워드라인들(WL), 및 제1 및 제2 게이트 상부 라인들(UL1, UL2)은, 제1 반도체 구조물(110F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 제1 연결 배선들(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 비트라인들(BL)은 제1 반도체 구조물(110F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 제2 연결 배선들(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 반도체 구조물(1100F)에서, 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다. 반도체 장치(1100)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해, 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 반도체 구조물(1100F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), NAND 컨트롤러(1220), 및 호스트 인터페이스(1230)를 포함할 수 있다. 실시예들에 따라, 데이터 저장 시스템(1000)은 복수의 반도체 장치들(1100)을 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 반도체 장치들(1100)을 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 데이터 저장 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(1220)를 제어하여 반도체 장치(1100)에 억세스할 수 있다. NAND 컨트롤러(1220)는 반도체 장치(1100)와의 통신을 처리하는 컨트롤러 인터페이스(1221)를 포함할 수 있다. 컨트롤러 인터페이스(1221)를 통해, 반도체 장치(1100)를 제어하기 위한 제어 명령, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 데이터 저장 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 반도체 장치(1100)를 제어할 수 있다.
도 17은 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 17을 참조하면, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템(2000)은 메인 기판(2001)과, 메인 기판(2001)에 실장되는 컨트롤러(2002), 하나 이상의 반도체 패키지(2003), 및 DRAM(2004)을 포함할 수 있다. 반도체 패키지(2003) 및 DRAM(2004)은 메인 기판(2001)에 형성되는 배선 패턴들(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 상기 복수의 핀들의 개수와 배치는, 데이터 저장 시스템(2000)과 상기 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 데이터 저장 시스템(2000)은 상기 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 데이터 저장 시스템(2000)의 동작 속도를 개선할 수 있다.
DRAM(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 데이터 저장 시스템(2000)에 포함되는 DRAM(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 데이터 저장 시스템(2000)에 DRAM(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(2004)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지들(2003a, 2003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b)은 각각 복수의 반도체 칩들(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b) 각각은, 패키지 기판(2100), 패키지 기판(2100) 상의 반도체 칩들(2200), 반도체 칩들(2200) 각각의 하부면에 배치되는 접착층들(2300), 반도체 칩들(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조물(2400), 및 패키지 기판(2100) 상에서 반도체 칩들(2200) 및 연결 구조물(2400)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 상부 패드들(2130)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩(2200)은 입출력 패드(2210)를 포함할 수 있다. 입출력 패드(2210)는 도 12의 입출력 패드(1101)에 해당할 수 있다. 반도체 칩들(2200) 각각은 게이트 적층 구조물들(3210) 및 채널 구조물들(3220)을 포함할 수 있다. 반도체 칩들(2200) 각각은 도 1 내지 도 9를 참조하여 상술한 반도체 장치를 포함할 수 있다.
예시적인 실시예들에서, 연결 구조물(2400)은 입출력 패드(2210)와 패키지 상부 패드들(2130)을 전기적으로 연결하는 본딩 와이어일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드들(2130)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식의 연결 구조물(2400) 대신에, 관통 전극(Through Silicon Via, TSV)을 포함하는 연결 구조물에 의하여 서로 전기적으로 연결될 수도 있다.
예시적인 실시예들에서, 컨트롤러(2002)와 반도체 칩들(2200)은 하나의 패키지에 포함될 수도 있다. 예시적인 실시예에서, 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 반도체 칩들(2200)이 실장되고, 상기 인터포저 기판에 형성되는 배선에 의해 컨트롤러(2002)와 반도체 칩들(2200)이 서로 연결될 수도 있다.
도 18은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다. 도 18은 도 17의 반도체 패키지(2003)의 예시적인 실시예를 설명하며, 도 17의 반도체 패키지(2003)를 절단선 Ⅲ-Ⅲ'를 따라 절단한 영역을 개념적으로 나타낸다.
도 18을 참조하면, 반도체 패키지(2003)에서, 패키지 기판(2100)은 인쇄회로 기판일 수 있다. 패키지 기판(2100)은 패키지 기판 바디부(2120), 패키지 기판 바디부(2120)의 상면에 배치되는 패키지 상부 패드들(2130)(도 12 참조), 패키지 기판 바디부(2120)의 하면에 배치되거나 하면을 통해 노출되는 패키지 하부 패드들(2125), 및 패키지 기판 바디부(2120) 내부에서 패키지 상부 패드들(2130)과 하부 패드들(2125)을 전기적으로 연결하는 내부 배선들(2135)을 포함할 수 있다. 패키지 상부 패드들(2130)은 연결 구조물들(2400)과 전기적으로 연결될 수 있다. 패키지 하부 패드들(2125)은 도전성 연결부들(2800)을 통해 도 17과 같이 데이터 저장 시스템(2000)의 메인 기판(2001)의 배선 패턴들(2005)에 연결될 수 있다.
반도체 칩들(2200) 각각은 반도체 기판(3010) 및 반도체 기판(3010) 상에 차례로 적층되는 제1 반도체 구조물(3100) 및 제2 반도체 구조물(3200)을 포함할 수 있다. 제1 반도체 구조물(3100)은 주변 배선들(3110)을 포함하는 주변 회로 영역을 포함할 수 있다. 제2 반도체 구조물(3200)은 공통 소스 라인(3205), 공통 소스 라인(3205) 상의 게이트 적층 구조물(3210), 게이트 적층 구조물(3210)을 관통하는 채널 구조물들(3220)과 분리 영역들(3230), 메모리 채널 구조물들(3220)과 전기적으로 연결되는 비트 라인들(3240), 및 게이트 적층 구조물(3210)의 워드라인들(WL)(도 11 참조)과 전기적으로 연결되는 콘택 플러그들(3235)을 포함할 수 있다. 도 1 내지 도 9를 참조하여 상술한 것과 같이, 반도체 칩들(2200) 각각에서 기판 절연층(121)은 환형의 내측 기판 절연층(121i) 및 플레이트 형상의 외측 기판 절연층(121o)을 포함하고, 랜딩 패드(125)는 내측 기판 절연층(121i)에 의해 둘러싸이는 내측 랜딩 패드(125i) 및 외측 기판 절연층(121o)에 의해 둘러싸이는 외측 랜딩 패드(125o)를 포함할 수 있다.
반도체 칩들(2200) 각각은, 제1 반도체 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되며 제2 반도체 구조물(3200) 내로 연장되는 관통 배선(3245)을 포함할 수 있다. 관통 배선(3245)은 게이트 적층 구조물(3210)의 외측에 배치될 수 있으며, 게이트 적층 구조물(3210)을 관통하도록 더 배치될 수 있다. 반도체 칩들(2200) 각각은, 제1 반도체 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되는 입출력 패드(2210)(도 12 참조)를 더 포함할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경과 실시예들의 조합이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 제2 기판 102, 104: 수평 도전층
103: 상부 분리 절연층 105: 분리 절연층
110: 수평 절연층 118: 희생 절연층
120: 층간 절연층 121: 기판 절연층
125: 상부 층간 절연층 130: 게이트 전극
130P: 게이트 패드 영역 140: 채널층
145: 게이트 유전층 147: 채널 매립 절연층
149: 채널 패드 160: 절연 구조물
170: 게이트 콘택 플러그 171: 복수의 지지 구조물들
173: 기판 콘택 플러그 175: 관통 콘택 플러그
190: 셀 영역 절연층 195: 배선 라인

Claims (20)

  1. 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물;을 포함하고,
    상기 제2 반도체 구조물은,
    제1 영역 및 제2 영역을 갖는 제2 기판;
    상기 제2 기판을 관통하는 기판 절연층;
    상기 기판 절연층을 관통하는 랜딩 패드;
    상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및
    상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 제1 방향을 따라 상기 랜딩 패드 내로 연장되는 게이트 콘택 플러그들을 포함하되,
    상기 랜딩 패드는 상기 기판 절연층의 내측면에 의해 둘러싸이는 패드 부분 및 상기 패드 부분으로부터 상기 하부 배선 구조물로 연장되는 비아 부분을 포함하는 반도체 장치.
  2. 제1 항에 있어서,
    상기 패드 부분은 상기 제2 기판의 하면의 레벨과 동일하거나 그보다 높은 레벨에 위치하고,
    상기 제2 영역에서, 상기 기판 절연층의 내측면은 상기 랜딩 패드의 상기 패드 부분과 접촉하고, 상기 기판 절연층의 외측면은 상기 제2 기판과 접촉하는 반도체 장치.
  3. 제1 항에 있어서,
    상기 제2 영역에서, 상기 기판 절연층은 환형의 형상을 갖는 반도체 장치.
  4. 제1 항에 있어서,
    상기 기판 절연층은 상기 랜딩 패드와 상기 제2 기판을 이격시키는 반도체 장치.
  5. 제1 항에 있어서,
    상기 기판 절연층의 하면은 상기 제2 기판의 하면보다 낮은 레벨에 위치하는 반도체 장치.
  6. 제1 항에 있어서,
    상기 랜딩 패드의 상기 패드 부분은 상기 제2 기판과 나란하게 배치되고,
    상기 랜딩 패드의 상기 비아 부분은 상기 제2 기판의 하면보다 낮은 레벨에 배치되는 반도체 장치.
  7. 제1 항에 있어서,
    상기 랜딩 패드는 텅스텐(W), 구리(Cu), 알루미늄(Al), 몰리브데넘(Mo), 또는 이의 합금을 포함하는 반도체 장치.
  8. 제1 항에 있어서,
    상기 제1 영역 상에서, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 채널층을 포함하는 채널 구조물을 더 포함하고,
    상기 채널 구조물의 상면은 상기 게이트 콘택 플러그들 각각의 상면과 동일한 레벨에 위치하는 반도체 장치.
  9. 제8 항에 있어서,
    상기 채널 구조물의 하면은 상기 게이트 콘택 플러그의 하면과 동일한 레벨에 위치하는 반도체 장치.
  10. 제1 항에 있어서,
    상기 제2 반도체 구조물은,
    상기 제2 기판의 일부 상에서 상기 게이트 전극들의 하부에 수평하게 배치되는 수평 절연층; 및
    상기 수평 절연층 상에 배치되는 수평 도전층을 더 포함하고,
    상기 랜딩 패드의 상기 패드 부분은 상기 제2 기판과 나란하게 배치되는 제1 패드 부분, 상기 수평 절연층과 나란하게 배치되는 제2 패드 부분, 및 상기 수평 도전층과 나란하게 배치되는 제3 패드 부분을 포함하며,
    상기 제2 및 제3 패드 부분들은 더미 패드 영역인 반도체 장치.
  11. 제10 항에 있어서,
    상기 제2 패드 부분은 상기 수평 절연층과 동일한 물질을 포함하고,
    상기 제2 패드 부분은 상기 수평 절연층과 이격되면서 상기 게이트 콘택 플러그를 둘러싸는 반도체 장치.
  12. 제1 항에 있어서,
    상기 기판 절연층은 상기 제2 영역에서 상기 제2 기판을 관통하는 내측 기판 절연층 및 제2 기판의 외측에 배치되는 외측 기판 절연층을 포함하고,
    상기 외측 기판 절연층을 관통하는 외측 랜딩 패드; 및
    상기 게이트 전극들과 이격되고, 상기 제1 방향을 따라 상기 외측 랜딩 패드 내로 연장되는 관통 콘택 플러그를 더 포함하는 반도체 장치.
  13. 제12 항에 있어서,
    상기 외측 랜딩 패드는 상기 외측 기판 절연층에 의해 둘러싸이는 패드 부분 및 상기 패드 부분으로부터 상기 하부 배선 구조물로 연장되는 비아 부분을 포함하고,
    상기 관통 콘택 플러그의 하단은 상기 외측 랜딩 패드의 상기 패드 부분과 접촉하며 상기 비아 부분보다 높은 레벨에 위치하는 반도체 장치.
  14. 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물;을 포함하고,
    상기 제2 반도체 구조물은,
    제1 영역 및 제2 영역을 갖는 제2 기판;
    평면에서, 링 모양을 갖고 상기 제2 기판을 관통하는 내측 기판 절연층;
    상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및
    상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 내측 기판 절연층의 상기 링 모양의 내면 사이를 지나서 상기 제1 방향을 따라 연장되는 게이트 콘택 플러그들을 포함하는 반도체 장치.
  15. 제14 항에 있어서,
    평면에서, 상기 내측 기판 절연층의 폭은 상기 링 모양을 따라 균일한 반도체 장치.
  16. 제14 항에 있어서,
    상기 내측 기판 절연층의 상기 링 모양은 원형 링, 다각형 링, 또는 모서리가 라운드진 다각형 링인 반도체 장치.
  17. 제14 항에 있어서,
    상기 내측 기판 절연층의 외측면은 상기 제2 기판과 접촉하고,
    상기 내측 기판 절연층의 내측면은 상기 제2 기판과 나란하게 배치되는 랜딩 패드와 접촉하며,
    상기 게이트 콘택 플러그들 각각은 상기 랜딩 패드와 접촉하고,
    상기 내측 기판 절연층은 상기 제2 기판과 상기 랜딩 패드를 이격시키는 반도체 장치.
  18. 제14 항에 있어서,
    상기 제2 영역에서, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 상기 게이트 콘택 플러그들 각각에 인접하게 배치되는 복수의 지지 구조물들을 더 포함하고,
    상기 내측 기판 절연층은 상기 복수의 지지 구조물들과 상기 게이트 콘택 플러그 사이에서 상기 게이트 콘택 플러그를 둘러싸는 반도체 장치.
  19. 제1 기판, 상기 제1 기판 상의 회로 소자들, 및 상기 회로 소자들과 연결되는 하부 배선 구조물을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에 배치되는 제2 반도체 구조물, 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하는 반도체 저장 장치; 및
    상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함하되,
    상기 제2 반도체 구조물은,
    제1 영역 및 제2 영역을 갖는 제2 기판;
    평면에서, 링 모양을 갖고 상기 제2 기판을 관통하는 내측 기판 절연층;
    상기 제1 영역 상에서 제1 방향으로 서로 이격되어 적층되고, 상기 제2 영역 상에서 제2 방향을 따라 서로 다른 길이로 연장되며, 상기 제2 영역에서 상면이 상부로 노출되는 게이트 패드 영역을 각각 포함하는 게이트 전극들; 및
    상기 게이트 전극들 각각의 상기 게이트 패드 영역을 관통하고, 상기 내측 기판 절연층의 상기 링 모양의 내면 사이를 지나서 상기 제1 방향을 따라 연장되는 게이트 콘택 플러그들을 포함하는 데이터 저장 시스템.
  20. 제19 항에 있어서,
    상기 내측 기판 절연층의 내측면에 의해 둘러싸이는 패드 부분 및 상기 패드 부분으로부터 상기 하부 배선 구조물로 연장되는 비아 부분을 포함하는 랜딩 패드를 더 포함하고,
    상기 게이트 콘택 플러그들 각각은 상기 패드 부분과 접촉하며,
    상기 게이트 콘택 플러그들 각각의 하단은 상기 비아 부분보다 높은 레벨에 위치하는 데이터 저장 시스템.
KR1020220062681A 2022-05-23 2022-05-23 반도체 장치 및 이를 포함하는 데이터 저장 시스템 KR20230163086A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020220062681A KR20230163086A (ko) 2022-05-23 2022-05-23 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US18/116,434 US20230380164A1 (en) 2022-05-23 2023-03-02 Semiconductor devices and data storage systems including the same
JP2023071590A JP2023172902A (ja) 2022-05-23 2023-04-25 半導体装置及びそれを含むデータ記憶システム
TW112115911A TW202415243A (zh) 2022-05-23 2023-04-28 半導體元件及包含其的數據存儲系統
EP23171383.5A EP4287808A1 (en) 2022-05-23 2023-05-03 Semiconductor devices and data storage systems including the same
CN202310584022.6A CN117116904A (zh) 2022-05-23 2023-05-23 半导体器件及包括其的数据存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220062681A KR20230163086A (ko) 2022-05-23 2022-05-23 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Publications (1)

Publication Number Publication Date
KR20230163086A true KR20230163086A (ko) 2023-11-30

Family

ID=86328919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062681A KR20230163086A (ko) 2022-05-23 2022-05-23 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Country Status (6)

Country Link
US (1) US20230380164A1 (ko)
EP (1) EP4287808A1 (ko)
JP (1) JP2023172902A (ko)
KR (1) KR20230163086A (ko)
CN (1) CN117116904A (ko)
TW (1) TW202415243A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079087A (ko) * 2019-12-19 2021-06-29 삼성전자주식회사 수직형 메모리 장치
KR20220019901A (ko) * 2020-08-10 2022-02-18 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Also Published As

Publication number Publication date
CN117116904A (zh) 2023-11-24
EP4287808A1 (en) 2023-12-06
US20230380164A1 (en) 2023-11-23
TW202415243A (zh) 2024-04-01
JP2023172902A (ja) 2023-12-06

Similar Documents

Publication Publication Date Title
KR20220104459A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220076804A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240046982A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20230084917A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220019896A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230163086A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US20230081373A1 (en) Semiconductor device and data storage system including the same
EP4344381A1 (en) Semiconductor devices and data storage systems including the same
EP4225005A2 (en) Semiconductor devices and data storage systems including the same
EP4387409A1 (en) Semiconductor device and data storage systems including a semiconductor device
US20230389322A1 (en) Semiconductor device and electronic system including the same
US20230275054A1 (en) Semiconductor devices and data storage systems including the same
KR20220159313A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230140888A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20220166892A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240084929A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230145774A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240000223A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240042592A (ko) 반도체 장치 및 그의 제조 방법
KR20240032526A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230025602A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240032448A (ko) 반도체 장치의 제조 방법
KR20220140088A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230168717A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240078910A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템