CN1127126C - 制造薄膜晶体管的方法 - Google Patents
制造薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN1127126C CN1127126C CN00134003A CN00134003A CN1127126C CN 1127126 C CN1127126 C CN 1127126C CN 00134003 A CN00134003 A CN 00134003A CN 00134003 A CN00134003 A CN 00134003A CN 1127126 C CN1127126 C CN 1127126C
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- electrode
- metal
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 113
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000010992 reflux Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
一种制造薄膜晶体管的方法包括下述步骤：在衬底上沉积一缓冲层和有源层；在该有源层上沉积一绝缘层并在其上形成栅电极；在栅电极的光刻胶层涂覆栅电极的侧面；在有源层的两边形成接触层，将涂覆的栅电极用作掩模；在有源层处形成轻掺杂的漏极区域；在栅电极的上表面沉积一层间绝缘层并在其预定部分形成接触孔来暴露接触层；通过在一第一金属层/ITO层/第二金属层的三层薄膜的接触孔上依次沉积和构造形成源电极、漏电极和像素电极。
Description
技术领域
本发明涉及一种制造薄膜晶体管的方法，特别是一种制造通过形成一个透明三层结构而同时可用作一个源电极、一个漏电极以及一个像素电极的薄膜晶体管的方法。
背景技术
通常，因为薄膜晶体管有通过分别驱动像素来改进显示品质的特性，所以他们在平面显示装置，比如有效矩阵液晶显示器中已经广泛地用作像素的开/关切换元件，并且用在其中的薄膜晶体管应该满足耐高压和高开/关电流比的要求。另外，当施加电流时，该薄膜晶体管受到金属和一个多晶硅薄膜之间的电阻以及层间接触电阻的影响。
至于薄膜晶体管的种类，已经有已知的非晶硅晶体管以及多晶硅晶体管，并且在电子迁移性和可靠性方面多晶硅晶体管比非晶硅晶体管的性能好。但是，实际上使用非晶硅晶体管，这是由于多晶硅晶体管的层应在高温环境中形成的缘故。
最近，已经开发了一项通过使用激元激光设备在便宜的玻璃衬底上轻易地形成多晶硅的技术，因此多晶硅薄膜晶体管现在受到关注。
在多晶硅晶体管中，首选的是一种共面结构，其中电极，例如栅、源和漏电极被设置在一个半导体的两侧。这种共面结构能使设备的尺寸最小并便于实现具有PMOS以及NMOS的CMOS。
图1示出了一种传统共面结构的薄膜晶体管。
在该图中，按照薄膜设备通过沉积一氧化物层而在衬底2的上表面形成一个缓冲层4，并且由沉积非晶硅所形成的一有源层6被沉积并结晶在缓冲层4的一个预定部分。
然后，该有源层6转变成多晶硅并在该有源层6上形成一绝缘层8。一门金属层被沉积在该绝缘层8上。后来该门金属层通过光刻工艺形成一定的模式从而形成一栅电极10。
接着，通过高浓度离子掺杂法在有源层6的两边形成一个接触层12，从而在接触层12之间留下一偏置区域14。一个轻掺杂漏极(LDD)区域是通过轻微掺杂该偏置区域14而形成的，其中将栅电极10用作一个掩模。
最后，一层间绝缘层15沉积在栅电极10的一上表面。然后形成一个和接触层12联系的接触孔。到此为止，一个源电极或一个漏电极16被形成了，从而完成一个所需的薄膜晶体管结构。
在上述传统薄膜晶体管的制造工艺中，光刻工艺应按以下的步骤进行：定义有源层；形成栅电极；掺入n+；掺入n-；掺入p+；形成接触孔；形成该源/漏电极，以及形成一个通路孔；形成一个像素电极；掺杂P槽等。
然而，众所周知，因为光刻工艺以光刻胶涂覆；掩模-曝光；以及显影/蚀刻的多个步骤进行，所以过程步骤的增加可以引起生产力的大大降低和故障率增加。因此，已经提出很多关于减少用于制造薄膜晶体管的工艺步骤的建议，并且其中的一种方法已被采用，其中源以及漏电极通过填充一ITO层由接触层形成，从而获得一个简化的制造工艺。然而，就这种方法来说，在高密度掺杂的接触层的边界处存在多晶硅薄膜和ITO层之间接触电阻的问题。
另外，当一个数据线由具有比传统金属电极大的电阻的ITO层使用时，可以在一个高分辨率或一个大尺寸的板中引起阻容。
发明内容
因此本发明的目的是提供一种制造薄膜晶体管的方法，其能够通过使用一个同时作为一个源电极、一个漏电极以及一个像素电极的三层薄膜而减少许多工艺步骤，并能降低层之间的接触电阻。
为了实现前述目的，本发明包括下述步骤：在一个衬底上沉积和结晶一个缓冲层和一个有源层并在该有源层上形成图案；在该有源层的上表面沉积一个绝缘层并使用一个光刻胶层通过一个光刻工艺在该绝缘层的一个上表面形成一个栅电极；通过加热沉积在该栅电极上的光刻胶层根据一个回流涂覆栅电极的侧面；通过等离子体离子喷射在有源层的两个边形成具有高掺杂的一个接触层，将涂覆的栅电极用作一个掩模；在移去光刻胶层之后通过低浓度的离子喷射在有源层处形成一个轻微掺杂的漏极区域；在栅电极的一个上表面沉积一个层间绝缘层；通过在层间绝缘层的预定部分形成一个接触孔来暴露接触层；通过在一个第一金属层/一个ITO层/一个第二金属层的三层薄膜的接触孔上依次沉积和构造来形成一个源电极、一个漏电极以及一个像素电极，并通过一种电镀方法在第二金属层上形成一个数据线。
在本发明中，第一金属层的厚度低于100，最好是50以下。ITO层的厚度低于1000，最好是600以下。另外，第二金属层的厚度低于100，最好是50以下。
从包含具有低电阻的Ag、Al和Au的组中选出的一种金属，或者它们的合金能被用作金属层。
由于本发明的薄膜晶体管使用三层薄膜同时作为源、漏和像素电极，形成一个通路孔并形成一个像素电极的构造过程能被省略。而且，ITO层和多晶硅薄膜之间的接触电阻被降低。
附图说明
图1是一个剖面图，表示一种传统的共面多晶硅薄膜晶体管的结构；
图2A到2G是剖面图，表示当薄膜晶体管经历根据本发明的顺序处理步骤时，它的一部分。
此后，将参照附图对本发明的制造方法的一个优选实施例进行详细描述。
图2A到2G是剖面图，表示根据本发明制造薄膜晶体管的一种方法。
具体实施方式
参照图2A，一个缓冲层22和一有源层24依次沉积在一个衬底20上。缓冲层22由SiO2制成，而且沉积厚度为2000。有源层24通过沉积500-700厚度的非晶硅以及通过根据激光或固态相位增长法进行的结晶而形成。在有源层24形成之后，一个门绝缘层26沉积在有源层24上。SiO2或SiNx(1≤x≤4)通常被用作门绝缘层26。
下面，如图2B所示，由Al、多晶硅、Ta或Mo制成的一个栅电极28形成在门绝缘层26的一个预定部分。该栅电极28用一个光刻胶层30由光刻方法形成。
被沉积以形成栅电极28的光刻胶层30通过不迁移加热而被回流。然后，如图2C所示，光刻胶层30向下熔化到侧部位置并被涂覆在栅电极28的侧面。在该情况中，通过一种等离子离子-喷射方法，即一个高浓度离子喷射在有源层24的两个边形成一个接触层32。
接着，如图2d所示，当一个回流的光刻胶层30′被移走时，被该回流光刻胶层30′遮蔽的有源层24的一部分被暴露，而且有源层24的暴露部分通过再次利用低浓度的离子-喷射变成一个轻掺杂漏(LDD)区域34。
然后，如图2E所示，沉积一层间绝缘层36以覆盖栅电极28。层间绝缘层36也由SiNx(1≤x≤4)或SiO2组成。
在完成层间绝缘层36的沉积之后，根据光刻方法在层间绝缘层36的一个预定部分形成一个接触孔。
最后，在该接触孔按顺序沉积并构建一个第一金属层38、一个ITO层40和一个第二金属层42。最好是，第一金属层38由Ag、Al和Au中的一种制成并且厚度低于50，而且第二金属层42由Ag、Al和Au中的一种制成并且厚度低于50。另外，ITO层40的厚度大致为400。因此，源、漏和像素电极由介入栅电极28而形成。
在此处，第一金属层38形成为一个薄膜，但是出于透射率的缘故厚度最好低于50。此外，第二金属层42被设计得在一电镀过程中易于涂覆金属，其后将被描述，并且厚度低于50。
其间，三层薄膜，即一个第一金属层/一个ITO层/一个第二金属层被顺次沉积并构建，从而该三层薄膜本身作为源电极、漏电极和像素电极。更详细地说，第一个金属层用作源或漏电极，ITO层用作像素电极。容易理解，用于制造一个通路孔的传统掩模过程被省略了，其中通路孔用于连接由一个层间绝缘层隔开的漏电极和像素电极。
此外，一旦三层薄膜被构建，源电极、漏电极以及像素电极同时被确定。因此，传统的两个掩模过程能被减少为一个过程，传统过程中的一个用于构建源电极以及漏电极，另一个用于像素电极。
而且，本发明的另一个特征是使用电镀方法，用于在第二金属层42上沉积数据线44。这种电镀方法通过给浸在电解液中的金属棒充电而进行。当这些棒被充电时，电流有选择地施加到连接数据线44的源电极部分，从而涂覆该金属层。因此，数据线44中的电阻能被轻易地降低，从而使阻容延迟减到最小。这里，在本发明中，尽管已经描述了数据线形成在源电极，但该数据线也可以形成在数据电极中。
而且，在本发明中，描述了第一金属层/ITO层/第二金属层的三层薄膜结构。然而，一个第一金属层/ITO层的两层薄膜结构也能采用，并且第二金属层能有选择地被涂覆在源电极或漏电极上。随后根据电镀方法在第二金属层制造数据线的方法与前面的描述相同。
结果，通过使用本发明中的三层薄膜，具有高掺杂的源和漏极接触区域的多晶薄膜和ITO层之间的接触电阻，以及ITO层和数据线之间的接触电阻，以及通过电镀方法的数据线的电阻能被降低。此外，因为金属层的厚度薄，所以金属层有透明导体特性，从而获得大致90％的光透射率。
如上所述，根据本发明，通过在形成一个接触孔之后形成一个同时用作一个源电极、一个漏电极以及一个像素电极的三层薄膜，制造步骤中的光刻工艺能被省略。
另外，因为层间的接触电阻和数据线中的线路电阻能被降低，所以它能够解决制造高分辨率板或大尺寸板时所产生的阻容滞延问题。
而且，在本发明中，描述了第一金属层/ITO层/第二金属层的三层薄膜结构。然而，一个第一金属层/ITO层的两层薄膜结构也能采用，并且第二金属层能有选择地被涂覆在源电极或漏电极上。随后根据电镀方法在第二金属层制造数据线的方法与前面的描述相同。
结果，通过使用本发明中的三层薄膜，具有高掺杂的源和漏极接触区域的多晶薄膜和ITO层之间的接触电阻，以及ITO层和数据线之间的接触电阻，以及通过电镀方法的数据线的电阻能被降低。此外，因为金属层的厚度薄，所以金属层有透明导体特性，从而获得大致90％的光透射率。
如上所述，根据本发明，通过在形成一个接触孔之后形成一个同时用作一个源电极、一个漏电极以及一个像素电极的三层薄膜，制造步骤中的光刻工艺能被省略。
另外，因为层间的接触电阻和数据线中的线路电阻能被降低，所以它能够解决制造高分辨率板或大尺寸板时所产生的阻容滞延问题。
Claims (5)
1.一种制造薄膜晶体管的方法，包含下述步骤：
在一个衬底上沉积和结晶一个缓冲层和一个有源层并在该有源层上形成图案；
在该有源层的上表面沉积一个绝缘层并使用一个光刻胶层通过一个光刻工艺在该绝缘层的一个上表面形成一个栅电极；
通过加热沉积在该栅电极上的光刻胶层根据一个回流涂覆栅电极的侧面；
通过等离子体离子喷射在有源层的两边形成具有高掺杂的接触层，将涂覆的栅电极用作一个掩模；
在移去光刻胶层之后通过低浓度的离子喷射在有源层处形成一个轻微掺杂的漏极区域；
在栅电极的一个上表面沉积一个层间绝缘层；
通过在层间绝缘层的预定部分形成一个接触孔来暴露接触层；
通过在一个第一金属层/一个ITO层/一个第二金属层的三层薄膜的接触孔上依次沉积和构造来形成一个源电极、一个漏电极以及一个像素电极；并
通过一种电镀方法在第二金属层上形成一个数据线。
2.如权利要求1所述的方法，其中从包含Ag、Al和Au的组中选出的金属，或者它们的合金被用作金属层。
3.如权利要求1所述的方法，其中第一金属层的厚度低于100。
4.如权利要求1所述的方法，其中ITO层的厚度低于1000。
5.如权利要求1所述的方法，其中第二金属层的厚度低于100。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990055687A KR100313125B1 (ko) | 1999-12-08 | 1999-12-08 | 박막 트랜지스터의 제조 방법 |
| KR55687/1999 | 1999-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1305223A CN1305223A (zh) | 2001-07-25 |
| CN1127126C true CN1127126C (zh) | 2003-11-05 |
Family
ID=19624165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN00134003A Expired - Fee Related CN1127126C (zh) | 1999-12-08 | 2000-12-06 | 制造薄膜晶体管的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6387738B2 (zh) |
| JP (1) | JP4296234B2 (zh) |
| KR (1) | KR100313125B1 (zh) |
| CN (1) | CN1127126C (zh) |
| TW (1) | TW465116B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW447138B (en) * | 2000-04-28 | 2001-07-21 | Unipac Optoelectronics Corp | Manufacturing method of thin-film transistor |
| TW490858B (en) * | 2001-04-26 | 2002-06-11 | Samsung Electronics Co Ltd | Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same |
| US6529326B2 (en) * | 2001-06-13 | 2003-03-04 | Jds Uniphase Corporation | Tunable optical filter |
| DE10154500B4 (de) * | 2001-11-07 | 2004-09-23 | Infineon Technologies Ag | Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand |
| KR100837883B1 (ko) * | 2001-12-31 | 2008-06-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 형성 방법 |
| KR100848100B1 (ko) * | 2002-05-21 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조방법 |
| KR100926309B1 (ko) * | 2002-12-09 | 2009-11-12 | 삼성전자주식회사 | 액정표시장치 및 이의 제조 방법 |
| KR100507344B1 (ko) * | 2003-04-17 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| CN100373633C (zh) * | 2003-08-20 | 2008-03-05 | 友达光电股份有限公司 | 不对称的薄膜晶体管结构 |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100401466C (zh) * | 2005-05-23 | 2008-07-09 | 友达光电股份有限公司 | 薄膜晶体管阵列衬底及其金属层的制作方法 |
| TWI300272B (en) * | 2005-12-23 | 2008-08-21 | Innolux Display Corp | Method of fabricating tft substrate |
| US7699146B1 (en) | 2006-04-02 | 2010-04-20 | Fox Factory, Inc. | Suspension damper having inertia valve and user adjustable pressure-relief |
| TW201003850A (en) * | 2008-07-10 | 2010-01-16 | Au Optronics Corp | Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof |
| JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN102956550B (zh) | 2011-08-18 | 2015-03-25 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
| CN103187423B (zh) | 2013-02-04 | 2016-03-23 | 合肥京东方光电科技有限公司 | 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板 |
| CN104103584A (zh) * | 2014-06-25 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板制作方法 |
| US10424581B2 (en) * | 2016-04-18 | 2019-09-24 | Samsung Electronics Co., Ltd. | Sub 59 MV/decade SI CMOS compatible tunnel FET as footer transistor for power gating |
| CN112002753B (zh) * | 2020-07-27 | 2023-06-27 | 北海惠科光电技术有限公司 | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232923A (ja) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | 表示装置の電極基板の製造方法 |
| JP3231487B2 (ja) * | 1993-06-28 | 2001-11-19 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| US5920085A (en) * | 1996-02-03 | 1999-07-06 | Samsung Electronics Co., Ltd. | Multiple floating gate field effect transistors and methods of operating same |
| KR0177785B1 (ko) * | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| KR100243297B1 (ko) * | 1997-07-28 | 2000-02-01 | 윤종용 | 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 |
| JPH11274503A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 半導体装置 |
-
1999
- 1999-12-08 KR KR1019990055687A patent/KR100313125B1/ko active IP Right Grant
-
2000
- 2000-11-13 TW TW089123916A patent/TW465116B/zh not_active IP Right Cessation
- 2000-11-24 JP JP2000357088A patent/JP4296234B2/ja not_active Expired - Fee Related
- 2000-12-06 CN CN00134003A patent/CN1127126C/zh not_active Expired - Fee Related
- 2000-12-08 US US09/731,756 patent/US6387738B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100313125B1 (ko) | 2001-11-07 |
| US6387738B2 (en) | 2002-05-14 |
| JP2001203362A (ja) | 2001-07-27 |
| KR20010054740A (ko) | 2001-07-02 |
| CN1305223A (zh) | 2001-07-25 |
| JP4296234B2 (ja) | 2009-07-15 |
| TW465116B (en) | 2001-11-21 |
| US20010003658A1 (en) | 2001-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1127126C (zh) | 制造薄膜晶体管的方法 | |
| US6887776B2 (en) | Methods to form metal lines using selective electrochemical deposition | |
| US5874745A (en) | Thin film transistor with carbonaceous gate dielectric | |
| US4624737A (en) | Process for producing thin-film transistor | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| CN1754271A (zh) | 形成薄膜晶体管和相关系统的方法 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| CN104965362A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN101060124A (zh) | 一种tft lcd阵列基板及制造方法 | |
| JP2001127307A (ja) | 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法 | |
| JP2002540630A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN1554975A (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
| JP2003517203A (ja) | トランジスタの製造方法 | |
| CN100339964C (zh) | 具有轻掺杂漏极的金属氧化物半导体的制作方法 | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| CN1716532A (zh) | 制备显示装置的方法 | |
| JPH053136B2 (zh) | ||
| CN1888967A (zh) | 阵列基板的形成方法 | |
| US5466618A (en) | Method for fabricating a thin film transistor for a liquid crystal display | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| US20010036733A1 (en) | Method of fabricating thin-film transistor | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| JP2003270666A (ja) | 液晶ディスプレイの製造法 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20100115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20100115 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121116 Address after: South Korea Gyeonggi Do Yongin Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031105 Termination date: 20191206 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |