TW465116B - Method for manufacturing thin-film transistor - Google Patents
Method for manufacturing thin-film transistor Download PDFInfo
- Publication number
- TW465116B TW465116B TW089123916A TW89123916A TW465116B TW 465116 B TW465116 B TW 465116B TW 089123916 A TW089123916 A TW 089123916A TW 89123916 A TW89123916 A TW 89123916A TW 465116 B TW465116 B TW 465116B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- gate electrode
- forming
- metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 145
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 239000007921 spray Substances 0.000 claims description 10
- 238000005507 spraying Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract 4
- 238000000059 patterning Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Description
4 6 5 i 16 五、發明說明⑴ 本創作是有關一種薄膜電晶體的製造法，尤其是能同 時充當一個源電極、一個漏電極與一個像素電極伟用 明三層式結構的薄膜電晶體製造法。寬極使用之透 由於薄膜電晶體具有分別以驅動像素來改善顯示器品 質之特性’因此業已廣泛地被使用為平面顯示裝置，如有 效矩f.然晶氣示i之复意on/of f開』0^ 薄膜電晶體應符合耐高壓與、〇n/〇f f電流比之規定/此 外’在施加電流時’薄膜電晶體會被金屬與一個多晶矽薄 膜間電阻及層與層間接觸電阻所影響。 根褲薄膜電晶體的類別，有已知的非晶矽電晶體與 多晶矽電晶體，在電子遷移率與可靠性方面，多晶矽電晶 體比非晶矽電晶體有名及性能優於非晶矽電晶體。然而， Μ 由於多晶矽電晶體層須在高溫狀況下形成，因此一般大都 採用非晶矽電晶體。 最近業已開發出利用準分子雷射設備易於在便宜玻璃 基座形成多晶矽的一種技術，因此現在此技術專門用於多 晶溥膜電晶體。 有關多晶矽電晶體’最好有一個共乎面結構，其電 極’如栅電極、源電極與漏電極設置於一個半導體兩側， 共平面結構能將裝置大小減至最小程度並方便獲得包含 PMOS 與關0S 之CMOS。 第1圖顯示傳統共平面結構的一種薄膜電晶體。 在圖中’以薄膜設備噴塗一層氧化層的方式，在—個基座 2之一個表面形成一層緩衝層4，同時以喷塗非晶矽所形成
第7頁
4 1 ] β 五、發明說明（2) 部位 的一個有效層6被喷塗與結晶於镑 上。 包衝層4之一個預定 有效層6被變成多晶妙 型;Λ柵/屬層被嘴塗於絕緣層8上，再以光刻i 理法成，柵金屬層，以形成一個柵電極1〇。 .+二 t’.—t 於有效層6之兩邊，因此在接觸層12間形成—個偏移區、 14。利用充當一個罩蓋之柵電極1〇，以少量摻雜偏移區14 的方式形成一個少量摻雜漏（LLD)區。 表後’一層層間絕緣層1 5被喷塗於栅電極1 〇之一個上 表面上’然後形成和接觸層丨2接觸的一個接觸孔，一層源 電極與一層漏電極16被噴塗與被成型，以完成一種所希望 的薄膜電晶體結構》 有關前述傳統薄膜電晶體的製造處理法’在形成有效 層、形成柵電極、摻雜n+、摻雜η- '摻雜P+ '形成接觸孔 及形成源電極/漏電極等步驟及形成一個通孔、形成一個 像素電極與摻雜Ρ槽等後續步驟中，應使用光刻處理法。 然而.，由於光刻處理法包括光Ρ且電鍍、罩盍曝光矣顯 影/刻蝕等各種不同步驟，因此處理步驟的增加可能導致 嚴重降低生產力與增加故障率。因此業已知出減少製造溥 膜電晶體處理步驟的許多建議，在許多建議案中’已採用 一種方法，以填滿一層I το層的方式從接觸層來形成源與 漏電極，如此可獲得一個簡化的製造步驟。然而在前述案 例中，在高密度摻雜接觸層的邊界，多晶矽薄膜與1 τ〇層
4 65 " 五、發明說明（3) 間有一個接觸電阻的問題 此外，當一個資料键鈾带h 阻之ITO層使用時，—個Rc 大於任何傳統金屬電極電 度或大型板。 細C延遲時間可能產生-個高解折電 因此，本創作的目的在提供 極二—J1漏電極咨一個像素之三】2 J充二電 處理步驟及能降低層與層間接觸m簿少若干 造法。 丧碉電阻之一種溥膜電晶體製 為了達成前述目的，本創作包下 座上喷塗與結晶一層步驟.在〜個基 層的-個上表面喷塗一層 利在 _ 躅 :效層兩個邊緣高度摻雜的方式形成一喷，在 光阻層後，以低濃度離子喷射法，在有效忐一在去除 摻雜漏電極區；在柵電極的一個上 铲:個少量 緣層；以在層間絕緣層一個=噴塗-層層間絕 ，暴露接觸層；以依序在一：』：以 、個第一金屬層/ 一個IT0層/ 一個第二金廢’ /、成1包含 ^薄膜的方式，來形成一個源電極、—個漏雷個三層 電ί i與以—種電鐘法在第二金屬層^ ^ i Ϊ像 在本創作中，第-金屬層的厚度是低於〗_與最t。
4 65 ί -j 五、發明說明（4). 低於5 0A ; ITO層的厚度是低於10〇似與最好低於600A ，此 外’第二金屬層的厚度是低於1〇似與最好低於5(U。 從低電阻Ag、AI與Au組或其合金所選出的一種金屬能 被使用於金屬層。 由於本創作的薄臈電晶體採用能同時充當源、漏與像 電極使用4L三層式薄膜，因此能省略形成一個通孔及形 成一個像素電極的成型步驟，同時能降低J TO層與多晶矽 薄膜間之接觸電阻。 以下將根據所附圖示詳細討論本創作製造法之一個最 佳實施例。 1* 第2A至2G圖為顯示本創作一個膜電晶體製造法之橫斷 面簡圖。 在第2A圖中，一個緩衝層22與一個有效層24是連續被 喷塗於一個基座20上。緩衝層22是以31〇2製成並以2000Λ 厚度噴塗之’而有效層24是以非晶矽所喷塗而成，厚度為 5 0 0 - 7 0 0 A ，並以一種雷射器或固相生長法使其結晶。在 有效層形成後，將一層柵絕緣層26喷塗於有效層24上，柵 絕緣層26通常是採用Si 02或SiNx (1 g X s 4)。 其次’如第2B圖所示者為以A1所製成之一個柵電極 28 ’夕b日石夕、Ta或Mo疋被形成於栖絕緣層26之一個預定部 位上’而柵電極28是以一種光刻法所形成，並有一個光阻 層30 0 形成拇電極28所喷塗之光阻層30是以加熱方式而非移 動方式回流，如第2C圖所示者，光阻層3〇被熔化至側邊位 Ιϋ^Ι ^10 I -- 4 65 1 ；| ; --^-— 五、發明說明（5) 置與被覆蓋 濃度離子喷 層32形成於 其次， 移動時，由 露出來，同 • '· · '.· .... 部份成為一 如第2E 緣層3 6，g 成，在層間 形成於層間 於柵電極2 8側表面上v在此狀況下，以一種高 射方式充當等離子（電槳）噴射法，使一層接觸 有效層24之兩邊。 當一層回流光阻層30,以如第ld圖所示方式被 回流光阻層3 0 ’所遮蔽有效層2 4的一部份被暴 時再..度以於濃度離子噴射法使有效層心的暴露 個少量摻雜漏（LDD)區34 Γ : 圖所示者為覆蓋柵電極28所喷塗之一層層間絕 間絕緣層也是以S i N X ( 1 $ X $ 4 )或S i 〇2所製 絕緣層3 6喷考完成後’以光刻法使一個接觸孔 絕緣層3 6之一個預定部位上。 最後，一層第一金屬層38、一層I TO層40與一層第二 金屬層42連續被喷塗與成形於接觸孔上。第一金屬層38最 好是以精選Ag、A1或Au製成，厚度小於50A與第二金屬層 42最好是以精選Ag、A1或“製成，厚度小於5(U 。此外， I TO層40之厚度约為4〇〇Α ，因此源電極、漏電極與像素電 極是以插入柵電極2 8的方式所形成。 第一..金屬層3.8在此形成一個薄蹲因為透明度之故， 厚度最好小於50A ，此外，第二金屬層42是設計用來在下 文說明的電鍍過程中易於電鍍金屬與形成厚度在50A以 下。 同時，三層式薄膜層，即一層第一金屬層、一層IT0 層與一層第二金屬層依序被喷塗與成形’而成為源電極、 漏電極與像素電極之三層薄膜。尤其是第一金屬層充當源
第11頁 β 4 65 ί
五、發明說明（6) ::或漏電極’而ΙΤ0層則是充當像素電極。 了解可以省略製造—個通孔以連接由— D很谷易 隔漏電極和像素電極之傳統遮蔽處理法。^絕緣層所分 此外，三層式薄臈是被立即成型 ίΐί:極同議，因此傳統的兩種遮蔽處理法漏= :1?Λ極辞見t费苎另一是用以成型像素^ 減少為一種處理法。 .一Λ主彳豕.言電極’可 塗資ίΐ:另一特性就是使用電鍍法在第二金屬層42上喷 :式來執行，，金屬棒帶電； = = =所連接源電極之部份，如此就能Π =加： η!降低資料線44電阻’以將肋延遲時間減至最低程 _ :ίΐ創作中，雖然已說明資料線是在源電極上形成， 但資料線亦可在資料電極上形成。 同時，在本創作中是說明第一金屬層/ ϊτο層/第二金 屬層之三層，薄臈結構，但也可採用第一金屬層/ΙΤ0層之 一種兩層式薄膜結構，同時第二金屬層能以選擇方式被鍍 在源電極或漏電極上。依電鍍法處理之第二金屬層實料線 以後製造步驟和前述說明完全相同。 因此，利用本創作之三層式薄膜，含有高度摻雜源與 漏電極接觸區之多晶薄膜和I TO層間與丨層和資料線間之 接觸電阻能被降的和以電鍍法所降的資料線電阻一樣低。 此外’由於金屬層厚度是薄的，因此金屬層具有透明導體 的特性’因此可獲得約9〇%的透光度。
第12頁 發明説$ ㈣成同極：：個漏電極與 1個接：：ί極 “所述：根據本創作内容，在形成-個接觸孔後 漩-盛々祛如▲ 包便興一個像素電極 使用之一们一層式溥臊％，即可省略製造步驟中的光刻處 理步驟。
此外，由於層與資料線的線電阻間之接觸電阻能被降 低，因此能解決在製造高解析度板與大型板時所產生的RC .........圓 延遲時間問題^
第13頁 4 65 " 6
第14頁
Claims (1)
- 六、申請專利範圍 1.—種製造薄膜電晶體的方法，七> J々法’包括以下步驟： 在一個基座上喷塗與結晶一層 / Z 並成型有效層；層緩衝層和一層有效 在有效層的一個上表面啥涂— 層光阻層以光刻法在絕緣層的一個上而 '層並利用一 極； 個上表面形成一個柵電 '' · ·,.· ...... ； .·.. .. ^ 以回流法加熱喷塗於柵電極上光阻層的方式來還 蓋栅電極之侧表面； 喝]万式不覆 、 利用充當一個罩蓋之覆蓋栅電極，以等離子喷射 法在有效層兩個邊緣高度摻.雜的方式形声—個接觸層〆 在去除光阻層後，以低濃度離子喷射法，在 層形成一個少量換雜漏電極區； ’ 在柵電極的一個上表面上喷塗一層層間絕緣層； 以在層間絕緣層一個預定部位形成—個接觸孔的 方式來暴露接觸層； ' 以依序在一個接觸孔上喷塗與成型包含一個第— 金屬層/ 一個ITO層/ 一個第二金屬層之一個三層式薄膜的 方式.，來形成一個源電極、一個漏電極與一個像素電極； 與 ’ 以一種電鍍法在第二金屬層形成一個資料線。 2. 如申請專利範圍第—項所述之方法，其從Ag、A1 與Au組或其合金所選擇的金屬被充當金屬層之金屬使用。 3. 如申請專利範圍第一項所述之方法’其第一金屬 層的厚度是低於10 0A。六、申請專利範圍 4. 如申請專利範圍第一項所述之方法，其ΙΤΟ層的厚 度是低於1 0 0 0Α 。 5. 如申請專利範圍第一項所述之方法，其第二金屬 層的厚度是低於100Α 。第16頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990055687A KR100313125B1 (ko) | 1999-12-08 | 1999-12-08 | 박막 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW465116B true TW465116B (en) | 2001-11-21 |
Family
ID=19624165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089123916A TW465116B (en) | 1999-12-08 | 2000-11-13 | Method for manufacturing thin-film transistor |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6387738B2 (zh) |
| JP (1) | JP4296234B2 (zh) |
| KR (1) | KR100313125B1 (zh) |
| CN (1) | CN1127126C (zh) |
| TW (1) | TW465116B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW447138B (en) * | 2000-04-28 | 2001-07-21 | Unipac Optoelectronics Corp | Manufacturing method of thin-film transistor |
| TW490858B (en) * | 2001-04-26 | 2002-06-11 | Samsung Electronics Co Ltd | Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same |
| US6529326B2 (en) * | 2001-06-13 | 2003-03-04 | Jds Uniphase Corporation | Tunable optical filter |
| DE10154500B4 (de) * | 2001-11-07 | 2004-09-23 | Infineon Technologies Ag | Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand |
| KR100837883B1 (ko) * | 2001-12-31 | 2008-06-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 형성 방법 |
| KR100848100B1 (ko) * | 2002-05-21 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조방법 |
| KR100926309B1 (ko) * | 2002-12-09 | 2009-11-12 | 삼성전자주식회사 | 액정표시장치 및 이의 제조 방법 |
| KR100507344B1 (ko) * | 2003-04-17 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| CN100481515C (zh) * | 2003-08-20 | 2009-04-22 | 友达光电股份有限公司 | 不对称的薄膜晶体管结构 |
| US7172913B2 (en) * | 2004-03-19 | 2007-02-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100401466C (zh) * | 2005-05-23 | 2008-07-09 | 友达光电股份有限公司 | 薄膜晶体管阵列衬底及其金属层的制作方法 |
| TWI300272B (en) * | 2005-12-23 | 2008-08-21 | Innolux Display Corp | Method of fabricating tft substrate |
| US7699146B1 (en) | 2006-04-02 | 2010-04-20 | Fox Factory, Inc. | Suspension damper having inertia valve and user adjustable pressure-relief |
| TW201003850A (en) * | 2008-07-10 | 2010-01-16 | Au Optronics Corp | Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof |
| JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN102956550B (zh) | 2011-08-18 | 2015-03-25 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
| CN103187423B (zh) | 2013-02-04 | 2016-03-23 | 合肥京东方光电科技有限公司 | 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板 |
| CN104103584A (zh) * | 2014-06-25 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板制作方法 |
| US10424581B2 (en) * | 2016-04-18 | 2019-09-24 | Samsung Electronics Co., Ltd. | Sub 59 MV/decade SI CMOS compatible tunnel FET as footer transistor for power gating |
| CN112002753B (zh) * | 2020-07-27 | 2023-06-27 | 北海惠科光电技术有限公司 | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232923A (ja) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | 表示装置の電極基板の製造方法 |
| JP3231487B2 (ja) * | 1993-06-28 | 2001-11-19 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| KR0177785B1 (ko) * | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| US5920085A (en) * | 1996-02-03 | 1999-07-06 | Samsung Electronics Co., Ltd. | Multiple floating gate field effect transistors and methods of operating same |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| KR100243297B1 (ko) * | 1997-07-28 | 2000-02-01 | 윤종용 | 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 |
| JPH11274503A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | 半導体装置 |
-
1999
- 1999-12-08 KR KR1019990055687A patent/KR100313125B1/ko active IP Right Grant
-
2000
- 2000-11-13 TW TW089123916A patent/TW465116B/zh not_active IP Right Cessation
- 2000-11-24 JP JP2000357088A patent/JP4296234B2/ja not_active Expired - Fee Related
- 2000-12-06 CN CN00134003A patent/CN1127126C/zh not_active Expired - Fee Related
- 2000-12-08 US US09/731,756 patent/US6387738B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001203362A (ja) | 2001-07-27 |
| US6387738B2 (en) | 2002-05-14 |
| KR20010054740A (ko) | 2001-07-02 |
| CN1305223A (zh) | 2001-07-25 |
| JP4296234B2 (ja) | 2009-07-15 |
| KR100313125B1 (ko) | 2001-11-07 |
| CN1127126C (zh) | 2003-11-05 |
| US20010003658A1 (en) | 2001-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW465116B (en) | Method for manufacturing thin-film transistor | |
| TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
| TWI285784B (en) | Method for manufacturing thin film transistor allay | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| WO2016192471A1 (zh) | 一种阵列基板及其制备方法、显示装置及其制备方法 | |
| TW200814330A (en) | A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display | |
| CN110010626A (zh) | 显示基板及其制作方法、显示装置 | |
| TW200407960A (en) | Method of forming a liquid crystal display | |
| WO2015010427A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN110462830A (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
| CN109244103A (zh) | 光敏传感器及其制作方法、电子设备 | |
| EP2609641A1 (en) | Self-aligned coverage of opaque conductive areas | |
| CN109712930B (zh) | 显示基板及其制作方法、显示装置 | |
| KR20110090408A (ko) | 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN109585699B (zh) | Oled显示面板及其制造方法、显示装置 | |
| CN107302061A (zh) | Oled显示基板及其制作方法、显示装置 | |
| TW200410420A (en) | Rubbing machine with realigning functions of rubbing method for manufacturing x-ray detector | |
| WO2017041447A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN110112072B (zh) | 阵列基板的制造方法和阵列基板 | |
| CN203659865U (zh) | 一种阵列基板和显示装置 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100333248B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2005078051A (ja) | 薄膜トランジスタ液晶ディスプレイのアレイパネル製造方法 | |
| JPH0815721A (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| TWI334647B (en) | Method for manufacturing pixel structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |