JPH11274503A

JPH11274503A - 半導体装置

Info

Publication number: JPH11274503A
Application number: JP7282798A
Authority: JP
Inventors: Mitsushi Ikeda; 光志池田; Yoshihisa Mizutani; 嘉久水谷; Tomomasa Ueda; 知正上田; Takami Yamaji; 貴美山路; Naohiko Endo; 尚彦遠藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-20
Filing date: 1998-03-20
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】スイッチング素子用の半導体島パターンを形
成するためのマスク合わせが不要で、しかも光リークの
改善された液晶表示装置およびその製造方法を提供する
こと。【解決手段】半導体島パターンが自己整合により形成
されている半導体装置および半導体装置の製造方法によ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にプラスチック
基板や大型基板を使用したアクティブマトリックス型液
晶表示装置のスイッング素子に適した半導体装置に関す
る。

【０００２】

【従来の技術】安価な非結晶質のガラス基板上に、低温
成膜可能なアモルファスシリコン（ａ−Ｓｉ）膜を用い
て薄膜トランジスタ（ＴＦＴ）をスイッチング素子とし
て設けたアクティブマトリクス型液晶表示装置は、反射
型や大面積、高精細、高画質かつ安価なパネルディスプ
レイ（フラット型テレビジョン）を実現できる可能性が
あるところから、近年注目を集めている。アクティブマ
トリクス型液晶表示装置は、携帯用機器に用いる場合に
基板としてプラスチック板を用いることにより軽量化が
可能になる。

【０００３】しかしながら、基板をプラスチック板で構
成した場合には変形が大きく、また、プラスチック基板
に限らず、大面積のディスプレイを構成する場合には基
板端での変形が大きくなり、ＴＦＴ液晶表示装置を形成
するためのマスク合わせの際に合わせずれが生ずる。

【０００４】また、ａ−Ｓｉは、光起電力を有するた
め、ａ−Ｓｉに光が入射すると光電流によるリーク電流
が生ずるという問題もある。特に、図１０の従来例に示
したように、ソース・ドレイン電極の間でゲート電極外
にはみだしたａ−Ｓｉからなる領域２７で光リークの発
生が大きい。

【０００５】

【発明が解決しようとする課題】上記のように、プラス
チック基板や大面積の基板を用いてアクティブマトリク
ス型液晶表示装置を製造する場合には、基板変形が大き
いためにマスク合わせの際に合わせずれが生ずるという
問題がある。

【０００６】本発明は、かかる従来の技術的課題を解決
すべくなされたもので、プラスチック基板や大面積の基
板を用いてアクティブマトリクス型液晶表示装置を構成
する際に、スイッチング素子用の半導体島パターンを形
成するためのマスク合わせが不要な半導体装置を提供す
ることを目的とする。

【０００７】また、本発明は、プラスチック基板や大面
積の基板を用いてアクティブマトリクス型液晶表示装置
を構成する際に、スイッチング素子用の半導体島パター
ンを形成するためのマスク合わせが不要で、しかも光リ
ークの改善された半導体装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記問題を解決するた
め、請求項１記載の半導体装置は、基板上に、ゲート電
極を形成し、該ゲート電極上に、ゲート絶縁膜、チャネ
ル層およびオーミックコンタクト層を介してソース電極
とドレイン電極を設けてなる半導体装置において、前記
ソース電極と前記ドレイン電極間の狭ギャップ部分にの
み半導体島パターンを自己整合により形成してなること
を特徴とする。

【０００９】請求項１の半導体装置によれば、半導体島
パターンが自己整合により形成されているので、プラス
チック基板やプラスチックに限らず大型基板の場合で
も、マスクずれの問題なく半導体島パターンを形成し得
る。

【００１０】請求項２記載の半導体装置は、基板上に、
ゲート電極を形成し、該ゲート電極上に、ゲート絶縁
膜、チャネル層およびオーミックコンタクト層を介して
ソース電極とドレイン電極を設けてなる半導体装置にお
いて、前記ソース電極と前記ドレイン電極間の狭ギャッ
プ部分および前記両電極から等距離の領域にのみ半導体
島パターンを自己整合により形成してなることを特徴と
する。

【００１１】請求項２記載の半導体装置によれば、ソー
ス電極とドレイン電極間の狭ギャップ部分に限らず、ソ
ース電極とドレイン電極の対向しない側及び信号線の側
面にも半導体島パターンが延在する。この半導体島パタ
ーンの広がりはソース電極とドレイン電極間の距離すな
わちチャネルの１／２以上有ることが望ましい。具体的
には、０．５〜１０μｍ程度が望ましい。液晶表示装置
用の基板を構成する場合には、この上にＩＴＯをスパッ
タして画素電極にも半導体島パターンを延在させ得る。

【００１２】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、前記半導体島パター
ンの寸法が、前記ゲート電極のそれより小さいことを特
徴とする。

【００１３】また、請求項４記載の半導体装置は、請求
項１乃至３のいずれか１項記載の半導体装置において、
前記ソース電極および／またはドレイン電極が、前記ゲ
ート電極のパターン内で屈曲して互いに平行に形成され
ており、前記半導体島パターンは前記屈曲したソース電
極と前記ドレイン電極間の狭ギャップ部分にのみ、また
は狭ギャップ部分と前記両電極から等距離の領域にのみ
自己整合により形成してなることを特徴とする。

【００１４】請求項３または４記載の半導体装置によれ
ば、ソース電極とドレイン電極に挟まれた部分及び電極
の下のみ並びにゲート線の幅内に半導体島パターンを残
すことにより、光リークに強い自己整合半導体装置を形
成できる。

【００１５】また、本発明の半導体装置は、例えば、基
板上にゲート電極を形成する工程と、前記ゲート電極上
にゲート絶縁膜、アモルファスシリコン層、オーミック
層ならびに電極層を形成する工程と、前記電極層からソ
ース電極とドレイン電極を形成し、該ソース電極とドレ
イン電極に挟まれた部分にマスクとなる物質を形成し
て、自己整合によりアモルファスシリコンの島を形成す
る工程と、前記マスクとなる物質を除去する工程と、前
記ソース電極と前記ドレイン電極間のオーミックコンタ
クト層を除去する工程とにより構成することができる。
この製造方法によれば、ソース電極とドレイン電極に挟
まれた部分にマスクとなる物質を存在させて、自己整合
によりアモルファスシリコンの島を形成している。した
がって、プラスチック基板やプラスチックに限らず大型
基板の場合でも、マスクずれの問題なく半導体島パター
ンを形成し得る。マスクとなる物質は、ソース電極とド
レイン電極上にも存在させておくことが望ましい。上記
半導体装置の製造方法を用いた場合には、ソース電極と
ドレイン電極に挟まれた部分にマスクとなる物質を存在
させて、自己整合によりアモルファスシリコンの島を形
成しているので、プラスチック基板やプラスチックに限
らず大型基板の場合でもマスクずれの問題なく半導体島
パターンが形成され、基板内でのＴＦＴ特性が均一な半
導体装置の製造方法を提供することができる。また、半
導体島用のマスクを必要としないために製造行程が短縮
されるので、生産性に優れた半導体装置の製造方法を提
供することができる。また、本半導体装置の製造方法を
液晶等の表示装置の製造に適用した場合には、均一で画
質の高い表示装置を得ることができる。

【００１６】さらに、本発明の半導体装置は、例えば、
基板上にゲート電極を形成する工程と、前記ゲート電極
上にゲート絶縁膜、アモルファスシリコン層、オーミッ
ク層ならびに電極層を形成する工程と、前記電極層から
ソース電極とドレイン電極を形成し、該ソース電極とド
レイン電極に挟まれた部分およびこれら両電極から等距
離にある領域にマスクとなる物質を形成して、自己整合
によりアモルファスシリコンの島を形成する工程と、前
記マスクとなる物質を除去する工程と、前記ソース電極
と前記ドレイン電極間のオーミックコンタクト層を除去
する工程とにより構成するとができる。この製造方法に
よれば、ソース電極とドレイン電極に挟まれた部分にマ
スクとなる物質を存在させて、自己整合によりアモルフ
ァスシリコンの島を形成している。したがって、プラス
チック基板やプラスチックに限らず大型基板の場合で
も、マスクずれの問題なく半導体島パターンを形成し得
る。マスクとなる物質は、ソース電極とドレイン電極上
にも存在させておくことが望ましい。上記半導体装置の
製造方法を用いた場合には、ソース電極とドレイン電極
に挟まれた部分にマスクとなる物質を存在させて、自己
整合によりアモルファスシリコンの島を形成しているの
で、プラスチック基板やプラスチックに限らず大型基板
の場合でもマスクずれの問題なく半導体島パターンが形
成され、基板内でのＴＦＴ特性が均一な半導体装置の製
造方法を提供することができる。また、半導体島用のマ
スクを必要としないために製造行程が短縮されるので、
生産性に優れた半導体装置の製造方法を提供することが
できる。また、本半導体装置の製造方法を液晶等の表示
装置の製造に適用した場合には、均一で画質の高い表示
装置を得ることができる。

【００１７】また、上記製造方法の場合には、マスクと
なる物質を、ソース電極とドレイン電極の形成に用いた
熱溶融性または溶剤可溶性のレジストとすることも可能
である。このとき、マスクとなる物質を、ソース電極と
ドレイン電極の形成に用いた熱溶融性または溶剤可溶性
のレジストとしたことにより、自己整合によるアモルフ
ァスシリコンの島を形成できるので、プラスチック基板
やプラスチックに限らず大型基板の場合でも、ソース・
ドレイン電極とのマスクずれの問題なくさらに経済的
に、半導体島パターンが形成された半導体装置を得るこ
とができる。また、ポリシリコンＴＦＴのＬＤＤ領域を
マスクの増加なく形成できるため、製造工程を簡略化で
きコストの削減に有効となる。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。なお、本発明は、その要
旨を逸脱しない限り、以下の実施の形態に限定されるも
のではない。（実施の形態１）図１および図２を用いて、本実施の形
態について説明する。なお、図１は、図２におけるＡ−
Ｂ線に沿って切断した断面として示されている。

【００１９】はじめに、プラスチックの基板１上に、Ｍ
ｏＴａ、Ｃｕ、Ａｌ合金あるいはＭｏＷ等を３０００オ
ングストローム堆積させ、公知のフォトリソグラフィ技
術によりエッチングを行って、ゲート電極２ａ、Ｃｓ線
２ｂおよびアドレス線２ｃを形成した。次に、ＳｉＯｘ
を３０００オングストローム、ＳｉＮｘを５００オング
ストロームにわたりプラズマＣＶＤ法により積層して絶
縁膜３を形成した後、ａ−Ｓｉ層４を１０００オングス
トローム、ｎ＋ａ−Ｓｉ層５を５００オングストロー
ム、Ｃｒ層６を５００オングストロームにわたり順次堆
積した。次に、コンタクト部のＣｒ層６、ｎ＋ａ−Ｓｉ
層５、ａ−Ｓｉ層４およびＳｉＮｘ／ＳｉＯｘからなる
絶縁層３をエッチングしてコンタクトホールを形成し
た。なお、ｎ＋ａ−Ｓｉ層５上に設けられる金属はこの
段階で形成するようにしてもよい。ここで、該金属とし
てはＣｒの他に、ｎ＋ａ−Ｓｉ層５とのオーミック性の
よいＭｏ、ＷおよびＴｉ等の高融点金属等を用いること
ができる。次に、スパッタにより、Ｃｒ層６上に４００
０オングストロームにわたりＡｌ層７を形成した。次い
で、Ａｌ層７上にレジスト８を積層し、該レジスト８に
よりソース電極９およびドレイン電極１０のパターンを
形成し（図１（ａ））、９０〜１２０℃でベーキングし
た後にＡｌ層７をエッチングした（図１（ｂ））。

【００２０】次に、レジスト８を加熱して溶解し、該レ
ジスト８をだれさせてソース電極９およびドレイン電極
１０の対向した領域に互いに付着するようにした（図１
（ｃ））。

【００２１】次いで、上記レジストパターンをマスクに
Ｃｒ層６、ｎ＋ａ−Ｓｉ層５およびａ−Ｓｉ層４をエッ
チングしてａ−Ｓｉの島を形成した（図１（ｄ））。こ
のとき、図２において斜線として示したように、ソース
電極９およびドレイン電極１０の対抗しない側、および
信号線１１の側面にもレジスト８が広がることになる
が、該レジスト８の広がりはソース電極９およびドレイ
ン電極間の距離、すなわちチャネルの１／２以上有れば
よく、０．５〜１０μｍ程度の幅であればよい。最後
に、該レジスト８、Ａｌ層７に覆われたＣｒ層６および
ｎ＋ａ−Ｓｉ層５を除去するとともに、この上にＩＴＯ
をスパッタして画素電極１２を形成した（図１
（ｅ））。なお、本実施の形態において、Ａｌ層７をマ
スクとしてＣｒ層６をウエットエッチングし、ｎ＋ａ−
Ｓｉ層５はドライエッチングにより除去したが、他のエ
ッチング方法を用いてもよい。

【００２２】また、レジスト８は熱により溶解したが、
レジスト８は、例えば薬品により化学的に溶解してもよ
い。このような薬品としては、例えば、トルエンおよび
キシレン等の溶解性の低い溶剤にエチルアルコールまた
はイソプロピルアルコールを５〜５０％混合した溶液を
挙げることができる。また、薬品等による処理時間は、
該薬品の混合組成により適宜選択すればよい。このとき
は、化学的な溶解によりソース電極およびドレイン電極
上のレジストを相互に溶着した後にベーキングすること
になる。

【００２３】ここで、上記工程を対角４０インチの高精
細ＴＦＴ−ＬＣＤに適用した。プラスチック基板を用い
た場合には、該プラスチック基板の変形が著しいため、
通常のフォトリソグラフィ工程ではマスクを十分に合わ
すことができないが、本実施の形態によれば、ほぼ完全
に自己整合することができた。

【００２４】こうしてＴＦＴを形成することにより、ソ
ース電極、ドレイン電極およびａ−Ｓｉからなるゲート
絶緑膜、ゲート電極により形成されるＴＦＴの浮遊容量
を基板内でほぼ同じ値とすることができた。これは、ゲ
ート電極に対し対向する電極となるａ−Ｓｉ層の蓄積層
を同じ面積とできたためである。また、本実施の形態に
よれば、裏面露光型の自己整合と異なり基板が透明でな
くても自己整合ＴＦＴを形成することが可能である。

【００２５】（実施の形態２）実施の形態１に示したレ
ジストの溶解による方法の他、スピンオングラス、ＮＨ
₄Ｆ水溶液等をスピンコートすることにより、ソース電
極およびドレイン電極間のみに、ＳｉＯ₂等の物質を形
成してマスクとすることもできる。また、このとき、上
記物質はソース電極およびドレイン電極間のみに厚く形
成されるため、軽くエッチングしてソース電極およびド
レイン電極間のみに残すことによりマスクとして使用す
ることもできる。

【００２６】ここで、図３および図４を用いて、上記原
理を応用した実施の形態について説明する。なお、図３
は、図４におけるＣ−Ｄ線に沿って切断した断面として
示されている。

【００２７】はじめに、ガラスの基板１上に、ＭｏＴ
ａ、Ｃｕ、Ａｌ合金あるいはＭｏＷ等を３０００オング
ストローム堆積させ、公知のフォトリソグラフィ技術に
よりエッチングを行って、ゲート電極２ａ、Ｃｓ線２ｂ
およびアドレス線２ｃを形成した。次に、ＳｉＯｘを３
０００オングストローム、ＳｉＮｘを５００オングスト
ロームにわたりプラズマＣＶＤ法により積層して絶縁膜
３を形成した後、アンドープａ−Ｓｉ層４を１０００オ
ングストローム、ｎ＋ａ−Ｓｉ層５を５００オングスト
ローム、Ｃｒ層６を５００オングストロームにわたり順
次堆積した。次に、コンタクト部のＣｒ層６、ｎ＋ａ−
Ｓｉ層５、ａ−Ｓｉ層４およびＳｉＮｘ／ＳｉＯｘから
なる絶縁層３をエッチングしてコンタクトホールを形成
した。なお、ｎ＋ａ−Ｓｉ層５上に設けられる金属はこ
の段階で形成するようにしてもよい。ここで、該金属と
してはＣｒの他に、ｎ＋ａ−Ｓｉ層５とのオーミック性
のよいＭｏ、ＷおよびＴｉ等の高融点金属等を用いるこ
とができる。次に、スパッタにより、Ｃｒ層６上に４０
００オングストロームにわたりＡｌ層７を形成した。次
いで、Ａｌ層７上にレジスト８を積層し、該レジスト８
によりソース電極９およびドレイン電極１０のパターン
を形成し（図３（ａ））、９０〜１２０℃でベーキング
した後にＡｌ層７をエッチングした（図３（ｂ））。

【００２８】次に、信号線１１を電極としてポリマー１
３を電着で形成し、該ポリマー１３を、ソース電極９お
よびドレイン電極１０間の側面に堆積させ、互いに付着
するまで形成した（図３（ｃ））。なお、ソース電極９
およびドレイン電極１０間のみにａ−Ｓｉ層４を残す方
法は、上述のレジストの溶解、薬剤による表面張力の利
用および電着等、特に限定されるものではない。また、
半導体は、ａ−Ｓｉだけでなく、例えば、ｐ−Ｓｉ、Ｃ
ｄＳおよびＣｄＳｅでもよい。また、該方法により形成
するＴＦＴは画素に適用するだけでなく、周辺のショー
トリングＴＦＴやセンサ用のＴＦＴ等にも同様に適用で
きるのはもちろんである。また、基板としては透明基板
に限らず、不透明な基板でもよい。

【００２９】次いで、上記レジストパターンおよびポリ
マー１３をマスクにＣｒ層６、ｎ＋ａ−Ｓｉ層５および
ａ−Ｓｉ層４をエッチングしてａ−Ｓｉの島を形成する
とともに、該レジストパターンおよびポリマー１３を除
去した（図３（ｄ））。

【００３０】最後に、Ａｌ層７に覆われたＣｒ層６およ
びｎ＋ａ−Ｓｉ層５を除去するとともに、この上にＩＴ
Ｏをスパッタして画素電極１２を形成し（図３
（ｅ））、図４に示したＴＦＴを構成した。

【００３１】ここで、上記工程を対角４０インチの高精
細ＴＦＴ−ＬＣＤに適用した。ガラスは５×１０^−５の
熱膨張係数を持つため、３℃の変化で１３０μｍ以上の
熱変形が発生することから、通常のフォトリソグラフィ
工程ではマスクを十分に合わすことができないが、本実
施の形態に係るレジストの溶解、マスク材のデポを用い
る製法により、ほぼ完全に自己整合することができた。

【００３２】こうしてＴＦＴを形成することにより、ソ
ース電極、ドレイン電極およびａ−Ｓｉからなるゲート
絶緑膜、ゲート電極により形成されるＴＦＴの浮遊容量
を基板内でほぼ同じ値とすることができた。これは、ゲ
ート電極に対し対向する電極となるａ−Ｓｉ層の蓄積層
を同じ面積とできたためである。また、本実施の形態に
よれば、裏面露光型の自己整合と異なり基板が透明でな
くても自己整合ＴＦＴを形成することが可能である。

【００３３】（実施の形態３）実施の形態１と同様にし
てＴＦＴを構成した。

【００３４】しかしながら、本実施の形態においては、
図５および図６に示したように、ソース電極９およびド
レイン電極１０の形状を、ＴＦＴの半導体の島の部分の
みの間隔が狭くなるように形成したことにより、溶解し
たレジストはソース電極９およびドレイン電極１０間の
狭くなった領域のみで融合し、該領域のみに半導体の島
が形成された。このとき、ソース電極またはドレイン電
極の形状は、例えば、片側のみ、または両側が屈曲する
ように形成すればよい。また、図５に示すように、ソー
ス電極９またはドレイン電極１０の少なくとも一方を折
り曲げることによりチャネル幅を広く形成するか、図６
に示すように、ソース電極９およびドレイン電極１０を
ともに折り曲げてチャネル幅を広く形成することもでき
る。

【００３５】また、本実施の形態においては、実施の形
態２に示したようにＴＦＴを構成することもでき、この
場合には、ソース電極９およびドレイン電極１０のＡｌ
層７およびＣｒ層６をエッチングした後に、信号線１１
を電極としてポリマーを電着で堆積し、該ポリマーをソ
ース電極９およびドレイン電極１０の側面に堆積させて
互いに付着するまで形成して、その後、電着されたポリ
マーをマスクとしてａ−Ｓｉ層４をエッチングすればよ
いが、例えば、レジストの溶解、有機膜の電着の他にス
ピンオングラス、ＮＨ₄Ｆ水溶液等をスピンコートする
ことにより、ソース電極およびドレイン電極間のみにＳ
ｉＯ₂等の物質を形成してマスクとすることもできる。
このとき、該物質は、ソース電極およびドレイン電極間
のみに厚く形成されることから、軽いエッチングを施す
ことにより、ソース電極およびドレイン電極間のみに残
ったマスクとして使用でき、ソース電極およびドレイン
電極間のみに半導体の島が残り信号線から半導体がはみ
出さないパターンを形成することができる。

【００３６】なお、上述したように、ソース電極および
ドレイン電極間のみにａ−Ｓｉ層４を残す方法として
は、例えば、上記レジストの溶解、薬剤の表面張力の利
用および電着による方法等、特に限定されるものではな
い。また、半導体は、ａ−Ｓｉだけでなく、例えば、ｐ
−Ｓｉ、ＣｄＳおよびＣｄＳｅ等を適用してもよい。ま
た、形成されるＴＦＴは、液晶等の画素用に用いるもの
に限らず、例えば、周辺のショートリングＴＦＴやセン
サ用のＴＦＴにも適用することができる。さらに、レジ
ストとして熱溶解性の有機膜を用い、加熱溶解によりソ
ース電極およびドレイン電極に接するように該有機膜を
融着させてもよい。ノボラックのような熱硬化性の有機
レジストでは薬品による融着が特に有効である。また、
基板としては透明基板に限らず、不透明な基板でもよ
い。この点は、透明基板を必要とする裏面露光型の自己
整合ＴＦＴとは異なっている。

【００３７】ここで、上記工程を対角４０インチの高精
細ＴＦＴ−ＬＣＤに適用した。ガラスは５×１０^−５の
熱膨張係数を持つため、３℃の変化で１３０μｍ以上の
熱変形が発生することから、通常のフォトリソグラフィ
工程ではマスクを十分に合わすことができないが、本実
施の形態によれば、ほぼ完全に自己整合することができ
た。

【００３８】こうしてＴＦＴを形成することにより、ソ
ース電極、ドレイン電極およびａ−Ｓｉからなるゲート
絶緑膜、ゲート電極により形成されるＴＦＴの浮遊容量
を基板内でほぼ同じ値とすることができた。これは、ゲ
ート電極に対し対向する電極となるａ−Ｓｉ層の蓄積層
を同じ面積とできたためである。また、本実施の形態に
よれば、裏面露光型の自己整合と異なり基板が透明でな
くても自己整合ＴＦＴを形成することが可能である。

【００３９】（実施の形態４）図７および図８を用い
て、本実施の形態について説明する。なお、図７は、図
８におけるＥ−Ｆ線に沿って切断した断面として示され
ている。

【００４０】はじめに、大型ガラスからなる基板１上
に、ＭｏＴａ、Ｔａ、ＴａＮ、Ｔａ／ＴａＮｘ、Ａｌ、
Ａｌ合金等の陽極酸化可能な金属を３０００Ａ堆積さ
せ、エッチングを行って、ゲート電極２ａ、Ｃｓ線２ｂ
およびアドレス線２ｃを形成した。次に、レジストを残
した状態で陽極酸化を行いゲート電極２ａおよびアドレ
ス線２ｃの側面のみに酸化膜１４を形成した。このとき
陽極酸化により容積が増大するために、側面のみに凸部
が形成されることになる。次に、ＳｉＯｘを３０００オ
ングストローム、ＳｉＮｘを５００オングストロームに
わたりプラズマＣＶＤ法により積層して絶縁膜３を形成
した後、ａ−Ｓｉ層４を１０００オングストローム、ｎ
＋ａ−Ｓｉ層５を５００オングストローム、Ｃｒ層６を
５００オングストロームにわたり順次堆積した。次に、
コンタクト部のＣｒ層６、ｎ＋ａ−Ｓｉ層５、ａ−Ｓｉ
層４およびＳｉＮｘ／ＳｉＯｘからなる絶縁層３をエッ
チングしてコンタクトホールを形成した。なお、ｎ＋ａ
−Ｓｉ層５上に設けられる金属はこの段階で形成しても
よい。ここで、該金属としてはＣｒの他に、ｎ＋ａ−Ｓ
ｉ層５とのオーミック性のよいＭｏ、Ｗ、Ｔｉ等の高融
点金属等を用いることができる。次に、スパッタによ
り、Ｃｒ層６上に４０００オングストロームにわたりＡ
ｌ層７を形成した。

【００４１】次に、Ａｌ層７上にレジスト８を積層し、
該レジスト８によりソース電極９およびドレイン電極１
０のパターンを形成し（図７（ａ）〜図７（ｂ））、９
０〜１２０℃でベーキングした後にＡｌ層７をエッチン
グした後、スピンオングラス（ＣＯＧ）またはＮＨ_４Ｆ
に、ＳｉＯ₂またはガラスを溶解した液をスピンコーテ
ィングした。この時、ソース電極９およびドレイン電極
１０の隙間とアドレス線２ｃの間のみに、表面張力が大
きく、かつ陽極酸化の突起のためにＳｉＯ₂を主成分と
したガラス層１５が形成された（図７（ｃ））。

【００４２】次に、ガラス層１５をマスクとして硝酸セ
リウムおよび過塩素酸によりＣｒ層６をエッチングし、
Ｃｒ層６と信号線１１のＡｌをマスクとしてＣＤＥ（ケ
ミカルドライエッチング）によりａ−Ｓｉ層４およびｎ
＋ａ−Ｓｉ層５をエッチングするとともに、フッ酸によ
りＳｉＯ₂を主成分とするガラス層１５をエッチングし
てレジスト８を剥離した（図７（ｄ）〜図７（ｅ））。

【００４３】次いで、ｎ＋ａ−Ｓｉ層５をＣＤＥでエッ
チングしてＴＦＴを完成させ、ＩＴＯをスパッタして画
素電極１２を形成して（図７（ｆ））、ＴＦＴ−ＬＣＤ
を完成させた。なお、この上にＳｉＮｘ等のパシベーシ
ョン膜を形成してもよい。この場合には、図８のよう
に、ソース電極９およびドレイン電極１０のＴＦＴ部分
を狭くせずに、直線的な構造でも、ゲートの幅によりａ
−Ｓｉ層のパターンが規定されるために光リーク感度は
低くなる。

【００４４】こうしてＴＦＴを形成することにより、ソ
ース電極、ドレイン電極およびａ−Ｓｉからなるゲート
絶緑膜、ゲート電極により形成されるＴＦＴの浮遊容量
を基板内でほぼ同じ値とすることができた。これは、ゲ
ート電極に対し対向する電極となるａ−Ｓｉ層の蓄積層
を同じ面積とできたためである。また、本実施の形態に
よれば、裏面露光型の自己整合と異なり基板が透明でな
くても自己整合ＴＦＴを形成することが可能である。

【００４５】（実施の形態５）はじめに、ガラスの基板
１上に、５００オングストロームの厚さのＳｉＮｘ、１
０００オングストロームの厚さのＳｉＯ₂および５００
オングストロームの厚さのａ−Ｓｉを順次積層してアン
ダーコート１６を形成した。次に、ＥＬＡでａ−Ｓｉを
多結晶化してｐ−Ｓｉ層１７を形成した。次いで、Ｐ−
Ｓｉ層１７の島を形成した後にレジストをマスクとして
Ｖｔｈ制御用のＢまたはＰを注入あるいはプラズマドー
プした後、ＳｉＯ₂からなる絶縁膜１８を成膜し、次
に、ＭｏＷからなるゲート電極１９を形成した（図９
（ａ））。

【００４６】次に、レジスト２０及びゲート電極１９を
マスクとしてＰを１Ｅ１７ｃｍ^−３の濃度になるように
イオンドープしてＬＤＤのｎ−領域２１を形成した後、
レジスト２０を加熱または薬品でだれさせて幅を広げ
た。このときレジストの幅は片側当たり０．２〜１μｍ
広がることになる。次に、レジスト２０をマスクとして
Ｐを高濃度にイオンドープしてソース・ドレイン電極の
ｎ＋領域２２を形成した（図９（ｂ））。

【００４７】最後に、ＳｉＯ₂からなる層間絶縁膜２３
を形成した後に、ＩＴＯで画素電極２４を形成し、ソー
ス・ドレインコンタクト部の層間絶縁膜２３に穴を開け
て配線２５を構成し、Ｍｏ／Ａｌ／Ｍｏにより配線２５
と接続されるよう信号線２６と不図示のデータ線を形成
した。

【００４８】こうして、ｐ−Ｓｉ型ＴＦＴを構成したこ
とにより、マスク工程の増加なしにＬＤＤ構造を形成で
き、ＴＦＴのオフ電流を低減することができた。

【００４９】一方、比較のために、図１０に示した従来
のＴＦＴにおいてオフ電流を測定したところ、領域２７
より光リークが発生し、ＴＦＴのオフ電流を低減するこ
とはできなかった。

【００５０】

【発明の効果】以上、詳述したように、請求項１の半導
体装置によれば、半導体島パターンを自己整合により形
成できるので、プラスチック基板やプラスチックに限ら
ず大型基板の場合でもマスクずれの問題なく半導体島パ
ターンが形成され、基板内でのＴＦＴ特性が均一な半導
体装置を提供することができる。また、半導体島用のマ
スクを必要としないために製造行程が短縮されるので、
生産性の高い半導体装置を提供することができる。ま
た、本半導体装置を液晶等の表示装置に適用した場合に
は、均一で画質の高い表示装置を得ることができる。

【００５１】また、請求項２の半導体装置によれば、半
導体島パターンを自己整合により形成できるので、プラ
スチック基板やプラスチックに限らず大型基板の場合で
もマスクずれの問題なく半導体島パターンが形成され、
基板内でのＴＦＴ特性が均一な半導体装置を提供するこ
とができる。また、半導体島用のマスクを必要としない
ために製造行程が短縮されるので、生産性の高い半導体
装置を提供することができる。また、本半導体装置を液
晶等の表示装置に適用した場合には、均一で画質の高い
表示装置を得ることができる。

【００５２】さらに、請求項３または４記載の半導体装
置によれば、請求項１または２に記載の半導体装置にお
いて、ソース電極とドレイン電極に挟まれた部分及び電
極の下のみ並びにゲート線の幅内に半導体島パターンを
残すことにより、光リークに強い自己整合半導体装置を
形成できるので、さらに、ＴＦＴのオフ電流が低減され
た半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るＴＦＴ基板の製造工程を示した
図。

【図２】本発明に係るＴＦＴ基板を示した図。

【図３】本発明に係るＴＦＴ基板の製造工程を示した
図。

【図４】本発明に係るＴＦＴ基板を示した図。

【図５】本発明に係るＴＦＴ基板を示した図。

【図６】本発明に係るＴＦＴ基板を示した図。

【図７】本発明に係るＴＦＴ基板の製造方法を示した
図。

【図８】本発明に係るＴＦＴ基板を示した図。

【図９】本発明に係るＴＦＴ基板の製造方法を示した
図。

【図１０】従来のＴＦＴ基板を示した図。

【符号の説明】

１……基板２ａ……ゲート電極２ｂ……Ｃｓ
（蓄積容量線）２ｃ……アドレス線３………絶縁膜４………ａ
−Ｓｉ層５………ｎ＋ａ−Ｓｉ層６………Ｃｒ層７……
…Ａｌ層８………レジスト９……ソース電極１０……ド
レイン電極１１……信号線１２……画素電極１３……ポリ
マー１４……酸化膜１５……ガラス層１６……アン
ダーコート１７……Ｐ−Ｓｉ層１８……絶縁膜１９……ゲ
ート電極２０……レジスト２１……ｎ−領域２２……ｎ
＋領域２３……層間絶縁膜２４……画素電極２５……
配線２６……信号線２７……領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者山路貴美神奈川県横浜市磯子区新磯子町33 株式会社東芝生産技術研究所内 (72)発明者遠藤尚彦神奈川県横浜市磯子区新磯子町33 株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】基板上に、ゲート電極を形成し、該ゲー
ト電極上に、ゲート絶縁膜、チャネル層およびオーミッ
クコンタクト層を介してソース電極とドレイン電極を設
けてなる半導体装置において、前記ソース電極と前記ド
レイン電極間の狭ギャップ部分にのみ半導体島パターン
を自己整合により形成してなることを特徴とする半導体
装置。
【請求項２】基板上に、ゲート電極を形成し、該ゲー
ト電極上に、ゲート絶縁膜、チャネル層およびオーミッ
クコンタクト層を介してソース電極とドレイン電極を設
けてなる半導体装置において、前記ソース電極と前記ド
レイン電極間の狭ギャップ部分および前記両電極から等
距離の領域にのみ半導体島パターンを自己整合により形
成してなることを特徴とする半導体装置。
【請求項３】前記半導体島パターンの寸法が、前記ゲ
ート電極のそれより小さいことを特徴とする請求項１ま
たは２記載の半導体装置。
【請求項４】前記ソース電極および／またはドレイン
電極が、前記ゲート電極のパターン内で屈曲して互いに
平行に形成されており、前記半導体島パターンは前記屈
曲したソース電極と前記ドレイン電極間の狭ギャップ部
分にのみ、または狭ギャップ部分と前記両電極から等距
離の領域にのみ自己整合により形成してなることを特徴
とする請求項１乃至３のいずれか１項記載の半導体装
置。