CN112652621A - 三维集成结构及其制造方法 - Google Patents
三维集成结构及其制造方法 Download PDFInfo
- Publication number
- CN112652621A CN112652621A CN202011531343.2A CN202011531343A CN112652621A CN 112652621 A CN112652621 A CN 112652621A CN 202011531343 A CN202011531343 A CN 202011531343A CN 112652621 A CN112652621 A CN 112652621A
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- metal electrode
- connecting hole
- top metal
- integrated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 270
- 239000002184 metal Substances 0.000 claims abstract description 270
- 239000003990 capacitor Substances 0.000 claims abstract description 104
- 238000002955 isolation Methods 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 239000002689 soil Substances 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000004549 pulsed laser deposition Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 229910018404 Al2 O3 Inorganic materials 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种三维集成结构,包括：第一纳米电容，第一纳米电容设有显露出部分第一底部金属电极层的第一底部连电接孔和显露出第一顶部金属电极层的第二底部连接孔；第二纳米电容，垂直设于第一纳米容且位于第一底部连接孔和第二底部连接孔之间，包括第二底部金属电极层和第二顶部金属电极层，第二纳米电容设有显露出部分第二底部金属电极层的第一顶部连接孔和显露出部分第二顶部金属电极层的第二顶部连接孔。本发明通过第一纳米电容和第二纳米电容垂直并联，且第一纳米电容且位于第一底部连接孔和第二底部连接孔之间，显著增大电容密度，减少纳米电容所占据三维集成结构的平面面积。另外，本发明还提供了一种三维集成结构的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111180415A的专利公开了一种半导体集成装置及其制造方法，该半导体集成装置包括：第一半导体器件，包括：第一介电层；位于第一介电层内的间隔排布的第一导电通道和第一虚拟导电通道，第一导电通道和第一虚拟导电通道暴露于第一介电层的表面；第二半导体器件，包括：第二介电层；位于第二介电层内的第二导电通道，第二导电通道暴露于第二介电层的表面；第一介电层与第二介电层结合，第二导电通道与第一虚拟导电通道连接。该通半导体集成装置过在结合第一介电层与第二介电层时，直接利用导电通道与虚拟导电通道形成电容，从而简化了电容的制作工艺并降了成本。但是并没有解决在减少电容所占表面积的同时增大电容密度，提高电容的整体性能。上述需要解决的问题。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，减少了电容所占集成结构的表面积，同时增大了电容密度，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
第一纳米电容，所述第一纳米电容包括第一底部金属电极层和第一顶部金属电极层，所述第一纳米电容设有显露出部分所述第一底部金属电极层的第一底部连接孔和显露出所述第一顶部金属电极层的第二底部连接孔；
第二纳米电容，垂直设于所述第一纳米电容且位于所述第一底部连接孔和所述第二底部连接孔之间，所述第二纳米电容包括第二底部金属电极层和第二顶部金属电极层，所述第二纳米电容设有显露出部分所述第二底部金属电极层的第一顶部连接孔和显露出部分所述第二顶部金属电极层的第二顶部连接孔；
导电组件，使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构有益效果：通过并联的方式避免了第一纳米电容和第二纳米电容串联连接时产生的较大电阻，进而提高了纳米电容密度，另外，第二纳米电容垂直设于第一纳米电容上且位于第一底部连接孔和第二底部连接孔之间，减少了第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述第一纳米电容还包括衬底、第一隔离介质和第一绝缘介质；
所述衬底上表面间隔设置有若干凹槽，若干所述凹槽内和所述衬底上表面依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。其有益效果：在衬底上表面间隔设置若干凹槽用于沉积第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，使整体结构更加紧凑，并且若干凹槽间隔设置进一步增加了第一纳米电容的电容密度，从而提高了电容功率密度。
优选地，还包括第二隔离介质；
所述第一底部连接孔位于所述第一纳米电容的一端，且穿透所述第一顶部金属电极层和所述第一绝缘介质，所述第二隔离介质设于所述第一顶部金属电极层表面和所述第一底部连接孔的侧面；
所述第二底部连接孔位于所述第一纳米电容的另一端且远离所述第一底部连接孔，所述第二底部连接孔穿透所述第二隔离介质。其有益效果：通过将第一底部连接孔和第二底部连接孔分别设于第一纳米电容的两端，且第二底部连接孔远离第一底部连接孔，从而使第一纳米电容可设置的电容密度最大化，另外通过设置第二隔离介质使第一底部连接孔只显露出第一底部金属电极层，并且通过在第二隔离介质设置第二底部连接孔用于显露第一顶部电极层，便于第一纳米电容和第二纳米电容的并联，减少了导电组件可能存在的将第一底部金属电极、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层相互导电的可能性，增加了产品的可靠性。
优选地，所述第二纳米电容还包括交替层和第二绝缘介质；
所述交替层设有若干异形槽，所述异形槽纵向截面呈“土”型，所述异形槽内和所述交替层的上表面依次沉积所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层。其有益效果：异形槽包括两个纵向截面为“土”型的异形槽，显著增大了设置第二纳米电容的的空间面积，从而增大第二纳米电容的电容密度，进一步提高纳米电容的性能。
优选地，还包括第三隔离介质；
所述第一顶部连接孔位于所述第二纳米电容的一端，且穿透所述第二顶部金属电极层和所述第二绝缘介质，且所述第三隔离介质设于所述第二顶部金属电极层表面和所述第一顶部连接孔的侧面；
所述第二顶部连接孔位于所述第二纳米电容的另一端且远离所述第一顶部连接孔，所述第二顶部连接孔穿透所述第三隔离介质。其有益效果：通过将第一顶部连接孔和第二顶部连接孔分别设于第二纳米电容的两端，且第二顶部连接孔远离第一顶部连接孔，从而使第二纳米电容可设置的电容密度最大化，另外通过设置第三隔离介质使第一顶部连接孔只显露出第二底部金属电极层，并且通过在第三隔离介质设置第二顶部连接孔用于显露第二顶部电极层，便于第一纳米电容和第二纳米电容的并联，减少了导电组件可能存在的将第一底部金属电极、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层相互导电的可能性，进一步增加了产品的可靠性。
优选地，所述导电组件包括第一导电件和第二导电件；
所述第一导电件包括第一底部金属凸部、第一引线和第二底部金属凸部，所述第一底部金属凸部和所述第二底部金属凸部通过所述第一引线连接，所述第一底部金属凸部的一端与所述第一底部连接孔适配，且抵接所述第一底部金属电极层，所述第二底部金属凸部的一端与所述第一顶部连接孔适配，且抵接所述第二底部金属电极层；
所述第二导电件包括第一顶部金属凸部、第二引线和第二顶部金属凸部，所述第一顶部金属凸部和所述第二顶部金属凸部通过所述第二引线连接，所述第一顶部金属凸部的一端与所述第一顶部连接孔适配，且抵接所述第一顶部金属电极层，所述第二顶部金属凸部的一端与所述第二顶部连接孔适配，且抵接所述第二顶部金属电极层。其有益效果：导电组件包括第一导电件和第二导电件，并且第一导电组件包括第一底部金属凸部、第一引线和第二底部金属凸部，第二导电组件包括第一顶部金属凸部、第二引线和第二顶部金属凸部，连接方式简单。
优选地，所述交替层包括交替层叠的三层二氧化硅层和二层氮化硅层，且所述二氧化硅层与所述第二隔离介质连接。其有益效果：通过采用三层二氧化硅层和二层氮化硅层，并且结合用于第一底部连接孔和第二底部连接孔的第二隔离介质，无须在第一纳米电容和第二纳米电容结构之间额外增加一层隔离介质，减少工艺复杂度，加快了生产效率。
优选地，所述第一底部金属凸部、所述第一引线和所述第二底部金属凸部之间为引线键合的方式连接，所述第一顶部金属凸部、所述第二引线和所述第二顶部金属凸部之间为引线键合的方式连接。其有益效果：通过引线键合的方式使第一纳米电容和第二纳米电容并联到一起，工艺简单，进一步减少工艺复杂度，加快了生产效率。
一种三维集成结构的制造方法，包括以下步骤：
S01：制备第一纳米电容；
S02：在所述第一纳米电容上设置第一底部连接孔和第二底部连接孔，且所述第一连接孔仅显露出所述第一纳米电容内的部分第一底部金属电极层，所述第二底部连接孔仅显露出所述第一纳米电容内的部分第一顶部金属电极层；
S03：在所述第一纳米电容表面形成交替层，所述交替层位于所述第一底部连接孔和所述第二底部连接孔之间，且垂直于所述第一纳米电容；
S04：将所述交替层制备成第二纳米电容，在所述第二纳米电容上设置第一顶部连接孔和第二顶部连接孔，且所述第一顶部连接孔仅显露出所述第二纳米电容内的部分第二底部金属电极层，所述第二顶部连接孔仅显露出第二顶部金属电极层；
S05：形成导电组件，用于将所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构的制造方法有益效果：在第一纳米电容上设置第一底部连接孔和第二底部连接孔，然后在第一底部连接孔和第二底部连接孔之间形成交替层，所述交替层制备成垂直第一纳米电容的第二纳米电容，从而减少电容所占据集成结构的平面面积，另外，第一纳米电容和第二纳米电容通过导电组件并联，显著增大了纳米电容密度。
优选地，所述步骤S01包括：所述第一纳米电容还包括第一隔离介质、衬底和第一绝缘介质，在所述衬底表面刻蚀出若干间隔设置的凹槽，所述第一纳米电容采用沉积工艺在若干所述凹槽和所述衬底表面依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层制备。
优选地，所述步骤S02还包括：第二隔离介质，设置于所述第一底部连接孔的侧面和第一顶部金属电极层的表面，所述第二底部连接孔设于所述第二隔离介质且穿透所述第二隔离介质。
优选地，所述步骤S04包括：将所述交替层的表面刻蚀出两个异形槽，所述异形槽纵向截面呈“土”型，所述异形槽和所述交替层表面依次沉积所述第二底部金属电极层、第二绝缘层和所述第二顶部金属电极层形成所述第二纳米电容。
优选地，所述步骤S04包括：采用光刻和蚀刻工艺去除部分所述第一顶部金属电极层和部分所述第二绝缘介质，形成所述第一顶部连接孔；
将第三隔离介质设置于所述第一顶部连接孔的侧面和第二顶部金属电极层的表面，所述第二顶部连接孔设于所述第三隔离介质且穿透所述第三隔离介质。
优选地，可采用湿法刻蚀或干法刻蚀来制备出所述凹槽；其中，所述干法刻蚀包括离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀或激光烧蚀。
优选地，所述步骤S03中：采用化学气相沉积工艺生成所述交替层；
旋涂光刻胶并通过曝光和显影工艺标识出在所述交替层的盲孔，采用深反应离子刻蚀工艺刻蚀交替层，形成所述盲孔；
采用热磷酸溶液选择性腐蚀所述盲孔的侧壁形成所述异形槽。
优选地，所述深反应离子刻蚀工艺中的等离子体选用CF4、SF6或CHF3中的任意一种。
优选地，所述热磷酸溶液的温度为155～165℃，体积分数为85％～88％。
优选地，所述第二纳米电容采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种在所述异形槽内沉积形成。
附图说明
图1为本发明的三维集成结构示意图；
图2为本发明三维集成结构的制造方法流程示意图；
图3为本发明三维集成结构的衬底结构示意图；
图4为本发明三维集成结构第一纳米电容的结构示意图；
图5为本发明三维集成结构第一纳米电容上开设第一底部连接孔后形成的结构示意图；
图6为本发明三维集成结构第一纳米电容上设置第二隔离介质后形成的结构示意图；
图7为本发明三维集成结构去除部分第二隔离介质后形成的结构示意图；
图8为本发明三维集成结构中第一纳米电容上设置第一金属层后形成的结构示意图；
图9为本发明三维集成结构中设置第一底部金属凸部和第一顶部金属凸部后形成的结构示意图；
图10为本发明三维集成结构中蚀刻交替层后形成的结构示意图；
图11为本发明三维集成结构中蚀刻部分交替层后形成的结构示意图；
图12为本发明三维集成结构中进一步蚀刻部分交替层后形成的结构示意图；
图13为本发明三维集成结构中设置第二纳米电容后形成的结构示意图；
图14为本发明三维集成结构中蚀刻部分第二顶部金属层和第二绝缘介质后形成的结构示意图；
图15为本发明三维集成结构中设置第三隔离介质后形成的结构示意图；
图16为本发明三维集成结构中设置第一顶部连接孔和第二顶部连接孔后形成的结构示意图；
图17为本发明三维集成结构中设置第二金属层后形成的结构示意图；
图18为本发明三维集成结构中加工第二底部金属凸部和第二顶部金属凸部后形成的结构示意图；
图19为本发明三维集成结构中显露出第一底部金属凸部和第一顶部金属凸部后形成的结构示意图；
图20为本发明三维集成结构中引线连接完成后形成的结构示意图。
附图标号说明：
衬底200、第一隔离介质201、第一底部金属电极层202、第一绝缘介质203、第一顶部金属电极层204、第二隔离介质205、第一金属层206、第一底部金属凸部2061、第二底部金属凸部2131、二氧化硅层207、氮化硅层208、第二底部金属电极层209、第二绝缘介质210、第二顶部金属电极层211、第三隔离介质212、第二金属层213、第一顶部金属凸部2062、第二顶部金属凸部2132、第一引线2141、第二引线2142、交替层215、凹槽216、异形槽217、第一底部连接孔218、第二底部连接孔219、第一顶部连接孔220、第二顶部连接孔221。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种三维集成结构，具体可参考图1所示，包括：第一纳米电容、第二纳米电容和导电组件，然后所述导电组件将所述第一纳米电容和所述第二纳米电容并联。
具体的，所述第一纳米电容包括：第一底部金属电极层202和第一顶部金属电极层204，其中，所述第一纳米电容设有显露出部分所述第一底部金属电极层202的第一底部连接孔218和显露出所述第一顶部金属电极层204的第二底部连接孔219。所述第二纳米电容垂直设于所述第一纳米电容且位于所述第一底部连接孔218和所述第二底部连接孔219之间，其中，所述第二纳米电容包括第二底部金属电极层209和第二顶部金属电极层211，且所述第二纳米电容设有显露出部分所述第二底部金属电极层209的第一顶部连接孔220和显露出部分所述第二顶部金属电极层211的第二顶部连接孔221。通过所述导电组件使所述第一底部金属电极层202和所述第二底部金属电极层209电连接，使所述第一顶部金属电极层204和所述第二顶部金属电极层211电连接。
通过采用并联的方式避免了所述第一纳米电容和所述第二纳米电容串联连接时产生的较大电阻，进而提高了纳米电容密度。另外，值得说明的是，所述第二纳米电容垂直设于所述第一纳米电容上，并且位于所述第一底部连接孔218和所述第二底部连接孔219之间，减少了所述第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述第一纳米电容还包括衬底200、第一隔离介质201和第一绝缘介质203；其中，所述衬底200上表面设置有若干凹槽216，若干所述凹槽216内和所述衬底200上表面依次沉积所述第一隔离介质201、所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204。
通过在所述衬底200上表面间隔设置所述若干凹槽216用于沉积所述第一隔离介质201、所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204，使整体结构更加紧凑，并且若干所述凹槽216间隔设置进一步增加了所述第一纳米电容的电容密度，从而提高了电容功率密度。
优选地，还包括第二隔离介质205；所述第一底部连接孔218位于所述第一纳米电容的一端，且穿透所述第一顶部金属电极层204和所述第一绝缘介质203，且所述第二隔离介质205设于所述第一顶部金属电极层204表面和所述第一底部连接孔218的侧面；所述第二底部连接孔219位于第一纳米电容的另一端且远离所述第一底部连接孔218，所述第二底部连接孔219穿透所述第二隔离介质205。
通过将所述第一底部连接孔218和所述第二底部连接孔219分别设于所述第一纳米电容的两端，且所述第二底部连接孔219远离所述第一底部连接孔218，从而使所述第一纳米电容可设置的电容密度最大化，另外通过设置所述第二隔离介质205使所述第一底部连接孔218只显露出所述第一底部金属电极层202，并且通过在所述第二隔离介质205设置所述第二底部连接孔219用于显露所述第一顶部电极层，便于所述第一纳米电容和所述第二纳米电容的并联，减少了所述导电组件可能存在的将所述第一底部金属电极、所述第二底部金属电极层209、所述第一顶部金属电极层204和所述第二顶部金属电极层211相互导电的可能性，增加了产品的可靠性。
优选地，所述第二纳米电容还包括交替层215和第二绝缘介质210，其中，所述交替层215设有若干异形槽217，值得说明的是，所述交替层215的纵向截面显示该所述异形槽217为“土”型，所述异形槽217内和所述交替层215的上表面依次沉积所述第二底部金属电极层209、所述第二绝缘介质210和所述第二顶部金属电极层211，从而形成所述第二纳米电容。
值得说明的是，所述异形槽217包括两个纵向截面为“土”型的槽，显著增大了设置所述第二纳米电容的的占比面积，从而增大所述第二纳米电容的电容密度，进一步提高纳米电容的性能。
进一步优选地，还包括第三隔离介质212；所述第一顶部连接孔220位于所述第二纳米电容的一端，且穿透所述第二顶部金属电极层211和所述第二绝缘介质210，且所述第三隔离介质212设于所述第二顶部金属电极层211表面和所述第一顶部连接孔220的侧面；所述第二顶部连接孔221位于所述第二纳米电容的另一端且远离所述第一顶部连接孔220，所述第二顶部连接孔221穿透所述第三隔离介质212。
通过将所述第一顶部连接孔220和所述第二顶部连接孔221分别设于所述第二纳米电容的两端，且所述第二顶部连接孔221远离所述第一顶部连接孔220，从而使所述第二纳米电容可设置的电容密度最大化，另外通过设置所述第三隔离介质212使所述第一顶部连接孔220只显露出所述第二底部金属电极层209，并且通过在所述第三隔离介质212设置所述第二顶部连接孔221用于显露所述第二顶部电极层，便于所述第一纳米电容和所述第二纳米电容的并联，并且所述第三隔离层的设置减少了所述导电组件可能存在的将所述第一底部金属电极、所述第二底部金属电极层209、所述第一顶部金属电极层204和所述第二顶部金属电极层211相互导电的可能性，进一步增加了产品的可靠性。
在本发明公开的另一个实施例中，在上述实施例的基础上，所述导电组件包括第一导电件和第二导电件；所述第一导电件包括第一底部金属凸部2061、第一引线2141和第二底部金属凸部2131，所述第一底部金属凸部2061和所述第二底部金属凸部2131通过所述第一引线2141连接，所述第一底部金属凸部2061的一端与所述第一底部连接孔218适配，且抵接所述第一底部金属电极层202，所述第二底部金属凸部2131的一端与所述第一顶部连接孔220适配，且抵接所述第二底部金属电极层209。
所述第二导电件包括第一顶部金属凸部2062、第二引线2142和第二顶部金属凸部2132，所述第一顶部金属凸部2062和所述第二顶部金属凸部2132通过所述第二引线2142连接，所述第一顶部金属凸部2062的一端与所述第一顶部连接孔220适配，且抵接所述第一顶部金属电极层204，所述第二顶部金属凸部2132的一端与所述第二顶部连接孔221适配，且抵接所述第二顶部金属电极层211。
需要说明的是，所述导电组件的连接方式可为固定连接，也可设为可拆卸连接，比如，若将所述第一导电件设为可拆卸连接时，所述第一底部金属凸部2061、所述第一引线2141和所述第二底部金属凸部2131之间可设为螺纹连接，并且将所述第一底部金属凸部2061与所述第一底部连接孔218设置为螺纹连接，将所述第二底部金属凸部2131与所述第一顶部连接孔220设置为螺纹连接，同理，将所述第二导电件设置成与所述第一导电组件相同的螺纹结构。连接方式简单可靠。
优选地，所述交替层215包括若干二氧化硅层207和若干氮化硅层208，所述若干二氧化硅层207和所述若干氮化硅层208依次交替层叠，通过所述若干二氧化硅层207和所述若干氮化硅层208依次交替层叠，进一步压缩了纳米电容的尺寸厚度，并且使用所述若干二氧化硅层207和所述若干所述氮化硅层208依次交替层叠，具体交叠的尺寸厚度可根据需要而定。所述二氧化硅层207与所述第二隔离介质205连接，通过采用三层所述二氧化硅层207和二层所述氮化硅层208，并且结合用于所述第一底部连接孔218和所述第二底部连接孔219的所述第二隔离介质，无须在所述第一纳米电容和所述第二纳米电容结构之间额外增加一层隔离介质，减少工艺复杂度，加快了生产效率。
优选地，所述第一底部金属凸部2061、所述第一引线2141和所述第二底部金属凸部2131为引线键合的方式连接，所述第一顶部金属凸部2062、所述第二引线2142和所述第二顶部金属凸部2132为引线键合的方式连接，通过引线键合的方式使所述第一纳米电容和所述第二纳米电容并联到一起，工艺简单，进一步减少工艺复杂度，加快了生产效率。
在本发明公开的另一实施例中，参考图2-20所示，一种三维集成结构的制造方法,包括以下步骤：
01：制备第一纳米电容；
S02：在所述第一纳米电容上设置第一底部连接孔和第二底部连接孔，且所述第一连接孔仅显露出所述第一纳米电容内的部分第一底部金属电极层，所述第二底部连接孔仅显露出所述第一纳米电容内的部分第一顶部金属电极层；
S03：在所述第一纳米电容表面形成交替层，所述交替层位于所述第一底部连接孔和所述第二底部连接孔之间，且垂直于所述第一纳米电容；
S04：将所述交替层制备成第二纳米电容，在所述第二纳米电容上设置第一顶部连接孔和第二顶部连接孔，且所述第一顶部连接孔仅显露出所述第二纳米电容内的部分第二底部金属电极层，所述第二顶部连接孔仅显露出第二顶部金属电极层；
S05：形成导电组件，用于将所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
可以理解的是，将所述第一底部连接孔218和所述第二底部连接孔219之间形成所述交替层215，并将所述交替层215制备成垂直所述第一纳米电容的所述第二纳米电容，减少电容所占据集成结构的平面面积，另外，所述第一纳米电容和所述第二纳米电容通过导电组件并联，显著增大了纳米电容密度。
其中，步骤S01包括：所述第一纳米电容还包括第一隔离介质201、衬底200和第一绝缘介质203，采用沉积工艺在若干所述凹槽216和所述衬底200表面依次沉积所述第一隔离介质201、所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204，形成所述第一纳米电容。
在所述衬底200上表面间隔设置若干所述凹槽216，并且若干所述凹槽216间隔设置进一步增加了形成所述第一纳米电容的电容密度，从而提高了电容功率密度。
另外，参考图3所示，步骤S02中：将第二隔离介质205设置于所述第一底部连接孔218的侧面和所述第一顶部金属电极层204的表面，所述第二底部连接孔219设于所述第二隔离介质205且穿透所述第二隔离介质205，具体的，首先旋涂光刻胶并通过曝光和显影工艺标识出图形，随后采用深反应离子刻蚀工艺(Deep Reactive Ion Etching，DRIE)刻蚀所述衬底200形成所述凹槽216。其中刻蚀所述衬底200的等离子体可以选择CF4、SF6中的任意一种。参考图3-4所示，然后采用化学气相沉积工艺在所述凹槽216内表面沉积所述第一隔离介质201；随后采用物理气相沉积工艺在所述第一隔离介质201表面依次沉积所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204，形成所述第一纳米电容，需要说明的是，所述第一顶部金属电极层204完全填充凹槽216。
通过所述第一顶部金属电极层204完全填充所述凹槽216，进一步保障纳米电容的完整性。
参考图5所示，然后进行第一次金属布线引出所述第一底部金属电极层202和所述第一顶部金属电极层204。首先采用光刻和刻蚀工艺去除左侧部分所述第一顶部金属电极层204和所述第一绝缘介质203，从而露出所述第一底部金属电极层202以及形成所述第一底部连接孔218。
参考图6所示，然后采用化学气相沉积工艺在所述第一底部连接孔218结构以及所述第一顶部金属电极层204表面沉积所述第一隔离介质201。
参考图7所示，接着采用光刻和刻蚀工艺去除所述第一底部连接孔218底部的所述第一隔离介质201；同时去除右侧部分所述第二隔离介质205，从而右侧露出所述第一顶部金属电极层204以及形成所述第二底部连接孔219。
参考图8所示，进一步采用物理气相沉积工艺在所述第一底部连接孔218、所述第二底部连接孔219以及所述第一隔离介质201表面沉积一层金属材料，本发明的实施例采用金属Al材料完全填充所述第一底部连接孔218和所述第二底部连接孔219，形成第一金属层206。
参考图9所示，最后采用光刻和刻蚀工艺去除部分所述第一金属层206，从而在所述第一底部连接孔218内形成第一底部金属接触凸部2061，用于连通所述第一底部金属电极层202；在所述第二底部连接孔219内形成第一顶部金属接触凸部2062，用于连通所述第一顶部金属电极层204。
参考图11所示，采用化学气相沉积工艺在所述第一隔离介质201、所述第一底部金属接触凸部2061和所述第一顶部金属接触凸部2062表面依次沉积所述交替层215；然后采用化学气相沉积工艺重复前述工艺过程交替生长，直到获得所需要的所述交替层215的层数和叠层厚度。接着旋涂光刻胶并通过曝光和显影工艺标识出的图形；随后采用DRIE工艺刻蚀所述交替层215，形成相互独立的盲孔。
优选地，参考图12所示，步骤S04包括：将所述交替层215的表面刻蚀出两个异形槽217，采用热磷酸溶液选择性腐蚀去除所示盲孔侧壁的部分，形成所述异形槽217，所述交替层215的纵向截面显示所述异形槽217为“土”型。参考图13所示，所述异形槽217和所述交替层215表面依次沉积所述第二底部金属电极层209、所述第二绝缘层和所述第二顶部金属电极层211形成所述第二纳米电容。
然后，参考图14-16所示，去除部分所述第一顶部金属电极层204和部分所述第二绝缘介质210，形成第一顶部连接孔220，将所述第三隔离介质212设置于所述第一顶部连接孔220的侧面和所述第二顶部金属电极层211的表面，所述第二顶部连接孔221设于所述第三隔离介质212且穿透所述第三隔离介质212。
具体的，参考图14所示，首先采用光刻和刻蚀工艺去除左侧部分所述第二顶部金属电极层211和所述第二绝缘介质210，从而露出所述第二底部金属电极层209以及形成所述第一顶部连接孔220。参考图15所示，然后采用化学气相沉积工艺在所述第一顶部连接孔220以及所述第二顶部金属电极层211表面沉积所述第三隔离介质212。参考图16所示，接着采用光刻和刻蚀工艺去除第二顶部连接孔221底部的第二隔离介质212；同时去除右侧部分所述第三隔离介质212，从而露出所述第二顶部金属电极层211以及形成所述第二顶部连接孔221。
其中，需要说明的是，刻蚀交替层215的等离子体可以选择CF4、SF6、CHF3、CF4/O2(CF4与O2的混合物)、SF6/O2(SF6与O2的混合物)、CHF3/O2(CHF3与O2的混合物)中的任意一种。
本实施例中采用二氧化硅和氮化硅叠层，并且将所述氮化硅作为腐蚀的牺牲层。
需要说明的是，本实施例中采用二氧化硅作为所述第一隔离介质201，采用TiN作为所述第一底部金属电极层202和所述第一顶部金属电极层204，Al2 O3薄膜作为所述第一绝缘介质203。但在实际生产应用中，并不规定具体的材料选用，可选择SiO2、Si3 N4、SiON、SiCOH或SiCOFH中的一种材料制备所述第一隔离介质201，可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备所述第一底部金属电极层202和所述第一顶部金属电极层204；可选择Al2 O3、ZrO2、TiO2、HfO2、La2 O3、HfZrO、HfAlO或HfTiO中的任意一种材料制备所述第一绝缘介质203，从而大大提高产品材料的可选择性。
进一步的，与生成所述第一纳米电容相同的，可采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种在所述异形槽217内依次生长所述第二底部金属电极层209、所述第二绝缘介质210和所述第二顶部金属电极层211形成所述第二纳米电容，在此不在细说。且可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备所述第二底部金属电极层209和所述第二顶部金属电极层211；可选择Al2 O3、ZrO2、TiO2、HfO2、La2 O3、HfZrO、HfAlO、HfTiO中的一种材料制备所述第二绝缘介质210。
参考图17所示，进一步采用物理气相沉积工艺在所述第一顶部连接孔220、所述第二顶部连接孔221以及所述第三隔离介质212表面沉积一层金属材料，而且金属材料完全填充所述第一顶部连接孔220和所述第二顶部连接孔221，形成第二金属层213。参考图18所示，最后采用光刻和刻蚀工艺去除部分金属材料，从而在左侧形成第二底部金属接触凸部2131，用于连通第二底部金属电极层209；在右侧形成第二顶部金属接触凸部2132，用于连通第二顶部金属电极层211。
在实际生产应用中，可选择SiO2、Si3 N4、SiON、SiCOH或SiCOFH中的任意一种作为第三隔离介质212，可选择Ti/Au(Ti与Au的混合物)、Cr/Au(Cr与Au的混合物)中的任意一种作为第二底部金属接触凸部和第二顶部金属接触凸部。
最后，参考图19所示，通过引线键合方式将所述第一纳米电容和所述第二纳米电容结构并联连接。具体的，采用光刻和刻蚀工艺分别去除左侧和右侧部分所述第二隔离介质212、所述第二顶部金属电极层211、所述第二绝缘介质210、所述第二底部金属电极层209、所述交替层215，从而分别露出所述第一底部金属接触凸部2061和所述第一顶部金属接触凸部2062。然后采用引线键合机打出第一引线2141将所述第一底部金属接触凸部2061和所述第二底部金属接触凸部2131连接到一起；打出第二引线2142将所述第一顶部金属接触凸部2062和所述第二顶部金属接触凸部2132连接到一起。实现了所述第一纳米电容和所述第二纳米电容并联连接。
在本实施方式中，采用金线来使第一纳米电容和第二纳米电容并联连接，但是本发明不限定于此，在实际应用过程中，可以选择金线和铝线中的任意一种连接。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (18)
1.一种三维集成结构,其特征在于，包括：
第一纳米电容，所述第一纳米电容包括第一底部金属电极层和第一顶部金属电极层，所述第一纳米电容设有显露出部分所述第一底部金属电极层的第一底部连接孔和显露出所述第一顶部金属电极层的第二底部连接孔；
第二纳米电容，垂直设于所述第一纳米电容且位于所述第一底部连接孔和所述第二底部连接孔之间，所述第二纳米电容包括第二底部金属电极层和第二顶部金属电极层，所述第二纳米电容设有显露出部分所述第二底部金属电极层的第一顶部连接孔和显露出部分所述第二顶部金属电极层的第二顶部连接孔；
导电组件，使所述第一底部金属电极层和所述第二底部金属电极层电连接，以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
2.根据权利要求1所述的三维集成结构，其特征在于：
所述第一纳米电容还包括衬底、第一隔离介质和第一绝缘介质；
所述衬底上表面间隔设置有若干凹槽，若干所述凹槽内和所述衬底上表面依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。
3.根据权利要求2所述的三维集成结构，其特征在于：
还包括第二隔离介质；
所述第一底部连接孔位于所述第一纳米电容的一端，且穿透所述第一顶部金属电极层和所述第一绝缘介质，所述第二隔离介质设于所述第一顶部金属电极层表面和所述第一底部连接孔的侧面；
所述第二底部连接孔位于所述第一纳米电容的另一端且远离所述第一底部连接孔，所述第二底部连接孔穿透所述第二隔离介质。
4.根据权利要求3所述的三维集成结构，其特征在于：
所述第二纳米电容还包括交替层和第二绝缘介质；
所述交替层设有若干异形槽，所述异形槽纵向截面呈“土”型，所述异形槽内和所述交替层的上表面依次沉积所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层。
5.根据权利要求4所述的三维集成结构，其特征在于：
还包括第三隔离介质；
所述第一顶部连接孔位于所述第二纳米电容的一端，且穿透所述第二顶部金属电极层和所述第二绝缘介质，且所述第三隔离介质设于所述第二顶部金属电极层表面和所述第一顶部连接孔的侧面；
所述第二顶部连接孔位于所述第二纳米电容的另一端且远离所述第一顶部连接孔，所述第二顶部连接孔穿透所述第三隔离介质。
6.根据权利要求5任意所述的三维集成结构，其特征在于：
所述导电组件包括第一导电件和第二导电件；
所述第一导电件包括第一底部金属凸部、第一引线和第二底部金属凸部，所述第一底部金属凸部和所述第二底部金属凸部通过所述第一引线连接，所述第一底部金属凸部的一端与所述第一底部连接孔适配，且抵接所述第一底部金属电极层，所述第二底部金属凸部的一端与所述第一顶部连接孔适配，且抵接所述第二底部金属电极层；
所述第二导电件包括第一顶部金属凸部、第二引线和第二顶部金属凸部，所述第一顶部金属凸部和所述第二顶部金属凸部通过所述第二引线连接，所述第一顶部金属凸部的一端与所述第一顶部连接孔适配，且抵接所述第一顶部金属电极层，所述第二顶部金属凸部的一端与所述第二顶部连接孔适配，且抵接所述第二顶部金属电极层。
7.根据权利要求4所述的三维集成结构，其特征在于：
所述交替层包括交替层叠的三层二氧化硅层和二层氮化硅层，且所述二氧化硅层与所述第二隔离介质连接。
8.根据权利要求6所述的三维集成结构，其特征在于：
所述第一底部金属凸部、所述第一引线和所述第二底部金属凸部之间为引线键合的方式连接，所述第一顶部金属凸部、所述第二引线和所述第二顶部金属凸部之间为引线键合的方式连接。
9.一种如权利要求1-8中任一所述的三维集成结构的制造方法，其特征在于，包括以下步骤：
S01：制备第一纳米电容；
S02：在所述第一纳米电容上设置第一底部连接孔和第二底部连接孔，且所述第一连接孔仅显露出所述第一纳米电容内的部分第一底部金属电极层，所述第二底部连接孔仅显露出所述第一纳米电容内的部分第一顶部金属电极层；
S03：在所述第一纳米电容表面形成交替层，所述交替层位于所述第一底部连接孔和所述第二底部连接孔之间，且垂直于所述第一纳米电容；
S04：将所述交替层制备成第二纳米电容，在所述第二纳米电容上设置第一顶部连接孔和第二顶部连接孔，且所述第一顶部连接孔仅显露出所述第二纳米电容内的部分第二底部金属电极层，所述第二顶部连接孔仅显露出第二顶部金属电极层；
S05：形成导电组件，用于将所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
10.根据权利要求9所述的三维集成结构的制造方法，其特征在于：
所述步骤S01包括：所述第一纳米电容还包括第一隔离介质、衬底和第一绝缘介质，在所述衬底表面刻蚀出若干间隔设置的凹槽，采用沉积工艺在若干所述凹槽和所述衬底表面依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层形成所述第一纳米电容。
11.根据权利要求10所述的三维集成结构的制造方法，其特征在于：
所述步骤S02还包括：将第二隔离介质设置于所述第一底部连接孔的侧面和第一顶部金属电极层的表面，以及将所述第二底部连接孔设于所述第二隔离介质且穿透所述第二隔离介质。
12.根据权利要求11所述的三维集成结构的制造方法，其特征在于：
所述步骤S04包括：将所述交替层的表面刻蚀出两个异形槽，所述异形槽纵向截面呈“土”型，在所述异形槽和所述交替层表面依次沉积所述第二底部金属电极层、第二绝缘层和所述第二顶部金属电极层形成所述第二纳米电容。
13.根据权利要求12所述的三维集成结构的制造方法，其特征在于：
所述步骤S04包括：采用光刻和蚀刻工艺去除部分所述第一顶部金属电极层和部分所述第二绝缘介质，形成所述第一顶部连接孔；
将第三隔离介质设置于所述第一顶部连接孔的侧面和第二顶部金属电极层的表面，所述第二顶部连接孔设于所述第三隔离介质且穿透所述第三隔离介质。
14.根据权利要求12所述的三维集成结构的制造方法，其特征在于：
所述凹槽采用湿法刻蚀或干法刻蚀来制备，所述干法刻蚀包括离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀或激光烧蚀。
15.根据权利要求14所述的三维集成结构的制造方法，其特征在于：
所述步骤S03中，采用化学气相沉积工艺生成所述交替层；
旋涂光刻胶并通过曝光和显影工艺标识出在所述交替层的盲孔，采用深反应离子刻蚀工艺刻蚀交替层，形成所述盲孔；
采用热磷酸溶液选择性腐蚀所述盲孔的侧壁形成所述异形槽。
16.根据权利要求15所述的三维集成结构的制造方法，其特征在于：
所述深反应离子刻蚀工艺中的等离子体选用CF4、SF6或CHF3中的任意一种。
17.根据权利要求15所述的三维集成结构的制造方法，其特征在于：
所述热磷酸溶液的温度为155～165℃，体积分数为85％～88％。
18.根据权利要求12所述的三维集成结构的制造方法，其特征在于：
所述第二纳米电容采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种在所述异形槽内沉积形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011531343.2A CN112652621B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011531343.2A CN112652621B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652621A true CN112652621A (zh) | 2021-04-13 |
| CN112652621B CN112652621B (zh) | 2022-11-25 |
Family
ID=75359283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011531343.2A Active CN112652621B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652621B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US20120305872A1 (en) * | 2011-06-02 | 2012-12-06 | Yoon Tae-Eung | Phase-change memory device including a vertically-stacked capacitor and a method of the same |
| US20160329277A1 (en) * | 2015-05-07 | 2016-11-10 | SK Hynix Inc. | Switched-capacitor dc-to-dc converters |
| CN110326073A (zh) * | 2017-03-24 | 2019-10-11 | 株式会社村田制作所 | 电容器 |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
| CN112018070A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
| CN112018096A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 |
-
2020
- 2020-12-22 CN CN202011531343.2A patent/CN112652621B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US20120305872A1 (en) * | 2011-06-02 | 2012-12-06 | Yoon Tae-Eung | Phase-change memory device including a vertically-stacked capacitor and a method of the same |
| US20160329277A1 (en) * | 2015-05-07 | 2016-11-10 | SK Hynix Inc. | Switched-capacitor dc-to-dc converters |
| CN110326073A (zh) * | 2017-03-24 | 2019-10-11 | 株式会社村田制作所 | 电容器 |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
| CN112018070A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
| CN112018096A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652621B (zh) | 2022-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US9941507B2 (en) | Method and apparatus for production of a thin-film battery | |
| KR100296741B1 (ko) | 트렌치 구조를 갖는 전지 및 그 제조방법 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| CN106463692B (zh) | 制造高深宽比结构的装置及方法 | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| US10373766B2 (en) | Method of producing a super-capacitor | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US8906534B2 (en) | Stacked multi-cell battery concept | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112466842A (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| TW200414597A (en) | Thin film fuel cell electrolyte and method for making | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |