CN112530359A - 扫描驱动器 - Google Patents

扫描驱动器 Download PDF

Info

Publication number
CN112530359A
CN112530359A CN202010869577.1A CN202010869577A CN112530359A CN 112530359 A CN112530359 A CN 112530359A CN 202010869577 A CN202010869577 A CN 202010869577A CN 112530359 A CN112530359 A CN 112530359A
Authority
CN
China
Prior art keywords
transistor
coupled
line
electrode
electrode coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010869577.1A
Other languages
English (en)
Other versions
CN112530359B (zh
Inventor
崔良和
郑宝容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202410319754.7A priority Critical patent/CN117995105A/zh
Priority to CN202410319757.0A priority patent/CN118015977A/zh
Publication of CN112530359A publication Critical patent/CN112530359A/zh
Application granted granted Critical
Publication of CN112530359B publication Critical patent/CN112530359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供了扫描驱动器。扫描驱动器包括第一晶体管，其中，第一晶体管包括联接到Q节点、扫描时钟线和扫描线的栅电极、第一电极和第二电极。第二晶体管包括联接到扫描进位线的栅电极和第一电极以及联接到Q节点的第二电极。第三晶体管包括联接到第一控制线和感测进位线的栅电极和第一电极。第四晶体管包括联接到感测进位线和第三晶体管第一电极的栅电极和第一电极。第五晶体管包括联接到第四晶体管第二电极、第二控制线和节点的栅电极、第一电极和第二电极。电容器包括联接到第五晶体管第一电极和栅电极的第一电极和第二电极。第六晶体管包括联接到第三控制线、节点和Q节点的栅电极、第一电极和第二电极。

Description

扫描驱动器
相关申请的交叉引用
本申请要求于2019年8月28日提交到韩国知识产权局的第10-2019-0105870号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开总体上涉及扫描驱动器。
背景技术
显示装置的每个像素可发射具有与通过数据线输入的数据信号对应的亮度的光。显示装置可通过使用发光像素的组合来显示帧图像。
像素可联接到每个数据线。相应地，需要扫描驱动器，而该扫描驱动器提供用于在多个像素之中选择待供给数据信号的像素的扫描信号。扫描驱动器以移位寄存器的形式配置，以便以扫描线为单位顺序地提供具有导通电平的扫描信号。
如果必要，则提供了选择性地将具有导通电平的扫描信号仅提供给期望的扫描线的扫描驱动器，例如，以便检测像素的驱动晶体管的迁移率信息或阈值电压信息。
当将扫描信号提供给针对每一帧选择的扫描线时，可能消耗相对长的时间来将扫描信号提供给所有扫描线，即，获取显示装置中的所有像素的特定信息(诸如驱动晶体管的迁移率信息或阈值电压信息)。
发明内容
实施方式提供能够在一帧中选择扫描线并且将扫描信号顺序地提供给经选择的扫描线的扫描驱动器。
根据本公开的一方面，提供了扫描驱动器，该扫描驱动器包括多个扫描级，其中，多个扫描级之中的第一扫描级包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容器和第六晶体管，其中，第一晶体管包括联接到第一Q节点的栅电极、联接到第一扫描时钟线的第一电极和联接到第一扫描线的第二电极，第二晶体管包括栅电极、第一电极和第二电极，第二晶体管的栅电极和第一电极联接到第一扫描进位线，第二晶体管的第二电极联接到第一Q节点，第三晶体管包括联接到第一控制线的栅电极和联接到第一感测进位线的第一电极，第四晶体管包括联接到第一感测进位线的栅电极和联接到第三晶体管的第一电极的第一电极，第五晶体管包括联接到第四晶体管的第二电极的栅电极、联接到第二控制线的第一电极和联接到第一节点的第二电极，第一电容器包括联接到第五晶体管的第一电极的第一电极和联接到第五晶体管的栅电极的第二电极，并且第六晶体管包括联接到第三控制线的栅电极、联接到第一节点的第一电极和联接到第一Q节点的第二电极。
第一扫描级还可包括第七晶体管，其中，第七晶体管包括联接到第一Q节点的栅电极、联接到第二控制线的第一电极和联接到第一节点的第二电极。
通过第一控制线提供的第一控制信号在一帧期间可包括多个脉冲。在与第一控制信号的多个脉冲中的一个重叠的感测进位信号的脉冲期间，第一电容器充电有通过第一感测进位线提供的感测进位信号。
第一扫描级还可包括第二电容器、第八晶体管、第三电容器和第九晶体管，其中，第二电容器包括联接到第一晶体管的栅电极的第一电极和联接到第一晶体管的第二电极的第二电极，第八晶体管包括联接到第一Q节点的栅电极、联接到第一感测时钟线的第一电极和联接到第一感测线的第二电极，第三电容器包括联接到第八晶体管的栅电极的第一电极和联接到第八晶体管的第二电极的第二电极，并且第九晶体管包括联接到第一Q节点的栅电极、联接到第一进位时钟线的第一电极和联接到第一进位线的第二电极。
第一扫描级还可包括第十晶体管，其中，第十晶体管包括联接到第一复位进位线的栅电极、联接到第一Q节点的第一电极和联接到第一电源线的第二电极。
第一扫描级还可包括第十一晶体管和第十二晶体管，其中，第十一晶体管包括联接到第一QB节点的栅电极、联接到第一Q节点的第一电极和联接到第一电源线的第二电极，并且第十二晶体管包括联接到第二QB节点的栅电极、联接到第一Q节点的第一电极和联接到第一电源线的第二电极。
第一扫描级还可包括第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管，其中，第十三晶体管包括联接到第一QB节点的栅电极、联接到第一进位线的第一电极和联接到第一电源线的第二电极，第十四晶体管包括联接到第二QB节点的栅电极、联接到第一进位线的第一电极和联接到第一电源线的第二电极，第十五晶体管包括联接到第一QB节点的栅电极、联接到第一感测线的第一电极和联接到第二电源线的第二电极，第十六晶体管包括联接到第二QB节点的栅电极、联接到第一感测线的第一电极和联接到第二电源线的第二电极，第十七晶体管包括联接到第一QB节点的栅电极、联接到第一扫描线的第一电极和联接到第二电源线的第二电极，并且第十八晶体管包括联接到第二QB节点的栅电极、联接到第一扫描线的第一电极和联接到第二电源线的第二电极。
第一扫描级还可包括第十九晶体管，其中，第十九晶体管包括联接到第四控制线的栅电极、联接到第五晶体管的栅电极的第一电极和联接到第一电源线的第二电极。
第一扫描级还可包括第二十晶体管、第二十一晶体管和第二十二晶体管，其中，第二十晶体管包括联接到第四控制线的栅电极、联接到第一Q节点的第一电极和联接到第一电源线的第二电极，第二十一晶体管包括联接到第一Q节点的栅电极、联接到第一电源线的第一电极和联接到第一QB节点的第二电极，并且第二十二晶体管包括联接到第一扫描进位线的栅电极、联接到第一电源线的第一电极和联接到第一QB节点的第二电极。
第一扫描级还可包括第二十三晶体管和第二十四晶体管，其中，第二十三晶体管包括联接到第三晶体管的第二电极的栅电极和联接到第一电源线的第一电极，并且第二十四晶体管包括联接到第三控制线的栅电极、联接到第二十三晶体管的第二电极的第一电极和联接到第一QB节点的第二电极。
第一扫描级还可包括第二十五晶体管和第二十六晶体管，其中，第二十五晶体管包括栅电极和第一电极，第二十五晶体管的栅电极和第一电极联接到第五控制线，并且第二十六晶体管包括联接到第二十五晶体管的第二电极的栅电极、联接到第五控制线的第一电极和联接到第一QB节点的第二电极。
第一扫描级还可包括第二十七晶体管和第二十八晶体管，其中，第二十七晶体管包括联接到第一Q节点的栅电极、联接到第二十六晶体管的栅电极的第一电极和联接到第三电源线的第二电极，并且第二十八晶体管包括联接到第二Q节点的栅电极、联接到第二十六晶体管的栅电极的第一电极和联接到第三电源线的第二电极。
第三晶体管还可包括第一子晶体管和第二子晶体管，其中，第一子晶体管包括联接到第一控制线的栅电极和联接到第一感测进位线的第一电极，并且第二子晶体管包括联接到第一控制线的栅电极、联接到第一子晶体管的第二电极的第一电极和联接到第一电容器的第二电极的第二电极。第一扫描级还可包括第二十九晶体管，其中，第二十九晶体管包括联接到第二子晶体管的第二电极的栅电极、联接到第二子晶体管的第一电极的第一电极和联接到第二控制线的第二电极。
扫描级之中的第二扫描级可包括第三十晶体管、第四电容器、第三十一晶体管、第五电容器和第三十二晶体管，其中，第三十晶体管包括联接到第二Q节点的栅电极、联接到第二扫描线的第一电极和联接到第二扫描时钟线的第二电极，第四电容器将第三十晶体管的栅电极和第一电极彼此联接，第三十一晶体管包括联接到第二Q节点的栅电极、联接到第二感测线的第一电极和联接到第二感测时钟线的第二电极，第五电容器将第三十一晶体管的栅电极和第一电极彼此联接，第三十二晶体管包括联接到第二Q节点的栅电极、联接到第二进位线的第一电极和联接到第二进位时钟线的第二电极。
第二扫描级还可包括第三十三晶体管和第三十四晶体管，其中，第三十三晶体管包括联接到第一QB节点的栅电极、联接到第一电源线的第一电极和联接到第二Q节点的第二电极，并且第三十四晶体管包括联接到第二QB节点的栅电极、联接到第一电源线的第一电极和联接到第二Q节点的第二电极。
第二扫描级还可包括第三十五晶体管、第三十六晶体管、第三十七晶体管和第三十八晶体管，其中，第三十五晶体管包括栅电极、第一电极和第二电极，其中，第三十五晶体管的栅电极和第二电极联接到第六控制线，第三十六晶体管包括联接到第三十五晶体管的第一电极的栅电极、联接到第二QB节点的第一节点和联接到第六控制线的第二电极，第三十七晶体管包括联接到第一Q节点的栅电极、联接到第三电源线的第一电极和联接到第三十六晶体管的栅电极的第二电极，并且第三十八晶体管包括联接到第二Q节点的栅电极、联接到第三电源线的第一电极和联接到第三十六晶体管的栅电极的第二电极。
第二扫描级还可包括第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管、第四十三晶体管和第四十四晶体管，其中，第三十九晶体管包括联接到第一QB节点的栅电极、联接到第一电源线的第一电极和联接到第二进位线的第二电极，第四十晶体管包括联接到第二QB节点的栅电极、联接到第一电源线的第一电极和联接到第二进位线的第二电极，第四十一晶体管包括联接到第一QB节点的栅电极、联接到第二电源线的第一电极和联接到第二感测线的第二电极，第四十二晶体管包括联接到第二QB节点的栅电极、联接到第二电源线的第一电极和联接到第二感测线的第二电极，第四十三晶体管包括联接到第一QB节点的栅电极、联接到第二电源线的第一电极和联接到第二扫描线的第二电极，并且第四十四晶体管包括联接到第二QB节点的栅电极、联接到第二电源线的第一电极和联接到第二扫描线的第二电极。
第二扫描级还可包括第四十五晶体管、第四十六晶体管、第四十七晶体管、第四十八晶体管和第六电容器，其中，第四十五晶体管包括联接到第一控制线的栅电极和联接到第二感测进位线的第一电极，第四十六晶体管包括联接到第二感测进位线的栅电极和联接到第四十五晶体管的第二电极的第一电极，第四十七晶体管包括联接到第三控制线的栅电极、联接到第二Q节点的第一电极和联接到第二节点的第二电极，第四十八晶体管包括联接到第四十六晶体管的第二电极的栅电极、联接到第二节点的第一电极和联接到第二控制线的第二电极，并且第六电容器包括联接到第四十八晶体管的栅电极的第一电极和联接到第四十八晶体管的第二电极的第二电极。
第二扫描级还可包括第四十九晶体管和第五十晶体管，其中，第四十九晶体管包括第一电极、栅电极和第二电极，第四十九晶体管的第一电极联接到第二Q节点，第四十九晶体管的栅电极和第二电极联接到第二扫描进位线，并且第五十晶体管包括联接到第二Q节点的栅电极、联接到第二控制线的第一电极和联接到第二节点的第二电极。
第二扫描级还可包括第五十一晶体管和第五十二晶体管，其中，第五十一晶体管包括联接到第四十五晶体管的第二电极的栅电极和联接到第一电源线的第一电极，并且第五十二晶体管包括联接到第三控制线的栅电极、联接到第五十一晶体管的第二电极的第一电极和联接到第二QB节点的第二电极。
第二扫描级还可包括第五十三晶体管和第五十四晶体管，其中，第五十三晶体管包括联接到第二Q节点的栅电极、联接到第二QB节点的第一电极和联接到第一电源线的第二电极，并且第五十四晶体管包括联接到第一扫描进位线的栅电极、联接到第二QB节点的第一电极和联接到第一电源线的第二电极。
第二扫描级还可包括第五十五晶体管和第五十六晶体管，其中，第五十五晶体管包括联接到第四控制线的栅电极、联接到第一电源线的第一电极和联接到第二Q节点的第二电极，并且第五十六晶体管包括联接到第一复位进位线的栅电极、联接到第一电源线的第一电极和联接到第二Q节点的第二电极。
第二扫描级还可包括第五十七晶体管，其中，第五十七晶体管包括联接到第四控制线的栅电极、联接到第一电源线的第一电极和联接到第四十八晶体管的栅电极的第二电极。
第四十五晶体管还可包括第三子晶体管和第四子晶体管，其中，第三子晶体管包括联接到第一控制线的栅电极和联接到第二感测进位线的第一电极，并且第四子晶体管包括联接到第一控制线的栅电极、联接到第三子晶体管的第二电极的第一电极和联接到第四十八晶体管的栅电极的第二电极。第二扫描级还可包括第五十八晶体管，其中，第五十八晶体管包括联接到第四子晶体管的第二电极的栅电极、联接到第二控制线的第一电极和联接到第四子晶体管的第一电极的第二电极。
附图说明
当前将在下文中参照附图对示例性实施方式进行更加全面的描述；然而，本发明可以不同的形式实施，并且不应被解释为限于本文中所记载的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达示例性实施方式的范围。
在附图中，为了示出清楚，尺寸可被夸大。将理解，当元件被称为在两个元件“之间”时，该元件可为两个元件之间的唯一元件，或者也可存在有一个或多个中间元件。在整个说明书中，相似的附图标记指相似的元件。
图1是示出根据本公开的实施方式的显示装置的图。
图2是示出根据实施方式的包括在图1中所示的显示装置中的像素的电路图。
图3是示出根据实施方式的包括在图1中所示的显示装置中的扫描驱动器的图。
图4是示出根据实施方式的包括在图3中所示的扫描驱动器中的第m级组的电路图。
图5是示出根据实施方式的在显示时段中图3中所示的扫描驱动器的驱动方法的波形图。
图6是示出根据实施方式的时钟信号的波形图。
图7是示出根据实施方式的施加到扫描驱动器的控制信号的图。
图8是示出根据实施方式的在感测时段中扫描驱动器的驱动方法的图。
图9是示出根据实施方式的扫描驱动器的驱动方法的图。
图10是示出根据实施方式的包括在图3中所示的扫描驱动器中的第m级组的电路图。
具体实施方式
在下文中，参照附图对实施方式进行详细描述，从而使得本领域技术人员可容易地实践本公开。本公开可以各种不同形式来实现。
与描述无关的部分将被省略以清楚地描述本公开，并且在整个说明书中，相同或相似的构成元件将由相同的附图标记指定。因此，在不同的附图中，可使用相同的附图标记来标识相同或相似的元件。
另外，图中所示出的每个部件的大小和厚度为了相对好的理解和描述的方便而被任意地示出了。为了清楚的表达，若干部分和区的厚度被夸大。
图1是示出根据本公开的实施方式的显示装置10的图。
参照图1，显示装置10可包括时序控制器11、数据驱动器12、扫描驱动器13、传感器14和像素单元15。
时序控制器11可将灰度值、控制信号和类似物提供给数据驱动器12。此外，时序控制器11可将时钟信号、控制信号和类似物提供给扫描驱动器13和传感器14中的每个。
数据驱动器12可通过使用从时序控制器11接收的灰度值、控制信号和类似物来生成数据信号。例如，数据驱动器12可通过使用时钟信号来对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据信号施加到多个数据线D1至Dq，其中，q是正整数。
扫描驱动器13可通过从时序控制器11接收时钟信号、控制信号和类似物来生成待提供给多个扫描线SC1、SC2、...和SCp的扫描信号，其中，p是正整数。例如，扫描驱动器13可将具有导通电平的脉冲的扫描信号顺序地提供给多个扫描线SC1、SC2、...和SCp(为了简单起见，有时称为多个扫描线SC1至SCp)。例如，扫描驱动器13可通过响应于时钟信号而将导通电平的脉冲顺序地传输到下一个扫描级的方式来生成扫描信号。例如，扫描驱动器13可以移位寄存器的形式配置。
此外，扫描驱动器13可生成待提供给多个感测线SS1、SS2、...和SSp的感测信号。例如，扫描驱动器13可将具有导通电平的脉冲的感测信号顺序地提供给多个感测线SS1、SS2、...和SSp(为了简单起见，有时称为多个感测线SS1至SSp)。例如，扫描驱动器13可通过响应于时钟信号而将导通电平的脉冲顺序地传输到下一级的方式来生成感测信号。
然而，扫描驱动器13的操作与图5中所示的显示时段中的操作相关，并且图7中所示的感测时段中的操作将被单独描述。一帧间隔(或一帧)可包括一个显示时段和一个感测时段。
传感器14可根据通过多个接收线R1、R2、R3、...和Rq接收的电流或电压来测量像素的劣化信息。例如，像素的劣化信息可为驱动晶体管的迁移率信息、驱动晶体管的阈值电压信息、发光器件的劣化信息或其它劣化信息。此外，传感器14可根据通过多个接收线R1、R2、R3、...和Rq(有时为了简单起见被称为多个接收线R1至Rq)接收的电流或电压来测量根据环境而变化的像素的特征信息。例如，传感器14可测量依据温度或湿度而变化的像素的特征信息。
像素单元15包括由像素PXij表示的像素。每个像素PXij可联接到对应的数据线、对应的扫描线、对应的感测线和对应的接收线，其中，i和j中的每个是正整数。像素PXij可意味着包括联接到第i扫描线和第j数据线的扫描晶体管的像素电路。
图2是示出包括在图1中所示的显示装置10中的像素PXij的实例的电路图。
参照图2，像素PXij可包括多个薄膜晶体管(或晶体管)M1、M2和M3、存储电容器Cst和发光器件LD。多个薄膜晶体管M1、M2和M3可为N型晶体管。
第一薄膜晶体管M1的栅电极可联接到栅极节点Na。第一薄膜晶体管M1的第一电极(或一个电极)可联接到电源线ELVDD。第一薄膜晶体管M1的第二电极(或另一电极)可联接到源极节点Nb。第一薄膜晶体管M1可被称为驱动晶体管。
第二薄膜晶体管M2的栅电极可联接到扫描线SCi。第二薄膜晶体管M2的第一电极可联接到数据线Dj。第二薄膜晶体管M2的第二电极可联接到栅极节点Na。第二薄膜晶体管M2可被称为开关晶体管或扫描晶体管。
第三薄膜晶体管M3的栅电极可联接到感测线SSi。第三薄膜晶体管M3的第一电极可联接到接收线Rj。第三薄膜晶体管M3的第二电极可联接到源极节点Nb。第三薄膜晶体管M3可被称为初始化晶体管或感测晶体管。
存储电容器Cst的第一电极可联接到栅极节点Na。存储电容器Cst的第二电极可联接到源极节点Nb。
发光器件LD的阳极可联接到源极节点Nb。发光器件LD的阴极可联接到电源线ELVSS。发光器件LD可配置成有机发光二极管或无机发光二极管。
图3是示出根据实施方式的包括在图1中所示的显示装置10中的扫描驱动器13的图。
参照图3，扫描驱动器13包括多个级组...、STG(m-2)、STG(m-1)、STGm、STG(m+1)、STG(m+2)、...，其中，m是2或更大的整数。在图3中，为了简单起见，仅示出了扫描驱动器13的一部分。
多个级组STG(m-2)至STG(m+2)中的每个可包括第一扫描级和第二扫描级。第一扫描级可为奇数扫描级，并且第二扫描级可为偶数扫描级。例如，第(m-2)级组STG(m-2)可包括第(n-4)扫描级ST(n-4)和第(n-3)扫描级ST(n-3)，其中，n是4或更大的整数。第(m-1)级组STG(m-1)可包括第(n-2)扫描级ST(n-2)和第(n-1)扫描级ST(n-1)。第m级组STGm可包括第n扫描级STn和第(n+1)扫描级ST(n+1)。第(m+1)级组STG(m+1)可包括第(n+2)扫描级ST(n+2)和第(n+3)扫描级ST(n+3)。第(m+2)级组STG(m+2)可包括第(n+4)扫描级ST(n+4)和第(n+5)扫描级ST(n+5)。第(n-4)扫描级ST(n-4)、第(n-2)扫描级ST(n-2)、第n扫描级STn、第(n+2)扫描级ST(n+2)和第(n+4)扫描级ST(n+4)中的每个可为奇数扫描级。第(n-3)扫描级ST(n-3)、第(n-1)扫描级ST(n-1)、第(n+1)扫描级ST(n+1)、第(n+3)扫描级ST(n+3)和第(n+5)扫描级ST(n+5)中的每个可为偶数扫描级。
多个扫描级ST(n-4)至ST(n+5)中的每个可联接到第一控制线CS1、第二控制线CS2、第三控制线CS3、第四控制线CS4、第五控制线CS5和第六控制线CS6。公共控制信号可通过第一控制线CS1、第二控制线CS2、第三控制线CS3、第四控制线CS4、第五控制线CS5和第六控制线CS6将施加到多个扫描级ST(n-4)至ST(n+5)。为了简单起见，第一控制线CS1、第二控制线CS2、第三控制线CS3、第四控制线CS4、第五控制线CS5和第六控制线CS6有时称为第一控制线CS1至第六控制线CS6。
多个扫描级ST(n-4)至ST(n+5)中的每个可联接到多个扫描时钟线SCCK1、SCCK2、SCCK3、SCCK4、SCCK5和SCCK6、多个感测时钟线SSCK1、SSCK2、SSCK3、SSCK4、SSCK5和SSCK6以及多个进位时钟线CRCK1、CRCK2、CRCK3、CRCK4、CRCK5和CRCK6之中对应的时钟线。为了简单起见，多个扫描时钟线SCCK1、SCCK2、SCCK3、SCCK4、SCCK5和SCCK6、多个感测时钟线SSCK1、SSCK2、SSCK3、SSCK4、SSCK5和SSCK6以及多个进位时钟线CRCK1、CRCK2、CRCK3、CRCK4、CRCK5和CRCK6有时分别称为第一扫描时钟线SCCK1至第六扫描时钟线SCCK6、第一感测时钟线SSCK1至第六感测时钟线SSCK6以及第一进位时钟线CRCK1至第六进位时钟线CRCK6。
例如，第(n-4)扫描级ST(n-4)可联接到第一扫描时钟线SCCK1、第一感测时钟线SSCK1和第一进位时钟线CRCK1。第(n-3)扫描级ST(n-3)可联接到第二扫描时钟线SCCK2、第二感测时钟线SSCK2和第二进位时钟线CRCK2。第(n-2)扫描级ST(n-2)可联接到第三扫描时钟线SCCK3、第三感测时钟线SSCK3和第三进位时钟线CRCK3。第(n-1)扫描级ST(n-1)可联接到第四扫描时钟线SCCK4、第四感测时钟线SSCK4和第四进位时钟线CRCK4。第n扫描级STn可联接到第五扫描时钟线SCCK5、第五感测时钟线SSCK5和第五进位时钟线CRCK5。第(n+1)扫描级ST(n+1)可联接到第六扫描时钟信号线SCCK6、第六感测时钟线SSCK6和第六进位时钟线CRCK6。
另外，迭代地，第(n+2)扫描级ST(n+2)可联接到第一扫描时钟线SCCK1、第一感测时钟线SSCK1和第一进位时钟线CRCK1。第(n+3)扫描级ST(n+3)可联接到第二扫描时钟线SCCK2、第二感测时钟线SSCK2和第二进位时钟线CRCK2。第(n+4)扫描级ST(n+4)可联接到第三扫描时钟线SCCK3、第三感测时钟线SSCK3和第三进位时钟线CRCK3。第(n+5)扫描级ST(n+5)可联接到第四扫描时钟线SCCK4、第四感测时钟线SSCK4和第四进位时钟线CRCK4。
相应的多个扫描级ST(n-4)至ST(n+5)的输入信号施加到第一控制线CS1至第六控制线CS6、第一扫描时钟线SCCK1至第六扫描时钟线SCCK6、第一感测时钟线SSCK1至第六感测时钟线SSCK6和第一进位时钟线CRCK1至第六进位时钟线CRCK6。
多个扫描级ST(n-4)至ST(n+5)中的每个可联接到多个扫描线SC(n-4)、SC(n-3)、SC(n-2)、SC(n-1)、SCn、SC(n+1)、SC(n+2)、SC(n+3)、SC(n+4)和SC(n+5)、多个感测线SS(n-4)、SS(n-3)、SS(n-2)、SS(n-1)、SSn、SS(n+1)、SS(n+2)、SS(n+3)、SS(n+4)和SS(n+5)以及多个进位线CR(n-4)、CR(n-3)、CR(n-2)、CR(n-1)、CRn、CR(n+1)、CR(n+2)、CR(n+3)、CR(n+4)和CR(n+5)之中对应的线。
例如，第(n-4)扫描级ST(n-4)可联接到第(n-4)扫描线SC(n-4)、第(n-4)感测线SS(n-4)和第(n-4)进位线CR(n-4)。第(n-3)扫描级ST(n-3)可联接到第(n-3)扫描线SC(n-3)、第(n-3)感测线SS(n-3)和第(n-3)进位线CR(n-3)。第(n-2)扫描级ST(n-2)可联接到第(n-2)扫描线SC(n-2)、第(n-2)感测线SS(n-2)和第(n-2)进位线CR(n-2)。第(n-1)扫描级ST(n-1)可联接到第(n-1)扫描线SC(n-1)、第(n-1)感测线SS(n-1)和第(n-1)进位线CR(n-1)。第n扫描级STn可联接到第n扫描线SCn、第n感测线SSn和第n进位线CRn。第(n+1)扫描级ST(n+1)可联接到第(n+1)扫描线SC(n+1)、第(n+1)感测线SS(n+1)和第(n+1)进位线CR(n+1)。第(n+2)扫描级ST(n+2)可联接到第(n+2)扫描线SC(n+2)、第(n+2)感测线SS(n+2)和第(n+2)进位线CR(n+2)。第(n+3)扫描级ST(n+3)可联接到第(n+3)扫描线SC(n+3)、第(n+3)感测线SS(n+3)和第(n+3)进位线CR(n+3)。第(n+4)扫描级ST(n+4)可联接到第(n+4)扫描线SC(n+4)、第(n+4)感测线SS(n+4)和第(n+4)进位线CR(n+4)。第(n+5)扫描级ST(n+5)可联接到第(n+5)扫描线SC(n+5)、第(n+5)感测线SS(n+5)和第(n+5)进位线CR(n+5)。
由相应的多个扫描级ST(n-4)至ST(n+5)生成的输出信号施加到多个扫描线SC(n-4)至SC(n+5)、多个感测线SS(n-4)至SS(n+5)和多个进位线CR(n-4)至CR(n+5)。
图4是示出根据实施方式的包括在图3中所示的扫描驱动器13中的第m级组STGm的电路图。
参照图4，第m级组STGm包括第n扫描级STn(或者第一扫描级)和第(n+1)扫描级ST(n+1)(或者第二扫描级)。参照图3描述的其它级组STG(m-2)、STG(m-1)、STG(m+1)和STG(m+2)中的每个可包括与第m级组STGm的配置基本上一致的配置。
首先，第n扫描级STn(或者第一扫描级)可包括多个晶体管T1至T29和多个电容器C1至C3。在下文中，假设并描述了用N型晶体管(例如，NMOS晶体管)实现多个晶体管T1至T58的情况，但是本领域技术人员可通过用P型晶体管(例如，PMOS晶体管)来替代多个晶体管T1至T58中的一些或所有来实现第m级组STGm。
第一晶体管T1的栅电极可联接到第一Q节点Qn，第一晶体管T1的第一电极可联接到第五扫描时钟线SCCK5，并且第一晶体管T1的第二电极可联接到第n扫描线SCn(或者第一扫描线)。
第二晶体管T2的栅电极和第一电极可联接到第(n-3)进位线CR(n-3)(或者第一扫描进位线)，并且第二晶体管T2的第二电极可联接到第一Q节点Qn。例如，从第(n-3)扫描级ST(n-3)输出的进位信号可施加到第(n-3)进位线CR(n-3)。
在实施方式中，第二晶体管T2可包括串联联接的第一子晶体管T2a和第二子晶体管T2b。第一子晶体管T2a的栅电极和第一电极可联接到第(n-3)进位线CR(n-3)，并且第一子晶体管T2a的第二电极可联接到第一节点N1。第二子晶体管T2b的栅电极可联接到第(n-3)进位线CR(n-3)，第二子晶体管T2b的第一电极可联接到第一节点N1，并且第二子晶体管T2b的第二电极可联接到第一Q节点Qn。
第三晶体管T3的栅电极可联接到第一控制线CS1，第三晶体管T3的第一电极可联接到第(n-2)进位线CR(n-2)(或者第一感测进位线)，并且第三晶体管T3的第二电极可联接到第四晶体管T4的第一电极。例如，从第(n-2)扫描级ST(n-2)输出的进位信号可施加到第(n-2)进位线CR(n-2)。
在实施方式中，第三晶体管T3可包括串联联接的第三子晶体管T3a和第四子晶体管T3b。第三子晶体管T3a的栅电极可联接到第一控制线CS1，第三子晶体管T3a的第一电极可联接到第(n-2)进位线CR(n-2)，并且第三子晶体管T3a的第二电极可联接到第四子晶体管T3b的第一电极。第四子晶体管T3b的栅电极可联接到第一控制线CS1，第四子晶体管T3b的第一电极可联接到第三子晶体管T3a的第二电极，并且第四子晶体管T3b的第二电极可联接到第四晶体管T4的第一电极。
第四晶体管T4的栅电极可联接到第(n-2)进位线CR(n-2)，第四晶体管T4的第一电极可联接到第三晶体管T3(具体地，第四子晶体管T3b)的第二电极，并且第四晶体管T4的第二电极可联接到第一电容器C1的第二电极。与此同时，尽管在图4中示出了第四晶体管T4的栅电极联接到第(n-2)进位线CR(n-2)的情况，但是在实施方式中，第四晶体管T4的栅电极可联接到第三晶体管T3的第二电极。
第五晶体管T5的栅电极可联接到第四晶体管T4的第二电极，第五晶体管T5的第一电极可联接到第二控制线CS2，并且第五晶体管T5的第二电极可联接到第一节点N1。
第一电容器C1的第一电极可联接到第五晶体管T5的第一电极，并且第一电容器C1的第二电极可联接到第五晶体管T5的栅电极。
第六晶体管T6的栅电极可联接到第三控制线CS3，第六晶体管T6的第一电极可联接到第一节点N1，并且第六晶体管T6的第二电极可联接到第一Q节点Qn。
第七晶体管T7的栅电极可联接到第一Q节点Qn，第七晶体管T7的第一电极可联接到第二控制线CS2，并且第七晶体管T7的第二电极可联接到第一节点N1。
第二电容器C2的第一电极可联接到第一晶体管T1的栅电极，并且第二电容器C2的第二电极可联接到第一晶体管T1的第二电极。
第八晶体管T8的栅电极可联接到第一Q节点Qn，第八晶体管T8的第一电极可联接到第五感测时钟线SSCK5，并且第八晶体管T8的第二电极可联接到第n感测线SSn(或者第一感测线)。
第三电容器C3的第一电极可联接到第八晶体管T8的栅电极，并且第三电容器C3的第二电极可联接到第八晶体管T8的第二电极。
第九晶体管T9的栅电极可联接到第一Q节点Qn，第九晶体管T9的第一电极可联接到第五进位时钟线CRCK5，并且第九晶体管T9的第二电极可联接到第n进位线CRn(或者第一进位线)。
第十晶体管T10的栅电极可联接到第(n+4)进位线CR(n+4)(或者复位进位线)，第十晶体管T10的第一电极可联接到第一Q节点Qn，并且第十晶体管T10的第二电极可联接到第一电源线VSS1。例如，从第(n+4)扫描级ST(n+4)输出的进位信号可施加到第(n+4)进位线CR(n+4)。
在实施方式中，第十晶体管T10可包括串联联接的第五子晶体管T10a和第六子晶体管T10b。第五子晶体管T10a的栅电极可联接到第(n+4)进位线CR(n+4)，第五子晶体管T10a的第一电极可联接到第一Q节点Qn，并且第五子晶体管T10a的第二电极可联接到第一节点N1。第六子晶体管T10b的栅电极可联接到第(n+4)进位线CR(n+4)，第六子晶体管T10b的第一电极可联接到第一节点N1，并且第六子晶体管T10b的第二电极可联接到第一电源线VSS1。
第十一晶体管T11的栅电极可联接到第一QB节点QBn，第十一晶体管T11的第一电极可联接到第一Q节点Qn，并且第十一晶体管T11的第二电极可联接到第一电源线VSS1。
在实施方式中，第十一晶体管T11可包括串联联接的第七子晶体管T11a和第八子晶体管T11b。第七子晶体管T11a的栅电极可联接到第一QB节点QBn，第七子晶体管T11a的第一电极可联接到第一Q节点Qn，并且第七子晶体管T11a的第二电极可联接到第一节点N1。第八子晶体管T11b的栅电极可联接到第一QB节点QBn，第八子晶体管T11b的第一电极可联接到第一节点N1，并且第八子晶体管T11b的第二电极可联接到第一电源线VSS1。
第十二晶体管T12的栅电极可联接到第二QB节点QB(n+1)，第十二晶体管T12的第一电极可联接到第一Q节点Qn，并且第十二晶体管T12的第二电极可联接到第一电源线VSS1。
在实施方式中，第十二晶体管T12可包括串联联接的第九子晶体管T12a和第十子晶体管T12b。第九子晶体管T12a的栅电极可联接到第二QB节点QB(n+1)，第九子晶体管T12a的第一电极可联接到第一Q节点Qn，并且第九子晶体管T12a的第二电极可联接到第一节点N1。第十子晶体管T12b的栅电极可联接到第二QB节点QB(n+1)，第十子晶体管T12b的第一电极可联接到第一节点N1，并且第十子晶体管T12b的第二电极可联接到第一电源线VSS1。
第十三晶体管T13的栅电极可联接到第一QB节点QBn，第十三晶体管T13的第一电极可联接到第n进位线CRn，并且第十三晶体管T13的第二电极可联接到第一电源线VSS1。
第十四晶体管T14的栅电极可联接到第二QB节点QB(n+1)，第十四晶体管T14的第一电极可联接到第n进位线CRn，并且第十四晶体管T14的第二电极可联接到第一电源线VSS1。
第十五晶体管T15的栅电极可联接到第一QB节点QBn，第十五晶体管T15的第一电极可联接到第n感测线SSn，并且第十五晶体管T15的第二电极可联接到第二电源线VSS2。
第十六晶体管T16的栅电极可联接到第二QB节点QB(n+1)，第十六晶体管T16的第一电极可联接到第n感测线SSn，并且第十六晶体管T16的第二电极可联接到第二电源线VSS2。
第十七晶体管T17的栅电极可联接到第一QB节点QBn，第十七晶体管T17的第一电极可联接到第n扫描线SCn，并且第十七晶体管T17的第二电极可联接到第二电源线VSS2。
第十八晶体管T18的栅电极可联接到第二QB节点QB(n+1)，第十八晶体管T18的第一电极可联接到第n扫描线SCn，并且第十八晶体管T18的第二电极可联接到第二电源线VSS2。
第十九晶体管T19的栅电极可联接到第四控制线CS4，第十九晶体管T19的第一电极可联接到第五晶体管T5的栅电极(以及第一电容器C1的第二电极)，并且第十九晶体管T19的第二电极可联接到第一电源线VSS1。
第二十晶体管T20的栅电极可联接到第四控制线CS4，第二十晶体管T20的第一电极可联接到第一Q节点Qn，并且第二十晶体管T20的第二电极可联接到第一电源线VSS1。
在实施方式中，第二十晶体管T20可包括串联联接的第十一子晶体管T20a和第十二子晶体管T20b。第十一子晶体管T20a的栅电极可联接到第四控制线CS4，第十一子晶体管T20a的第一电极可联接到第一Q节点Qn，并且第十一子晶体管T20a的第二电极可联接到第一节点N1。第十二子晶体管T20b的栅电极可联接到第四控制线CS4，第十二子晶体管T20b的第一电极可联接到第一节点N1，并且第十二子晶体管T20b的第二电极可联接到第一电源线VSS1。
第二十一晶体管T21的栅电极可联接到第一Q节点Qn，第二十一晶体管T21的第一电极可联接到第一电源线VSS1，并且第二十一晶体管T21的第二电极可联接到第一QB节点QBn。
第二十二晶体管T22的栅电极可联接到第(n-3)进位线CR(n-3)(或者扫描进位线)，第二十二晶体管T22的第一电极可联接到第一电源线VSS1，并且第二十二晶体管T22的第二电极可联接到第一QB节点QBn。
第二十三晶体管T23的栅电极可联接到第三晶体管T3的第二电极，第二十三晶体管T23的第一电极可联接到第一电源线VSS1，并且第二十三晶体管T23可联接到第二十四晶体管T24的第一电极。
第二十四晶体管T24的栅电极可联接到第三控制线CS3，第二十四晶体管T24的第一电极可联接到第二十三晶体管T23的第二电极，并且第二十四晶体管T24可联接到第一QB节点QBn。
第二十五晶体管T25的栅电极和第一电极可联接到第五控制线CS5，并且第二十五晶体管T25的第二电极可联接到第二十六晶体管T26的栅电极。
第二十六晶体管T26的栅电极可联接到第二十五晶体管T25的第二电极，第二十六晶体管T26的第一电极可联接到第五控制线CS5，并且第二十六晶体管T26的第二电极可联接到第一QB节点QBn。
第二十七晶体管T27的栅电极可联接到第一Q节点Qn，第二十七晶体管T27的第一电极可联接到第二十六晶体管T26的栅电极，并且第二十七晶体管T27的第二节点可联接到第三电源线VSS3。
第二十八晶体管T28的栅电极可联接到第二Q节点Q(n+1)，第二十八晶体管T28的第一电极可联接到第二十六晶体管T26的栅电极，并且第二十八晶体管T28的第二电极可联接到第三电源线VSS3。
第二十九晶体管T29的栅电极可联接到第四子晶体管T3b的第二电极，第二十九晶体管T29的第一电极可联接到第四子晶体管T3b的第一电极，并且第二十九晶体管T29的第二电极可联接到第二控制线CS2。
接下来，第(n+1)扫描级ST(n+1)(或者第二扫描级)可包括多个晶体管T30至T58和多个电容器C4至C6。
第三十晶体管T30的栅电极可联接到第二Q节点Q(n+1)，第三十晶体管T30的第一电极可联接到第(n+1)扫描线SC(n+1)(或者第二扫描线)，并且第三十晶体管T30的第二电极可联接到第六扫描时钟线SCCK6。
第四电容器C4的第一电极可联接到第三十晶体管T30的栅电极，并且第四电容器C4的第二电极可联接到第三十晶体管T30的第一电极。第四电容器C4可将第三十晶体管T30的栅电极和第一电极彼此联接。
第三十一晶体管T31的栅电极可联接到第二Q节点Q(n+1)，第三十一晶体管T31的第一电极可联接到第(n+1)感测线SS(n+1)(或者第二感测线)，并且第三十一晶体管T31的第二电极可联接到第六感测时钟线SSCK6。
第五电容器C5的第一电极可联接到第三十一晶体管T31的栅电极，并且第五电容器C5的第二电极可联接到第三十一晶体管T31的第一电极。第五电容器C5可将第三十一晶体管T31的栅电极和第一电极彼此联接。
第三十二晶体管T32的栅电极可联接到第二Q节点Q(n+1)，第三十二晶体管T32的第一电极可联接到第(n+1)进位线CR(n+1)(或者第二进位线)，并且第三十二晶体管T32的第二电极可联接到第六进位时钟线CRCK6。
第三十三晶体管T33的栅电极可联接到第一QB节点QBn，第三十三晶体管T33的第一电极可联接到第一电源线VSS1，并且第三十三晶体管T33的第二电极可联接到第二Q节点Q(n+1)。
在实施方式中，第三十三晶体管T33可包括串联联接的第十三子晶体管T33a和第十四子晶体管T33b。第十三子晶体管T33a的栅电极可联接到第一QB节点QBn，第十三子晶体管T33a的第一电极可联接到第一电源线VSS1，并且第十三子晶体管T33a的第二电极可联接到第二节点N2。第十四子晶体管T33b的栅电极可联接到第一QB节点QBn，第十四子晶体管T33b的第一电极可联接到第二节点N2，并且第十四子晶体管T33b的第二电极可联接到第二Q节点Q(n+1)。
第三十四晶体管T34的栅电极可联接到第二QB节点QB(n+1)，第三十四晶体管T34的第一电极可联接到第一电源线VSS1，并且第三十四晶体管T34的第二电极可联接到第二Q节点Q(n+1)。
在实施方式中，第三十四晶体管T34可包括串联联接的第十五子晶体管T34a和第十六子晶体管T34b。第十五子晶体管T34a的栅电极可联接到第二QB节点QB(n+1)，第十五子晶体管T34a的第一电极可联接到第一电源线VSS1，并且第十五子晶体管T34a的第二电极可联接到第二节点N2。第十六子晶体管T34b的栅电极可联接到第二QB节点QB(n+1)，第十六子晶体管T34b的第一电极可联接到第二节点N2，并且第十六子晶体管T34b的第二电极可联接到第二Q节点Q(n+1)。
第三十五晶体管T35的栅电极可联接到第六控制线CS6，第三十五晶体管T35的第一电极可联接到第三十六晶体管T36的栅电极，并且第三十五晶体管T35的第二电极可联接到第六控制线CS6。
第三十六晶体管T36的栅电极可联接到第三十五晶体管T35的第一电极，第三十六晶体管T36的第一电极可联接到第二QB节点QB(n+1)，并且第三十六晶体管T36的第二电极可联接到第六控制线CS6。
第三十七晶体管T37的栅电极可联接到第一Q节点Qn，第三十七晶体管T37的第一电极可联接到第三电源线VSS3，并且第三十七晶体管T37的第二电极可联接到第三十六晶体管T36的栅电极。
第三十八晶体管T38的栅电极可联接到第二Q节点Q(n+1)，第三十八晶体管T38的第一电极可联接到第三电源线VSS3，并且第三十八晶体管T38的第二电极可联接到第三十六晶体管T36的栅电极。
第三十九晶体管T39的栅电极可联接到第一QB节点QBn，第三十九晶体管T39的第一电极可联接到第一电源线VSS1，并且第三十九晶体管T39的第二电极可联接到第(n+1)进位线CR(n+1)。
第四十晶体管T40的栅电极可联接到第二QB节点QB(n+1)，第四十晶体管T40的第一电极可联接到第一电源线VSS1，并且第四十晶体管T40的第二电极可联接到第(n+1)进位线CR(n+1)。
第四十一晶体管T41的栅电极可联接到第一QB节点QBn，第四十一晶体管T41的第一电极可联接到第二电源线VSS2，并且第四十一晶体管T41的第二电极可联接到第(n+1)感测线SS(n+1)。
第四十二晶体管T42的栅电极可联接到第二QB节点QB(n+1)，第四十二晶体管T42的第一电极可联接到第二电源线VSS2，并且第四十二晶体管T42的第二电极可联接到第(n+1)感测线SS(n+1)。
第四十三晶体管T43的栅电极可联接到第一QB节点QBn，第四十三晶体管T43的第一电极可联接到第二电源线VSS2，并且第四十三晶体管T43的第二电极可联接到第(n+1)扫描线SC(n+1)。
第四十四晶体管T44的栅电极可联接到第二QB节点QB(n+1)，第四十四晶体管T44的第一电极可联接到第二电源线VSS2，并且第四十四晶体管T44的第二电极可联接到第(n+1)扫描线SC(n+1)。
第四十五晶体管T45的栅电极可联接到第一控制线CS1，第四十五晶体管T45的第一电极可联接到第(n-1)进位线CR(n-1)(或者第二扫描进位线)，并且第四十五晶体管T45的第二电极可联接到第四十六晶体管T46的第一电极。例如，从第(n-1)扫描级ST(n-1)输出的进位信号可施加到第(n-1)进位线CR(n-1)。
在实施方式中，第四十五晶体管T45可包括串联联接的第十七子晶体管T45a和第十八子晶体管T45b。第十七子晶体管T45a的栅电极可联接到第一控制线CS1，第十七子晶体管T45a的第一电极可联接到第(n-1)进位线CR(n-1)，并且第十七子晶体管T45a的第二电极可联接到第十八子晶体管T45b的第一电极。第十八子晶体管T45b的栅电极可联接到第一控制线CS1，第十八子晶体管T45b的第一电极可联接到第十七子晶体管T45a的第二电极，并且第十八子晶体管T45b的第二电极可联接到第四十六晶体管T46的第一电极。
第四十六晶体管T46的栅电极可联接到第(n-1)进位线CR(n-1)，第四十六晶体管T46的第一电极可联接到第四十五晶体管T45(或者第十八子晶体管T45b)的第二电极，并且第四十六晶体管T46的第二电极可联接到第六电容器C6的第二电极(以及第四十八晶体管T48的栅电极)。
第四十七晶体管T47的栅电极可联接到第三控制线CS3，第四十七晶体管T47的第一电极可联接到第二Q节点Q(n+1)，并且第四十七晶体管T47的第二电极可联接到第二节点N2。
第四十八晶体管T48的栅电极可联接到第四十六晶体管T46的第二电极，第四十八晶体管T48的第一电极可联接到第二节点N2，并且第四十八晶体管T48的第二电极可联接到第二控制线CS2。
第六电容器C6的第一电极可联接到第四十八晶体管T48的栅电极，并且第六电容器C6的第二电极可联接到第四十八晶体管T48的第二电极。
第四十九晶体管T49的第一电极可联接到第二Q节点Q(n+1)，并且第四十九晶体管T49的栅电极和第二电极可联接到第(n-1)进位线CR(n-1)。从第(n-1)扫描级ST(n-1)输出的进位信号可施加到第(n-1)进位线CR(n-1)。
在实施方式中，第四十九晶体管T49可包括串联联接的第十九子晶体管T49a和第二十子晶体管T49b。第十九子晶体管T49a的栅电极可联接到第(n-1)进位线CR(n-1)，第十九子晶体管T49a的第一电极可联接到第二Q节点Q(n+1)，并且第十九子晶体管T49a的第二电极可联接到第二节点N2。第二十子晶体管T49b的栅电极可联接到第(n-1)进位线CR(n-1)，第二十子晶体管T49b的第一电极可联接到第二节点N2，并且第二十子晶体管T49b的第二电极可联接到第(n-1)进位线CR(n-1)。
第五十晶体管T50的栅电极可联接到第二Q节点Q(n+1)，第五十晶体管T50的第一电极可联接到第二控制线CS2，并且第五十晶体管T50的第二电极可联接到第二节点N2。
第五十一晶体管T51的栅电极可联接到第四十五晶体管T45(或者第十八子晶体管T45b)的第二电极，第五十一晶体管T51的第一电极可联接到第一电源线VSS1，并且第五十一晶体管T51的第二电极可联接到第五十二晶体管T52的第一电极。
第五十二晶体管T52的栅电极可联接到第三控制线CS3，第五十二晶体管T52的第一电极可联接到第五十一晶体管T51的第二电极，并且第五十二晶体管T52可联接到第二QB节点QB(n+1)。
第五十三晶体管T53的栅电极可联接到第二Q节点Q(n+1)，第五十三晶体管T53的第一电极可联接到第二QB节点QB(n+1)，并且第五十三晶体管T53的第二电极可联接到第一电源线VSS1。
第五十四晶体管T54的栅电极可联接到第(n-3)进位线CR(n-3)，第五十四晶体管T54的第一电极可联接到第二QB节点QB(n+1)，并且第五十四晶体管T54的第二电极可联接到第一电源线VSS1。
第五十五晶体管T55的栅电极可联接到第四控制线CS4，第五十五晶体管T55的第一电极可联接到第一电源线VSS1，并且第五十五晶体管T55的第二电极可联接到第二Q节点Q(n+1)。
在实施方式中，第五十五晶体管T55可包括串联联接的第二十一子晶体管T55a和第二十二子晶体管T55b。第二十一子晶体管T55a的栅电极可联接到第四控制线CS4，第二十一子晶体管T55a的第一电极可联接到第一电源线VSS1，并且第二十一子晶体管T55a的第二电极可联接到第二节点N2。第二十二子晶体管T55b的栅电极可联接到第四控制线CS4，第二十二子晶体管T55b的第一电极可联接到第二节点N2，并且第二十二子晶体管T55b的第二电极可联接到第二Q节点Q(n+1)。
第五十六晶体管T56的栅电极可联接到第一复位进位线(或者第(n+4)进位线)CR(n+4)，第五十六晶体管T56的第一电极可联接到第一电源线VSS1，并且第五十六晶体管T56的第二电极可联接到第二Q节点Q(n+1)。
在实施方式中，第五十六晶体管T56可包括串联联接的第二十三子晶体管T56a和第二十四子晶体管T56b。第二十三子晶体管T56a的栅电极可联接到第一复位进位线CR(n+4)，第二十三子晶体管T56a的第一电极可联接到第一电源线VSS1，并且第二十三子晶体管T56a的第二电极可联接到第二节点N2。第二十四子晶体管T56b的栅电极可联接到第一复位进位线CR(n+4)，第二十四子晶体管T56b的第一电极可联接到第二节点N2，并且第二十四子晶体管T56b的第二电极可联接到第二Q节点Q(n+1)。
第五十七晶体管T57的栅电极可联接到第四控制线CS4，第五十七晶体管T57的第一电极可联接到第一电源线VSS1，并且第五十七晶体管T57的第二电极可联接到第四十六晶体管T46的第二电极。
第五十八晶体管T58的栅电极可联接到第十八子晶体管T45b的第二电极，第五十八晶体管T58的第一电极可联接到第二控制线CS2，并且第五十八晶体管T58的第二电极可联接到第十八子晶体管T45b的第一电极。
图5是示出根据实施方式的在显示时段中图3中所示的扫描驱动器13的驱动方法的波形图。图6是示出根据实施方式的时钟信号的波形图。
首先，参照图3至图5，示出了施加到第一控制线CS1、第二控制线CS2、第三控制线CS3和第四控制线CS4、多个扫描时钟线SCCK1至SCCK6、多个感测时钟线SSCK1至SSCK6、多个进位时钟线CRCK1至CRCK6、第(n-3)进位线CR(n-3)(或者第一扫描进位线)、第(n-2)进位线CR(n-2)(或者第一感测进位线)、第n扫描线SCn(或者第一扫描线)、第(n+1)扫描线SC(n+1)(或者第二扫描线)、第n感测线SSn(或者第一感测线)、第(n+1)感测线SS(n+1)(或者第(n+1)感测线)、第n进位线CRn(或者第一进位线)和第(n+1)进位线CR(n+1)(或者第二进位线)的信号。
在显示时段中，分别施加到与相同的扫描级联接的扫描时钟线、感测时钟线和进位时钟线的扫描时钟信号、感测时钟信号和进位时钟信号可具有相同的相位。因此，在图5中，共同地示出了多个第一时钟线SCCK1、SSCK1和CRCK1的信号。共同地示出了多个第二时钟线SCCK2、SSCK2和CRCK2的信号。共同地示出了多个第三时钟线SCCK3、SSCK3和CRCK3的信号。共同地示出了多个第四时钟线SCCK4、SSCK4和CRCK4的信号。共同地示出了多个第五时钟线SCCK5、SSCK5和CRCK5的信号。共同地示出了多个第六时钟线SCCK6、SSCK6和CRCK6的信号。
然而，如图6中所示，分别施加到与相同的扫描级联接的扫描时钟线、感测时钟线和进位时钟线的扫描时钟信号、感测时钟信号和进位时钟信号可具有不同的大小。例如，扫描时钟信号和感测时钟信号的低电平(或者逻辑低电平)可对应于施加到第二电源线VSS2的电压的大小，并且扫描时钟信号和感测时钟信号的高电平(或者逻辑高电平)可对应于导通电压VON的大小。另外，进位时钟信号的低电平可对应于施加到第一电源线VSS1或第三电源线VSS3的电压的大小，并且进位时钟信号的高电平可对应于导通电压VON的大小。例如，施加到第二电源线VSS2的电压可高于施加到第一电源线VSS1或第三电源线VSS3的电压。
导通电压VON的大小可为足以导通晶体管的大小，并且施加到第一电源线VSS1、第二电源线VSS2和第三电源线VSS3的电压中的每个的大小可具有足以关断晶体管的大小。在下文中，与导通电压VON的大小对应的电压电平可表示为高电平，并且与施加到第一电源线VSS1、第二电源线VSS2和第三电源线VSS3的电压中的每个的大小对应的电压电平可表示为低电平。
再次参照图5，多个第二时钟线SCCK2、SSCK2和CRCK2的高电平脉冲具有比第一时钟线SCCK1、SSCK1和CRCK1的高电平脉冲的相位延迟的相位，并且多个第二时钟线SCCK2、SSCK2和CRCK2的高电平脉冲和第一时钟线SCCK1、SSCK1和CRCK1的高电平脉冲可在时间上彼此部分地重叠。例如，高电平脉冲可具有两个水平时段的长度(或宽度)，并且重叠长度可对应于一个水平时段。例如，多个第二时钟线SCCK2、SSCK2和CRCK2的高电平脉冲可比第一时钟线SCCK1、SSCK1和CRCK1的高电平脉冲延迟一个水平时段。
相似地，多个第三时钟线SCCK3、SSCK3和CRCK3的高电平脉冲具有比多个第二时钟线SCCK2、SSCK2和CRCK2的高电平脉冲的相位延迟的相位，并且多个第三时钟线SCCK3、SSCK3和CRCK3的高电平脉冲和多个第二时钟线SCCK2、SSCK2和CRCK2的高电平脉冲可在时间上彼此部分地重叠。多个第四时钟线SCCK4、SSCK4和CRCK4的高电平脉冲具有比多个第三时钟线SCCK3、SSCK3和CRCK3的高电平脉冲的相位延迟的相位，并且多个第四时钟线SCCK4、SSCK4和CRCK4的高电平脉冲和多个第三时钟线SCCK3、SSCK3和CRCK3的高电平脉冲可在时间上彼此部分地重叠。多个第五时钟线SCCK5、SSCK5和CRCK5的高电平脉冲具有比多个第四时钟线SCCK4、SSCK4和CRCK4的高电平脉冲的相位延迟的相位，并且多个第五时钟线SCCK5、SSCK5和CRCK5的高电平脉冲和多个第四时钟线SCCK4、SSCK4和CRCK4的高电平脉冲可在时间上彼此部分地重叠。多个第六时钟线SCCK6、SSCK6和CRCK6的高电平脉冲具有比多个第五时钟线SCCK5、SSCK5和CRCK5的高电平脉冲的相位延迟的相位，并且多个第六时钟线SCCK6、SSCK6和CRCK6的高电平脉冲和多个第五时钟线SCCK5、SSCK5和CRCK5的高电平脉冲可在时间上彼此部分地重叠。另外，迭代地，第一时钟线SCCK1、SSCK1和CRCK1的高电平脉冲具有比多个第六时钟线SCCK6、SSCK6和CRCK6的高电平脉冲的相位延迟的相位，并且第一时钟线SCCK1、SSCK1和CRCK1的高电平脉冲和多个第六时钟线SCCK6、SSCK6和CRCK6的高电平脉冲可在时间上彼此部分地重叠。
在下文中，将对在显示时段中第n扫描级STn的操作进行描述。其它扫描级的操作与第n扫描级STn的操作相似，并且因此，将省略重复的描述。
在第一时间TP1处，高电平脉冲可施加到第四控制线CS4。相应地，第二十晶体管T20可被导通，并且第一Q节点Qn可放电到低电平。另外，第十九晶体管T19可被导通，并且第一电容器C1可被放电。例如，充电在第一电容器C1和第五晶体管T5的栅电极中的电压可被复位。
在第二时间TP2处，在第(n-3)进位线CR(n-3)中可生成高电平脉冲。相应地，第二晶体管T2可被导通，并且第一Q节点Qn可充电到高电平。第七晶体管T7可响应于第一Q节点Qn的节点电压而被导通，并且第一节点N1可充电到施加到第二控制线CS2的高电平。
在第三时间TP3处，在第一控制线CS1中可生成高电平脉冲(或者第一脉冲)。相应地，第三晶体管T3可被导通。
此外，在第三时间TP3处，在第(n-2)进位线CR(n-2)中可生成高电平脉冲。相应地，第四晶体管T4可被导通。高电平电压可通过导通的第三晶体管T3和导通的第四晶体管T4充电在第一电容器C1的第二电极中。即，当在第一控制线CS1中生成高电平脉冲时，高电平电压可仅在高电平脉冲生成在第(n-2)进位线CR(n-2)中的第n扫描级STn的第一电容器C1中充电，并且第n扫描级STn可被选择为将在稍后描述的感测时段中进行操作的级中的一个。
在第四时间TP4处，在多个第五时钟线SCCK5、SSCK5和CRCK5中可生成高电平脉冲。相应地，第一Q节点Qn的电压可通过第二电容器C2和第三电容器C3而升高到高于高电平的电压，并且高电平脉冲可输出到第n扫描线SCn、第n感测线SSn和第n进位线CRn。
与此同时，尽管第一Q节点Qn的电压被升高，但是高电平电压施加到第一节点N1，并且相应地，多个晶体管T6、T2b、T20a、T10a、T12a和T11a的漏电极和源电极之间的电压差不为相对大的。因此，可防止多个晶体管T6、T2b、T20a、T10a、T12a和T11a的劣化。
如第n扫描级STn的操作那样，在第五时间TP5处，当在多个第六时钟线SCCK6、SSCK6和CRCK6中生成高电平脉冲时，高电平脉冲从第(n+1)扫描级ST(n+1)输出到第(n+1)扫描线SC(n+1)、第(n+1)感测线SS(n+1)和第(n+1)进位线CR(n+1)。
在第六时间TP6处，在第一复位进位线CR(n+4)中可生成高电平脉冲。相应地，第一Q节点Qn可通过第十晶体管T10联接到第一电源线VSS1并且被放电到低电平。
在第七时间TP7处，在第一控制线CS1中可生成高电平脉冲(或者第二脉冲)。相应地，第三晶体管T3可被导通。
然而，在第七时间TP7处，由于低电平信号施加到第(n-2)进位线CR(n-2)，因此第四晶体管T4可被关断或保持关断状态。第(n-2)进位线CR(n-2)的低电平信号不传输到第一电容器C1的第二电极，并且在第三时间TP3处在第一电容器C1的第二电极中充电的高电平电压可被保持。
在不设置有第四晶体管T4的级中，第三晶体管T3可被导通，第(n-2)进位线CR(n-2)的低电平信号可传输到第一电容器C1的第二电极，并且第一电容器C1的第二电极可在第七时间TP7处放电到低电平或被复位。即，未设置有第四晶体管T4的级可不被选择为在感测时段中进行操作的级。
与此同时，在第七时间TP7处，在第(n+5)进位线CR(n+5)中可生成高电平脉冲。相应地，高电平电压可在扫描级(例如，第(n+7)扫描级，即，从第n扫描级STn起的第七个扫描级)的第一电容器C1中充电，而该扫描级将第(n+5)进位线CR(n+5)用作第一感测进位线，并且该扫描级可与第n扫描级STn一起被选择为级中在感测时段中进行操作的一个级。
在实施方式中，高电平控制信号可在特定时段单位中交替地施加到第五控制线CS5和第六控制线CS6。特定时段单位可对应于例如帧间隔。将参照图7对施加到第五控制线CS5和第六控制线CS6的控制信号进行描述。
图7是示出根据实施方式的施加到扫描驱动器13的控制信号的图。
参照图7，多个帧间隔FRAM1和FRAM2(或者多个帧)中的每个可包括显示时段P_DISP和感测时段P_BLANK。在显示时段P_DISP中第一控制线CS1的信号、第二控制线CS2的信号、第三控制线CS3的信号和第四控制线CS4的信号可分别与参照图5描述的第一控制线CS1的信号、第二控制线CS2的信号、第三控制线CS3的信号和第四控制线CS4的信号基本上一致，并且因此，将省略重复的描述。与此同时，稍后将参照图8对在感测时段P_BLANK中第一控制线CS1的信号、第二控制线CS2的信号、第三控制线CS3的信号和第四控制线CS4的信号进行描述。
在第一帧间隔FRAME1期间，高电平控制信号可施加到第五控制线CS5，并且低电平控制信号可施加到第六控制线CS6。第二十五晶体管T25和第二十六晶体管T26可被导通，以使得第一QB节点QBn被充电到高电平。相应地，第十一晶体管T11可被导通，以使得第一Q节点Qn放电到低电平。第十三晶体管T13可被导通，以使得第n进位线CRn放电到低电平。第十五晶体管T15可被导通，以使得第n感测线SSn放电到低电平。第十七晶体管T17可被导通，以使得第n扫描线SCn放电到低电平。
在第二帧间隔FRAME2期间，低电平控制信号可施加到第五控制线CS5，并且高电平控制信号可施加到第六控制线CS6。第三十五晶体管T35和第三十六晶体管T36可被导通，以使得第二QB节点QB(n+1)充电到高电平。相应地，第十二晶体管T12可被导通，以使得第一Q节点Qn放电到低电平。第十四晶体管T14可被导通，以使得第n进位线CRn放电到低电平。第十六晶体管T16可被导通，以使得第n感测线SSn放电到低电平。第十八晶体管T18可被导通，以使得第n扫描线SCn放电到低电平。
因此，可缩短导通偏置施加到在第一帧间隔FRAME1和第二帧间隔FRAME2期间使用的晶体管的时段，并且可防止晶体管的劣化。
根据参照图5描述的扫描驱动器13的驱动，在一帧间隔的显示时段期间，高电平脉冲可施加到参照图2描述的扫描线SCi和感测线SSi。对应的数据信号可施加到数据线Dj，并且第一基准电压可施加到接收线Rj。相应地，在第二薄膜晶体管M2和第三薄膜晶体管M3处于导通状态期间，参照图2描述的存储电容器Cst可存储与数据信号与第一基准电压之间的差异对应的电压。随后，当第二薄膜晶体管M2和第三薄膜晶体管M3被关断时，可与存储在存储电容器Cst中的电压对应地确定流过第一薄膜晶体管M1的驱动电流量，并且发光器件LD可发射具有与驱动电流量对应的亮度的光。
图8是示出根据实施方式的在感测时段中扫描驱动器13的驱动方法的图。
参照图4和图8，示出了施加到第三控制线CS3、第五扫描时钟线SCCK5、第五感测时钟线SSCK5、第六扫描时钟线SCCK6、第六感测时钟线SSCK6、多个进位时钟线CRCK1至CRCK6、第n扫描线SCn、第(n+1)扫描线SC(n+1)、第n进位线CRn、第(n+1)进位线CR(n+1)、第n感测线SSn和第(n+1)感测线SS(n+1)的信号。
在第八时间TP8处，在第三控制线CS3中可生成高电平脉冲。相应地，第六晶体管T6(参见图4)可被导通。第一电容器C1处于在显示时段(即，参照图5描述的第三时间TP3至第四时间TP4之间的时段)期间电压充电在第一电容器C1中的状态，并且因此，第五晶体管T5可处于导通状态。相应地，施加到第二控制线CS2的高电平电压可通过第五晶体管T5和第六晶体管T6施加到第一Q节点Qn。
由于在除了第n扫描级STn以外的其它扫描级中第五晶体管(或者第四十八晶体管)处于关断状态，因此其它扫描级中的每个的第一Q节点Qn和第二Q节点Q(n+1)可保持低电平。
在实施方式中，第(n+1)扫描级ST(n+1)的第六电容器C6可处于在显示时段期间电压充电在第六电容器C6中的状态。第四十八晶体管T48可处于导通状态，并且施加到第二控制线CS2的高电平电压可通过第四十七晶体管T47和第四十八晶体管T48施加到第二Q节点Q(n+1)。
随后，在第九时间TP9处，高电平信号可施加到第五扫描时钟线SCCK5和第五感测时钟线SSCK5。第一Q节点Qn的电压可通过第二电容器C2和第三电容器C3(参见图4)升高，并且高电平信号可输出到第n扫描线SCn和第n感测线SSn。
相应地，联接到第n扫描线SCn和第n感测线SSn的像素的多个薄膜晶体管M2和M3(参见图2)可被导通。第二基准电压可施加到数据线，并且传感器14(参见图1)可根据通过接收线(Rj等)接收的电流值或电压值来测量像素的劣化信息或特征信息。
然而，在第九时间TP9处，低电平信号可施加到第六扫描时钟线SCCK6和第六感测时钟线SSCK6。相应地，低电平信号可输出到第(n+1)扫描线SC(n+1)和第(n+1)感测线SS(n+1)。
另外，由于与第一Q节点Qn或第二Q节点Q(n+1)对应的节点在其它扫描级(例如，除了第n扫描级STn以外的联接到第五扫描时钟线SCCK5和第五感测时钟线SSCK5的级)中具有低电平，因此尽管高电平脉冲施加到第五扫描时钟线SCCK5和第五感测时钟线SSCK5，低电平信号也可输出到对应的扫描线和对应的感测线。
在第十时间TP10处，高电平信号可施加到第五扫描时钟线SCCK5和第五感测时钟线SSCK5。恰好先前的数据信号可再次施加到数据线。相应地，联接到第n扫描线SCn和第n感测线SSn的像素可基于恰好先前的数据信号发射具有灰度级的光。
即，尽管在第九时间TP9与第十时间TP10之间的时段期间，联接到第n扫描线SCn和第n感测线SSn的像素不基于数据信号发射具有灰度级的光，但是在第十时间TP10之后，联接到第n扫描线SCn和第n感测线SSn的像素再次基于数据信号发射具有灰度级的光，并且在感测时段期间，联接到其它扫描线和其它感测线的像素可连续地基于数据信号发射具有灰度级的光。因此，不存在用户识别出帧的问题。
随后，在第十一时间TP11处，高电平信号可施加到第六扫描时钟线SCCK6和第六感测时钟线SSCK6。第二Q节点Q(n+1)的电压可通过与第六扫描时钟线SCCK6和第六感测时钟线SSCK6联接的第(n+1)扫描级ST(n+1)的第四电容器C4和第五电容器C5(参见图4)来升高，并且高电平信号可输出到第(n+1)扫描线SC(n+1)和第(n+1)感测线SS(n+1)。
相应地，与第(n+1)扫描线SC(n+1)和第(n+1)感测线SS(n+1)联接的像素的多个薄膜晶体管M2和M3(参见图2)可被导通。第二基准电压可施加到数据线，并且传感器14(参见图1)根据通过接收线(Rj等)接收的电流值或电压值来测量像素的劣化信息或特征信息。
在第十二时间TP12处，高电平信号可施加到第六扫描时钟线SCCK6和第六感测时钟线SSCK6。恰好先前的数据信号可再次施加到数据线。相应地，联接第(n+1)扫描线SC(n+1)和第(n+1)感测线SS(n+1)的像素可基于恰好先前的数据信号发射具有灰度级的光。
如参照图8所描述的，在第九时间TP9与第十时间TP10之间的时段中，高电平信号施加到第五扫描时钟线SCCK5和第五感测时钟线SSCK5，从而可测量联接到第n扫描线SCn和第n感测线SSn的像素的劣化信息或特征信息。另外，在第十一时间TP11与第十二时间TP12之间的时段中，高电平信号施加到第六扫描时钟线SCCK6和第六感测时钟线SSCK6，从而可测量联接到第(n+1)扫描线SC(n+1)和第(n+1)感测线SS(n+1)的像素的劣化信息或特征信息。即，在一帧间隔期间可感测(或者多重感测)包括在其它像素行中的像素的特征，并且可减少感测显示面板中的所有像素的特征的总时间(或者感测时段)。此外，可实时地补偿像素的特征。
图9是示出根据实施方式的扫描驱动器13的驱动方法的图。
参照图9，示出了施加到第一控制线CS1、多个扫描时钟线SCCK1至SCCK6和多个感测时钟线SSCK1至SSCK6的信号。
在显示时段P_DISP中，多个扫描时钟线SCCK1至SCCK6和多个感测时钟线SSCK1至SSCK6分别与参照图5描述的多个扫描时钟线SCCK1至SCCK6和多个感测时钟线SSCK1至SSCK6基本上一致，并且因此，将省略重复的描述。
在显示时段P_DISP中，第一控制线CS1的信号可包括高电平脉冲。例如，第一控制线CS1的信号可包括具有高电平的第一脉冲PS1至第六脉冲PS6。
第一脉冲PS1可与高电平信号施加到第一扫描时钟线SCCK1和第一感测时钟线SSCK1的间隔重叠。然而，这仅为示例性的，并且第一脉冲PS1可与高电平信号施加到与第一扫描时钟线SCCK1和第一感测时钟线SSCK1不同的扫描时钟线和感测线的间隔重叠。
相似地，第二脉冲PS2可与高电平信号施加到第二扫描时钟线SCCK2和第二感测时钟线SSCK2的间隔重叠。第三脉冲PS3可与高电平信号施加到第三扫描时钟线SCCK3和第三感测时钟线SSCK3的间隔重叠。第四脉冲PS4可与高电平信号施加到第四扫描时钟线SCCK4和第四感测时钟线SSCK4的间隔重叠。第五脉冲PS5可与高电平信号施加到第五扫描时钟线SCCK5和第五感测时钟线SSCK5的间隔重叠。第六脉冲PS6可与高电平信号施加到第六扫描时钟线SCCK6和第六感测时钟线SSCK6的间隔重叠。也就是说，第一脉冲PS1至第六脉冲PS6可具有与不同的扫描时钟线(以及不同的感测时钟线)对应的高电平。联接到不同的扫描时钟线(以及不同的感测时钟线)的扫描级可被选择为级以在感测时段中进行操作。
随后，在感测时段P_BLANK中，高电平信号可顺序地施加到多个扫描时钟线SCCK1至SCCK6和多个感测时钟线SSCK1至SSCK6。施加到多个扫描时钟线SCCK1至SCCK6中的每个的信号可具有与该信号(即，施加到参照图8描述的第五扫描时钟线SCCK5的信号)的波形一致或基本上一致的波形，并且施加到多个感测时钟线SSCK1至SSCK6中的每个的信号可具有与该信号(即，施加到参照图8描述的第五感测时钟线SSCK5的信号)的波形一致或基本上一致的波形。相应地，将省略重复的描述。
由于高电平信号顺序地施加到多个扫描时钟线SCCK1至SCCK6和多个感测时钟线SSCK1至SSCK6，因此在显示时段P_DISP中被选择的级可顺序地进行操作并且将高电平信号输出到对应的扫描线和对应的感测线。相应地，包括在六个像素行中的像素的特征可被感测(或在感测时段P_BLANK期间被多重感测)。
与此同时，尽管在图9中示出了在显示时段P_DISP期间施加到第一控制线CS1的信号包括六个脉冲的情况，但这仅为示例性的。在实例中，在显示时段P_DISP期间，施加到第一控制线CS1的信号可包括两个至五个脉冲。在另一实例中，当扫描驱动器13(参见图1)包括k个不同的扫描时钟线和k个不同的感测时钟线时，在显示时段P_DISP期间施加到第一控制线CS1的信号可包括k个脉冲。
图10是示出根据实施方式的包括在图3中所示的扫描驱动器13中的第m级组STGm'的电路图。
参照图4和图10，第m级组STGm'与图4中所示的第m级组STGm的不同之处在于第m级组STGm'不包括第七晶体管T7和第五十晶体管T50。第m级组STGm'与图4中所示的第m级组STGm基本上一致或相似，并且因此，将省略重复的描述。
在第n扫描级STn'中，第一节点N1可联接到第n进位线CRn。当第一Q节点Qn升到高于高电平的电压时，高电平进位信号施加到第一节点N1，并且因此，可防止由多个晶体管T6、T2b、T20a、T10a、T12a和T11a的漏电极和源电极之间的过大的电压差引起的劣化。
相似地，在第(n+1)扫描级ST(n+1)'中，第二节点N2可联接到第(n+1)进位线CR(n+1)。当第二Q节点Q(n+1)升到高于高电平的电压时，高电平进位信号被施加到第二节点N2，并且因此，可防止由多个晶体管T47、T49a、T55b、T34b和T33b的漏电极和源电极之间的过大的电压差引起的劣化。
根据本公开，扫描驱动器包括多个扫描级。多个扫描级中的每个响应于经选择的信号和感测进位信号来存储经选择的信号(或者第一控制信号)，并且响应于经选择的信号和扫描时钟信号(以及感测时钟信号)来输出扫描信号(以及感测信号)。因此，在一帧中的显示时段期间，可通过经选择的信号的脉冲来选择两个或更多个级，并且在一帧的感测时段期间，根据不同的时钟信号(以及不同的感测时钟信号)将扫描信号(以及感测信号)顺序地提供给扫描线。
本文中已公开了示例性实施方式，并且尽管采用了特定术语，但是它们仅以一般和描述性意义使用和解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员随着本申请的提交而将显而易见的是，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。相应地，本领域技术人员将理解，在不背离如所附权利要求书中所记载的本公开的精神和范围的情况下，可进行形式和细节上的各种变化。

Claims (10)

1.一种扫描驱动器，包括：
多个扫描级，
其中，所述多个扫描级之中的第一扫描级包括：
第一晶体管，所述第一晶体管包括联接到第一Q节点的栅电极、联接到第一扫描时钟线的第一电极和联接到第一扫描线的第二电极；
第二晶体管，所述第二晶体管包括栅电极、第一电极和第二电极，所述第二晶体管的所述栅电极和所述第一电极联接到第一扫描进位线，所述第二晶体管的所述第二电极联接到所述第一Q节点；
第三晶体管，所述第三晶体管包括联接到第一控制线的栅电极和联接到第一感测进位线的第一电极；
第四晶体管，所述第四晶体管包括联接到所述第一感测进位线的栅电极和联接到所述第三晶体管的所述第一电极的第一电极；
第五晶体管，所述第五晶体管包括联接到所述第四晶体管的第二电极的栅电极、联接到第二控制线的第一电极和联接到第一节点的第二电极；
第一电容器，所述第一电容器包括联接到所述第五晶体管的所述第一电极的第一电极和联接到所述第五晶体管的所述栅电极的第二电极；以及
第六晶体管，所述第六晶体管包括联接到第三控制线的栅电极、联接到所述第一节点的第一电极和联接到所述第一Q节点的第二电极。
2.如权利要求1所述的扫描驱动器，其中，所述第一扫描级还包括：
第七晶体管，所述第七晶体管包括联接到所述第一Q节点的栅电极、联接到所述第二控制线的第一电极和联接到所述第一节点的第二电极。
3.如权利要求1所述的扫描驱动器，其中，通过所述第一控制线提供的第一控制信号在一帧期间包括多个脉冲，
其中，在与所述第一控制信号的所述多个脉冲中的一个重叠的感测进位信号的脉冲期间，所述第一电容器充电有通过所述第一感测进位线提供的所述感测进位信号。
4.如权利要求1所述的扫描驱动器，其中，所述第一扫描级还包括：
第二电容器，所述第二电容器包括联接到所述第一晶体管的所述栅电极的第一电极和联接到所述第一晶体管的所述第二电极的第二电极；
第八晶体管，所述第八晶体管包括联接到所述第一Q节点的栅电极、联接到第一感测时钟线的第一电极和联接到第一感测线的第二电极；
第三电容器，所述第三电容器包括联接到所述第八晶体管的所述栅电极的第一电极和联接到所述第八晶体管的所述第二电极的第二电极；以及
第九晶体管，所述第九晶体管包括联接到所述第一Q节点的栅电极、联接到第一进位时钟线的第一电极和联接到第一进位线的第二电极。
5.如权利要求4所述的扫描驱动器，其中，所述第一扫描级还包括：
第十晶体管，所述第十晶体管包括联接到第一复位进位线的栅电极、联接到所述第一Q节点的第一电极和联接到第一电源线的第二电极。
6.如权利要求5所述的扫描驱动器，其中，所述第一扫描级还包括：
第十一晶体管，所述第十一晶体管包括联接到第一QB节点的栅电极、联接到所述第一Q节点的第一电极和联接到所述第一电源线的第二电极；以及
第十二晶体管，所述第十二晶体管包括联接到第二QB节点的栅电极、联接到所述第一Q节点的第一电极和联接到所述第一电源线的第二电极。
7.如权利要求6所述的扫描驱动器，其中，所述第一扫描级还包括：
第十三晶体管，所述第十三晶体管包括联接到所述第一QB节点的栅电极、联接到所述第一进位线的第一电极和联接到所述第一电源线的第二电极；
第十四晶体管，所述第十四晶体管包括联接到所述第二QB节点的栅电极、联接到所述第一进位线的第一电极和联接到所述第一电源线的第二电极；
第十五晶体管，所述第十五晶体管包括联接到所述第一QB节点的栅电极、联接到所述第一感测线的第一电极和联接到第二电源线的第二电极；
第十六晶体管，所述第十六晶体管包括联接到所述第二QB节点的栅电极、联接到所述第一感测线的第一电极和联接到所述第二电源线的第二电极；
第十七晶体管，所述第十七晶体管包括联接到所述第一QB节点的栅电极、联接到所述第一扫描线的第一电极和联接到所述第二电源线的第二电极；以及
第十八晶体管，所述第十八晶体管包括联接到所述第二QB节点的栅电极、联接到所述第一扫描线的第一电极和联接到所述第二电源线的第二电极。
8.如权利要求7所述的扫描驱动器，其中，所述第一扫描级还包括：
第十九晶体管，所述第十九晶体管包括联接到第四控制线的栅电极、联接到所述第五晶体管的所述栅电极的第一电极和联接到所述第一电源线的第二电极。
9.如权利要求8所述的扫描驱动器，其中，所述第一扫描级还包括：
第二十晶体管，所述第二十晶体管包括联接到所述第四控制线的栅电极、联接到所述第一Q节点的第一电极和联接到所述第一电源线的第二电极；
第二十一晶体管，所述第二十一晶体管包括联接到所述第一Q节点的栅电极、联接到所述第一电源线的第一电极和联接到所述第一QB节点的第二电极；以及
第二十二晶体管，所述第二十二晶体管包括联接到所述第一扫描进位线的栅电极、联接到所述第一电源线的第一电极和联接到所述第一QB节点的第二电极。
10.如权利要求9所述的扫描驱动器，其中，所述第一扫描级还包括：
第二十三晶体管，所述第二十三晶体管包括联接到所述第三晶体管的第二电极的栅电极和联接到所述第一电源线的第一电极；以及
第二十四晶体管，所述第二十四晶体管包括联接到所述第三控制线的栅电极、联接到所述第二十三晶体管的第二电极的第一电极和联接到所述第一QB节点的第二电极。
CN202010869577.1A 2019-08-28 2020-08-26 扫描驱动器 Active CN112530359B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410319754.7A CN117995105A (zh) 2019-08-28 2020-08-26 扫描驱动器
CN202410319757.0A CN118015977A (zh) 2019-08-28 2020-08-26 扫描驱动器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0105870 2019-08-28
KR1020190105870A KR20210027576A (ko) 2019-08-28 2019-08-28 주사 구동부

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202410319757.0A Division CN118015977A (zh) 2019-08-28 2020-08-26 扫描驱动器
CN202410319754.7A Division CN117995105A (zh) 2019-08-28 2020-08-26 扫描驱动器

Publications (2)

Publication Number Publication Date
CN112530359A true CN112530359A (zh) 2021-03-19
CN112530359B CN112530359B (zh) 2024-04-09

Family

ID=74682684

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202410319754.7A Pending CN117995105A (zh) 2019-08-28 2020-08-26 扫描驱动器
CN202410319757.0A Pending CN118015977A (zh) 2019-08-28 2020-08-26 扫描驱动器
CN202010869577.1A Active CN112530359B (zh) 2019-08-28 2020-08-26 扫描驱动器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202410319754.7A Pending CN117995105A (zh) 2019-08-28 2020-08-26 扫描驱动器
CN202410319757.0A Pending CN118015977A (zh) 2019-08-28 2020-08-26 扫描驱动器

Country Status (3)

Country Link
US (3) US11348513B2 (zh)
KR (1) KR20210027576A (zh)
CN (3) CN117995105A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611466B1 (ko) 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
KR20210031568A (ko) 2019-09-11 2021-03-22 삼성디스플레이 주식회사 주사 구동부
KR20210042220A (ko) 2019-10-08 2021-04-19 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20220055510A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366676A (zh) * 2012-03-27 2013-10-23 乐金显示有限公司 有机发光显示装置
CN105679224A (zh) * 2014-12-03 2016-06-15 Nlt科技股份有限公司 移位寄存器电路、栅极驱动器及显示设备
US20160293094A1 (en) * 2015-03-30 2016-10-06 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US20170186394A1 (en) * 2015-12-28 2017-06-29 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US20180337682A1 (en) * 2017-05-22 2018-11-22 Lg Display Co., Ltd. Gate shift register and organic light emitting diode display including the same
CN110010067A (zh) * 2017-12-11 2019-07-12 乐金显示有限公司 栅极移位寄存器和包括其的有机发光显示设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075141A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR20150115105A (ko) 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR20160053191A (ko) 2014-10-31 2016-05-13 엘지디스플레이 주식회사 디스플레이 장치의 게이트 구동부
KR102282028B1 (ko) 2015-01-14 2021-07-29 삼성디스플레이 주식회사 게이트 구동 회로
KR102386847B1 (ko) 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR102218479B1 (ko) 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102452523B1 (ko) 2015-08-27 2022-10-11 삼성디스플레이 주식회사 주사 구동부
KR102635475B1 (ko) 2015-12-29 2024-02-08 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
KR102569931B1 (ko) 2016-07-13 2023-08-25 삼성디스플레이 주식회사 스테이지 및 이를 이용한 표시장치
KR102656430B1 (ko) 2016-12-08 2024-04-11 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
KR102395869B1 (ko) 2017-07-17 2022-05-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102458249B1 (ko) 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
KR102522425B1 (ko) * 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20200072635A (ko) 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200085976A (ko) 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
KR102611466B1 (ko) 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
KR102643142B1 (ko) 2019-05-23 2024-03-06 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
KR20210031568A (ko) 2019-09-11 2021-03-22 삼성디스플레이 주식회사 주사 구동부
KR20210062773A (ko) 2019-11-21 2021-06-01 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20210143979A (ko) 2020-05-20 2021-11-30 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366676A (zh) * 2012-03-27 2013-10-23 乐金显示有限公司 有机发光显示装置
CN105679224A (zh) * 2014-12-03 2016-06-15 Nlt科技股份有限公司 移位寄存器电路、栅极驱动器及显示设备
US20160293094A1 (en) * 2015-03-30 2016-10-06 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US20170186394A1 (en) * 2015-12-28 2017-06-29 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US20180337682A1 (en) * 2017-05-22 2018-11-22 Lg Display Co., Ltd. Gate shift register and organic light emitting diode display including the same
CN110010067A (zh) * 2017-12-11 2019-07-12 乐金显示有限公司 栅极移位寄存器和包括其的有机发光显示设备

Also Published As

Publication number Publication date
CN117995105A (zh) 2024-05-07
US11817042B2 (en) 2023-11-14
US20220293045A1 (en) 2022-09-15
US11348513B2 (en) 2022-05-31
CN112530359B (zh) 2024-04-09
KR20210027576A (ko) 2021-03-11
CN118015977A (zh) 2024-05-10
US20240029642A1 (en) 2024-01-25
US20210065617A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN111583840B (zh) 用于显示装置的扫描驱动器
CN112530359B (zh) 扫描驱动器
US9886891B2 (en) Sensing driving circuit and display device including the same
JP6116706B2 (ja) 表示装置およびその駆動方法
KR102595263B1 (ko) 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR101932744B1 (ko) 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
GB2411758A (en) Pixel circuit
CN109935184B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN111052216B (zh) 显示装置及其驱动方法
US11004376B2 (en) Scan driver and display device including the same
CN112581913A (zh) 扫描驱动器
KR20180091984A (ko) 화소 및 이를 포함하는 표시 장치 및 화소
WO2019186857A1 (ja) 表示装置およびその駆動方法
KR20210042220A (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20210034729A (ko) 주사 구동부 및 이를 포함하는 표시 장치
CN115346459A (zh) 扫描驱动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant