CN112310105A - 半导体器件的制作方法及半导体器件 - Google Patents

Abstract

本发明公开了一种半导体器件的制作方法及半导体器件。所述半导体器件的制作方法包括：在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；形成纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；在所述存储沟道孔和所述虚拟沟道孔的内表面形成牺牲层；在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层；去除所述存储沟道孔中的牺牲层。本发明能够避免虚拟沟道孔的侧壁被损坏，进而避免字线漏电，提高半导体器件的性能。

Description

半导体器件的制作方法及半导体器件

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法及半导体器件。

背景技术

在半导体器件中，沟道孔(channel hole，CH)的蚀刻是最为关键的工艺步骤，而沟道孔包括存储沟道孔和虚拟沟道孔，且现有技术中的存储沟道孔和虚拟沟道孔采用相同的工艺同时制作完成。

但是，虚拟沟道孔的蚀刻容易变形(distortion)，在沟道孔的内表面沉积ONO(氧化硅-氮化硅-氧化硅)结构的存储介质层后，对沟道孔底部的存储介质层进行蚀刻形成底部通孔时，容易损坏变形的虚拟沟道孔的侧壁，进而导致与损坏的侧壁相连接的字线漏电(WL LKG)，影响半导体器件的性能。

发明内容

本发明提供一种半导体器件的制作方法及半导体器件，能够避免虚拟沟道孔的侧壁被损坏，进而避免字线漏电，提高半导体器件的性能。

本发明提供了一种半导体器件的制作方法，包括：

在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；

形成纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；

在所述存储沟道孔和所述虚拟沟道孔的内表面形成牺牲层；

在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层；

去除所述存储沟道孔中的牺牲层。

进一步优选的，所述在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层，包括：

在所述堆栈层上形成覆盖所述虚拟沟道孔和所述存储沟道孔的沉积层；

去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，并使剩余的沉积层构成所述保护层。

进一步优选的，所述去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，包括：

在所述沉积层上形成掩膜层，并使所述掩膜层的图案与所述存储沟道孔的位置相对应；

通过所述掩膜层，去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔。

进一步优选的，在所述去除所述存储沟道孔中的牺牲层之后，还包括：

去除所述保护层。

进一步优选的，所述堆栈层包括形成于所述衬底上的下堆栈层以及形成于所述下堆栈层上的上堆栈层；所述存储沟道孔包括纵向贯穿所述下堆栈层的下存储沟道孔以及纵向贯穿所述上堆栈层的上存储沟道孔，且所述下存储沟道孔与所述上存储沟道孔相连通；所述虚拟沟道孔包括纵向贯穿所述下堆栈层的下虚拟沟道孔以及纵向贯穿所述上堆栈层的上虚拟沟道孔，且所述下虚拟沟道孔与所述上虚拟沟道孔相连通；

所述在所述存储沟道孔和所述虚拟沟道孔内形成牺牲层之前，还包括：

在所述下存储沟道孔和所述下虚拟沟道孔的侧壁形成电荷阻挡层。

进一步优选的，所述堆栈层包括核心区和台阶区，所述核心区包括顶部选择栅切线，所述虚拟沟道孔包括位于所述台阶区的沟道孔以及与所述顶部选择栅切线相对应的沟道孔。

进一步优选的，所述保护层的材料包括氧化物、氮化硅和多晶硅中的任意一种。

相应地，本发明还提供了一种半导体器件，包括：

衬底；

位于所述衬底上的堆栈层，所述堆栈层包括多个纵向交替堆叠的栅极层和层间绝缘层；

纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；

位于所述存储沟道孔内表面的存储介质层和位于所述存储介质层表面的沟道层；以及，

位于所述虚拟沟道孔内表面的牺牲层。

进一步优选的，所述半导体器件还包括位于所述堆栈层上且覆盖所述虚拟沟道孔的保护层。

进一步优选的，所述半导体器件还包括位于所述虚拟沟道孔中的所述牺牲层表面的存储介质层和位于所述存储介质层表面的沟道层。

进一步优选的，所述堆栈层包括形成于所述衬底上的下堆栈层以及形成于所述下堆栈层上的上堆栈层；所述存储沟道孔包括纵向贯穿所述下堆栈层的下存储沟道孔以及纵向贯穿所述上堆栈层的上存储沟道孔，且所述下存储沟道孔与所述上存储沟道孔相连通；所述虚拟沟道孔包括纵向贯穿所述下堆栈层的下虚拟沟道孔以及纵向贯穿所述上堆栈层的上虚拟沟道孔，且所述下虚拟沟道孔与所述上虚拟沟道孔相连通；

所述半导体器件还包括位于所述下虚拟沟道孔的侧壁与所述牺牲层之间的电荷阻挡层。

进一步优选的，所述堆栈层包括核心区和台阶区，所述核心区包括顶部选择栅切线，所述虚拟沟道孔包括位于所述台阶区的沟道孔以及与所述顶部选择栅切线相对应的沟道孔。

进一步优选的，所述保护层的材料包括氧化物、氮化硅和多晶硅中的任意一种。

本发明的有益效果为：通过在存储沟道孔和虚拟沟道孔内形成牺牲层，并在堆栈层上形成覆盖虚拟沟道孔的保护层，以在去除存储沟道孔中的牺牲层时能够保留虚拟沟道孔中的牺牲层，从而避免后续在沟道孔中蚀刻底部通孔时损坏虚拟沟道孔的侧壁，进而避免字线漏电，提高半导体器件的性能。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的半导体器件的制作方法的一个流程示意图；

图2a至图2f为本发明实施例提供的半导体器件的制作方法的结构示意图；

图3a至图3g为本发明实施例提供的半导体器件的制作方法的结构示意图；

图4为本发明实施例提供的半导体器件的一个结构示意图；

图5为本发明实施例提供的半导体器件的另一个结构示意图。

具体实施方式

这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。

在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

参见图1，是本发明实施例提供的半导体器件的制作方法的流程示意图。

如图1所示，本发明实施例提供的半导体器件的制作方法包括步骤101至步骤105：

步骤101、在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层。

如图2a所示，衬底1上形成堆栈层2，堆栈层2包括多个纵向交替堆叠的层间牺牲层22和层间绝缘层21，其中纵向是指垂直于衬底1的方向，层间牺牲层22和层间绝缘层21的堆叠层数不做限制，例如48层、64层等等。衬底1为半导体衬底，例如可以为硅衬底，衬底1还可以为包括其他元素半导体或化合物半导体的衬底。层间绝缘层21包括但不限于氧化硅。层间牺牲层22包括但不限于氮化硅。

步骤102、形成纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔。

其中，存储沟道孔是指后续能够形成存储单元的沟道孔，虚拟沟道孔是指后续不形成存储单元的沟道孔，虚拟沟道孔通过后续其他膜层的填充主要作为支撑柱。

如图2a所示，堆栈层2可以包括核心区23和台阶区24，在核心区23中形成一定深度的顶部选择栅切槽(TSG cut)，并在顶部选择栅切槽中填充绝缘层，形成顶部选择栅切线，顶部选择栅切线将核心区23分成多个存储区块(block)。然后，在核心区23和台阶区24形成沟道孔，其中，形成在台阶区24的沟道孔为虚拟沟道孔4，形成纵向贯穿顶部选择栅切线的沟道孔为虚拟沟道孔4，形成在存储区块的沟道孔为存储沟道孔3，即虚拟沟道孔4包括位于台阶区24的沟道孔以及与顶部选择栅切线相对应的沟道孔。存储沟道孔3和虚拟沟道孔4纵向贯穿堆栈层2并延伸至衬底1内，然后，在存储沟道孔3和虚拟沟道孔4的底部形成外延层10。

步骤103、在所述存储沟道孔和所述虚拟沟道孔的内表面形成牺牲层。

如图2b所示，在存储沟道孔3和虚拟沟道孔4内形成牺牲层5，牺牲层5至少需要覆盖存储沟道孔3和虚拟沟道孔4的内表面，即牺牲层5可以仅形成于存储沟道孔3和虚拟沟道孔4的侧壁以及底部的外延层10上，牺牲层5也可以填充于整个存储沟道孔3和虚拟沟道孔4内，另外，牺牲层5还可以形成于堆栈层2上。其中，牺牲层5可以为多晶硅牺牲层(SACPoly)。

步骤104、在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层。

为了避免后续存储沟道孔中的牺牲层被去除时虚拟沟道孔中的牺牲层一起被去除，导致后续在沟道孔中蚀刻底部通孔时损坏虚拟沟道孔的侧壁，因此在堆栈层上形成保护层，且保护层完全覆盖虚拟沟道孔，但裸露存储沟道孔。

具体地，步骤104中的所述在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层，包括：

在所述堆栈层上形成覆盖所述虚拟沟道孔和所述存储沟道孔的沉积层；

去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，并使剩余的沉积层构成所述保护层。

如图2c所示，采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺快速在堆栈层2上形成沉积层6，沉积层6覆盖堆栈层2的上表面，即沉积层6完全覆盖虚拟沟道孔4和存储沟道孔3。通过去除存储沟道孔3顶部的沉积层6，即可裸露存储沟道孔3，使剩余的沉积层6仅覆盖虚拟沟道孔4。

具体地，所述去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，包括：

在所述沉积层上形成掩膜层，并使所述掩膜层的图案与所述存储沟道孔的位置相对应；

通过所述掩膜层，去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔。

如图2d所示，在沉积层6上形成掩膜层7，掩膜层7具有图案71，且图案71与存储沟道孔3的位置相对应，即图案71位于存储沟道孔3的正上方，以暴露存储沟道孔3顶部的沉积层6。如图2e所示，对暴露的沉积层6进行蚀刻，如干法蚀刻，以裸露存储沟道孔3，然后，去除掩膜层7，剩余的沉积层6即构成覆盖虚拟沟道孔4的保护层61。其中，保护层61的材料可以包括氧化物、氮化硅和多晶硅等介电质中的任意一种。

步骤105、去除所述存储沟道孔中的牺牲层。

如图2f所示，对暴露的存储沟道孔3中的牺牲层5进行蚀刻，以去除存储沟道孔3中的牺牲层5。由于虚拟沟道孔4的顶部覆盖保护层61，因此虚拟沟道孔4中的牺牲层5得以保留。

在去除存储沟道孔3中的牺牲层5之后，可以保留保护层61，即不对保护层61进行任何处理，继续在存储沟道孔3的内表面形成存储介质层。可选的，还可以继续在存储介质层的表面形成多晶硅牺牲层(SAC poly)，多晶硅牺牲层用于后续在存储沟道孔3中蚀刻底部通孔时，保护存储沟道孔3侧壁上的存储介质层不被损坏。在形成底部通孔后，去除多晶硅牺牲层。然后，在存储沟道孔3中存储介质层的表面和底部通孔的内表面形成沟道层，然后在存储沟道孔3中填充绝缘层。其中，存储介质层包括电荷阻挡层、电荷存储层和隧道层，隧道层可以为氧化硅、氮化硅、氮氧化硅等氧化物，电荷存储层可以为包括含量子点或纳米晶体或者含有氮和硅的化合物的绝缘层，电荷阻挡层可以为氧化硅等氧化物，因此存储介质层构成ONO结构。

在去除存储沟道孔3中的牺牲层5之后，也可以去除保护层61，在存储沟道孔3的内表面形成存储介质层，同时在虚拟沟道孔4中的牺牲层5表面形成存储介质层。然后，对存储沟道孔3和虚拟沟道孔4底部的存储介质层进行蚀刻，形成底部通孔，并在存储沟道孔3和虚拟沟道孔4中的存储介质层的表面和底部通孔的内表面形成沟道层，然后在存储沟道孔3和虚拟沟道孔4中填充绝缘层。

若覆盖虚拟沟道孔4的保护层61未被去除，由于保护层61对虚拟沟道孔4的遮挡，使得存储沟道孔3中底部通孔的蚀刻不会对虚拟沟道孔4产生影响，从而保证虚拟沟道孔4的侧壁不被损坏；若覆盖虚拟沟道孔4的保护层61被去除，由于虚拟沟道孔4的侧壁形成有牺牲层5，即牺牲层5对虚拟沟道孔4的侧壁进行保护，因此即使在存储沟道孔3中蚀刻底部通孔的同时，在虚拟沟道孔4中蚀刻底部通孔，也不会对虚拟沟道孔4的侧壁产生影响，从而保证虚拟沟道孔4的侧壁不被损坏。

在存储沟道孔3中填充绝缘层后，形成纵向贯穿堆栈层2的栅线缝隙，通过栅线缝隙将堆栈层2中的层间牺牲层22置换成栅极层。

在一些实施例中，半导体器件中的堆栈层可以为双堆栈层，即堆栈层可以包括形成于所述衬底上的下堆栈层以及形成于所述下堆栈层上的上堆栈层；所述存储沟道孔包括纵向贯穿所述下堆栈层的下存储沟道孔以及纵向贯穿所述上堆栈层的上存储沟道孔，且所述下存储沟道孔与所述上存储沟道孔相连通；所述虚拟沟道孔包括纵向贯穿所述下堆栈层的下虚拟沟道孔以及纵向贯穿所述上堆栈层的上虚拟沟道孔，且所述下虚拟沟道孔与所述上虚拟沟道孔相连通。对于双堆栈层，可以在下存储沟道孔和下虚拟沟道孔的侧壁先形成电荷阻挡层，再形成牺牲层。

具体地，如图3a所示，先在衬底1上形成下堆栈层2a，下堆栈层2a包括多个纵向交替堆叠的层间牺牲层22和层间绝缘层21。接着，在下堆栈层2a中形成下存储沟道孔3a和下虚拟沟道孔4a，下存储沟道孔3a和下虚拟沟道孔4a纵向贯穿下堆栈层2a并延伸至衬底1内。然后，在下存储沟道孔3a和下虚拟沟道孔4a的底部形成外延层10，并在下存储沟道孔3a和下虚拟沟道孔4a的侧壁形成电荷阻挡层8。

需要说明的是，由于双堆栈层中的存储沟道孔较深，后续在存储沟道孔中形成电荷阻挡层时会导致上存储沟道孔的电荷阻挡层较厚，下存储沟道孔的电荷阻挡层较薄，因此在下堆栈层中形成下存储沟道孔时，先在下存储沟道孔的侧壁形成电荷阻挡层，以与后续在上下存储沟道孔中同时形成的电荷阻挡层共同构成电荷阻挡层，从而增大下存储沟道孔中电荷阻挡层的厚度，保证上存储沟道孔和下存储沟道孔内的电荷阻挡层厚度一致。另外，由于虚拟沟道孔与存储沟道孔内采用相同的工艺制作，因此在下存储沟道孔的侧壁形成电荷阻挡层的同时，在虚拟沟道孔的侧壁形成电荷阻挡层。

进一步地，如图3b所示，在下存储沟道孔3a和下虚拟沟道孔4a内填充牺牲层5。下存储沟道孔3a和下虚拟沟道孔4a内需填充满牺牲层5，以保证后续上堆栈层的制作。

进一步地，如图3c所示，在下堆栈层2a上形成上堆栈层2b，上堆栈层2b包括多个纵向交替堆叠的层间牺牲层22和层间绝缘层21，上堆栈层2b和下堆栈层2a共同构成堆栈层2。然后，在上堆栈层2b中形成上存储沟道孔3b和上虚拟沟道孔4b，上存储沟道孔3b与下存储沟道孔3a位置对应且连通，共同构成存储沟道孔3，上虚拟沟道孔4b与下虚拟沟道孔4a位置对应且连通，共同构成虚拟沟道孔4。具体地，上存储沟道孔3b纵向贯穿上堆栈层2b并延伸至下存储沟道孔3a中的牺牲层5内，上虚拟沟道孔4b纵向贯穿上堆栈层2b并延伸至下虚拟沟道孔4a中的牺牲层5内。至少在上存储沟道孔3b和上虚拟沟道孔4b的内表面形成牺牲层5，上存储沟道孔3b和上虚拟沟道孔4b中的牺牲层5无需填满整个孔，另外，牺牲层5还可以形成于上堆栈层2b上。

需要说明的是，上存储沟道孔3b中的牺牲层5用于对上存储沟道孔3b的侧壁进行保护，防止后续去除下存储沟道孔3a中的牺牲层5时损坏上存储沟道孔3b的侧壁。

进一步地，如图3d所示，在上堆栈层2b上形成沉积层6，沉积层6完全覆盖存储沟道孔3和虚拟沟道孔4。然后，采用化学机械研磨(Chemical Mechanical Planarization，CMP)工艺平坦化沉积层6的表面。如图3e所示，在沉积层6上形成掩膜层7，掩膜层7具有图案71，且图案71与存储沟道孔3的位置相对应，以暴露存储沟道孔3顶部的沉积层6。然后，如图3f所示，对暴露的沉积层6进行蚀刻，以裸露存储沟道孔3，并去除掩膜层7，将剩余的沉积层6作为覆盖虚拟沟道孔4的保护层61。

进一步地，如图3g所示，对暴露的存储沟道孔3中的牺牲层5进行蚀刻，以去除存储沟道孔3中的牺牲层5。由于虚拟沟道孔4的顶部覆盖保护层61，因此虚拟沟道孔4中的牺牲层5得以保留。

需要说明的是，由于上虚拟沟道孔4b和下虚拟沟道孔4a很难对准，若虚拟沟道孔4蚀刻变形，后续在沟道孔中蚀刻底部通孔时，容易对上虚拟沟道孔4b和下虚拟沟道孔4a结合处的侧壁进行损坏，因此在虚拟沟道孔4中保留牺牲层5，可以在沟道孔中蚀刻底部通孔时保护上虚拟沟道孔4b和下虚拟沟道孔4a结合处的侧壁不被损坏。

由上述可知，本发明实施例提供的半导体器件，能够通过在存储沟道孔3和虚拟沟道孔4内形成牺牲层5，并在堆栈层2上形成覆盖虚拟沟道孔4的保护层61，以在去除存储沟道孔3中的牺牲层5时能够保留虚拟沟道孔4中的牺牲层5，从而避免后续在沟道孔中蚀刻底部通孔时损坏虚拟沟道孔4的侧壁，进而避免字线漏电，提高半导体器件的性能。

相应地，本发明实施例还提供一种半导体器件，能够采用上述实施例中的半导体器件的制作方法制作获得。

参见图4，是本发明实施例提供的半导体器件的结构示意图。

如图4所示，本实施例提供一种半导体器件，包括衬底1、堆栈层2、存储沟道孔3、虚拟沟道孔4、牺牲层5、存储介质层9和沟道层10。堆栈层2位于衬底1上，堆栈层2包括多个纵向交替堆叠的栅极层25和层间绝缘层21。存储沟道孔3和虚拟沟道孔4纵向贯穿堆栈层2并延伸至衬底1内，存储沟道孔3和虚拟沟道孔4的底部设有外延层10，牺牲层5位于虚拟沟道孔4的内表面，以保护虚拟沟道孔4的侧壁不会被后续存储沟道孔4内底部通孔的蚀刻所损坏。

其中，堆栈层2可以包括核心区23和台阶区24，核心区23包括顶部选择栅切线，虚拟沟道孔4包括位于台阶区24的沟道孔以及与顶部选择栅切线相对应的沟道孔，顶部选择栅切线将核心区23分成多个存储区块，存储沟道孔3包括位于存储区块的沟道孔。

在一些实施例中，如图4所示，半导体器件不包括保护层，因此存储介质层9位于存储沟道孔3的内表面以及虚拟沟道孔4中的牺牲层5的表面，沟道层10位于存储介质层9的表面和底部通孔的内表面。半导体器件还可以包括绝缘层11，绝缘层11填充在存储沟道孔3和虚拟沟道孔4中。

在另一些实施例中，如图5所示，半导体器件还可以包括保护层61，保护层61位于堆栈层2上且覆盖虚拟沟道孔3。其中，虚拟沟道孔4的内表面仅形成牺牲层5，存储介质层9位于存储沟道孔3的内表面，沟道层10位于存储介质层9的表面。半导体器件还可以包括绝缘层11，绝缘层11填充在存储沟道孔3中。保护层61的材料可以包括氧化物、氮化硅和多晶硅等介电质中的任意一种。

如图3g所示，半导体器件中的堆栈层2可以为双堆栈层。堆栈层2包括形成于所述衬底1上的下堆栈层2a以及形成于所述下堆栈层2a上的上堆栈层2b；所述存储沟道孔3包括纵向贯穿所述下堆栈层2a的下存储沟道孔3a以及纵向贯穿所述上堆栈层2b的上存储沟道孔3b，且所述下存储沟道孔3a与所述上存储沟道孔3b相连通；所述虚拟沟道孔4包括纵向贯穿所述下堆栈层2a的下虚拟沟道孔4a以及纵向贯穿所述上堆栈层2b的上虚拟沟道孔4b，且所述下虚拟沟道孔4a与所述上虚拟沟道孔4b相连通。

牺牲层5填充于下虚拟沟道孔3b中，半导体器件还包括位于下虚拟沟道孔3b的侧壁与牺牲层5之间的电荷阻挡层8。牺牲层5还可以位于上虚拟沟道孔4b的内表面。

由于上虚拟沟道孔4b和下虚拟沟道孔4a很难对准，若虚拟沟道孔4蚀刻变形，后续在沟道孔中蚀刻底部通孔时，容易对上虚拟沟道孔4b和下虚拟沟道孔4a结合处的侧壁进行损坏，因此在虚拟沟道孔4中保留牺牲层5，可以保护在沟道孔中蚀刻底部通孔时上虚拟沟道孔4b和下虚拟沟道孔4a结合处的侧壁不被损坏。

本发明实施例提供的半导体器件，能够在虚拟沟道孔4的内表面形成牺牲层5，对虚拟沟道孔4的侧壁进行保护，从而避免后续在沟道孔中蚀刻底部通孔时损坏虚拟沟道孔4的侧壁，进而避免字线漏电，提高半导体器件的性能。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (13)

1.一种半导体器件的制作方法，其特征在于，包括：

在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；

形成纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；

在所述存储沟道孔和所述虚拟沟道孔的内表面形成牺牲层；

在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层；

去除所述存储沟道孔中的牺牲层。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层，包括：

在所述堆栈层上形成覆盖所述虚拟沟道孔和所述存储沟道孔的沉积层；

去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，并使剩余的沉积层构成所述保护层。

3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔，包括：

在所述沉积层上形成掩膜层，并使所述掩膜层的图案与所述存储沟道孔的位置相对应；

通过所述掩膜层，去除所述存储沟道孔顶部的沉积层，以裸露所述存储沟道孔。

4.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述去除所述存储沟道孔中的牺牲层之后，还包括：

去除所述保护层。

5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述堆栈层包括形成于所述衬底上的下堆栈层以及形成于所述下堆栈层上的上堆栈层；所述存储沟道孔包括纵向贯穿所述下堆栈层的下存储沟道孔以及纵向贯穿所述上堆栈层的上存储沟道孔，且所述下存储沟道孔与所述上存储沟道孔相连通；所述虚拟沟道孔包括纵向贯穿所述下堆栈层的下虚拟沟道孔以及纵向贯穿所述上堆栈层的上虚拟沟道孔，且所述下虚拟沟道孔与所述上虚拟沟道孔相连通；

所述在所述存储沟道孔和所述虚拟沟道孔内形成牺牲层之前，还包括：

在所述下存储沟道孔和所述下虚拟沟道孔的侧壁形成电荷阻挡层。

6.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述堆栈层包括核心区和台阶区，所述核心区包括顶部选择栅切线，所述虚拟沟道孔包括位于所述台阶区的沟道孔以及与所述顶部选择栅切线相对应的沟道孔。

7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述保护层的材料包括氧化物、氮化硅和多晶硅中的任意一种。

8.一种半导体器件，其特征在于，包括：

衬底；

位于所述衬底上的堆栈层，所述堆栈层包括多个纵向交替堆叠的栅极层和层间绝缘层；

纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；

位于所述存储沟道孔内表面的存储介质层和位于所述存储介质层表面的沟道层；以及，

位于所述虚拟沟道孔内表面的牺牲层。

9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括位于所述堆栈层上且覆盖所述虚拟沟道孔的保护层。

10.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括位于所述虚拟沟道孔中的所述牺牲层表面的存储介质层和位于所述存储介质层表面的沟道层。

11.根据权利要求8所述的半导体器件，其特征在于，所述堆栈层包括形成于所述衬底上的下堆栈层以及形成于所述下堆栈层上的上堆栈层；所述存储沟道孔包括纵向贯穿所述下堆栈层的下存储沟道孔以及纵向贯穿所述上堆栈层的上存储沟道孔，且所述下存储沟道孔与所述上存储沟道孔相连通；所述虚拟沟道孔包括纵向贯穿所述下堆栈层的下虚拟沟道孔以及纵向贯穿所述上堆栈层的上虚拟沟道孔，且所述下虚拟沟道孔与所述上虚拟沟道孔相连通；

所述半导体器件还包括位于所述下虚拟沟道孔的侧壁与所述牺牲层之间的电荷阻挡层。

12.根据权利要求8所述的半导体器件，其特征在于，所述堆栈层包括核心区和台阶区，所述核心区包括顶部选择栅切线，所述虚拟沟道孔包括位于所述台阶区的沟道孔以及与所述顶部选择栅切线相对应的沟道孔。

13.根据权利要求8所述的半导体器件，其特征在于，所述保护层的材料包括氧化物、氮化硅和多晶硅中的任意一种。

Images