CN114864594A - 存储器的制作方法、存储器及存储系统 - Google Patents
存储器的制作方法、存储器及存储系统 Download PDFInfo
- Publication number
- CN114864594A CN114864594A CN202210471029.2A CN202210471029A CN114864594A CN 114864594 A CN114864594 A CN 114864594A CN 202210471029 A CN202210471029 A CN 202210471029A CN 114864594 A CN114864594 A CN 114864594A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- isolation
- stacked
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储器的制作方法、存储器及存储系统。所述方法包括:提供第一堆叠层,以及位于第一堆叠层上的第二堆叠层;在核心区形成贯穿第二堆叠层和第一堆叠层的第一沟道孔;在第二堆叠层上形成第三堆叠层;第一堆叠层、第二堆叠层和第三堆叠层均包括多个交替堆叠的层间牺牲层和层间绝缘层;在核心区形成至少贯穿第三堆叠层的第二沟道孔,且第一沟道孔与第二沟道孔相连通;在第一沟道孔和第二沟道孔中形成沟道结构;将第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层,并至少保留核心区的第二堆叠层中的层间牺牲层。本发明能够降低沟道结构与栅极字线之间的漏电风险,增大第二沟道孔的工艺窗口。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种存储器的制作方法、存储器及存储系统。
背景技术
若存储器中上下沟道孔出现套刻偏差,则在上下沟道孔中形成沟道结构后,沟道结构与栅极字线之间可能存在漏电风险。为了降低沟道结构与栅极字线之间的漏电风险,使得上沟道孔的工艺窗口较小。
发明内容
本发明提供一种存储器的制作方法、存储器及存储器,能够降低沟道结构与栅极字线之间的漏电风险,增大第二沟道孔的工艺窗口。
本发明提供了一种存储器的制作方法,所述存储器包括核心区,所述方法包括:
提供第一堆叠层,以及位于所述第一堆叠层上的第二堆叠层;
在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔;
在所述第二堆叠层上形成第三堆叠层;所述第一堆叠层、所述第二堆叠层和所述第三堆叠层均包括多个交替堆叠的层间牺牲层和层间绝缘层;
在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔,且所述第一沟道孔与所述第二沟道孔相连通;
在所述第一沟道孔和所述第二沟道孔中形成沟道结构;
将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层,并至少保留所述核心区的所述第二堆叠层中的层间牺牲层。
进一步地,所述在所述第二堆叠层上形成第三堆叠层的步骤之前,还包括:
至少在所述核心区形成贯穿所述第二堆叠层的隔离结构;
所述将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层的步骤,包括:
形成贯穿所述第三堆叠层、所述隔离结构和所述第一堆叠层的栅缝隙;
通过所述栅缝隙,将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层。
进一步地,所述存储器还包括位于所述核心区外的第一台阶区;
所述隔离结构还贯穿所述第一台阶区的第二堆叠层,且所述隔离结构覆盖所述第一台阶区。
进一步地,所述在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔的步骤之前,还包括:
在所述第二堆叠层上形成第一掩膜层;
通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的第一隔离开口,所述隔离结构形成于所述第一隔离开口中。
进一步地,所述第一掩膜层包括后栅自对准结构GLSA掩膜开口和隔离掩膜开口;
所述通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的所述隔离开口的步骤,包括:
通过所述GLSA掩膜开口,形成贯穿所述第二堆叠层的GLSA开口,同时通过所述隔离掩膜开口,至少在所述核心区形成贯穿所述第二堆叠层的所述第一隔离开口。
进一步地,所述在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔的步骤,包括:
在所述第二堆叠层上形成第一停止层,且所述第一停止层填充所述第一隔离开口;
在所述第一停止层中形成第一虚拟开口和第一沟道开口,所述第一虚拟开口在所述第二堆叠层上的正投影位于所述第一隔离开口内,且所述第一虚拟开口的底部位于所述第一停止层内,所述第一沟道开口位于所述核心区,且所述第一沟道开口在所述第二堆叠层上的正投影位于所述第一隔离开口外,所述第一沟道开口贯穿所述第一停止层;
通过所述第一沟道开口,在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔;
去除所述第一停止层。
进一步地,所述在所述第一停止层中形成第一虚拟开口和第一沟道开口的步骤,包括:
在所述第一停止层上形成第二掩膜层,所述第二掩膜层包括虚拟掩膜开口和沟道掩膜开口;
通过所述虚拟掩膜开口,在所述第一停止层中形成所述第一虚拟开口,同时通过所述沟道掩膜开口,在所述第一停止层中形成所述第一沟道开口。
进一步地,所述至少在所述核心区形成贯穿所述第二堆叠层的隔离结构的步骤,包括:
在所述第一隔离开口的内表面和所述第一沟道孔的内表面形成隔离层;
在所述第一隔离开口和第一沟道孔内填充牺牲层,使所述第一隔离开口中的隔离层和牺牲层构成所述隔离结构。
进一步地,所述在所述第一沟道孔和所述第二沟道孔中形成沟道结构的步骤之前,还包括:
通过所述第二沟道孔,去除所述第一沟道孔中的牺牲层。
进一步地,所述方法还包括:
通过所述栅缝隙,去除所述第一隔离开口中的牺牲层;
在所述栅缝隙和所述第一隔离开口中填充绝缘层,以形成狭缝结构。
进一步地,所述方法还包括:
在所述栅缝隙中填充绝缘层,以形成狭缝结构。
进一步地,所述存储器还包括第二台阶区,所述第一台阶区位于所述核心区与所述第二台阶区之间;所述栅缝隙还贯穿所述第二台阶区的第二堆叠层;
所述方法还包括:
在将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层时,通过所述栅缝隙,将所述第二台阶区的第二堆叠层中的层间牺牲层置换为栅极层。
进一步地,所述在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔的步骤,包括:
在所述第三堆叠层上形成第二隔离开口;
在所述第三堆叠层上形成第二停止层,且所述第二停止层填充所述第二隔离开口;
在所述第二停止层中形成第二虚拟开口和第二沟道开口,所述第二虚拟开口在所述第三堆叠层上的正投影位于所述第二隔离开口内,且所述第二虚拟开口的底部位于所述第二停止层内,所述第二沟道开口位于所述核心区,且所述第二沟道开口在所述第三堆叠层上的正投影位于所述第二隔离开口外,所述第二沟道开口贯穿所述第二停止层;
通过所述第二沟道开口,在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔;
去除所述第二停止层。
进一步地,所述在所述第一沟道孔和所述第二沟道孔中形成沟道结构的步骤之后,还包括:
对所述第三堆叠层的上表面和所述沟道结构的上表面进行研磨,使研磨后的第三堆叠层的上表面与研磨后的沟道结构的上表面平齐。
进一步地,所述第二沟道孔贯穿所述第三堆叠层,并延伸至所述第二堆叠层内。
相应地,本发明还提供了一种存储器,包括核心区;
所述存储器包括:
第一堆栈层;
位于所述第一堆栈层上的第二堆栈层,所述核心区的第二堆栈层包括多个交替堆叠的层间牺牲层和层间绝缘层;
位于所述第二堆栈层上的第三堆栈层,所述第一堆栈层和所述第三堆栈层均包括多个交替堆叠的栅极层和层间绝缘层;
在所述核心区贯穿所述第一堆栈层、所述第二堆栈层和所述第三堆栈层的沟道结构。
进一步地,所述存储器还包括:
至少贯穿所述核心区的第二堆栈层的隔离结构;
贯穿所述第三堆栈层、所述隔离结构和所述第一堆栈层的狭缝结构。
进一步地,所述存储器还包括位于所述核心区外的第一台阶区;
所述隔离结构还贯穿所述第一台阶区的第二堆栈层,且所述隔离结构覆盖所述第一台阶区。
进一步地,所述存储器还包括第二台阶区,所述第一台阶区位于所述核心区与所述第二台阶区之间;
所述第二台阶区的第二堆栈层包括多个交替堆叠的栅极层和层间绝缘层,所述狭缝结构还贯穿所述第二台阶区的第二堆栈层。
进一步地,所述隔离结构包括牺牲层,以及围绕所述牺牲层设置的隔离层;所述狭缝结构贯穿所述牺牲层和所述隔离层。
进一步地,所述第二沟道结构贯穿所述第三堆栈层,并延伸至所述第二堆栈层内。
进一步地,所述隔离结构包括隔离层,所述狭缝结构贯穿所述隔离层,且所述狭缝结构的相对两侧具有凸起,所述隔离层覆盖所述凸起。
相应地,本发明还提供了一种存储系统,包括上述存储器,以及与所述存储器电性连接的控制器。
本发明实施例提供一种存储器的制作方法、存储器及存储系统,能够在核心区形成贯穿第二堆叠层和第一堆叠层的第一沟道孔,并在核心区形成至少贯穿第三堆叠层的第二沟道孔,在第一沟道孔和第二沟道孔中形成沟道结构,将第一堆叠层和第三堆叠层中的层间牺牲层置换为栅极层,并至少保留核心区的第二堆叠层中的层间牺牲层,即核心区的第二堆叠层中的层间牺牲层未置换为栅极层,以在第二沟道孔与第一沟道孔出现套刻偏差时,降低第二沟道孔与第一沟道孔连接处沟道结构与栅极字线之间的漏电风险,降低检测成本,而且增大第二沟道孔的工艺窗口。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的存储器中的一种区域排列示意图;
图2为本发明实施例提供的存储器的制作方法的一个流程示意图;
图3a至图3p为本发明实施例提供的存储器的制作方法的一个结构示意图;
图4a至图4c为本发明实施例提供的存储器的制作方法的另一个结构示意图;
图5为本发明实施例提供的存储系统的一个结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的,并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现,并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中,需要理解的是,术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。另外,术语“包括”及其任何变形,意图在于覆盖不排他的包含。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
参见图1,是本发明实施例提供的存储器的区域排列示意图。存储器可以包括核心区Core和台阶区,台阶区可以位于核心区Core的相对两侧,即台阶区的个数可以为两个,且核心区Core的相对两侧各连接一个台阶区。每个台阶区可以包括第一台阶区USS(例如上台阶区)和第二台阶区LSS(例如下台阶区),第一台阶区USS位于核心区Core和第二台阶区LSS之间。
参见图2,是本发明实施例提供的存储器的制作方法的流程示意图。
如图2所示,本发明实施例提供的存储器的制作方法,所述方法包括步骤101至步骤106,具体如下:
步骤101、提供第一堆叠层,以及位于所述第一堆叠层上的第二堆叠层。
如图3a所示,第一堆叠层2a可以形成于基底1上,第二堆叠层2b可以形成于第一堆叠层2a上。基底1位于核心区Core、第一台阶区USS和第二台阶区LSS。基底1可以为衬底,例如可以为硅衬底,也可以为包括其他元素半导体或化合物半导体的衬底。基底1也可以包括多个层叠设置的膜层,此处不做具体限定。
第一堆叠层2a和第二堆叠层2b均包括多个沿第一方向Z交替堆叠的层间牺牲层22和层间绝缘层21,第一方向Z是指垂直于基底1上表面的方向。第一堆叠层2a和第二堆叠层2b可以共同构成第一堆栈结构(例如下堆栈结构),第一堆栈结构位于核心区Core、第一台阶区USS和第二台阶区LSS。第一堆栈结构中的层间牺牲层22和层间绝缘层21的堆叠层数不做限制,例如48层、64层、128层等等。层间牺牲层22可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合,层间绝缘层21可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。
在形成第二堆叠层2b后,可以在第二堆叠层2b中形成第一隔离开口。具体地,所述方法还包括:
在所述第二堆叠层上形成第一掩膜层;
通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的第一隔离开口。
结合图3b所示,图3b为第一掩膜层3的俯视图,图3a为图3b中虚线AA’处的截面示意图。在第二堆叠层2b上形成第一掩膜层3,第一掩膜层3位于核心区Core、第一台阶区USS和第二台阶区LSS。第一掩膜层3可以为光刻胶。第一掩膜层3具有隔离掩膜开口30,隔离掩膜开口30至少位于核心区Core,即隔离掩膜开口30可以仅位于核心区Core,也可以位于核心区Core和第一台阶区USS,也可以位于核心区Core、第一台阶区USS和第二台阶区LSS。如图3b所示,隔离掩膜开口30位于核心区Core和第一台阶区USS。具体地,隔离掩膜开口30在第二方向X上贯穿核心区Core,且隔离掩膜开口30在第三方向Y上贯穿第一台阶区USS,例如隔离掩膜开口30可以完全覆盖第一台阶区USS。第二方向X是指核心区Core和台阶区的排列方向,第三方向Y分别与第一方向Z和第二方向X垂直。
如图3c所示,通过第一掩膜层3中的隔离掩膜开口30,在第二堆叠层2b中形成第一隔离开口23,使得第一隔离开口23至少位于核心区Core,即第一隔离开口23可以仅位于核心区Core,也可以位于核心区Core和第一台阶区USS,也可以位于核心区Core、第一台阶区USS和第二台阶区LSS。例如,第一隔离开口23位于核心区Core和第一台阶区USS,且第一隔离开口23在第一方向Z上贯穿第二堆叠层2b中的层间牺牲层22,在第二方向X上贯穿核心区Core,在第三方向Y上贯穿第一台阶区USS,如第一隔离开口23可以完全覆盖第一台阶区USS。
第一掩膜层3可以为独立掩膜层,即第一掩膜层3与GLSA(Gate Last Self Align,后栅自对准结构)掩膜层可以为不同掩膜层。GLSA掩膜层中具有GLSA掩膜开口,第一掩膜层3中具有隔离掩膜开口30。先通过GLSA掩膜层中的GLSA掩膜开口,在第二堆叠层2b上形成GLSA开口(图中未示出),GLSA开口为后续蚀刻的校准标记。然后,通过第一掩膜层3中的隔离掩膜开口30,在第二堆叠层2b上形成第一隔离开口23。
第一掩膜层3也可以通过对GLSA掩膜层的改进来获得,即第一掩膜层3与GLSA掩膜层可以为同一掩膜层。第一掩膜层3中具有GLSA掩膜开口(图中未示出)和隔离掩膜开口30。具体地,所述通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的所述隔离开口的步骤,包括:
通过所述GLSA掩膜开口,形成贯穿所述第二堆叠层的GLSA开口,同时通过所述隔离掩膜开口,至少在所述核心区形成贯穿所述第二堆叠层的所述第一隔离开口。
通过第一掩膜层3中的GLSA掩膜开口和隔离掩膜开口30,可以同时在第二堆叠层2b中形成GLSA开口(图中未示出)和第一隔离开口23,以避免增加工艺制作流程。
如图3c所示,在第二堆叠层2b中形成第一隔离开口23后,去除第一掩膜层3。
步骤102、在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔。
第一堆叠层2a和第二堆叠层2b构成第一堆栈结构,第一沟道孔(例如下沟道孔)至少贯穿第一堆栈结构,且第一沟道孔位于核心区Core。
第一沟道孔可以通过第一停止层中的第一沟道开口来形成。具体地,步骤102中的所述在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔的步骤,包括:
在所述第二堆叠层上形成第一停止层,且所述第一停止层填充所述第一隔离开口;
在所述第一停止层中形成第一虚拟开口和第一沟道开口,所述第一虚拟开口在所述第二堆叠层上的正投影位于所述第一隔离开口内,且所述第一虚拟开口的底部位于所述第一停止层内,所述第一沟道开口位于所述核心区,且所述第一沟道开口在所述第二堆叠层上的正投影位于所述第一隔离开口外,所述第一沟道开口贯穿所述第一停止层;
通过所述第一沟道开口,在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔;
去除所述第一停止层。
其中,第一停止层中的第一沟道开口可以通过第二掩膜层来实现。具体地,所述在所述第一停止层中形成第一虚拟开口和第一沟道开口的步骤,包括:
在所述第一停止层上形成第二掩膜层,所述第二掩膜层包括虚拟掩膜开口和沟道掩膜开口;
通过所述虚拟掩膜开口,在所述第一停止层中形成所述第一虚拟开口,同时通过所述沟道掩膜开口,在所述第一停止层中形成所述第一沟道开口。
如图3d所示,在第二堆叠层2b上形成第一停止层4,且第一停止层4填充第二堆叠层2b中的第一隔离开口23。第一停止层4位于核心区Core、第一台阶区USS和第二台阶区LSS。第一停止层4可以为碳层。然后,在第一停止层4上形成第二掩膜层5,第二掩膜层5位于核心区Core、第一台阶区USS和第二台阶区LSS。第二掩膜层5可以包括依次位于第一停止层4上的抗反射层51和光刻胶层52。抗反射层51可以为氮氧化硅SiON。
光刻胶层52中具有虚拟掩膜开口53和沟道掩膜开口54。虚拟掩膜开口53和沟道掩膜开口54的大小和形状可以相同,且虚拟掩膜开口53和沟道掩膜开口54可以均匀分布在核心区Core和第一台阶区USS。结合图3e所示,图3e为光刻胶层52的俯视图,图3d为图3e中虚线BB’处的截面示意图。虚拟掩膜开口53在第二堆叠层2b上的正投影位于第一隔离开口23内。在第一隔离开口23位于核心区Core和第一台阶区USS时,虚拟掩膜开口53可以位于核心区Core和第一台阶区USS。沟道掩膜开口54在第二堆叠层2b上的正投影位于第一隔离开口23外,且沟道掩膜开口54位于核心区Core。
如图3f所示,通过虚拟掩膜开口53对第一停止层4进行刻蚀,以在第一停止层4中形成第一虚拟开口41,同时通过沟道掩膜开口54对第一停止层4进行刻蚀,以在第一停止层4中形成第一沟道开口42。第一虚拟开口41和第一沟道开口42的大小、形状和深度可以相同,且第一虚拟开口41和第一沟道开口42可以均匀分布在核心区Core和第一台阶区USS。第一沟道开口42位于核心区Core,且第一沟道开口42在第二堆叠层2b上正投影位于第一隔离开口23外,第一沟道开口42贯穿第一停止层4。第一虚拟开口41在第二堆叠层2b上的正投影位于第一隔离开口23内。在第一隔离开口23位于核心区Core和第一台阶区USS时,第一虚拟开口41可以位于核心区Core和第一台阶区USS。由于第一停止层4填充第一隔离开口23,因此第一虚拟开口41未贯穿第一停止层4,即第一虚拟开口41的底部位于第一停止层4内。在第一停止层4中形成第一虚拟开口41和第一沟道开口42后,去除第二掩膜层5。
然后,如图3g所示,由于第一沟道开口42贯穿第一停止层4,因此通过第一沟道开口42,对第二堆叠层2b、第一堆叠层2a和基底1进行刻蚀,以形成第一沟道孔61,使第一沟道孔61贯穿第二堆叠层2b和第一堆叠层2a并延伸至基底1内。而第一虚拟开口41未贯穿第一停止层4,因此通过第一虚拟开口41无法对第二堆叠层2b进行刻蚀,即通过第一停止层4,仅在核心区Core形成第一沟道孔61。在形成第一沟道孔61后,去除第一停止层4。
需要说明的是,结合图3e、图3f和图3g所示,第一隔离开口23(或第一虚拟开口41)对应的区域可以为第一区域43,第一沟道开口42对应的区域可以为第二区域44(即核心区Core中除了第一区域43以外的区域)。若第一停止层中仅具有第一沟道开口,不具有第一虚拟开口,则会导致第一区域43和第二区域44的第一停止层4的厚度不同,即第一区域43的第一停止层的厚度较大,第二区域44的第一停止层的厚度较小,进而在通过第一停止层刻蚀第一沟道孔时,容易导致刻蚀的残留物聚集在第一区域43和第二区域44交界处的第一沟道孔中,从而影响第一沟道孔的刻蚀。本实施例在第一停止层4中形成第一虚拟开口41和第一沟道开口42,避免第一区域43和第二区域44的第一停止层4的厚度不同,从而避免刻蚀的残留物聚集在第一区域43和第二区域44交界处的第一沟道孔61中,避免第一沟道孔61的刻蚀受到影响。而且,第一停止层4结构简单,无需对第一沟道孔61进行特殊设计,降低设计风险,且降低第一沟道孔61的刻蚀难度。
进一步地,所述方法还包括:
至少在所述核心区形成贯穿所述第二堆叠层的隔离结构。
隔离结构7可以形成于第一隔离开口23中。在第一隔离开口23位于核心区Core时,隔离结构7位于核心区Core,且隔离结构7在第二方向X上贯穿核心区Core,在第一方向Z上贯穿第二堆叠层2b中的层间牺牲层22;在第一隔离开口23位于核心区Core和第一台阶区USS时,隔离结构7位于核心区Core和第一台阶区USS,且隔离结构在第二方向X上贯穿核心区Core,在第三方向Y上贯穿第一台阶区USS,如隔离结构7完全覆盖第一台阶区USS,且隔离结构7在第一方向Z上贯穿第二堆叠层2b中的层间牺牲层22。
具体地,所述至少在所述核心区形成贯穿所述第二堆叠层的隔离结构的步骤,包括:
在所述第一隔离开口的内表面和所述第一沟道孔的内表面形成隔离层;
在所述第一隔离开口和第一沟道孔内填充牺牲层,使所述第一隔离开口中的隔离层和牺牲层构成所述隔离结构。
如图3h所示,在形成第一隔离开口23和第一沟道孔61后,在第一隔离开口23和第一沟道孔61的内表面(包括侧壁和底部)形成隔离层71,隔离层71还可以延伸至第二堆叠层2b的上表面。隔离层71可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。然后,在第一隔离开口23和第一沟道孔61中填充牺牲层72,且对牺牲层72进行化学机械研磨(CMP),使牺牲层72的上表面与第二堆叠层2b的上表面平齐。牺牲层72可以为非导电材料,且后续形成栅缝隙时牺牲层72容易被刻蚀。其中,第一隔离开口23中的隔离层71和牺牲层72构成隔离结构7。
步骤103、在所述第二堆叠层上形成第三堆叠层;所述第一堆叠层、所述第二堆叠层和所述第三堆叠层均包括多个交替堆叠的层间牺牲层和层间绝缘层。
如图3i所示,在第二堆叠层2b上形成第三堆叠层2c,第三堆叠层2c位于核心区Core、第一台阶区USS和第二台阶区LSS。第三堆叠层2c包括多个沿第一方向Z交替堆叠的层间牺牲层22和层间绝缘层21。第三堆叠层2c中的层间牺牲层22和层间绝缘层21的堆叠层数不做限制,例如48层、64层、128层等等。第三堆叠层2c可以构成第二堆栈结构(例如上堆栈结构)。
步骤104、在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔,且所述第一沟道孔与所述第二沟道孔相连通。
本发明实施例中,可以先在第三堆叠层2c上形成第二隔离开口,再在第三堆叠层2c中形成第二沟道孔。具体地,步骤104中的所述在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔,包括:
在所述第三堆叠层中形成第二隔离开口;
在所述第三堆叠层上形成第二停止层,且所述第二停止层填充所述第二隔离开口;
在所述第二停止层中形成第二虚拟开口和第二沟道开口,所述第二虚拟开口在所述第三堆叠层上的正投影位于所述第二隔离开口内,且所述第二虚拟开口的底部位于所述第二停止层内,所述第二沟道开口位于所述核心区,且所述第二沟道开口在所述第三堆叠层上的正投影位于所述第二隔离开口外,所述第二沟道开口贯穿所述第二停止层;
通过所述第二沟道开口,在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔;
去除所述第二停止层。
如图3i所示,在第三堆叠层2c中形成第二隔离开口24,第二隔离开口24可以位于第三堆叠层2c中位于顶部(即第三堆叠层2c背离基底1的一侧)的层间绝缘层21中。第二隔离开口24的形成方法与第一隔离开口23的形成方法类似,在此不再详细赘述。第二隔离开口24可以位于核心区Core和第一台阶区USS,且第二隔离开口24在第二方向X上贯穿核心区Core,在第三方向Y上贯穿第一台阶区USS,如第二隔离开口24可以完全覆盖第一台阶区USS。第二隔离开口24在第二堆叠层2b上的正投影可以与第一隔离开口23可以完全重合。
然后,如图3j所示,在第三堆叠层2c上形成第二停止层8,且第二停止层8填充第二隔离开口24。第二停止层8位于核心区Core、第一台阶区USS和第二台阶区LSS。第二停止层8可以为碳层。第二停止层8中具有第二虚拟开口81和第二沟道开口82,第二虚拟开口81和第二沟道开口82的大小、形状和深度可以相同,且第二虚拟开口81和第二沟道开口82可以均匀分布在核心区Core和第一台阶区USS。第二沟道开口82位于核心区Core,且第二沟道开口82在第三堆叠层2c上正投影位于第二隔离开口24外,第二沟道开口82贯穿第二停止层8。第二虚拟开口81在第三堆叠层2c上的正投影位于第二隔离开口24内,在第二隔离开口24位于核心区Core和第一台阶区USS时,第二虚拟开口81可以位于核心区Core和第一台阶区USS。由于第二停止层8填充第二隔离开口24,因此第二虚拟开口81未贯穿第二停止层8,即第二虚拟开口81的底部位于第二停止层8内。第二停止层8中第二虚拟开口81和第二沟道开口82的形成方法与第一停止层4中第一虚拟开口41和第一沟道开口42的形成方法类似,在此不再详细赘述。
如图3k所示,由于第二沟道开口82贯穿第二停止层8,因此通过第二沟道开口82,至少对第三堆叠层2c进行刻蚀,以形成第二沟道孔62,第二沟道孔62至少贯穿第三堆叠层2c。例如,图3k中的第二沟道孔62a与第一沟道孔61a未出现套刻偏差,第二沟道孔62a贯穿第三堆叠层2c,与第一沟道孔61a相连通;图3k中的第二沟道孔62b与第一沟道孔61b出现套刻偏差,第二沟道孔62b贯穿第三堆叠层2c并延伸至第二堆叠层2b中,与第一沟道孔61b相连通。而第二虚拟开口81未贯穿第二停止层8,因此通过第二虚拟开口81无法对第三堆叠层2c进行刻蚀,即通过第二停止层8,仅在核心区Core形成第二沟道孔62,且第二沟道孔62与第一沟道孔61相连通。在形成第二沟道孔62后,去除第二停止层8。然后,通过第二沟道孔62,去除第一沟道孔61中的牺牲层72。
结合图3j和图3k所示,在第二停止层8中形成第二虚拟开口81和第二沟道开口82,避免第一区域43和第二区域44的第二停止层8的厚度不同,从而避免刻蚀的残留物聚集在第一区域43和第二区域44交界处的第二沟道孔62中,避免第二沟道孔62的刻蚀受到影响。而且,第二停止层8结构简单,无需对第二沟道孔62进行特殊设计,降低设计风险,且降低第二沟道孔62的刻蚀难度。
步骤105、在所述第一沟道孔和所述第二沟道孔中形成沟道结构。
如图3l所示,在形成相连通的第一沟道孔61和第二沟道孔62后,在第一沟道孔61和第二沟道孔62中形成沟道结构6。其中,位于第一沟道孔61中的沟道结构可以为第一沟道结构60a,位于第二沟道孔62中的沟道结构可以为第二沟道结构60b。
沟道结构6可以包括沟道层63,以及围绕沟道层63设置的存储介质层64。存储介质层64包括围绕沟道层63周侧设置的隧道层(图中未示出),围绕隧道层周侧设置的电荷存储层(图中未示出),以及围绕电荷存储层周侧设置的电荷阻挡层(图中未示出)。其中,沟道层63可以为多晶硅等,隧道层可以为氧化硅、氮化硅、氮氧化硅等氧化物,电荷存储层可以为包括含量子点或纳米晶体或者含有氮和硅的化合物的绝缘层,电荷阻挡层可以为氧化硅等氧化物。沟道结构6还可以包括被沟道层63围绕的间隔层65,间隔层65可以为氧化硅等氧化物。沟道结构6还可以包括位于沟道结构6顶部的插塞66,插塞66与沟道层63连接,插塞66可以为多晶硅等。
在形成沟道结构6之后,所述方法还包括:
对所述第三堆叠层的上表面和所述沟道结构的上表面进行研磨,使研磨后的第三堆叠层的上表面与研磨后的沟道结构的上表面平齐。
如图3l所示,对第三堆叠层2c中位于顶部的层间绝缘层21和沟道结构6中的插塞66进行研磨,使第三堆叠层2c的上表面与沟道结构6的上表面平齐。研磨后,第三堆叠层2c中不再具有第二隔离开口24。
步骤106、将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层,并至少保留所述核心区的所述第二堆叠层中的层间牺牲层。
本发明实施例中,通过栅缝隙,可以将第一堆叠层2a和第三堆叠层2c中的层间牺牲层22置换为栅极层,通过隔离结构7,可以避免核心区Core的第二堆叠层2b中的层间牺牲层22被置换,从而至少保留核心区Core的第二堆叠层2b中的层间牺牲层22。
具体地,步骤106中的所述将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层的步骤,包括:
形成贯穿所述第三堆叠层、所述隔离结构和所述第一堆叠层的栅缝隙;
通过所述栅缝隙,将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层。
如图3m所示,形成栅缝隙90,栅缝隙90位于核心区Core、第一台阶区USS和第二台阶区LSS,且栅缝隙90沿第二方向X贯穿核心区Core、第一台阶区USS和第二台阶区LSS。由于隔离结构7至少位于核心区Core,因此在核心区Core,栅缝隙90贯穿第三堆叠层2c、隔离结构7和第一堆叠层2a,并延伸至基底1内。需要说明的是,核心区Core的栅缝隙90在隔离结构7上的正投影位于隔离结构7内,以保证核心区Core的栅缝隙90与第二堆叠层2b相隔离。
在隔离结构7仅位于核心区Core时,由于核心区Core的第二堆叠层2b具有隔离结构7,而第一台阶区USS和第二台阶区LSS的第二堆叠层2b不具有隔离结构7,因此栅缝隙90在核心区Core贯穿第三堆叠层2c、隔离结构7和第一堆叠层2a并延伸至基底1内,栅缝隙90在第一台阶区USS和第二台阶区LSS贯穿第三堆叠层2c、第二堆叠层2b和第一堆叠层2a并延伸至基底1内。
在隔离结构7位于核心区Core和第一台阶区USS时,由于核心区Core和第一台阶区USS具有隔离结构7,而第二台阶区LSS不具有隔离结构7,因此栅缝隙90在核心区Core和第一台阶区USS贯穿第三堆叠层2c、隔离结构7和第一堆叠层2a并延伸至基底1内,栅缝隙90在第二台阶区LSS贯穿第三堆叠层2c、第二堆叠层2b和第一堆叠层2a并延伸至基底1内。通过栅缝隙90可以去除第三堆叠层2c中的层间牺牲层22、第一堆叠层2a中的层间牺牲层22以及第二台阶区LSS的第二堆叠层2b中的层间牺牲层22。
在隔离结构7位于核心区Core、第一台阶区USS和第二台阶区LSS时,由于整个区域(包括核心区Core、第一台阶区USS和第二台阶区LSS)均具有隔离结构7,因此栅缝隙90在整个区域贯穿第三堆叠层2c、隔离结构7和第一堆叠层2a并延伸至基底1内。通过栅缝隙90可以去除第三堆叠层2c中的层间牺牲层22、第一堆叠层2a中的层间牺牲层22。
在一个实施方式中,如图3n所示,通过栅缝隙90可以去除第三堆叠层2c和第一堆叠层2a中的层间牺牲层22。另外,在隔离结构7仅位于核心区Core时,由于栅缝隙90与第二堆叠层2b在核心区Core通过隔离结构7相隔离,因此核心区Core的第二堆叠层2b中的层间牺牲层22无法去除,即保留核心区Core的第二堆叠层2b中的层间牺牲层22。而第一台阶区USS和第二台阶区LSS的第二堆叠层2b中不具有隔离结构7,因此通过栅缝隙90还可以去除第一台阶区USS和第二台阶区LSS的第二堆叠层2b中的层间牺牲层22。
在隔离结构7位于核心区Core和第一台阶区USS时,由于栅缝隙90与第二堆叠层2b在核心区Core和第一台阶区USS通过隔离结构7相隔离,因此核心区Core和第一台阶区USS的第二堆叠层2b中的层间牺牲层22无法去除,即保留核心区Core和第一台阶区USS的第二堆叠层2b中的层间牺牲层22。而第二台阶区LSS的第二堆叠层2b中不具有隔离结构7,因此通过栅缝隙90还可以去除第二台阶区LSS的第二堆叠层2b中的层间牺牲层22。
在隔离结构7位于核心区Core、第一台阶区USS和第二台阶区LSS时,由于栅缝隙90与第二堆叠层2b在整个区域(包括核心区Core、第一台阶区USS和第二台阶区LSS)均通过隔离结构7相隔离,因此整个区域的第二堆叠层2b中的层间牺牲层22无法去除,即保留整个区域的第二堆叠层2b中的层间牺牲层22。
然后,通过栅缝隙90,在第三堆叠层2c的层间绝缘层21之间形成栅极层25,在第一堆叠层2a的层间绝缘层21之间形成栅极层25,从而将第三堆叠层2c和第一堆叠层2a中的层间牺牲层22置换为栅极层25,使第三堆叠层2c转换为第三堆栈层20c,第一堆叠层2a转换为第一堆栈层20a。另外,在隔离结构7仅位于核心区Core时,同时在第一台阶区USS和第二台阶区LSS的第二堆叠层2b的层间绝缘层21之间形成栅极层25,使第二堆叠层2b转换为第二堆栈层20b。在隔离结构7位于核心区Core和第一台阶区USS时,如图3p所示,同时在第二台阶区LSS的第二堆叠层2b的层间绝缘层21之间形成栅极层25,使第二堆叠层2b转换为第二堆栈层20b。
然后,在栅缝隙90中填充绝缘层,以形成狭缝结构9。
在另一个实施方式中,如图4a所示,通过栅缝隙90可以去除第三堆叠层2c和第一堆叠层2a中的层间牺牲层22时,去除第一隔离开口23中的牺牲层72。另外,在隔离结构7仅位于核心区Core时,同时去除第一台阶区USS和第二台阶区LSS的第二堆叠层2b中的层间牺牲层22。在隔离结构7位于核心区Core和第一台阶区USS时,同时去除第二台阶区LSS的第二堆叠层2b中的层间牺牲层22。
然后,如图4b所示,在第三堆叠层2c和第一堆叠层2a中的层间绝缘层21之间形成栅极层25,从而将第三堆叠层2c和第一堆叠层2a中的层间牺牲层22置换为栅极层25,使第三堆叠层2c转换为第三堆栈层20c,第一堆叠层2a转换为第一堆栈层20a。另外,在隔离结构7仅位于核心区Core时,同时在第一台阶区USS和第二台阶区LSS的第二堆叠层2b的层间绝缘层21之间形成栅极层25,使第二堆叠层2b转换为第二堆栈层20b。在隔离结构7位于核心区Core和第一台阶区USS时,如图4c所示,同时在第二台阶区LSS的第二堆叠层2b的层间绝缘层21之间形成栅极层25,使第二堆叠层2b转换为第二堆栈层20b。
然后,在栅缝隙90和第一隔离开口23中填充绝缘层,以形成狭缝结构9。
本发明实施例提供的存储器的制作方法,至少保留核心区Core的第二堆叠层2b中的层间牺牲层22,即核心区Core的第二堆叠层2b中不具有栅极层,以便在第二沟道孔62与第一沟道孔61出现套刻偏差时,沟道结构6不会与栅极字线连接,避免沟道结构6与栅极字线之间的漏电风险,降低检测成本,而且增大第二沟道孔62的工艺窗口。
相应地,本发明实施例还提供一种存储器,能够采用上述存储器的制作方法形成。
如图1所示,本实施例提供的存储器,可以包括核心区Core和台阶区,台阶区可以位于核心区Core的相对两侧,即台阶区的个数可以为两个,且核心区Core的相对两侧各连接一个台阶区。每个台阶区可以包括第一台阶区USS(例如上台阶区)和第二台阶区LSS(例如下台阶区),第一台阶区USS位于核心区Core和第二台阶区LSS之间。
如图3o和4b所示,存储器可以包括基底1、第一堆栈层20a、第二堆栈层20b、第三堆栈层20c、隔离结构7、狭缝结构9、沟道结构6。
其中,基底1位于核心区Core、第一台阶区USS和第二台阶区LSS。基底1可以为衬底,例如可以为硅衬底,也可以为包括其他元素半导体或化合物半导体的衬底。基底1也可以包括多个层叠设置的膜层,此处不做具体限定。
第一堆栈层20a位于基底1上,第二堆栈层20b位于第一堆栈层20a上,第三堆栈层20c位于第二堆栈层20b上。第一堆栈层20a、第二堆栈层20b、第三堆栈层20c均位于整个区域(包括核心区Core、第一台阶区USS和第二台阶区LSS)。第一堆栈层20a和第三堆栈层20c均可以包括多个在第一方向Z上交替堆叠的栅极层25和层间绝缘层21。核心区Core的第二堆栈层20b包括多个在第一方向Z上交替堆叠的层间牺牲层22和层间绝缘层21。层间牺牲层22可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合,层间绝缘层21可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合,栅极层25可以为钨、钴、铜、铝、掺杂硅或掺杂硅化物。
隔离结构7至少位于核心区Core,且隔离结构7至少贯穿核心区Core的第二堆栈层20b中的层间牺牲层22。在隔离结构7仅位于核心区Core时,第一台阶区USS和第二台阶区LSS的第二堆栈层20b包括多个沿第一方向Z交替堆叠的层间绝缘层21和栅极层25。在隔离结构7位于核心区Core和第一台阶区USS时,如图3p和图4c所示,第一台阶区USS的第二堆栈层20b包括多个沿第一方向Z交替堆叠的层间牺牲层22和层间绝缘层21,第二台阶区LSS的第二堆栈层20b包括多个沿第一方向Z交替堆叠的层间绝缘层21和栅极层25。在隔离结构7位于核心区Core、第一台阶区USS和第二台阶区LSS时,第一台阶区USS和第二台阶区LSS的第二堆栈层20b包括多个沿第一方向Z交替堆叠的层间牺牲层22和层间绝缘层21。
隔离结构7可以包括牺牲层72,以及围绕牺牲层72设置的隔离层71。隔离结构7也可以只包括隔离层71。牺牲层72可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合,隔离层71可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。
狭缝结构9位于核心区Core、第一台阶区USS和第二台阶区LSS。狭缝结构9贯穿第三堆栈层20c和第一堆栈层20a。另外,在隔离结构7仅位于核心区Core时,狭缝结构9在核心区Core贯穿隔离结构7,在第一台阶区USS和第二台阶区LSS贯穿第二堆栈层20b。在隔离结构7位于核心区Core和第一台阶区USS时,狭缝结构9在核心区Core和第一台阶区USS贯穿隔离结构7,在第二台阶区LSS贯穿第二堆栈层20b。在隔离结构7位于核心区Core、第一台阶区USS和第二台阶区LSS时,狭缝结构9在整个区域(包括核心区Core、第一台阶区USS和第二台阶区LSS)贯穿隔离结构7。狭缝结构9可以为氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。
在隔离结构7包括牺牲层72和隔离层71时,如图3o所示,狭缝结构9贯穿牺牲层72和隔离层71。在隔离结构7包括隔离层71时,如图4b所示,狭缝结构9贯穿隔离层71,且在第二堆栈层20b处狭缝结构9的相对两侧具有凸起,隔离层71覆盖凸起表面。
沟道结构6位于核心区Core,且沟道结构6贯穿第一堆栈层20a、第二堆栈层20b和第三堆栈层20c。具体地,沟道结构6包括第一沟道结构60a和第二沟道结构60b。第一沟道结构60a位于核心区Core,且第一沟道结构60a贯穿第二堆栈层20b和第一堆栈层20a。第二沟道结构60b位于核心区Core,且第二沟道结构60b至少贯穿第三堆栈层20c。在第二沟道结构60b与第一沟道结构60a未出现套刻偏差时,第二沟道结构60b贯穿第三堆栈层20c,并与第一沟道结构60a连接。在第二沟道结构60b与第一沟道结构60a出现套刻偏差时,第二沟道结构60b贯穿第三堆栈层20c并延伸至第二堆栈层20b内,与第一沟道结构60a连接。
第一沟道结构60a和第二沟道结构60b均包括沟道层63,以及围绕沟道层63设置的存储介质层64。存储介质层64包括围绕沟道层63周侧设置的隧道层(图中未示出),围绕隧道层周侧设置的电荷存储层(图中未示出),以及围绕电荷存储层周侧设置的电荷阻挡层(图中未示出)。其中,沟道层63可以为多晶硅等,隧道层可以为氧化硅、氮化硅、氮氧化硅等氧化物,电荷存储层可以为包括含量子点或纳米晶体或者含有氮和硅的化合物的绝缘层,电荷阻挡层可以为氧化硅等氧化物。沟道结构6还可以包括被沟道层63围绕的间隔层65,间隔层65可以为氧化硅等氧化物。沟道结构6还可以包括位于沟道结构6顶部的插塞66,插塞66与沟道层63连接,插塞66可以为多晶硅等。其中,第一沟道结构60a的沟道层63与第二沟道结构60b中的沟道层63相连接。
由于核心区Core的第二堆栈层20b包括层间牺牲层22和层间绝缘层21,即核心区Core的第二堆栈层20b中不具有栅极字线,即使第二沟道结构60b与第一沟道结构60a出现套刻偏差,使得第二沟道结构60b延伸至第二堆栈层20b内,也不会导致第一沟道结构60a和第二沟道结构60b的交接处与栅极字线之间漏电,降低漏电检测成本,而且增大第二沟道结构60b的工艺窗口。
参见图5,是本发明实施例提供的存储系统的结构示意图。
如图5所示,本发明实施例还提供一种存储系统,存储系统包括存储器300和控制器400,存储器300与控制器400电性连接,控制器400用于控制存储器300存储数据。存储器300为上述实施例中的存储器,在此不再详细赘述。控制器400可以为本领域技术人员所熟知的控制器,在此不再详细赘述。
所述存储系统可以应用于计算机、电视、机顶盒、车载等终端产品上。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (20)
1.一种存储器的制作方法,其特征在于,所述存储器包括核心区,所述方法包括:
提供第一堆叠层,以及位于所述第一堆叠层上的第二堆叠层;
在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔;
在所述第二堆叠层上形成第三堆叠层;所述第一堆叠层、所述第二堆叠层和所述第三堆叠层均包括多个交替堆叠的层间牺牲层和层间绝缘层;
在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔,且所述第一沟道孔与所述第二沟道孔相连通;
在所述第一沟道孔和所述第二沟道孔中形成沟道结构;
将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层,并至少保留所述核心区的所述第二堆叠层中的层间牺牲层。
2.根据权利要求1所述的存储器的制作方法,其特征在于,所述在所述第二堆叠层上形成第三堆叠层的步骤之前,还包括:
至少在所述核心区形成贯穿所述第二堆叠层的隔离结构;
所述将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层的步骤,包括:
形成贯穿所述第三堆叠层、所述隔离结构和所述第一堆叠层的栅缝隙;
通过所述栅缝隙,将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层。
3.根据权利要求2所述的存储器的制作方法,其特征在于,所述存储器还包括位于所述核心区外的第一台阶区;
所述隔离结构还贯穿所述第一台阶区的第二堆叠层,且所述隔离结构覆盖所述第一台阶区。
4.根据权利要求2或3所述的存储器的制作方法,其特征在于,所述在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔的步骤之前,还包括:
在所述第二堆叠层上形成第一掩膜层;
通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的第一隔离开口,所述隔离结构形成于所述第一隔离开口中。
5.根据权利要求4所述的存储器的制作方法,其特征在于,所述第一掩膜层包括后栅自对准结构GLSA掩膜开口和隔离掩膜开口;
所述通过所述第一掩膜层,至少在所述核心区形成贯穿所述第二堆叠层的所述隔离开口的步骤,包括:
通过所述GLSA掩膜开口,形成贯穿所述第二堆叠层的GLSA开口,同时通过所述隔离掩膜开口,至少在所述核心区形成贯穿所述第二堆叠层的所述第一隔离开口。
6.根据权利要求4所述的存储器的制作方法,其特征在于,所述在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔的步骤,包括:
在所述第二堆叠层上形成第一停止层,且所述第一停止层填充所述第一隔离开口;
在所述第一停止层中形成第一虚拟开口和第一沟道开口,所述第一虚拟开口在所述第二堆叠层上的正投影位于所述第一隔离开口内,且所述第一虚拟开口的底部位于所述第一停止层内,所述第一沟道开口位于所述核心区,且所述第一沟道开口在所述第二堆叠层上的正投影位于所述第一隔离开口外,所述第一沟道开口贯穿所述第一停止层;
通过所述第一沟道开口,在所述核心区形成贯穿所述第二堆叠层和所述第一堆叠层的第一沟道孔;
去除所述第一停止层。
7.根据权利要求6所述的存储器的制作方法,其特征在于,所述在所述第一停止层中形成第一虚拟开口和第一沟道开口的步骤,包括:
在所述第一停止层上形成第二掩膜层,所述第二掩膜层包括虚拟掩膜开口和沟道掩膜开口;
通过所述虚拟掩膜开口,在所述第一停止层中形成所述第一虚拟开口,同时通过所述沟道掩膜开口,在所述第一停止层中形成所述第一沟道开口。
8.根据权利要求4所述的存储器的制作方法,其特征在于,所述至少在所述核心区形成贯穿所述第二堆叠层的隔离结构的步骤,包括:
在所述第一隔离开口的内表面和所述第一沟道孔的内表面形成隔离层;
在所述第一隔离开口和第一沟道孔内填充牺牲层,所述第一隔离开口中的隔离层和牺牲层构成所述隔离结构。
9.根据权利要求8所述的存储器的制作方法,其特征在于,所述在所述第一沟道孔和所述第二沟道孔中形成沟道结构的步骤之前,还包括:
通过所述第二沟道孔,去除所述第一沟道孔中的牺牲层。
10.根据权利要求8所述的存储器的制作方法,其特征在于,所述方法还包括:
通过所述栅缝隙,去除所述第一隔离开口中的牺牲层;
在所述栅缝隙和所述第一隔离开口中填充绝缘层,以形成狭缝结构。
11.根据权利要求2或3所述的存储器的制作方法,其特征在于,所述方法还包括:
在所述栅缝隙中填充绝缘层,以形成狭缝结构。
12.根据权利要求3所述的存储器的制作方法,其特征在于,所述存储器还包括第二台阶区,所述第一台阶区位于所述核心区与所述第二台阶区之间;所述栅缝隙还贯穿所述第二台阶区的第二堆叠层;
所述方法还包括:
在将所述第一堆叠层和所述第三堆叠层中的层间牺牲层置换为栅极层时,通过所述栅缝隙,将所述第二台阶区的第二堆叠层中的层间牺牲层置换为栅极层。
13.根据权利要求1所述的存储器的制作方法,其特征在于,所述在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔的步骤,包括:
在所述第三堆叠层上形成第二隔离开口;
在所述第三堆叠层上形成第二停止层,且所述第二停止层填充所述第二隔离开口;
在所述第二停止层中形成第二虚拟开口和第二沟道开口,所述第二虚拟开口在所述第三堆叠层上的正投影位于所述第二隔离开口内,且所述第二虚拟开口的底部位于所述第二停止层内,所述第二沟道开口位于所述核心区,且所述第二沟道开口在所述第三堆叠层上的正投影位于所述第二隔离开口外,所述第二沟道开口贯穿所述第二停止层;
通过所述第二沟道开口,在所述核心区形成至少贯穿所述第三堆叠层的第二沟道孔;
去除所述第二停止层。
14.一种存储器,其特征在于,包括核心区;
所述存储器包括:
第一堆栈层;
位于所述第一堆栈层上的第二堆栈层,所述核心区的第二堆栈层包括多个交替堆叠的层间牺牲层和层间绝缘层;
位于所述第二堆栈层上的第三堆栈层,所述第一堆栈层和所述第三堆栈层均包括多个交替堆叠的栅极层和层间绝缘层;
在所述核心区贯穿所述第一堆栈层、所述第二堆栈层和所述第三堆栈层的沟道结构。
15.根据权利要求14所述的存储器,其特征在于,所述存储器还包括:
至少贯穿所述核心区的第二堆栈层的隔离结构;
贯穿所述第三堆栈层、所述隔离结构和所述第一堆栈层的狭缝结构。
16.根据权利要求15所述的存储器,其特征在于,所述存储器还包括位于所述核心区外的第一台阶区;
所述隔离结构还贯穿所述第一台阶区的第二堆栈层,且所述隔离结构覆盖所述第一台阶区。
17.根据权利要求16所述的存储器,其特征在于,所述存储器还包括第二台阶区,所述第一台阶区位于所述核心区与所述第二台阶区之间;
所述第二台阶区的第二堆栈层包括多个交替堆叠的栅极层和层间绝缘层,所述狭缝结构还贯穿所述第二台阶区的第二堆栈层。
18.根据权利要求15所述的存储器,其特征在于,所述隔离结构包括牺牲层,以及围绕所述牺牲层设置的隔离层;所述狭缝结构贯穿所述牺牲层和所述隔离层。
19.根据权利要求15所述的存储器,其特征在于,所述隔离结构包括隔离层,所述狭缝结构贯穿所述隔离层,且所述狭缝结构的相对两侧具有凸起,所述隔离层覆盖所述凸起。
20.一种存储系统,其特征在于,包括如权利要求14至19任一项所述的存储器,以及与所述存储器电性连接的控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210471029.2A CN114864594A (zh) | 2022-04-28 | 2022-04-28 | 存储器的制作方法、存储器及存储系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210471029.2A CN114864594A (zh) | 2022-04-28 | 2022-04-28 | 存储器的制作方法、存储器及存储系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114864594A true CN114864594A (zh) | 2022-08-05 |
Family
ID=82636298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210471029.2A Pending CN114864594A (zh) | 2022-04-28 | 2022-04-28 | 存储器的制作方法、存储器及存储系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114864594A (zh) |
-
2022
- 2022-04-28 CN CN202210471029.2A patent/CN114864594A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111564445B (zh) | 3d存储器件及其制造方法 | |
KR101692389B1 (ko) | 수직형 반도체 소자 및 그 제조 방법 | |
CN1085405C (zh) | 具有槽隔离结构的半导体器件的制造方法 | |
WO2021109595A1 (zh) | 存储器及其形成方法 | |
US20220123020A1 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
CN112466880B (zh) | 三维存储器及其制备方法 | |
CN112151552A (zh) | 垂直半导体装置 | |
KR20160109988A (ko) | 반도체 소자 및 이의 제조 방법 | |
CN212136449U (zh) | 存储器 | |
US11177215B2 (en) | Integrated circuit device | |
US20230261046A1 (en) | Method of forming semiconductor structure | |
CN112310105B (zh) | 半导体器件的制作方法及半导体器件 | |
CN113437070B (zh) | 半导体装置及其形成方法 | |
CN114864594A (zh) | 存储器的制作方法、存储器及存储系统 | |
TWI791201B (zh) | 記憶體元件及其製作方法 | |
CN116648065A (zh) | 半导体结构及其制造方法 | |
KR101034407B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
CN114005837A (zh) | 半导体器件的制作方法及半导体器件 | |
US11647627B2 (en) | Integrated circuit device | |
US11889681B2 (en) | Integrated circuit devices having buried word lines therein | |
US7785953B2 (en) | Method for forming trenches on a surface of a semiconductor substrate | |
US20240237339A1 (en) | Semiconductor structure and method for manufacturing the same | |
US20230292491A1 (en) | Semiconductor device | |
CN118175849A (zh) | 半导体器件及其制作方法、存储器及存储系统 | |
CN118055615A (zh) | 半导体器件及其制作方法、存储器及存储系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |