CN1121263A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1121263A
CN1121263A CN95109168A CN95109168A CN1121263A CN 1121263 A CN1121263 A CN 1121263A CN 95109168 A CN95109168 A CN 95109168A CN 95109168 A CN95109168 A CN 95109168A CN 1121263 A CN1121263 A CN 1121263A
Authority
CN
China
Prior art keywords
layer
conductive layer
drain electrode
electrode
intermediate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95109168A
Other languages
English (en)
Other versions
CN1041472C (zh
Inventor
权性佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940016876A external-priority patent/KR0135243B1/ko
Priority claimed from KR1019940017157A external-priority patent/KR0129586B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1121263A publication Critical patent/CN1121263A/zh
Application granted granted Critical
Publication of CN1041472C publication Critical patent/CN1041472C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成于一个基底上的薄膜晶体管，包括：一形成于所述基底上的刻成预定图形的栅电极；一在所述栅电极周围形成的沟道层，有一栅绝缘层间隔其间；一个形成于所述沟道层上的中间绝缘层；和形成于所述沟道层两侧壁及所述中间绝缘层两侧部分上的、相互隔离的源电极和漏电极；每个沟道层和源/漏电极层是由带有掺杂离子的多晶硅构成的，在薄膜晶体管中，由于每个源电极和漏电极制造得比沟道层厚，因此它们的电阻显著降低。

Description

薄膜晶体管及其制造方法
本发明涉及一种新的薄膜晶体管和它的制造方法。本发明特别是涉及一种相对于沟道具有较厚源/漏电极的新型薄膜晶体管。
如图1所示，现有的薄膜晶体管包括：一个形成于基底(未示出)上的多晶体硅(以下称为“多晶硅”)的栅电极1，一形成于栅电极和基底上的栅绝缘层2，和一形成于栅绝缘层2上的多晶硅层3。如图1所示，多晶硅层3分为形成于栅电极1两侧的源电极和漏电极3A和3B，和位于源电极和漏电极3A和3B之间的沟道区3C。从图1中可以特别看到，由于源电极和漏电极3A和3B，以及沟道区3C是由仅有的一个多晶硅层构成的，因此每个电极的厚度与沟道区相同。
在具有上述结构的薄膜晶体管(以下称为“TFT”)中，沟道区3C必须尽可能的薄，以便减小TFT的截止电流。但是由于源和漏电极3A和3B包括在沟道区3C所在的同一多晶硅层中，因此只有减薄源和漏电极才能使沟道区变薄。这样就会发生一个问题，由于每个源电极和漏电极中的电阻增加而使TFT的导通电流变小。
除此之外，后续工序中在源电极和漏电极上制造金属接触时，又会出现另一个问题，即由于源电极和漏电极是由很薄的多晶硅层构成的，而使金属层不能直接与源电极和漏电极相接触。
在TFT作为SRAM(静态随机存取存储器)的一个元件的情况下，必须进行一个附加的制造漏极接触的工序。因此当进行这样的制造漏极接触的附加工序时，又会出现另外一个问题，即使栅氧化物层遭到不可避免的损害。
有鉴于此，本发明的一个目的是提供一种薄膜晶体管，其中由多晶硅构成的沟道区和源/漏极区是相互层叠在一起的，而且源/漏极区比沟道区制造得厚一些，以改善其响应特性。
本发明的另一个目的是提供一种制造薄膜晶体管的方法，在该薄膜晶体管中由多晶硅构成的沟道区和源/漏极区是相互层叠在一起的，而且源/漏极区比沟道区制造得厚一些，以改善其响应特性。
根据本发明的薄膜晶体管包括：一个形成于基底上刻成图形的栅电极；一围绕所述栅电极周围的沟道层，在它们之间有一栅绝缘层；一形成于所述沟道层上的中间绝缘层；和形成于所述沟道层两个侧壁上以及所述中间绝缘层两侧部分的源电极和漏电极，它们之间是相互隔离的。
在该晶体管中，每个所述的源电极和漏电极制造得相对比所述沟道层厚。
根据本发明的薄膜晶体管的制造方法包括以下步骤：在一个基底上沉积第一导电层并用栅极形成掩模刻制所述第一导电层形成栅电极；在所述栅电极和所述基底上相继形成栅绝缘层，作为沟道的第二导电层和中间绝缘层；用沟道形成掩模选择地腐蚀所述相继形成的各层，直到露出所述基底的表面；在所述中间绝缘层和所述基底的所述裸露表面上，以及所述第二导电层的两侧壁上形成第三导电层，用源/漏极形成掩模选择地腐蚀所述第三导电层，形成源电极和漏电极。
按照该方法，形成的每个所述源电极和漏电极相对比所述的沟道层要厚一些。
在该方法中，每个所述的第一，第二和第三导电层是由多晶硅构成的。
在本方法中，所述中间绝缘层是由氧化物或氮化物构成的。
根据本发明的另一薄膜晶化管包括：一个形成于一基底上的第一导电层，所述第一导电层是用来构成相互隔开的源电极和漏电极的；一形成于所述源电极和漏电极之间的和形成于所述源电极和漏电极上部并有一绝缘层位于其间的第二导电层，所述第二导电层是用来形成沟道层的；一形成于所述第二导电层上的栅绝缘层，和一形成于所述栅绝缘层上的第三导电层，所述第三导电层是用来形成栅电极的。
在该晶体管中，形成的所述第一导电层相对比所述第二导电层厚。
根据本发明的另一薄膜晶体管的制造方法包括以下步骤：在一基底上相继沉积一第一导电层和一中间绝缘层；用一腐蚀掩模选择地腐蚀所述中间绝缘层如所述第一导电层，直到露出所述基底的一表面；形成源电极和漏电极；在所述腐蚀步骤后保留下的所述源电极和漏电极之间和所述中间绝缘层之上相继形成一第二导电层，一栅极绝缘层和一第三导电层，所述第二导电层是用来形成沟道的，所述第三导电层是用来形成栅电极的；用一栅极形成掩模相继腐蚀所述第三导电层、所述栅极绝缘层、所述第二导电层和所述中间绝缘层。
按照该方法，形成的所述第一导电层相对比第二导电层厚。
在该方法中，每个所述第一、第二和第三导电层是由多晶硅构成的。
在该方法中，所述中间绝缘层是由氧化物或氮化物构成的。
根据本发明，由于形成的每个源电极和漏电极可以相对比沟道厚，因此可以显著降低电极的电阻。
通过结合实施例参考以下附图对本发明的目的、特征及优点进行的详细说明，可以使本领域的技术人员更好地理解本发明，并更清楚地了解本发明的目的。
附图简要说明
图1是现有薄膜晶体管结构的剖面图；
图2是根据本发明一个实施例的一个薄膜晶体管的结构的剖面图；
图3是一个静态随机存取存储器的结构的剖面图，其中包括了图2中的薄膜晶体管；
图4A至4D是通过一系列的剖面图说明制造根据本发明图2所示的薄膜晶体管的新方法的加工步骤的流程图；
图5是根据本发明另一个实施例的一个薄膜晶体管的结构的剖面图；
图6A至6D是通过一系列的剖面图说明制造根据本发明图5所示的薄膜晶体管的新方法的加工步骤的流程图。
参考图2，根据本发明的一个实施例的新的TFT结构具有：一个基底(未示出)，一个在基底上刻成图形的栅极层21，一个形成于栅极层21上的沟道层24，其间有一栅极绝缘层，一个形成于沟道层24上的中间绝缘层25，一个形成于沟道层24两侧壁上和中间绝缘层25的两侧部分的，并相互隔离的源极和漏极层26A和26B。每个栅极沟道和源/漏极层都是由具有导电性的多晶硅构成的。重要的是，沟道层和源/漏极层是相互层叠在一起的，而且它们在邻接沟道层两侧的部分是由中间绝缘层相互隔绝的。在沟道层的两个边缘部分是相互电连接的。
在该TFT中，如图2所示，沟道层24和源/漏极层是分别形成的，因此可以使源/漏极层制造得比沟道层24厚一些。
图3是显示一个静态随机存取存储器的剖面图，其中包括图2中的TFT。用相同的参考标号指示那些与图2中相同的部件，因此不再对它们进行说明。
在图3的静态随机存取存储器中，例如，如果在栅极21上施加一个电压，TFT导通。接着电流从源电极26A通过沟道24流到漏电极26B。施加于漏电极26B的电流通过一个连接多晶硅层27也施加于一个邻接的TFT的栅电极上。连接多晶硅层27是在刻制栅极层21过程中形成的，并构成了两个邻接TFT间的电连接。特别是由于该连接多晶硅层27是与漏电极26B直接接触的，因此不需额外的加工来制造漏极接触。
以下通过参考图4A至4D对本发明的TFT的制造方法进行说明。
参考图4A，在一个例如玻璃片之类的绝缘材料的基底(未示出)的主表面上沉积一个多晶硅层。把杂质离子注入到多晶硅层中，使多晶硅层具有某一导电性。在多晶硅层注入杂质离子后，用一个栅极形成掩模刻制多晶硅层，形成一个栅电极41。在本实施例中，可以使用一个刻成预定图形的光致抗蚀剂层作为栅极形成掩模。作为选择，是在一个多晶硅沉积设备中提供杂质离子的条件下，栅电极41可以仅由在基底上沉积多晶硅层的一道工序完成。
接着在栅电极41和基底上相继形成一个栅氧化层42，一个多晶硅沟道层44和一个中间绝缘层45，如图4B中所示，然后在中间绝缘层45上沉积一层刻成预定图形的光致抗蚀剂层47，用作进行在本领域中公知的轻掺杂偏移所需的掩模。通过轻掺杂偏移，用刻成预定图形的光致抗蚀剂层47作为离子注入掩模将杂质离子48注入到沟道层44中。在随后的工序中在沟道层44和源/漏电极层之间生成一个中间绝缘层45。可以主要使用氧化物或氮化物作为中间绝缘层45的绝缘材料。
如图4C所示，在除去光致抗蚀剂层47之后，再一次在中间绝缘层45上沉积一层刻成预定图形的光致抗蚀剂层49，并进行腐蚀加工直到露出基底的主表面。使用刻成预定图形的光致抗蚀剂层49作为腐蚀掩模，结果使中间绝缘层45，沟道层44和栅绝缘层42被相继除去，这样沟道层44的两侧部分就被露出来，使其能够与源电极和漏电极进行电连接。
接下来在除去光致抗蚀剂层49后，在中间绝缘层45和基底露出的表面上沉积一层比沟道层44厚的多晶硅层，并在该厚的多晶硅层上沉积一层光致抗蚀剂层(未示出)，随后进行刻图工艺以形成具有预定图形的光致抗蚀剂层。用刻成预定图形的光致抗蚀剂层作为源/漏极形成掩模，对厚的多晶硅层实行选择腐蚀加工。于是如图4D所示形成了源电极和漏电极46A和46B。
在形成源电极和漏电极46A和46B的工艺中，在一个多晶硅沉积设备中供给杂质离子的条件下，它们可以仅由在中间绝缘层45和基底的裸露表面上沉积多晶硅层的一道工序中完成。作为选择，它们可以通过在进行选择腐蚀加工之前沉积多晶硅层和向多晶硅层注入杂质离子的工序制造。
图5显示了根据本发明的第二个实施例的新TFT的结构。TFT有一个绝缘材料制成的基底51，一个形成于基底51上、用于制造源电极和漏电极52A和52B的刻成预定图形的多晶硅层，一个沟道层54形成于源电极和漏电极之间以及两个电极的上部，有绝缘层53夹在其间，一个形成于沟道层54上的栅氧化层55，和一个形成于栅氧化层55上的多晶硅的栅电极56。
如图5所示，与根据第一实施例的TFT结构相同，沟道层54和源/漏电极是相互层叠在一起的，并在源/漏电极的顶部被绝缘层53相互隔离。它们也是由注入杂质离子的多晶硅构成的，它们的侧壁与沟道层电连接。
此外，如图5所示，由于沟道层54和源/漏电极是分别制造的，因此使得源/漏电极可以制造得比沟道层54厚一些。在本实施例中，在沟道层54上相继形成栅氧化层55和栅电极56。
以下参考图6A至6D说明根据第二实施例制造TFT的方法。
参考图6A，在如玻璃片一类的绝缘材料的基底61上相继形成一多晶硅层62和一中间绝缘层63。利用已知的离子注入技术给多晶硅层62注入杂质离子，用来形成源/漏电极。使用一种氧化物层或氮化物层作为中间绝缘层63。
接着在中间绝缘层63上沉积一刻成预定图形的光致抗蚀剂层(未示出)，并进行腐蚀加工。然后利用该刻成预定图形的光致抗蚀剂层作为腐蚀掩模相继除去中间绝缘层63和多晶硅层62，直到露出基底61的表面，如图6B所示。通过有选择地除去多晶硅层62，未被除去的部分分别确定了源电极62A和漏电极62B。
如图6C所示，除去刻成预定图形的光致抗蚀剂层(未示出)后，在源电极和漏电极62A和62B之间以及保留下来的中间绝缘层63上沉积一多晶硅层64，并接着利用离子注入法注入杂质离子。该多晶硅层用于形成沟道层64。
接下来在沟道层64上相继形成一栅氧化层65和一多晶硅层。在栅氧化层65上形成的多晶硅层中利用离子注入法注入杂质离子，用于形成栅电极66。
最后，如图6D所示，在带有杂质离子的多晶硅层66上沉积一个刻成预定图形的光致抗蚀剂层(未示出)。用这个刻成预定图形的光致抗蚀剂层作为栅极形成掩模，有选择地除去带有杂质离子的多晶硅层66，这样就形成了栅电极66。如图6D所示，还利用栅极形成掩模使栅氧化层65，沟道层64和中间绝缘层被相继除去。
如上所述的本发明，由于用于源/漏电极的多晶硅层可以制备得比沟道层厚，因此源/漏电极的电阻显著降低。这样本发明的TFT的导通电流可以得到明显的改善。
此外，例如假定把本发明的TFT应用于一个随机存取存储器单元，可以在制造随机存取存储器的加工中省去一道形成漏极接触的工序。因此可以防止由于制造漏极接触工艺而造成的对栅氧化层的损害，TFT的特性也能得到改善。
应当理解对于那些本领域的技术人员来说可以很容易地进行各种其它的改进而不脱离本发明的范围和构思。因此本发明并不局限于上述的说明，而是包括本发明权利要求中的全部特征并包括那些本领域技术人员认为是等同物的全部特征。

Claims (12)

1、一种形成于一个基底上的薄膜晶体管，所述晶体管包括：
一个形成于所述基底上的刻成预定图形的栅电极；
一个在所述栅电极周围形成的沟道层，它们之间有一栅绝缘层；
一个形成于所述沟道层上的中间绝缘层；和
在所述沟道层的两侧壁上和所述中间绝缘层的两侧部分形成的，并且相互隔离的源电极和漏电极。
2、如权利要求1所述的晶体管，其中，所述的每个源电极和漏电极制造得比所述沟道层厚。
3、一种制造在一基底上的薄膜晶体管的方法，所述方法其步骤包括：
在所述基底上沉积一第一导电层，并用一栅极形成掩模刻制所述第一导电层以形成一栅电极；
在所述栅电极和所述基底上相继形成一栅极绝缘层，一用于沟道的第二导电层和一中间绝缘层；
用沟道形成掩模选择腐蚀所述相继形成的各层，直到露出所述基底的表面；
在所述的中间绝缘层上和所述基底的所述露出的表面上以及所述第二导电层的两上侧壁上形成一第三导电层；和
用一源/漏极形成掩模选择腐蚀所述第三导电层，以形成源电极和漏电极。
4、如权利要求3所述的方法，其中，所述的每个源电极和漏电极制造得比所述沟道层厚。
5、如权利要求3所述的方法，其中，所述的第一、第二和第三导电层各是由多晶硅构成的。
6、如权利要求5所述的方法，其中，所述的中间绝缘层是由氧化物或氮化物构成的。
7、一种形成于一个基底上的薄膜晶体管，所述晶体管包括：
一形成于所述基底上的第一导电层，所述第一导电层是用来形成相互隔离的源电极和漏电极的；
一形成于所述源电极如漏电极之间；以及形成于所述源电极和漏电极上部并有一绝缘层间隔其间的第二导电层；
一形成于所述第二导电层上的栅绝缘层；和
一形成于所述栅绝缘层上的第三导电层，所述第三导电层是用于形成栅电极的。
8、如权利要求7所述的晶体管，其中，形成的所述第一导电层比所述第二导电层厚。
9、一种制造在一基底上的薄膜晶体管的方法，所述方法其步骤包括：
在所述基底上相继沉积一第一导电层和一中间绝缘层；
用一种腐蚀掩模选择腐蚀所述中间绝缘层和所述第一导电层直到露出所述基底的一个表面，以形成源电极和漏电极；
在通过所述腐蚀步骤保留下来的所述源电极和漏电极之间以及所述中间绝缘层上相继形成一第二导电层、一栅极绝缘层和一第三导电层，所述第二导电层用于形成沟道，所述第三导电层用于形成一个栅电极；和
用一栅极形成掩模相继腐蚀所述第三导电层、所述栅绝缘层，所述第二导电层和所述中间绝缘层。
10、如权利要求9所述的方法，其中，形成的所述第一导电层比所述第二导电层厚。
11、如权利要求10所述的方法，其中，每个所述的第一、第二和第三导电层是由多晶硅构成的。
12、如权利要求11所述的方法，其中，所述的中间绝缘层是由氧化物或氮化物构成的。
CN95109168A 1994-07-13 1995-07-13 薄膜晶体管及其制造方法 Expired - Fee Related CN1041472C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019940016876A KR0135243B1 (ko) 1994-07-13 1994-07-13 박막트랜지스터 및 그 제조 방법
KR199416876 1994-07-13
KR1019940017157A KR0129586B1 (ko) 1994-07-15 1994-07-15 박막트랜지스터 및 그 제조 방법
KR199417157 1994-07-15
KR1994-17157 1994-07-15
KR1994-16876 1994-07-15

Publications (2)

Publication Number Publication Date
CN1121263A true CN1121263A (zh) 1996-04-24
CN1041472C CN1041472C (zh) 1998-12-30

Family

ID=26630485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95109168A Expired - Fee Related CN1041472C (zh) 1994-07-13 1995-07-13 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US5915173A (zh)
JP (1) JP2965283B2 (zh)
CN (1) CN1041472C (zh)
DE (1) DE19525576B4 (zh)
GB (1) GB2291268B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692225B2 (en) 2005-12-28 2010-04-06 Dongbu Electronics Co., Ltd. CMOS image sensor
CN102308389A (zh) * 2009-02-04 2012-01-04 夏普株式会社 半导体装置
CN101861642B (zh) * 2007-11-15 2013-04-17 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
US6635065B2 (en) * 2000-11-16 2003-10-21 Vascular Control Systems, Inc. Doppler directed suture ligation device and method
CA2442362C (en) * 2001-03-28 2009-08-11 Vascular Control Systems, Inc. Method and apparatus for the detection and ligation of uterine arteries
TWI292076B (en) * 2004-12-24 2008-01-01 Au Optronics Corp Pixel structure and thin film transistor and fabricating methods thereof
CN101894807B (zh) * 2009-05-22 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2118774B (en) * 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
JPS59149060A (ja) * 1983-02-15 1984-08-25 Sharp Corp 薄膜トランジスタの製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS61185724A (ja) * 1985-02-13 1986-08-19 Sharp Corp 薄膜トランジスタの製造方法
US4951113A (en) * 1988-11-07 1990-08-21 Xerox Corporation Simultaneously deposited thin film CMOS TFTs and their method of fabrication
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
JPH0334464A (ja) * 1989-06-30 1991-02-14 Nippon Steel Corp 薄膜トランジスターおよびその製造方法
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JPH03114234A (ja) * 1989-09-28 1991-05-15 Toshiba Corp 薄膜トランジスタ及びその製造方法
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JP2648980B2 (ja) * 1990-09-11 1997-09-03 株式会社半導体エネルギー研究所 薄膜トランジスタ作製方法
WO1992006497A1 (en) * 1990-10-05 1992-04-16 General Electric Company Positive control of the source/drain-gate overlap in self-aligned tfts via a top hat gate electrode configuration
DE4192351T (zh) * 1990-10-05 1992-10-08
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
JPH04171767A (ja) * 1990-11-02 1992-06-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH04186880A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd 薄膜トランジスタ及びその製造方法
KR970006260B1 (ko) * 1994-01-07 1997-04-25 금성일렉트론 주식회사 박막트랜지스터 제조방법
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
KR100192593B1 (ko) * 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692225B2 (en) 2005-12-28 2010-04-06 Dongbu Electronics Co., Ltd. CMOS image sensor
CN101861642B (zh) * 2007-11-15 2013-04-17 夏普株式会社 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN102308389A (zh) * 2009-02-04 2012-01-04 夏普株式会社 半导体装置

Also Published As

Publication number Publication date
US5915173A (en) 1999-06-22
DE19525576A1 (de) 1996-01-18
JPH08228008A (ja) 1996-09-03
GB9514300D0 (en) 1995-09-13
GB2291268B (en) 1998-12-09
GB2291268A (en) 1996-01-17
CN1041472C (zh) 1998-12-30
DE19525576B4 (de) 2007-08-02
JP2965283B2 (ja) 1999-10-18

Similar Documents

Publication Publication Date Title
US4466172A (en) Method for fabricating MOS device with self-aligned contacts
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
CN1098538C (zh) 半导体存储器
CN101064345A (zh) 薄膜晶体管及其制造方法
CN1737883A (zh) 平板显示器及其制造方法
CN1622341A (zh) 薄膜晶体管
CN1041472C (zh) 薄膜晶体管及其制造方法
US4422090A (en) Thin film transistors
CN1187041A (zh) 半导体存储器件及其制造方法
US6521942B2 (en) Electrically programmable memory cell
CN1111905C (zh) 半导体器件的制造方法
CN1118102C (zh) 绝缘栅型半导体器件及其制法
CN1110852C (zh) 制造半导体器件的方法
JP3131850B2 (ja) 薄膜トランジスタの製造方法
CN1585137A (zh) 不对称的薄膜晶体管结构
KR950011021B1 (ko) 반도체 장치의 제조방법
CN1259721C (zh) 存储器件的结构及其制造方法
KR100596792B1 (ko) 반도체소자의 제조방법
JPH05226365A (ja) 薄膜トランジスタ，液晶表示パネルのアクティブマトリクス基板およびその製造方法
KR100443519B1 (ko) 반도체 소자의 제조 방법
GB2322007A (en) Thin film transistor and method of fabrication
KR100338090B1 (ko) 반도체소자의제조방법
CN1280910C (zh) 存储器器件的结构及其制造方法
KR910008120B1 (ko) 반도체 기억장치 및 그 제조방법
KR19990037326A (ko) 박막 트랜지스터 제조 방법 및 그에 의해 제조된 박막트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19981230

Termination date: 20130713