CN112086469A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112086469A CN112086469A CN202010940261.7A CN202010940261A CN112086469A CN 112086469 A CN112086469 A CN 112086469A CN 202010940261 A CN202010940261 A CN 202010940261A CN 112086469 A CN112086469 A CN 112086469A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- film layer
- flexible substrate
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 134
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000007715 excimer laser crystallization Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 49
- 239000004642 Polyimide Substances 0.000 description 31
- 229920001721 polyimide Polymers 0.000 description 31
- 239000010409 thin film Substances 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 MoO) Chemical compound 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法、显示装置，所述阵列基板包括柔性基板、致密膜层、缓冲层以及有源层；所述致密膜层设于所述柔性基板上；所述缓冲层设于所述致密膜层上；所述有源层设于所述缓冲层上。本发明在第二PI基板与缓冲层之间设置致密膜层，在高温工艺中，如准分子镭射结晶过程，致密膜层可以降低外部对柔性基板的热传导，起到保护柔性基板的作用，从而提升产线良率，节约了制造成本。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
目前，柔性屏幕与刚性屏最本质的差异在于柔性屏采用延展性比较好的聚酰亚胺(PI)为基底，一般柔性屏阵列基板(Array)的制作工艺是先涂布聚酰亚胺溶液形成柔性基板，之后再沉积低温多晶硅(Low temperaturepoly-silicon，LTPS)形成有源层，再次进行准分子镭射结晶(Eximer laser annealing，ELA)等高温制程，之后再进行后续的化学物理沉积过程完成阵列基板的其他层。
众所周知，Array基板的好坏取决于其制作的半导体电路的电压和迁移率(mobility)。因此，有源层中的准分子镭射结晶至关重要，目前由于准分子镭射结晶的瞬间温度可达1200-1400摄氏度，能量高达440-500mj(mega joule,兆焦耳)，会造成柔性基板的烧伤，长时间之后，柔性基板里的水氧也会慢慢入侵到有源层，从而影响有源层的半导体性能。
发明内容
本发明的目的在于，提供一种阵列基板及其制备方法、显示装置以解决高温条件下制备有源层时容易烧伤柔性基板，柔性基板损伤影响有源层的半导体性能的技术问题。
为实现上述目的，本发明提供一种阵列基板，包括柔性基板、致密膜层、缓冲层以及有源层；所述致密膜层设于所述柔性基板上；所述缓冲层设于所述致密膜层上；所述有源层设于所述缓冲层上。
进一步地，所述致密膜层的材质为铝氧化物和/或钛氧化物。
进一步地，所述致密膜层的厚度为5-10um。
进一步地，所述柔性基板包括第一PI基板、屏障层以及第二PI基板；所述屏障层设于所述第一PI基板上；所述第二PI基板设于所述屏障层上。
为实现上述目的，本发明还提供一种阵列基板的制备方法，包括如下步骤：
形成一柔性基板；
形成一致密膜层于所述柔性基板上；
形成一缓冲层于所述致密膜层上；以及
形成有源层于所述缓冲层上。
进一步地，在所述形成一致密膜层于所述柔性基板上的步骤中，在所述柔性基板上沉积铝氧化物和/或钛氧化物，形成所述致密膜层。
进一步地，在所述形成一致密膜层于所述柔性基板上的步骤中，通过磁控溅射的方式在所述柔性基板上沉积铝氧化物和/或钛氧化物，形成所述致密膜层。
进一步地，采用低温多晶硅的工艺在所述缓冲层上形成所述有源层。
进一步地，所述形成一柔性基板具体包括：形成一第一PI基板；形成一屏障层于所述第一PI基板上；以及形成一第二PI基板于所述屏障层上。
为实现上述目的，本发明还提供一种显示装置，包括前文所述的阵列基板。
本发明的技术效果在于，提供一种阵列基板及其制备方法、显示装置，在第二PI基板与缓冲层之间设置致密膜层，在高温工艺中，如准分子镭射结晶过程，致密膜层可以降低外部对柔性基板的热传导，起到保护柔性基板的作用，从而提升产线良率，节约了制造成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例所述阵列基板的结构示意图，主要体现各膜层的层状结构。
图2为本申请实施例所述阵列基板的结构示意图，主要体现阵列基板中薄膜晶体管结构与各膜层之间的结构。
图3为本申请实施例所述阵列基板的制备方法的流程图。
图4为本申请实施例所述柔性基板的制备流程图。
附图部分标识如下：
100阵列基板；
1柔性基板； 2致密膜层；
3缓冲层； 4有源层；
5栅极绝缘层； 6栅极；
7介质层； 8源漏极层；
9平坦层； 10薄膜晶体管；
11第一PI基板； 12屏障层；
13第二PI基板；
101第一过孔； 102第二过孔。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，图1为阵列基板100的结构示意图，主要体现各膜层的层状结构。本实施例提供一种阵列基板100，包括柔性基板1、致密膜层2、缓冲层3以及有源层4。
柔性基板1包括第一PI基板11、屏障层12以及第二PI基板13。其中，第一PI基板11和第二PI基板13的材质包括但不限于聚酰亚胺(polyimide)。屏障层12的材质包括硅氧化物(如SiO2)和/或氮化硅(如SiNx)。
在本实施例中，由于阵列基板100的第二PI基板13与缓冲层3之间设置有致密膜层2，致密膜层2采用金属材质，其包括铝氧化物(如Al2O3)和/或钼氧化物(如MoO)，致密膜层2的厚度为5-10um。当缓冲层3通过高温等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)的方式形成时，致密膜层2可防止等离子体直接轰击第二PI基板13产生的物质污染设备腔体和管道。同时，在后续的其他高温工艺中，例如准分子镭射结晶过程，即形成有源层4时，致密膜层2可以降低外部对柔性基板1的热传导，起到保护柔性基板1的作用。
需要说明的是，所述“外部”指柔性基板1的外部，也即致密膜层2能够降低热量自柔性基板1的外部向柔性基板1的内部的传导。
当致密膜层2采用的材料为氧化铝时，在准分子镭射结晶过程中，本实施例致密膜层2能够吸收大量热能，故而能够有效降低外部对柔性基板1的热传导，起到保护柔性基板1的作用。
当致密膜层2采用的材料为氮化钛时，由于钛材料具有韧性好、耐腐蚀、熔点高、热导系数低、在极冷极热条件下应力小，且能够在低温条件下通过物理气相沉积(PhysicalVapor Deposition，PVD)得到等特点，故而致密膜层2能够更好地起到保护柔性基板1的作用。优选地，由于钛材料的韧性好，故而致密膜层2抗等离子体轰击能力强，在缓冲层3的形成过程中，致密膜层2能够很好地保护柔性基板1。同时，由于氮化钛的导热系数低，在准分子镭射结晶过程中，致密膜层2亦能够有效降低外部对柔性基板1的热传导，起到保护柔性基板1的作用。
如图2所示，图2为阵列基板100的结构示意图，主要体现阵列基板中薄膜晶体管结构与各膜层之间的结构。阵列基板100还包括多个薄膜晶体管10(Thin-filmtransistor，TFT)，所述多个薄膜晶体管10形成于缓冲层3远离致密膜层2的一侧。多个薄膜晶体管10呈阵列排布在所述缓冲层13上。
每一薄膜晶体管10包括有源层4，该有源层4采用采用低温多晶硅(Lowtemperaturepoly-silicon，LTPS)工艺制成。所述低温多晶硅工艺包括准分子镭射结晶过程(Eximer laser annealing，ELA)。在准分子镭射结晶过程中，致密膜层2亦能够有效降低外部对柔性基板1的热传导，起到保护柔性基板1的作用。
每一薄膜晶体管10还包括栅极绝缘层5、栅极层6、介质层7、源漏极层8以及平坦层9。具体的，栅极绝缘层5覆盖有源层4和缓冲层3。栅极层6形成在栅极绝缘层5上，且正对着有源层4。介质层7覆盖于栅极层6和栅极绝缘层5上，其中，在介质层7与栅极绝缘层5上开设有第一过孔101和第二过孔102，第一过孔101和第二过孔102均贯穿至有源层4。通过在第一过孔101和第二过孔102沉积金属材料形成源漏极层8。平坦层9覆盖源漏极层8和介质层7。薄膜晶体管10除了包括上述部件之外还包括其他部件，在此不一一赘述。
如图3所示，图3为阵列基板的制备方法的流程图。本实施例还提供一种阵列基板的制备方法，包括如下步骤S1)-S4)。
S1)形成一柔性基板。
如图4所示，图4为所述柔性基板的制备流程图。所述形成一柔性基板具体包括步骤S11)-S13)。
S11)形成一第一PI基板。S12)形成一屏障层于所述第一PI基板上。S13)形成一第二PI基板于所述屏障层上。其中，所述第一PI基板和所述第二PI基板的材质包括但不限于聚酰亚胺(polyimide)。所述屏障层的材质包括硅氧化物(如SiO2)和/或氮化硅(如SiNx)。
S2)形成一致密膜层于所述柔性基板上。
具体的，通过磁控溅射的方式在所述第二PI基板上沉积金属材料形成所述致密膜层，所述金属材料包括铝氧化物(如Al2O3)和/或钼氧化物(如MoO)。其中，所述致密膜层的厚度为5-10um。
S3)形成一缓冲层于所述致密膜层上。
具体的，通过高温等离子体增强化学气相沉积(Plasma Enhanced ChemicalVapor Deposition，PECVD)的方式在所述致密膜层上沉积硅氧化物(如SiO2)和/或氮化硅(如SiNx)形成所述缓冲层。其中，所述致密膜层可防止等离子体直接轰击所述柔性基板产生的物质污染设备腔体和管道。
S4)形成有源层于所述缓冲层上。
具体的，采用低温多晶硅的工艺在所述缓冲层上形成所述有源层。所述低温多晶硅工艺包括准分子镭射结晶过程(Eximer laser annealing，ELA)。在准分子镭射结晶过程中，所述致密膜层可以降低外部对所述柔性基板的热传导，起到保护所述柔性基板的作用。
需要强调的是，当所述致密膜层采用的材料为氧化铝时，在准分子镭射结晶过程中，本实施例所述致密膜层能够吸收大量热能，故而能够有效降低外部对所述柔性基板的热传导，起到保护所述柔性基板的作用。
当所述致密膜层采用的材料为氮化钛时，由于钛材料具有韧性好、耐腐蚀、熔点高、热导系数低、在极冷极热条件下应力小，且能够在低温条件下通过物理气相沉积(Physical Vapor Deposition，PVD)得到等特点，故而所述致密膜层能够更好地起到保护所述柔性基板的作用。优选地，由于钛材料的韧性好，故而所述致密膜层抗等离子体轰击能力强，在所述缓冲层的形成过程中，所述致密膜层能够很好地保护所述柔性基板。同时，由于氮化钛的导热系数低，在准分子镭射结晶过程中，所述致密膜层也能够有效降低外部对所述柔性基板的热传导，起到保护所述柔性基板的作用。
需要说明的是，所述阵列基板的制备方法包括多个薄膜晶体管的制程，其包括有源层的制程(即前文所述的步骤S4)之外，还包括栅极绝缘层的制程、栅极层的制程、介质层的制程、源漏极层的制程以及平坦层的制程等，在此不一一赘述。
本实施例还提供一种显示装置，包括前文所述的阵列基板及其制备方法。所述显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供一种阵列基板及其制备方法、显示装置，在第二PI基板与缓冲层之间设置致密膜层，在高温工艺中，如准分子镭射结晶过程，致密膜层可以降低外部对柔性基板的热传导，起到保护柔性基板的作用，从而提升产线良率，节约了制造成本。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示装置，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
柔性基板；
致密膜层，设于所述柔性基板上；
缓冲层，设于所述致密膜层上；以及
有源层，设于所述缓冲层上。
2.根据权利要求1所述的阵列基板，其特征在于，
所述致密膜层的材质为铝氧化物和/或钛氧化物。
3.根据权利要求1所述的阵列基板，其特征在于，
所述致密膜层的厚度为5-10um。
4.根据权利要求1所述的阵列基板，其特征在于，所述柔性基板包括：
第一PI基板；
屏障层，设于所述第一PI基板上；以及
第二PI基板，设于所述屏障层上。
5.一种根据权利要求1所述的阵列基板的制备方法，其特征在于，包括如下步骤：
形成一柔性基板；
形成一致密膜层于所述柔性基板上；
形成一缓冲层于所述致密膜层上；以及
形成有源层于所述缓冲层上。
6.根据权利要求5所述阵列基板的制备方法，其特征在于，
在所述形成一致密膜层于所述柔性基板上的步骤中，
在所述柔性基板上沉积铝氧化物和/或钛氧化物，形成所述致密膜层。
7.根据权利要求5或6所述阵列基板的制备方法，其特征在于，
在所述形成一致密膜层于所述柔性基板上的步骤中，
通过磁控溅射的方式在所述柔性基板上沉积铝氧化物和/或钛氧化物，形成所述致密膜层。
8.根据权利要求5所述阵列基板的制备方法，其特征在于，
采用低温多晶硅的工艺在所述缓冲层上形成所述有源层。
9.根据权利要求5所述阵列基板的制备方法，其特征在于，所述形成一柔性基板具体包括：
形成一第一PI基板；
形成一屏障层于所述第一PI基板上；以及
形成一第二PI基板于所述屏障层上。
10.一种显示装置，包括如权利要求1-4任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010940261.7A CN112086469A (zh) | 2020-09-09 | 2020-09-09 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010940261.7A CN112086469A (zh) | 2020-09-09 | 2020-09-09 | 阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112086469A true CN112086469A (zh) | 2020-12-15 |
Family
ID=73731677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010940261.7A Pending CN112086469A (zh) | 2020-09-09 | 2020-09-09 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112086469A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474583A (zh) * | 2013-09-24 | 2013-12-25 | 京东方科技集团股份有限公司 | 柔性显示基板及其制备方法、柔性显示装置 |
| CN105552247A (zh) * | 2015-12-08 | 2016-05-04 | 上海天马微电子有限公司 | 复合基板、柔性显示装置及其制备方法 |
| CN108074864A (zh) * | 2017-12-26 | 2018-05-25 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、柔性oled显示器件 |
| CN109037460A (zh) * | 2017-06-08 | 2018-12-18 | 上海和辉光电有限公司 | 一种柔性衬底及其制备方法 |
| CN109799636A (zh) * | 2019-01-18 | 2019-05-24 | 京东方科技集团股份有限公司 | 柔性衬底基板及其制备方法、显示面板以及显示装置 |
| CN111509124A (zh) * | 2020-04-26 | 2020-08-07 | 武汉华星光电半导体显示技术有限公司 | 一种衬底基板及其制备方法、显示面板 |
-
2020
- 2020-09-09 CN CN202010940261.7A patent/CN112086469A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474583A (zh) * | 2013-09-24 | 2013-12-25 | 京东方科技集团股份有限公司 | 柔性显示基板及其制备方法、柔性显示装置 |
| CN105552247A (zh) * | 2015-12-08 | 2016-05-04 | 上海天马微电子有限公司 | 复合基板、柔性显示装置及其制备方法 |
| CN109037460A (zh) * | 2017-06-08 | 2018-12-18 | 上海和辉光电有限公司 | 一种柔性衬底及其制备方法 |
| CN108074864A (zh) * | 2017-12-26 | 2018-05-25 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、柔性oled显示器件 |
| CN109799636A (zh) * | 2019-01-18 | 2019-05-24 | 京东方科技集团股份有限公司 | 柔性衬底基板及其制备方法、显示面板以及显示装置 |
| CN111509124A (zh) * | 2020-04-26 | 2020-08-07 | 武汉华星光电半导体显示技术有限公司 | 一种衬底基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| WO2017166431A1 (zh) | Tft阵列基板及其制造方法、显示装置 | |
| WO2016086531A1 (zh) | 阵列基板及其制作方法 | |
| KR101872629B1 (ko) | 저온폴리실리콘 박막 트랜지스터 및 그 제조방법 | |
| CN106449667B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2018152875A1 (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2021056753A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| EP3001460B1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
| WO2021142868A1 (zh) | 一种显示面板以及电子装置 | |
| US20160020103A1 (en) | Barrier layer, method for fabricating the same, thin film transistor and array substrate | |
| CN112086469A (zh) | 阵列基板及其制备方法、显示装置 | |
| TWI660460B (zh) | Flexible thin film transistor and preparation method thereof | |
| WO2021103142A1 (zh) | 一种显示面板及其制作方法及电子设备 | |
| US10490756B2 (en) | Method for fabricating flexible OLED panel and flexible OLED panel | |
| WO2022196684A1 (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
| WO2018205930A1 (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| US20080099853A1 (en) | Thin film transistor and fabrication method thereof | |
| CN104934442B (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN107342298B (zh) | 显示装置、阵列基板及其制造方法 | |
| WO2014153853A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| CN100456440C (zh) | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201215 |