CN112053945A - 沟槽栅的制造方法 - Google Patents

沟槽栅的制造方法 Download PDF

Info

Publication number
CN112053945A
CN112053945A CN202010867049.2A CN202010867049A CN112053945A CN 112053945 A CN112053945 A CN 112053945A CN 202010867049 A CN202010867049 A CN 202010867049A CN 112053945 A CN112053945 A CN 112053945A
Authority
CN
China
Prior art keywords
gate
trench
layer
super junction
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010867049.2A
Other languages
English (en)
Other versions
CN112053945B (zh
Inventor
李�昊
陆怡
侯翔宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010867049.2A priority Critical patent/CN112053945B/zh
Publication of CN112053945A publication Critical patent/CN112053945A/zh
Application granted granted Critical
Publication of CN112053945B publication Critical patent/CN112053945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅的制造方法，包括步骤：步骤一、进行刻蚀形成栅极沟槽；步骤二、采用在HCl气氛下对硅衬底进行烘烤的方法对栅极沟槽进行圆化；Cl‑离子的刻蚀作用产生的硅消耗效应对栅极沟槽的顶部开口宽度的影响大于H+离子的圆化作用产生的硅堆积效应对栅极沟槽的顶部开口宽度的影响，使栅极沟槽的顶部开口的宽度满足在后续步骤四中能实现无缝填充；步骤三、在栅极沟槽的内侧表面形成栅氧化层；步骤四、在栅极沟槽中无缝填充多晶硅栅。本发明能减少栅极沟槽圆化的热预算同时能实现栅极沟槽的无缝隙填充。

Description

沟槽栅的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。
随着超级结的步进(Pitch)的不断缩小，P型柱和N型柱的P型和N型掺杂在热过程中互相扩散形成的反向掺杂(counter dope)造成的问题越来越严重，严重地影响了器件性能。
如图1所示，是现有超级结的互扩散的结构示意图；超级结主要包括：
形成于N型半导体衬底如硅衬底101表面上的N型外延层102，通过，集成电路制造领域中，半导体衬底呈一圆片结构故也称晶圆(wafer)；在N型外延层102中形成有超级结沟槽103，本申请中将超级结对应的沟槽称为超级结沟槽，在超级结沟槽103中填充有P型外延层并由填充在超级结沟槽103中的P型外延层组成P型柱104，由P型柱104之间的N型外延层102组成N型柱，由P型柱104和N型柱交替排列形成超级结。通常，超级结的P型柱104和N型柱的杂质在热过程中会互相扩散，例如，P型柱104中的P型杂质会扩散到N型柱中，图1中标记105对应的区域为P型柱104中的P型杂质扩散到N型柱中的区域。P型杂质扩散到N型柱中之后会使N型柱的N型掺杂浓度即N型净掺杂浓度减小或者N型柱的宽度会变小，在N型超级结器件中，N型柱在导通过程中通常是作为漂移区的组成部分，N型柱的掺杂浓度降低以及宽度变窄之后，器件的导通电阻会降低。
随着超级结的步进减小，超级结中由于热过程产生的P型和N型杂质互相扩散所影响的宽度范围如图1中的区域105的宽度占步进总宽度的比值增加，步进的总宽度为超级结沟槽103的宽度和间距的和，故会严重影响器件的性能。
沟槽栅结构时现代MOS类器件最常采购的栅结构，目前也越多约为超级结器件所采用。由于超级结的柱状(pillar)结构制作完成后，需要尽量控制热预算，否则pillar横向互扩会导致器件性能的大幅下降。所以沟槽栅结构的制作过程中不能使用高温牺牲氧化，以及高温栅氧化层。只能采用较低温度比如不超过1050℃。而氧化工艺需要温度超过1100℃才会对沟槽的顶角(corner)产生圆化作用。温度较低的氧化会造成沟槽的corner的进一步恶化。
为了解决由于热预算限制而只能采用低温氧化工艺来进行沟槽圆化不好带来的可靠性问题，一种改进方法是采用氢气(H2)高温烘烤(bake)的方法来实现沟槽即栅极沟槽的顶角圆化，利用Si材料表面在高温H2氛围中具有重新分布以趋向于表面张力最小的倾向，对corner进行了较好的rounding。
但是随着栅极沟槽尺寸的缩小，这一方法带来的副作用是会产生多晶硅缝隙(poly seam)。即使采用了较为倾斜的沟槽，仍然难以解决poly seam的影响。而这一polyseam的存在，最终导致多晶硅工艺后氧化时，seam内部被氧化层带来的张压力挤压，而在硅片表面产生缺陷，导致Vth的失效，严重时IDSS也会失效。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅的制造方法，能减少栅极沟槽圆化的热预算同时能实现栅极沟槽的无缝隙填充。
为解决上述技术问题，本发明提供的沟槽栅的制造方法包括如下步骤：
步骤一、提供一硅衬底，对选定区域的所述硅衬底进行刻蚀形成栅极沟槽。
步骤二、采用在HCl气氛下对所述硅衬底进行烘烤的方法对所述栅极沟槽进行圆化。
所述烘烤的温度要求使所述HCl活化成Cl-离子和H+离子。
通过所述H+离子使所述硅衬底表面的硅原子活化并重新分布从而使所述栅极沟槽顶角圆化，所述H+离子的圆化作用会在所述栅极沟槽的顶角产生硅堆积效应；利用所述H+离子对硅原子的活化作用降低圆化工艺的热预算。
通过Cl-离子对所述栅极沟槽顶角的硅产生刻蚀作用，所述Cl-离子的刻蚀作用使所述栅极沟槽的顶角产生硅消耗效应。
所述硅消耗效应对所述栅极沟槽的顶部开口宽度的影响大于所述硅堆积效应对所述栅极沟槽的顶部开口宽度的影响，使所述栅极沟槽的顶部开口的宽度满足在后续步骤四中能实现无缝填充。
步骤三、在所述栅极沟槽的内侧表面形成栅氧化层。
步骤四、在所述栅极沟槽中无缝填充多晶硅栅。
进一步的改进是，在所述硅衬底上形成有第一导电类型的第一硅外延层，所述栅极沟槽形成于所述第一硅外延层中。
进一步的改进是，步骤一中采用光刻工艺定义出形成所述栅极沟槽的选定区域。
进一步的改进是，步骤一中，在进行光刻工艺之前还包括在所述第一硅外延层表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一硅外延层形成所述栅极沟槽。
进一步的改进是，步骤四包括多晶硅沉积和第一次平坦化工艺。
所述多晶硅沉积工艺形成第一多晶硅层将所述栅极沟槽填充并延伸到所述栅极沟槽外。
所述第一次平坦化工艺将所述栅极沟槽外的所述第一多晶硅层去除，使所述第一多晶硅层仅填充在所述栅极沟槽中并由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅。
进一步的改进是，所述第一次平坦化工艺采用多晶硅回刻工艺或化学机械研磨工艺，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
进一步的改进是，所述沟槽栅作为超级结器件的栅极结构，所述超级结器件的器件单元结构形成于超级结上，所述超级结由形成于所述第一硅外延层中的第二导电类型柱和由所述第二导电类型柱之间的所述第一硅外延层组成的第一导电类型柱交替排列而成。
进一步的改进是，所述超级结在步骤一的所述栅极沟槽形成之前形成。
进一步的改进是，所述烘烤的温度为950℃～1150℃。
进一步的改进是，步骤二中，所述烘烤的腔体压强我50T～1000T。
进一步的改进是，超级结在步骤四的所述多晶硅栅形成之后形成。
进一步的改进是，步骤三中所述栅氧化层采用热氧化工艺形成。
进一步的改进是，还包括步骤：
采用离子注入和退火推进工艺形成体区，所述体区的形成区域通过光刻定义。
采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
形成场氧。
进一步的改进是，形成所述场氧之后，还包括步骤：
形成层间膜、接触孔，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔。
之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化，图形化后的所述正面金属层所形成的电极包括栅电极结构，所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触。
形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
完成所述超级结器件的背面工艺。
进一步的改进是，所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层、中间氮化层和顶部氧化层叠加而成，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
形成所述第二硬质掩膜层。
采用光刻工艺定义出所述超级结沟槽的形成区域。
依次对所述第二硬质掩膜层和所述第一硅外延层进行刻蚀形成所述超级结沟槽。
去除所述第二硬质掩膜层的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜层的中间氮化层。
在所述超级结沟槽中进行外延填充形成所述第二外延层。
对所述第二外延层进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层仅填充在所述超级结沟槽中。
将所述第二硬质掩膜层的底部氧化层全部去除或仅去除部分厚度。
进一步的改进是，所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄。
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层。
为了降低栅极沟槽的圆化工艺的热预算，本发明对栅极沟槽的圆化工艺做了特别的设置，本发明不再采用需要较大热预算的牺牲氧化层生长加去除工艺来实现栅极沟槽的圆化，而是采用烘烤工艺来实现栅极沟槽的圆化。同时，由于在氢气气氛下烘烤来实现栅极沟槽的圆化的同时也会在栅极沟槽的顶角产生硅堆积，圆化形成的硅堆积会向栅极沟槽内侧堆积从而使栅极沟槽的顶部开口减小从而容易出现填充缝隙；本发明为了解决氢气气氛下烘烤所带来的填充缝隙问题，本发明对烘烤气氛做了特别的设置，采用HCl气氛替换氢气气氛，利用HCl气体容易在烘烤对应的高温下分解层H+离子和Cl-离子的特点，利用H+离子实现硅原子的活化并在硅原子重新分布后实现栅极沟槽的顶角圆化，而利用Cl-离子实现硅刻蚀从能使栅极沟槽的顶角处无法实现硅堆积且还能进一步扩大栅极沟槽顶部开口的宽度，最后能使栅极沟槽的顶部开口宽度满足无缝填充的要求并实现多晶硅栅在栅极沟槽中的无缝填充，所以，和氢气气氛下的烘烤相比，本发明即能实现和氢气气氛下烘烤相同的圆化效果，又能避免氢气气氛下的栅极沟槽顶角的硅堆积所造成的填充缝隙。所以，本发明能减少栅极沟槽圆化的热预算同时能实现栅极沟槽的无缝隙填充。
由于本发明的沟槽栅的热预算小，所以本发明的沟槽栅能很好的适用于超级结器件中，能降低沟槽栅的热预算对超级结器件的超级结的PN互相扩散的不利影响，由利于提高器件的性能。
由于本发明的沟槽栅的多晶硅栅中间无缝隙，故能防止在多晶硅栅的缝隙内产生氧化所带来的不利影响，包括产生张应力使硅衬底片表面产生缺陷、阈值电压失效和饱和源漏电流(IDSS)失效等。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结的互扩散的结构示意图；
图2A是现有采用H2烘烤方法对栅极沟槽进行顶角圆化后的照片；
图2B是现有采用H2烘烤方法对栅极沟槽进行顶角圆化并填充多晶硅栅后的照片；
图3是本发明实施例沟槽栅的制造方法的流程图；
图4A是本发明实施例方法中对栅极沟槽进行顶角圆化后的照片；
图4B是本发明实施例方法中对栅极沟槽进行顶角圆化并填充多晶硅栅后的照片。
具体实施方式
在详细说明本发明实施例方法之前，申请人对现有H2 bake工艺中poly seam产生的原因进行了分析，现说明如下：
申请人发现H2 bake温度越高，Poly seam越严重。这是因为，H2 bake的作用只是Si表面附近原子的重新分布，只是对corner尖锐区域的Si原子进行了重新分布，而不是将其消耗掉。所以导致在沟槽开口附近，存在一段倒倾，形成了收口效果，从而导致Poly填充时更容易产生seam。如图2A所示，栅极沟槽106形成在硅外延层102中，H2 bake会在栅极沟槽106的顶角产生圆化。但是圆化过程中，硅会向栅极沟槽106的侧面内部移动，以线AA为比较可知，线AA表示栅极沟槽106的内侧表面，圆化后在线AA的内侧也会有硅堆积，这样会导致栅极沟槽106的顶部开口变小。
如图2B所示，在栅极沟槽106填充多晶硅栅108后，会产生缝隙，缝隙如圆圈109区域所示。
本发明实施例沟槽栅的制造方法：
如图3所示，是本发明实施例超级结器件的制造方法的流程图；本发明提供的沟槽栅的制造方法包括如下步骤：
步骤一、提供一硅衬底，对选定区域的所述硅衬底进行刻蚀形成栅极沟槽。
本发明实施例中，在所述硅衬底上形成有第一导电类型的第一硅外延层，所述栅极沟槽形成于所述第一硅外延层中。
采用光刻工艺定义出形成所述栅极沟槽的选定区域。
在进行光刻工艺之前还包括在所述第一硅外延层表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一硅外延层形成所述栅极沟槽。
步骤二、采用在HCl气氛下对所述硅衬底进行烘烤的方法对所述栅极沟槽进行圆化。
所述烘烤的温度要求使所述HCl活化成Cl-离子和H+离子。
通过所述H+离子使所述硅衬底表面的硅原子活化并重新分布从而使所述栅极沟槽顶角圆化，所述H+离子的圆化作用会在所述栅极沟槽的顶角产生硅堆积效应；利用所述H+离子对硅原子的活化作用降低圆化工艺的热预算。
通过Cl-离子对所述栅极沟槽顶角的硅产生刻蚀作用，所述Cl-离子的刻蚀作用使所述栅极沟槽的顶角产生硅消耗效应。
所述硅消耗效应对所述栅极沟槽的顶部开口宽度的影响大于所述硅堆积效应对所述栅极沟槽的顶部开口宽度的影响，使所述栅极沟槽的顶部开口的宽度满足在后续步骤四中能实现无缝填充。
本发明实施例中，所述烘烤的温度为950℃～1150℃。
所述烘烤的腔体压强我50T～1000T。
步骤三、在所述栅极沟槽的内侧表面形成栅氧化层。
本发明实施例中，所述栅氧化层采用热氧化工艺形成。
步骤四、在所述栅极沟槽中无缝填充多晶硅栅。
本发明实施例中，步骤四包括多晶硅沉积和第一次平坦化工艺。
所述多晶硅沉积工艺形成第一多晶硅层将所述栅极沟槽填充并延伸到所述栅极沟槽外。
所述第一次平坦化工艺将所述栅极沟槽外的所述第一多晶硅层去除，使所述第一多晶硅层仅填充在所述栅极沟槽中并由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅。
所述第一次平坦化工艺采用多晶硅回刻工艺或化学机械研磨工艺，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
所述沟槽栅作为超级结器件的栅极结构，所述超级结器件的器件单元结构形成于超级结上，所述超级结由形成于所述第一硅外延层中的第二导电类型柱和由所述第二导电类型柱之间的所述第一硅外延层组成的第一导电类型柱交替排列而成。
所述超级结在步骤一的所述栅极沟槽形成之前形成。在其他实施例中也能为：超级结在步骤四的所述多晶硅栅形成之后形成。
所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层、中间氮化层和顶部氧化层叠加而成，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
形成所述第二硬质掩膜层。
采用光刻工艺定义出所述超级结沟槽的形成区域。
依次对所述第二硬质掩膜层和所述第一硅外延层进行刻蚀形成所述超级结沟槽。
去除所述第二硬质掩膜层的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层。
去除所述第二硬质掩膜层的中间氮化层。
在所述超级结沟槽中进行外延填充形成所述第二外延层。
对所述第二外延层进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层仅填充在所述超级结沟槽中。
将所述第二硬质掩膜层的底部氧化层全部去除或仅去除部分厚度。
还包括步骤：
采用离子注入和退火推进工艺形成体区，所述体区的形成区域通过光刻定义。
采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准。
形成场氧。
形成所述场氧之后，还包括步骤：
形成层间膜、接触孔，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔。
之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化，图形化后的所述正面金属层所形成的电极包括栅电极结构，所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触。
形成接触衬垫，所述接触衬垫的形成区域通过光刻定义。
完成所述超级结器件的背面工艺。
所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄。
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区。
在所述漏区背面形成背面金属层。
为了降低栅极沟槽的圆化工艺的热预算，本发明实施例对栅极沟槽的圆化工艺做了特别的设置，本发明实施例不再采用需要较大热预算的牺牲氧化层生长加去除工艺来实现栅极沟槽的圆化，而是采用烘烤工艺来实现栅极沟槽的圆化。同时，由于在氢气气氛下烘烤来实现栅极沟槽的圆化的同时也会在栅极沟槽的顶角产生硅堆积，圆化形成的硅堆积会向栅极沟槽内侧堆积从而使栅极沟槽的顶部开口减小从而容易出现填充缝隙；本发明实施例为了解决氢气气氛下烘烤所带来的填充缝隙问题，本发明实施例对烘烤气氛做了特别的设置，采用HCl气氛替换氢气气氛，利用HCl气体容易在烘烤对应的高温下分解层H+离子和Cl-离子的特点，利用H+离子实现硅原子的活化并在硅原子重新分布后实现栅极沟槽的顶角圆化，而利用Cl-离子实现硅刻蚀从能使栅极沟槽的顶角处无法实现硅堆积且还能进一步扩大栅极沟槽顶部开口的宽度，最后能使栅极沟槽的顶部开口宽度满足无缝填充的要求并实现多晶硅栅在栅极沟槽中的无缝填充，所以，和氢气气氛下的烘烤相比，本发明实施例即能实现和氢气气氛下烘烤相同的圆化效果，又能避免氢气气氛下的栅极沟槽顶角的硅堆积所造成的填充缝隙。所以，本发明实施例能减少栅极沟槽圆化的热预算同时能实现栅极沟槽的无缝隙填充。
由于本发明实施例的沟槽栅的热预算小，所以本发明实施例的沟槽栅能很好的适用于超级结器件中，能降低沟槽栅的热预算对超级结器件的超级结的PN互相扩散的不利影响，由利于提高器件的性能。
由于本发明实施例的沟槽栅的多晶硅栅中间无缝隙，故能防止在多晶硅栅的缝隙内产生氧化所带来的不利影响，包括产生张应力使硅衬底片表面产生缺陷、阈值电压失效和饱和源漏电流(IDSS)失效等。
如图4A所示是本发明实施例方法中对栅极沟槽进行顶角圆化后的照片；在第一硅外延层1中形成有栅极沟槽2，栅极沟槽2的侧面如线BB所示，圆圈3对应的所述栅极沟槽2的顶角区域被圆化，但是所述栅极沟槽2的顶部区域中，并未产生Si会堆积到线BB的内侧的缺陷。这一点可以和图2A相比较。
如图4B所示，是本发明实施例方法中对栅极沟槽进行顶角圆化并填充多晶硅栅后的照片，在所述栅极沟槽2中填充有多晶硅栅3，可以看出，多晶硅栅3中并没有图2B中所示的缝隙。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种沟槽栅的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，对选定区域的所述硅衬底进行刻蚀形成栅极沟槽；
步骤二、采用在HCl气氛下对所述硅衬底进行烘烤的方法对所述栅极沟槽进行圆化；
所述烘烤的温度要求使所述HCl活化成Cl-离子和H+离子；
通过所述H+离子使所述硅衬底表面的硅原子活化并重新分布从而使所述栅极沟槽顶角圆化，所述H+离子的圆化作用会在所述栅极沟槽的顶角产生硅堆积效应；利用所述H+离子对硅原子的活化作用降低圆化工艺的热预算；
通过Cl-离子对所述栅极沟槽顶角的硅产生刻蚀作用，所述Cl-离子的刻蚀作用使所述栅极沟槽的顶角产生硅消耗效应；
所述硅消耗效应对所述栅极沟槽的顶部开口宽度的影响大于所述硅堆积效应对所述栅极沟槽的顶部开口宽度的影响，使所述栅极沟槽的顶部开口的宽度满足在后续步骤四中能实现无缝填充；
步骤三、在所述栅极沟槽的内侧表面形成栅氧化层；
步骤四、在所述栅极沟槽中无缝填充多晶硅栅。
2.如权利要求1所述的沟槽栅的制造方法，其特征在于：在所述硅衬底上形成有第一导电类型的第一硅外延层，所述栅极沟槽形成于所述第一硅外延层中。
3.如权利要求2所述的沟槽栅的制造方法，其特征在于：步骤一中采用光刻工艺定义出形成所述栅极沟槽的选定区域。
4.如权利要求3所述的沟槽栅的制造方法，其特征在于：步骤一中，在进行光刻工艺之前还包括在所述第一硅外延层表面形成第一硬质掩膜层的步骤，之后，先刻蚀所述第一硬质掩膜层再刻蚀所述第一硅外延层形成所述栅极沟槽。
5.如权利要求4所述的沟槽栅的制造方法，其特征在于：步骤四包括多晶硅沉积和第一次平坦化工艺；
所述多晶硅沉积工艺形成第一多晶硅层将所述栅极沟槽填充并延伸到所述栅极沟槽外；
所述第一次平坦化工艺将所述栅极沟槽外的所述第一多晶硅层去除，使所述第一多晶硅层仅填充在所述栅极沟槽中并由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅。
6.如权利要求5所述的沟槽栅的制造方法，其特征在于：所述第一次平坦化工艺采用多晶硅回刻工艺或化学机械研磨工艺，所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
7.如权利要求2所述的沟槽栅的制造方法，其特征在于：所述沟槽栅作为超级结器件的栅极结构，所述超级结器件的器件单元结构形成于超级结上，所述超级结由形成于所述第一硅外延层中的第二导电类型柱和由所述第二导电类型柱之间的所述第一硅外延层组成的第一导电类型柱交替排列而成。
8.如权利要求7所述的沟槽栅的制造方法，其特征在于：所述超级结在步骤一的所述栅极沟槽形成之前形成。
9.如权利要求8所述的沟槽栅的制造方法，其特征在于：步骤二中，所述烘烤的温度为950℃～1150℃。
10.如权利要求9所述的沟槽栅的制造方法，其特征在于：步骤二中，所述烘烤的腔体压强我50T～1000T。
11.如权利要求7所述的沟槽栅的制造方法，其特征在于：超级结在步骤四的所述多晶硅栅形成之后形成。
12.如权利要求1所述的沟槽栅的制造方法，其特征在于：步骤三中所述栅氧化层采用热氧化工艺形成。
13.如权利要求7所述的超级结器件的制造方法，其特征在于，还包括步骤：
采用离子注入和退火推进工艺形成体区，所述体区的形成区域通过光刻定义；
采用离子注入和退火推进工艺形成源区，所述源区的形成区域通过光刻定义，在所述器件单元区中，所述源区和对应的所述栅极结构的侧面自对准；
形成场氧。
14.如权利要求13所述的超级结器件的制造方法，其特征在于：形成所述场氧之后，还包括步骤：
形成层间膜、接触孔，所述接触孔的形成区域通过光刻定义，所述栅极结构的引出位置处形成有对应的所述接触孔；
之后形成正面金属层，采用光刻定义加刻蚀工艺对所述正面金属层进行图形化，图形化后的所述正面金属层所形成的电极包括栅电极结构，所述栅电极结构通过所述栅极结构的引出位置处的所述接触孔和所述多晶硅栅接触；
形成接触衬垫，所述接触衬垫的形成区域通过光刻定义；
完成所述超级结器件的背面工艺。
15.如权利要求7或8或11所述的超级结器件的制造方法，其特征在于：所述超级结的形成工艺中采用了第二硬质掩膜层，所述第二硬质掩膜层由底部氧化层、中间氮化层和顶部氧化层叠加而成，采用了所述第二硬质掩膜层时所述超级结的形成工艺包括步骤：
形成所述第二硬质掩膜层；
采用光刻工艺定义出所述超级结沟槽的形成区域；
依次对所述第二硬质掩膜层和所述第一硅外延层进行刻蚀形成所述超级结沟槽；
去除所述第二硬质掩膜层的顶部氧化层，采用热氧化工艺形成第二牺牲氧化层并接着去除所述第二牺牲氧化层；
去除所述第二硬质掩膜层的中间氮化层；
在所述超级结沟槽中进行外延填充形成所述第二外延层；
对所述第二外延层进行化学机械研磨工艺实现所述第二次平坦化，使所述第二外延层仅填充在所述超级结沟槽中；
将所述第二硬质掩膜层的底部氧化层全部去除或仅去除部分厚度。
16.如权利要求14所述的超级结器件的制造方法，其特征在于：所述超级结器件的背面工艺包括：
对所述半导体衬底进行背面减薄；
直接以减薄后的所述半导体衬底作为所述漏区，或者对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面注入形成漏区；
在所述漏区背面形成背面金属层。
CN202010867049.2A 2020-08-26 2020-08-26 沟槽栅的制造方法 Active CN112053945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010867049.2A CN112053945B (zh) 2020-08-26 2020-08-26 沟槽栅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010867049.2A CN112053945B (zh) 2020-08-26 2020-08-26 沟槽栅的制造方法

Publications (2)

Publication Number Publication Date
CN112053945A true CN112053945A (zh) 2020-12-08
CN112053945B CN112053945B (zh) 2022-06-21

Family

ID=73600120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010867049.2A Active CN112053945B (zh) 2020-08-26 2020-08-26 沟槽栅的制造方法

Country Status (1)

Country Link
CN (1) CN112053945B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299767A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种沟槽型肖特基器件及其制造方法
WO2024000726A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 半导体结构的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076898A1 (en) * 1998-11-25 2002-06-20 Hirokazu Fujimaki Method of forming a groove-like area in a semiconductor device
US6746936B1 (en) * 2002-12-09 2004-06-08 Hynix Semiconductor Inc. Method for forming isolation film for semiconductor devices
CN1815697A (zh) * 2005-01-21 2006-08-09 东京毅力科创株式会社 等离子体蚀刻方法
JP2009277774A (ja) * 2008-05-13 2009-11-26 Sharp Corp 半導体装置及びその製造方法
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN111403274A (zh) * 2020-04-10 2020-07-10 上海华虹宏力半导体制造有限公司 增加硅沟槽表面积的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076898A1 (en) * 1998-11-25 2002-06-20 Hirokazu Fujimaki Method of forming a groove-like area in a semiconductor device
US6746936B1 (en) * 2002-12-09 2004-06-08 Hynix Semiconductor Inc. Method for forming isolation film for semiconductor devices
CN1815697A (zh) * 2005-01-21 2006-08-09 东京毅力科创株式会社 等离子体蚀刻方法
JP2009277774A (ja) * 2008-05-13 2009-11-26 Sharp Corp 半導体装置及びその製造方法
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN111403274A (zh) * 2020-04-10 2020-07-10 上海华虹宏力半导体制造有限公司 增加硅沟槽表面积的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299767A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种沟槽型肖特基器件及其制造方法
CN113299767B (zh) * 2021-05-21 2022-04-08 江苏东海半导体股份有限公司 一种沟槽型肖特基器件及其制造方法
WO2024000726A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
CN112053945B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4939760B2 (ja) 半導体装置
TWI487110B (zh) 半導體裝置及其製造方法
WO2013187017A1 (ja) 炭化珪素半導体装置およびその製造方法
CN113745116B (zh) 超级结器件及其制造方法
US20190035883A1 (en) Method for manufacturing compound semiconductor device and compound semiconductor device
JP2006344760A (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
CN112053945B (zh) 沟槽栅的制造方法
CN111200008A (zh) 超结器件及其制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN111986997A (zh) 超级结器件的制造方法
WO2023066096A1 (zh) 超级结器件及其制造方法
CN105895533A (zh) 超结结构的制造方法
CN112002643B (zh) 超级结器件的制造方法
CN111900089B (zh) 超级结器件的制造方法
CN111900090A (zh) 超级结器件的制造方法
CN102157377A (zh) 超结vdmos器件及其制造方法
CN114023650B (zh) 超级结器件的制造方法
CN114023649B (zh) 超级结器件的制造方法
US10439037B2 (en) Method for manufacturing compound semiconductor device including p-type impurity layer
CN102214561A (zh) 超级结半导体器件及其制造方法
CN114068678A (zh) 超结沟槽栅mosfet器件及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN113299753A (zh) 屏蔽栅沟槽场效应晶体管结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant