CN112020199A - 内埋式电路板及其制作方法 - Google Patents

内埋式电路板及其制作方法 Download PDF

Info

Publication number
CN112020199A
CN112020199A CN201910458881.4A CN201910458881A CN112020199A CN 112020199 A CN112020199 A CN 112020199A CN 201910458881 A CN201910458881 A CN 201910458881A CN 112020199 A CN112020199 A CN 112020199A
Authority
CN
China
Prior art keywords
layer
conductive
opening
block
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910458881.4A
Other languages
English (en)
Other versions
CN112020199B (zh
Inventor
叶子建
黄美华
何四红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910458881.4A priority Critical patent/CN112020199B/zh
Priority to TW108119740A priority patent/TWI715060B/zh
Publication of CN112020199A publication Critical patent/CN112020199A/zh
Application granted granted Critical
Publication of CN112020199B publication Critical patent/CN112020199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种内埋式电路板的制作方法，其包括以下步骤：提供一电路板，包括一基层及第一导电线路层及第二导电线路层，基层中形成有连接块；在基层上形成导电柱；将元件放置于第二导电线路层上，并通过连接块与第一导电线路层电连接；在第二导电线路层外侧形成胶粘层；在胶粘层上开设第三开口及第四开口；对胶粘层进行电镀，使第三开口及第四开口分别形成第二导电块及第三导电块，并在胶粘层上形成第三铜层；及蚀刻第三铜层形成第三导电线路层，并在第三导电块之间形成屏蔽层，屏蔽层与第三导电块、导电柱相互连接共同形成包围元件的屏蔽结构。本发明还提供一种内埋式电路板，内埋式电路板制作工艺简单且屏蔽效果好。

Description

内埋式电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法，尤其涉及一种内埋式电路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，随着消费性电子产品对于质量与轻薄短小的要求日趋严苛，电子产品及组件朝向轻、薄、短、小、多功能传输的方向发展，为达到小型化目标，势必采取高密度整合构装，相对的，电路板上的电磁波的干扰问题也愈来愈严重。一般解决电磁波干扰问题是在元件上设置具有防护功能的屏蔽材料来屏蔽信号之间的干扰。目前，该种屏蔽层价格较为昂贵，而且具有较大的厚度，导致电子产品的厚度增加。
发明内容
有鉴于此，有必要提供一种能解决上述问题的内埋式电路板的制作方法。
还提供一种上述制作方法制作的内埋式电路板。
一种内埋式电路板的制作方法，其包括以下步骤：提供一电路板，包括一基层及分别形成于所述基层两相对表面上且电连接的第一导电线路层及第二导电线路层，所述基层中形成有与所述第一导电线路层电连接的至少两个连接块；在所述基层上形成至少两个导电柱，所述导电柱围绕所述连接块；将元件放置于所述第二导电线路层上，并通过所述连接块与所述第一导电线路层电连接；在所述第二导电线路层外侧放置胶体并压合形成胶粘层，所述胶粘层覆盖所述第二导电线路层、所述元件及所述导电柱；在所述胶粘层上开设至少一第三开口及至少两个第四开口，所述第三开口贯穿所述胶粘层并暴露所述第二导电线路层，所述第四开口贯穿所述胶粘层并暴露所述导电柱；对所述胶粘层进行电镀，使所述第三开口及所述第四开口分别形成第二导电块及第三导电块，并在所述胶粘层上形成第三铜层；及蚀刻所述第三铜层形成第三导电线路层，并在所述第三导电块之间形成屏蔽层，所述屏蔽层与所述第三导电块、所述导电柱相互连接共同形成包围所述元件的屏蔽结构。
一种内埋式电路板，包括：一电路板，包括一基层及分别形成于所述基层两相对表面上且电连接的第一导电线路层及第二导电线路层，所述基层中形成有与所述第一导电线路层电连接的至少两个连接块；通过胶粘层粘合于所述第二导电线路层表面且与所述第二导电线路层电连接的第三导电线路层；一元件，所述元件覆盖于所述胶粘层中且设置于所述连接块上；及包围所述元件的屏蔽结构，所述屏蔽结构包括相互连接的形成在所述基层上的导电柱、形成于所述胶粘层中的第三导电块及形成于所述第三导电线路层上的屏蔽层，所述导电柱围绕所述连接块。
本发明提供的具有电磁屏蔽结构的内埋式电路板，通过将元件内埋于电路板中，并通过在元件周围电镀导电柱，在胶粘层上电镀屏蔽层，形成包围元件的屏蔽结构。通过在制作过程中直接将屏蔽结构于电路板中制成，制作工艺简单，且能提高屏蔽效果。
附图说明
图1是本发明一实施方式中基板的剖视示意图。
图2是对图1所示的基板进行开孔制程的剖视示意图。
图3是对图2所示的基板进行贴附可撕膜层的剖视示意图。
图4是对图3所示的基板进行电镀处理的剖视示意图。
图5是对图4所示的基板进行蚀刻处理的剖视示意图。
图6是在图5所示的第二导电线路层上电镀导电柱的剖视示意图。
图7是在图6所示第二导电线路层上放置元件的剖视示意图。
图8是在图7所示第二导电线路层外压合胶粘层的剖视示意图。
图9是对图8所示胶粘层进行开孔制程的剖视示意图。
图10是对图9所示的胶粘层进行电镀处理的剖视示意图。
图11是对图10所示的第三铜层进行蚀刻处理的剖视示意图。
主要元件符号说明
Figure BDA0002077433430000031
Figure BDA0002077433430000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图10，本发明一实施方式中具有电磁屏蔽结构的内埋式电路板100的制作方法，其包括以下步骤：
步骤S1，请参阅图1，提供一基板10。所述基板10包括一可挠性的基层11及形成于所述基层11一表面上的第一铜层13。
所述基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。
步骤S2，请参阅图2，对基板10进行开孔制程，在基板10上沿基层11及第一铜层13的层叠方向开设至少一第一开口12及至少两个第二开口14。所述第一开口12及第二开口14均为盲孔，其分别贯穿所述基层11并暴露对应的第一铜层13。
在本实施方式中，所述第一开口12及第二开口14通过镭射形成。在其他实施方式中，所述第一开口12及第二开口14可通过其他方式形成，如机械钻孔、冲压成型等。
步骤S3，请参阅图3，在第一铜层13远离基层11的表面贴附一可撕膜层90。
在本实施例中，可撕膜层90为一业界常用的耐高温聚酯薄膜(PET膜)。
步骤S4，请参阅图4，在基层11相对第一铜层13的另一表面上进行电镀处理，使第一开口12及第二开口14分别通过电镀形成第一导电块121及连接块141，并在基层11上形成第二铜层15。随后进行除胶处理，将第一铜层13表面的可撕膜层90除去。
在本实施方式中，在电镀前，需要对基层11的表面进行金属化处理，然后电镀形成第一导电块121及连接块141并在基层11上形成第二铜层15，最后进行可撕膜层90的去除。
步骤S5，请参阅图5，进行蚀刻处理，使第一铜层13及第二铜层15分别形成第一导电线路层131及第二导电线路层151。并使连接块141顶部被蚀刻而低于基层11形成安装槽142。所述第一导电线路层131与第二导电线路层151通过所述第一导电块121导通。
步骤S6，请参阅图6，在基层11形成有第二导电线路层151的表面上形成至少两个导电柱20。所述导电柱20围绕于安装槽142外围。
所述导电柱20通过压膜、曝光、显影、局部金属化、电镀、去膜制程形成。
所述导电柱20的材质可选自铜、镍、钯、铬、银、铂、钴等中的一种。
步骤S7，请参阅图7，将元件50放置于第二导电线路层151上，并通过元件50上的焊球51焊接于安装槽142底部的连接块141上，使元件50通过连接块141与第一导电线路层131相互导通。
步骤S8，请参阅图8，在第二导电线路层151外侧放置胶体并进行压合，使胶体受热在压力的作用下流动形成胶粘层30，所述胶粘层30覆盖第二导电线路层151、元件50及导电柱20并填充元件50与安装槽142之间的缝隙。
本实施例中，所述胶体的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯(PP)、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂及聚酰亚胺等中的至少一种。
步骤S9，请参阅图9，对胶粘层30进行开孔制程，在胶粘层30上沿胶粘层30及第二导电线路层151的层叠方向开设至少一第三开口32及至少两个第四开口34。
所述第三开口32及第四开口34均为盲孔，所述第三开口32贯穿所述胶粘层30并暴露所述第二导电线路层151。所述第四开口34贯穿所述胶粘层30并暴露所述导电柱20。本实施例中，所述第三开口32与所述第一导电块121在同一轴线上，所述第四开口34与所述导电柱20在同一轴线上且所述第四开口34的孔径大于所述导电柱20的直径。
在本实施方式中，所述第三开口32及第四开口34通过镭射形成。在其他实施方式中，所述第三开口32及第四开口34可通过其他方式形成，如机械钻孔、冲压成型等。
步骤S10，请参阅图10，对胶粘层30进行电镀处理，使第三开口32及第四开口34分别通过电镀形成第二导电块321及第三导电块341，并在胶粘层30上形成第三铜层17。
在本实施方式中，通过对胶粘层30进行压膜、曝光、显影、金属化、电镀及去膜(Developping Etching Stripping，DES)处理，形成第二导电块321及第三导电块341并在胶粘层30上形成第三铜层17。
步骤S11，请参阅图11，进行蚀刻处理，使第三铜层17形成第三导电线路层171，并在第三导电块341之间形成屏蔽层172。所述第三导电线路层171与第二导电线路层151通过所述第二导电块321导通。所述屏蔽层172与所述第三导电块341、所述导电柱20相互连接共同形成包围元件50的屏蔽结构。
请参阅图11，本发明一较佳实施方式还提供一种具有电磁屏蔽结构的内埋式电路板100，其包括一基层11、形成于所述基层11两相对表面上的第一导电线路层131与第二导电线路层151、通过胶粘层30粘合于所述第二导电线路层151表面的第三导电线路层171、内埋于所述内埋式电路板100中的元件50及包围所述元件50的屏蔽结构。
所述基层11上开设有至少一第一开口12及至少两个第二开口14，所述第一导电线路层131与第二导电线路层151通过电镀于第一开口12中的第一导电块121电性连接。
第二开口14中电镀有连接块141且所述连接块141顶部低于基层11形成安装槽142。所述元件50通过胶粘层30粘合于第二导电线路层151中且通过元件50上的焊球51焊接于安装槽142底部的连接块141上，以与第一导电线路层131相互导通。
所述胶粘层30上开设有至少一第三开口32及至少两个第四开口34，所述第三导电线路层171与第二导电线路层151通过电镀于第三开口32中的第二导电块321电性连接。
所述屏蔽结构包括相互连接的导电柱20、第三导电块341及屏蔽层172。
所述导电柱20内埋于所述内埋式电路板100中且围绕所述元件50。
所述第三导电块341电镀于所述第四开口34中且所述第四开口34暴露所述导电柱20。
所述屏蔽层172形成于所述第三导电线路层171上。
本发明提供的具有电磁屏蔽结构的内埋式电路板100，通过将元件50内埋于内埋式电路板100中，并通过在元件50周围电镀导电柱20，在胶粘层30上电镀屏蔽层172，形成包围元件50的屏蔽结构。通过在制作过程中直接将屏蔽结构于电路板中制成，制作工艺简单，且能提高屏蔽效果。并且，在电性连接元件50与第一导电线路层131的连接块141上形成安装槽142，可使元件50更易放置于基板10上。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种内埋式电路板的制作方法，其包括以下步骤：
提供一电路板，包括一基层及分别形成于所述基层两相对表面上且电连接的第一导电线路层及第二导电线路层，所述基层中形成有与所述第一导电线路层电连接的至少两个连接块；
在所述基层上形成至少两个导电柱，所述导电柱围绕所述连接块；
将元件放置于所述第二导电线路层上，并通过所述连接块与所述第一导电线路层电连接；
在所述第二导电线路层外侧放置胶体并压合形成胶粘层，所述胶粘层覆盖所述第二导电线路层、所述元件及所述导电柱；
在所述胶粘层上开设至少一第三开口及至少两个第四开口，所述第三开口贯穿所述胶粘层并暴露所述第二导电线路层，所述第四开口贯穿所述胶粘层并暴露所述导电柱；
对所述胶粘层进行电镀，使所述第三开口及所述第四开口分别形成第二导电块及第三导电块，并在所述胶粘层上形成第三铜层；及
蚀刻所述第三铜层形成第三导电线路层，并在所述第三导电块之间形成屏蔽层，所述屏蔽层与所述第三导电块、所述导电柱相互连接共同形成包围所述元件的屏蔽结构。
2.如权利要求1所述的内埋式电路板的制作方法，其特征在于，提供一电路板的步骤包括提供一基板，所述基板包括所述基层及形成于所述基层一表面上的第一铜层；在所述基层上开设至少一第一开口及至少两个第二开口；在所述第一铜层远离所述基层的表面贴附一可撕膜层；在所述基层相对所述第一铜层的另一表面上进行电镀，使所述第一开口及所述第二开口分别形成第一导电块及所述连接块，并在所述基层上形成第二铜层，除去所述可撕膜层；蚀刻所述第一铜层及所述第二铜层形成通过所述第一导电块电连接的所述第一导电线路层及所述第二导电线路层。
3.如权利要求2所述的内埋式电路板的制作方法，其特征在于，在蚀刻所述第二铜层时，使所述连接块的顶部被蚀刻而低于所述基层形成安装槽，所述元件通过所述元件上的焊球焊接于所述安装槽底部的所述连接块上。
4.如权利要求2所述的内埋式电路板的制作方法，其特征在于，所述第三开口与所述第一导电块在同一轴线上。
5.如权利要求1所述的内埋式电路板的制作方法，其特征在于，所述第四开口与所述导电柱在同一轴线上且所述第四开口的孔径大于所述导电柱的直径。
6.一种内埋式电路板，包括：
一电路板，包括一基层及分别形成于所述基层两相对表面上且电连接的第一导电线路层及第二导电线路层，所述基层中形成有与所述第一导电线路层电连接的至少两个连接块；
通过胶粘层粘合于所述第二导电线路层表面且与所述第二导电线路层电连接的第三导电线路层；
一元件，所述元件覆盖于所述胶粘层中且设置于所述连接块上；及
包围所述元件的屏蔽结构，所述屏蔽结构包括相互连接的形成在所述基层上的导电柱、形成于所述胶粘层中的第三导电块及形成于所述第三导电线路层上的屏蔽层，所述导电柱围绕所述连接块。
7.如权利要求6所述的内埋式电路板，其特征在于，所述基层上开设有至少一第一开口及至少两个第二开口，所述第一导电线路层与所述第二导电线路层通过电镀于所述第一开口中的第一导电块电性连接，所述第二开口中电镀有所述连接块。
8.如权利要求7所述的内埋式电路板，其特征在于，所述连接块顶部低于所述基层形成安装槽，所述元件通过所述元件上的焊球焊接于所述安装槽底部的所述连接块上。
9.如权利要求6所述的内埋式电路板，其特征在于，所述胶粘层上开设有至少一第三开口及至少两个第四开口，所述第三导电线路层与所述第二导电线路层通过电镀于所述第三开口中的第二导电块电性连接，所述第四开口暴露所述导电柱且所述第四开口中电镀有所述第三导电块。
10.如权利要求9所述的内埋式电路板，其特征在于，所述第四开口与所述导电柱在同一轴线上且所述第四开口的孔径大于所述导电柱的直径。
CN201910458881.4A 2019-05-29 2019-05-29 内埋式电路板及其制作方法 Active CN112020199B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910458881.4A CN112020199B (zh) 2019-05-29 2019-05-29 内埋式电路板及其制作方法
TW108119740A TWI715060B (zh) 2019-05-29 2019-06-06 內埋式電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910458881.4A CN112020199B (zh) 2019-05-29 2019-05-29 内埋式电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN112020199A true CN112020199A (zh) 2020-12-01
CN112020199B CN112020199B (zh) 2022-03-08

Family

ID=73501230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910458881.4A Active CN112020199B (zh) 2019-05-29 2019-05-29 内埋式电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN112020199B (zh)
TW (1) TWI715060B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087201A1 (zh) * 2022-10-28 2024-05-02 宏启胜精密电子(秦皇岛)有限公司 电路板组件及其制造方法、封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418048A (zh) * 2001-10-18 2003-05-14 松下电器产业株式会社 元件内置模块及其制造方法
US20090301775A1 (en) * 2006-10-02 2009-12-10 Nitto Denko Corporation Wired circuit board and electronic device
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
CN104582240A (zh) * 2013-10-25 2015-04-29 富葵精密组件(深圳)有限公司 电路板及电路板制作方法
CN204968221U (zh) * 2015-08-25 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 柔性电路板
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
CN104754855B (zh) * 2013-12-31 2018-01-30 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN109429420A (zh) * 2017-08-22 2019-03-05 宏启胜精密电子(秦皇岛)有限公司 具有电磁屏蔽功能的电路板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031059B2 (ja) * 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
TWI601248B (zh) * 2016-10-14 2017-10-01 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418048A (zh) * 2001-10-18 2003-05-14 松下电器产业株式会社 元件内置模块及其制造方法
US20090301775A1 (en) * 2006-10-02 2009-12-10 Nitto Denko Corporation Wired circuit board and electronic device
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
CN104582240A (zh) * 2013-10-25 2015-04-29 富葵精密组件(深圳)有限公司 电路板及电路板制作方法
CN104754855B (zh) * 2013-12-31 2018-01-30 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
CN204968221U (zh) * 2015-08-25 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 柔性电路板
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN109429420A (zh) * 2017-08-22 2019-03-05 宏启胜精密电子(秦皇岛)有限公司 具有电磁屏蔽功能的电路板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087201A1 (zh) * 2022-10-28 2024-05-02 宏启胜精密电子(秦皇岛)有限公司 电路板组件及其制造方法、封装结构

Also Published As

Publication number Publication date
CN112020199B (zh) 2022-03-08
TWI715060B (zh) 2021-01-01
TW202044957A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN107343361B (zh) 多层柔性电路板制作方法
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20090051606A1 (en) Electronic circuit module with built-in antenna and method for manufacturing the same
KR20100130555A (ko) 배선기판 및 그 제조방법
CN108076584B (zh) 柔性电路板、电路板元件及柔性电路板的制作方法
CN110769598B (zh) 内埋式电路板及其制作方法
CN111434190A (zh) 软硬结合电路板及其制作方法
CN110972414B (zh) 复合电路板及其制造方法
CN107516764B (zh) 天线结构及其制作方法
CN110049632B (zh) 内埋式柔性电路板及其制作方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
CN112042283B (zh) 印刷电路板和印刷电路板条带
US10356909B1 (en) Embedded circuit board and method of making same
CN112020199B (zh) 内埋式电路板及其制作方法
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
CN110798991B (zh) 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN111132443B (zh) 含屏蔽结构的电路板及其制作方法
US11483938B2 (en) Method for connecting stacked circuit boards
CN113784529B (zh) 电路板及其制作方法
CN114258200B (zh) 具有内埋元件的软硬结合线路板的制作方法
TWI830436B (zh) 具有電磁遮罩結構的封裝模組及其製作方法
CN112492777B (zh) 电路板及其制作方法
CN110831325B (zh) 天线电路板及其制作方法
CN115776766A (zh) 线路板连接结构及其制作方法
CN115701752A (zh) 多层线路板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant