CN109429420A - 具有电磁屏蔽功能的电路板及其制作方法 - Google Patents

具有电磁屏蔽功能的电路板及其制作方法 Download PDF

Info

Publication number
CN109429420A
CN109429420A CN201710721931.4A CN201710721931A CN109429420A CN 109429420 A CN109429420 A CN 109429420A CN 201710721931 A CN201710721931 A CN 201710721931A CN 109429420 A CN109429420 A CN 109429420A
Authority
CN
China
Prior art keywords
layer
electro
magnetic screen
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710721931.4A
Other languages
English (en)
Other versions
CN109429420B (zh
Inventor
叶子建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710721931.4A priority Critical patent/CN109429420B/zh
Publication of CN109429420A publication Critical patent/CN109429420A/zh
Application granted granted Critical
Publication of CN109429420B publication Critical patent/CN109429420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Abstract

一种具有电磁屏蔽功能的电路板的制作方法，包括如下步骤：提供一单面覆铜基板，该单面覆铜基板包括一第一基材层及一第一铜箔层；该第一基材层包括一第一表面及一与该第一表面相背的第二表面，该第一铜箔层形成在该第一表面上；在该第二表面上形成一第一低损耗介电层；形成至少一贯穿该第一低损耗介电层及该第一基材层的第一收容孔并在该第一收容孔内填充第一导电膏，从而形成一第一电磁屏蔽层；及提供一电路基板并将该第一电磁屏蔽层压合在该电路基板上，该电路基板包括一第一导电线路层，该第一导电膏直接电连接该第一导电线路层及该第一铜箔层。本发明还涉及一种具有电磁屏蔽功能的电路板。

Description

具有电磁屏蔽功能的电路板及其制作方法
技术领域
本发明涉及电磁屏蔽制作领域，尤其涉及一种具有电磁屏蔽功能的电路板及其制作方法。
背景技术
常见的电子设备工作时，因为工作电压、电流的间歇或者连续性变化往往会导致其内部电子元件产生一定频率的电磁辐射能量，从而辐射到其周围的环境中，对与其相邻的电子元件形成干扰、甚至导致该相邻的电子元件无法正常工作。而且，随着中高阶的消费性电子产品对于品质的要求愈高，其对电磁屏蔽的要求也越来越高。
通常的电子设备通过在电路板局部增加屏蔽罩实现电磁屏蔽，具体地，其利用在电路板外层贴设电磁屏蔽膜或者铝基板以达到防止电磁辐射的目的。
但是，在电路板外层贴设电磁屏蔽膜以达到防止电磁辐射的目的的电路板其制作复杂且较厚。
而在电路板外层贴设铝基板以达到防止电磁辐射的目的电路板，其接地部份则是直接雷射开孔并填充导电膏完成接地，但由于其导电孔裸露在外，于弯折时容易产生缝隙，因此，屏蔽效果较差。
发明内容
有鉴于此，本发明提供一种制作工艺简单且薄型化的具有电磁屏蔽功能的电路板及其制作方法。
一种具有电磁屏蔽功能的电路板的制作方法，包括如下步骤：提供一单面覆铜基板，该单面覆铜基板包括一第一基材层及一第一铜箔层；该第一基材层包括一第一表面及一与该第一表面相背的第二表面，该第一铜箔层形成在该第一表面上；在该第二表面上形成一第一低损耗介电层；形成至少一贯穿该第一低损耗介电层及该第一基材层的第一收容孔并在该第一收容孔内填充第一导电膏，从而形成一第一电磁屏蔽层；及提供一电路基板并将该第一电磁屏蔽层压合在该电路基板上，该电路基板包括一第一导电线路层，该第一导电膏直接电连接该第一导电线路层及该第一铜箔层。
进一步地，在形成该第一低损耗介电层的步骤之后、形成该第一收容孔的步骤之前，还包括步骤：在该第一低损耗介电层的远离该第一基材层的表面上形成一离型膜层，该第一收容孔还贯穿该离型膜层。
进一步地，在将该第一电磁屏蔽层压合在电路基板上的步骤之前，还包括步骤：去除该离型膜层。
进一步地，该第一导电膏的外露表面凸出于该第一低损耗介电层。
进一步地，该第一导电线路层包括多条第一导电线路，压合后，该第一低损耗介电层填充于多条该第一导电线路之间的缝隙内。
进一步地，该电路基板还包括一第三基材层及一第二导电线路层，该第一导电线路层及该第二导电线路层形成在该第三基材层的相背的两表面上；该第二导电线路层包括多条第二导电线路，在提供该电路基板的步骤的同时，还包括步骤：提供一第二电磁屏蔽层，并将该第二电磁屏蔽层压合在该第二导电线路层上。
进一步地，该第二电磁屏蔽层的结构与该第一电磁屏蔽层的结构相同，该第二电磁屏蔽层包括一第二基材层及分别形成在该第二基材层相背两表面上的一第二铜箔层和一第二低损耗介电层，该第二电磁屏蔽层还包括至少一贯穿该第二低损耗介电层及该第二基材层的第二收容孔，该第二收容孔内填充第二导电膏，该第二导电膏的外露表面凸出于该第二低损耗介电层，该第二低损耗介电层形成在该第二导电线路层的远离该第三基材层的表面上且填充于多条该第二导电线路之间的缝隙内，该第二导电膏电连接该第二导电线路层及该第二铜箔层。
一种具有电磁屏蔽功能的电路板，该具有电磁屏蔽功能的电路板包括一电路基板及形成在该电路基板一表面上的第一电磁屏蔽层，该电路基板包括一第一导电线路层，该第一电磁屏蔽层为一单面覆铜基板，该第一电磁屏蔽层包括一第一基材层、形成在该第一基材层相背两表面上的第一铜箔层和第一低损耗介电层，该第一电磁屏蔽层还包括至少一第一收容孔，该第一收容孔内填充有第一导电膏，该第一导电膏直接电连接该第一导电线路层及该第一铜箔层。
进一步地，该第一低损耗介电层形成在该第一导电线路层的远离该第三基材层的表面上，该第一导电膏的外露表面凸出于该第一低损耗介电层。
进一步地，该电路基板还包括一第三基材层及一第二导电线路层，该第一导电线路层及该第二导电线路层形成在该第三基材层的相背的两表面上；该具有电磁屏蔽功能的电路板还包括一第二电磁屏蔽层，该第二电磁屏蔽层的结构与该第一电磁屏蔽层的结构相同，该第二电磁屏蔽层包括一第二基材层及分别形成在该第二基材层相背两表面上的一第二铜箔层和一第二低损耗介电层，该第二电磁屏蔽层还包括至少一贯穿该第二低损耗介电层及该第二基材层的第二收容孔，该第二收容孔内填充第二导电膏，该第二导电膏的外露表面凸出于该第二低损耗介电层，该第二低损耗介电层形成在该第二导电线路层的远离该第三基材层的表面上且填充于多条该第二导电线路之间的缝隙内，该第二导电膏电连接该第二导电线路层及该第二铜箔层。
本发明提供的具有电磁屏蔽功能的电路板及其制作方法，1)其以现有的单面覆铜基板取代现有技术中的电磁屏蔽膜，在单面覆铜基板上形成收容孔并在收容孔内填满导电膏，从而形成电磁屏蔽层，无需将电磁屏蔽层分成数个元件分别制作，从而可以有效地减少制程，制作工艺简单；2)以单面覆铜基板制作电磁屏蔽结构，整个电路板仅仅有三层结构(第一电磁屏蔽层-电路基板-第二电磁屏蔽层；也可以是两层结构(第一电磁屏蔽层-电路基板))，符合柔性电路板的轻薄要求；3)导电膏的外露表面凸出于低损耗介电层，使得该导电膏在压合过程中可以直接与电路基板的导电线路层接触，而不受该低损耗介电层的影响，从而保证该导电线路层与该单面覆铜基板的铜箔层的电连接关系，使电路板具有较好的电磁屏蔽效果。
附图说明
图1是本发明第一实施例提供的具有电磁屏蔽功能的电路板的剖视图。
图2是本发明第一实施例提供的单面覆铜基板的剖视图。
图3是对图2所示的单面覆铜基板的第一基材层的远离所述第一铜箔层的表面上形成一低损耗介电材料层后的剖视图。
图4是将图3所示的低损耗介电材料层的远离该第一基材层的表面上形成一离型膜层后的剖视图。
图5是形成至少一依次贯穿该离型膜层、该低损耗介电层及该第一基材层的收容孔后的剖视图。
图6是在图5所示的收容孔填充满导电膏后的剖视图。
图7是去除该离型膜，形成该第一电磁屏蔽层后的剖视图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-7及较佳实施方式，对本发明提供的具有电磁屏蔽功能的电路板及其制作方法的具体实施方式、结构、特征及功效，作出如下详细说明。
本文中所使用的方位词“第一”、“第二”、“第三”、“第四”均是以使用时所述第一基材及第二基材的位置定义，而并不限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请参阅图1，本发明提供一种具有电磁屏蔽功能的电路板100，在本实施例中，该具有电磁屏蔽功能的电路板100包括一电路基板110、一第一电磁屏蔽层120及一第二电磁屏蔽层130。该第一电磁屏蔽层120及该第二电磁屏蔽层130分别位于该电路基板110的相背的两个表面上。
在其他实施例中，该具有电磁屏蔽功能的电路板100还可以仅包括该电路基板110及该第一电磁屏蔽层120。
在本实施例中，该电路基板110包括一第三基材层11、一第一导电线路层12及一第二导电线路层13。该第一导电线路层12及该第二导电线路层13分别形成在该第三基材层11的相背的两个表面上。
该第三基材层11的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。在本实施例中，该第三基材层11的材质为PI。
该电路基板110还包括至少一导电孔14，该导电孔贯穿该第三基材层14且电连接该第一导电线路层12及该第二导电线路层13。
其中，该第一导电线路层12包括多条第一导电线路，该第二导电线路层13包括多条第二导电线路。
在其他实施例中，该电路基板110还可以包括其他的导电线路层。
该第一电磁屏蔽层120为一覆铜基板。
在本实施例中，该第一电磁屏蔽层120包括一第一基材层21、一第一铜箔层22及一第一低损耗介电层23。该第一铜箔层22及该第一低损耗介电层23形成在该第一基材层21的相背的两表面上。
其中，该第一基材层21包括一第一表面211及一与该第一表面211相背的第二表面212。该第一铜箔层22形成在该第一表面211上，该第一低损耗介电层23形成在该第二表面212上。
该第一基材层21的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。在本实施例中，该第一基材层21的材质为PI。
其中，该第一低损耗介电层23的材质为纯胶、液晶高分子聚合物(liquid crystalpolymer，LCP)、特氟龙(Teflon)等低介电常数的材料。在本实施例中，该第一低损耗介电层23的材质为纯胶。
该第一电磁屏蔽层120还包括至少一贯穿该第一低损耗介电层23及该第一基材层21的第一收容孔25，每个该第一收容孔25内填充有第一导电膏26。每个该第一导电膏26的外露表面凸出于该第一低损耗介电层23。在本实施例中，该第一导电膏26为锡膏。
具体地，该第一低损耗介电层23形成在该第一导电线路层12的远离该第三基材层11的表面上且填充于多条该第一导电线路之间的缝隙及至少一个该导电孔14内。该第一导电膏26电连接该第一导电线路层12及该第一铜箔层22。
该第二电磁屏蔽层130的结构与该第一电磁屏蔽层120的结构相同。
具体地，该第二电磁屏蔽层130也为一单面覆铜基板。
在本实施例中，该第二电磁屏蔽层130包括一第二基材层31、一第二铜箔层32及一第二低损耗介电层33。该第二铜箔层32及该第二低损耗介电层33形成在该第二基材层31的相背的两表面上。
其中，该第二基材层31包括一第三表面311及一与该第三表面311相背的第四表面312。该第二铜箔层32形成在该第三表面311上，该第二低损耗介电层33形成在该第四表面312上。
该第二基材层31的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。在本实施例中，该第二基材层31的材质为PI。
其中，该第二低损耗介电层33的材质为纯胶、液晶高分子聚合物(liquid crystalpolymer，LCP)、特氟龙(Teflon)等低介电常数的材料。在本实施例中，该第二低损耗介电层33的材质为纯胶。
该第二电磁屏蔽层130还包括至少一贯穿该第二低损耗介电层33及该第二基材层31的第二收容孔35，每个该第二收容孔35内填充有第二导电膏36。每个该第二导电膏36的外露表面凸出于该第二低损耗介电层33。
在本实施例中，该第二导电膏36为锡膏。
具体地，该第二低损耗介电层33形成在该第二导电线路层13的远离该第三基材层11的表面上且填充于多条该第二导电线路之间的缝隙内。该第二导电膏36电连接该第二导电线路层13及该第二铜箔层32。
请参阅图1-7，本发明提供一种具有电磁屏蔽功能的电路板100的制作方法，其步骤如下：
第一步，请参阅图2，提供一覆铜基板20。
其中，该覆铜基板20为单面覆铜基板。
该覆铜基板20包括一第一基材层21及一第一铜箔层22。该第一基材层21包括一第一表面211及一与该第一表面211相背的第二表面212。该第一铜箔层22形成在该第一表面211上。
该第一基材层21的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。在本实施例中，该第一基材层21的材质为PI。
第二步，请参阅图3，在该第二表面212上形成一第一低损耗介电层23。
其中，该第一低损耗介电层23的材质为纯胶、液晶高分子聚合物(liquid crystalpolymer，LCP)、特氟龙(Teflon)等低介电常数的材料。在本实施例中，该第一低损耗介电层23的材质为纯胶。
第三步，请参阅图4，在该第一低损耗介电层23的远离该第一基材层21的表面上形成一离型膜层24。
第四步，请参阅图5，形成至少一贯穿该第一基材层21、该第一低损耗介电层23及该离型膜层24的第一收容孔25。
具体地，该第一收容孔25可以通过机械钻孔或激光蚀孔的方式形成。在本实施例中，该第一收容孔25通过激光蚀孔的方式形成。
第五步，请参阅图6，在至少一该第一收容孔25内填充满第一导电膏26。
在本实施例中，该第一导电膏26为锡膏。
第六步，请参阅图7，去除该离型膜层24，从而形成该第一电磁屏蔽层120。
其中，该第一电磁屏蔽层120包括一第一基材层21、一第一铜箔层22及一第一低损耗介电层23。该第一铜箔层22及该第一低损耗介电层23形成在该第一基材层21的相背的两表面上。
该第一电磁屏蔽层120还包括至少一贯穿该第一低损耗介电层23及该第一基材层21的第一收容孔25，每个该第一收容孔25内填充有第一导电膏26。每个该第一导电膏26的外露表面凸出于该第一低损耗介电层23。
在本实施例中，该第一导电膏26为锡膏。
第七步，请参阅图1，提供一电路基板110及一第二电磁屏蔽层130，并将该第一电磁屏蔽层110及该第二电磁屏蔽层130分别压合在该电路基板110的相背的两表面上，从而形成该具有电磁屏蔽功能的电路板100。
优选地，该第一电磁屏蔽层110及该第二电磁屏蔽层130分别压合在该电路基板110的相背的两表面上是在真空环境下进行的。
其中，该电路基板110包括一第三基材层11、一第一导电线路层12及一第二导电线路层13。该第一导电线路层12及该第三导电线路层13分别形成在该第三基材层11的相背的两个表面上。该电路基板110还包括至少一导电孔14，该导电孔贯穿该第三基材层14且电连接该第一导电线路层12及该第二导电线路层13。
其中，该第一导电线路层12包括多条第一导电线路，该第二导电线路层13包括多条第二导电线路。
其中，该第二电磁屏蔽层130的结构与该第一电磁屏蔽层120的结构相同。
具体地，该第二电磁屏蔽层130也为一覆铜基板。
在本实施例中，该第二电磁屏蔽层130包括一第二基材层31、一第二铜箔层32及一第二低损耗介电层33。该第二铜箔层32及该第二低损耗介电层33形成在该第二基材层31的相背的两表面上。该第二电磁屏蔽层130还包括至少一贯穿该第二低损耗介电层33及该第二基材层31的第二收容孔35，每个该第二收容孔35内填充有第二导电膏36。每个该第二导电膏36的外露表面凸出于该第二低损耗介电层33。
在本实施例中，该第二导电膏36为锡膏。
具体地，该第二低损耗介电层33形成在该第二导电线路层13的远离该第三基材层11的表面上且填充于多条该第二导电线路之间的缝隙内。该第二导电膏36电连接该第二导电线路层13及该第二铜箔层32。
本发明提供的具有电磁屏蔽功能的电路板100及其制作方法，1)其以现有的单面覆铜基板取代现有技术中的电磁屏蔽膜，在单面覆铜基板上形成收容孔并在收容孔内填满导电膏，从而形成电磁屏蔽层，无需将电磁屏蔽层分成数个元件分别制作，从而可以有效地减少制程及制作成本；2)以单面覆铜基板制作电磁屏蔽结构，整个电路板仅仅有三层结构(第一电磁屏蔽层-电路基板-第二电磁屏蔽层；也可以是两层结构(第一电磁屏蔽层-电路基板))，符合柔性电路板的轻薄要求；3)填充导电膏的收容孔是直接形成在覆铜基板上的，填充满导电膏后才与电路基板压合在一起，因此，收容孔在形成的过程中并未与电路基板的导电线路层接触，不影响线路；4)导电膏的外露表面凸出于低损耗介电层，使得该导电膏在压合过程中可以直接与电路基板的导电线路层接触，而不受该低损耗介电层的影响，从而保证该导电线路层与该单面覆铜基板的铜箔层的电连接关系，使电路板具有较好的电磁屏蔽效果。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种具有电磁屏蔽功能的电路板的制作方法，包括如下步骤：
提供一单面覆铜基板，该单面覆铜基板包括一第一基材层及一第一铜箔层；该第一基材层包括一第一表面及一与该第一表面相背的第二表面，该第一铜箔层形成在该第一表面上；
在该第二表面上形成一第一低损耗介电层；
形成至少一贯穿该第一低损耗介电层及该第一基材层的第一收容孔并在该第一收容孔内填充第一导电膏，从而形成一第一电磁屏蔽层；及
提供一电路基板并将该第一电磁屏蔽层压合在该电路基板上，该电路基板包括一第一导电线路层，该第一导电膏直接电连接该第一导电线路层及该第一铜箔层。
2.如权利要求1所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，在形成该第一低损耗介电层的步骤之后、形成该第一收容孔的步骤之前，还包括步骤：在该第一低损耗介电层的远离该第一基材层的表面上形成一离型膜层，该第一收容孔还贯穿该离型膜层。
3.如权利要求2所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，在将该第一电磁屏蔽层压合在电路基板上的步骤之前，还包括步骤：去除该离型膜层。
4.如权利要求3所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，该第一导电膏的外露表面凸出于该第一低损耗介电层。
5.如权利要求1所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，该第一导电线路层包括多条第一导电线路，压合后，该第一低损耗介电层填充于多条该第一导电线路之间的缝隙内。
6.如权利要求1所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，该电路基板还包括一第三基材层及一第二导电线路层，该第一导电线路层及该第二导电线路层形成在该第三基材层的相背的两表面上；该第二导电线路层包括多条第二导电线路，在提供该电路基板的步骤的同时，还包括步骤：
提供一第二电磁屏蔽层，并将该第二电磁屏蔽层压合在该第二导电线路层上。
7.如权利要求6所述的具有电磁屏蔽功能的电路板的制作方法，其特征在于，该第二电磁屏蔽层的结构与该第一电磁屏蔽层的结构相同，该第二电磁屏蔽层包括一第二基材层及分别形成在该第二基材层相背两表面上的一第二铜箔层和一第二低损耗介电层，该第二电磁屏蔽层还包括至少一贯穿该第二低损耗介电层及该第二基材层的第二收容孔，该第二收容孔内填充第二导电膏，该第二导电膏的外露表面凸出于该第二低损耗介电层，该第二低损耗介电层形成在该第二导电线路层的远离该第三基材层的表面上且填充于多条该第二导电线路之间的缝隙内，该第二导电膏电连接该第二导电线路层及该第二铜箔层。
8.一种具有电磁屏蔽功能的电路板，该具有电磁屏蔽功能的电路板包括一电路基板及形成在该电路基板一表面上的第一电磁屏蔽层，该电路基板包括一第一导电线路层，其特征在于，该第一电磁屏蔽层为一单面覆铜基板，该第一电磁屏蔽层包括一第一基材层、形成在该第一基材层相背两表面上的第一铜箔层和第一低损耗介电层，该第一电磁屏蔽层还包括至少一第一收容孔，该第一收容孔内填充有第一导电膏，该第一导电膏直接电连接该第一导电线路层及该第一铜箔层。
9.如权利要求8所述的具有电磁屏蔽功能的电路板，其特征在于，该第一低损耗介电层形成在该第一导电线路层的远离该第三基材层的表面上，该第一导电膏的外露表面凸出于该第一低损耗介电层。
10.如权利要求8所述的具有电磁屏蔽功能的电路板，其特征在于，该电路基板还包括一第三基材层及一第二导电线路层，该第一导电线路层及该第二导电线路层形成在该第三基材层的相背的两表面上；该具有电磁屏蔽功能的电路板还包括一第二电磁屏蔽层，该第二电磁屏蔽层的结构与该第一电磁屏蔽层的结构相同，该第二电磁屏蔽层包括一第二基材层及分别形成在该第二基材层相背两表面上的一第二铜箔层和一第二低损耗介电层，该第二电磁屏蔽层还包括至少一贯穿该第二低损耗介电层及该第二基材层的第二收容孔，该第二收容孔内填充第二导电膏，该第二导电膏的外露表面凸出于该第二低损耗介电层，该第二低损耗介电层形成在该第二导电线路层的远离该第三基材层的表面上且填充于多条该第二导电线路之间的缝隙内，该第二导电膏电连接该第二导电线路层及该第二铜箔层。
CN201710721931.4A 2017-08-22 2017-08-22 具有电磁屏蔽功能的电路板及其制作方法 Active CN109429420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710721931.4A CN109429420B (zh) 2017-08-22 2017-08-22 具有电磁屏蔽功能的电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710721931.4A CN109429420B (zh) 2017-08-22 2017-08-22 具有电磁屏蔽功能的电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN109429420A true CN109429420A (zh) 2019-03-05
CN109429420B CN109429420B (zh) 2021-11-16

Family

ID=65499013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710721931.4A Active CN109429420B (zh) 2017-08-22 2017-08-22 具有电磁屏蔽功能的电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN109429420B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN112020199A (zh) * 2019-05-29 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283998A (ja) * 1991-03-12 1992-10-08 Toagosei Chem Ind Co Ltd 電磁波シールド層を有する多層プリント配線板の製造方法
CN1108026A (zh) * 1993-09-21 1995-09-06 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JP2001024323A (ja) * 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP2001230549A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP2002026525A (ja) * 2000-07-12 2002-01-25 Hitachi Aic Inc 多層配線板およびその製造方法
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
JP2010287780A (ja) * 2009-06-12 2010-12-24 Fujikura Ltd シールドフレキシブルプリント基板およびその製造方法
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN103796450A (zh) * 2012-10-29 2014-05-14 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
CN104349575A (zh) * 2013-07-31 2015-02-11 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283998A (ja) * 1991-03-12 1992-10-08 Toagosei Chem Ind Co Ltd 電磁波シールド層を有する多層プリント配線板の製造方法
CN1108026A (zh) * 1993-09-21 1995-09-06 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JP2001024323A (ja) * 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP2001230549A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP2002026525A (ja) * 2000-07-12 2002-01-25 Hitachi Aic Inc 多層配線板およびその製造方法
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
JP2010287780A (ja) * 2009-06-12 2010-12-24 Fujikura Ltd シールドフレキシブルプリント基板およびその製造方法
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN103796450A (zh) * 2012-10-29 2014-05-14 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
CN104349575A (zh) * 2013-07-31 2015-02-11 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020199A (zh) * 2019-05-29 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
CN112020199B (zh) * 2019-05-29 2022-03-08 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法

Also Published As

Publication number Publication date
CN109429420B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
US9277640B2 (en) Flexible printed circuit board and method for manufacturing same
CN104349575B (zh) 柔性电路板及其制作方法
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
US20170188451A1 (en) Flexible circuit board and method for manufacturing same
CN107041065B (zh) 一种数字信号处理器
CN103972264A (zh) 可挠性电子装置
US10863617B2 (en) Printed circuit board and electronic apparatus having the same
CN108966478A (zh) 柔性电路板及其制作方法
CN103295670A (zh) 透明导电膜
CN109429420A (zh) 具有电磁屏蔽功能的电路板及其制作方法
CN106470523B (zh) 柔性电路板及其制作方法
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
CN104427789B (zh) 多层电路板及其制作方法
CN109429427A (zh) 电路板及其制作方法
JP2006202714A (ja) 信号伝送用ケーブルおよびアンテナ装置
US9635752B2 (en) Printed circuit board and electronic device
CN207458013U (zh) 触控薄膜、触控组件、触摸屏及电子设备
TW202215709A (zh) 透明天線及顯示器模組
KR102095068B1 (ko) 평탄화 커버층 구조를 가진 연성회로기판
CN106658959A (zh) 柔性电路板及其制作方法
CN105430883B (zh) 柔性电路板及移动终端
CN105578724B (zh) 柔性电路板及移动终端
CN105430896B (zh) 柔性电路板及移动终端
CN104661428A (zh) 一种双面柔性电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant