CN112018186B - 带自对准隔离部的纳米线/片器件及制造方法及电子设备 - Google Patents

带自对准隔离部的纳米线/片器件及制造方法及电子设备 Download PDF

Info

Publication number
CN112018186B
CN112018186B CN202010932062.1A CN202010932062A CN112018186B CN 112018186 B CN112018186 B CN 112018186B CN 202010932062 A CN202010932062 A CN 202010932062A CN 112018186 B CN112018186 B CN 112018186B
Authority
CN
China
Prior art keywords
nanowire
sheet
gate
spacer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010932062.1A
Other languages
English (en)
Other versions
CN112018186A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010932062.1A priority Critical patent/CN112018186B/zh
Publication of CN112018186A publication Critical patent/CN112018186A/zh
Priority to US18/044,090 priority patent/US20230317838A1/en
Priority to PCT/CN2021/082731 priority patent/WO2022048135A1/zh
Priority to EP21863206.5A priority patent/EP4213218A1/en
Priority to KR1020237011791A priority patent/KR20230125772A/ko
Application granted granted Critical
Publication of CN112018186B publication Critical patent/CN112018186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。根据实施例，纳米线/片器件可以包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；在栅堆叠的侧壁上形成的侧墙；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；以及介于栅堆叠与衬底之间的第一隔离部，其中，第一隔离部自对准于栅堆叠。

Description

带自对准隔离部的纳米线/片器件及制造方法及电子设备
技术领域
本公开涉及半导体领域，更具体地，涉及具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。
背景技术
纳米线或纳米片(以下简称为“纳米线/片”)器件，特别是基于纳米线/片的全环绕栅(GAA)金属氧化物半导体场效应晶体管(MOSFET)，能很好地控制短沟道效应，并实现器件的进一步微缩。然而，随着不断小型化，难以在纳米线/片下方的栅与衬底之间制作良好的隔离部，并由此导致这两者之间的交迭电容较大。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种具有自对准隔离部的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。
根据本公开的一个方面，提供了一种纳米线/片器件，包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；在栅堆叠的侧壁上形成的侧墙；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；以及介于栅堆叠与衬底之间的第一隔离部，其中，第一隔离部自对准于栅堆叠。
根据本公开的另一方面，提供了一种制造纳米线/片器件的方法，包括：在衬底上形成隔离部限定层；在隔离部限定层上设置与隔离部限定层间隔开的沿第一方向延伸的纳米线/片；将隔离部限定层构图为自对准于纳米线/片的形状；在衬底上形成沿与第一方向相交的第二方向延伸且围绕纳米线/片的伪栅；在伪栅的侧壁上形成侧墙；将隔离部限定层替换为第一隔离部；以及去除伪栅，并在侧墙内侧由于伪栅的去除而形成的栅槽中形成栅堆叠。
根据本公开的另一方面，提供了一种电子设备，包括上述纳米线/片器件。
根据本公开的实施例，可以在栅下方形成自对准的隔离部。另外，可以容易地调节隔离部的厚度，并因此可以优化器件的电器特性，例如可靠性和电容。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至15(b)示意性示出了根据本公开实施例的制造纳米线/片器件器件的流程中的一些阶段，
其中，图1、3(a)、4(a)、5(b)、6、7、8(a)、9(a)、9(b)、10(a)、10(c)、11(a)、12(a)、13(a)、14(a)、15(a)是沿AA′线的截面图，
图3(b)、4(b)、8(b)、10(b)、11(b)、12(b)、13(b)、14(b)、15(b)是沿BB′线的截面图，
图2(a)、2(b)、5(a)是俯视图，图2(a)中示出了AA′线和BB′线的位置。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种纳米线/片器件。具体地，器件可以包括一个或多个纳米线或纳米片，以用作沟道。纳米线/片可以相对于衬底悬空，且可以实质上平行于衬底的表面延伸。各纳米线/片在竖直方向(例如，实质上垂直于衬底表面的方向)上对准。纳米线/片可以在第一方向上延伸，且在第一方向上的相对两端可以连接到源/漏层。源/漏层可以包括与纳米线/片不同的半导体材料，以便实现应力工程。另外，栅堆叠可以沿与第一方向相交(例如，垂直)的第二方向延伸以与各纳米线/片相交，并因此可以围绕各纳米线/片的外周，从而形成全环绕栅(GAA)结构。
在栅堆叠与衬底之间可以设有隔离部。例如，隔离部可以包括与纳米线/片在竖直方向上实质上对准的第一隔离部以及在第一隔离部在第二方向上的相对两侧与第一隔离部相接的第二隔离部。根据本公开的实施例，第一隔离部和第二隔离部中至少之一可以自对准于栅堆叠。第一隔离部和第二隔离部可以一起沿着第二方向在栅堆叠下方延伸。
第一隔离部在第一方向上的范围以及在第二方向上的范围均可以由上方的纳米线/片限定。例如，第一隔离部可以与纳米线/片实质上中心对准。另外，第一隔离部(在第一方向上和第二方向上)的各侧壁的至少一部分可以与栅堆叠的相应侧壁在竖直方向上实质上对准或者说实质上共面，侧壁的其他部分可能并不与栅堆叠的相应侧壁共面，但仍然可以保持实质上共形延伸。
这种半导体器件例如可以如下制造。可以在衬底上设置隔离部限定层，并在隔离部限定层上设置与隔离部限定层间隔开的沿第一方向延伸的纳米线/片。可以将隔离部限定层构图为自对准于纳米线/片的形状，这可以通过以纳米线/片(或者，用来形成纳米线/片的(硬)掩模)作为掩模对隔离部限定层进行刻蚀来实现。之后，可以通过将隔离部限定层替换为电介质材料，来形成自对准的隔离部(称为“第一隔离部”)。另外，可以形成沿与第一方向相交(例如，垂直)的第二方向延伸以围绕纳米线/片的伪栅，并可以在伪栅的侧壁上形成侧墙。可以通过替代栅工艺，将伪栅替换为栅堆叠。
为设置纳米线/片，可以在隔离部限定层上形成一个或多个栅限定层以及一个或多个纳米线/片限定层交替设置的堆叠。可以将该堆叠构图为沿第一方向延伸的预备纳米线/片。预备纳米线/片在第一方向上的长度可以大于最终要形成的纳米线/片在第一方向上的长度，以便随后形成与伪栅自对准的纳米线/片。在该构图步骤中，可以对隔离部限定层也进行构图。于是，隔离部限定层可以自对准于预备纳米线/片。至此，栅限定层也呈纳米线/片的形状。为形成全围绕栅，还可以形成另一栅限定层，并将其构图为沿第二方向延伸的条形。可以条形的另一栅限定层为掩模，对下方的预备纳米线/片进行构图。于是，该条形的另一栅限定层与其他栅限定层一起构成了沿第二方向延伸的伪栅，纳米线/片限定层被构图为与伪栅自对准的纳米线/片，纳米线/片被伪栅围绕。在该构图步骤中，可以对隔离部限定层也进行构图。于是，隔离部限定层可以自对准于纳米线/片。
为形成自对准的侧墙，可以对伪栅进行选择性刻蚀，使其侧壁相对于纳米线/片的侧壁向内凹入，并在如此形成的凹入中形成侧墙。
另外，在形成预备纳米线/片之后，可以绕预备纳米线/片形成第二隔离部。于是，隔离部限定层在其在第二方向上的相对两侧，可以与第二隔离部相接。这样，随后替换隔离部限定层的第一隔离部连同第二隔离部一起在伪栅(或者替换伪栅的栅堆叠)下方延伸，将栅堆叠与衬底隔离。
本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。
图1至15(b)示意性示出了根据本公开实施例的制造半导体器件的流程中的一些阶段。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。在此，提供硅晶片作为衬底1001。
在衬底1001上，可以形成隔离部限定层1003，用于限定随后将要形成的(第一)隔离部的位置。在隔离部限定层1003上，可以形成刻蚀停止层1005。刻蚀停止层1005可以在随后对隔离部限定层1003进行刻蚀时设定停止位置，特别是在隔离部限定层1003与之后形成的栅限定层(例如，1007)之间不具备刻蚀选择性或刻蚀选择性较低的情况下。或者，在隔离部限定层1003与之后形成的栅限定层之间具备刻蚀选择性的情况下，可以省略刻蚀停止层1005。
在刻蚀停止层1005上，可以形成栅限定层1007、1011、1015和纳米线/片限定层1009、1013交替设置的堆叠。栅限定层1007、1011、1015可以限定随后将要形成的栅堆叠的位置，纳米线/片限定层1009、1013可以限定随后将要形成的纳米线/片的位置。在该堆叠中，最上层可以是栅限定层1015，从而各纳米线/片限定层1009、1013在上下方均被栅限定层覆盖，以便随后形成全围绕栅配置。在该示例中，形成了两个纳米线/片限定层1009、1013，并因此在最终的器件中形成两个纳米线/片。但是，本公开不限于此，可以根据最终要形成的纳米线/片的数目(可以为一个或多个)，确定要形成的纳米线/片限定层的数目以及相应地确定要形成的栅限定层的数目。
隔离部限定层1003、刻蚀停止层1005以及栅限定层1007、1011、1015和纳米线/片限定层1009、1013可以是通过例如外延生长而在衬底1001上形成的半导体层。于是，纳米线/片限定层1009、1013可以具有良好的晶体质量，并可以是单晶结构，以便随后提供单晶的纳米线/片以用作沟道。这些半导体层之中相邻的半导体层之间可以具有刻蚀选择性，以便随后能够被不同地处理。例如，刻蚀停止层1005以及纳米线/片限定层1009、1013可以包括Si，而隔离部限定层1003以及栅限定层1007、1011、1015可以包括SiGe(Ge的原子百分比例如为约10％至40％，且可以逐渐变化以降低缺陷)。各半导体层可以具有实质上均匀的厚度，从而与衬底1001的表面大致平行延伸。例如，隔离部限定层1003的厚度可以为约30nm至80nm，刻蚀停止层1005的厚度可以为约3nm至15nm，栅限定层1007、1011、1015的厚度可以为约20nm至40nm，纳米线/片限定层1009、1013的厚度可以为约5nm至15nm。
接下来，可以构图纳米线/片。例如，如图2(a)和2(b)所示，可以在上述堆叠上形成掩模如光刻胶1017a或1017b，通过光刻将光刻胶1017a或1017b构图为纳米线(图2(a))或纳米片(图2(b))的形式。在纳米片的情况下，纳米片的宽度W可以确定器件提供电流的器件宽度。在以下描述中，主要以纳米线的情形为例，但是这些描述同样适用于纳米片的情形。然后，如图3(a)和3(b)所示，可以光刻胶1017a或1017b为掩模，通过例如反应离子刻蚀(RIE)，依次选择性刻蚀衬底1001上的各层，刻蚀可以停止于衬底1001。这样，衬底1001上的各层被构图为与光刻胶1017a或1017b相应的预备纳米线或纳米片。在此，预备纳米线/片的长度(纵向尺度，也即，在图3(a)的取向下水平方向上的长度)可以小于需要形成的用作沟道的纳米线/片的长度，这是为了随后得到与伪栅(栅堆叠)自对准的纳米线/片以用作沟道。之后，可以去除光刻胶1017a或1017b。
为电隔离的目的，如图4(a)和4(b)所示，可以在衬底1001上形成(第二)隔离部1019，例如浅沟槽隔离(STI)。例如，STI 1019可以通过在衬底上淀积氧化物(例如，氧化硅)，对淀积的氧化物进行平坦化处理例如化学机械抛光(CMP)，并对平坦化后的氧化物例如通过湿法刻蚀或者气相或干法刻蚀等进行回蚀来形成。另外，在衬底1001上已构图为纳米线/片形式的半导体层的表面上，可以通过例如淀积，形成一薄刻蚀停止层1019′(例如，厚度为约1nm至5nm)。在此，刻蚀停止层1019′可以同样包括氧化物，且因此被示出为与STI1019一体的薄层。
如上所述，栅限定层1007、1011、1015位于纳米线/片限定层1009、1013上、下两侧，为形成全环绕栅，还可以在图4(b)所示取向下的左右两侧形成另一栅限定层。例如，如图5(a)和5(b)所示，可以在STI 1019以及刻蚀停止层1019′上形成栅限定层1021。例如，栅限定层1021可以通过淀积与之前的栅限定层1007、1011、1015基本上相同或类似的材料(从而具有基本上相同或相似的刻蚀选择性，以便一起处理)，并对淀积的材料进行平坦化处理如CMP来形成。在该示例中，栅限定层1021可以包括Ge原子百分比与栅限定层1007、1011、1015基本上相同或类似的SiGe。
在栅限定层1021上，可以通过例如淀积，形成硬掩模层1023，以便于构图。例如，硬掩模层1023可以包括氮化物(例如，氮化硅)。
可以将栅限定层1007、1011、1015、1021构图为沿与预备纳米线/片的延伸方向(例如，图5(a)和图5(b)中的水平方向)相交例如垂直的方向(例如，图5(a)中的竖直方向，图5(b)中垂直于纸面的方向)延伸的伪栅。例如，可以在硬掩模层1023上形成光刻胶1025，并通过光刻将光刻胶1025构图为沿该方向延伸的条形。然后，可以光刻胶1025为掩模，通过例如RIE，依次对衬底1001上STI 1019之间的各层进行选择性刻蚀，刻蚀可以停止于衬底1001。结果，纳米线/片限定层1009、1013形成为随后可以用来提供沟道的纳米线或纳米片(在下面，将纳米线/片限定层1009、1013称作纳米线/片1009、1013)，且被栅限定层1007、1011、1015、1021(可以一起称作“伪栅”)所围绕。纳米线/片1009、1013可以自对准于伪栅。之后，可以去除光刻胶1025。
另外，如图5(b)所示，在伪栅两侧，露出了衬底1001的表面，这些露出的表面可以有助于随后生长源/漏层。另外，在隔离部限定层1003在伪栅延伸方向(图中垂直于纸面的方向)上的相对两侧，STI 1019可以与隔离部限定层1003相接，且可以自对准于伪栅而延伸(参见图8(b))。
考虑栅空间的限定以及栅与源/漏之间的隔离，可以在伪栅的侧壁上形成侧墙。为保证各纳米线/片1009、1013上下的栅长相同，在此可以利用自对准技术来形成侧墙。例如，如图6所示，可以相对于纳米线/片1009、1013(在该示例中，Si)，选择性刻蚀栅限定层1007、1011、1015、1021(在该示例中，SiGe)，使其侧壁相对于硬掩模层1023的侧壁或者纳米线/片1009、1013的侧壁向内凹入一定深度。优选地，栅限定层1007、1011、1015、1021各自的凹入深度实质上相同，且在左右两侧的凹入深度实质上相同。例如，可以使用原子层刻蚀(ALE)来实现良好的刻蚀控制。在该示例中，隔离部限定层1003同样为SiGe，因此也可以凹入实质上相同的深度。于是，刻蚀后栅限定层1007、1011、1015、1021(以及隔离部限定层1003)相应的侧壁可以实质上共面。
在如此形成的凹入中，可以形成侧墙。如图7所示，可以通过例如淀积，在衬底1001上形成一定厚度的电介质材料层1027。淀积的电介质材料层1027的厚度足以填满上述凹入，例如为约3nm至15nm。例如，电介质材料层1027可以包括SiC等。
之后，如图8(a)和8(b)所示，可以通过例如竖直方向的RIE，去除电介质材料层1027的横向延伸部分，留下其竖直延伸部分(包括硬掩模层1023下方的部分)，从而形成侧墙1027。侧墙1027的侧壁可以与硬掩模层1023的侧壁(以及纳米线/片1009、1013的侧壁)实质上共面。
如图8(a)和8(b)所示，在与伪栅的延伸方向(图8(a)中垂直于纸面的方向)相交(例如，垂直)的方向(图8(a)中的水平方向)上，各纳米线/片的侧壁暴露于外(且可以与硬掩模层的侧壁实质上共面)。如图9(a)和9(b)所示，可以暴露的纳米线/片的侧壁(以及暴露的衬底1001的表面)为种子，通过例如选择性外延生长，形成源/漏层1033。源/漏层1033可以形成为与所有纳米线/片的暴露侧壁相接。源/漏层1033可以包括各种合适的半导体材料。为增强器件性能，源/漏层1033可以包含晶格常数与纳米线/片不同的半导体材料，以向其中将形成沟道区的纳米线/片施加应力。例如，对于n型器件，源/漏层1033可以包括Si：C(C原子百分比例如为约0.1％至3％)，以施加拉应力；对于p型器件，源/漏层1033可以包括SiGe(Ge原子百分比例如为约20％至80％)，以施加压应力。另外，源/漏层1033可以通过例如原位掺杂或离子注入，被掺杂为所需的导电类型(对于n型器件为n型掺杂，对于p型器件为p型掺杂)。
在图9(a)所示的实施例中，从纳米线/片的侧壁生长的源/漏层与从衬底1001的表面生长的源/漏层相接。这有助于散热或增强沟道中的应力，进而提高器件性能。另外，在图9(b)所示的实施例中，从纳米线/片的侧壁生长的源/漏层1033′与从衬底1001的表面生长的源/漏层彼此间隔开。以下，将主要以图9(a)所示的情形为例进行描述。
接下来，可以进行替代栅工艺。
例如，如图10(a)和10(b)所示，可以在衬底1001上形成层间电介质层1035。例如，可以通过淀积氧化物，对淀积的氧化物进行平坦化处理如CMP，并回蚀平坦化后的氧化物，来形成层间电介质层1035。层间电介质层1035可以露出硬掩模层1023，但覆盖源/漏层1033。之后，可以通过选择性刻蚀，去除硬掩模层1023，以露出栅限定层1021。
另外，在以上图9(b)所示的情形下，层间电介质层1035也会填充在源/漏层与衬底之间，如图10(c)所示。这有助于降低漏电流。另外，可以控制填充工艺，使得层间电介质层1035在源/漏层与衬底之间可以产生孔洞，如图10(c)中虚线所示。这有助于降低源/漏层与衬底之间的电容。
为进行替代栅工艺，应该将伪栅即所有的栅限定层都去除，并替换为栅堆叠。在此，考虑到最下方的栅限定层1007下方的隔离部的形成，可以先对隔离部限定层1003进行处理，具体地，替换为隔离部。为此，可以形成到隔离部限定层1003的加工通道。
例如，可以通过选择性刻蚀，使栅限定层1021的高度降低至顶面低于隔离部限定层1003的顶面，但仍然保持有一定厚度，以便随后形成的掩模层(参见图11(a)和11(b)中的1037)能遮蔽隔离部限定层1003顶面上方的所有栅限定层1007、1011、1015，同时将隔离部限定层1003露出。例如，可以使用ALE，以便很好地控制刻蚀深度。在此，由于刻蚀停止层1019′的存在，其他栅限定层1007、1011、1015可以不受影响。
然后，如图11(a)和11(b)所示，可以在栅限定层1021上形成掩模层例如光刻胶1037。可以通过光刻，将光刻胶1037构图为沿着纳米线/片的延伸方向延伸的条形，并可以遮蔽纳米线/片以及栅限定层1007、1011、1015的外表面(之间夹有刻蚀停止层1019′)。由于栅限定层1021的存在，隔离部限定层1003的一部分表面未被光刻胶1037遮蔽。之后，可以通过选择性刻蚀，依次去除栅限定层1021，去除由于栅限定层1021的去除而露出的刻蚀停止层1019′的部分，去除由于刻蚀停止层1019′的该部分的去除而露出的隔离部限定层1003。于是，在刻蚀停止层1005下方形成了空隙。由于隔离部限定层1003与上方的各纳米线/片、栅限定层通过相同的硬掩模层来限定，故而隔离部限定层1003与上方的各纳米线/片、栅限定层在竖直方向上对准，且因此由于隔离部限定层1003的去除而导致的空隙可以自对准于上方的各纳米线/片、栅限定层。之后，可以去除光刻胶1037。
在该示例中，刻蚀停止层1005也为半导体材料且连接在相对的源/漏层之间，这会导致漏电路径。为此，如图12(a)和12(b)所示，可以通过选择性刻蚀，例如使用TMAH溶液的湿法腐蚀，在相对的源/漏层之间切断刻蚀停止层1005。可以保留刻蚀停止层1005的端部，以免影响两侧的源/漏层。另一方面，留下的刻蚀停止层1005的端部可以没有伸出到侧墙内侧，以免与侧墙内侧的栅限定层(随后被替换为栅堆叠)相接触。也即，留下的刻蚀停止层1005的内侧壁相对于侧墙的内侧壁可以凹入。由于从中部开始刻蚀，因此留下的刻蚀停止层1005的相对端部可以基本上对称。另外，在该示例中，刻蚀停止层1005和衬底1001均包括硅，于是衬底1001也可以刻蚀掉一部分。于是，最下方的栅限定层1007与衬底1001之间的空隙可以增大，但仍然可以保持与上方的各纳米线/片、栅限定层实质上对准。
如图13(a)和13(b)所示，可以在如此形成的空隙中填充电介质材料例如低k电介质材料，以形成隔离部1039。隔离部1039的材料可以相对于STI 1019具备刻蚀选择性，例如氮氧化物(例如，氮氧化硅)。例如，可以通过在衬底1001上淀积足够的氮氧化物，并回蚀如RIE所淀积的氮氧化物，来形成隔离部1039。如此形成的隔离部1039可以自对准于上方的各纳米线/片、栅限定层。
根据另一实施例，如图14(a)和14(b)所示，在淀积电介质材料时，由于上述空隙的空间受限，隔离部1039′可以形成中空结构。这种情况下，可以进一步降低隔离部1039′的介电常数。
接下来，如图15(a)和15(b)所示，可以通过选择性刻蚀，去除薄的刻蚀停止层1019′，以露出栅限定层，并进一步通过选择性刻蚀，去除栅限定层。于是，在侧墙1027内侧，STI 1019和隔离部1039上方，形成了栅槽(对应于各栅限定层原先所占据的空间)。在如此形成的栅槽中，可以依次形成栅介质层1041和栅电极1043，得到最终的栅堆叠。例如，栅介质层1041可以包括高k栅介质如HfO2，厚度为约2nm-10nm；栅电极1043可以包括功函数调节层如TiN、TiAlN、TaN等以及栅导体层如W、Co、Ru等。在形成高k栅介质之前，还可以形成界面层，例如通过氧化工艺或淀积如原子层淀积(ALD)形成的氧化物，厚度为约0.3nm-2nm。
如图15(a)和15(b)所示，根据实施例的纳米线/片器件可以包括与衬底1001间隔开的纳米线/片1009、1013(数目可以更少或更多)以及围绕纳米线/片1009、1013的栅堆叠，栅堆叠包括栅介质层1041和栅电极1043。
侧墙1027形成在栅堆叠的侧壁上。侧墙1027的内侧壁在竖直方向上可以实质上共面，从而可以提供相同的栅长。另外，栅侧墙1027的外侧壁在竖直方向上也可以共面，且可以与纳米线/片1009、1013的侧壁共面。
该纳米线/片器件还可以包括隔离部1039。如上所述，隔离部1039可以自对准于栅堆叠或者纳米片1009、1013，于是隔离部1039的各侧壁的至少一部分可以与上方的栅堆叠的相应侧壁在竖直方向上对准。例如，如图15(a)所示，隔离部1039在纳米线/片延伸方向(图中的水平方向)上的相对侧壁各自的至少中部与相应栅堆叠的侧壁可以在竖直方向上对准。另外，如图15(b)所示，隔离部1039在栅延伸方向(图中的水平方向)上的相对侧壁各自的至少上部与相应栅堆叠的侧壁(在栅堆叠与纳米线/片之间的界面处)可以在竖直方向上对准。隔离部1039各侧壁中与栅堆叠的相应侧壁不共面的部分(如果存在的话；这些部分由于工艺导致，根据工艺不同，也可能不存在)也可以与栅堆叠的相应侧壁保持实质上共形延伸。
侧墙1027也可以形成在隔离部1039的侧壁上。隔离部1039的上部可以介于侧墙1027的上下部分之间，但没有伸出超过侧墙1027的外侧壁。
如上所述，隔离部1039与纳米线/片1009、1013在竖直方向上对准。另外，如图15(b)所示，隔离部1039在栅延伸方向(图15(b)中的水平方向)上的相对两侧与STI 1019相接，从而栅堆叠通过隔离部1029与STI1019两者与衬底相隔离。栅堆叠下方的STI 1019与栅堆叠也可以是自对准的，因为这部分STI 1019可以通过以上结合图5(a)和5(b)描述的伪栅构图工艺而被构图为留在伪栅(随后被替换为栅堆叠)下方。
根据本公开实施例的纳米线/片器件可以应用于各种电子设备。例如，可以基于这样的纳米线/片器件形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述纳米线/片器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (25)

1.一种纳米线/片器件，包括：
衬底；
与所述衬底的表面间隔开且沿第一方向延伸的纳米线/片；
沿与第一方向相交的第二方向延伸以围绕所述纳米线/片的栅堆叠；
在所述栅堆叠的侧壁上形成的侧墙；
位于所述纳米线/片在所述第一方向上的相对两端且与所述纳米线/片相接的源/漏层；以及
介于所述栅堆叠与所述衬底之间的第一隔离部，
其中，所述第一隔离部自对准于所述栅堆叠，
其中，所述侧墙还形成在所述第一隔离部在所述第一方向上的侧壁上，其中所述第一隔离部邻接的所述栅堆叠的侧壁上的侧墙与所述第一隔离部的侧壁上的侧墙彼此间隔开。
2.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部与所述纳米线/片在竖直方向上实质上对准。
3.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部在所述第一方向和所述第二方向上的各侧壁的至少一部分与所述栅堆叠的相应侧壁在竖直方向上实质上对准。
4.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部在所述第一方向上还延伸到所述第一隔离部的侧壁上的侧墙的顶面上。
5.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部的侧壁上的侧墙与所述第一隔离部邻接的所述栅堆叠的侧壁上的侧墙在竖直方向上间隔开的距离是实质上均匀的。
6.根据权利要求1所述的纳米线/片器件，还包括：所述第一隔离部的侧壁上的侧墙与所述第一隔离部邻接的所述栅堆叠的侧壁上的侧墙之间的半导体材料层，其中所述半导体材料层在所述第一隔离部在所述第一方向上的外侧。
7.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部具有中空结构。
8.根据权利要求1所述的纳米线/片器件，还包括：
在所述第一隔离部在所述第二方向上的相对两侧与所述第一隔离部相接的第二隔离部。
9.根据权利要求1所述的纳米线/片器件，其中，所述侧墙背对所述栅堆叠的侧壁与所述纳米线/片的侧壁在竖直方向上实质上对准。
10.根据权利要求1所述的纳米线/片器件，其中，所述侧墙面向所述栅堆叠的侧壁在竖直方向上实质上对准。
11.根据权利要求1所述的纳米线/片器件，其中，设置有多个所述纳米线/片，每个所述纳米线/片彼此实质上平行延伸，且在竖直方向上实质上对准。
12.根据权利要求1所述的纳米线/片器件，其中，所述源/漏层与所述衬底相接。
13.根据权利要求1所述的纳米线/片器件，其中，所述源/漏层与所述衬底通过电介质材料间隔开。
14.根据权利要求13所述的纳米线/片器件，其中，在所述源/漏层与所述衬底之间所述电介质材料中具有孔洞。
15.根据权利要求1所述的纳米线/片器件，其中，所述第一隔离部在所述第二方向上彼此相对的侧壁被所述栅堆叠覆盖，所述第一隔离部沿着所述第二方向的截面具有第一部分和所述第一部分之下的第二部分，其中所述第一部分在所述第二方向上的尺寸小于所述第二部分在所述第一方向上的尺寸。
16.一种制造纳米线/片器件的方法，包括：
在衬底上形成隔离部限定层，并在隔离部限定层上形成刻蚀停止层；
在所述刻蚀停止层上设置与所述隔离部限定层间隔开的沿第一方向延伸的纳米线/片；
将所述隔离部限定层构图为自对准于所述纳米线/片的形状；
在所述衬底上形成沿与所述第一方向相交的第二方向延伸且围绕所述纳米线/片的伪栅；
在所述伪栅和所述隔离部限定层的侧壁上形成侧墙；
在所述纳米线/片在所述第一方向上的相对两侧形成与所述纳米线/片相接的源/漏层；
从所述纳米线/片在所述第二方向上的相对两侧，通过选择性刻蚀，去除所述隔离部限定层；
通过选择性刻蚀，去除所述刻蚀停止层的中部；
在由于所述隔离部限定层和所述刻蚀停止层的中部的去除而导致的空间中填充电介质材料，形成第一隔离部；以及
去除所述伪栅，并在所述侧墙内侧由于所述伪栅的去除而形成的栅槽中形成栅堆叠。
17.根据权利要求16所述的方法，其中，设置纳米线/片包括：
在所述隔离部限定层上形成一个或多个栅限定层以及一个或多个纳米线/片限定层交替设置的堆叠；
将所述堆叠和所述隔离部限定层构图为沿所述第一方向延伸的预备纳米线/片；
在所述衬底上形成另一栅限定层以覆盖所述堆叠和所述隔离部限定层；
将所述另一栅限定层构图为沿所述第二方向延伸的条形；以及
以条形的所述另一栅限定层为掩模，将所述堆叠构图为线状或片状，其中，被构图为线状或片状的所述纳米线/片限定层形成所述纳米线/片，
其中，将所述隔离部限定层构图为自对准于所述纳米线/片的形状包括以条形的所述另一栅限定层为掩模，对所述隔离部限定层进行构图。
18.根据权利要求17所述的方法，还包括：
形成第二隔离部，以围绕被构图为预备纳米线/片的所述堆叠和所述隔离部限定层，其中，所述另一栅限定层形成在所述第二隔离部上。
19.根据权利要求17所述的方法，其中，
形成伪栅包括：选择性刻蚀所述隔离部限定层和所述栅限定层，使其侧壁相对于所述纳米线/片的侧壁向内凹入，其中所述栅限定层形成所述伪栅，
形成侧墙包括：在所述凹入中形成侧墙。
20.根据权利要求19所述的方法，其中，在由于所述隔离部限定层和所述刻蚀停止层的中部的去除而导致的空间中填充电介质材料包括：
沉积所述电介质材料，并以所述纳米线/片作为掩模对沉积的所述电介质材料进行刻蚀。
21.根据权利要求16所述的方法，其中，所述第一隔离部具有中空结构。
22.根据权利要求16所述的方法，其中，通过从所述纳米线/片在所述第一方向上的相对侧壁外延生长，来形成所述源/漏层，所述源/漏层与所述衬底相接或者间隔开。
23.根据权利要求22所述的方法，其中，在所述源/漏层与所述衬底间隔开的情况下，该方法还包括向所述源/漏层与所述衬底之间填充电介质材料，所述电介质材料具有实心或中空结构。
24.一种电子设备，包括如权利要求1至15中任一项所述的纳米线/片器件。
25.根据权利要求24所述的电子设备，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
CN202010932062.1A 2020-09-07 2020-09-07 带自对准隔离部的纳米线/片器件及制造方法及电子设备 Active CN112018186B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010932062.1A CN112018186B (zh) 2020-09-07 2020-09-07 带自对准隔离部的纳米线/片器件及制造方法及电子设备
US18/044,090 US20230317838A1 (en) 2020-09-07 2021-03-24 Nanowire/nanosheet device having self-aligned isolation portion and method of manufacturing the same, and electronic apparatus
PCT/CN2021/082731 WO2022048135A1 (zh) 2020-09-07 2021-03-24 带自对准隔离部的纳米线/片器件及制造方法及电子设备
EP21863206.5A EP4213218A1 (en) 2020-09-07 2021-03-24 Nanowire/sheet device having self-aligned isolation portion, manufacturing method and electronic device
KR1020237011791A KR20230125772A (ko) 2020-09-07 2021-03-24 자기 정렬 격리부를 가지는 나노 와이어/시트 디바이스, 제조 방법 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010932062.1A CN112018186B (zh) 2020-09-07 2020-09-07 带自对准隔离部的纳米线/片器件及制造方法及电子设备

Publications (2)

Publication Number Publication Date
CN112018186A CN112018186A (zh) 2020-12-01
CN112018186B true CN112018186B (zh) 2024-05-17

Family

ID=73516252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010932062.1A Active CN112018186B (zh) 2020-09-07 2020-09-07 带自对准隔离部的纳米线/片器件及制造方法及电子设备

Country Status (5)

Country Link
US (1) US20230317838A1 (zh)
EP (1) EP4213218A1 (zh)
KR (1) KR20230125772A (zh)
CN (1) CN112018186B (zh)
WO (1) WO2022048135A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018186B (zh) * 2020-09-07 2024-05-17 中国科学院微电子研究所 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN113257919A (zh) * 2021-04-29 2021-08-13 中国科学院微电子研究所 带支撑部的纳米线/片器件及其制造方法及电子设备
CN114220856A (zh) * 2021-12-13 2022-03-22 中国科学院微电子研究所 具有晶体侧墙的纳米线/片器件及制造方法及电子设备
CN114220857A (zh) * 2021-12-13 2022-03-22 中国科学院微电子研究所 带自对准隔离部的纳米线/片器件及制造方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054181A (zh) * 2011-12-30 2014-09-17 英特尔公司 全包围栅晶体管的可变栅极宽度
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法
CN105609421A (zh) * 2015-12-07 2016-05-25 中国科学院微电子研究所 具有自对准栅结构的半导体器件及其制造方法
US10103238B1 (en) * 2017-07-18 2018-10-16 Globalfoundries Inc. Nanosheet field-effect transistor with full dielectric isolation
CN109244139A (zh) * 2018-09-19 2019-01-18 中国科学院微电子研究所 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343529B2 (en) * 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
CN112018184B (zh) * 2020-09-07 2022-07-08 中国科学院微电子研究所 带铁电或负电容材料的器件及其制造方法及电子设备
CN112018186B (zh) * 2020-09-07 2024-05-17 中国科学院微电子研究所 带自对准隔离部的纳米线/片器件及制造方法及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054181A (zh) * 2011-12-30 2014-09-17 英特尔公司 全包围栅晶体管的可变栅极宽度
CN104681557A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体装置及其制造方法
CN105609421A (zh) * 2015-12-07 2016-05-25 中国科学院微电子研究所 具有自对准栅结构的半导体器件及其制造方法
US10103238B1 (en) * 2017-07-18 2018-10-16 Globalfoundries Inc. Nanosheet field-effect transistor with full dielectric isolation
CN109244139A (zh) * 2018-09-19 2019-01-18 中国科学院微电子研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
EP4213218A1 (en) 2023-07-19
KR20230125772A (ko) 2023-08-29
US20230317838A1 (en) 2023-10-05
CN112018186A (zh) 2020-12-01
WO2022048135A1 (zh) 2022-03-10

Similar Documents

Publication Publication Date Title
CN111584486B (zh) 具有交错结构的半导体装置及其制造方法及电子设备
CN112018186B (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
CN111048588B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN111106176B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN112018184B (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
WO2018090425A1 (zh) 具有连续侧墙的半导体设置及其制造方法
CN111063728B (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN110993681B (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN112582464A (zh) 应变竖直沟道半导体器件及其制造方法及包括其的电子设备
CN111106165A (zh) U形沟道半导体器件及其制造方法及包括其的电子设备
CN115566071A (zh) 带侧墙的c形沟道部半导体器件及其制造方法及电子设备
CN111063684B (zh) 具有c形有源区的半导体装置及包括其的电子设备
WO2021213115A1 (zh) 具有u形结构的半导体器件及其制造方法及电子设备
US20210226069A1 (en) Semiconductor device with c-shaped channel portion and electronic apparatus including the same
CN109300897B (zh) 半导体装置及其制造方法
CN109244139B (zh) 半导体装置及其制造方法
CN113257920B (zh) 带支撑部的纳米线/片器件及其制造方法及电子设备
CN111916501A (zh) 带铁电或负电容材料的器件及制造方法及电子设备
US20220352335A1 (en) Nanowire/nanosheet device with support portion, method of manufacturing the same and electronic apparatus
CN111063683B (zh) 具有u形沟道的半导体装置及包括其的电子设备
WO2023108885A1 (zh) 具有晶体侧墙的纳米线/片器件及制造方法及电子设备
CN117374076A (zh) 3ds fet及其制造方法
CN114220857A (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN114093949A (zh) 抑制gidl的mosfet及其制造方法及包括mosfet的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant