CN113257920B - 带支撑部的纳米线/片器件及其制造方法及电子设备 - Google Patents

带支撑部的纳米线/片器件及其制造方法及电子设备 Download PDF

Info

Publication number
CN113257920B
CN113257920B CN202110477578.6A CN202110477578A CN113257920B CN 113257920 B CN113257920 B CN 113257920B CN 202110477578 A CN202110477578 A CN 202110477578A CN 113257920 B CN113257920 B CN 113257920B
Authority
CN
China
Prior art keywords
nanowire
sheet
layer
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110477578.6A
Other languages
English (en)
Other versions
CN113257920A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110477578.6A priority Critical patent/CN113257920B/zh
Publication of CN113257920A publication Critical patent/CN113257920A/zh
Priority to US17/729,232 priority patent/US20220367628A1/en
Application granted granted Critical
Publication of CN113257920B publication Critical patent/CN113257920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

公开了一种带支撑部的纳米线/片器件及其制造方法及包括该纳米线/片器件的电子设备。根据实施例，该纳米线/片器件可以包括：衬底；衬底上在第一方向上彼此相对的第一源/漏层与第二源/漏层；与衬底的表面间隔开、分别从第一源/漏层延伸到第二源/漏层、且在横向上相邻的第一纳米线/片和第二纳米线/片；连接在第一纳米线/片与第二纳米线/片之间的第一支撑部分；以及沿与第一方向相交的第二方向延伸以围绕第一纳米线/片和第二纳米线/片的栅堆叠。

Description

带支撑部的纳米线/片器件及其制造方法及电子设备
技术领域
本公开涉及半导体领域，具体地，涉及带支撑部的纳米线/片器件及其制造方法以及包括这种纳米线/片器件的电子设备。
背景技术
纳米线或纳米片(以下简称为“纳米线/片”)器件，特别是基于纳米线/片的全环绕栅(GAA)金属氧化物半导体场效应晶体管(MOSFET)，能很好地控制短沟道效应，并实现器件的进一步微缩。然而，随着不断小型化，难以避免纳米线/片在制造过程中相互粘连。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种带支撑部的纳米线/片器件及其制造方法以及包括这种纳米线/片器件的电子设备。
根据本公开的一个方面，提供了一种纳米线/片器件，包括：衬底；衬底上在第一方向上彼此相对的第一源/漏层与第二源/漏层；与衬底的表面间隔开、分别从第一源/漏层延伸到第二源/漏层、且在横向上相邻的第一纳米线/片和第二纳米线/片；连接在第一纳米线/片与第二纳米线/片之间的第一支撑部分；以及沿与第一方向相交的第二方向延伸以围绕第一纳米线/片和第二纳米线/片的栅堆叠。
根据本公开的另一方面，提供了一种制造纳米线/片器件的方法，包括：在衬底上形成与衬底间隔开的纳米线/片限定层；在纳米线/片限定层在第一方向上的相对两侧形成与纳米线/片限定层相接的第一源/漏层和第二源/漏层；将纳米线/片限定层构图为包括以下部分的图案：分别从第一源/漏层延伸到第二源/漏层的第一纳米线/片和第二纳米线/片，以及连接在第一纳米线/片与第二纳米线/片之间的第一支撑部分；以及在衬底上形成沿与第一方向相交的第二方向延伸且围绕第一纳米线/片和第二纳米线/片的栅堆叠。
根据本公开的另一方面，提供了一种电子设备，包括上述纳米线/片器件。
根据本公开的实施例，可以在纳米线/片之间设置支撑部分，以抑制纳米线/片在制造过程中相互粘连，特别是在栅长大于50nm的情况下。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至16(d)示出了根据本公开实施例的制造纳米线/片器件的流程中部分阶段的示意图，
其中，图2(a)、4(a)、14(a)、14(b)、14(c)是俯视图，其中图2(a)中示出了AA′线、BB′线、CC′线、DD′线的位置，
图1、2(b)、3(a)、4(b)、5、6、7(a)、8、9(a)、10(a)、11(a)、12(a)、13(a)、15(a)、16(a)是沿AA′线的截面图，
图2(c)、3(b)、7(b)、9(b)、10(b)、11(b)、12(b)、13(b)、15(b)、16(b)是沿BB′线的截面图，
15(c)、16(c)是沿CC′线的截面图，
15(d)、16(d)是沿DD′线的截面图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种纳米线/片器件。具体地，器件可以包括一个或多个纳米线或纳米片，以用作沟道。纳米线/片可以相对于衬底悬空，且可以实质上平行于衬底的表面延伸。纳米线/片可以在第一方向上彼此相对的源/漏层之间延伸。源/漏层可以包括与纳米线/片不同的半导体材料，以便实现应力工程。另外，栅堆叠可以沿与第一方向相交(例如，垂直)的第二方向延伸以与各纳米线/片相交，并因此可以围绕各纳米线/片的外周，从而形成全环绕栅(GAA)结构。
根据本公开的实施例，相邻特别是横向(例如，实质上平行于衬底表面的方向)上相邻的纳米线/片之间可以设置有支撑部分，以抑制它们在制造过程中相互粘连。另外，在竖直方向(例如，实质上垂直于衬底表面的方向)上，处于不同高度的纳米线/片可以实质上对准，且处于不同高度的支撑部分也可以实质上对准。
横向上相邻的纳米线/片可以由相同的半导体层(也称作“纳米线/片限定层”)得到，因此它们可以实质上共面。另外，它们之间的支撑部分也可以由该半导体层得到，并因此它们可以实质上共面，并可以是一体的。也即，这些纳米线/片及它们之间的支撑部分整体上可以是同一半导体层，该半导体层中可以形成有开口，以限定用作沟道的纳米线/片以及支撑部分。
这种半导体器件例如可以如下制造。可以在衬底上设置与衬底间隔开的一个或多个纳米线/片限定层(在多个的情况下，彼此间隔开)。可以基于纳米线/片限定层进行器件制作。例如，可以形成伪栅并在伪栅的侧壁上形成侧墙。纳米线/片限定层的端部可以穿过侧墙而露出。在纳米线/片限定层的端部，可以形成与纳米线/片限定层相接的源/漏层。可以通过替代栅工艺，将伪栅替换为栅堆叠。根据本公开的实施例，在替代栅工艺中将伪栅去除之后，可以将纳米线/片限定层构图为设计的两个或更多纳米线/片以及它们之间的支撑部分。之后，再在侧墙内侧由于伪栅的去除而留下的栅槽中形成栅堆叠，栅堆叠可以围绕这些纳米线/片(以及它们之间的支撑部分)。
为设置与衬底间隔开的纳米线/片限定层，可以在衬底上形成一个或多个栅限定层以及一个或多个纳米线/片限定层交替设置的堆叠。另外，考虑到电隔离，在该堆叠下方可以设置隔离部限定层。这些栅限定层、纳米线/片限定层和隔离部限定层可以通过外延生长而形成在衬底上。可以将该堆叠构图为沿第一方向延伸。在该构图步骤中，可以对隔离部限定层也进行构图。于是，隔离部限定层可以自对准于纳米线/片限定层。至此，栅限定层也呈沿第一方向延伸的形状。为形成全围绕栅，还可以形成另一栅限定层，并将其构图为沿第二方向延伸的条形。可以条形的另一栅限定层为掩模，对下方的纳米线/片限定层以及栅限定层进行构图。于是，该条形的另一栅限定层与其他栅限定层一起构成了沿第二方向延伸的伪栅，纳米线/片限定层被构图为与伪栅自对准且被伪栅围绕。在该构图步骤中，可以对隔离部限定层也进行构图。于是，隔离部限定层可以自对准于纳米线/片限定层。
为形成自对准的侧墙，可以对伪栅进行选择性刻蚀，使其侧壁相对于纳米线/片的侧壁向内凹入，并在如此形成的凹入中形成侧墙。
本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离，导电材料用于形成电极、互连结构等)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。
图1至16(d)示出了根据本公开实施例的制造纳米线/片器件的流程中部分阶段的示意图。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底如Si晶片为例进行描述。
在衬底1001中，可以形成阱区，如图1中的虚线所示。例如，如果要在衬底1001上形成n型器件，则可以形成p型掺杂的阱区；而如果要在衬底1001上形成n型器件，则可以形成n型掺杂的阱区。阱区的掺杂浓度可以为约1E17-1E19cm-3。
在衬底1001上，可以形成隔离部限定层1003，用于限定随后将要形成的隔离部的位置。在隔离部限定层1003上，可以形成刻蚀停止层1005。刻蚀停止层1005可以在随后对隔离部限定层1003进行刻蚀时设定停止位置，特别是在隔离部限定层1003与之后形成的栅限定层(例如，10071、10072、10073)之间不具备刻蚀选择性或刻蚀选择性较低的情况下。或者，在隔离部限定层1003与之后形成的栅限定层之间具备刻蚀选择性的情况下，可以省略刻蚀停止层1005。
在刻蚀停止层1005上，可以形成栅限定层10071、10072、10073和纳米线/片限定层10091、10092交替设置的堆叠。栅限定层10071、10072、10073可以限定随后将要形成的栅堆叠的位置，纳米线/片限定层10091、10092可以限定随后将要形成的纳米线/片的位置。在该堆叠中，最上层可以是栅限定层10073，从而各纳米线/片限定层10091、10092在上下方均被栅限定层覆盖，以便随后形成全围绕栅配置。在该示例中，形成了两个纳米线/片限定层10091、10092，并因此在最终的器件中形成两层纳米线/片。但是，本公开不限于此，可以根据最终要形成的纳米线/片的层数(可以为一个或多个)，确定要形成的纳米线/片限定层的数目以及相应地确定要形成的栅限定层的数目。
隔离部限定层1003、刻蚀停止层1005以及栅限定层10071、10072、10073和纳米线/片限定层10091、10092可以是通过例如外延生长而在衬底1001上形成的半导体层。于是，纳米线/片限定层10091、10092可以具有良好的晶体质量，并可以是单晶结构，以便随后提供单晶的纳米线/片以用作沟道。这些半导体层之中相邻的半导体层之间可以具有刻蚀选择性，以便随后能够被不同地处理。例如，刻蚀停止层1005以及纳米线/片限定层10091、10092可以包括Si，而隔离部限定层1003以及栅限定层10071、10072、10073可以包括SiGe(Ge的原子百分比例如为约10％至40％，且可以逐渐变化以降低缺陷)。各半导体层可以具有实质上均匀的厚度，从而与衬底1001的表面大致平行延伸。例如，隔离部限定层1003的厚度可以为约30nm至80nm，刻蚀停止层1005的厚度可以为约3nm至15nm，纳米线/片限定层10091、10092的厚度可以为约5nm至15nm，栅限定层10071的厚度可以为约30nm至80nm，栅限定层10072的厚度可以为约20nm至40nm，栅限定层10073的厚度可以为约30nm至50nm。这里，纳米线/片限定层10091与10092之间的栅限定层10072可以相对较薄，而纳米线/片限定层10091、10092上、下侧的栅限定层10071、10073可以相对较厚。
接下来，可以构图纳米线/片。例如，如图2(a)、2(b)和2(c)所示，可以在上述堆叠上形成掩模如光刻胶1010，通过光刻将光刻胶1010构图为片状或线形。光刻胶1010的图案可以根据最终需要形成的沟道的形状和尺寸来确定，这将根据以下描述而进一步明了。然后，可以光刻胶1010为掩模，通过例如反应离子刻蚀(RIE)，依次选择性刻蚀衬底1001上的各层，刻蚀可以停止于衬底1001。RIE可以沿竖直方向进行。这样，衬底1001上的各层被构图为与光刻胶1010相应的预备纳米线或纳米片。之后，可以去除光刻胶1010。
为电隔离的目的，如图3(a)和3(b)所示，可以在衬底1001上形成隔离部1011，例如浅沟槽隔离(STI)。例如，STI 1011可以通过在衬底上淀积氧化物(例如，氧化硅)，对淀积的氧化物进行平坦化处理例如化学机械抛光(CMP)，并对平坦化后的氧化物例如通过湿法刻蚀或者气相或干法刻蚀等进行回蚀来形成。另外，在衬底1001上已构图为纳米线/片形式的半导体层的表面上，可以通过例如淀积，形成一薄刻蚀停止层1011′(例如，厚度为约1nm至5nm)。在此，刻蚀停止层1011′可以同样包括氧化物，且因此被示出为与STI 1011一体的薄层。
如上所述，栅限定层10071、10072、10073位于纳米线/片限定层10091、10092上、下两侧，为形成全环绕栅，还可以在图3(b)所示取向下的左右两侧形成另一栅限定层。例如，如图4(a)和4(b)所示，可以在STI 1011以及刻蚀停止层1011′上形成栅限定层1013。例如，栅限定层1013可以通过淀积与之前的栅限定层10071、10072、10073基本上相同或类似的材料(从而具有基本上相同或相似的刻蚀选择性，以便一起处理)，并对淀积的材料进行平坦化处理如CMP来形成。在该示例中，栅限定层1013可以包括Ge原子百分比与栅限定层10071、10072、10073基本上相同或类似的SiGe。
在栅限定层1013上，可以通过例如淀积，形成硬掩模层1015，以便于构图。例如，硬掩模层1015可以包括氮化物(例如，氮化硅)。
可以将栅限定层10071、10072、10073、1013构图为沿与预备纳米线/片的延伸方向(例如，图4(a)中纸面内的水平方向)相交(例如，垂直)的方向(例如，图4(a)中纸面内的竖直方向)延伸的伪栅。例如，可以在硬掩模层1015上形成光刻胶1017，并通过光刻将光刻胶1017构图为沿该方向延伸的条形。然后，可以光刻胶1017为掩模，通过例如RIE，依次对衬底1001上STI 1011所围绕的各层进行选择性刻蚀，刻蚀可以停止于衬底1001。结果，栅限定层10071、10072、10073、1013整体上呈条状，并可以一起称作“伪栅”。该伪栅围绕各纳米线/片限定层10091、10092的外周，从而随后可以形成全围绕栅结构。纳米线/片限定层10091、10092可以自对准于伪栅。之后，可以去除光刻胶1017。
另外，如图4(b)所示，在伪栅两侧，留下的STI 1011a露出了衬底1001的表面，这些露出的表面可以有助于随后生长源/漏层。另外，在隔离部限定层1003在伪栅延伸方向(图4(b)中垂直于纸面的方向)上的相对两侧，STI 1011a可以与隔离部限定层1003相接，且可以自对准于伪栅而延伸(参见图7(b))。
考虑栅空间的限定以及栅与源/漏之间的隔离，可以在伪栅的侧壁上形成侧墙。为保证各纳米线/片限定层10091、10092上下的栅长相同，在此可以利用自对准技术来形成侧墙。例如，如图5所示，可以相对于纳米线/片限定层10091、10092(在该示例中，Si)，选择性刻蚀栅限定层10071、10072、10073、1013(在该示例中，SiGe)，使其侧壁相对于硬掩模层1015的侧壁或者纳米线/片限定层10091、10092的侧壁在横向上向内凹入一定深度，例如约3nm至25nm。栅限定层10071、10072、10073、1013各自的凹入深度可以实质上相同，且在左右两侧的凹入深度可以实质上相同。例如，可以使用原子层刻蚀(ALE)来实现良好的刻蚀控制。在该示例中，隔离部限定层1003同样为SiGe，因此也可以凹入实质上相同的深度。于是，刻蚀后栅限定层10071、10072、10073、1013(以及隔离部限定层1003)相应的侧壁可以实质上共面。
在如此形成的凹入中，可以形成侧墙。如图6所示，可以通过例如淀积，在衬底1001上形成一定厚度的电介质材料层1019。淀积的电介质材料层1019的厚度足以填满上述凹入，例如为约3nm至15nm。例如，电介质材料层1019可以包括SiC等。
之后，如图7(a)和7(b)所示，可以通过例如竖直方向的RIE，对电介质材料层1019进行选择性刻蚀，使其留于上述凹入中，从而形成侧墙1019′。侧墙1019′的侧壁可以与硬掩模层1015的侧壁(以及纳米线/片限定层10091、10092的侧壁)实质上共面。
如图7(a)和7(b)所示，在与伪栅的延伸方向(图7(a)中垂直于纸面的方向)相交(例如，垂直)的方向(图7(a)中纸面内的水平方向)上，各纳米线/片限定层10091、10092的侧壁暴露于外(且可以与硬掩模层的侧壁实质上共面)。如图8所示，可以暴露的纳米线/片限定层10091、10092的侧壁(以及暴露的衬底1001的表面)为种子，通过例如选择性外延生长，形成源/漏层1021。源/漏层1021可以形成为与所有纳米线/片限定层10091、10092的暴露侧壁相接。源/漏层1021可以包括各种合适的半导体材料。为增强器件性能，源/漏层1021可以包含晶格常数与纳米线/片限定层10091、10092不同的半导体材料，以向其中将形成沟道区的纳米线/片限定层10091、10092施加应力。例如，对于n型器件，源/漏层1021可以包括Si：C(C原子百分比例如为约0.1％至3％)，以施加拉应力；对于p型器件，源/漏层1021可以包括SiGe(Ge原子百分比例如为约20％至80％)，以施加压应力。另外，源/漏层1021可以通过例如原位掺杂或离子注入，被掺杂为所需的导电类型(对于n型器件为n型掺杂，对于p型器件为p型掺杂)。
在图8所示的实施例中，从纳米线/片限定层10091、10092的侧壁生长的源/漏层与从衬底1001的表面生长的源/漏层相接。这有助于散热或增强沟道中的应力，进而提高器件性能。或者，从纳米线/片限定层10091、10092的侧壁生长的源/漏层与从衬底1001的表面生长的源/漏层可以彼此间隔开。
接下来，可以进行替代栅工艺。
例如，如图9(a)和9(b)所示，可以在衬底1001上形成层间电介质层1023。例如，可以通过淀积氧化物，对淀积的氧化物进行平坦化处理如CMP，并回蚀平坦化后的氧化物，来形成层间电介质层1023。层间电介质层1023可以露出硬掩模层1015，但覆盖源/漏层1021。之后，可以通过选择性刻蚀，去除硬掩模层1015，以露出栅限定层1013。
为进行替代栅工艺，应该将伪栅即所有的栅限定层10071、10072、10073、1013都去除，并替换为栅堆叠。在此，考虑到最下方的栅限定层10071下方的隔离部的形成，可以先对隔离部限定层1003进行处理，具体地，替换为隔离部。为此，可以形成到隔离部限定层1003的加工通道。
例如，可以通过选择性刻蚀，使栅限定层1013的高度降低至顶面低于隔离部限定层1003的顶面，但仍然保持有一定厚度，以便随后形成的掩模层(参见图10(a)和10(b)中的1025)能遮蔽隔离部限定层1003顶面上方的所有栅限定层10071、10072、10073，同时能够将隔离部限定层1003露出。例如，可以使用ALE，以便很好地控制刻蚀深度。在此，由于刻蚀停止层1011′的存在，其他栅限定层10071、10072、10073可以不受影响。
然后，如图10(a)和10(b)所示，可以在栅限定层1013上形成掩模层例如光刻胶1025。可以通过光刻，将光刻胶1025构图为沿着纳米线/片限定层10091、10092的延伸方向延伸的条形，并可以遮蔽纳米线/片限定层10091、10092以及栅限定层10071、10072、10073的外表面(之间夹有刻蚀停止层1011′)。由于栅限定层1013的存在，隔离部限定层1003的一部分表面未被光刻胶1025遮蔽。之后，可以通过选择性刻蚀，依次去除栅限定层1013，去除由于栅限定层1013的去除而露出的刻蚀停止层1011′的部分，去除由于刻蚀停止层1011′的该部分的去除而露出的隔离部限定层1003。于是，在刻蚀停止层1005下方形成了空隙。由于隔离部限定层1003与上方的各纳米线/片限定层、栅限定层通过相同的硬掩模层来限定，故而隔离部限定层1003与上方的各纳米线/片限定层、栅限定层在竖直方向上对准，且因此由于隔离部限定层1003的去除而导致的空隙可以自对准于上方的各纳米线/片限定层、栅限定层。之后，可以去除光刻胶1025。
在该示例中，刻蚀停止层1005也为半导体材料且连接在相对的源/漏层之间，这会导致漏电路径。为此，如图11(a)和11(b)所示，可以通过选择性刻蚀，例如使用TMAH溶液的湿法腐蚀，在相对的源/漏层之间切断刻蚀停止层1005。可以保留刻蚀停止层1005的端部，以免影响两侧的源/漏层。另一方面，留下的刻蚀停止层1005的端部可以没有伸出到侧墙内侧，以免与侧墙内侧的栅限定层(随后被替换为栅堆叠)相接触。也即，留下的刻蚀停止层1005的内侧壁相对于侧墙的内侧壁可以凹入。由于从中部开始刻蚀，因此留下的刻蚀停止层1005的相对端部可以基本上对称。另外，在该示例中，刻蚀停止层1005和衬底1001均包括硅，于是衬底1001也可以刻蚀掉一部分(图中未示出)。于是，最下方的栅限定层10071与衬底1001之间的空隙可以增大，但仍然可以保持与上方的各纳米线/片限定层、栅限定层实质上对准。
如图12(a)和12(b)所示，可以在如此形成的空隙中填充电介质材料例如低k电介质材料，以形成隔离部1027。隔离部1027的材料可以相对于STI 1011a和层间电介质层1023具备刻蚀选择性，例如氮氧化物(例如，氮氧化硅)。例如，可以通过在衬底1001上淀积足够的氮氧化物，并回蚀如RIE所淀积的氮氧化物，来形成隔离部1027。如此形成的隔离部1027可以自对准于上方的各纳米线/片限定层、栅限定层。
接下来，如图13(a)和13(b)所示，可以通过选择性刻蚀，去除薄的刻蚀停止层1011′，以露出栅限定层10071、10072、10073，并进一步通过选择性刻蚀，去除栅限定层10071、10072、10073。于是，在侧墙1019′内侧，STI 1011a和隔离部1027上方，形成了栅槽(对应于各栅限定层10071、10072、10073、1013原先所占据的空间)。
纳米线/片限定层10091、10092在这些栅槽中露出。可以从纳米线/片限定层10091、10092中的每一个限定多于一个的纳米线/片，以实现更高密度的纳米线/片。
例如，如图14(a)所示，可以形成光刻胶1029，并通过光刻将其构图为这样的图案：遮蔽纳米线/片限定层10091、10092中将要作为器件沟道区的部分N1、N2(由于这些部分最终将呈纳米线/片的形式，因此也可以称为纳米线/片N1、N2)以及纳米线/片N1与N2之间的连接部分S。纳米线/片N1、N2可以连接在相对两侧(图14(a)中纸面内水平方向上的左右两侧)的源/漏层1021之间，纳米线/片N1、N2中可以形成源/漏层1021中所形成的源/漏区之间的导电通道(或者说，沟道)。连接部分S连接在纳米线/片N1与N2之间，可以支撑纳米线/片N1、N2，以例如防止纳米线/片N1与N2在制作过程中彼此粘接。因此，连接部分S也可以称为支撑部分。在此，支撑部分S连接在纳米线/片N1、N2各自的大致中部之间。
也即，可以从单个纳米线/片限定层限定出两个(或更多)纳米线/片。与直接形成分别与纳米线/片N1、N2相对应的两个(或更多)纳米线/片限定层的情形相比，纳米线/片N1、N2可以更加靠近，从而实现更高密度。
例如，纳米线/片N1、N2之间的最小间隔(如图14(a)中竖直方向上的带箭头线段所示)可以为约5nm-30nm，支撑部分S的宽度(图14(a)中纸面内水平方向上的尺度)可以为约5nm-15nm。
纳米线/片以及它们之间的支撑部分的布局不限于图14(a)的示例。
例如，如图14(b)所示，可以形成光刻胶1029′，并将其构图为这样的图案：遮蔽纳米线/片N1、N2以及纳米线/片N1与N2之间的支撑部分S1、S2。在此，支撑部分S1、S2分别设于纳米线/片N1、N2各自的端部之间。类似地，纳米线/片N1、N2之间的最小间隔(如图14(b)中竖直方向上的带箭头线段所示)可以为约5nm-30nm。
又如，如图14(c)所示，可以形成光刻胶1029″，并将其构图为这样的图案：遮蔽纳米线/片限定层10091、10092，并形成有开口以露出纳米线/片限定层10091、10092的一部分或一些部分。可以通过调整开口的大小和/或间隔来优化器件性能，例如导通电流、功耗等。例如，如图14(c)中的带箭头线段所示，开口之间的间隔可以为约5nm-20nm。
注意，在图14(c)的示例中，纳米线/片限定层10091、10092的尺寸与图14(a)和14(b)中不同。
另外，通过光刻胶中的开口而随后在纳米线/片限定层10091、10092中限定的开口，可以提供额外的沟道面和晶体面选择，以增强器件性能如导通电流等。在图14(a)至14(c)的示例中，光刻胶1029、1029′、1029″中的开口具有沿(伪)栅延伸方向(图14(a)至14(c)中纸面内的竖直方向)的边以及沿与(伪)栅延伸方向垂直的方向(图14(a)至14(c)中纸面内的水平方向)的边。例如，可以改变开口的形状，使其至少部分边相对于这些方向成角度，以提供不同的取向。
以下，为方便起见，以图14(a)的情形为例进行描述。
如图15(a)至15(d)所示，可以光刻胶1029作为掩模，通过选择性刻蚀如RIE(可以停止于隔离部1027)，将纳米线/片限定层10091、10092构图为与光刻胶1029相对应的图案。于是，纳米线/片限定层10091、10092各自可以包括在相对两侧的源/漏层之间延伸的纳米线/片N1、N2以及纳米线/片N1、N2之间的支撑部分S。之后，可以去除光刻胶1029。
具体地，在图14(a)的光刻胶1029的情况下，构图后的纳米线/片限定层10091、10092各自在俯视图中呈工字形(相当于纳米线/片限定层10091、10092各自在相对的两边中部具有开口)。
另外，在图14(b)的光刻胶1029′的情况下，构图后的纳米线/片限定层10091、10092各自在俯视图中呈口字形(相当于纳米线/片限定层10091、10092各自在中心具有开口)。
另外，在图14(c)的光刻胶1029″的情况下，构图后的纳米线/片限定层10091、10092各自在俯视图中呈具有多个开口的片状。
在该示例中，如图15(c)和15(d)所示，纳米线/片N1、N2的截面的维度远小于其延伸长度，因此纳米线/片N1、N2可以呈纳米线的形式。但是，本公开不限于此。例如，纳米线/片N1、N2的截面中至少一个维度可以与其延伸长度相当或接近，从而纳米线/片N1、N2可以呈纳米片的形式。
如图16(a)至16(d)所示，在栅槽中，可以依次形成栅介质层1033和栅电极1035，得到最终的栅堆叠。例如，栅介质层1033可以包括高k栅介质如HfO2，厚度为约2nm-10nm；栅电极1035可以包括功函数调节层如TiN、TiAlN、TaN等以及栅导体层如W、Co、Ru等。在形成高k栅介质之前，还可以形成界面层，例如通过氧化工艺或淀积如原子层淀积(ALD)形成的氧化物，厚度为约0.3nm-2nm。
根据实施例的纳米线/片器件可以包括与衬底1001间隔开的一个或多个层级的纳米线/片，每一层级的纳米线/片可以包括两个或更多的纳米线/片N1、N2。各层级的纳米线/片N1与N2之间可以通过支撑部分S连接，且各层级的纳米线/片N1、N2以及支撑部分S可以实质上共面，且一体。栅堆叠可以围绕纳米线/片N1、N2(并可以围绕纳米线/片N1、N2以及支撑部分S的整体)，包括栅介质层1033和栅电极1035。
侧墙1019′可以形成在栅堆叠的侧壁上。侧墙1019′的内侧壁在竖直方向上可以实质上共面，从而可以提供实质上相同的栅长。另外，侧墙1019′的外侧壁在竖直方向上也可以共面，且可以与纳米线/片N1、N2的相应侧壁共面。
该纳米线/片器件还可以包括隔离部1027。如上所述，隔离部1027可以自对准于栅堆叠或者纳米片N1、N2，于是隔离部1027的各侧壁的至少一部分可以与上方的栅堆叠的相应侧壁在竖直方向上对准。例如，如图16(a)和16(c)所示，隔离部1027在纳米线/片延伸方向(图中纸面内的水平方向)上的相对侧壁各自的至少中部与相应栅堆叠的侧壁可以在竖直方向上对准。另外，如图15(b)和15(d)所示，隔离部1027在栅延伸方向(图中纸面内的水平方向)上的相对侧壁各自的至少上部与相应栅堆叠的侧壁(在栅堆叠与纳米线/片之间的界面处)可以在竖直方向上对准。隔离部1027各侧壁中与栅堆叠的相应侧壁不共面的部分(如果存在的话；这些部分由于工艺导致，根据工艺不同，也可能不存在)也可以与栅堆叠的相应侧壁保持实质上共形延伸。
侧墙1019′也可以形成在隔离部1027的侧壁上。隔离部1027的上部可以介于侧墙1019′的上下部分之间，但没有伸出超过侧墙1019′的外侧壁。
如上所述，隔离部1027与纳米线/片N1、N2在竖直方向上对准。另外，如图15(b)和15(d)所示，隔离部1027在栅延伸方向(图中纸面内的水平方向)上的相对两侧与STI 1011a相接，从而栅堆叠通过隔离部1027与STI 1011a两者与衬底相隔离。
根据本公开实施例的纳米线/片器件可以应用于各种电子设备。例如，可以基于这样的纳米线/片器件形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述纳米线/片器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、个人计算机(PC)、平板电脑、人工智能设备、可穿戴设备或移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (18)

1.一种纳米线/片器件，包括：
衬底；
所述衬底上在第一方向上彼此相对的第一源/漏层与第二源/漏层；
与所述衬底的表面间隔开、分别从所述第一源/漏层延伸到所述第二源/漏层、且在横向上相邻的第一纳米线/片和第二纳米线/片；
在所述第一纳米线/片与所述第二纳米线/片之间横向延伸并连接到所述第一纳米线/片和所述第二纳米线/片的第一支撑部分；以及
沿与第一方向相交的第二方向延伸以围绕所述第一纳米线/片和所述第二纳米线/片的栅堆叠，
其中，所述栅堆叠在所述第一支撑部分的上表面、下表面和侧壁上延伸。
2.根据权利要求1所述的纳米线/片器件，其中，所述第一纳米线/片与所述第二纳米线/片实质上共面。
3.根据权利要求1所述的纳米线/片器件，其中，所述第一纳米线/片、所述第二纳米线/片与所述第一支撑部分实质上共面。
4.根据权利要求1至3中任一项所述的纳米线/片器件，其中，所述第一纳米线/片、所述第二纳米线/片与所述第一支撑部分成一体。
5.根据权利要求4所述的纳米线/片器件，其中，所述第一纳米线/片、所述第二纳米线/片与所述第一支撑部分在俯视图中整体上呈其中形成有开口的片状。
6.根据权利要求5所述的纳米线/片器件，其中，所述第一纳米线/片、所述第二纳米线/片与所述第一支撑部分在俯视图中整体上呈“工”字形或“口”字形。
7.根据权利要求5所述的纳米线/片器件，其中，具有多个所述开口，各开口之间的最小间隔在5nm至20nm之间。
8.根据权利要求5所述的纳米线/片器件，其中，所述衬底上具有多个所述纳米线/片器件，其中至少一些纳米线/片器件各自的所述开口在数量、形状、尺寸和布局中至少一方面不同。
9.根据权利要求4所述的纳米线/片器件，其中，所述栅堆叠围绕所述第一纳米线/片、所述第二纳米线/片与所述第一支撑部分的整体。
10.根据权利要求1至3中任一项所述的纳米线/片器件，其中，所述第一纳米线/片与所述第二纳米线/片之间的最小间隔在5nm至30nm之间。
11.根据权利要求1至3中任一项所述的纳米线/片器件，其中，所述第一支撑部分的宽度在5nm至15nm之间。
12.根据权利要求1至3中任一项所述的纳米线/片器件，还包括：
与所述衬底的表面间隔开、分别从所述第一源/漏层延伸到所述第二源/漏层、且在横向上相邻的第三纳米线/片和第四纳米线/片；
连接在所述第三纳米线/片与所述第四纳米线/片之间的第二支撑部分，
其中，所述第三纳米线/片和所述第四纳米线/片分别与所述第一纳米线/片和所述第二纳米线/片在竖直方向上实质上对准，所述第二支撑部分与所述第一支撑部分在竖直方向上实质上对准，
其中，所述栅堆叠还围绕所述第三纳米线/片和所述第四纳米线/片。
13.一种制造纳米线/片器件的方法，包括：
在衬底上形成与所述衬底间隔开的纳米线/片限定层；
在所述纳米线/片限定层在第一方向上的相对两侧形成与所述纳米线/片限定层相接的第一源/漏层和第二源/漏层；
将所述纳米线/片限定层构图为包括以下部分的图案：分别从所述第一源/漏层延伸到所述第二源/漏层的第一纳米线/片和第二纳米线/片，以及在所述第一纳米线/片与所述第二纳米线/片之间横向延伸并连接到所述第一纳米线/片和所述第二纳米线/片的第一支撑部分；以及
在所述衬底上形成沿与所述第一方向相交的第二方向延伸且围绕所述第一纳米线/片和所述第二纳米线/片的栅堆叠，
其中，所述栅堆叠在所述第一支撑部分的上表面、下表面和侧壁上延伸。
14.根据权利要求13所述的方法，其中，在衬底上形成与所述衬底间隔开的纳米线/片限定层包括：
在所述衬底上形成与所述衬底间隔开且沿所述第一方向延伸的纳米线/片限定层；
在所述衬底上形成与所述第二方向延伸且围绕所述纳米线/片限定层的伪栅；
以所述伪栅为掩模，对所述纳米线/片限定层构图。
15.根据权利要求14所述的方法，还包括：
在所述伪栅的侧壁上形成侧墙，其中，在形成所述侧墙之后形成所述第一源/漏层和所述第二源/漏层；
去除所述伪栅，其中，在去除所述伪栅之后对所述纳米线/片限定层构图，并在由于所述伪栅的去除而在所述侧墙内侧留下的空间中形成所述栅堆叠。
16.根据权利要求14所述的方法，其中，
形成纳米线/片限定层包括：
在衬底上形成隔离部限定层；
在所述隔离部限定层上形成一个或多个栅限定层以及一个或多个纳米线/片限定层交替设置的堆叠；
将所述堆叠和所述隔离部限定层构图为沿所述第一方向延伸，形成伪栅包括：
在所述衬底上形成另一栅限定层以覆盖所述堆叠和所述隔离部限定层；
将所述另一栅限定层构图为沿所述第二方向延伸的条形；以及
以条形的所述另一栅限定层为掩模，对所述堆叠构图，其中，所述栅限定层和所述另一栅限定层构成所述伪栅。
17.一种电子设备，包括如权利要求1至12中任一项所述的纳米线/片器件。
18.根据权利要求17所述的电子设备，其中，所述电子设备包括智能电话、个人计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
CN202110477578.6A 2021-04-29 2021-04-29 带支撑部的纳米线/片器件及其制造方法及电子设备 Active CN113257920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110477578.6A CN113257920B (zh) 2021-04-29 2021-04-29 带支撑部的纳米线/片器件及其制造方法及电子设备
US17/729,232 US20220367628A1 (en) 2021-04-29 2022-04-26 Nanowire/nanosheet device with support portion, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110477578.6A CN113257920B (zh) 2021-04-29 2021-04-29 带支撑部的纳米线/片器件及其制造方法及电子设备

Publications (2)

Publication Number Publication Date
CN113257920A CN113257920A (zh) 2021-08-13
CN113257920B true CN113257920B (zh) 2024-03-08

Family

ID=77223285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110477578.6A Active CN113257920B (zh) 2021-04-29 2021-04-29 带支撑部的纳米线/片器件及其制造方法及电子设备

Country Status (2)

Country Link
US (1) US20220367628A1 (zh)
CN (1) CN113257920B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088482A (ja) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst ナノワイヤ素子の製造方法
CN103857437A (zh) * 2012-01-27 2014-06-11 延世大学校产学协力团 包括纳米线和支撑层的神经元件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088288B2 (en) * 2019-09-13 2021-08-10 International Business Machines Corporation Stacked-nanosheet semiconductor structures with support structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088482A (ja) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst ナノワイヤ素子の製造方法
CN103857437A (zh) * 2012-01-27 2014-06-11 延世大学校产学协力团 包括纳米线和支撑层的神经元件

Also Published As

Publication number Publication date
CN113257920A (zh) 2021-08-13
US20220367628A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN111584486B (zh) 具有交错结构的半导体装置及其制造方法及电子设备
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
CN111048588B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN111106176B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
CN112018184B (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
CN111463287B (zh) 半导体器件及其制造方法及包括其的电子设备
WO2018090425A1 (zh) 具有连续侧墙的半导体设置及其制造方法
CN110993681B (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN111063728B (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN111106165B (zh) U形沟道半导体器件及其制造方法及包括其的电子设备
CN115566071A (zh) 带侧墙的c形沟道部半导体器件及其制造方法及电子设备
CN113257920B (zh) 带支撑部的纳米线/片器件及其制造方法及电子设备
US11616150B2 (en) Semiconductor device with C-shaped channel portion and electronic apparatus including the same
WO2021213115A1 (zh) 具有u形结构的半导体器件及其制造方法及电子设备
CN111063684B (zh) 具有c形有源区的半导体装置及包括其的电子设备
WO2018059108A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN112018186B (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
US20230317838A1 (en) Nanowire/nanosheet device having self-aligned isolation portion and method of manufacturing the same, and electronic apparatus
CN111063683B (zh) 具有u形沟道的半导体装置及包括其的电子设备
CN116666439B (zh) 具有连续栅长的竖直半导体器件及其制造方法及电子设备
US20220352335A1 (en) Nanowire/nanosheet device with support portion, method of manufacturing the same and electronic apparatus
CN114093949B (zh) 抑制gidl的mosfet及其制造方法及包括mosfet的电子设备
CN117374076A (zh) 3ds fet及其制造方法
TW202117820A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant