CN111868927B - 具水平存取线的自选择存储器阵列 - Google Patents

具水平存取线的自选择存储器阵列 Download PDF

Info

Publication number
CN111868927B
CN111868927B CN201980019827.8A CN201980019827A CN111868927B CN 111868927 B CN111868927 B CN 111868927B CN 201980019827 A CN201980019827 A CN 201980019827A CN 111868927 B CN111868927 B CN 111868927B
Authority
CN
China
Prior art keywords
dielectric material
memory
access
access lines
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980019827.8A
Other languages
English (en)
Other versions
CN111868927A (zh
Inventor
L·弗拉汀
F·佩里兹
A·皮罗瓦诺
R·L·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210904958.8A priority Critical patent/CN115376571A/zh
Publication of CN111868927A publication Critical patent/CN111868927A/zh
Application granted granted Critical
Publication of CN111868927B publication Critical patent/CN111868927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及具水平存取线的自选择存储器阵列。本发明描述用于具水平存取线的自选择存储器的方法、系统及装置。存储器阵列可包含在不同方向上延伸的第一存取线及第二存取线。举例来说，第一存取线可在第一方向上延伸，且第二存取线可在第二方向上延伸。在每一相交处，可存在多个存储器单元，且每一多个存储器单元可与自选择材料接触。此外，电介质材料可在至少一个方向上定位于第一多个存储器单元与第二多个存储器单元之间。每一单元群组(例如第一多个存储器单元及第二多个存储器单元)可分别与所述第一存取线及所述第二存取线中的一者接触。

Description

具水平存取线的自选择存储器阵列
交叉参考
本专利申请案主张弗拉丁(Fratin)等人在2019年2月22日申请的标题为“具水平存取线的自选择存储器阵列(SELF-SELECTING MEMORY ARRAY WITH HORIZONTAL ACCESSLINES)”的第PCT/US19/19126号PCT申请案的优先权，该PCT申请案主张弗拉丁等人在2019年3月18日申请的标题为“具水平存取线的自选择存储器阵列”的第15/925,536号美国专利申请案的优先权，所述申请案中的每一者让与其受让人，并且所述申请案中的每一者的全部内容以引用的方式明确并入本文中。
技术领域
本技术领域涉及具水平存取线的自选择存储器阵列。
背景技术
下文大体上涉及形成存储器阵列且更具体来说，下文涉及具水平存取线的自选择存储器阵列。
存储器装置广泛用于将信息存储于例如计算机、无线通信装置、摄像机、数字显示器及其类似者的各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态(通常由逻辑“1”或逻辑“0”表示)。在其它系统中，可存储两个以上状态。为存取存储信息，电子装置的组件可读取或感测存储器装置中的存储状态。为存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，其包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、闪存、相变存储器(PCM)等等。存储器装置可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间维持其存储逻辑状态，即使缺少外部电源。易失性存储器装置(例如DRAM)会随时间推移损失其存储状态，除非其由外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构，但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，与其它非易失性及易失性存储器装置相比，FeRAM装置可具有改进性能。
改进存储器装置一般可包含增大存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保存、减少电力消耗或降低制造成本以及其它指标。存取操作可归因于位线与多个字线耦合而导致相邻选定存储器单元与未选定存储器单元之间的电压转移。此迁移可导致与存储器单元的后续读取相关的可靠性降低且在一些例子中可导致数据损失。
发明内容
描述一种存储器装置。在一些实例中，存储器装置可包含：多个第一存取线，其在第一方向上延伸；多个第二存取线，其在不同于所述第一方向的第二方向上延伸；第一多个存储器单元，其包括自选择材料，所述第一多个存储器单元与所述多个第二存取线的第一存取线接触；第二多个存储器单元，其包括所述自选择材料，所述第二多个存储器单元与所述多个第二存取线的第二存取线接触；及电介质材料，其介于所述第一多个存储器单元与所述第二多个存储器单元之间，所述第一多个存储器单元及所述第二多个存储器单元定位于所述第一存取线与所述第二存取线之间。
描述一种方法。在一些实例中，所述方法可包含：形成包括第一电介质材料、第二电介质材料及第三电介质材料的堆叠；在第一方向上移除材料以在所述第一电介质材料、所述第二电介质材料及所述第三电介质材料中形成第一多个线路；在第二方向上移除材料以在所述第一电介质材料中形成第二多个线路；形成与所述第一电介质材料接触的多个第一存取线；以及沉积自选择材料以形成与多个第二存取线的至少一部分接触的多个存储器单元，所述多个第二存取线与所述自选择材料接触。
描述一种存储器装置。在一些实例中，所述存储器装置可包含：第一垂直存取线，其包括第一侧及与所述第一侧相对的第二侧；第一存储器单元，其包括第一自选择材料，所述第一存储器单元与所述第一侧耦合；电介质材料，其介于所述第一存储器单元与第二存储器单元之间，其中所述第二存储器单元包括第二自选择材料且与第二垂直存取线的第二侧耦合，所述第二垂直存取线的所述第二侧与所述第一垂直存取线的所述第一侧相对。
描述一种存储器装置。在一些实例中，所述存储器装置可包含：第一多个存储器单元及第二多个存储器单元，其定位于多个垂直存取线的第一垂直存取线的第一侧与所述多个垂直存取线的第二垂直存取线的第二侧之间，所述存储器单元中的每一者包括离散自选择材料段；电介质材料，其介于所述第一多个存储器单元与所述第二多个存储器单元之间，其中所述第一多个存储器单元与所述第一垂直存取线耦合且所述第二多个存储器单元与所述第二垂直存取线耦合。
描述一种形成存储器装置的方法。在一些实例中，形成所述存储器装置的所述方法可包含：形成包括第一电介质材料、第二电介质材料及第三电介质材料的堆叠；在第一方向上移除材料以在所述第一电介质材料、所述第二电介质材料及所述第三电介质材料中形成第一多个线路；在第二方向上移除材料以在所述第一电介质材料中形成第二多个线路；形成与所述第一电介质材料耦合的多个第一存取线；形成与所述多个第一存取线耦合的多个离散自选择材料段；及形成与所述多个离散自选择材料段中的每一者耦合的多个第二存取线，所述多个离散自选择材料段中的每一者定位于所述多个第二存取线的第一存取线的第一侧与所述多个第二存取线的第二存取线的第二侧之间。
附图说明
图1说明根据本发明的实例的支持具水平存取线的自选择存储器的存储器阵列的实例。
图2A及2B说明根据本发明的实例的包含水平存取线的实例自选择存储器阵列。
图3到6说明根据本发明的实例的包含水平存取线的实例自选择存储器阵列。
图7A到7E说明根据本发明的实例的形成包含水平存取线的自选择存储器阵列的实例方法。
图8A到8E说明根据本发明的实例的形成包含水平存取线的自选择存储器阵列的实例方法。
图9说明根据本发明的实例的包含支持具水平存取线的自选择存储器阵列的存储器阵列的系统的框图。
图10到13说明根据本发明的实例的形成具水平存取线的自选择存储器阵列的方法。
具体实施方式
选定及未选定存储器单元易受单元群组之间的电压转移影响。因此，存取操作可引起无用电压转移，其会导致读取存储器单元的存储逻辑状态时的可靠性降低。在一些实例中，电压转移可导致一或多个存储器单元的完全或部分数据损失。因此，防止或最小化相邻选定与未选定存储器单元之间的电压转移的架构可允许存取操作(例如读取操作)期间的可靠性提高，且可防止存储器单元的数据损失。
在第一实例中，存储器阵列可包含在不同方向上延伸的多个第一存取线及第二存取线。存取线可相交，从而导致包含多个存储器单元的三维存储器阵列。存储器单元可位于(例如直接位于、紧邻)每一相交处(例如在第一存取线与第二存取线的相交处)，且在一些情况中，可各自包含自选择材料。举例来说，第一存储器单元可存在于或紧邻第一多个存取线的第一存取线与第二多个存取线的第一存取线的相交处。且第二存储器单元可存在于第一存取线与第二多个存取线的第二存取线的相交处。如上文所描述，存储器单元中的每一者可包含自选择存储器。换句话说，每一存储器单元的自选择存储器可在线的相交处(例如第一存取线与第二存取线的相交处)与每一存取线接触，且可拥有影响与每一存储器单元相关的存取操作(例如从每一存储器单元读取及写入到每一存储器单元)的特定电阻性质。
在一些实例中，电介质材料可使第一多个存储器单元的第一存储器单元在至少一个方向(例如水平方向)上与第二多个存储器单元的第二存储器单元分离。通过在存储器单元之间包含电介质材料，每一存储器单元可与第一存取线及第二存取线接触。换句话说，可通过激活单个字线(例如第二存取线)及单个数字线(例如第一存取线)来仅选择一个存储器单元。因此，电介质材料的存在可隔离不同存储器单元(例如包含为不同多个存储器单元的部分)，否则不同存储器单元将经由共享存取线来连通。
在其它实例中，可形成存储器阵列。可通过首先形成三维材料堆叠(其可包含第一、第二及第三电介质材料)来形成存储器阵列。电介质材料可经形成(例如分层)使得第一电介质材料位于堆叠的第一侧(例如顶部)上且第三电介质材料位于堆叠的第二侧(例如底部)上。接着，可发生第一材料移除过程，从而导致在第一方向(例如“Y”方向)上蚀刻穿过至少第一电介质材料及第二电介质材料的多个线。随后，可发生第二材料移除过程，从而导致在第二方向(例如进出所描绘的页面(例如图7C)的“Z”方向)上蚀刻穿过第一电介质材料的多个线。此可导致蚀刻到堆叠中的正交线(例如通道)。
在一些实例中，存取线(例如上述第一存取线及第二存取线)可形成于正交线内。举例来说，可形成与第一电介质材料的剩余部分接触的第一多个存取线。可在形成第一多个存取线之后沉积自选择材料以形成多个存储器单元。随后，可形成与自选择存储器接触的多个第二存取线。类似于上述架构，以此方式形成存储器阵列可导致位于单个字线(例如第二存取线)与单个数字线(例如第一存取线)的相交处的存储器单元。因此，电介质材料的存在可隔离其它不同存储器单元(例如包含为不同群组或多个存储器单元的部分)，否则不同存储器单元将经由共享存取线来连通。
下文将在支持具水平存取线的自选择存储器的存储器阵列的背景下描述上文大体上介绍的本发明的进一步特征。参考与具水平存取线的自选择存储器相关的设备图、系统图、形成方法图及流程图来进一步说明及描述本发明的这些及其它特征。
图1说明根据本发明的实例的支持具水平存取线的自选择存储器的实例存储器阵列100。存储器阵列100还可称为存储器装置或电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。在一些实例中，存储器单元105可为自选择存储器单元。每一存储器单元105可编程以存储两个状态(表示为逻辑0及逻辑1)。在一些情况中，存储器单元105可经配置以存储两个以上逻辑状态。
存储器单元105可包含具有表示逻辑状态的可变及可配置电阻(例如可变及可配置阈值电压)的材料，其可称为存储器元件、存储器存储元件或自选择存储器存储元件。举例来说，具有结晶或非晶原子配置的材料可具有不同电阻。结晶状态可具有低电阻且在一些情况中，可称为“设置”状态。非晶状态可具有高电阻且可称为“复位”状态。因此，施加于存储器单元105的电压可导致取决于材料呈结晶或非晶状态的不同电流，且所得电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些情况中，不同内部状态可与阈值电压(即，超过阈值电压之后的电流)相关联。举例来说，自选择存储器可扩大不同编程状态之间的存储器单元的阈值电压的差异。因此，如果所施加的电压小于阈值电压，那么电流不会在存储器元件呈非晶(例如复位)状态时流动；如果存储器元件呈结晶(例如设置)状态，那么其可具有不同阈值电压且电流因此可响应于所施加的电压而流动。在一些实例中，设置状态中的存储器元件(例如具有低阈值电压)可不呈结晶状态，而是可呈非晶状态。
为编程具自选择存储器元件的存储器单元105，可将不同极性的编程脉冲施加于存储器单元105。举例来说，为编程逻辑“1”状态，可施加第一极性，而为编程逻辑“0”状态，可施加第二极性。第一极性及第二极性可为相反极性。为读取具自选择存储器存储元件的存储器单元105，可跨存储器单元105施加电压且所得电流或使电流开始流动的阈值电压可表示逻辑“1”或逻辑“0”状态。电荷、离子及/或元件拥挤于存储器存储元件的一端或另一端处会影响传导性质且因此影响阈值电压。在一些实例中，单元的阈值电压可取决于用于编程单元的极性。举例来说，使用极性来编程的自选择存储器单元可具有特定电阻性质且因此具有阈值电压。且可使用不同极性来编程所述自选择存储器单元，其可导致单元的不同电阻性质且因此导致不同阈值电压。因此，当编程自选择存储器单元时，单元内的元件可分离以引起离子迁移。离子可取决于给定单元的极性而朝向特定电极迁移。举例来说，在自选择存储器单元中，一些离子可朝向负电极迁移。接着，可通过跨单元施加电压以感测离子已朝向哪个电极迁移来读取存储器单元。
在其它情况中，存储器单元105可具有结晶及非晶区域的组合，其可导致可对应于不同逻辑状态(即，除逻辑1或逻辑0之外的状态)且可允许存储器单元105存储两个以上不同逻辑状态的中间电阻。如下文将论述，可通过加热(其包含熔化)存储器元件来设置存储器单元105的逻辑状态。
存储器阵列100可为三维(3D)存储器阵列，其中形成彼此上下叠置的二维(2D)存储器阵列。与2D阵列相比，此可增加可形成于单个裸片或衬底上的存储器单元的数目，其又可降低生产成本或提高存储器阵列的性能或两者。根据图1中所描绘的实例，存储器阵列100可包含两层存储器单元105且因此可被视为三维存储器阵列；然而，层数不限于为2。每一层可经对准或定位使得存储器单元105可跨每一层彼此大致对准以形成存储器单元堆叠145。替代地，举例来说，存储器阵列100可包含两层存储器单元105，其中第一层的节距可不同于第二层的节距。举例来说，第一层的节距可小于第二层的节距。
根据图1的实例，每一行存储器单元105可连接到存取线110，且每一列存储器单元105可连接到位线115。存取线110也可称为字线110，且位线115也可称为数位线115。字线110、位线115及数字线115可各自称为存取线。在不失理解或操作的情况下，参考字线及位线或其类似物可互换。字线110及位线115可大体上彼此垂直以产生存储器阵列100。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享例如数字线115的共同导线。即，数字线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极电子连通。在一些情况(未展示)中，每一阵列可自身具有存取线；举例来说，每一阵列可具有不与耦合到不同阵列的存取线共同的字线及数字线。其它配置是可能的；举例来说，第三层可与下层共享字线110。
在一些实例中，每一字线110可与多个存储器单元105连通。举例来说，第一多个存储器单元105可与多个第二存取线110(例如字线110)的第一存取线接触，且第二多个存储器单元105可与多个第二存取线110(例如字线110)的第二存取线接触。每一存储器单元105可进一步与第一存取线115(例如数字线)耦合(例如接触)且由电介质材料分离。因此，在一些实例中，第一多个存储器单元105及第二多个存储器单元105可定位于多个第二存取线110(例如字线110)的第一存取线与多个第二存取线110(例如字线110)的第二存取线之间。因此，电介质材料的存在可确保每一存储器单元105仅与一个字线110及一个位线115接触，使得不同存储器单元(例如不同存储器单元群组的不同存储器单元)可在使用中且不在相同时间被选择。
一般来说，一个存储器单元105可位于两个导线(例如字线110及位线115)的相交处。此相交点可称为存储器单元的地址。目标存储器单元105可为位于通电字线110与位线115的相交处的存储器单元105；即，字线110及位线115可被通电以读取或写入其相交处的存储器单元105。与相同字线110或位线115电子连通(例如连接)的其它存储器单元105可称为非目标存储器单元105。
如上文所论述，电极可耦合到存储器单元105及字线110或位线115。术语“电极”可是指电导体且在一些情况中，可用作为存储器单元105的电接点。电极可包含提供存储器阵列100的元件或组件之间的导电路径的迹线、电线、导线、导电层或其类似者。
可通过激活或选择字线110及位线115来对存储器单元105执行例如读取及写入的操作，其可包含将电压或电流施加于相应线。另外，可通过激活字线110或位线115来对第一存储器层及第二存储器层两者执行读取及写入操作。字线110及位线115可由导电材料制成，例如金属(例如铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti)等等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金或化合物。可通过行解码器120及列解码器130来控制存取存储器单元105。举例来说，行解码器120可从存储器控制器140接收行地址且基于所接收的行地址来激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当位线115。因此，可通过激活字线110及位线115来存取存储器单元105。
在存取之后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的存储状态。另外，感测组件125可确定存储器单元105的存储状态。感测组件125可包含各种晶体管或放大器以检测及放大信号的差异，其可称为锁存。接着，可通过列解码器130来输出存储器单元105的检测逻辑状态作为输入/输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的一部分。或者，感测组件125可连接到列解码器130或行解码器120或与行解码器130或行解码器120电子连通。
可通过类似地激活相关字线110及位线115来设置或写入存储器单元105，即，可将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如输入/输出135)。另外，可通过激活相关字线110及位线115来个别写入第一存储器层及第二存储器层。
在一些存储器架构中，存取存储器单元105会劣化或破坏所存储的逻辑状态且可执行重写或刷新操作以使存储器单元105恢复到原始逻辑状态。举例来说，在DRAM中，可在感测操作期间使存储逻辑的电容器部分或完全放电以损坏所存储的逻辑状态。因此，可在感测操作之后重写逻辑状态。另外，激活单个字线110可导致行中的所有存储器单元放电；因此，行中的所有存储器单元105需要重写。但在例如PCM及/或自选择存储器的非易失性存储器中，存取存储器单元105不会破坏逻辑状态且因此无需在存取之后重写存储器单元105。
一些存储器架构(其包含DRAM)会随时间推移损失其存储状态，除非其由外部电源周期性刷新。举例来说，带电电容器可变为通过泄漏电流来随时间放电，从而导致存储信息损失。这些所谓的易失性存储器装置的刷新率可相对较高(例如对于DRAM来说，每秒数十次刷新操作)，其可导致大量电力消耗。随着存储器阵列日益增大，增加电力消耗会抑制存储器阵列的部署或操作(例如电力供应、发热、材料限制等等)，依靠有限电源(例如电池)的移动装置尤其如此。如下文将论述，非易失性PCM及/或自选择存储器单元可具有可导致相对于其它存储器架构的改进性能的有益性质。举例来说，PCM及/或自选择存储器可提供与DRAM相当的读取/写入速度，但可为非易失性且允许增大单元密度。
存储器控制器140可通过各种组件(例如行解码器120、列解码器130及感测组件125)来控制存储器单元105的操作(读取、写入、重写、刷新、放电等等)。在一些情况中，一或多个行解码器120、列解码器130及感测组件125可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以激活所要字线110及位线115。存储器控制器140还可产生及控制存储器阵列100的操作期间所使用的各种电压或电流。举例来说，其可在存取一或多个存储器单元105之后将放电电压施加于字线110或位线115。
一般来说，本文所论述的施加电压或电流的振幅、极性、形状或持续时间可经调整或变化且可因操作存储器阵列100中所论述的各种操作而不同。此外，可同时存取存储器阵列100内的一或多个存储器单元105；举例来说，可在复位操作期间同时存取存储器阵列100的多个或所有单元，其中将所有存储器单元105或存储器单元105的群组设置为逻辑状态。
图2A说明根据本发明的实例的包含水平位线的自选择存储器结构200-a的实例。存储器结构200-a可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线及在第二不同方向上延伸的第二存取线。因此，存取线可形成包含存取线的相交处(例如第一存取线205与第二存取线210的相交处)的存储器单元的三维结构(例如栅格)。在一些实例中，每一存储器单元可包含自选择材料215。
自选择存储器结构200-a可包含第一存取线(例如第一存取线205)及第二存取线(例如第二存取线210)。如图2A中所展示，第一存取线可在第一(例如水平)方向上延伸且因此可称为水平第一存取线。还如图2A中所展示，第二存取线可在第二(例如垂直)方向上延伸且因此可称为垂直存取线。
存储器结构200-a还可包含自选择存储器215，其可为或包含于每一存储器单元中，如参考图2B所描述。另外或替代地，存储器结构200-a可包含第一电介质材料220、第二电介质材料230、第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)及第四电介质材料240。在其它实例中，存储器结构200-a还可包含例如第一存取线205-a及第二存取线210-a的额外存取线。在其它实例中，第一存取线可称为位线且第二存取线可称为字线。在进一步实例中，第二电介质材料230可称为保护电介质材料230，且第四电介质材料240可称为绝缘电介质材料240。
在一些实例中，存储器结构200-a可包含多个第一存取线(例如存取线205及205-a)及多个第二存取线(例如存取线210及210-a)。第一存取线及第二存取线可在不同方向(例如正交方向、其它非平行方向)上延伸。举例来说，如上文所描述，参考图2A中所展示的结构，第一存取线205可称为水平存取线205且在水平方向上延伸，且第二存取线210可称为垂直存取线210且可在垂直方向上延伸。举例来说，第一存取线205可在“Z”方向上延伸且第二存取线210可在“Y”方向上延伸。因此，如图2A中所描绘，多个第一存取线可在第一方向(例如进出所描绘的页面的“Z”方向)上延伸，且第二多个存取线可在不同于(例如正交于)第一方向的第二方向(例如“Y”方向)上延伸。因此，存储器结构200-a可为三维存储器阵列，其中第一多个存取线及第二多个存取线形成类栅格结构。
举例来说，存取线210可称为第一垂直存取线210(例如多个垂直存取线的第一垂直存取线210)。第一垂直存取线210可包含第一侧及与所述第一侧相对的第二侧。另外或替代地，第二存取线210-a可称为第二垂直存取线210-a。第二垂直存取线210-a可包含第一侧及与所述第一侧相对的第二侧。在一些实例中，第一垂直存取线210的第一侧可与第二垂直存取线210-a的第二侧相对。
在其它实例中，存取线205可称为第一水平存取线205(例如多个水平存取线的第一水平存取线205)且可与电介质材料(例如第一电介质材料220)及第一存储器单元225耦合。另外或替代地，存取线205-a可称为第二水平存取线205-a且可与电介质材料(例如第一电介质材料220)及第二存储器单元225-a耦合。在一些实例中，第一水平存取线205可与第一垂直存取线210连通且第二水平存取线205-a可与第二垂直存取线210-a连通。
第一多个存取线(例如第一存取线205)及第二多个存取线(例如存取线210)可与自选择存储器215接触。如下文将参考图2B描述，形成于存储器结构200-a内的多个存储器单元中的每一者可包含自选择存储器215。因此，自选择存储器215(例如每一存储器单元)可定位成紧邻第一多个存取线及第二多个存取线。换句话说，自选择存储器215可在第一方向(例如“Y”方向)上延伸且在至少一侧上界接多个第二存取线中的每一者。通过界接多个存取线中的每一者，自选择存储器215可被认为是连续的。举例来说，自选择存储器215的第一部分可沿与第一垂直存取线(例如第二存取线210)的第一侧耦合的第一多个存储器单元连续，且自选择存储器的第二部分可沿与第二垂直存取线(例如第二存取线210-a)的第一侧耦合的第二多个存储器单元连续。
在一些实例中，自选择存储器215可位于第一多个存取线与第二多个存取线的相交处及这些相交点之间的其它位置处。至少一个存储器单元(例如存储器单元225)可位于第一存取线205与第二存取线210的相交处。换句话说，存取线210可称为多个第二存取线的第一存取线，且存取线210-a可称为多个第二存取线的第二存取线。第一多个存储器单元可与第二存取线210(例如多个第二存取线的第一存取线)接触，且第二多个存储器单元可与第二存取线210-a(例如多个第二存取线的第二存取线)接触。如下文将描述，第一电介质材料220可定位于第一多个存储器单元与第二多个存储器单元之间。
在一些实例中，存取线210可称为多个第二存取线的第一存取线且存取线210-a可称为多个第二存取线的第二存取线。在一些实例中，多个第二存取线可在至少一个方向上分路。在其它实例中，存取线205可称为多个第一存取线的第一存取线且存取线205-a可称为多个第一存取线的第二存取线。如图2A中所展示，第一存取线205及205-a可由第一电介质材料220分离。可通过电介质材料220分离第一存取线205及205-a来个别存取位于第二存取线210与第一存取线205的相交处的存储器单元(例如存储器单元225)及第二存取线210-a与第一存取线205-a的相交处的存储器单元(例如存储器单元225-a)。换句话说，电介质材料220的存在确保存取线210可与存取线205而非存取线205-a连通。因此，一次可激活一个存储器单元。但就电介质材料220来说，单个存取线可从第二存取线210延伸到第二存取线210-a，从而导致每次激活多个存储器单元。
如上文所描述，可通过激活相关字线及位线来存取存储器单元(例如存储器单元225)。因此，可通过激活多个第一存取线中的一者及多个第二存取线中的一者来存取每一存储器单元。举例来说，可激活位于第一存取线205与第二存取线210的相交处的存储器单元(例如存储器单元225)，同时不选择位于第一存取线205-a与第二存取线210-a的相交处的存储器单元(例如存储器单元225-a)。替代地，举例来说，可激活位于第一存取线205-a与第二存取线210-a的相交处的存储器单元(例如存储器单元225-a)，同时不选择位于第一存取线205与第二存取线210的相交处的存储器单元(例如存储器单元225)。第一电介质材料220存在于存储器单元之间可允许存取存储器单元(例如位于存取线205与存取线210的相交处)，同时不选择第二存储器单元(例如位于存取线205-a与存取线210-a的相交处)。
另外或替代地，自选择存储器215存在于每一存储器单元中可扩大不同编程状态之间的存储器单元的阈值电压的差异。举例来说，如上文所描述，如果所施加的电压小于阈值电压，那么电流不会在存储器元件呈复位状态时流动；如果存储器元件呈设置状态，那么其可具有不同阈值电压且电流因此可响应于所施加的电压而流动。因此，可通过将不同极性的编程脉冲施加于相应存储器单元来存取每一存储器单元。
存储器结构200-a可包含第二电介质材料230、第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)及第四电介质材料240。在一些实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在其它实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在进一步实例中，第一、第二及第三电介质材料中的任两者可分别为相同电介质材料。在一些实例中，第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)可包含可或可不具有不同特性的多个部分。举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料230及第四电介质材料240接触的第三电介质材料235-a)及第二部分(例如与第一存取线205及205-a接触的第三电介质材料235-b)。在一些实例中，可在不同时间形成第三电介质材料235-a及第三电介质材料235-b。举例来说，可在第三电介质材料235-a之前形成第三电介质材料235-b。在其它实例中，可在第三电介质材料235-a之后形成第三电介质材料235-b。如上文所论述，第一电介质材料220可分离两个存取线(例如存取线205及205-a)以确保可个别选择存储器单元。第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构200-a的各种部分及/或组件。
作为实例，第一电介质材料220及第三电介质材料235-b可电隔离每一第一存取线。举例来说，第一电介质材料220可使第一存取线205在一个方向(例如“X”方向)上与第一存取线205-a隔离。第三电介质材料235-b可使第二存取线210在相同方向(例如“X”方向)上与第二存取线210-a隔离。在其它实例中，第三电介质材料235-b可使第一存取线205及205-a中的一或多者在第二方向(例如“Y”方向)上与额外第一存取线(未展示)隔离。因此，第一电介质材料220与第三电介质材料235-b的组合可协同操作以确保多个存取线(例如第二存取线210及第二存取线210-a)彼此电隔离。
第二电介质材料230及第四电介质材料240可有助于制造存储器结构200-a的方法。举例来说，如下文将参考图7A到7E描述，可形成包含第二电介质材料230及第四电介质材料240及其它材料的堆叠。可蚀刻堆叠以形成多个第一存取线。为保持一致，每一蚀刻优选地在至少一个方向(例如“Y”方向)上为相同尺寸。因此，第四电介质材料240可包含于堆叠中以确保一致蚀刻深度。举例来说，第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)及第四电介质材料240可为不同材料。因此，在蚀刻工艺期间，可蚀刻穿过第三电介质材料(例如在“Y”方向上)的通道。然而，归因于存在第四电介质材料240或归因于第四电介质材料240是不同于第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的材料，蚀刻工艺会在到达第四电介质材料240之后结束。因此，可形成具有一致尺寸(例如在“Y”方向上)的多个第二存取线中的每一者。
类似地，第二电介质材料230可有助于制造存储器结构200-a的方法，如下文将参考图7A到7E描述。如上文所描述，可形成包含第二电介质材料230及第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)及其它材料的堆叠，且可蚀刻堆叠以形成多个第二存取线(例如第二存取线210)。在一些实例中，至少一个方向(例如“Y”方向)上的蚀刻深度可使得蚀刻工艺会劣化其中可形成第二存取线的开口(例如通路或孔)。举例来说，在至少一个方向(例如“Y”方向)上具有较大尺寸的开口会更易受劣化影响。因此，第二电介质材料230的存在可有助于制造工艺，使得蚀刻工艺导致一致开口且最终导致开口内形成一致第二存取线。
图2B说明根据本发明的实例的包含水平位线的自选择存储器结构200-b的实例。存储器结构200-b可为从不同视角展示的参考图2A所描述的存储器结构200-a的实例。图2B可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线(例如205-b及205-c)及在第二不同方向上延伸的第二存取线(例如210-b及210-c)。因此，存取线可形成包含存取线的相交(例如第一存取线205-b与第二存取线210-b的相交)处的存储器单元的三维结构(例如栅格)。在一些实例中，每一存储器单元可包含自选择材料(自选择存储器215)。
自选择存储器结构200-b可包含在不同方向上延伸的第一存取线及第二存取线。如上文所描述，第一存取线可在第一方向上延伸且第二存取线可在第二方向上延伸。存储器结构200-b还可包含自选择存储器215，其可包含于存储器单元225及存储器单元225-a中的每一者中。另外或替代地，存储器结构200-b可包含第一电介质材料220-a、第三电介质材料235-c、第四电介质材料240(未展示)及第五电介质材料245。
如上文参考图2A所描述，每一存储器单元可包含自选择存储器215。因此，自选择存储器215(例如每一存储器单元)可定位成紧邻或可接触第一存取线(例如第一存取线205-b)及第二存取线(第二存取线210-b)。换句话说，自选择存储器215可在第一方向上延伸且在至少一侧上界接多个第二存取线中的每一者，如图2A中所描绘。
在一些实例中，存储器单元225可称为第一存储器单元225且可与第一垂直存取线210的第一侧耦合，如参考图2A所描述。在其它实例中，存储器单元225-a可称为第二存储器单元225-a且可与第二垂直存取线210-a的第二侧耦合，如参考图2A所描述。第一存储器单元225及第二存储器单元225-a中的每一者可包含自选择存储器215。另外或替代地，电介质材料(例如第一电介质材料220)可位于第一存储器单元225与第二存储器单元225-a之间。
如上文所描述，存储器结构200-b可包含第一存取线205-b及205-c及第二存取线210-b及210-c。如图2B中所展示，第一存取线205-b及205-c中的每一者可由第一电介质材料220-a分离。通过电介质材料220-a分离第一存取线205-b及205-c，位于第二存取线210-b与第一存取线205-b的相交处的存储器单元225可与位于第一存取线205-c与第二存取线210-c的相交处的存储器单元225-a隔离。换句话说，电介质材料220-a的存在确保存取线210-b可与存取线205-b而非存取线205-c连通。在此实例中，一次可仅激活存储器单元225或存储器单元225-a中的一者。但就电介质材料220来说，单个存取线可从第二存取线210-b延伸到第二存取线210-c，从而导致每次激活多个存储器单元。
如图2B中所描绘，可通过激活相关字线及位线来存取存储器单元225或存储器单元225-a中的一者。因此，可通过激活相应第一存取线及第二存取线来存取存储器单元225及存储器单元225-a中的每一者。举例来说，可激活位于第一存取线205-b与第二存取线210-b的相交处的存储器单元，同时不选择位于第一存取线205-c与第二存取线210-c的相交处的存储器单元。替代地，举例来说，可激活位于第一存取线205-c与第二存取线210-c的相交处的存储器单元，同时不选择位于第一存取线205-b与第二存取线210-b的相交处的存储器单元。第一电介质材料220-a存在于存储器单元之间可允许存取存储器单元225，同时不选择存储器单元225-a。
图3说明根据本发明的实例的包含水平位线的自选择存储器结构300的实例。存储器结构300可为相对于分别参考图2A及2B的存储器结构200-a及200-b所描述的特征的实例或可包含相对于分别参考图2A及2B的存储器结构200-a及200-b所描述的特征。存储器结构300可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线及在第二不同方向上延伸的第二存取线。存取线可形成包含存取线的相交(例如第一存取线305与第二存取线310的相交)处的存储器单元的三维结构(例如栅格)。在一些实例中，每一存储器单元可包含自选择材料段315。
自选择存储器结构300可包含：第一存取线305及305-a，其可为参考图2A所描述的第一存取线205及205-a的实例；第二存取线310及310-a，其可为参考图2A所描述的第二存取线210及210-a的实例；及自选择材料315及315-a，其可为参考图2A所描述的自选择存储器215的实例。存储器结构300还可包含：第一电介质材料320，其可为参考图2A所描述的第一电介质材料220的实例；及存储器单元325及325-a，其可为参考图2B所描述的存储器单元225及存储器单元225-a的实例。
存储器结构300还可包含：第二电介质材料330，其可为参考图2A所描述的第二电介质材料230的实例；第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例；及第四电介质材料340，其可为参考图2A所描述的第四电介质材料240的实例。在一些实例中，第一存取线可称为字线且第二存取线可称为位线。在其它实例中，第二电介质材料330可称为保护电介质材料330且第四电介质材料340可称为绝缘电介质材料340。
在一些实例中，存储器结构300可包含多个第一存取线(例如存取线305及305-a)及多个第二存取线(例如存取线310及310-a)。第一存取线及第二存取线可在不同方向(例如正交方向、其它非平行方向)上延伸。举例来说，如上文所描述，第一存取线305可称为水平存取线305且可在水平方向上延伸，且第二存取线310可称为垂直存取线310且可在垂直方向上延伸。因此，如图3中所描绘，多个第一存取线可在第一方向(例如进出所描绘的页面的“Z”方向)上延伸，且多个第二存取线可在不同于(例如正交于)第一方向的第二方向(例如“Y”方向)上延伸。因此，存储器结构300可为带有形成类栅格结构的第一多个存取线及第二多个存取线的三维存储器阵列。
第一多个存取线及第二多个存取线可与个别自选择存储器段接触。在一些实例中，个别自选择存储器段可称为多个离散自选择存储器段，且存储器结构300可至少含有离散自选择存储器段的第一子集及离散自选择存储器段的第二子集。举例来说，自选择存储器段315可称为离散自选择存储器的第一子集且自选择存储器段315-a可称为离散自选择存储器的第二子集。每一自选择存储器段可相邻于第一多个存取线的一个存取线及第二多个存取线的一个存取线。换句话说，自选择存储器段可在第一(例如“Y”)方向上延伸且具有类似于第一存取线(例如第一存取线305)的尺寸(例如在“Y”方向上)。因此，至少一个自选择存储器段可形成于存取线的每一相交(例如第一存取线305与第二存取线310的相交)处。因此，存储器单元325可位于第一存取线305与第二存取线310的相交处，且存储器单元325-a可位于第一存取线305-a与第二存取线310-a的相交处。在一些实例中，每一自选择存储器段315可位于材料345内，材料345可为电介质材料345或导电材料345且可充当密封材料。换句话说，材料345可电隔离每一自选择存储器段315。
在一些实例中，存储器单元325可称为第一存储器单元325且可与第一垂直存取线310的第一侧耦合(例如参考图2A所描述)。在其它实例中，存储器单元325-a可称为第二存储器单元325-a且可与第二垂直存取线310-a的第二侧耦合(例如参考图2A所描述)。第一存储器单元325及第二存储器单元325-a中的每一者可包含自选择存储器段315。如上文所描述，存储器结构300可包含多个第一离散自选择存储器段315及多个第二离散自选择存储器段315-a。在一些实例中，包含第一自选择存储器的多个第一离散段315(例如参考图2A所描述)且多个第二离散自选择存储器段315-a可包含第二自选择存储器(例如参考图2A所描述)。在其它实例中，第一存储器单元325可包含多个第一离散自选择存储器段315中的一者且第二存储器单元可包含多个第二离散自选择存储器段315-a中的一者。每一离散自选择存储器段可包含硫属化物。另外或替代地，电介质材料(例如第一电介质材料220)可位于第一存储器单元225与第二存储器单元225-a之间。
如上文所描述，存取线310可称为多个第二存取线的第一存取线且存取线310-a可称为多个第二存取线的第二存取线。在一些实例中，多个第二存取线可在至少一个方向上分路。在其它实例中，存取线305可称为多个第一存取线的第一存取线，且存取线305-a可称为多个第一存取线的第二存取线。
如图3中所展示，第一存取线305及305-a可由第一电介质材料320分离。通过分离第一存取线305及305-a，存储器单元可位于第二存取线310与第一存取线305的相交处及第二存取线310-a与第一存取线305-a的相交处。可个别存取存储器单元(例如存储器单元325及325-a)。换句话说，电介质材料320的存在确保存取线310可与存取线305而非存取线305-a连通。因此，一次可激活一个存储器单元。但就电介质材料320来说，在一些实例中，单个存取线可从第二存取线310延伸到第二存取线310-a，从而导致每次激活多个存储器单元。
在一些实例中，可通过激活相关字线及位线来存取存储器单元(例如参考图2B所描述的存储器单元225)。因此，可通过激活多个第一存取线中的一者及多个第二存取线中的一者来存取每一存储器单元。举例来说，可激活位于第一存取线305与第二存取线310的相交处的存储器单元，同时不选择位于第一存取线305-a与第二存取线310-a的相交处的存储器单元。替代地，举例来说，可激活位于第一存取线305-a与第二存取线310-a的相交处的存储器单元，同时不选择位于第一存取线305与第二存取线310的相交处的存储器单元。第一电介质材料320存在于存储器单元之间可允许存取存储器单元325(例如位于存取线305与存取线310的相交处)，同时不选择第二存储器单元325-a(例如位于存取线305-a与存取线310-a的相交处)。
另外或替代地，每一存储器单元中存在自选择存储器(例如自选择存储器段315及315-a)可扩大不同编程状态之间的存储器单元的阈值电压的差异。举例来说，如上文所描述，如果所施加的电压小于阈值电压，那么电流不会在存储器元件呈复位状态时流动；如果存储器元件呈设置状态，那么其可具有不同阈值电压且电流因此可响应于所施加的电压而流动。因此，可通过将不同极性的编程脉冲施加于相应存储器单元来存取每一存储器单元。
另外或替代地，存储器结构300可包含第二电介质材料330、第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)及第四电介质材料340。在进一步实例中，第一、第二及第三电介质材料中的任两者可分别为相同电介质材料。在一些实例中，第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)可包含可或可不具有不同特性的多个部分。
举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料330及第四电介质材料340接触的第三电介质材料335-a)及第二部分(例如与第一存取线305及305-a接触的第三电介质材料335-b)。在一些实例中，可在不同时间形成第三电介质材料335-a及第三电介质材料335-b。举例来说，可在第三电介质材料335-a之前形成第三电介质材料335-b。在其它实例中，可在第三电介质材料335-a之后形成第三电介质材料335-b。如上文所论述，第一电介质材料320可分离两个存取线(例如存取线305及305-a)以确保可个别选择存储器单元。第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构300的各种部分及/或组件。
作为实例，第一电介质材料320及第三电介质材料335-b可电隔离每一第一存取线。举例来说，第一电介质材料320可使第一存取线305在一个方向(例如“X”方向)上与第一存取线305-a隔离。第三电介质材料335-b可使第二存取线310在相同方向(例如“X”方向)上与第二存取线310-a隔离。在其它实例中，第三电介质材料335-b可使第一存取线305及305-a中的一或多者在第二方向(例如“Y”方向)上与额外第一存取线(未展示)隔离。因此，第一电介质材料320与第三电介质材料335-b的组合可协同操作以确保多个存取线(例如第二存取线310及第二存取线310-a)彼此电隔离。
第二电介质材料330及第四电介质材料340可有助于制造存储器结构300的方法。举例来说，如下文将参考图7A到7E描述，可形成包含第二电介质材料330及第四电介质材料340及其它材料的堆叠。可蚀刻堆叠以形成多个第一存取线。为保持一致，每一蚀刻优选地在至少一个方向(例如“Y”方向)上为相同尺寸。因此，第四电介质材料340可包含于堆叠中以确保一致蚀刻深度。举例来说，第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)及第四电介质材料340可为不同材料。因此，在蚀刻工艺期间，可在第三电介质材料中(例如在“Y”方向上)蚀刻至少一个通道。然而，归因于存在第四电介质材料340或归因于第四电介质材料340是不同于第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)的材料，蚀刻工艺会在到达第四电介质材料340之后结束。因此，可形成具有一致尺寸(例如在“Y”方向上)的多个第二存取线中的每一者。
类似地，第二电介质材料330可有助于制造存储器结构300的方法，如下文将参考图7A到7E描述。如上文所描述，可形成包含第二电介质材料330及第三电介质材料(例如第三电介质材料335-a、第三电介质材料335-b)及其它材料的堆叠，且可蚀刻堆叠以形成多个第二存取线(例如第二存取线310)。在一些实例中，至少一个方向(例如“Y”方向)上的蚀刻深度可使得蚀刻工艺会劣化其中可形成第二存取线的开口(例如通路或孔)。举例来说，在至少一个方向(例如“Y”方向)上具有较大尺寸的开口会更易受劣化影响。因此，第二电介质材料330的存在可有助于制造工艺，使得蚀刻工艺导致一致开口且最终导致在开口内形成一致第二存取线。
图4说明根据本发明的实例的包含水平位线的自选择存储器结构400的实例。存储器结构400可为相对于分别参考图2A、2B及3所描述的存储器结构200-a及200-b及300所描述的特征的实例，或可包含相对于分别参考图2A、2B及3所描述的存储器结构200-a及200-b及300所描述的特征。存储器结构400可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线及在第二不同方向上延伸的第二存取线。存取线可形成包含存取线的相交(例如第一存取线405与第二存取线(未展示)的相交)处的存储器单元的三维结构(例如栅格)。在一些实例中，每一存储器单元可包含自选择材料(未展示)。
自选择存储器结构400可包含：第一存取线405及405-a，其可为参考图2A所描述的第一存取线205及205-a的实例；及存储器单元425及存储器单元425-a，其可分别为参考图2B所描述的存储器单元225及存储器单元225-a的实例。存储器结构400还可包含：第一电介质材料420，其可为参考图2A所描述的第一电介质材料220的实例；第二电介质材料430，其可为参考图2A所描述的第二电介质材料230的实例；第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例；及第四电介质材料440，其可为参考图2A所描述的第四电介质材料240的实例。
存储器结构400还可包含：通道445，其可为其中形成第二存取线(例如参考图2A所描述的存取线210)的通道的实例；及通道450，其可为其中沉积第一电介质材料420的通道的实例。在一些实例中，第一存取线405及405-a可称为位线。在其它实例中，第二电介质材料430可称为保护电介质材料430，且第四电介质材料440可称为绝缘电介质材料440。
在一些实例中，存储器结构400可包含多个蚀刻通道445。通道445可经蚀刻使得多个第二存取线(例如参考图2A所描述的第二存取线210)可形成于其内。存储器结构400还可包含多个第一存取线。举例来说，存储器结构400可包含第一存取线405及405-a。通道445及第一存取线可在不同方向上延伸。在一些实例中，通道445可在第一方向上延伸，且第一存取线可在正交于或不同于第一方向的第二方向上延伸。因此，如图4中所描绘，通道445可在第一方向(例如“Y”方向)上延伸，且多个第一存取线(例如第一存取线405)可在正交于第一方向的第二方向(例如进出所描绘的页面的“Z”方向)上延伸。因此，存储器结构400(在形成第一存取线之后)可为三维存储器阵列。
形成于通道445内的第二多个存取线及第一多个存取线可与自选择存储器(例如参考图2A所描述的自选择存储器215)接触。如上文所描述，形成于存储器结构400内的多个存储器单元可各自包含自选择存储器(未展示)。因此，自选择存储器(例如每一存储器单元)可定位成紧邻或接触第一多个存取线及第二多个存取线。换句话说，自选择存储器可在第一方向(例如“Y”方向)上延伸且在至少一侧上界接多个第二存取线中的每一者。通过界接多个存取线中的每一者，自选择存储器可被认为是连续的。在一些实例中，自选择存储器可位于第一多个存取线与第二多个存取线的每一相交处及这些相交点之间的其它位置处。至少一个存储器单元(例如存储器单元425)可位于第一存取线405与第二存取线(未展示)的每一相交处。如下文将描述，第一电介质材料420可定位于第一多个存储器单元与第二多个存储器单元之间。
相反地，第一多个存取线(例如第一存取线405)及第二多个存取线(未展示)可与个别自选择存储器段(未展示)接触。在一些实例中，个别自选择存储器段可称为多个离散自选择存储器段，且存储器结构400可至少含有离散自选择存储器段的第一子集及离散自选择存储器段的第二子集。每一自选择存储器段可相邻于或接触第一多个存取线的存取线及第二多个存取线的存取线。换句话说，自选择存储器段可在第一方向(例如“Y”方向)上延伸且具有类似于第一存取线(例如第一存取线405)的尺寸(例如在“Y”方向上)。因此，至少一个自选择存储器段可形成于存取线的每一相交(例如第一存取线305与第二存取线(未展示)的相交)处。因此，存储器单元425可位于第一存取线305与第二存取线(未展示)的相交处，且存储器单元325-a可位于第一存取线305-a与第二存取线(未展示)的相交处。
在一些实例中，存取线405可称为多个第一存取线的第一存取线，且存取线405-a可称为多个第一存取线的第二存取线。如图4中所展示，第一存取线可由第一电介质材料420分离。可通过电介质材料420分离存取线405及405-a来个别存取位于第一存取线405与第二存取线(未展示)的相交处的存储器单元425及位于第一存取线405-a与第二存取线(未展示)的相交处的存储器单元425-a。换句话说，电介质材料420的存在确保第一存取线405可与相应第二存取线(未展示)而非存取线405-a连通。因此，一次可仅激活一个存储器单元。但就电介质材料420来说，单个存取线可延伸于第二存取线(未展示)之间，从而导致每次激活多个存储器单元。
另外或替代地，存储器结构400可包含第二电介质材料430、第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)及第四电介质材料440。在一些实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在其它实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在进一步实例中，第一、第二及第三电介质材料中的任两者可分别为相同电介质材料。在一些实例中，第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)可包含可或可不具有不同特性的多个部分。
举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料430及第四电介质材料440接触的第三电介质材料435-a)及第二部分(例如与第一存取线405及405-a接触的第三电介质材料435-b)。在一些实例中，可在不同时间形成第三电介质材料435-a及第三电介质材料435-b。作为实例，可在第三电介质材料435-a之前形成第三电介质材料435-b。在其它实例中，可在第三电介质材料435-a之后形成第三电介质材料435-b。如上文所论述，第一电介质材料420可分离两个存取线(例如第二存取线(未展示))以确保可个别选择存储器单元。第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构400的各种部分及/或组件。
与图2A、2B及3相比，可以不同方式沉积第一电介质材料420。举例来说，如参考图2A、2B及3所描述，可形成包含第一电介质材料的堆叠。可随后蚀刻堆叠且因此可在至少一个方向(例如“X”方向)上分离第一存取线。相反地，举例来说，在图4中，可形成包含第二电介质材料430、第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)及第四电介质材料440的堆叠。随后，可蚀刻堆叠以形成通道450。接着，第一电介质材料420可沉积于通道450中的每一者内以电隔离第一存取线及第二存取线。举例来说，第一电介质材料420可使存取线405与存取线405-a隔离。在一些实例中，通道445及450中的每一者可在至少一个方向(例如“X”方向)上具有不同尺寸。举例来说，通道445中的每一者可比通道450中的每一者宽。通道445及/或通道450的宽度可变化。举例来说，通道445可大体上比通道450宽。在其它实例中，通道450可大体上比通道445宽。在任何实例中，通道445及通道450的宽度可使得第一电介质材料420填充通道450且不填充通道445。
第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构400的各种部分及/或组件。因此，第一电介质材料420及第三电介质材料435-b可电隔离两个或两个以上第一存取线(例如使第一存取线405与第一存取线405-a隔离)。如上文所描述，第一电介质材料420可在一个方向(例如“X”方向)上隔离每一第一存取线。第三电介质材料可在不同方向(例如“Y”方向)上隔离每一第一存取线。因此，第一电介质材料420与第三电介质材料435-b的组合可协同操作以确保每一第一存取线彼此电隔离。
第二电介质材料430及第四电介质材料440可有助于制造存储器结构400的方法。举例来说，如下文将参考图7A到7E描述，可形成包含第二电介质材料430及第四电介质材料440及其它材料的堆叠。可蚀刻堆叠以形成多个第一存取线。为保持一致，每一蚀刻优选地在至少一个方向(例如“Y”方向)上为相同尺寸。因此，第四电介质材料440可包含于堆叠中以确保一致蚀刻深度。举例来说，第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)及第四电介质材料440可为不同材料。因此，在蚀刻工艺期间，可蚀刻穿过第三电介质材料(例如在“Y”方向上)的至少一个通道。然而，归因于存在第四电介质材料440或归因于第四电介质材料440是不同于第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)的材料，蚀刻工艺会在到达第四电介质材料440之后结束。因此，可形成具有一致尺寸(例如在“Y”方向上)的多个第二存取线中的每一者。
类似地，第二电介质材料430可有助于制造存储器结构400的方法，如下文将参考图7A到7E描述。如上文所描述，可形成包含第二电介质材料430及第三电介质材料(例如第三电介质材料435-a、第三电介质材料435-b)及其它材料的堆叠，且可蚀刻堆叠以形成多个第二存取线(未展示)。在一些实例中，至少一个方向(例如“Y”方向)上的蚀刻深度可使得蚀刻工艺会劣化其中可形成第二存取线的开口(例如通路或孔)。举例来说，在至少一个方向(例如“Y”方向)上具有较大尺寸的开口会更易受劣化影响。因此，第二电介质材料430的存在可有助于制造工艺，使得蚀刻工艺导致一致开口且最终导致在开口内形成一致第二存取线。
图5说明根据本发明的实例的包含水平位线的自选择存储器结构500的实例。存储器结构500可为相对于分别参考图2A、2B、3及4所描述的存储器结构200-a及200-b、300及400所描述的特征的实例或可包含相对于分别参考图2A、2B、3及4所描述的存储器结构200-a及200-b、300及400所描述的特征。存储器结构500可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线及在第二不同方向上延伸的第二存取线。存取线可形成包含存取线的相交(例如第一存取线505与第二存取线510的相交)处的存储器单元的三维结构(例如栅格)。在一些实例中，存储器阵列可包含多个插塞550。
在一些实例中，存储器结构500可包含：第一存取线505及505-a，其可为参考图2A所描述的第一存取线205及205-a的实例；第二存取线510及510-a，其可为参考图2A所描述的第二存取线210及210-a的实例；及自选择材料515，其可为参考图2A所描述的自选择存储器215的实例。在其它实例中，存储器结构500可包含：第一电介质材料520，其可为参考图2A所描述的第一电介质材料220的实例；第二电介质材料530，其可为参考图2A所描述的第二电介质材料230的实例；第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例；及第四电介质材料540，其可为参考图2A所描述的第四电介质材料240的实例。存储器结构500还可包含存储器单元525及存储器单元525-a，其可为参考图2B所描述的存储器单元225及225-a的实例。
存储器结构500还可包含与一或多个第二存取线(例如第二存取线510)接触的多个插塞550，且一或多个第二存取线可包含隔离区域545。在一些实例中，第一存取线可称为位线且第二存取线可称为字线。在其它实例中，第二电介质材料530可称为保护电介质材料530，且第四电介质材料540可称为绝缘电介质材料540。
在一些实例中，存储器结构500可包含多个第一存取线505及505-a及多个第二存取线510及510-a。第一存取线及第二存取线可在不同方向(例如正交方向、其它非平行方向)上延伸。举例来说，如上文所描述，第一存取线(例如第一存取线505)可称为水平存取线且可在水平方向上延伸，且第二存取线(例如第二存取线510)可称为垂直存取线且可在垂直方向上延伸。在一些实例中，第一存取线可在第一方向上延伸，且第二存取线可在不同于(例如正交于)第一方向的第二方向上延伸。因此，如图5中所描绘，多个第一存取线可在第一方向(例如进出所描绘的页面的“Z”方向)上延伸，且多个第二存取线可在正交于第一方向的第二方向(例如“Y”方向)上延伸。因此，存储器结构500可为具形成一类栅格结构的第一多个存取线及第二多个存取线的三维存储器阵列。
第一多个存取线及第二多个存取线可与自选择存储器515(例如参考图2A所描述的自选择存储器215)接触。如上文所描述，形成于存储器结构500内的多个存储器单元可各自包含自选择存储器515。因此，自选择存储器(例如每一存储器单元)可定位成紧邻第一多个存取线及第二多个存取线。换句话说，自选择存储器515可在第一方向(例如“Y”方向)上延伸且在至少一侧上界接多个第二存取线中的每一者。通过界接多个存取线中的每一者，自选择存储器515可被认为是连续的。在一些实例中，自选择存储器515可位于第一多个存取线与第二多个存取线的每一相交处及这些相交点之间的其它位置处。至少一个存储器单元(例如存储器单元525)可位于第一存取线505与第二存取线510的每一相交处。如下文将描述，第一电介质材料520可定位于第一多个存储器单元与第二多个存储器单元之间。
在其它实例中，第一多个存取线(例如第一存取线505)及第二多个存取线(第二存取线510)可与个别自选择存储器段(未展示)接触。在一些实例中，个别自选择存储器段可称为多个离散自选择存储器段，且存储器结构500可至少含有离散自选择存储器段的第一子集及离散自选择存储器段的第二子集。每一自选择存储器段可相邻于或接触第一多个存取线的存取线及第二多个存取线的存取线。换句话说，自选择存储器段可在第一方向(例如“Y”方向)上延伸且可具有类似于第一存取线(例如第一存取线505)的尺寸(例如在“Y”方向上)。因此，至少一个自选择存储器段可形成于存取线的每一相交(例如第一存取线505与第二存取线510的相交)处。因此，存储器单元525可位于第一存取线505与第二存取线510的相交处，且存储器单元525-a可位于第一存取线505-a与第二存取线510-a的相交处。
在一些实例中，存取线510可称为多个第二存取线的第一存取线且存取线510-a可称为多个第二存取线的第二存取线。在一些实例中，多个第二存取线可在至少一个方向上分路。在其它实例中，存取线505及505-a中的每一者可称为第一存取线。另外或替代地，存取线505可称为多个第一存取线的第一存取线且存取线505-a可称为多个第一存取线的第二存取线。如图5中所展示，第一存取线505及505-a可由第一电介质材料520分离。可通过电介质材料520分离第一存取线505及505-a来个别存取位于第二存取线510与第一存取线505的相交处及第二存取线510-a与第一存取线505-a的相交处的存储器单元。换句话说，电介质材料520的存在确保存取线510可与存取线505而非存取线505-a连通。因此，一次可激活一个存储器单元。但就电介质材料520来说，单个存取线可从第二存取线510延伸到第二存取线510-a，从而导致每次激活多个存储器单元。
如上文所描述，可通过激活相关字线及位线来存取存储器单元(例如参考图2B所描述的存储器单元225)。因此，可通过激活多个第一存取线中的一者及多个第二存取线中的一者来存取每一存储器单元。举例来说，可激活位于第一存取线505与第二存取线510的相交处的存储器单元，同时不选择位于第一存取线505-a与第二存取线510-a的相交处的存储器单元。替代地，举例来说，可激活位于第一存取线505-a与第二存取线510-a的相交处的存储器单元，同时不选择位于第一存取线505与第二存取线510的相交处的存储器单元。第一电介质材料520存在于存储器单元之间可允许存取存储器单元525(例如位于存取线505与存取线510的相交处)，同时不选择第二存储器单元525-a(例如位于存取线505-a与存取线510-a的相交处)。
另外或替代地，每一存储器单元中存在自选择存储器515可扩大不同编程状态之间的存储器单元的阈值电压的差异。举例来说，如上文所描述，如果所施加的电压小于阈值电压，那么电流不会在存储器元件呈非晶(例如复位)状态时流动；如果存储器元件呈结晶(例如设置)状态，那么其可具有不同阈值电压且电流因此可响应于所施加的电压而流动。因此，可通过将不同极性的编程脉冲施加于相应存储器单元来存取每一存储器单元。
在一些实例中，隔离区域545、至少一个插塞550或两者可促进或有助于存储器单元525的激活，同时不选择另一存储器单元(例如存储器单元525-a)。隔离区域545可隔离多个第二存取线的一或多个部分。在一些实例中，此可称为切割存取线。换句话说，存取线可经分割(例如经切割或隔离)使得每次可激活位于第一存取线与第二存取线的相交处的存储器单元。举例来说，隔离区域545中的一或多者可允许激活第二存取线510的对应部分，使得位于第一存取线505与存取线510的相交处的存储器单元被激活，而位于存取线505-a与存取线510-a的相交处的存储器单元不被选择。另外或替代地，每一插塞550可与多个第二存取线510中的每一者的端(例如第二端)接触。因此，多个插塞550中的一或多者可允许跨第二存取线510的对应部分施加电流，使得位于存取线505与存取线510的相交处的存储器单元被激活，而位于存取线505-a与存取线510-a的相交处的存储器单元不被选择。
另外或替代地，存储器结构500可包含第二电介质材料530、第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)及第四电介质材料540。在一些实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在其它实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在进一步实例中，第一、第二及第三电介质材料中的任两者可分别为相同电介质材料。在一些实例中，第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)可包含可或可不具有不同特性的多个部分。举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料530及第四电介质材料540接触的第三电介质材料535-a)及第二部分(例如与第一存取线505及505-a接触的第三电介质材料535-b)。
在一些实例中，可在不同时间形成第三电介质材料535-a及第三电介质材料535-b。举例来说，可在第三电介质材料535-a之前形成第三电介质材料535-b。在其它实例中，可在第三电介质材料535-a之后形成第三电介质材料535-b。如上文所论述，第一电介质材料520可分离两个存取线(例如存取线505及505-a)以确保可个别选择存储器单元。第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构500的各种部分及/或组件。
作为实例，第一电介质材料520及第三电介质材料535-b可电隔离每一第一存取线。举例来说，第一电介质材料520可使第一存取线505在一个方向(例如“X”方向)上与第一存取线505-a隔离。第三电介质材料535-b可使第二存取线510在相同方向(例如“X”方向)上与第二存取线510-a隔离。在其它实例中，第三电介质材料535-b可使第一存取线505及505-a中的一或多者在第二方向(例如“Y”方向)上与额外第一存取线(未展示)隔离。因此，第一电介质材料520与第三电介质材料535-b的组合可协同操作以确保多个存取线(例如第二存取线510及第二存取线510-a)彼此电隔离。
第二电介质材料530及第四电介质材料540可有助于制造存储器结构500的方法。举例来说，如下文将参考图7A到7E描述，可形成包含第二电介质材料530及第四电介质材料540及其它材料的堆叠。可蚀刻堆叠以形成多个第一存取线。为保持一致，每一蚀刻优选地在至少一个方向(例如“Y”方向)上为相同尺寸。因此，第四电介质材料540可包含于堆叠中以确保一致蚀刻深度。举例来说，第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)及第四电介质材料540可为不同材料。因此，在蚀刻工艺期间，可蚀刻穿过第三电介质材料(例如在“Y”方向上)的至少一个通道。然而，归因于存在第四电介质材料540或归因于第四电介质材料540是不同于第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)的材料，蚀刻工艺会在到达第四电介质材料540之后结束。因此，可形成具有一致尺寸(例如在“Y”方向上)的多个第二存取线中的每一者。
类似地，第二电介质材料530可有助于制造存储器结构500的方法，如下文将参考图7A到7E描述。如上文所描述，可形成包含第二电介质材料530及第三电介质材料(例如第三电介质材料535-a、第三电介质材料535-b)及其它材料的堆叠，且可蚀刻堆叠以形成多个第二存取线(例如第二存取线510)。在一些实例中，至少一个方向(例如“Y”方向)上的蚀刻深度可使得蚀刻工艺会劣化其中可形成第二存取线的开口(例如通路或孔)。举例来说，在至少一个方向(例如“Y”方向)上具有较大尺寸的开口会更易受劣化影响。因此，第二电介质材料530的存在可有助于制造工艺，使得蚀刻工艺导致一致开口且最终导致在开口内形成一致第二存取线。
图6说明根据本发明的实例的包含水平位线的自选择存储器结构600的实例。存储器结构600可为相对于分别参考图2A、2B、3、4及5所描述的存储器结构200-a及200-b、300、400及500所描述的特征的实例，或可包含相对于分别参考图2A、2B、3、4及5所描述的存储器结构200-a及200-b、300、400及500所描述的特征。存储器结构600可包含三维存储器阵列，其包含在第一方向上延伸的第一存取线及在第二不同方向上延伸的第二存取线。存取线可形成包含存取线的相交(例如第一存取线605与第二存取线610的相交)处的存储器单元的三维结构(例如栅格)。在一些实例中，存储器阵列可包含多个插塞650。
在一些实例中，存储器结构600可包含：第一存取线605及605-a，其可为参考图2A所描述的第一存取线205及205-a的实例；第二存取线610及610-a，其可为参考图2A所描述的第二存取线210及210-a的实例；及自选择材料615，其可为参考图2A所描述的自选择存储器215的实例。存储器结构600还可包含：第一电介质材料620，其可为参考图2A所描述的第一电介质材料220的实例；第二电介质材料630，其可为参考图2A所描述的第二电介质材料230的实例；第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例；及第四电介质材料640，其可为参考图2A所描述的第四电介质材料240的实例。在一些实例中，存储器结构600还可包含存储器单元625及625-a，其可为参考图2B所描述的存储器单元225及225-a的实例。
存储器结构600还可包含与一或多个第二存取线接触的多个插塞650，且可包含一或多个隔离区域645。在一些实例中，第一存取线可称为位线且第二存取线可称为字线。在其它实例中，第二电介质材料630可称为保护电介质材料630，且第四电介质材料640可称为绝缘电介质材料640。
在一些实例中，存储器结构600可包含多个第一存取线605及605-a及多个第二存取线610及610-a。第一存取线及第二存取线可在不同方向(例如正交方向、其它非平行方向)上延伸。举例来说，如上文所描述，第一存取线可称为水平存取线且可在水平方向上延伸，且第二存取线可称为垂直存取线且可在垂直方向上延伸。在一些实例中，第一存取线可在第一方向上延伸，且第二存取线可在不同于(例如正交于)第一方向的第二方向上延伸。因此，如图6中所描绘，多个第一存取线可在第一方向(例如进出所描绘的页面的“Z”方向)上延伸，且第二多个存取线可在正交于第一方向的第二方向(例如“Y”方向)上延伸。因此，存储器结构600可为具有形成类栅格结构的第一多个存取线及第二多个存取线的三维存储器阵列。
第一多个存取线及第二多个存取线可与自选择存储器615(例如参考图2A所描述的自选择存储器215)接触。如上文所描述，形成于存储器结构600内的多个存储器单元可各自包含自选择存储器615。因此，自选择存储器(例如每一存储器单元)可定位成紧邻或接触第一多个存取线及第二多个存取线。换句话说，自选择存储器615可在第一方向(例如“Y”方向)上延伸且在至少一侧上界接多个第二存取线中的每一者。通过界接多个存取线中的每一者，自选择存储器615可被认为是连续的。在一些实例中，自选择存储器615可位于第一多个存取线与第二多个存取线的每一相交处及这些相交点之间的其它位置处。至少一个存储器单元(例如存储器单元625)可位于第一存取线605与第二存取线610的每一相交处。如下文将描述，第一电介质材料620可定位于第一多个存储器单元与第二多个存储器单元之间。
相反地，第一多个存取线(例如第一存取线605)及第二多个存取线(例如第二存取线610)可与个别自选择存储器段(未展示)接触。在一些实例中，个别自选择存储器段可称为多个离散自选择存储器段，且存储器结构600可至少含有离散自选择存储器段的第一子集及离散自选择存储器段的第二子集。每一自选择存储器段可相邻于或接触第一多个存取线的存取线及第二多个存取线的存取线。换句话说，自选择存储器段可在第一方向(例如“Y”方向)上延伸且具有类似于第一存取线(例如第一存取线605)的尺寸(例如在“Y”方向上)。因此，至少一个自选择存储器段可形成于存取线的每一相交(例如第一存取线605与第二存取线610的相交)处。因此，存储器单元625可位于第一存取线605与第二存取线610的相交处，且存储器单元625-a可位于第一存取线605-a与第二存取线610-a的相交处。
在一些实例中，存取线610及610-a中的每一者可称为第二存取线。如上文所描述，存取线610可称为多个第二存取线的第一存取线且存取线610-a可称为多个第二存取线的第二存取线。在一些实例中，存取线605可称为多个第一存取线的第一存取线且存取线605-a可称为多个第一存取线的第二存取线。
如图6中所展示，在一些实例中，第一存取线605及605-a可由第一电介质材料620分离。通过电介质材料620分离第一存取线605及605-a，存储器单元625可位于第二存取线610与第一存取线605的相交处且存储器单元625-a可位于第二存取线610-a与第一存取线605-a的相交处。可个别存取存储器单元625及存储器单元625-a。换句话说，电介质材料620的存在确保存取线610可与存取线605而非存取线605-a连通。因此，一次可激活一个存储器单元。但就电介质材料620来说，单个存取线可从第二存取线610延伸到第二存取线610-a，从而导致每次激活多个存储器单元。
如上文所描述，可通过激活相关字线及位线来存取存储器单元(例如参考图2B所描述的存储器单元225)。因此，可通过激活多个第一存取线中的一者及多个第二存取线中的一者来存取每一存储器单元。举例来说，可激活位于第一存取线605与第二存取线610的相交处的存储器单元，同时不选择位于第一存取线605-a与第二存取线610-a的相交处的存储器单元。替代地，举例来说，可激活位于第一存取线605-a与第二存取线610-a的相交处的存储器单元，同时不选择位于第一存取线605与第二存取线610的相交处的存储器单元。第一电介质材料620存在于存储器单元之间可允许存取存储器单元625(例如位于存取线605与存取线610的相交处)，同时不选择第二存储器单元625-a(例如位于存取线605-a与存取线610-a的相交处)。
另外或替代地，每一存储器单元中存在自选择存储器615可扩大不同编程状态之间的存储器单元的阈值电压的差异。举例来说，如上文所描述，如果所施加的电压小于阈值电压，那么电流不会在存储器元件呈非晶(例如复位)状态时流动；如果存储器元件呈结晶(例如设置)状态，那么其可具有不同阈值电压且电流因此可响应于所施加的电压而流动。因此，可通过将不同极性的编程脉冲施加于相应存储器单元来存取每一存储器单元。
在一些实例中，隔离区域645、多个插塞650或两者可促进或有助于存储器单元625的激活，同时不选择另一存储器单元(例如存储器单元625-a)。隔离区域645可隔离多个第二存取线的一或多个部分(例如使第二存取线610与第二存取线610-a隔离)。在一些实例中，此可称为切割存取线。换句话说，第二存取线可经分割(例如经切割或隔离)使得每次可激活一个线。举例来说，隔离区域645中的一或多者可允许激活第二存取线610的对应部分，使得位于存取线605-a与存取线610-a的相交处的存储器单元被激活，而位于存取线605与存取线610的相交处的存储器单元不被选择。
另外或替代地，每一插塞650可与多个第二存取线中的每一者的端接触。举例来说，第一多个插塞650可与每一第二存取线的第一端接触，且第二多个插塞650可与每一第二存取线的第二端接触。在一些实例中，多个第二存取线中的每一者的零端、一端或两端可与多个插塞650中的一者接触。因此，多个插塞650中的一或多者可允许跨第二存取线的对应部分施加电流，使得位于存取线605-a与存取线610-a的相交处的存储器单元被激活，而位于存取线605与存取线610的相交处的存储器单元不被选择。
另外或替代地，存储器结构600可包含第二电介质材料630、第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)及第四电介质材料640。在一些实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在其它实例中，第一、第二及第三电介质材料中的每一者可分别为相同电介质材料。在进一步实例中，第一、第二及第三电介质材料中的任两者可分别为相同电介质材料。在一些实例中，第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)可包含可或可不具有不同特性的多个部分。举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料630及第四电介质材料640接触的第三电介质材料635-a)及第二部分(例如与第一存取线605及605-a接触的第三电介质材料635-b)。
在一些实例中，可在不同时间形成第三电介质材料635-a及第三电介质材料635-b。举例来说，可在第三电介质材料635-a之前形成第三电介质材料635-b。在其它实例中，可在第三电介质材料635-a之后形成第三电介质材料635-b。如上文所论述，第一电介质材料620可分离两个存取线(例如存取线605及605-a)以确保可个别选择存储器单元。第二、第三及第四电介质材料可隔离(例如电隔离)或保护存储器结构600的各种部分及/或组件。
作为实例，第一电介质材料620及第三电介质材料635-b可电隔离每一第一存取线。举例来说，第一电介质材料620可使第一存取线605在一个方向(例如“X”方向)上与第一存取线605-a隔离。第三电介质材料635-b可使第二存取线610在相同方向(例如“X”方向)上与第二存取线610-a隔离。在其它实例中，第三电介质材料635-b可使第一存取线605及605-a中的一或多者在第二方向(例如“Y”方向)上与额外第一存取线(未展示)隔离。因此，第一电介质材料620与第三电介质材料635-b的组合可协同操作以确保多个存取线(例如第二存取线610及第二存取线610-a)彼此电隔离。
第二电介质材料630及第四电介质材料640可有助于制造存储器结构600的方法。举例来说，如下文将参考图7A到7E描述，可形成包含第二电介质材料630及第四电介质材料640及其它材料的堆叠。可蚀刻堆叠以形成多个第一存取线。为保持一致，每一蚀刻优选地在至少一个方向(例如“Y”方向)上为相同尺寸。因此，第四电介质材料640可包含于堆叠中以确保一致蚀刻深度。举例来说，第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)及第四电介质材料640可为不同材料。因此，在蚀刻工艺期间，可蚀刻穿过第三电介质材料(例如在“Y”方向上)的至少一个通道。然而，归因于存在第四电介质材料640或归因于第四电介质材料640是不同于第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)的材料，蚀刻工艺会在到达第四电介质材料640之后结束。因此，可形成具有一致尺寸(例如在“Y”方向上)的多个第二存取线中的每一者。
类似地，第二电介质材料630可有助于制造存储器结构600的方法，如下文将参考图7A到7E描述。如上文所描述，可形成包含第二电介质材料630及第三电介质材料(例如第三电介质材料635-a、第三电介质材料635-b)及其它材料的堆叠，且可蚀刻堆叠以形成多个第二存取线(例如第二存取线610)。在一些实例中，至少一个方向(例如“Y”方向)上的蚀刻深度可使得蚀刻工艺会劣化其中可形成第二存取线的开口(例如通路或孔)。举例来说，在至少一个方向(例如“Y”方向)上具有较大尺寸的开口会更易受劣化影响。因此，第二电介质材料630的存在可有助于制造工艺，使得蚀刻工艺导致一致开口且最终导致在开口内形成一致第二存取线。
图7A到7E说明根据本发明的实例的形成包含水平位线的自选择存储器结构的实例方法。在图7A中，描绘处理步骤700-a。在处理步骤700-a中，可形成堆叠，所述堆叠包含：第一电介质材料705，其可为参考图2A所描述的第一电介质材料220的实例；第二电介质材料720，其可为参考图2A所描述的第二电介质材料230的实例；及第三电介质材料(例如第三电介质材料710-a、第三电介质材料710-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例。在一些实例中，堆叠还可包含第四电介质材料715，其可为参考图2A所描述的第四电介质材料240的实例。在一些实例中，多个插塞(例如参考图5所描述的插塞550)可形成于堆叠的至少一侧上。
在图7B中，描绘处理步骤700-b。在处理步骤700-b中，可发生在第一方向上移除材料。材料的移除可导致在第一方向(例如“Y”方向)及第二方向(例如“Z”方向)上延伸且可延伸穿过第一电介质材料705、第二电介质材料720及第三电介质材料710-a的至少一部分的多个线路(例如沟槽)725。在一些实例中，多个线路725还可延伸穿过第四电介质材料715。在一些实例中，可通过各向同性蚀刻技术来形成多个线路725。如上文所描述，电介质材料705可为不同于(例如)第二电介质材料720或第三电介质材料(例如第三电介质材料710-a、第三电介质材料710-b)的材料以促进均匀线路725的产生。在一些实例中，处理步骤700-b可导致具有多个部分的第三电介质材料(例如第三电介质材料710-a、第三电介质材料710-b)。举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料720及第四电介质材料715接触的第三电介质材料710-a)及第二部分(例如与第一电介质材料705接触的第三电介质材料710-b)。在一些实例中，可在不同时间形成第三电介质材料710-a及第三电介质材料710-b。举例来说，可在第三电介质材料710-a之前形成第三电介质材料710-b。在其它实例中，可在第三电介质材料710-a之后形成第三电介质材料710-b。
在图7C中，描绘处理步骤700-c。在处理步骤700-c中，可发生在第二方向上移除材料。材料的移除可导致在第二方向(例如进出所描绘的页面的“Z”)上延伸且可延伸穿过第一电介质材料705的至少一部分的多个线路730。此材料移除可充当待形成的一或多个第一存取线(例如参考图2A所描述的第一存取线205)的占位。在一些实例中，可通过选择性各向同性蚀刻技术来形成多个线路730。
在图7D中，描绘处理步骤700-d。在处理步骤700-d中，可形成多个第一存取线735。在一些实例中，可通过沉积导电材料且接着各向同性地蚀刻线路725来形成第一存取线735。处理步骤700-d可为形成与第一电介质材料705接触的多个第一存取线735的实例。在一些实例中，第一存取线735可为参考图2A所描述的第一存取线205的实例，且可与第一电介质材料705接触。另外或替代地，每一第一存取线可与多个线路725(例如在处理步骤700-b期间产生)中的一者接触。第一存取线735可由导电材料形成。
在图7E中，描绘处理步骤700-e。在处理步骤700-e中，可沉积自选择材料740。在一些实例中，自选择材料740可为参考图2A所描述的自选择存储器215的实例。在一些实例中，沉积自选择存储器740可为沉积自选择存储器740以形成与多个第二存取线745的至少一部分接触的多个存储器单元的实例，多个第二存取线745与自选择存储器740接触。因此，可在沉积自选择存储器740之后形成多个第二存取线745。可通过(例如)使用导电材料填充线路725来形成多个第二存取线745。接着，可沿至少一个方向(例如“Z”方向)将导电材料图案化为电隔离线。在此图案化操作期间，可选择性移除导电材料且将其替换为电介质材料(未展示)。在一些实例中，多个第二存取线745可为参考图2A所描述的第二存取线210的实例，且可与自选择存储器740接触。另外或替代地，举例来说，可蚀刻第二存取线745的一或多个部分以产生一或多个隔离区域(例如参考图5所描述的隔离区域545)，且可形成与第二存取线745的第一端接触的一或多个插塞(例如参考图5所描述的插塞550)。在一些实例中，隔离区域可在至少一个方向(例如“X”方向)上隔离导电材料(例如第二存取线745)。
图8A到8E说明根据本发明的实例的形成包含水平位线的自选择存储器结构的实例方法。图8A中，描绘处理步骤800-a。在处理步骤800-a中，可形成堆叠，所述堆叠包含：第一电介质材料805，其可为参考图2A所描述的第一电介质材料220的实例；第二电介质材料820，其可为参考图2A所描述的第二电介质材料230的实例；及第三电介质材料(例如第三电介质材料810-a、第三电介质材料810-b)，其可为参考图2A所描述的第三电介质材料(例如第三电介质材料235-a、第三电介质材料235-b)的实例。在一些实例中，堆叠还可包含第四电介质材料815，其可为参考图2A所描述的第四电介质材料240的实例。在一些实例中，多个插塞(例如参考图5所描述的插塞550)可形成于堆叠的至少一侧上。
在图8B中，描绘处理步骤800-b。在处理步骤800-b中，可发生在第一方向上移除材料。材料的移除可导致在第一方向(例如“Y”方向)及第二方向(例如“Z”方向)上延伸且可延伸穿过第一电介质材料805、第二电介质材料820及第三电介质材料810-a的至少一部分的多个线路(例如沟槽)825。在一些实例中，多个线路825还可延伸穿过第四电介质材料815。在一些实例中，可通过各向同性蚀刻技术来形成多个线路825。如上文所描述，电介质材料805可为不同于(例如)第二电介质材料820或第三电介质材料(例如第三电介质材料810-a、第三电介质材料810-b)的材料以促进均匀线路825的产生。在第一方向上移除材料之后，可发生在第二方向上移除材料。材料的移除可导致在第二方向(例如进出所描绘的页面的“Z”)上延伸且可延伸穿过第一电介质材料805的至少一部分的多个线路830。此材料移除可充当待形成的一或多个第一存取线(例如参考图2A所描述的第一存取线205)的占位。在一些实例中，处理步骤800-b可导致具有多个部分的第三电介质材料。举例来说，第三电介质材料可包含第一部分(例如与第二电介质材料820及第四电介质材料815接触的第三电介质材料810-a)及第二部分(例如与第一电介质材料805接触的第三电介质材料810-b)。在一些实例中，可在不同时间形成第三电介质材料810-a及第三电介质材料810-b。举例来说，可在第三电介质材料810-a之前形成第三电介质材料810-b。在其它实例中，可在第三电介质材料810-a之后形成第三电介质材料810-b。在一些实例中，可通过选择性各向同性蚀刻技术来形成多个线路830。
在图8C中，描绘处理步骤800-c。在处理步骤800-c中，可形成多个第一存取线835。在一些实例中，可通过沉积导电材料且接着各向同性地蚀刻线路825来形成第一存取线835。处理步骤800-c可为形成与第一电介质材料805接触的多个第一存取线835的实例。在一些实例中，第一存取线835可为参考图2A所描述的第一存取线205的实例，且可与第一电介质材料805接触。另外或替代地，每一第一存取线可与多个线路825(例如在处理步骤700-b期间产生)中的一者接触。第一存取线835可由导电材料形成。
在图8D中，描绘处理步骤800-d。在处理步骤800-d中，可首先沉积多个离散自选择材料段840。在一些实例中，自选择存储器段840可为参考图3所描述的自选择存储器段315的实例。在一些实例中，此可为形成与多个第一存取线835耦合的多个离散自选择存储器段840的实例。
在图8E中，描绘处理步骤800-e。处理步骤800-e可描绘形成与多个离散自选择存储器段840中的每一者耦合的多个第二存取线845。在一些实例中，多个离散自选择存储器段840中的每一者可定位于多个第二存取线845的第一存取线的第一侧与多个第二存取线845的第二存取线的第二侧之间。另外或替代地，举例来说，可蚀刻第二存取线845的一或多个部分以产生一或多个隔离区域(例如参考图5所描述的隔离区域545)，且可形成与第二存取线845的第一端接触的一或多个插塞(例如参考图5所描述的插塞550)。在一些实例中，隔离区域可在至少一个方向(例如“X”方向)上隔离导电材料(例如第二存取线845)。
图9说明根据本发明的实例的系统900的图式，系统900包含支持具水平位线的自选择存储器阵列的装置905。装置905可为上文(例如)参考图2所描述的存储器结构200的组件的实例，或包含上文(例如)参考图2所描述的存储器结构200的组件。装置905可包含用于双向语音及数据通信的组件，其包含用于发射及接收通信的组件，所述组件包含存储器控制器915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O控制器935及外围组件940。这些组件可经由一或多个总线(例如总线910)来电子通信。
存储器控制器915可操作本文所描述的一或多个存储器单元。具体来说，存储器控制器915可经配置以支持具水平位线的自选择存储器阵列。在一些情况中，存储器控制器915可包含行解码器、列解码器或两者，如本文所描述(未展示)。
存储器单元920可存储信息(即，以逻辑状态的形式)，如本文所描述。
BIOS组件925可为包含操作为固件的BIOS的软件组件，其可初始化及运行各种硬件组件。BIOS组件925还可管理处理器与各种其它组件(例如外围组件、输入/输出控制组件等等)之间的数据流。BIOS组件925可包含存储于只读存储器(ROM)、闪存或任何其它非易失性存储器中的程序或软件。
处理器930可包含智能硬件装置(例如通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器930可经配置以使用存储器控制器来操作存储器阵列。在其它情况中，存储器控制器可集成到处理器930中。处理器930可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如支持具水平位线的自选择存储器阵列的功能或任务)。
I/O控制器935可管理装置905的输入及输出信号。I/O控制器935还可管理未集成到装置905中的接外围设备。在一些情况中，I/O控制器935可表示到外部外围设备的物理连接或端口。在一些情况中，I/O控制器935可利用例如
Figure GDA0002685548720000321
Figure GDA0002685548720000331
或另一已知操作系统的操作系统。在其它情况中，I/O控制器935可表示调制解调器、键盘、鼠标、触摸屏或类似装置或与调制解调器、键盘、鼠标、触摸屏或类似装置交互。在一些情况中，I/O控制器935可实施为处理器的部分。在一些情况中，用户可经由I/O控制器935或经由I/O控制器935控制的硬件组件来与装置905交互。
外围组件940可包含任何输入或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽(例如外围组件互连(PCI)或加速图形端口(AGP)槽)。
输入945可表示提供输入到装置905或其组件的装置905外的装置或信号。此可包含用户接口或具有与其它装置或介于其它装置之间的接口。在一些情况中，输入945可由I/O控制器935管理且可经由外围组件940来与装置905交互。
输出950还可表示经配置以从装置905或其组件中的任何者接收输出的装置905外的装置或信号。输出950的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等等。在一些情况中，输出950可为经由外围组件940来与装置905介接的外围元件。在一些情况中，输出950可由I/O控制器935管理。
装置905的组件可包含经设计以实施其功能的电路。此可包含经配置以实施本文所描述的功能的各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它主动或未选定元件。装置905可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置或其类似者。或装置905可为此装置的一部分或方面。
图10展示说明根据本发明的实例的形成具水平位线的自选择存储器阵列的方法1000的流程图。方法1000的操作可由本文(例如)参考图7A到7E及8A到8E所描述的方法实施。
在1005处，可形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。可根据本文所描述的方法来执行操作1005。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1005的方面。
在1010处，可发生在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。可根据本文所描述的方法来执行操作1010且可使用(例如)各向同性蚀刻技术来进行操作1010。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1010的方面。
在1015处，可发生在第二方向上移除材料以在第一电介质材料中形成第二多个线路。可根据本文所描述的方法来执行操作1015。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1015的方面。
在1020处，可形成与第一电介质材料接触的多个第一存取线。可根据本文所描述的方法来执行操作1020。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1020的方面。
在1025处，可发生沉积自选择材料以形成与多个第二存取线的至少一部分接触的多个存储器单元，多个第二存取线与自选择存储器接触。可通过(例如)使用导电材料填充一或多个线路(例如沟槽)来形成多个第二存取线。接着，可沿至少一个方向(例如“Z”方向)将导电材料图案化为电隔离线。在此图案化操作期间，可选择性移除导电材料且将其替换为电介质材料。可根据本文所描述的方法来执行操作1025。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1025的方面。
图11展示说明根据本发明的实例的形成具水平位线的自选择存储器阵列的方法1100的流程图。方法1100的操作可由本文(例如)参考图7A到7E及8A到8E所描述的方法实施。
在1105处，可形成多个插塞。可在形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠(例如1110)之前形成多个插塞。在一些实例中，多个插塞中的每一者的第一端可与多个第二存取线中的每一者的第二端接触。可根据本文所描述的方法来执行操作1105。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1105的方面。
在1110处，可形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。可根据本文所描述的方法来执行操作1110。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1110的方面。
在1115处，可发生在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。可根据本文所描述的方法来执行操作1115。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1115的方面。
在1120处，可发生在第二方向上移除材料以在第一电介质材料中形成第二多个线路。可根据本文所描述的方法来执行操作1120。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1120的方面。
在1125处，可形成与第一电介质材料接触的多个第一存取线。可根据本文所描述的方法来执行操作1125。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1125的方面。
在1130处，可沉积自选择材料以形成与多个第二存取线的至少一部分接触的多个存储器单元，多个第二存取线与自选择存储器接触。可根据本文所描述的方法来执行操作1130。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1130的方面。
在1135处，可发生在第一方向上移除多个第二存取线的至少一部分。可根据本文所描述的方法来执行操作1135。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1135的方面。
在1140处，可形成多个插塞。在一些实例中，多个插塞中的每一者的第一端可与多个第二存取线中的每一者的第二端接触。可根据本文所描述的方法来执行操作1140。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1140的方面。
在一些实例中，形成方法还可包含形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。在一些情况中，形成方法可包含在第二方向上移除材料以在第一电介质材料中形成第二多个线路。形成方法可包含形成与第一电介质材料接触的多个第一存取线。
在一些实例中，形成方法还可包含沉积自选择材料以形成与多个第二存取线的至少一部分接触的多个存储器单元，多个第二存取线与自选择存储器接触。在一些实例中，自选择存储器可包含硫属化物。在其它实例中，形成方法可包含在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。形成方法还可包含在第一方向上移除多个第二存取线的至少一部分。
另外或替代地，举例来说，形成方法可包含在堆叠中形成第二多个插塞，第二多个插塞中的每一者的第一端与第二多个存取线中的每一者的第一端接触。第一多个线路中的至少一者可包含大于第一多个线路的另一线路的宽度。在其它情况中，第一电介质材料及第二电介质材料可为相同材料。在一些实例中，形成方法还可包含在堆叠中形成多个插塞，多个插塞中的每一者的第一端与多个第二存取线中的每一者的第二端接触。在其它实例中，可通过(例如)使用导电材料填充一或多个线路(例如沟槽)来形成多个第二存取线。接着，可沿至少一个方向(例如“Z”方向)将导电材料图案化为电隔离线。在此图案化操作期间，可选择性移除导电材料且将其替换为电介质材料。
图12展示说明根据本发明的实例的形成具水平位线的自选择存储器阵列的方法1200的流程图。方法1200的操作可由本文(例如)参考图7A到7E及8A到8E所描述的方法实施。
在1205处，可形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。可根据本文所描述的方法来执行操作1205。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1205的方面。
在1210处，可发生在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。可根据本文所描述的方法来执行操作1210。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1210的方面。
在1215处，可发生在第二方向上移除材料以在第一电介质材料中形成第二多个线路。可根据本文所描述的方法来执行操作1215。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1215的方面。
在1220处，可形成与第一电介质材料耦合的多个第一存取线。可根据本文所描述的方法来执行操作1220。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1220的方面。
在1225处，可形成与多个第一存取线耦合的多个离散自选择材料段。可根据本文所描述的方法来执行操作1225。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1225的方面。
在1230处，可形成与多个离散自选择存储器段中的每一者耦合的多个第二存取线，多个离散自选择存储器段中的每一者定位于多个第二存取线的第一存取线的第一侧与多个第二存取线的第二存取线的第二侧之间。可通过(例如)使用导电材料填充一或多个线路(例如沟槽)来形成多个第二存取线。接着，可沿至少一个方向(例如“Z”方向)将导电材料图案化为电隔离线。在此图案化操作期间，可选择性移除导电材料且将其替换为电介质材料。可根据本文所描述的方法来执行操作1230。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1230的方面。
图13展示说明根据本发明的实例的形成具水平位线的自选择存储器阵列的方法1300的流程图。方法1300的操作可由本文(例如)参考图7A到7E及8A到8E所描述的方法实施。
在1305处，可形成第一多个插塞。在一些实例中，第一多个插塞中的每一者可与第二多个存取线中的每一者的第一端接触。可根据本文所描述的方法来执行操作1305。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1305的方面。
在1310处，可形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。可根据本文所描述的方法来执行操作1310。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1310的方面。
在1315处，可发生在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。可根据本文所描述的方法来执行操作1315。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1315的方面。
在1320处，可发生在第二方向上移除材料以在第一电介质材料中形成第二多个线路。可根据本文所描述的方法来执行操作1320。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1320的方面。
在1325处，可形成与第一电介质材料耦合的多个第一存取线。可根据本文所描述的方法来执行操作1325。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1325的方面。
在1330处，可形成与多个第一存取线耦合的多个离散自选择材料段。可根据本文所描述的方法来执行操作1330。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1330的方面。
在1335处，可形成与多个离散自选择存储器段中的每一者耦合的多个第二存取线。在一些实例中，多个离散自选择存储器段中的每一者可定位于多个第二存取线的第一存取线的第一侧与多个第二存取线的第二存取线的第二侧之间。可根据本文所描述的方法来执行操作1335。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1335的方面。
在1340处，可在第一方向上移除多个第二存取线的一部分。可根据本文所描述的方法来执行操作1340。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1340的方面。
在1345处，可形成第二多个插塞。在一些实例中，第二多个插塞中的每一者可与多个第二存取线中的每一者的第二端接触。可根据本文所描述的方法来执行操作1345。在特定实例中，可由参考图7A到7E及8A到8E所描述的一或多个过程执行操作1345的方面。
在一些实例中，形成方法可包含形成包含第一电介质材料、第二电介质材料及第三电介质材料的堆叠。在一些情况中，多个离散自选择存储器段中的至少若干者可包含硫属化物。在其它实例中，形成方法可包含在第二方向上移除材料以在第一电介质材料中形成第二多个线路。形成方法还可包含形成与第一电介质材料耦合的多个第一存取线。
在一些情况中，形成方法可包含形成与多个离散自选择存储器段中的每一者耦合的多个第二存取线，多个离散自选择存储器段中的每一者定位于多个第二存取线的第一存取线的第一侧与多个第二存取线的第二存取线的第二侧之间。另外或替代地，举例来说，形成方法可包含在第一方向上移除材料以在第一电介质材料、第二电介质材料及第三电介质材料中形成第一多个线路。
在其它情况中，形成方法可包含在第二方向上移除材料以在第一电介质材料中形成第二多个线路。在一些实例中，第一电介质材料、第二电介质材料及第三电介质材料中的每一者包括不同材料。在其它实例中，在第二方向上移除材料之后，第一电介质材料的宽度大于多个第二存取线中的至少一者的宽度。另外或替代地，形成方法可包含在堆叠中形成第一多个插塞及第二多个插塞，第一多个插塞中的每一者与多个第二存取线中的每一者的第一端接触，且第二多个插塞中的每一者与多个第二存取线中的每一者的第二端接触。
应注意，上文所描述的方法描述可能的实现方案，且操作及步骤可经重新布置或以其它方式修改，且其它实现方案是可能的。此外，可组合来自方法中的两者或两者以上的实例。
本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。
术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在使电路通电时交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件电子通信或可耦合，而与所述开关的状态(即，断开或闭合)无关。
本文所使用的术语“层”是指几何结构的阶层或薄片。每一层可具有三个维度(例如高度、宽度及深度)且可覆盖表面的部分或全部。举例来说，层可为三维结构，其中两个维度大于第三维度，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况下，一个层可由两个或更多个子层组成。在一些附图中，为了说明而描绘三维层的二个维度。然而，所属领域的技术人员将认识到，层实际上为三维的。
如本文中所使用，术语“大体上”意味着经修饰特征(例如，由术语大体上修饰的动词或形容词)无需是绝对的，但足够接近以便实现特征的优点。
硫属化物材料可为包含元素S、Se及Te中的至少一者的材料或合金。本文论述的相变材料可为硫属化物材料。硫属化物材料可包含以下各者的合金：S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)。实例硫属化物材料及合金可包含但不限于Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文中所使用的带连字符的化学组合物表示法指示特定化合物或合金中所包含的元素且希望表示涉及所述所指示元素的所有化学计量学。举例来说，Ge-Te可包含GexTey，其中x及y可为任何正整数。可变电阻材料的其它实例可包含包括两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的二元金属氧化物材料或混合价氧化物。实例并不限于与存储器单元的存储器元件相关联的特定可变电阻材料。举例来说，可变电阻材料的其它实例可用于形成存储器元件且可包含硫属化物材料、巨磁阻材料或聚合物基材料等等。
本文中所论述的装置(包含存储器阵列100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
本文中所论述的一或若干晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极与栅极。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，退化)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“关断”或“撤销激活”。
本文中所阐述的描述结合所附图式描述实例配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中使用的术语“实例”意味着“充当实例、例子或图解”且非“优选”或“比其它实例有利”。详细描述包含为了提供所描述技术的理解的目的的具体细节。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知结构及装置以便避免使所描述实例的概念不清楚。
在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标记之后加上在类似组件当中区分的破折号及第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。
本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中使用，包含权利要求书中，如在项目列表(例如，前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含列表使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。举例来说，描述为“基于条件A”的实例步骤可基于条件A及条件B两者而不脱离本发明的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”的相同方式理解。
提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白对本发明的各种修改，且本文中定义的一般原理可应用到其它变化而不脱离本发明的范围。因此，本发明不限于本文中描述的实例及设计，但符合与本文中揭示的原理及新颖特征致的最广范围。

Claims (33)

1.一种存储器装置，其包括：
多个第一存取线，其在第一方向上延伸；
多个第二存取线，其在不同于所述第一方向的第二方向上延伸；
第一多个存储器单元，其包括自选择材料，所述第一多个存储器单元与所述多个第二存取线的第一者的第一侧接触，所述多个第二存取线的所述第一者具有与不同于所述第一多个存储器单元的存储器单元接触的第二侧；
第二多个存储器单元，其包括所述自选择材料，所述第二多个存储器单元与所述多个第二存取线的第二者的第二侧接触；及
电介质材料，其介于所述第一多个存储器单元与所述第二多个存储器单元之间，所述第一多个存储器单元及所述第二多个存储器单元定位于所述多个第二存取线的所述第一者的所述第一侧与所述第二者的所述第二侧之间。
2.根据权利要求1所述的存储器装置，其进一步包括：
插塞，其与所述多个第二存取线的所述第一者的第二端接触；及
插塞，其与所述多个第二存取线的所述第二者的第二端接触，其中所述第一者与所述第二者电隔离。
3.根据权利要求2所述的存储器装置，其进一步包括：
插塞，其与所述多个第二存取线的所述第一者的第一端接触；及
插塞，其与所述多个第二存取线的所述第二者的第一端接触。
4.根据权利要求1所述的存储器装置，其中所述多个第二存取线在至少一个方向上分路。
5.根据权利要求1所述的存储器装置，其进一步包括：
第二电介质材料，其介于所述第一多个存储器单元的第一存储器单元与所述第一多个存储器单元的第二存储器单元之间。
6.根据权利要求5所述的存储器装置，其中所述电介质材料及所述第二电介质材料是相同材料。
7.一种形成存储器装置的方法，其包括：
形成包括第一电介质材料、第二电介质材料及第三电介质材料的堆叠；
在第一方向上移除材料以在所述第一电介质材料、所述第二电介质材料及所述第三电介质材料中形成第一多个线路；
在第二方向上移除材料以在所述第一电介质材料中形成第二多个线路；
形成与所述第一电介质材料接触的多个第一存取线；
沉积自选择材料以形成与多个第二存取线的至少一部分接触的多个存储器单元；以及
在所述第一多个线路内沉积导电材料以形成所述多个第二存取线，其中所述多个存储器单元与所述多个第二存取线的至少一部分接触，且其中所述多个第二存取线与所述自选择材料接触。
8.根据权利要求7所述的方法，其进一步包括：
形成多个插塞，所述多个插塞中的每一者的第一端与所述多个第二存取线中的每一者的第二端接触；及
在所述第一方向上移除所述多个第二存取线的至少一部分。
9.根据权利要求8所述的方法，其进一步包括：
形成第二多个插塞，所述第二多个插塞中的每一者的第一端与所述多个第二存取线中的每一者的第一端接触。
10.根据权利要求7所述的方法，其中所述第一多个线路中的至少一者包括大于所述第一多个线路的另一线路的宽度。
11.根据权利要求10所述的方法，所述第一电介质材料及所述第二电介质材料是相同材料。
12.根据权利要求7所述的方法，其中所述自选择材料包括硫属化物。
13.一种存储器装置，其包括：
第一垂直存取线，其包括第一侧及与所述第一侧相对的第二侧；
第一存储器单元，其包括第一自选择材料，所述第一存储器单元与所述第一侧耦合且不同于所述第一存储器单元的存储器单元与所述第一垂直存取线的第二侧耦合；
电介质材料，其介于所述第一存储器单元与第二存储器单元之间，其中所述第二存储器单元包括第二自选择材料且与第二垂直存取线的第二侧耦合，所述第二垂直存取线的所述第二侧与所述第一垂直存取线的所述第一侧相对，其中所述第一存储器单元及所述第二存储器单元定位于所述第一垂直存取线的所述第一侧与所述第二垂直存取线的所述第二侧之间。
14.根据权利要求13所述的存储器装置，其进一步包括：
第一水平存取线，其与所述电介质材料及所述第一存储器单元耦合；及
第二水平存取线，其与所述电介质材料及所述第二存储器单元耦合，所述第一水平存取线与所述第一垂直存取线连通且所述第二水平存取线与所述第二垂直存取线连通。
15.根据权利要求13所述的存储器装置，其中所述第一垂直存取线与所述第二垂直存取线电隔离。
16.根据权利要求15所述的存储器装置，其进一步包括：
密封材料，其与所述第一垂直存取线及所述第二垂直存取线的第二端接触，其中所述第一垂直存取线及所述第二垂直存取线至少部分基于所述密封材料来彼此隔离。
17.根据权利要求13所述的存储器装置，其中所述存储器装置包括多个第一离散自选择材料段及多个第二离散自选择材料段，所述多个第一离散自选择材料段包含所述第一自选择材料且所述多个第二离散自选择材料段包含所述第二自选择材料，且其中所述第一存储器单元包含所述多个第一离散自选择材料段中的一者且所述第二存储器单元包含所述多个第二离散自选择材料段中的一者。
18.根据权利要求13所述的存储器装置，其中所述第一自选择材料及所述第二自选择材料中的每一者沿与所述第一垂直存取线的所述第一侧耦合的第一多个存储器单元及沿与所述第二垂直存取线的所述第二侧耦合的第二多个存储器单元连续，其中所述第一多个存储器单元及所述第二多个存储器单元中的每一者包括硫属化物。
19.一种存储器装置，其包括：
第一多个存储器单元及第二多个存储器单元，其定位于多个垂直存取线的第一垂直存取线的第一侧与所述多个垂直存取线的第二垂直存取线的第二侧之间，所述第一多个存储器单元及所述第二多个存储器单元中的每一存储器单元包括离散自选择材料段，其中所述第一垂直存取线的第二侧耦合到不同于所述第一多个存储器单元及所述第二多个存储器单元的存储器单元；以及
电介质材料，其介于所述第一多个存储器单元与所述第二多个存储器单元之间，其中所述第一多个存储器单元与所述第一垂直存取线耦合且所述第二多个存储器单元与所述第二垂直存取线耦合。
20.根据权利要求19所述的存储器装置，其进一步包括：
多个第一水平存取线，其与所述第一多个存储器单元中的每一者耦合；及
多个第二水平存取线，其与所述第二多个存储器单元中的每一者耦合。
21.根据权利要求20所述的存储器装置，其进一步包括：
第一多个插塞，其与所述多个垂直存取线中的每一者的第一端接触；及
第二多个插塞，其与所述多个垂直存取线中的每一者的第二端接触，其中所述多个垂直存取线的至少所述第一垂直存取线与所述多个垂直存取线的所述第二垂直存取线电隔离。
22.根据权利要求21所述的存储器装置，其进一步包括：
第二电介质材料，其与所述第一垂直存取线及所述第二垂直存取线接触，所述第二电介质材料不同于所述电介质材料。
23.根据权利要求22所述的存储器装置，其中所述电介质材料及所述第二电介质材料是不同材料。
24.根据权利要求22所述的存储器装置，其中所述第二电介质材料在至少第一方向上与所述电介质材料接触。
25.根据权利要求19所述的存储器装置，其中所述电介质材料的宽度大于所述多个垂直存取线中的至少一者的宽度。
26.根据权利要求19所述的存储器装置，其中所述离散自选择材料段中的每一者包括硫属化物。
27.根据权利要求19所述的存储器装置，其中所述第一垂直存取线与所述第二垂直存取线耦合。
28.一种形成存储器装置的方法，其包括：
形成包括第一电介质材料、第二电介质材料及第三电介质材料的堆叠；
在第一方向上移除材料以在所述第一电介质材料、所述第二电介质材料及所述第三电介质材料中形成第一多个线路；
在第二方向上移除材料以在所述第一电介质材料中形成第二多个线路；
形成与所述第一电介质材料耦合的多个第一存取线；
形成与所述多个第一存取线耦合的多个离散自选择材料段；及
形成与所述多个离散自选择材料段中的每一者耦合的多个第二存取线，所述多个离散自选择材料段中的每一者定位于所述多个第二存取线的第一者的第一侧与所述多个第二存取线的第二者的第二侧之间。
29.根据权利要求28所述的方法，其进一步包括：
形成第一多个插塞及第二多个插塞，所述第一多个插塞中的每一者与所述多个第二存取线中的每一者的第一端接触，且所述第二多个插塞中的每一者与所述多个第二存取线中的每一者的第二端接触；及
在所述第一方向上移除所述多个第二存取线的一部分。
30.根据权利要求28所述的方法，其中所述多个离散自选择材料段中的每一者形成为相邻于所述第一多个线路。
31.根据权利要求28所述的方法，其中在所述第二方向上移除所述材料之后，所述第一电介质材料的宽度大于所述多个第二存取线中的至少一者的宽度。
32.根据权利要求30所述的方法，其中所述第一电介质材料、所述第二电介质材料及所述第三电介质材料中的每一者包括不同材料。
33.根据权利要求28所述的方法，其中所述多个离散自选择材料段中的至少若干者包括硫属化物。
CN201980019827.8A 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列 Active CN111868927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210904958.8A CN115376571A (zh) 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/925,536 2018-03-19
US15/925,536 US10593399B2 (en) 2018-03-19 2018-03-19 Self-selecting memory array with horizontal bit lines
PCT/US2019/019126 WO2019182722A1 (en) 2018-03-19 2019-02-22 Self-selecting memory array with horizontal access lines

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210904958.8A Division CN115376571A (zh) 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列

Publications (2)

Publication Number Publication Date
CN111868927A CN111868927A (zh) 2020-10-30
CN111868927B true CN111868927B (zh) 2022-08-09

Family

ID=67904153

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980019827.8A Active CN111868927B (zh) 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列
CN202210904958.8A Pending CN115376571A (zh) 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210904958.8A Pending CN115376571A (zh) 2018-03-19 2019-02-22 具水平存取线的自选择存储器阵列

Country Status (8)

Country Link
US (3) US10593399B2 (zh)
EP (1) EP3769337A4 (zh)
JP (1) JP7230051B2 (zh)
KR (1) KR102532103B1 (zh)
CN (2) CN111868927B (zh)
SG (1) SG11202008425RA (zh)
TW (1) TWI694591B (zh)
WO (1) WO2019182722A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355554B2 (en) 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
US11532640B2 (en) 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a three-dimensional memory
DE102020123746B4 (de) * 2020-05-29 2023-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionale nichtflüchtige Speichervorrichtung und Verfahren zu deren Herstellung
US11404091B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array word line routing
US11552103B2 (en) 2020-06-26 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stackable ferroelectric random access memory devices and methods of forming
US11355516B2 (en) 2020-07-16 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11647634B2 (en) 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11423966B2 (en) 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
US11864475B2 (en) 2021-05-27 2024-01-02 Micron Technology, Inc. Memory device with laterally formed memory cells
US11903333B2 (en) * 2021-05-27 2024-02-13 Micron Technology, Inc. Sidewall structures for memory cells in vertical structures
US11825754B2 (en) 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures
US11957068B2 (en) 2021-05-27 2024-04-09 Micron Technology, Inc. Memory cells with sidewall and bulk regions in vertical structures
KR20230174475A (ko) * 2022-06-21 2023-12-28 삼성전자주식회사 3차원 강유전체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345251A (zh) * 2007-07-13 2009-01-14 旺宏电子股份有限公司 4f平方自对准鳍底电极场效应晶体管驱动相变化存储器
CN102859690A (zh) * 2010-02-23 2013-01-02 松下电器产业株式会社 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
KR101741069B1 (ko) * 2010-06-11 2017-05-30 삼성전자 주식회사 비휘발성 메모리 장치
JP2012033828A (ja) * 2010-08-02 2012-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
US8625322B2 (en) * 2010-12-14 2014-01-07 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
KR101886382B1 (ko) * 2011-12-14 2018-08-09 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
US8962384B2 (en) * 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
JP2013197254A (ja) 2012-03-19 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
KR102078597B1 (ko) 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
KR102195112B1 (ko) 2013-11-19 2020-12-24 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9425390B2 (en) * 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
KR102421767B1 (ko) 2015-08-07 2022-07-18 삼성전자주식회사 반도체 소자
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
WO2017091778A1 (en) 2015-11-24 2017-06-01 Fu-Chang Hsu 3d vertical memory array cell structures and processes
KR102551350B1 (ko) 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9613689B1 (en) 2016-07-08 2017-04-04 Sandisk Technologies Llc Self-selecting local bit line for a three-dimensional memory array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345251A (zh) * 2007-07-13 2009-01-14 旺宏电子股份有限公司 4f平方自对准鳍底电极场效应晶体管驱动相变化存储器
CN102859690A (zh) * 2010-02-23 2013-01-02 松下电器产业株式会社 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置

Also Published As

Publication number Publication date
US20200243134A1 (en) 2020-07-30
TW201946253A (zh) 2019-12-01
TWI694591B (zh) 2020-05-21
CN111868927A (zh) 2020-10-30
JP7230051B2 (ja) 2023-02-28
US11404117B2 (en) 2022-08-02
KR20200119346A (ko) 2020-10-19
JP2021517361A (ja) 2021-07-15
CN115376571A (zh) 2022-11-22
WO2019182722A1 (en) 2019-09-26
US20190287614A1 (en) 2019-09-19
KR102532103B1 (ko) 2023-05-15
US10593399B2 (en) 2020-03-17
SG11202008425RA (en) 2020-10-29
EP3769337A1 (en) 2021-01-27
EP3769337A4 (en) 2021-10-27
US20230005535A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
CN111868927B (zh) 具水平存取线的自选择存储器阵列
CN110574114B (zh) 自我选择存储器中的编程加强
CN111512380B (zh) 利用嵌入式刷新进行漂移减轻
CN108806746B (zh) 混合式交叉点存储器装置及其操作方法
CN110137347B (zh) 存储器装置及用于形成存储组件的方法
KR102151660B1 (ko) 3차원 메모리 어레이를 위한 단열
CN111095555B (zh) 具有电介质阻挡层的自选存储器单元
CN111527548B (zh) 极性经调节的存储器单元写入操作
KR102436908B1 (ko) 비대칭 전극 인터페이스를 구비한 메모리 셀
US11764147B2 (en) Slit oxide and via formation techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant