CN111809230A - 制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法 - Google Patents

制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法 Download PDF

Info

Publication number
CN111809230A
CN111809230A CN202010273289.XA CN202010273289A CN111809230A CN 111809230 A CN111809230 A CN 111809230A CN 202010273289 A CN202010273289 A CN 202010273289A CN 111809230 A CN111809230 A CN 111809230A
Authority
CN
China
Prior art keywords
gap size
single crystal
silicon
defect
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010273289.XA
Other languages
English (en)
Other versions
CN111809230B (zh
Inventor
下崎一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111809230A publication Critical patent/CN111809230A/zh
Application granted granted Critical
Publication of CN111809230B publication Critical patent/CN111809230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

单晶硅的间隙尺寸决定方法，其中，模拟单晶硅的缺陷分布和提拉速度的关系，基于模拟结果来确定得到只具有无缺陷区域的单晶硅的提拉速度的裕度，基于将通过模拟得到的缺陷分布数值化得到的值、通过模拟得到的提拉速度的裕度和间隙尺寸的第1关系，以及将评价用单晶硅的缺陷分布数值化得到的值和制备评价用单晶硅时的间隙尺寸的第2关系，推断制备评价用单晶硅时的提拉速度的裕度，决定使得比该推断的提拉速度的裕度更为增大的间隙尺寸。

Description

制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法
技术领域
本发明涉及制备单晶硅时的间隙尺寸决定方法和单晶硅的制备方法。
背景技术
用作半导体器件的基板的硅晶片通常是从通过切克劳斯基法(以下有时称为“CZ法”)培育的单晶硅切下，并经历研磨、热处理等工序来制备。
单晶硅的缺陷分布通常可用以从结晶中心至外缘的距离为横轴，以单晶硅的提拉速度V除以刚提拉后的单晶硅的成长方向的温度梯度G得到的值为纵轴的图来表示。由于CZ炉的热区结构的热特性，在单晶硅的提拉的进行中，温度梯度G可认为基本恒定。因此，通过调整提拉速度V，可控制V/G。
在如上所述的缺陷分布图中，主要显示COP (Crystal Originated Particle：晶体原生颗粒)区域、OSF (Oxidation induced Stacking Fault：氧化诱生层错)区域、Pv区域、Pi区域、L/D (Large Dislocation：大位错)区域。
COP是在培育单晶硅时缺少应构成晶格的原子的空孔的聚集体。
OSF区域与COP区域邻接，在高温(通常为1000℃~1200℃)下进行热氧化处理时，OSF核作为OSF显现。
Pv区域与OSF区域邻接，是空孔型点缺陷占优势的无缺陷区域。Pv区域在原生(as-grown)状态下含有氧析出核，在实施热处理时，容易产生氧析出物(BMD)。
Pi区域与Pv区域邻接，是填隙硅型点缺陷占优势的无缺陷区域。Pi区域在原生状态下几乎不含氧析出核，即使实施热处理也难以产生BMD。
L/D是过量地进入晶格间的填隙硅的聚集体，是伴有位错的缺陷(位错簇)。L/D区域与Pi区域邻接。
近年来，对完全不存在缺陷的硅晶片的需求增强，研究了得到这样的硅晶片的单晶硅的制备方法(例如参照文献1：日本特开平11-199386号公报)。
在文献1中，公开了以含有OSF区域和位于其外侧的N-区域(只由Pv区域和Pi区域构成的无缺陷区域)的范围的提拉速度V和温度梯度G提拉单晶硅。
但是，在如文献1所示的结构中，硅晶片中存在不少OSF区域，无法得到下述狭义的含义的无缺陷的单晶硅。
发明内容
本发明的目的在于，提供：在制备可得到大量的只存在无缺陷区域的硅晶片的单晶硅时的间隙尺寸决定方法和单晶硅的制备方法。
无缺陷区域，在广义的含义下，是排除FPD (Flow Pattern Defect：流动图形缺陷)区域和L/D区域的区域，在狭义的含义下，指只由Pv区域和Pi区域构成的区域。同样，无缺陷的硅晶片，在广义的含义下，指在面内不存在FPD (Flow Pattern Defect：流动图形缺陷)区域和L/D区域的硅晶片，在狭义的含义下，指只由Pv区域和Pi区域构成的硅晶片。只存在无缺陷区域的硅晶片可为广义的含义的无缺陷硅晶片或狭义的含义的无缺陷硅晶片中的任一者。
本发明的间隙尺寸决定方法是使用提拉装置制备单晶硅时的热屏蔽体的下端与硅熔体表面的间隙尺寸决定方法，所述提拉装置具备容纳硅熔体的坩埚、由所述硅熔体提拉单晶硅的提拉部和以包围提拉中的单晶硅的方式配置在所述坩埚的上方的所述热屏蔽体，其特征在于，所述方法实施：对每种所述间隙尺寸，模拟所述单晶硅的缺陷分布和所述单晶硅的提拉速度的关系的工序；基于所述模拟的结果，确定得到只具有无缺陷区域的所述单晶硅的提拉速度的裕度的工序；将通过所述模拟得到的缺陷分布数值化，确定该缺陷分布的值、通过所述模拟得到的提拉速度的裕度和所述间隙尺寸的第1关系的工序；按照与通过所述模拟得到的缺陷分布相同的方法将使用所述提拉装置制备的评价用单晶硅的缺陷分布数值化，确定该缺陷分布的值和制备所述评价用单晶硅时的所述间隙尺寸的第2关系的工序；和基于所述第1关系和所述第2关系，推断制备所述评价用单晶硅时的提拉速度的裕度，决定使得比该推断的提拉速度的裕度更为增大的所述间隙尺寸的工序。
得到只具有无缺陷区域的单晶硅的提拉速度的裕度(以下有时称为“无缺陷裕度”)根据间隙尺寸而变化。无缺陷裕度指由单晶硅得到的硅晶片整面成为无缺陷区域的单晶硅提拉速度的上限值与下限值的差。
需说明的是，如上所述，无缺陷区域可为广义的含义的无缺陷区域或狭义的含义的无缺陷区域中的任一者。以下将无缺陷区域作为狭义的含义的无缺陷区域来说明本发明。
无缺陷裕度达到最大的间隙尺寸可通过模拟来求得。需说明的是，除了利用数值计算的计算机模拟以外，模拟还包含利用实验的模拟。
若将所求得的间隙尺寸应用于提拉装置，则理应为无缺陷裕度达到最大的制备条件，但实际上会变为热环境因热区的构成部件的劣化等而与模拟不同的状态，可能无缺陷裕度不是最大。此时，若在制备中提拉速度变化，则提拉速度会在无缺陷裕度的范围之外，有制备出具有缺陷区域的单晶硅之虞。
在本发明中，利用基于模拟结果的第1关系和基于评价用单晶硅的缺陷分布的第2关系，推断制备评价用单晶硅时的无缺陷裕度的大小，决定使无缺陷裕度比该推断的大小大的间隙尺寸。因此，通过使用该制备间隙尺寸，可以无缺陷裕度比制备评价用单晶硅时大的状态制备单晶硅。因此，即使提拉速度变化，也可抑制提拉速度在无缺陷裕度的范围之外的情况，可得到大量的只存在无缺陷区域的硅晶片。
在本发明的间隙尺寸决定方法中，优选根据由所述单晶硅得到的晶片面内的圆形缺陷区域的半径和环状缺陷区域的宽度，或与所述半径和所述宽度对应的单晶半径方向的缺陷分布，进行所述缺陷分布的数值化。
根据本发明，基于可通过热处理而视觉确认的OSF或氧析出物(BMD)，可容易地将缺陷分布数值化。
在本发明的间隙尺寸决定方法中，将所述缺陷分布数值化得到的值优选为无量纲值。
在本发明的间隙尺寸决定方法中，所述缺陷分布优选为OSF区域的分布或Pv区域的分布。
根据本发明，基于可通过热处理而视觉确认的OSF或氧析出物(BMD)，可容易地决定使无缺陷裕度比制备评价用单晶硅时大的间隙尺寸。
在本发明的间隙尺寸决定方法中，将所述缺陷分布数值化得到的值优选为圆形OSF区域的半径与环状OSF区域的宽度之比，或圆形Pv区域的半径与环状Pv区域的宽度之比。
根据本发明，基于圆形的OSF区域或Pv区域的半径与环状的OSF区域或Pv区域的宽度之比，或圆形Pv区域的半径与环状Pv区域的宽度之比，可容易地将缺陷分布数值化。
本发明的单晶硅的制备方法的特征在于，采用通过上述间隙尺寸决定方法决定的间隙尺寸来制备单晶硅。
根据本发明，可制备能够得到大量的只存在无缺陷区域的硅晶片的单晶硅。
在本发明的单晶硅的制备方法中，所述间隙尺寸决定方法优选以使所述提拉速度的裕度为最大的方式来决定所述间隙尺寸。
根据本发明，可使提拉速度的变化容许值为最大，可得到大量的只存在无缺陷区域的硅晶片。
附图说明
图1是本发明的关联技术和一个实施方案所涉及的提拉装置的示意图。
图2是前述一个实施方案中的单晶硅的制备方法的流程图。
图3是表示单晶硅的提拉速度与缺陷分布的关系的一个实例的示意图。
图4是表示单晶硅的提拉速度与缺陷分布的关系的一个实例的示意图。
图5是表示提拉速度与环状和盘状的OSF区域的存在情况的关系的说明图。
图6是表示基于模拟结果的OSF区域的盘半径与盘环比的关系的图。
图7是表示基于模拟结果和采用临时间隙尺寸的评价用单晶硅的制备实绩的OSF区域的盘半径与盘环比的关系的图。
图8是表示本发明的变形例中的提拉速度与环状和盘状的Pv区域的存在情况的关系的说明图。
图9是本发明的实施例中的实验1的结果，是表示基于模拟结果和采用制备间隙尺寸的评价用单晶硅的制备实绩的OSF区域的盘半径与盘环比的关系的图。
图10是前述实施例中的实验2的结果，是表示实验例1、2的成品率效果的图。
具体实施方式
[本发明的关联技术]
首先，基于附图说明本发明的关联技术。
如图1所示，单晶硅SM的提拉装置1为用于CZ法(Czochralski法)的装置，具备装置本体2。
装置本体2具备室21、配置于该室21内的坩埚22、加热该坩埚22的加热器23、提拉部24、热屏蔽体25、隔热材料26和坩埚驱动部27。
需说明的是，如用双点划线所示，提拉装置1是用于MCZ (Magnetic fieldapplied Czochralski：磁场直拉)法的装置，在室21的外侧可具有夹着坩埚22而配置的一对电磁线圈28。
在室21的上部，设置将Ar气等惰性气体导入室21内的气体导入口21A。在室21的下部，设置排出室21内的气体的气体排气口21B。在室21的内面，设置隔热材料26。
坩埚22是将硅熔化来制成硅熔体M的装置。坩埚22具备石英坩埚221和容纳该石英坩埚221的石墨坩埚222。每培育1根或多根单晶硅SM就更换石英坩埚221。另一方面，石墨坩埚222不在每制备1根单晶硅SM时更换，而在认为无法适宜地支撑石英坩埚221的时刻更换。
将加热器23配置在坩埚22的周围，熔化坩埚22内的硅。需说明的是，在坩埚22的下方，还可设置如双点划线所示的底部加热器231。
提拉部24具备在一端安装有晶种SC的线缆241和使该线缆241升降和旋转的提拉驱动部242。
热屏蔽体25以包围单晶硅SM的方式设置，屏蔽从加热器23向上方放射的辐射热。
坩埚驱动部27具备从下方支撑石墨坩埚222的支撑轴271，使坩埚22以规定的速度旋转和升降。
需说明的是，提拉装置1中的热区为室21、坩埚22、加热器23、线缆241、热屏蔽体25、隔热材料26、支撑轴271、硅熔体M、单晶硅SM等。
[实施方案]
[单晶硅的制备方法]
接下来，对本发明的一个实施方案所涉及的单晶硅SM的制备方法进行说明。
需说明的是，在本实施方案中，示例出制备圆筒磨削后的直体部的直径为300mm的单晶硅SM的情况，但圆筒磨削后的直径也可为200mm、450mm或其它的大小。另外，可在硅熔体M中添加用于调整电阻率的掺杂剂，也可不添加。
如图2所示，单晶硅SM的制备方法中实施：实施制备单晶硅SM时的间隙尺寸决定方法的工序(步骤S1)，和应用通过该决定方法决定的制备间隙尺寸来制备制品用单晶硅SM的工序(步骤S2：制备工序)。以下对各工序进行详细地说明。
在实施间隙尺寸决定方法的工序中，首先，对热屏蔽体25的下端与硅熔体M表面的间隙GP的尺寸(以下将间隙GP的尺寸称为“间隙尺寸”)的每种，模拟单晶硅SM的缺陷分布与单晶硅SM的提拉速度的关系(步骤S11：模拟工序)。
需说明的是，间隙尺寸是指制备单晶硅SM时的热屏蔽体25的下端与硅熔体M表面之间的距离。
至少对单晶硅SM的直体部SM1进行模拟工序。由于提拉中的单晶硅SM的热历程的变化等的影响，即使是相同的间隙尺寸，缺陷分布也会根据直体部SM1的长度方向的位置而不同。因此，优选对直体部SM1的沿长度方向的多个部位进行模拟工序。在本实施方案中，对于将直体部SM1在长度方向三等分得到的区域，进行模拟工序。在三等分得到的区域中，将提拉方向的上端区域称为顶部区域，将中央区域称为中间区域，将下端区域称为底部区域。
通过该模拟工序，得到以距离单晶硅SM中心的距离为横轴，以提拉速度V为纵轴的缺陷分布。将直体部SM1的只有间隙尺寸不同的模拟结果的一个实例示出于图3和图4中。需说明的是，在图3~图5中，横轴的左端表示单晶硅SM的中心位置，右端表示外缘位置。另外，图3~图7是与单晶硅SM的中间区域有关的图。
就模拟工序而言，除了利用数值计算的计算机模拟以外，也可设为利用实验的模拟。优选可节约模拟所耗费的费用和时间的利用数值计算的计算机模拟。
接着，基于模拟工序的结果，确定如图3和图4所示的无缺陷裕度(步骤S12：无缺陷裕度确定工序)。无缺陷裕度指得到只具有无缺陷区域的单晶硅SM的提拉速度的裕度(margin)。无缺陷裕度为从OSF区域与无缺陷区域的OSF-Pv交界线的最低位置至无缺陷区域与L/D区域的Pi-L/D交界线的最高位置的范围。
然后，将通过模拟工序得到的缺陷分布进行数值化，确定该缺陷分布的值、通过无缺陷裕度确定工序确定的无缺陷裕度和间隙尺寸的第1关系(步骤S13：第1关系确定工序)。
在本实施方案中，首先，确定无缺陷裕度为最大的间隙尺寸(以下有时将无缺陷裕度为最大的间隙尺寸称为“临时间隙尺寸”)。无缺陷裕度根据间隙尺寸而变化，例如在制作以间隙尺寸为横轴，以无缺陷裕度的大小为纵轴的图时，形成山型的图。即，无缺陷裕度为最大的间隙尺寸只有1个。因此，基于对相同的部位只变更间隙尺寸的多个模拟结果，确定临时间隙尺寸。
接着，例如基于如图5所示的间隙尺寸为临时间隙尺寸的缺陷分布，掌握以使OSF区域存在的速度V1提拉单晶硅SM时的OSF区域的产生情况。在由该单晶硅SM得到的硅晶片中，存在包含其中心在内的盘状(圆形)的OSF区域。在该盘状的OSF区域的外侧，夹着无缺陷区域而有环状的OSF区域存在。
接着，分别求得盘状的OSF区域的半径和环状的OSF区域的宽度作为盘半径、环宽度。进而，求得以使OSF区域存在的其它提拉速度制备单晶硅SM时的盘半径、环宽度。即，将通过模拟工序得到的缺陷分布数值化。
进而，基于间隙尺寸比临时间隙尺寸大1mm时的缺陷分布、比临时间隙尺寸小1mm时的缺陷分布，分别求得以多个提拉速度的每个提拉时的盘半径、环宽度。
然后，基于图5所示的缺陷分布，制作如图6所示的以盘半径为横轴、以环宽度除以盘半径得到的盘环比为纵轴的参比数据。该参比数据表示将通过模拟得到的缺陷分布数值化得到的值(盘半径、盘环比)、通过模拟得到的无缺陷裕度(最大的无缺陷裕度)和间隙尺寸(临时间隙尺寸、临时间隙尺寸±1mm)的第1关系。
分别对顶部区域、中间区域、底部区域进行该参比数据的制作。参比数据的制作可由计算机进行，也可由操作员进行。
接着，将提拉装置1的间隙尺寸设定为临时间隙尺寸，制备评价用单晶硅SM (步骤S14：评价用单晶制备工序)。
评价用单晶制备工序如下进行：在制备顶部区域、中间区域、底部区域时，一面将间隙尺寸设定为与各区域对应的临时间隙尺寸，一面将提拉速度设定为使各区域存在环状和盘状的OSF区域的速度。作为使环状和盘状的OSF区域存在的速度，例如可基于如图5所示的间隙尺寸为临时间隙尺寸的缺陷分布，设定使OSF区域存在的速度V1等，也可基于过去的制备实绩来设定。
在本实施方案中，制备使环状和盘状的OSF区域存在的多根评价用单晶硅SM。
接着，按照与通过模拟得到的缺陷分布相同的方法将评价用单晶硅的缺陷分布数值化，确定该缺陷分布的值和制备评价用单晶硅时的间隙尺寸的第2关系(步骤S15：第2关系确定工序)。
在本实施方案中，首先，由评价用单晶硅SM的直体部SM1取得硅晶片，进行使OSF区域显现的处理。作为该显现处理，可示例出在1000℃的氧气氛中进行3小时的热处理后，进而在1150℃的氧气氛中进行2小时的热处理。然后，测定所显现的OSF区域的环宽度和盘半径。对由多根评价用单晶硅SM中的各区域取得的硅晶片进行以上处理。需说明的是，由各区域取得的硅晶片的片数可为各1片，也可为各多片。另外，也可只制备1根评价用单晶硅SM，由该单晶硅SM取得多个硅晶片。
然后，基于各硅晶片的测定结果确定盘半径和盘环比的关系。即，确定将评价用单晶硅SM的缺陷分布数值化得到的值(盘半径、盘环比)和制备评价用单晶硅SM时的间隙尺寸的第2关系。
然后，基于第1关系和第2关系，推断制备评价用单晶硅SM时的无缺陷裕度，决定使得比所推断的无缺陷裕度更为增大的制备间隙尺寸(步骤S16：制备间隙尺寸决定工序)。
在本实施方案中，首先将用参比数据表示的第1关系和第2关系进行比较，判定在制备评价用单晶硅SM时无缺陷裕度是否为最大的状态。由于所比较的这两者是基于OSF的产生情况得到的数据，所以与模拟结果和评价用单晶硅SM的缺陷分布对应。
例如，如图7所示，在图6的参比数据上，将各硅晶片中的OSF区域的测定结果(制备实绩(第2关系))绘图。若以相同的制备条件制备单晶硅SM，则由它们取得的硅晶片的OSF区域的测定结果理应相同，但实际上由于测定误差和提拉速度的偏差等，可能会如图7所示那样不同。
然后，在该测定结果与临时间隙尺寸下的参比数据大致一致时，推断无缺陷裕度为最大的状态，从而将临时间隙尺寸决定为制备间隙尺寸。另一方面，在测定结果偏离参比数据规定量时，推断无缺陷裕度不是最大的状态，从而将临时间隙尺寸以外的尺寸决定为制备间隙尺寸。
例如，求得临时间隙尺寸下的参比数据的基准近似线LS、比临时间隙尺寸大1mm时的参比数据的第1参比近似线L1、比临时间隙尺寸小1mm时的参比数据的第2参比近似线L2、硅晶片的测定结果的实绩近似线N。然后，基于各近似线LS、L1、L2与实绩近似线N的距离来决定制备间隙尺寸。
在图7所示的结果中，实绩近似线N位于基准近似线LS与第1参比近似线L1的大致中间。此时，推断在提拉装置1中应用临时间隙尺寸时的制备条件与在模拟中应用比临时间隙尺寸大0.5mm的尺寸时的制备条件相当。根据该推断结果，认为应用比临时间隙尺寸小0.5mm的尺寸时的制备条件与在模拟中应用临时间隙尺寸时的制备条件相当。因此，将比临时间隙尺寸小0.5mm的尺寸决定为制备间隙尺寸。
另外，在实绩近似线N位于基准近似线LS与第2参比近似线L2之间时，将只比临时间隙尺寸大对应于实绩近似线N与基准近似线LS的距离的长度的尺寸决定为制备间隙尺寸。例如，在实绩近似线N位于将基准近似线LS的位置计为“0”、将第2参比近似线L2的位置计为“1”时的“0.3”的位置时，将比临时间隙尺寸大0.3mm的尺寸决定为制备间隙尺寸。
另一方面，在实绩近似线N与基准近似线LS大致一致时，推断在提拉装置1中应用临时间隙尺寸时的制备条件与在模拟中应用临时间隙尺寸时的制备条件相当，从而将临时间隙尺寸决定为制备间隙尺寸。
如上所述，通过以使实绩近似线N与基准近似线LS一致的方式决定制备间隙尺寸，成为无缺陷裕度最大的制备条件。
分别对顶部区域、中间区域、底部区域进行该制备间隙尺寸决定工序。制备间隙尺寸决定工序可由计算机进行，也可由操作员进行。
需说明的是，在以上处理中，基于环状和盘状的OSF区域的存在情况来决定制备间隙尺寸，但如图8所示，也可基于环状和盘状的Pv区域的存在情况来决定制备间隙尺寸。此时，只要将模拟和制备评价用单晶硅SM时的提拉速度设定为使环状和盘状的Pv区域产生的速度V2等即可。作为使Pv区域显现的处理，可示例出在780℃的氧气氛中进行3小时的热处理后，进而在1000℃的氧气氛中进行16小时的热处理。
然后，进行制备工序(步骤S2)。
制备工序在分别制备顶部区域、中间区域、底部区域时，采用通过步骤S1的处理决定的制备间隙尺寸，制备制品用单晶硅SM。
[实施方案的作用效果]
根据上述实施方案，在制备间隙尺寸决定工序中，推断制备评价用单晶硅SM时的无缺陷裕度的大小，将使无缺陷裕度比该推断的大小增大的间隙尺寸决定为制备间隙尺寸。通过在制备工序中使用该制备间隙尺寸，可以无缺陷裕度比制备评价用单晶硅SM时大的状态制备制品用单晶硅SM。因此，即使提拉速度变化，也可抑制提拉速度在无缺陷裕度的范围之外的情况，可得到大量的只存在无缺陷区域的硅晶片。
特别是在本实施方案中，通过在制备中采用使无缺陷裕度最大的制备间隙尺寸，可使提拉速度的变化容许值为最大，可得到更多的只存在无缺陷区域的硅晶片。
在制备间隙尺寸决定工序中，基于实绩近似线N相对于基准近似线LS、第1参比近似线L1和第2参比近似线L2的位置，可容易地决定制备间隙尺寸。
[变形例]
需说明的是，本发明不是只被限定于上述实施方案，而是可在不脱离本发明要旨的范围内进行各种的改良以及设计的变更等。
例如，在制备单晶硅时的间隙尺寸决定方法和制备方法对直体部SM1的顶部区域、中间区域、底部区域分别进行，但也可只对任意1个或2个区域进行，或对将直体部SM1在长度方向分成2个或4个以上的区域进行。
在制备间隙尺寸决定工序中，基于各近似线LS、L1、L2与实绩近似线N的距离来决定制备间隙尺寸，但也可不求得第1和第2参比近似线L1、L2，而只基于基准近似线LS与实绩近似线N的比较，来决定制备间隙尺寸。
在制备间隙尺寸决定工序中，基于间隙尺寸比临时间隙尺寸大1mm时的缺陷分布，来求得第1参比近似线L1，但也可基于只比临时间隙尺寸大0.5mm或2mm等其它的大小时的缺陷分布，来求得第1参比近似线L1。第2参比近似线L2也可相同地求得。
在制备间隙尺寸决定工序中，除了第1和第2参比近似线L1、L2以外，也可基于间隙尺寸比临时间隙尺寸例如大2mm时和小2mm时的缺陷分布，求得第3和第4参比近似线，使用该第3和第4参比近似线来决定制备间隙尺寸。
在制备间隙尺寸决定工序中，也可不求得各近似线LS、L1、L2、N，而只通过各近似线LS、L1、L2、N的制作中所用的绘图数据的比较，来决定制备间隙尺寸。
只要无缺陷裕度至少比制备评价用单晶硅SM时大，则制备间隙尺寸可以不是无缺陷裕度为最大的间隙尺寸。例如，在得到图7所示的结果时，将比临时间隙尺寸小0.5mm的尺寸决定为制备间隙尺寸，但也可将小0.3mm的尺寸决定为制备间隙尺寸。
在制备间隙尺寸决定工序中，基于以盘半径为横轴、以环宽度除以盘半径得到的盘环比作为纵轴的参比数据来决定制备间隙尺寸，但也可使用其它的指标作为横轴、纵轴的指标。作为横轴和纵轴的指标的组合，可示例出盘半径和环宽度等。
实施例
接下来，通过实施例和比较例来更详细地说明本发明，但本发明并不因这些实例而受到任何限定。
[实验1]
采用基于上述实施方案中的图7而决定的制备间隙尺寸，制备使得环状和盘状的OSF区域存在的多根评价用单晶硅SM。然后，求得由该评价用单晶硅SM得到的多个晶片的盘半径和盘比例，将它们的关系绘图成图6所示的图。
将其结果示出于图9中。
如图9所示，可确认基于以制备间隙尺寸制备的评价用单晶硅SM的测定结果的实绩近似线N1与以临时间隙尺寸制备的评价用单晶硅SM的实绩近似线N相比，更接近基准近似线LS。
由此可确认，通过在制备工序中使用按照在制备上述单晶硅SM时的间隙尺寸决定方法得到的制备间隙尺寸，可以使无缺陷裕度变大的状态制备制品用单晶硅SM。
[实验2]
[实验例1]
{比较例1}
进行以热区为A型的提拉装置1为前提的步骤S11~S12的处理，对顶部区域、中间区域、底部区域的每个确定临时间隙尺寸，以该确定的临时间隙尺寸制备比较例1的单晶硅SM。作为比较例1的单晶硅SM的提拉速度，采用应用临时间隙尺寸而得的模拟结果中的无缺陷裕度内的中值。
然后，在比较例1的单晶硅SM中，确定得到只具有无缺陷区域的硅晶片(制品晶片)的制品区域。此时，由直体部SM1的长度方向的多个位置取得硅晶片，将被制品晶片夹着的区域作为制品区域，将被具有作为缺陷区域的OSF区域的硅晶片(次品晶片)夹着的区域作为次品区域。
然后，求得制品区域的重量除以投入至坩埚22中的硅原料的重量得到的值，作为比较例1的成品率。
{实施例1}
基于由比较例1的单晶硅SM得到的次品晶片中的OSF的产生情况，进行步骤S13~S14的处理，决定得到次品晶片的区域的制备间隙尺寸。然后，使用热区为A型的提拉装置1，以制备间隙尺寸制备实施例1的单晶硅SM。作为实施例1的单晶硅SM的提拉速度，采用与比较例1相同的速度。
然后，确定实施例1的单晶硅SM的制品区域，与比较例1相同地求得实施例1的成品率。
[实验例2]
{比较例2、实施例2}
代替热区为A型的提拉装置1，使用B型的提拉装置1，除此之外，通过进行与比较例1、实施例1分别相同的处理，求得比较例2、实施例2的成品率。
[评价]
求得由实施例1的成品率减去比较例1的成品率得到的值，作为实验例1的成品率效果；求得由实施例2的成品率减去比较例2的成品率得到的值，作为实验例2的成品率效果。将该结果示出于图10中。
如图10所示，可确认在实验例1、2中成品率效果均为1%以上。
由此可确认，通过在制备工序中使用按照在制备上述单晶硅SM时的间隙尺寸决定方法得到的制备间隙尺寸，可得到大量的制品晶片。

Claims (7)

1.间隙尺寸决定方法，所述方法是使用提拉装置制备单晶硅时的热屏蔽体的下端与硅熔体表面的间隙尺寸决定方法，所述提拉装置具备容纳所述硅熔体的坩埚、由所述硅熔体提拉单晶硅的提拉部和以包围提拉中的单晶硅的方式配置在所述坩埚的上方的所述热屏蔽体，其特征在于，所述方法实施：
对每种所述间隙尺寸，模拟所述单晶硅的缺陷分布和所述单晶硅的提拉速度的关系的工序，
基于所述模拟的结果，确定得到只具有无缺陷区域的所述单晶硅的提拉速度的裕度的工序，
将通过所述模拟得到的缺陷分布数值化，确定该缺陷分布的值、通过所述模拟得到的提拉速度的裕度和所述间隙尺寸的第1关系的工序，
按照与通过所述模拟得到的缺陷分布相同的方法将使用所述提拉装置制备的评价用单晶硅的缺陷分布数值化，确定该缺陷分布的值和制备所述评价用单晶硅时的所述间隙尺寸的第2关系的工序，
基于所述第1关系和所述第2关系，推断制备所述评价用单晶硅时的提拉速度的裕度，决定使得比该推断的提拉速度的裕度更为增大的所述间隙尺寸的工序。
2.根据权利要求1所述的间隙尺寸决定方法，其特征在于，
根据由所述单晶硅得到的晶片面内的圆形缺陷区域的半径和环状缺陷区域的宽度，或与所述半径和所述宽度对应的单晶半径方向的缺陷分布，进行所述缺陷分布的数值化。
3.根据权利要求2所述的间隙尺寸决定方法，其特征在于，
将所述缺陷分布数值化得到的值为无量纲值。
4.根据权利要求1所述的间隙尺寸决定方法，其特征在于，
所述缺陷分布为OSF区域的分布或Pv区域的分布。
5.根据权利要求4所述的间隙尺寸决定方法，其特征在于，
将所述缺陷分布数值化得到的值为圆形OSF区域的半径与环状OSF区域的宽度之比，或圆形Pv区域的半径与环状Pv区域的宽度之比。
6.单晶硅的制备方法，其特征在于，使用通过根据权利要求1~5中任一项所述的间隙尺寸决定方法决定的间隙尺寸来制备单晶硅。
7.根据权利要求6所述的单晶硅的制备方法，其特征在于，
所述间隙尺寸决定方法中，以使所述提拉速度的裕度为最大的方式决定所述间隙尺寸。
CN202010273289.XA 2019-04-12 2020-04-09 制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法 Active CN111809230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019076187A JP7040491B2 (ja) 2019-04-12 2019-04-12 シリコン単結晶の製造時におけるギャップサイズ決定方法、および、シリコン単結晶の製造方法
JP2019-076187 2019-04-12

Publications (2)

Publication Number Publication Date
CN111809230A true CN111809230A (zh) 2020-10-23
CN111809230B CN111809230B (zh) 2022-03-01

Family

ID=72829908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010273289.XA Active CN111809230B (zh) 2019-04-12 2020-04-09 制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法

Country Status (4)

Country Link
JP (1) JP7040491B2 (zh)
KR (1) KR102353877B1 (zh)
CN (1) CN111809230B (zh)
TW (1) TWI710673B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113897671A (zh) * 2021-09-30 2022-01-07 西安奕斯伟材料科技有限公司 一种氮掺杂单晶硅棒的制备方法及氮掺杂单晶硅棒

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11618971B2 (en) * 2020-09-29 2023-04-04 Sumco Corporation Method and apparatus for manufacturing defect-free monocrystalline silicon crystal

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206755A (zh) * 1997-02-13 1999-02-03 三星电子株式会社 通过控制拉速分布制造单晶硅锭和晶片的方法及其产品
WO2006013828A1 (ja) * 2004-08-05 2006-02-09 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコン単結晶の品質評価方法
CN101006206A (zh) * 2004-08-25 2007-07-25 株式会社上睦可 硅片及其制造方法，以及硅单晶的培育方法
CN101037794A (zh) * 2005-12-30 2007-09-19 斯尔瑞恩公司 用于制造高质量硅单晶锭的方法以及由其制得的硅单晶片
JP2009292722A (ja) * 2009-08-06 2009-12-17 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上げ装置及び引上げ方法
CN101768776B (zh) * 2008-12-26 2013-03-13 硅电子股份公司 硅晶片及其制备方法
CN109196144A (zh) * 2016-05-25 2019-01-11 胜高股份有限公司 单晶硅的制造方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
JP4808832B2 (ja) * 2000-03-23 2011-11-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 無欠陥結晶の製造方法
KR100400645B1 (ko) * 2000-09-07 2003-10-08 주식회사 실트론 단결정 실리콘 웨이퍼, 잉곳 및 그 제조방법
JP4569103B2 (ja) 2003-12-25 2010-10-27 信越半導体株式会社 単結晶の製造方法
JP4548306B2 (ja) * 2005-10-31 2010-09-22 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP6078974B2 (ja) * 2012-04-04 2017-02-15 株式会社Sumco シリコン単結晶の製造方法
JP6206178B2 (ja) * 2013-12-27 2017-10-04 株式会社Sumco 単結晶の引上げ方法
JP6135611B2 (ja) 2014-07-03 2017-05-31 信越半導体株式会社 点欠陥濃度計算方法、Ｇｒｏｗｎ−ｉｎ欠陥計算方法、Ｇｒｏｗｎ−ｉｎ欠陥面内分布計算方法及びこれらを用いたシリコン単結晶製造方法
DE112015003765B4 (de) * 2014-09-12 2022-02-03 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Einkristalls
JP6604338B2 (ja) * 2017-01-05 2019-11-13 株式会社Ｓｕｍｃｏ シリコン単結晶の引き上げ条件演算プログラム、シリコン単結晶のホットゾーンの改良方法、およびシリコン単結晶の育成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206755A (zh) * 1997-02-13 1999-02-03 三星电子株式会社 通过控制拉速分布制造单晶硅锭和晶片的方法及其产品
WO2006013828A1 (ja) * 2004-08-05 2006-02-09 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコン単結晶の品質評価方法
CN101006206A (zh) * 2004-08-25 2007-07-25 株式会社上睦可 硅片及其制造方法，以及硅单晶的培育方法
CN101037794A (zh) * 2005-12-30 2007-09-19 斯尔瑞恩公司 用于制造高质量硅单晶锭的方法以及由其制得的硅单晶片
CN101768776B (zh) * 2008-12-26 2013-03-13 硅电子股份公司 硅晶片及其制备方法
JP2009292722A (ja) * 2009-08-06 2009-12-17 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上げ装置及び引上げ方法
CN109196144A (zh) * 2016-05-25 2019-01-11 胜高股份有限公司 单晶硅的制造方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113897671A (zh) * 2021-09-30 2022-01-07 西安奕斯伟材料科技有限公司 一种氮掺杂单晶硅棒的制备方法及氮掺杂单晶硅棒

Also Published As

Publication number Publication date
TWI710673B (zh) 2020-11-21
KR102353877B1 (ko) 2022-01-19
KR20200120511A (ko) 2020-10-21
CN111809230B (zh) 2022-03-01
JP2020172414A (ja) 2020-10-22
TW202037770A (zh) 2020-10-16
JP7040491B2 (ja) 2022-03-23

Similar Documents

Publication Publication Date Title
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
CN108474137B (zh) 具有均匀的径向氧变化的硅晶片
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2000001391A (ja) シリコン単結晶ウエーハ及びその製造方法
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
CN111809230B (zh) 制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法
JP5120337B2 (ja) シリコン単結晶の製造方法、シリコン単結晶の温度推定方法
JP5283543B2 (ja) シリコン単結晶の育成方法
WO2006103837A1 (ja) シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4193610B2 (ja) 単結晶の製造方法
JP2002145697A (ja) 単結晶シリコンウェーハ、インゴット及びその製造方法
EP1640483A1 (en) Process for producing single crystal and single crystal
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
JP4422813B2 (ja) シリコン単結晶の製造方法
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2005015290A (ja) 単結晶の製造方法及び単結晶
JP2005015287A (ja) 単結晶の製造方法及び単結晶製造装置
JP2009274901A (ja) シリコン単結晶の育成方法
TWI671440B (zh) 矽單結晶的製造方法、矽單結晶及矽晶圓
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP4881539B2 (ja) 単結晶の製造方法及び単結晶
JP2010016099A (ja) シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
JP2005015297A (ja) 単結晶の製造方法及び単結晶
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant