CN111769082A - 一种asic芯片及制造方法 - Google Patents

一种asic芯片及制造方法 Download PDF

Info

Publication number
CN111769082A
CN111769082A CN202010641463.1A CN202010641463A CN111769082A CN 111769082 A CN111769082 A CN 111769082A CN 202010641463 A CN202010641463 A CN 202010641463A CN 111769082 A CN111769082 A CN 111769082A
Authority
CN
China
Prior art keywords
film
top surface
asic chip
region
metal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010641463.1A
Other languages
English (en)
Other versions
CN111769082B (zh
Inventor
柏杨
屠兰兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AAC Technologies Holdings Shenzhen Co Ltd
Original Assignee
AAC Acoustic Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AAC Acoustic Technologies Shenzhen Co Ltd filed Critical AAC Acoustic Technologies Shenzhen Co Ltd
Priority to CN202010641463.1A priority Critical patent/CN111769082B/zh
Priority to PCT/CN2020/103704 priority patent/WO2022006998A1/zh
Publication of CN111769082A publication Critical patent/CN111769082A/zh
Application granted granted Critical
Publication of CN111769082B publication Critical patent/CN111769082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种ASIC芯片，其特征在于，该芯片包括基底，所述基底包括顶表面，所述芯片还包括固定于所述顶表面的金属垫及沉积于所述顶表面并覆盖所述顶表面的第一薄膜，所述第一薄膜对应所述金属垫的位置形成贯穿所述第一薄膜的通孔，所述金属垫收容于所述通孔内；所述顶表面包括相对设置的边部以及连接相邻所述边部的角部，所述第一薄膜在所述角部刻蚀形成第一区域，所述第一薄膜在所述顶表面的中央位置刻蚀形成第二区域，所述第一薄膜进一步刻蚀形成连通所述第一区域和所述第二区域的导流槽；从而在基底的中央位置、角部与其他位置上形成高度差，以引导胶层一次点胶即可覆盖ASIC芯片，避免了多次补胶存在的溢胶风险。

Description

一种ASIC芯片及制造方法
【技术领域】
本发明涉及ASIC芯片技术领域，具体为一种易于封线胶水覆盖的ASIC芯片设计及其制造工艺方法。
【背景技术】
随着无线通讯的发展，全球移动电话用户越来越多，用户度移动电话的要求已不仅满足通话，而且要能够提供高质量的通话效果，尤其是目前移动多媒体技术的发展，移动通话的麦克风作为移动电话的语音拾取装置，其性能好坏直接影响通话质量。
目前应用较多的是MEMS麦克风，MEMS麦克风由MEMS芯片、ASIC芯片、封装基板和外壳封装而成。为了保护ASIC芯片不被外部环境污染和破坏，通常会在绑线之后用胶水将ASIC芯片覆盖并将胶水固化再进行之后的盒盖工序。ASIC芯片一般是通过半导体晶圆制造和切割而成的方形压模，而保护ASIC芯片的胶水一般通过点胶的方式点滴到芯片上，根据流体的扩散原理胶水不可避免的呈现出圆形分布,在MEMS麦克风封装过程中，点胶剂量不够时胶水难以覆盖到ASIC芯片的四角，使ASIC芯片在工作场景中暴露在外，极易受到外界环境温湿度、静电、发热、颗粒物等因素的影响造成ASIC芯片失效。从流体动力学与胶水表面张力可知，在芯片的四个角落与中心存在胶水流速差，而为了完全覆盖整个芯片表面，只能对4个角落补胶，这导致了四个角落出现溢流风险。此外，ASIC顶部胶水过高可能会给接下来的盒盖工序带来隐患，此外还会增加污染MEMS芯片的风险，同时，胶水体积增大还会占用麦克风后腔的体积从而给信噪比带来损失。
因此，有必要提供一种易于封线胶水覆盖的ASIC芯片设计及其制造工艺方法。
【发明内容】
本发明的目的在于提供一种易于封线胶水覆盖的ASIC芯片设计及其制造工艺方法。
本发明的技术方案如下：一种ASIC芯片，该芯片包括基底，所述基底包括顶表面，所述芯片还包括固定于所述顶表面的金属垫及沉积于所述顶表面并覆盖所述顶表面的第一薄膜，所述第一薄膜对应所述金属垫的位置形成贯穿所述第一薄膜的通孔，所述金属垫收容于所述通孔内；所述顶表面包括相对设置的边部以及连接相邻所述边部的角部，所述第一薄膜在所述角部刻蚀形成第一区域，所述第一薄膜在所述顶表面的中央位置刻蚀形成第二区域，所述第一薄膜进一步刻蚀形成连通所述第一区域和所述第二区域的导流槽；所述ASIC芯片还包括涂覆在所述顶表面的中央位置并向所述边部和所述角部扩散的胶层，所述胶层通过所述导流槽引流至所述角部并均匀覆盖所述第一薄膜和所述金属垫。
更优地，所述第一区域、所述第二区域及所述导流槽分别刻蚀贯穿所述第一薄膜。
更优地，所述导流槽的宽度自所述第一区域向所述第二区域逐渐减小。
更优地，所述顶表面沉积形成至少两层所述第一薄膜。
更优地，该芯片还包括在所述第一薄膜上沉积形成的第二薄膜，所述第二薄膜刻蚀形成沿所述第一区域与所述第二区域相连通方向延伸的导流板，所述导流板位于所述导流槽的相对两侧且相邻所述导流板间隔设置，位于所述导流槽的相对两侧的所述导流板之间形成连通所述导流槽的间隙；所述导流板进一步限制所述胶层向所述角部扩散的路径，所述胶层均匀覆盖所述第一薄膜、所述金属垫及所述导流板。
更优地，沿所述导流槽的延伸方向，所述导流板到所述第一区域的距离大于所述导流板到所述第二区域的距离。
更优地，所述导流板为条状结构，且所述导流板的数量为多个。
更优地，所述第一薄膜上沉积形成至少两层所述第二薄膜，所述第一薄膜的厚度小于或等于所述第二薄膜的厚度。
更优地，所述第一薄膜的厚度为0.3μm，所述第二薄膜的厚度为1μm。
一种用于形成如上任一所述的ASIC芯片的制造方法，该制造方法包括以下步骤：
提供基底上设置有金属垫的ASIC芯片；
在所述顶表面上围绕所述金属垫沉积形成第一薄膜；
在所述第一薄膜上涂布第一光刻胶并将其图案化以暴露所述角部、所述顶表面的中央位置以及所述导流槽对应的区域；
以图案化的所述第一光刻胶为掩模刻蚀所述第一薄膜以形成所述第一区域、所述第二区域及连通所述第一区域与所述第二区域的所述导流槽；
清除所述第一光刻胶；
在所述顶表面的中央位置涂覆胶层，所述胶层向所述边部和所述角部扩散的同时通过所述导流槽引流至所述角部以均匀覆盖所述第一薄膜和所述金属垫。
更优地，该制造方法还包括以下步骤：
在所述顶表面的中央位置涂覆胶层之前，在所述第一薄膜上沉积形成第二薄膜；
在所述第二薄膜上涂布第二光刻胶并将其图案化为仅覆盖所述导流槽的相对两侧；
以图案化的所述第二光刻胶为掩模刻蚀所述第二薄膜，形成覆盖所述导流槽的相对两侧的导流板，且相邻的所述导流板间隔设置；
清除所述第二光刻胶；
在所述顶表面的中央位置涂覆所述胶层，所述导流板进一步限制所述胶层向所述角部扩散的路径，所述胶层均匀覆盖所述第一薄膜、所述金属垫和所述导流板。
本发明的有益效果在于：本发明通过在基底顶表面设置容纳及引导胶层流动的第一区域、第二区域及导流槽，从而在基底的中央位置、角部与其他位置之间形成高度差，胶水从中间往外面扩散时，这样的结构减缓了胶水从ASIC芯片中央扩散到边部的流动速度，并加快了胶水从ASIC芯片中央扩散到角部的流动速度，以引导胶层一次点胶即可覆盖ASIC芯片，避免了多次补胶存在的溢胶风险，降低了胶层高度，便于后续封装工艺。
【附图说明】
图1为现有ASIC芯片去掉胶层的结构示意图；
图2为沿图1中A-A线的剖视图；
图3为本发明的第一实施方式的ASIC芯片去掉胶层的结构示意图；
图4为沿图3中B-B线的剖视图；
图5为图4所示ASIC芯片涂覆胶层后的示意图；
图6为本发明的第二实施方式的ASIC芯片去掉胶层的结构示意图；
图7为沿图6中C-C线的剖视图；
图8为图7所示ASIC芯片涂覆胶层后的示意图；
图9为本发明第一实施方式的ASIC芯片制备流程示意图；
图10为本发明第二实施方式的ASIC芯片制备流程示意图；
图11为本发明第一实施方式中在形成有第一薄膜的基础上形成图4结构的原理示意图；
图12为本发明第二实施方式中在形成有第二薄膜的基础上形成图7结构的过程示意图。
【具体实施方式】
下面结合附图和实施方式对本发明作进一步说明。
参见图1和图2，现有的ASIC芯片100a通常由包括顶表面11a的基底10a、设置于顶表面11a上的金属垫20a及覆盖顶表面11a的胶层构成，胶层通过胶水点胶的方式覆盖于顶表面11a，所述顶表面11a包括边部111a、角部112a及中央位置113a，胶水点胶于顶表面11a的中央位置向边部111a及角部112a流动扩散，从流体动力学与胶水表面张力可知，在ASIC芯片的角部112a与边部111a存在胶水流速差，而为了完全覆盖整个顶表面，只能对角部112a补胶，这导致了角部112a出现溢流风险。
第一实施方式
本实施方式提供一种ASIC芯片100b，参见图3～图5及图11，该芯片100b包括基底10b、金属垫20b、第一薄膜30及胶层50b，所述基底10b为硅基底10b，所述第一薄膜30为氮化硅薄膜，所述胶层50b为用于保护ASIC芯片100b的胶水。
更优地，所述基底10b包括顶表面11b，所述顶表面11b包括边部111b、角部112b及中央位置113b，所述边部111b的数量为4个，且分为两相对设置的第一边部1111与第二边部1112，所述第一边部1111与第二边部1112相垂直，所述角部112b连接两相邻所述边部111b，具体地，所述角部112b的数量为4个，且每个角部112b分别连接两相邻的所述第一边部1111与所述第二边部1112。
更优地，所述金属垫20b固定于所述顶表面11b，本实施例中，所述金属垫20b的数量为5个，其中两个金属垫20b靠近所述第一边部1111且并排设置，另外三个金属垫20b靠近所述第二边部1112且并列设置。
更优地，所述第一薄膜30沉积于所述顶表面11b，且所述第一薄膜30覆盖所述顶表面11b，具体地，所述第一薄膜30包括贯穿其上形成的通孔，所述通孔31在对应所述金属垫20b的位置贯穿形成，所述金属垫20b收容于所述通孔31内；所述第一薄膜在角部112b处刻蚀形成第一区域32，在顶表面11b的中央位置刻蚀形成第二区域33，并进一步刻蚀形成连通所述第一区域32和所述第二区域33的导流槽34。
更优地，所述第一区域32、所述第二区域33及所述导流槽34可以分别刻蚀贯穿所述第一薄膜30，也可以仅刻蚀所述第一薄膜30的一部分而不至于蚀穿所述第一薄膜30，本实施例中，所述第一区域32、所述第二区域33及所述导流槽34分别刻蚀贯穿所述第一薄膜30。
更优地，所述导流槽34的宽度自所述第一区域32向所述第二区域33逐渐减小。参见图3，定义导流槽34靠近第一区域32的宽度为d1,定义导流槽34靠近第二区域的宽度为d2，满足关系式：d1＞d2。本实施例中，所述第二区域33的数量为1个，所述第一区域32的数量为4个，4个所述第一区域32分别对应顶表面11b的4个角部112b，所述导流槽34的数量为4个，4个所述导流槽34分别连通4个角部112b和顶表面11b的中央位置113b。由于导流槽34经第一薄膜30刻蚀形成，故所述导流槽34的宽度即为所述导流槽34两端的第一薄膜30之间的距离，呈现出靠近顶表面11b中央位置113b的部分宽度较小，而靠近角部112b的部分宽度较大的形状。本实施例中，参见图4，所述第一薄膜30的厚度d3为0.3um(单位：微米)，相应地，所述第一区域32、第二区域33和导流槽34的深度为0.3um。
可以理解的是，除了本实施方式公开的一层第一薄膜30，还可以是两层、三层、四层或更多层第一薄膜30，第一薄膜30的数量可以根据实际情况中的点胶量具体设置，而不局限于本实施例所公开的方案。例如，所述顶表面11b沉积形成至少两层所述第一薄膜30，以进一步提高第一薄膜30远离基底10b一端至基底10b的高度差，同时提升了所述第一区域32、第二区域33及导流槽34的深度，当点胶量较大时，胶层50b首先收容于中央位置113b的第二区域33内，减小了ASIC芯片100b中央位置113b的胶层50b高度，便于后续封装工艺，同时，收容于第二区域33内的胶层50b向周边扩散并顺着导流槽34流向第一区域32，从而覆盖至ASIC芯片100b的边部111b与角部112b。
本实施方式还提供一种用于形成本实施方式一所述的ASIC芯片100b的制造方法，参见图3～图5、图9和图11，该制造方法包括以下步骤：
步骤S101：提供基底10b上设置有金属垫20b的ASIC芯片100b；
具体地，提供一ASIC芯片100b，该ASIC芯片100b至少包括一基底10b，所述基底10b为硅基底10b，所述硅基底10b至少包括顶表面11b，所述顶表面11b为图3中基底10b朝向上方的一面，该顶表面11b固定有若干金属垫20b。
步骤S102：在所述顶表面11b上围绕所述金属垫20b沉积形成第一薄膜30；
具体地，在所述基底10b的顶表面11b围绕若干金属垫20b，经等离子化学气相沉积法形成的一层厚度为0.3um的第一薄膜30，所述第一薄膜30为氮化硅薄膜。第一薄膜30覆盖顶表面11b，仅在对应金属垫20b的位置形成通孔31并经通孔31暴露金属垫20b。
步骤S103：在所述第一薄膜30上涂布第一光刻胶60；
具体地，在所述第一薄膜30远离所述基底10b的一端涂覆第一光刻胶60，第一光刻胶60完全覆盖ASIC芯片100b。本实施例中，第一光刻胶60远离基底10b的一面涂覆成平面，根据具体涂覆工艺的不同，第一光刻胶60也可以是一层均匀的涂层，本发明对具体的光刻胶涂覆及刻蚀工艺不作限制。
步骤S104：将所述第一光刻胶60图案化以暴露所述角部112b、所述顶表面11b的中央位置113b以及所述导流槽34对应的区域；
具体地，采用公知的曝光显影工艺，将第一光刻胶60图案化，以形成暴露出对应第一薄膜30的第一区域32、第二区域33及导流槽34的部分，其中第一区域32对应基底10b顶表面11b的角部112b、第二区域33对应顶表面11b的中央位置113b，导流槽34对应顶表面11b角部112b与中央位置113b之间的位置。以用于刻蚀形成第一区域32、第二区域33及导流槽34。
步骤S105：以图案化的所述第一光刻胶60为掩模刻蚀所述第一薄膜30以形成所述第一区域32、所述第二区域33及连通所述第一区域32与所述第二区域33的所述导流槽34；并清除所述第一光刻胶60；
更优地，以图案化的所述第一光刻胶60为掩模刻蚀所述第一薄膜30，以形成所述第一区域32、所述第二区域33及导流槽34；其中，所述导流槽34连通所述第一区域32与所述第二区域33。
更优地，形成所述第一区域32、所述第二区域33及导流槽4之后清除所述第一光刻胶60。
步骤S106：在所述顶表面11b的中央位置113b涂覆所述胶层50b，所述胶层50b向周边扩散并顺着导流槽34引流至第一区域32,均匀覆盖所述第一薄膜30及所述金属垫20b。
具体地，在所述顶表面11b的中央位置113b涂覆所述胶层50b，由于在顶表面的中央位置113b、角部112b与其他位置之间形成高度差，胶水从中间往外面扩散时，这样的结构减缓了胶水从ASIC芯片中央扩散到边部的流动速度，并加快了胶水从ASIC芯片中央扩散到角部的流动速度，所述第一区域32、第二区域33及导流槽34限制所述胶层50b向所述角部112b扩散的路径，使得所述胶层50b通过所述导流槽34引流至所述角部112b并均匀覆盖所述第一薄膜30及所述金属垫20b，从而一次性完成胶层50b对ASIC芯片100b的覆盖，避免重复补胶导致的溢流风险。
第二实施方式
本实施方式与第一实施方式的区别在于，参见图6～图8及图12，该芯片100c还包括第二薄膜40刻蚀形成的导流板41。
具体的，所述第二薄膜40形成于所述第一薄膜30远离所述基底10c的一端，且所述第二薄膜40通过沉积工艺形成。第二薄膜40刻蚀形成导流板41，且所述导流板41沿所述第一区域32与所述第二区域33相连通方向延伸形成，所述导流板41位于所述导流槽34的相对两侧，且相邻所述导流板41间隔设置，本实施例中，所述导流板41为条状结构，所述导流板41的数量为8个，每两个导流板41分别对应一个导流槽34的两侧，且该两个导流板41相对设置。导流槽34的相对两侧的导流板41之间形成连通导流槽34的间隙42，所述导流板41进一步限制所述胶层50c向所述角部112c扩散的路径，使得所述胶层50c均匀覆盖所述第一薄膜30、所述金属垫20c及所述导流板41。沿所述导流槽34的延伸方向，所述导流板41到所述第一区域32的距离大于所述导流板41到所述第二区域33的距离。参见图6，定义所述导流板41到第一区域32的距离为d4,所述导流板41到第二区域33的距离为d5，满足关系式d4＞d5,即导流板设置为在第一薄膜30上更靠近中央位置113c。本实施例中，参见图7，所述第二薄膜40的厚度d6为1um，相应地，所述导流板41的高度为1um。
更优地，所述胶层50c涂覆在所述顶表面11c的中央位置113c并向所述边部111c和所述角部112c扩散，所述胶层50c通过所述导流槽34及导流板41引流至所述角部112c并均匀覆盖所述第一薄膜30、所述金属垫20c及所述导流板41，从而一次性完成胶层50c对ASIC芯片100的覆盖，避免重复补胶导致的溢流风险。
可以理解的是，除了本实施方式公开的一层第二薄膜40，所述第一薄膜30上沉积形成所述第二薄膜40可以为至少两层，所述第一薄膜30的厚度小于或等于所述第二薄膜40的厚度，以进一步提高第二薄膜40远离基底10c一端至基底10c的高度差，限制溢出导流槽34部分的胶层50c向所述角部112c扩散的路径，以使得所述胶层50c均匀覆盖所述第一薄膜30、所述金属垫20c及所述导流板41。
本实施方式还提供一种用于形成本实施方式二所述的ASIC芯片100c的制造方法，参见图6～图8及图10和图12，该制造方法包括以下步骤：在第一实施方式的顶表面11c的中央位置113c涂覆胶层之前,通过以下步骤制备得到导流板41的结构。
步骤S201：在所述第一薄膜30上沉积形成第二薄膜40；
具体地，在所述第一薄膜30远离所述基底10c的一端通过等离子化学气相沉积法形成第二薄膜40，本实施例中，所述第二薄膜40为氧化硅薄膜，所述第二薄膜40完全覆盖所述第一薄膜30远离所述基底10c的一端，以及所述第一薄膜30的第一区域32、第二区域33及导流槽34的部分，所述第二薄膜40远离所述基底10c的一面形成平面。
步骤S202：在所述第二薄膜40上涂布第二光刻胶70。
具体地，在所述第二薄膜40远离所述基底10c的一面涂覆第二光刻胶70，所述第二光刻胶70完全覆盖所述第二薄膜40远离所述基底10c的一面。
步骤S203：将所述第二光刻胶70图案化为仅覆盖所述导流槽34的相对两侧；
具体地，将所述第二光刻胶70图案化为仅覆盖所述导流槽34的相对两侧；所述导流槽34的相对两侧指的是与实施例一中导流板41相对应的位置，以便于将图案化的第二光刻胶70作为掩模用于刻蚀形成所述导流板41。
步骤S204：以图案化的所述第二光刻胶70为掩模刻蚀所述第二薄膜40，形成覆盖所述导流槽34的相对两侧的导流板41，且相邻的所述导流板41间隔设置；并清除所述第二光刻胶70；
具体地，以图案化的所述第二光刻胶70为掩模刻蚀所述第二薄膜40，形成覆盖所述导流槽34的相对两侧的导流板41，相邻的所述导流板41间隔设置；
更优地，形成所述导流板41后，清除所述第二光刻胶70。
步骤S205：在所述顶表面11c的中央位置113c涂覆所述胶层50c，所述胶层50c均匀覆盖所述第一薄膜30、所述金属垫20c和所述导流板41。
具体地，在所述顶表面11c的中央位置113c涂覆所述胶层50c，所述导流板41进一步限制所述胶层50c向所述角部112c扩散的路径，使得所述胶层50c通过所述导流槽34及导流板41引流至所述角部112c并均匀覆盖所述第一薄膜30、所述金属垫20c及所述导流板41，从而一次性完成胶层50c对ASIC芯片100的覆盖，避免重复补胶导致的溢流风险。
借此，本发明通过在基底10b顶表面11b设置容纳及引导胶层50b流动的第一区域32、第二区域33及导流槽34，从而在基底10b的中央位置113b、角部111b与其他位置之间形成高度差，胶水从中间往外面扩散时，这样的结构减缓了胶水从ASIC芯片中央扩散到边部的流动速度，并加快了胶水从ASIC芯片中央扩散到角部111b的流动速度，以引导胶层50b一次点胶即可覆盖ASIC芯片100b，避免了多次补胶存在的溢胶风险，降低了胶层50b高度，便于后续封装工艺。进一步的，导流板41的设置在导流槽34引流的基础上精准地规划胶水的流动方向与路径，更好的调节胶水的流动速度。从而通过一次点胶即可获得胶层均匀覆盖的ASIC芯片100c。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (11)

1.一种ASIC芯片，其特征在于，该芯片包括基底，所述基底包括顶表面，所述芯片还包括固定于所述顶表面的金属垫及沉积于所述顶表面并覆盖所述顶表面的第一薄膜，所述第一薄膜对应所述金属垫的位置形成贯穿所述第一薄膜的通孔，所述金属垫收容于所述通孔内；所述顶表面包括相对设置的边部以及连接相邻所述边部的角部，所述第一薄膜在所述角部刻蚀形成第一区域，所述第一薄膜在所述顶表面的中央位置刻蚀形成第二区域，所述第一薄膜进一步刻蚀形成连通所述第一区域和所述第二区域的导流槽；所述ASIC芯片还包括涂覆在所述顶表面的中央位置并向所述边部和所述角部扩散的胶层，所述胶层通过所述导流槽引流至所述角部并均匀覆盖所述第一薄膜和所述金属垫。
2.根据权利要求1所述的ASIC芯片，其特征在于，所述第一区域、所述第二区域及所述导流槽分别刻蚀贯穿所述第一薄膜。
3.根据权利要求2所述的ASIC芯片，其特征在于：所述导流槽的宽度自所述第一区域向所述第二区域逐减小。
4.根据权利要求1-3任一项所述的ASIC芯片，其特征在于，所述顶表面沉积形成至少两层所述第一薄膜。
5.根据权利要求1或2所述的ASIC芯片，其特征在于：该芯片还包括在所述第一薄膜上沉积形成的第二薄膜，所述第二薄膜刻蚀形成沿所述第一区域与所述第二区域相连通方向延伸的导流板，所述导流板位于所述导流槽的相对两侧且相邻所述导流板间隔设置，位于所述导流槽的相对两侧的所述导流板之间形成连通所述导流槽的间隙；所述导流板进一步限制所述胶层向所述角部扩散的路径，所述胶层均匀覆盖所述第一薄膜、所述金属垫及所述导流板。
6.根据权利要求5所述的ASIC芯片，其特征在于：沿所述导流槽的延伸方向，所述导流板到所述第一区域的距离大于所述导流板到所述第二区域的距离。
7.根据权利要求6所述的ASIC芯片，其特征在于：所述导流板为条状结构，且所述导流板的数量为多个。
8.根据权利要求5所述的ASIC芯片，其特征在于：所述第一薄膜上沉积形成至少两层所述第二薄膜，所述第一薄膜的厚度小于或等于所述第二薄膜的厚度。
9.根据权利要求5所述的ASIC芯片，其特征在于：所述第一薄膜的厚度为0.3μm，所述第二薄膜的厚度为1μm。
10.一种用于形成如权利要求1所述的ASIC芯片的制造方法，其特征在于，该制造方法包括以下步骤：
提供基底上设置有金属垫的ASIC芯片；
在所述顶表面上围绕所述金属垫沉积形成第一薄膜；
在所述第一薄膜上涂布第一光刻胶并将其图案化以暴露所述角部、所述顶表面的中央位置以及所述导流槽对应的区域；
以图案化的所述第一光刻胶为掩模刻蚀所述第一薄膜以形成所述第一区域、所述第二区域及连通所述第一区域与所述第二区域的所述导流槽；
清除所述第一光刻胶；
在所述顶表面的中央位置涂覆胶层，所述胶层向所述边部和所述角部扩散的同时通过所述导流槽引流至所述角部以均匀覆盖所述第一薄膜和所述金属垫。
11.根据权利要求10所述的ASIC芯片的制造方法，其特征在于，该制造方法还包括以下步骤：
在所述顶表面的中央位置涂覆胶层之前，在所述第一薄膜上沉积形成第二薄膜；
在所述第二薄膜上涂布第二光刻胶并将其图案化为仅覆盖所述导流槽的相对两侧；
以图案化的所述第二光刻胶为掩模刻蚀所述第二薄膜，形成覆盖所述导流槽的相对两侧的导流板，且相邻的所述导流板间隔设置；
清除所述第二光刻胶；
在所述顶表面的中央位置涂覆所述胶层，所述导流板进一步限制所述胶层向所述角部扩散的路径，所述胶层均匀覆盖所述第一薄膜、所述金属垫和所述导流板。
CN202010641463.1A 2020-07-06 2020-07-06 一种asic芯片及制造方法 Active CN111769082B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010641463.1A CN111769082B (zh) 2020-07-06 2020-07-06 一种asic芯片及制造方法
PCT/CN2020/103704 WO2022006998A1 (zh) 2020-07-06 2020-07-23 一种asic芯片及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010641463.1A CN111769082B (zh) 2020-07-06 2020-07-06 一种asic芯片及制造方法

Publications (2)

Publication Number Publication Date
CN111769082A true CN111769082A (zh) 2020-10-13
CN111769082B CN111769082B (zh) 2022-07-01

Family

ID=72724088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010641463.1A Active CN111769082B (zh) 2020-07-06 2020-07-06 一种asic芯片及制造方法

Country Status (2)

Country Link
CN (1) CN111769082B (zh)
WO (1) WO2022006998A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
US20100038780A1 (en) * 2008-08-13 2010-02-18 Daubenspeck Timothy H Underfill flow guide structures and method of using same
CN202025733U (zh) * 2011-04-08 2011-11-02 坤远科技股份有限公司 半导体封装结构
CN110504223A (zh) * 2018-05-18 2019-11-26 南茂科技股份有限公司 半导体封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373608C (zh) * 2005-01-20 2008-03-05 矽品精密工业股份有限公司 导线架式半导体封装件及其导线架
TWI590399B (zh) * 2012-04-02 2017-07-01 矽品精密工業股份有限公司 半導體封裝件及其製法與其封裝基板
US20140225284A1 (en) * 2013-02-11 2014-08-14 Oracle International Corporation Low-cost chip package for chip stacks
CN103347239A (zh) * 2013-06-08 2013-10-09 歌尔声学股份有限公司 Mems麦克风及其组装方法
CN205122575U (zh) * 2015-09-01 2016-03-30 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装件
CN205071304U (zh) * 2015-11-09 2016-03-02 歌尔声学股份有限公司 一种mems传感器
CN106793723A (zh) * 2016-11-13 2017-05-31 上海与德信息技术有限公司 屏蔽罩、电路板组件、导热硅胶的注入方法及系统
CN206940424U (zh) * 2017-06-20 2018-01-30 歌尔股份有限公司 一种芯片的封装结构
CN210607238U (zh) * 2019-11-07 2020-05-22 温州胜泰智能科技有限公司 一种集成芯片封装塑胶引线支架

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
US20100038780A1 (en) * 2008-08-13 2010-02-18 Daubenspeck Timothy H Underfill flow guide structures and method of using same
CN202025733U (zh) * 2011-04-08 2011-11-02 坤远科技股份有限公司 半导体封装结构
CN110504223A (zh) * 2018-05-18 2019-11-26 南茂科技股份有限公司 半导体封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法
CN115662959B (zh) * 2022-12-26 2023-09-26 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN111769082B (zh) 2022-07-01
WO2022006998A1 (zh) 2022-01-13

Similar Documents

Publication Publication Date Title
CN111769082B (zh) 一种asic芯片及制造方法
CN110459694A (zh) 显示面板及其制作方法和显示装置
CN111665658A (zh) 阵列基板、显示基板及显示装置
CN111458916A (zh) 一种液晶显示模组、制作方法及显示面板
CN113013076B (zh) 套刻标记的形成方法及半导体结构
KR100757233B1 (ko) 광도파로 플랫폼 및 그 제조 방법
US8188560B2 (en) Optical color sensor system
US7192804B2 (en) Semiconductor device and method for fabricating the same
JP3813128B2 (ja) 微細構造の製造方法
CN115295570B (zh) Cmos图像传感器的制作方法
KR20080046915A (ko) 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩패키지 적층 방법 및 그 구조
US20230006069A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
CN113651292B (zh) 在腔体内形成膜层的方法及电子器件的制备方法
KR20010003465A (ko) 반도체 소자의 미세 패턴 형성 방법
CN109920765B (zh) 一种扇出型封装器件
US7125738B2 (en) Method of fabricating a photosensitive structure
CN113299607B (zh) 阵列基板制备方法
CN103107178A (zh) 一种用负性光刻胶制作背照式影像传感器深沟槽的方法
KR100367501B1 (ko) 반도체소자의자기정렬적인콘택형성방법
KR100313523B1 (ko) 반도체 장치의 분리구조 형성방법
CN111627801B (zh) 半导体结构的形成方法
WO2022246836A1 (zh) 金属线及其制作方法
KR100273244B1 (ko) 반도체소자의분리영역제조방법
JP2943283B2 (ja) 固体撮像素子の製造方法
US20020100413A1 (en) Method for growing semiconductor epitaxial layer with different growth rates in selective areas

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant