CN206940424U - 一种芯片的封装结构 - Google Patents

一种芯片的封装结构 Download PDF

Info

Publication number
CN206940424U
CN206940424U CN201720721894.2U CN201720721894U CN206940424U CN 206940424 U CN206940424 U CN 206940424U CN 201720721894 U CN201720721894 U CN 201720721894U CN 206940424 U CN206940424 U CN 206940424U
Authority
CN
China
Prior art keywords
chip
substrate
encapsulating structure
stop part
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720721894.2U
Other languages
English (en)
Inventor
胡晓华
邱俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weifang Goertek Microelectronics Co Ltd
Original Assignee
Goertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Inc filed Critical Goertek Inc
Priority to CN201720721894.2U priority Critical patent/CN206940424U/zh
Application granted granted Critical
Publication of CN206940424U publication Critical patent/CN206940424U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Micromachines (AREA)

Abstract

本实用新型涉及一种芯片的封装结构，包括由基板、壳体围成的外部封装结构，以及设置在基板上的传感器芯片、ASIC芯片；还包括将ASIC芯片覆盖住的屏蔽胶；所述传感器芯片包括用于与基板连接固定在一起的衬底，在所述衬底的上端设置有用于阻止屏蔽胶爬到传感器芯片敏感区域的阻挡部。本实用新型的封装结构，在衬底的上端面设置阻挡部，当对ASIC芯片涂覆屏蔽胶时，所述阻挡部此时可以阻止屏蔽胶流到传感器芯片的中部的敏感区域，保证了传感器芯片的可靠性。从另一角度而言，由于设置了阻挡部，由此可以增加屏蔽胶的涂胶量，以保证ASIC芯片的封装。

Description

一种芯片的封装结构
技术领域
本实用新型涉及芯片的封装，更具体地，本实用新型涉及一种芯片的封装结构；尤其是MEMS芯片的封装结构。
背景技术
MEMS芯片是基于微机电工艺制作的传感器，由于其良好的性能、极小的体积从而得到广泛的应用。现有技术中，在封装MEMS传感器的时候，首先将液态胶材涂布在基板上，然后将各个MEMS芯片摆放在液态胶材上，经过高温固化等工艺，使MEMS芯片牢牢固定在基板上。但是由于封装工艺的不同，有些芯片封装用的涂胶会溢到其它芯片的上端面，会发生“爬胶”的问题，这会导致部分胶材会流到芯片的功能区，从而影响器件原本设计的特性。
实用新型内容
本实用新型的一个目的是提供了一种芯片的封装结构。
根据本实用新型的一个方面，提供一种芯片的封装结构，包括由基板、壳体围成的外部封装结构，以及设置在基板上的传感器芯片、ASIC芯片；还包括将ASIC芯片覆盖住的屏蔽胶；所述传感器芯片包括用于与基板连接固定在一起的衬底，在所述衬底的上端设置有用于阻止屏蔽胶爬到传感器芯片敏感区域的阻挡部。
可选地，所述阻挡部为低于衬底上端面的凹槽。
可选地，所述阻挡部为高于衬底上端面的凸起。
可选地，所述阻挡部至少设置在衬底上端邻近ASIC芯片的一侧。
可选地，所述阻挡部呈环状，其环绕所述传感器芯片的敏感区域。
可选地，所述ASIC芯片、传感器芯片通过打线的方式进行电连接。
可选地，所述传感器芯片为麦克风芯片，所述外部封装结构上还设有供声音流入的声孔。
可选地，所述声孔设置在基板上正对麦克风芯片背腔的位置。
可选地，所述声孔设置在壳体上。
可选地，所述传感器芯片为MEMS芯片。
本实用新型的封装结构，在衬底的上端面设置阻挡部，当对ASIC芯片涂覆屏蔽胶时，所述阻挡部此时可以阻止屏蔽胶流到传感器芯片的敏感区域，保证了传感器芯片的可靠性。从另一角度而言，由于设置了阻挡部，由此可以增加屏蔽胶的涂胶量，以保证ASIC芯片的封装。
通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本实用新型的实施例，并且连同说明书一起用于解释本实用新型的原理。
图1是本实用新型封装结构的部分爆炸图。
图2是封装结构内部的俯视图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
参考图1，本实用新型提供了一种芯片的封装结构，其包括基板1、壳体2，以及由基板1和壳体2包围起来的封闭空间。其中，壳体2可以为一体成型的金属外壳；基板1可以是电路板，其与壳体2共同围成了芯片的外部封装结构。本实用新型的封装结构，还包括位于封闭空间内的传感器芯片、ASIC芯片3等，参考图1、图2。
本实用新型的传感器芯片，其可以是MEMS芯片，包括但不限于MEMS麦克风芯片、MEMS压力传感器芯片、MEMS陀螺仪芯片、MEMS加速度计芯片等。为了便于描述，现以MEMS麦克风为例对其封装结构进行详尽的说明。此时，上述的传感器芯片为MEMS麦克风芯片，在此需要说明的是，如果该传感器为压力传感器或者陀螺仪，其MEMS芯片则具有相应的结构特征，这属于本领域技术人员的公知常识，在此不再具体说明。
麦克风芯片包括用于支撑的衬底4，在衬底4的底端形成有背腔，所述衬底4的上端设置有悬置于背腔上方的振膜以及背板，振膜、背板构成了麦克风芯片的电容器结构。麦克风芯片的结构属于本领域技术人员的公知常识，在此不再具体说明。其中，所述外部封装结构上还设置有连通外界的声孔，以便声音的流入；其中，声孔可以设置在壳体2上，也可以设置在基板1上与麦克风芯片背腔正对的位置上。
ASIC芯片3、麦克风芯片可通过本领域技术人员所熟知的方式连接在基板1上，例如可通过贴片胶6贴装在基板1上，ASIC芯片3、麦克风芯片之间可通过打金线7的方式进行电连接，使得麦克风芯片输出的信号可以通过ASIC芯片3进行处理。当然，对于本领域的技术人员而言，所述ASIC芯片3、麦克风芯片也可以通过植锡球的方式直接焊接在基板1上，在此不再具体说明。
本实用新型的封装结构，还包括将ASIC芯片3覆盖住的屏蔽胶(视图未给出)，该屏蔽胶可以是本领域技术人员所熟知的COB胶等。通过屏蔽胶将ASIC芯片3覆盖在基板1上，可以避免外界噪点对ASIC芯片3造成影响。
所述麦克风芯片通过衬底4与基板1连接在一起，在所述衬底4的上端设置有用于阻止屏蔽胶爬到传感器芯片中部敏感区域的阻挡部5。参考图1、图2，本实用新型的阻挡部5可以为低于衬底4上端面的凹槽。在本实用新型另一优选的实施方式中，所述阻挡部5为高于衬底4上端面的凸起结构。
当对ASIC芯片3涂覆屏蔽胶时，由于ASIC芯片3、麦克风芯片之间的距离较小，过量的屏蔽胶会流到麦克风芯片衬底4的上端面，所述阻挡部5此时可以阻止屏蔽胶流到麦克风芯片的中部的敏感区域，保证了麦克风芯片的可靠性。从另一角度而言，由于设置了阻挡部，由此可以增加屏蔽胶的涂胶量，以保证ASIC芯片的封装。
本实用新型的封装结构，所述阻挡部5至少设置在衬底4上端邻近ASIC芯片3的一侧。参考图1的视图方向，ASIC芯片3分布在麦克风芯片的左侧，则所述阻挡部5至少设置在衬底4上端的左侧位置，以阻断屏蔽胶在衬底4上端面的爬行路径。优选的是，所述阻挡部5呈环状，其环绕分布在衬底4的边缘位置，从而把麦克风芯片的敏感区域包围起来。
虽然已经通过示例对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (10)

1.一种芯片的封装结构，其特征在于：包括由基板(1)、壳体(2)围成的外部封装结构，以及设置在基板(1)上的传感器芯片、ASIC芯片(3)；还包括将ASIC芯片(3)覆盖住的屏蔽胶；所述传感器芯片包括用于与基板(1)连接固定在一起的衬底(4)，在所述衬底(4)的上端设置有用于阻止屏蔽胶爬到传感器芯片敏感区域的阻挡部(5)。
2.根据权利要求1所述的封装结构，其特征在于：所述阻挡部(5)为低于衬底(4)上端面的凹槽。
3.根据权利要求1所述的封装结构，其特征在于：所述阻挡部(5)为高于衬底(4)上端面的凸起。
4.根据权利要求1所述的封装结构，其特征在于：所述阻挡部(5)至少设置在衬底(4)上端邻近ASIC芯片(3)的一侧。
5.根据权利要求1所述的封装结构，其特征在于：所述阻挡部(5)呈环状，其环绕所述传感器芯片的敏感区域。
6.根据权利要求1所述的封装结构，其特征在于：所述ASIC芯片(3)、传感器芯片通过打线的方式进行电连接。
7.根据权利要求1所述的封装结构，其特征在于：所述传感器芯片为麦克风芯片，所述外部封装结构上还设有供声音流入的声孔。
8.根据权利要求7所述的封装结构，其特征在于：所述声孔设置在基板(1)上正对麦克风芯片背腔的位置。
9.根据权利要求7所述的封装结构，其特征在于：所述声孔设置在壳体(2)上。
10.根据权利要求1至9任一项所述的封装结构，其特征在于：所述传感器芯片为MEMS芯片。
CN201720721894.2U 2017-06-20 2017-06-20 一种芯片的封装结构 Active CN206940424U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720721894.2U CN206940424U (zh) 2017-06-20 2017-06-20 一种芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720721894.2U CN206940424U (zh) 2017-06-20 2017-06-20 一种芯片的封装结构

Publications (1)

Publication Number Publication Date
CN206940424U true CN206940424U (zh) 2018-01-30

Family

ID=61364752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720721894.2U Active CN206940424U (zh) 2017-06-20 2017-06-20 一种芯片的封装结构

Country Status (1)

Country Link
CN (1) CN206940424U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111422819A (zh) * 2020-03-30 2020-07-17 歌尔微电子有限公司 传感器封装结构及其封装方法、以及电子设备
WO2022006998A1 (zh) * 2020-07-06 2022-01-13 瑞声声学科技(深圳)有限公司 一种asic芯片及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111422819A (zh) * 2020-03-30 2020-07-17 歌尔微电子有限公司 传感器封装结构及其封装方法、以及电子设备
WO2022006998A1 (zh) * 2020-07-06 2022-01-13 瑞声声学科技(深圳)有限公司 一种asic芯片及制造方法

Similar Documents

Publication Publication Date Title
CN104254045B (zh) 用于麦克风组件的预制模及其制造方法
CN103449353B (zh) 传感器模块
US10184910B2 (en) Combined pressure and humidity sensor
US7763972B2 (en) Stacked package structure for reducing package volume of an acoustic micro-sensor
US20120280335A1 (en) Component
US20120057729A1 (en) Mems microphone package
CN111147995A (zh) 防尘结构、麦克风封装结构以及电子设备
US9271087B1 (en) Microelectro-mechanical systems (MEMS) microphone package device and MEMS packaging method thereof
CN206940424U (zh) 一种芯片的封装结构
CN208924506U (zh) 传感器的封装结构及mems麦克风
US20130228937A1 (en) Micromechanical Sound Transducer Arrangement and a Corresponding Production Method
CN111147994A (zh) 防尘结构、麦克风封装结构以及电子设备
CN208924505U (zh) 芯片的封装结构和麦克风
CN209057368U (zh) 一种芯片的封装结构及电子设备
CN104394496B (zh) 一种小尺寸高灵敏度高信噪比的mems硅麦克风
CN105993207B (zh) 用于装配麦克风构件的电路板和具有这种电路板的麦克风模块
CN209105453U (zh) Mems麦克风和电子设备
CN206940423U (zh) 一种芯片的封装结构
CN211557476U (zh) 防尘结构、麦克风封装结构以及电子设备
KR20170076736A (ko) 몰딩된 스페이서를 가지는 마이크로폰 패키지
JP2012207931A (ja) 圧力センサパッケージ
CN109417673A (zh) 模制成型的互连微机电系统(mems)装置封装体
CN208112858U (zh) 一种麦克风的封装结构
CN207070355U (zh) 一种芯片的封装结构
CN207124766U (zh) 一种mems麦克风的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200616

Address after: 261031 building 10, Geer phase II Industrial Park, No. 102, Ronghua Road, Ronghua community, Xincheng street, high tech Zone, Weifang City, Shandong Province

Patentee after: Weifang goer Microelectronics Co.,Ltd.

Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268

Patentee before: GOERTEK Inc.

TR01 Transfer of patent right