CN205122575U - 导线框架条及使用该导线框架条的半导体封装件 - Google Patents

导线框架条及使用该导线框架条的半导体封装件 Download PDF

Info

Publication number
CN205122575U
CN205122575U CN201520673999.6U CN201520673999U CN205122575U CN 205122575 U CN205122575 U CN 205122575U CN 201520673999 U CN201520673999 U CN 201520673999U CN 205122575 U CN205122575 U CN 205122575U
Authority
CN
China
Prior art keywords
lead frame
star
chip bearing
bearing district
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520673999.6U
Other languages
English (en)
Inventor
卓允文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASE Assembly & Test (Shanghai) Limited
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN201520673999.6U priority Critical patent/CN205122575U/zh
Application granted granted Critical
Publication of CN205122575U publication Critical patent/CN205122575U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本实用新型是关于导线框架条及使用该导线框架条的半导体封装件。根据本实用新型的一实施例，一导线框架条包含成阵列排布的若干导线框单元，其中该若干导线框单元中的每一者包含芯片承载区及延伸于该芯片承载区周围的若干引脚。该芯片承载区具有经配置以承载集成电路晶片的上表面及与该上表面相对的下表面，其中该芯片承载区的上表面上设有至少一图案形凹槽。本实用新型可在集成电路晶片偏薄或者尺寸偏小时吸收多余的银浆，而在集成电路晶片尺寸偏大时提高银浆覆盖率，因而可有效保证粘晶制程的质量。

Description

导线框架条及使用该导线框架条的半导体封装件
技术领域
本实用新型涉及半导体封装领域，特别是涉及导线框架条及使用该导线框架条的半导体封装件。
背景技术
对于使用导线框架(Leadframe)的半导体封装件，如小外形封装(SOP，SmallOutlinePackage)类半导体封装件而言，集成电路晶片是通过粘胶，如常见的银胶固定至芯片承载区上的。通常，在使用银胶固定集成电路晶片时，要求银胶覆盖芯片承载区达一定的面积，且在集成电路晶片侧面的爬高应小于集成电路晶片厚度的75％。由于机台无法精准地控制胶量，当集成电路晶片偏薄或者集成电路晶片尺寸偏小时，极易出现粘胶爬高超出规格的问题；而当集成电路晶片尺寸比较大时，又容易出现粘胶覆盖率不足的问题。
因而业界亟需解决上述粘晶(diebond)过程中的问题，以提高半导体封装件的合格率，降低生产成本。
实用新型内容
本实用新型的目的之一在于提供导线框架条及使用该导线框架条的半导体封装件，其可在粘晶过程中机台无法精确控制粘胶量的条件下，提高粘晶制程的产品良率。
根据本实用新型的一实施例，一导线框架条包含成阵列排布的若干导线框单元，其中该若干导线框单元中的每一者包含芯片承载区及延伸于该芯片承载区周围的若干引脚。该芯片承载区具有经配置以承载集成电路晶片的上表面及与该上表面相对的下表面，其中该芯片承载区的上表面上设有至少一图案形凹槽。
在本实用新型的另一实施例中，该至少一图案形凹槽包含多个独立或连接的规则或不规则图案形凹槽以在将该集成电路晶片装置至该芯片承载区时吸收多余粘胶。该规则图案形凹槽在芯片承载区上表面的平面图案形状包含矩形、圆形、菱形及星形。而在本实用新型的又一实施例中，该至少一图案形凹槽包含导流槽以在将该集成电路晶片装置至该芯片承载区时导引粘胶沿该导流槽流动。该导流槽在芯片承载区上表面的平面图案形状是螺旋形或树状。
本实用新型的一实施例还提供了使用上述导线框架条的半导体封装件，其包含集成电路晶片、芯片承载区，及延伸于该芯片承载区周围的若干引脚。该芯片承载区具有承载该集成电路晶片的上表面及与该上表面相对的下表面，该芯片承载区的上表面上设有至少一图案形凹槽。
本实用新型在应用于偏薄或者尺寸偏小的集成电路晶片时，可吸收粘晶过程中的部分多余的粘胶避免粘胶爬高不符合要求；在应用于尺寸比较大的集成电路晶片时，可对粘晶过程中的粘胶实施导引而提高粘胶覆盖率。因而本实用新型在各种应用条件下均能保证粘晶制程的质量。
附图说明
图1所示是根据本实用新型一实施例的导线框架条中一导线框单元的俯视图
图2所示是根据本实用新型一实施例的半导体封装件的剖视图
图3所示是根据本实用新型一实施例的导线框架条中一导线框单元的芯片承载区的俯视图
图4所示是根据本实用新型另一实施例的导线框架条中一导线框单元的芯片承载区的俯视图
图5、图6、图7分别是根据本实用新型不同实施例的导线框架条中一导线框单元的芯片承载区的俯视图
具体实施方式
为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。
粘晶是半导体封装制程中的一个重要环节，由于机台无法精准的控制粘胶量，在面对不同规格的集成电路晶片时往往会出现涂胶不符合要求而影响粘晶质量的问题。本实用新型实施例提供的导线框架条及使用该导线框架条的半导体封装件则可有效的解决上述问题。
根据本实用新型的一实施例，一导线框架条包含成阵列排布的若干导线框单元，其中该若干导线框单元中的每一者包含芯片承载区及延伸于该芯片承载区周围的若干引脚。该芯片承载区具有经配置以承载集成电路晶片的上表面及与该上表面相对的下表面，其中该芯片承载区的上表面上设有至少一图案形凹槽。视实际需求，该至少一图案形凹槽可配置为包含多个独立或连接的规则或不规则图案形凹槽以在将该集成电路晶片装置至该芯片承载区时吸收多余粘胶，或包含导流槽以在将该集成电路晶片装置至该芯片承载区时导引粘胶沿该导流槽流动。方便起见，以下以一个导线框单元为例对本实用新型的实质作详细说明。
图1所示是根据本实用新型一实施例的导线框架条中一导线框单元10的俯视图。如图1所示，该导线框单元10包含一芯片承载区12及延伸于该芯片承载区12周围的若干引脚14，该若干引脚14可以包含信号引脚甚至接地引脚。该芯片承载区12具有经配置以承载集成电路晶片16(参见图2)的上表面120及与该上表面120相对的下表面124(参见图2)，其中该芯片承载区12的上表面120上设有至少一图案形凹槽18。
在待封装的集成电路晶片16较薄或尺寸较小时，多余的粘胶20，如常见的银胶很容易沿集成电路晶片16侧部爬高超过其厚度的75％，不符合制程要求。图1所示的导线框单元10可通过在芯片承载区12的上表面120上配置包含多个独立或连接的规则或不规则图案形凹槽18解决该问题，在本实施例中，该规则图案形凹槽18设计为圆形。
图2所示是根据本实用新型一实施例的半导体封装件20的剖视图，其可使用图1中的导线框单元10。
如图2所示，芯片承载区12的上表面120涂胶后，图案形凹槽18会吸收部分的银胶20，相应的沿集成电路晶片16爬高的银胶20会减少而不致爬的过高。根据实际需要，图案形凹槽18的数量和规格可进行调节以调节吸收胶的量。以发明人的研判而言，图案形凹槽18可吸收多余胶的20％即可达到较好的控制效果。
如本领域技术人员所应了解的，该规则图案形凹槽18的平面图案形状可包含矩形、圆形、菱形及星形等林林总总。图3所示是根据本实用新型一实施例的导线框架条中一导线框单元10的芯片承载区12的俯视图。图4所示是根据本实用新型另一实施例的导线框架条中一导线框单元10的芯片承载区12的俯视图。
如图3所示，在该实施例中，各图案形凹槽18是独立的十字形。如图4所示，在该实施例中，各图案形凹槽18设计为独立的方形。如前述，其它形状如米字形、六边形乃至不规则的其它形状均可应用于本实用新型，此处不再赘述。
而在待封装的集成电路晶片16较大时，为避免银胶20集中于芯片承载区12的一处而导致涂覆不均，可将图案形凹槽18设计为导引槽式样。
图5、图6、图7分别是根据本实用新型不同实施例的导线框架条中一导线框单元10的芯片承载区12的俯视图，在这些实施例中藉由图案形凹槽18的毛细现象可起到导引银胶20的作用而提高银胶覆盖率。尤其针对长方形的芯片，可使银胶20的溢出更均匀，减少银胶20溢出不足的缺陷。
如图5所示，在本实施例中，图案形凹槽18在芯片承载区12的上表面120上的平面图案设计为螺旋形。如图6所示，在本实施例中，图案形凹槽18在芯片承载区12的上表面120上的平面图案设计为树形。如图7所示，在该实施例中，图案形凹槽18在芯片承载区12的上表面120上的平面图案设计为不规则的迷宫形。尽管形状不同，这些图案形凹槽18均可将银胶20从芯片承载区12的上表面120上一处导引流动至另一处而使银胶20在芯片承载区12的上表面120的覆盖相对平均，相应的溢出也更为均匀。同样，如本领域技术人员所应了解的，图案形凹槽18可采用任何起到导引作用的凹槽形状，不限于上述实施例。
此外，如本领域技术人员所应了解的，图案形凹槽18的设计并不应局限于上述描述而任意区隔。导引槽状的设计同样可起到吸收多余银胶20的作用，而吸收槽设计的凹槽18连接在一起的也可起到导引的作用。
本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (10)

1.一种导线框架条，包含成阵列排布的若干导线框单元，其中所述若干导线框单元中的每一者包含：
芯片承载区，具有经配置以承载集成电路晶片的上表面及与所述上表面相对的下表面；及
若干引脚；延伸于所述芯片承载区周围；
其特征在于所述芯片承载区的上表面上设有至少一图案形凹槽。
2.如权利要求1所述的导线框架条，其特征在于所述至少一图案形凹槽包含多个独立或连接的规则或不规则图案形凹槽以在将所述集成电路晶片装置至所述芯片承载区时吸收多余黏胶。
3.如权利要求2所述的导线框架条，其特征在于所述规则图案形凹槽在所述芯片承载区的上表面上的平面图案形状包含矩形、圆形、菱形及星形。
4.如权利要求1所述的导线框架条，其特征在于所述至少一图案形凹槽包含导流槽以在将所述集成电路晶片装置至所述芯片承载区时导引黏胶沿所述导流槽流动。
5.如权利要求4所述的导线框架条，其特征在于所述导流槽在所述芯片承载区的上表面上的平面图案形状是螺旋形。
6.一种半导体封装件，包含：
集成电路晶片；
芯片承载区，具有承载所述集成电路晶片的上表面及与所述上表面相对的下表面；及
若干引脚；延伸于所述芯片承载区周围；
其中所述芯片承载区的上表面上设有至少一图案形凹槽。
7.如权利要求6所述的半导体封装件，其特征在于所述至少一图案形凹槽包含多个独立或连接的规则或不规则图案形凹槽以在将所述集成电路晶片装置至所述芯片承载区时吸收多余黏胶。
8.如权利要求7所述的半导体封装件，其特征在于所述规则图案形凹槽在所述芯片承载区的上表面上的平面图案形状包含矩形、圆形、菱形及星形。
9.如权利要求6所述的半导体封装件，其特征在于所述至少一图案形凹槽包含导流槽以在将所述集成电路晶片装置至所述芯片承载区时导引黏胶沿所述导流槽流动。
10.如权利要求9所述的半导体封装件，其特征在于所述导流槽在所述芯片承载区的上表面上的平面图案形状是螺旋形。
CN201520673999.6U 2015-09-01 2015-09-01 导线框架条及使用该导线框架条的半导体封装件 Active CN205122575U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520673999.6U CN205122575U (zh) 2015-09-01 2015-09-01 导线框架条及使用该导线框架条的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520673999.6U CN205122575U (zh) 2015-09-01 2015-09-01 导线框架条及使用该导线框架条的半导体封装件

Publications (1)

Publication Number Publication Date
CN205122575U true CN205122575U (zh) 2016-03-30

Family

ID=55578156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520673999.6U Active CN205122575U (zh) 2015-09-01 2015-09-01 导线框架条及使用该导线框架条的半导体封装件

Country Status (1)

Country Link
CN (1) CN205122575U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022006998A1 (zh) * 2020-07-06 2022-01-13 瑞声声学科技(深圳)有限公司 一种asic芯片及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022006998A1 (zh) * 2020-07-06 2022-01-13 瑞声声学科技(深圳)有限公司 一种asic芯片及制造方法

Similar Documents

Publication Publication Date Title
CN211418706U (zh) 一种用于半导体芯片的运输装置
US7863732B2 (en) Ball grid array package system
TW200707669A (en) Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
TW200729445A (en) Flip chip on leadframe package and method of making the same
CN104517911B (zh) 半导体封装件及其制法
CN205355015U (zh) 预防薄芯片破损的顶针帽装置
CN205122575U (zh) 导线框架条及使用该导线框架条的半导体封装件
CN105301475A (zh) 封装芯片背面失效定点的方法
CN104797117B (zh) 防溢胶边框及其电子装置
US20060221586A1 (en) Packaging substrate having adhesive-overflowing prevention structure
CN107845600B (zh) 一种键合式晶圆级封装结构及其工艺流程
US20140175674A1 (en) Package on Package Device
CN203165882U (zh) 堆叠封装结构
CN209199892U (zh) 一种tray盘翻盘治具
WO2010144823A3 (en) Method for manufacturing tight pitch, flip chip integrated circuit packages
CN103811456A (zh) 多芯片dip封装结构
CN207165548U (zh) 一种贴片式二极管封装结构
KR20150120362A (ko) 패키지 온 패키지 구조들
CN207719191U (zh) 一种偏移防呆基板
CN203812871U (zh) 多芯片dip封装结构
CN203339220U (zh) 一种用于led晶片表面荧光粉涂覆的装置
US20080119012A1 (en) Mold array process for chip encapsulation and substrate strip utilized
CN206697451U (zh) 一种新型半导体的封装模具
CN213366546U (zh) 一种ic托盘
CN206711887U (zh) 一种具导线架的集成电路封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20161220

Address after: 201201 room T3-100201, No. 5001 East Road, Shanghai, Pudong New Area

Patentee after: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

Patentee after: ASE Assembly & Test (Shanghai) Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee before: ASE Assembly & Test (Shanghai) Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: 201203 Shanghai city Chinese (Shanghai) free trade zone 669 GuoShouJing Road No. six building

Patentee after: ASE Assembly & Test (Shanghai) Limited

Address before: 201201 room T3-100201, No. 5001 East Road, Shanghai, Pudong New Area

Patentee before: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

Patentee before: ASE Assembly & Test (Shanghai) Limited

TR01 Transfer of patent right