CN111669159A - 半导体集成电路及其调整方法 - Google Patents

半导体集成电路及其调整方法 Download PDF

Info

Publication number
CN111669159A
CN111669159A CN201910738876.9A CN201910738876A CN111669159A CN 111669159 A CN111669159 A CN 111669159A CN 201910738876 A CN201910738876 A CN 201910738876A CN 111669159 A CN111669159 A CN 111669159A
Authority
CN
China
Prior art keywords
switching element
value
gate
capacitor
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910738876.9A
Other languages
English (en)
Other versions
CN111669159B (zh
Inventor
间岛秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111669159A publication Critical patent/CN111669159A/zh
Application granted granted Critical
Publication of CN111669159B publication Critical patent/CN111669159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0803—Modifications for protecting switching circuit against overcurrent or overvoltage against radiation hardening
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施方式一般来说涉及半导体集成电路及其调整方法。根据一实施方式，半导体集成电路具备：具有源极、漏极以及栅极的常开型的第一开关元件；具有与上述第一开关元件的源极连接的漏极、被供给驱动信号的栅极、和源极的常关型的第二开关元件；在上述第一开关元件的栅极与上述第二开关元件的源极间连接的电阻；与上述电阻并联连接的第一电容；以及上述第一开关元件的栅极与源极间的第二电容。

Description

半导体集成电路及其调整方法
关联申请
本申请主张享受于2019年3月6日申请的日本专利申请号2019－40502的优先权，该日本专利申请的全部内容被引用在本申请中。
技术领域
本实施方式一般涉及半导体集成电路及其调整方法。
背景技术
以往，公开了将常开型的开关元件与常关型的开关元件级联连接而得到的半导体装置。例如，常开型的开关元件由以GaN(氮化镓)、SiC(碳化硅)为材料的晶体管构成。通过使用由GaN、SiC构成的常开型的开关元件，从而提供高耐压且低损失的半导体装置。在该构成的半导体装置中，通过使常关型的开关元件接通/断开，从而常开型的开关元件接通/断开。
根据栅极源极间电压为0V的状态下也是接通状态的常开型的开关元件的特性，在使常关型的开关元件接通时，常开型的开关元件瞬时地接通，其漏极电压急剧地偏移。常开型的开关元件的漏极电压的急剧的偏移使不需要的辐射产生。因此，进行了对使常关型的开关元件接通时的常开型的开关元件的漏极电压的急剧的变动进行抑制的各种尝试。期望一种能够活用具备常开型的开关元件的半导体装置的特性、同时容易抑制使常关型的开关元件接通/断开时的常开型的开关元件的漏极电压的急剧的偏移的半导体集成电路及其调整方法。
发明内容
一实施方式提供一种能够容易地抑制使常关型的开关元件接通/断开时的常开型的开关元件的漏极电压的急剧的偏移的半导体集成电路及其调整方法。
根据一实施方式，半导体集成电路具备：具有源极、漏极、以及栅极的常开型的第一开关元件；具有与上述第一开关元件的源极连接的漏极、被供给驱动信号的栅极、和源极的常关型的第二开关元件；在上述第一开关元件的栅极与上述第二开关元件的源极间连接的电阻；与上述电阻并联连接的第一电容；以及上述第一开关元件的栅极与源极间的第二电容。
附图说明
图1是表示第一实施方式的半导体集成电路的图。
图2是表示常开型的开关元件的特性的图。
图3是表示仿真结果的图。
图4是表示第二实施方式的半导体集成电路的图。
图5是表示第三实施方式的半导体集成电路的图。
图6是用于说明半导体集成电路的控制方法的图。
图7是表示半导体集成电路的控制方法的流程图。
具体实施方式
以下参照附图来详细说明涉及实施方式的半导体集成电路及其调整方法。另外，本发明并不会被这些实施方式限定。
(第一实施方式)
图1是表示第一实施方式的半导体集成电路的图。本实施方式的半导体集成电路具有常开型的开关元件Q1。开关元件Q1由例如以GaN为材料的N沟道型的MOS晶体管构成。例如，以GaN为材料的MOS晶体管其漏极源极间的主电流路径由GaN构成。后面有时称为GaN晶体管。
常关型的开关元件Q2由例如以Si为材料的N沟道型的MOS晶体管构成。例如，以Si为材料的MOS晶体管其漏极源极间的主电流路径由Si构成。后面有时称为Si晶体管。开关元件Q1的漏极与端子11连接。端子11例如经由其他的开关元件(未图示)而与施加600V的电压的电源线(未图示)连接。开关元件Q1的源极与开关元件Q2的漏极连接。
开关元件Q2的源极与端子12连接。端子12被供给例如接地电位。开关元件Q2的栅极与端子10连接。端子10被施加驱动信号VD。
开关元件Q1的栅极与开关元件Q2的源极间连接着电阻R1。电阻R1并联连接于电容C1。在开关元件Q1的栅极与源极间连接着电容C2。电容C1与电容C2的共用连接端连接于开关元件Q1的栅极。
本实施方式的动作如以下这样。通过使施加到开关元件Q2的栅极的驱动信号VD为高(high)，开关元件Q2接通。通过开关元件Q2接通，从而开关元件Q2的漏极电压VX成为端子12的电压例如接地电位。
对于电容C1与电容C2的串联电路而言，在开关元件Q2为断开的状态时由端子12与开关元件Q2的漏极间的电压即漏极电压VX进行充电。电容C1的两端的电压与电容C2的两端的电压之和等于端子12与漏极电压VX的差电压。另外，在开关元件Q2变为断开的状态后经过充足时间时，电容C1的两端的电压变得相等。并且，C2的两端的电压变成等于端子12与漏极电压VX的差电压，根据电位差而蓄积电荷。
在开关元件Q2接通时，开关元件Q2的漏极电压VX降低到端子12的电位即接地电位。随着开关元件Q2的漏极电压VX降低到接地电位，开关元件Q1的栅极电压VG降低。由此，开关元件Q1的栅极电压VG降低到比接地电位低的负电位。
开关元件Q1的栅极源极间在开关元件Q2接通时，被电容C2的两端的电压偏置。随着漏极电压VX降低到接地电位，蓄积在电容C2中的电荷被电容C1和电容C2再分配，由此开关元件Q1的栅极电压VG根据电容C1和电容C2的电容比而变化。换言之，通过对开关元件Q2接通时的开关元件Q1的栅极电压VG选择电容C1和电容C2的值，从而能够调整开关元件Q1的栅极源极间电压VGS。
常开型的开关元件Q1的接通状态由栅极源极间电压VGS决定。从而，根据电容C1和电容C2的值的设定，能够调整常开型的开关元件Q1的接通状态。
例如，以开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS成为与开关元件Q1的阈值接近的值的方式进行调整，以开关元件Q1成为弱接通状态的方式进行控制。并且，通过在开关元件Q2接通时使开关元件Q1不是成为断开状态而是成为强接通状态，能够减小开关元件Q1的响应的迟延。关于更详细的调整的方法，后面叙述。
通过开关元件Q2接通，开关元件Q2的漏极与源极成为实质上连接的状态，因此在开关元件Q2的漏极到源极间构成由电容C1与电容C2的并联连接和电阻R1组成的CR电路。因此，开关元件Q1的栅极电压VG根据由电容C1与电容C2的并联连接和电阻R1构成的CR电路的时间常数(τ＝C×R)而变化。更具体来说，开关元件Q1的栅极电压VG，根据由电容C1与电容C2的并联连接和电阻R1组成的CR电路的时间常数，在开关元件Q2接通时从降低了电容C2所分担的电压的量后的电压起，转变(transition)至端子12的电位例如接地电位。
由此，能够根据电容C1、C2以及电阻R1的值来调整开关元件Q2接通时的开关元件Q1的栅极电压VG的值以及其偏移。
在开关元件Q1的栅极源极间电压VGS接近于0V时，开关元件Q1在完全的接通状态下其接通电阻较小。从而，在从开关元件Q1的栅极源极间电压VGS比阈值低的断开的状态起，使栅极源极间电压VGS瞬时变化为0V时，开关元件Q2的漏极电压VX的变化瞬时地被反映到开关元件Q1的漏极电压VY。即，开关元件Q1的漏极电压VY急剧地变化。
对此，在开关元件Q1的栅极源极间电压VGS为接近于阈值的电压时，开关元件Q1在弱的接通状态下其接通电阻较大。使开关元件Q2接通时，以使开关元件Q1的栅极源极间电压VGS成为接近于阈值的电压且弱的接通状态的方式进行调整，并且使开关元件Q1的栅极电压VG根据由电容C1和电容C2的并联连接与电阻R1构成的CR电路的时间常数而缓慢地变化，使开关元件Q1的栅极源极间电压VGS缓慢地变化，使开关元件Q1缓慢地向强的接通状态转变，从而能够将开关元件Q1的漏极电压VY的急剧的变动缓和。
根据本实施方式，在开关元件Q1的源极与开关元件Q2的源极间设置电容C1和电容C2的串联电路，将其共用连接端连接于开关元件Q1的栅极，从而能够对开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS进行调整。即，能够通过开关元件Q1的栅极源极间电压VGS的调整来容易地调整开关元件Q1的接通状态。
并且，根据由与开关元件Q1的栅极连接的电阻R1、电容C1、电容C2构成的CR电路的时间常数，使开关元件Q1的栅极·源极间电压VGS转变，从而能够使开关元件Q1从弱的接通状态缓慢地变化到强的接通状态。由此，能够抑制开关元件Q1的漏极电压VY的急剧的变动，所以能够抑制在开关元件Q2对驱动信号VD响应而成为接通状态时所产生的不需要的辐射的发生。
图2是表示常开型的开关元件的特性的图。表示已述的第一实施方式的开关元件Q1的特性。横轴表示栅极源极间电压VGS，纵轴表示漏极电流ID。以栅极源极间电压VGS为零(0)V时也流过漏极电流ID、在栅极源极间电压VGS为负的阈值VTH时漏极电流ID大致为零(0)A的特性曲线100的方式进行表示。
在已述的第一实施方式中，通过利用电容C1和电容C2的值的调整来调整开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS，从而能够调整开关元件Q1的接通状态。例如，通过以使开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS成为接近于阈值VTH的值的方式进行调整，从而能够使开关元件Q1向较弱的接通状态转移。
图3是表示仿真结果的图。从上段侧开始表示向开关元件Q2的栅极施加的驱动信号VD、开关元件Q2的漏极电压VX、开关元件Q1的栅极电压VG、开关元件Q1的漏极电压VY。
在定时t0使驱动信号VD为高，从而开关元件Q2变为接通，漏极电压VX急剧地降低。栅极电压VG下降。从而，在连接着开关元件Q2的源极的端子12上被施加了例如接地电位的情况下，栅极电压VG成为负电压。
通过利用电容C1和电容C2的串联连接来对开关元件Q2的漏极电压VX进行分压的构成，适当调整电容C1和电容C2的电容比，从而如虚线的椭圆101所示那样，能够容易地进行将开关元件Q2接通时的开关元件Q1的栅极电压VG从电压VG1抬高到电压VG2的调整。
通过将电压VG2的值设定为例如接近于开关元件Q1的阈值VTH的电压，从而能够使开关元件Q2刚刚接通后的开关元件Q1为弱的接通状态。开关元件Q1的栅极电压VG按照由与开关元件Q1的栅极连接的电阻R1、电容C1、电容C2构成的CR电路的时间常数，向端子12的电位即接地电位转变。
使开关元件Q1按照CR时间常数缓慢地从弱的接通状态转移至强的接通状态，从而开关元件Q2接通时的开关元件Q1的漏极电压VY的急剧的变化得以抑制。即，对于响应开关元件Q2的栅极被施加的驱动信号VD的、开关元件Q2的漏极电压VX的变化，如虚线的椭圆102所示那样，能够使开关元件Q1的漏极电压VY的变化(dVY/dt)缓和。由此，开关元件Q1的漏极所连接的配线的急剧的电压变动得以抑制，抑制了不需要的辐射的发生。
通过使驱动信号VD在定时t1为低(low)，开关元件Q2变为断开，开关元件Q2的漏极电压VX、开关元件Q1的漏极电压VY上升。
(第二实施方式)
图4是表示第二实施方式的半导体集成电路的图。对于已述的实施方式所对应的构成赋予相同的附图标记，仅在必要的情况下进行重复的记载。之后是相同的。
本实施方式中，开关元件Q1的寄生电容Cp作为与电容C1串联连接的电容而使用。
本实施方式中，通过与电阻R1并联连接的电容C1和寄生电容Cp的电容比，来调整开关元件Q2接通时的开关元件Q1的栅极电压VG。
通过电容C1与寄生电容Cp的电容比的设定，来调整开关元件Q2接通时的开关元件Q1的栅极电压VG，从而能够调整开关元件Q1的栅极源极间电压VGS，并能够调整开关元件Q1的接通状态。例如，通过以开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS成为接近于阈值VTH的值的方式进行调整，能够进行使开关元件Q1成为弱的接通状态的调整。
并且，按照由电阻R1、和电容C1、寄生电容Cp构成的CR电路的时间常数来使开关元件Q1的栅极电压VG缓慢地转变，从而能够使开关元件Q1缓慢地从弱的接通状态转移至强的接通状态。由此，开关元件Q2接通时的开关元件Q1的漏极电压VY的急剧的变化得以抑制，所以开关元件Q1的漏极所连接的配线的急剧的电压变动得以抑制，抑制了不需要的辐射的发生。
(第三实施方式)
图5是表示第三实施方式的半导体集成电路的图。本实施方式中，在开关元件Q1的栅极与开关元件Q2的源极间连接着可变电阻R11，可变电容C11与可变电阻R11并联连接。
可变电阻R11的电阻和可变电容C11的电容的值被来自控制电路1的控制信号控制。可变电阻R11能够构成为：例如将电阻(未图示)和开关(未图示)的并联连接以串联的方式多级连接，利用来自控制电路1的控制信号来控制该开关的接通/断开，改变串联连接着的电阻的数量。即，通过将与来自控制电路1的控制信号相应地进行接通/断开的开关的数量和可变电阻R11的电阻值事先建立对应，能够将可变电阻R11的值调整为期望的值。
可变电容C11能够构成为：例如，将电容(未图示)和开关(未图示)的串联连接以并联的方式多级连接，利用来自控制电路1的控制信号来控制该开关的接通/断开，改变并联连接着的电容的数量。即，通过将与来自控制电路1的控制信号相应地进行接通/断开的开关的数量和可变电容C11的电容值事先建立对应，能够将可变电容C11的值调整为期望的值。
端子11和端子12被施加规定的电压。例如，端子11被施加600V，端子12被施加例如接地电位。端子10被从控制电路1供给驱动信号VD。
开关元件Q2的漏极电压VX和开关元件Q1的栅极电压VG被供给到运算处理电路2。运算处理电路2基于驱动信号VD为高时的开关元件Q2的漏极电压VX和开关元件Q1的栅极电压VG的值，计算开关元件Q1的栅极源极间电压VGS。例如，对计算出的栅极源极间电压VGS与作为期望的栅极源极间电压VGS而被事先存储在运算处理电路2中的值进行比较，将变更可变电容C11的值的指示值向控制电路1供给，以使驱动信号VD成为高时的开关元件Q1的栅极源极间电压VGS成为期望的栅极源极间电压VGS。作为使供给到开关元件Q2的栅极的驱动信号VD为高时、也就是使开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS，能够设为将事先存储的漏极电压VX的最大值的符号进行反转后的电压值与0V之间的任意的值。例如，使开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS能够调整为，比阈值稍低的阈值附近的值到0V之间的任意的值。运算处理电路2能够设为搭载程序的构成，上述程序基于对朝开关元件Q2施加驱动信号VD的定时、可变电阻R11的电阻值、可变电容C11的电容值的变更的定时等进行规定的各种控制算法。
控制电路1对来自运算处理电路2的指示值进行响应，通过控制可变电容C11的值的控制信号CT2，将可变电容C11的电容变更。根据该构成，能够通过可变电容C11和电容C2的值来将开关元件Q2接通时的开关元件Q1的栅极源极间电压VGS调整为期望的值。
并且，运算处理电路2将用于变更可变电阻R11的值的指示值向控制电路1供给。通过利用控制电路1来调整可变电阻R11的值，从而能够调整由可变电阻R11、可变电容C11、电容C2的并联电路构成的CR电路的时间常数。通过调整时间常数，能够对开关元件Q1的栅极源极间电压VGS的转变、即开关元件Q2刚刚接通后的栅极电压VG转变到端子12的电压为止的时间进行调整。
例如，通过增大时间常数，栅极电压VG到达端子12的电压为止的时间变长，因此开关元件Q1到完全成为接通状态为止的时间变长。即，能够将开关元件Q1的漏极电压VY的变化缓和。
运算处理电路2按照例如可变电容C11的电容值的变更来将用于变更可变电阻R11的电阻值的指示值向控制电路1供给。例如，将如下指示值向控制电路1供给，该指示值为：以对可变电容C11的电容的值进行变更前后的、由可变电阻R11、可变电容C11、电容C2构成的CR电路的时间常数成为相同的方式来变更可变电阻R11的电阻值的指示值。或者，也可以是，将对可变电容C11的值进行变更后的可变电阻R11、可变电容C11、电容C2所确定的时间常数和作为期望的时间常数的值而预先存储在运算处理电路2中的设定值进行比较，将以可变电阻R11、可变电容C11、电容C2所确定的时间常数成为该期望的时间常数的值的方式变更可变电阻R11的电阻值的指示值向控制电路1供给。控制电路1对来自运算处理电路2的指示值进行响应，通过对可变电阻R11的值进行变更的控制信号CT1来变更可变电阻R11的电阻值。
另外，也可以通过可变电容来构成电容C2。通过使电容C2为可变电容，与可变电容C11之间的电容比的设定的自由度增加，从而能够使调整开关元件Q1的栅极电压VG时的自由度提高。
图6是用于说明半导体集成电路的调整方法的图，示意地表示开关元件Q1的栅极电压VG。图6的调整方法例如在图5所示的实施方式中用于开关元件Q1的栅极源极间电压VGS的调整。
通过可变电容C11和电容C2的电容比的设定，能够对驱动信号VD成为高时的栅极电压VG的值进行调整。即，能够将栅极电压VG从按照点划线103的转变调整为用实线104表示的转变。具体来说，能够使可变电容C11相对于电容C2的值变大。通过减少开关元件Q2接通时电容C2所分担的电压，能够进行将开关元件Q1的栅极电压VG的值从电压VG1抬高到电压VG2的调整。
利用可变电容C11和电容C2的值之比来调整开关元件Q2接通时的开关元件Q1的栅极电压VG，能够通过调整开关元件Q1的栅极源极间电压VGS来调整开关元件Q2接通时的开关元件Q1的接通状态。
具体来说，通过使开关元件Q1的栅极源极间电压VGS为比阈值VTH高且接近于阈值VTH的值，能够使开关元件Q2接通时的开关元件Q1为弱的接通状态。另外，这里所说的“比阈值VTH高”意味着，由于开关元件Q1为常开型、其阈值VTH为负电压，所以是与阈值VTH相比靠正侧的电压的值。
(第四实施方式)
图7是表示半导体集成电路的调整方法的流程图的图。例如在图5所示的实施方式中被使用。将可变电阻R11、可变电容C11设定为初始值(步骤S101)。电容C2具有固定的电容。
判断开关元件Q1驱动时、也就是使施加到开关元件Q2的栅极的驱动信号VD为高时的、开关元件Q1的栅极源极间电压VGS是否为期望的值的范围内(步骤S102)。例如，根据施加到开关元件Q2的栅极的驱动信号VD为高时的开关元件Q2的漏极电压VX和开关元件Q1的栅极电压VG的值，能够检测开关元件Q1的栅极源极间电压VGS。
例如，判断开关元件Q1的栅极源极间电压VGS是否处于阈值VTH与0V之间的期望的范围内。在开关元件Q1的栅极源极间电压VGS不是阈值VTH与0V之间的值、不在期望的值的范围内的情况下(步骤S102：否)，对可变电容C11的电容值进行变更(步骤S103)。基于驱动信号VD的施加、开关元件Q1的栅极源极间电压VGS的检测、及其检测结果，进行可变电容C11的值的变更，变更可变电容C11的值直到使驱动信号VD为高时的开关元件Q1的栅极源极间电压VGS进入到期望的范围。另外，作为栅极源极间电压VGS不在期望的范围内的情况，例如是开关元件Q2接通时的开关元件Q1的栅极电压VG降低、且栅极源极间电压VGS比阈值VTH的值低的情况。另外，这里所说的“比阈值VTH低”意味着：由于开关元件Q1是常开型、其阈值VTH为负电压，所以是与阈值VTH相比靠负侧的电压的值。
在使驱动信号VD为高时的开关元件Q1的栅极源极间电压VGS处于期望的范围内的情况下(步骤S102：是)，判断由可变电阻R11、可变电容C11、电容C2确定的时间常数是否处于期望的范围内(步骤S104)。通过使时间常数增大，栅极源极间电压VGS的变化变得缓慢，所以在使驱动信号VD从低到高变化的情况下能够使开关元件Q1缓慢地接通，能够抑制开关元件Q1的漏极电压VY的急剧的变化所产生的不需要的辐射的发生。
另一方面，若增大时间常数则半导体集成电路的动作速度降低。从而，能够考虑与开关元件Q1的漏极电压VY的急剧的变化相伴的不需要的辐射的发生的抑制、以及半导体集成电路的动作速度，来设定为期望的时间常数。也可以按照可变电容C11的电容值的变更，以成为当初设定的时间常数的方式来变更可变电阻R11的电阻值。
另外，在使施加到开关元件Q2的栅极的驱动信号VD从高变到低的情况、也就是使开关元件Q2从接通变为断开的情况下，可以进行将可变电阻R11的电阻值减少来减少时间常数的调整。能够通过减少时间常数来减少开关元件Q1的漏极电压VY的变化的迟缓、即开关元件Q1的动作的迟延。
即，能够设为如下构成：通过在使开关元件Q2接通时将可变电阻R11的值增大来增大时间常数，在使开关元件Q2断开时将可变电阻R11的值减少来减少时间常数，从而抑制使开关元件Q2接通时的开关元件Q1的漏极电压VY的急剧的变动并抑制不需要的辐射的发生，并且减少使开关元件Q2断开时的开关元件Q1的动作的迟延。
另外，将可变电阻R11的值增大的控制能够在例如开关元件Q1的栅极源极间电压VGS变得比阈值VTH大、开关元件Q1刚刚成为断开状态后到马上使开关元件Q1成为接通状态前的任意的定时进行。
并且，将可变电阻R11的值减少的控制能够在例如开关元件Q1的栅极源极间电压VGS成为0V、开关元件Q1刚刚完全成为接通状态后到马上使开关元件Q1成为断开状态前的任意的定时进行。
在可变电阻R11、可变电容C11、电容C2所确定的时间常数处于期望的范围内的情况下(步骤S104：是)，结束。在不在期望的范围内的情况下(步骤S104：否)，继续可变电阻R11的电阻值的变更作业(步骤S105)。
根据本实施方式的调整方法，能够按照通过可变电容C11和电容C2的电容值的调整而使开关元件Q2接通时的开关元件Q1的栅极电压VG，调整栅极源极间电压VGS，进而调整可变电阻R11的值，将由可变电阻R11、可变电容C11、电容C2构成的CR电路的时间常数调整为期望的值。由此，能够容易地进行使将开关元件Q2接通时的开关元件Q1从弱的接通状态缓慢地变化为强的接通状态的调整。由此，能够容易地进行用于抑制开关元件Q1的漏极电压VY的急剧的变化并抑制不需要的辐射的发生的调整。并且，通过由可变电阻R11、可变电容C11、电容C2构成的CR电路的时间常数的调整，能够容易地进行使开关元件Q2从接通状态变为断开状态时的开关元件Q1的动作的迟延的调整。
另外，已述的实施方式的常开型的开关元件Q1也可以由JFET(Junction FieldEffect Transisistor，结型场效应晶体管)构成。
说明了本发明的若干实施方式，但这些实施方式是作为例子而提示的，不意图限定发明的范围。这些新的实施方式能够以其他各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等价的范围内。

Claims (20)

1.一种半导体集成电路，其中，具备：
常开型的第一开关元件，具有源极、漏极以及栅极；
常关型的第二开关元件，具有与上述第一开关元件的源极连接的漏极、被供给驱动信号的栅极、和源极；
电阻，连接在上述第一开关元件的栅极与上述第二开关元件的源极间；
第一电容，并联连接于上述电阻；以及
上述第一开关元件的栅极与源极间的第二电容。
2.如权利要求1所述的半导体集成电路，其中，
上述第一电容具有可变电容。
3.如权利要求2所述的半导体集成电路，其中，
具备对上述第一电容的值进行控制的控制电路。
4.如权利要求3所述的半导体集成电路，其中，
具备运算处理电路，
该运算处理电路基于上述第二开关元件接通时的对上述第一开关元件的栅极源极间电压与期望的电压值进行比较后的结果，将变更上述第一电容的值的指示值向上述控制电路供给。
5.如权利要求1所述的半导体集成电路，其中，
上述电阻具有可变电阻。
6.如权利要求5所述的半导体集成电路，其中，
具备对上述电阻的值进行控制的控制电路。
7.如权利要求6所述的半导体集成电路，其中，
具备运算处理电路，
该运算处理电路以对上述第一电容的值进行变更前和进行了变更后、上述电阻与上述第一电容的值所确定的时间常数相同的方式，将变更上述电阻的值的指示值向上述控制电路供给。
8.如权利要求2所述的半导体集成电路，其中，
上述电阻具有可变电阻。
9.如权利要求1所述的半导体集成电路，其中，
上述第二电容由上述第一开关元件的栅极与源极间的寄生电容构成。
10.如权利要求2所述的半导体集成电路，其中，
上述第二电容由上述第一开关元件的栅极与源极间的寄生电容构成。
11.如权利要求1所述的半导体集成电路，其中，
上述第二电容具有可变电容。
12.一种半导体集成电路的调整方法，所述半导体集成电路具备：
常开型的第一开关元件，具有源极、漏极以及栅极；
常关型的第二开关元件，具有与上述第一开关元件的源极连接的漏极、被供给驱动信号的栅极、和源极；
电阻，连接在上述第一开关元件的栅极与上述第二开关元件的源极间；
第一电容，与上述电阻并联连接；以及
上述第一开关元件的栅极与源极间的第二电容，
所述半导体集成电路电路的调整方法具有如下步骤：
根据对上述第二开关元件的栅极施加了使上述第二开关元件接通的上述驱动信号时的上述第一开关元件的栅极源极间电压，来调整上述第一电容的值。
13.如权利要求12所述的半导体集成电路的调整方法，其中，
调整上述第一电容的值的步骤具有如下步骤：
以对上述第二开关元件的栅极施加了使上述第二开关元件接通的上述驱动信号时的上述第一开关元件的栅极源极间电压成为上述第一开关元件的阈值附近的值或比上述阈值低的值的方式，对上述第一电容的值进行调整。
14.如权利要求12所述的半导体集成电路的调整方法，其中，
具有如下步骤：
检测对上述第二开关元件的栅极施加了使上述第二开关元件接通的上述驱动信号时的、上述第一开关元件的栅极电压和上述第二开关元件的漏极电压。
15.如权利要求12所述的半导体集成电路的调整方法，其中，
具有对上述驱动信号进行响应而调整上述电阻的值的步骤。
16.如权利要求15所述的半导体集成电路的调整方法，其中，
具有如下步骤：
以上述第一电容的值和上述电阻的值所确定的时间常数等于对上述第一电容的值进行调整前的上述第一电容和上述电阻的值所确定的时间常数的方式，调整上述电阻的值。
17.如权利要求15所述的半导体集成电路的调整方法，其中，
具有如下步骤：
将上述第一电容的值和上述电阻的值所确定的时间常数与事先设定的时间常数进行比较，根据其比较结果来调整上述电阻的值。
18.如权利要求15所述的半导体集成电路的调整方法，其中，
具有如下步骤：
在使上述第二开关元件从断开状态成为接通状态时，使上述电阻的值增加；以及
在使上述第二开关元件从接通状态成为断开状态时，使上述电阻的值减少。
19.如权利要求15所述的半导体集成电路的调整方法，其中，
具有在上述第一开关元件成为断开状态后使上述电阻的值增加的步骤。
20.如权利要求15所述的半导体集成电路的调整方法，其中，
具有在上述第一开关元件成为接通状态后使上述电阻的值减少的步骤。
CN201910738876.9A 2019-03-06 2019-08-12 半导体集成电路及其调整方法 Active CN111669159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-040502 2019-03-06
JP2019040502A JP7204538B2 (ja) 2019-03-06 2019-03-06 半導体集積回路と半導体集積回路の調整方法

Publications (2)

Publication Number Publication Date
CN111669159A true CN111669159A (zh) 2020-09-15
CN111669159B CN111669159B (zh) 2024-04-09

Family

ID=72335759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738876.9A Active CN111669159B (zh) 2019-03-06 2019-08-12 半导体集成电路及其调整方法

Country Status (3)

Country Link
US (1) US10833670B2 (zh)
JP (1) JP7204538B2 (zh)
CN (1) CN111669159B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234805A (zh) * 2020-09-25 2021-01-15 北京智芯微电子科技有限公司 钳位源级驱动碳化硅半导体场效应管的电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022184529A (ja) 2021-06-01 2022-12-13 株式会社東芝 劣化検査装置及び劣化検査方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199148A1 (en) * 2010-02-15 2011-08-18 Denso Corporation Hybrid power device
WO2015166523A1 (ja) * 2014-04-28 2015-11-05 株式会社日立産機システム 半導体装置および電力変換装置
US9692394B1 (en) * 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
JP2018074669A (ja) * 2016-10-26 2018-05-10 ニチコン株式会社 スイッチング素子の駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP4968487B2 (ja) 2010-03-08 2012-07-04 サンケン電気株式会社 ゲートドライブ回路
JP5516155B2 (ja) 2010-07-05 2014-06-11 株式会社デンソー 負荷駆動装置
WO2013146570A1 (ja) 2012-03-27 2013-10-03 シャープ株式会社 カスコード回路
JP6255997B2 (ja) 2013-12-27 2018-01-10 富士通株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199148A1 (en) * 2010-02-15 2011-08-18 Denso Corporation Hybrid power device
WO2015166523A1 (ja) * 2014-04-28 2015-11-05 株式会社日立産機システム 半導体装置および電力変換装置
US9692394B1 (en) * 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
JP2018074669A (ja) * 2016-10-26 2018-05-10 ニチコン株式会社 スイッチング素子の駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234805A (zh) * 2020-09-25 2021-01-15 北京智芯微电子科技有限公司 钳位源级驱动碳化硅半导体场效应管的电路

Also Published As

Publication number Publication date
US20200287531A1 (en) 2020-09-10
JP2020145576A (ja) 2020-09-10
CN111669159B (zh) 2024-04-09
US10833670B2 (en) 2020-11-10
JP7204538B2 (ja) 2023-01-16

Similar Documents

Publication Publication Date Title
US9225326B2 (en) Voltage controlled switching element gate drive circuit
JP5012930B2 (ja) ハイブリッドパワーデバイス
US8994413B2 (en) Method for driving power semiconductor switches
CN107980199B (zh) 电源开关装置
US9831856B2 (en) Electronic drive circuit and method
CN1937378A (zh) 接通半导体电路的电压源的方法和装置及相应半导体电路
CN111492582A (zh) 栅极驱动电路
CN111669159A (zh) 半导体集成电路及其调整方法
JP2017183979A (ja) ゲート駆動回路
TWI657658B (zh) 低通濾波器電路以及電源裝置
WO2019142585A1 (ja) 電力変換装置
US20230163759A1 (en) Gate Drive Apparatus and Method Thereof
US20220209645A1 (en) Driving apparatus
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
JP2022013339A (ja) 短絡判定装置、および、スイッチ装置
US20230053929A1 (en) Driving apparatus
US6657469B1 (en) Multi-slew-rate switching circuit
JPH11289045A (ja) 電圧駆動型半導体素子の保護回路、および過電圧保護機能を備えた電圧駆動型半導体回路
JP6777193B2 (ja) スイッチング回路装置
JP2016082335A (ja) 半導体装置
WO2016201402A1 (en) Dv/dt control in mosfet gate drive
KR101781740B1 (ko) 출력 신호 폭 조절을 위한 슈미트 트리거
JP5331822B2 (ja) スイッチ装置
CN113796010A (zh) 功率半导体的适应性开关速度控制
CN118131852A (zh) 用于宽禁带半导体的负压可调电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant