CN1937378A - 接通半导体电路的电压源的方法和装置及相应半导体电路 - Google Patents

Abstract

提供了用于接通半导体电路的电压域(6)的电压源的方法和装置(1)。该电压源通过可开关元件连接到半导体电路的电源电压。该可开关元件(2)按照这样的方式被激励，为接通电压域(6)的电压源，使流过可开关元件的电流逐渐升高，尤其是呈阶梯状升高，并且具有至少一个中间值。

Description

接通半导体电路的电压源的方法和装置及相应半导体电路

技术领域

本发明涉及一种接通半导体电路的电压源的方法和装置，同时还涉及一种具有相应构造的半导体电路。

背景技术

关断半导体电路中不用的电路块已经被证实是一种可以大大减小间断不用的电路部分中的漏电流损耗的方法。当关断这些电路部分时，这些电路块内的电容器开始放电。而当再次接通这些电路块后，这些电容器必须要重新充电。在这种再连接过程中，可能会出现不受控制的开关操作(失灵)，导致在半导体电路的电源线上除具有电容器的负载电流之外还具有其他电流。因此，在电路块被再次接通后短时间内必须允许大电流峰值存在。这会引起大IR降(由于阻抗影响产生的供电电压的压降)，其结果是暂时减弱与刚刚被接通的电压块邻接的电路部分的电压，并且可能导致对定时状态的破坏和对这些电路部分的工作的干扰，也称为软错误。出于这个原因，当接通被间歇式关断的电路块时，控制且最小化电流峰值是至关重要的。

除去由阻抗性压降引起的电流峰值外，负载电流的升高速率也会导致在接通电压源时出现问题。这个影响是由于寄生电感的效应引起的，其原因在于根据U＝LxdI/dt，寄生电感也会导致在电源电压中产生压降，而该电压降与所述升高速率成比例。

发明内容

有利的是，本发明提供了一种用于接通半导体电路的电压源的方法和装置，以及具有相应构造的半导体电路，其中监控和最小化在接通被间歇式关断的半导体电路的电路块时出现的电流峰值和过大的升高速率。

本发明提供了一种方法，用于接通半导体电路的电压域的电压源。该电压源通过可开关元件连接到电源电压，特别是半导体电路的V_SS和V_DD。可开关元件按照这样的方式被激励以接通电压域的电压源，即，使通过可开关元件的电流按照具有至少一个中间值的方式逐渐升高，特别是呈阶梯状升高。在此指出如下方法也落入本发明的范围内，使用该方法，两个电源，特别是例如V_SS和V_DD，也可以由相应的可开关元件开关。在本发明的范围内，逐渐升高被理解为比传统电路升高地更为缓慢，即当接通电压源电路时，电流特性相对于时间的一阶导数相对于传统情况具有较低的值。

由于可开关元件的作用，电流仅逐渐升高，因此可以避免在接通电压域的电压源时常常在电路中出现的电流峰值和过大的电流上升速率。此外，电流峰值也有利地受到可开关元件的限制，即峰值低于电路中公知的相当的峰值。

有利的是，为了接通电压域的电压源，晶体管的控制输入与晶体管的第一端之间的电压按照具有至少一个中间值的方式逐渐增加。换句话说，当接通电压域的电压源时，控制输入与第一端之间的电压的时间特性为具有初始值、至少一个中间值、和最终值。因此根据本发明，电压的时间特性包括连续性和分段性。

根据本发明，由于晶体管控制输入的激活，换句话说，由于晶体管的控制输入与第一端之间的电压按照具有至少一个中间值的方式逐渐增加，因此接通电压域的电压源时不会出现电流峰值或是过大的电流上升速率。由于晶体管的控制输入与第一端之间的电压逐渐增加，因此根据本发明的电压域的电压源的接通不同于电路中传统的接通，传统的接通是在晶体管的控制输入与第一端之间一次性施加电压，换句话说，没有中间值。

在晶体管的控制输入与第一端之间的电压呈阶梯式增加的方式中，台阶数可以选择为大于2。在根据本发明的优选实施例中，采用很多个(例如大于10个)非常小的步幅，使得晶体管的控制输入与第一端之间的电压特性呈准线性状。

晶体管的控制输入与第一端之间的电压的阶梯状增加过程的台阶数越多，晶体管就能越好地监控电流，而且能越好地限制电流的峰值。

在晶体管的控制输入与第一端之间的电压呈阶梯式增加的方式中，台阶的高度可以相等，即晶体管的控制输入与第一端之间的电压的阶梯状时间特性的所有的台阶可以具有相同的高度。

晶体管的控制输入与第一端之间电压的阶梯状时间特性(其中，各个台阶的高度相等)的好处是在技术上可以采用非常简单的方式来实现该特性，因为，例如，只需要一个具有固定电容值的电容器，用其来构建晶体管的控制输入端与第一端之间的电压。

有利的是，晶体管的控制输入与第一端子间电压的台阶状时间特性中，在到达Miller平台(Miller plateau)之前的台阶高度大于到达Miller平台之后的台阶高度。

到达Miller平台时的晶体管的控制输入与第一端之间的电压值应该等于晶体管的阈值电压或V_th，即自到达Miller平台后，电流开始显著地流过晶体管。在到达阈值电压之前，被称为亚阈值电流的电流流动，其大大小于到达阈值电压之后的电流。出于这个原因，可以将到达Miller平台之前的台阶选择为大于到达阈值电压或到达Miller平台之后的晶体管的控制输入与第一端之间电压的时间特性中的台阶，因为只有很小的亚阈值电流流过晶体管并且因此不产生电流峰值。

根据本发明，晶体管的控制输入与第一端之间电压的时间特性还可以调节为在到达Miller平台之前只具有一个台阶。换句话说，当接通电压域的电压源时，晶体管的控制输入与第一端之间的电压被立即调节为晶体管的阈值电压，或是电压跃变为阈值电压。

先前已经说明过，由于在到达Miller平台之前只有很小的电流流过晶体管，因此，非常有利的是，按照尽可能快地达到晶体管的阈值电压的方式，优化晶体管的控制输入和第一端之间的电压特性。

根据本发明，因为经过一个台阶高度(晶体管的控制输入和第一端之间的电压以此台阶高度阶梯式升高)所用的时间间隔在到达Miller平台之前比在到达Miller平台之后短，所以也可以很快地到达阈值电压。换句话说，晶体管的控制输入与第一端之间电压的时间特性中的台阶，在到达阈值电压之前要比到达Miller平台后增长地更为快速且更频繁。

一旦经过Miller平台之后，即一旦所用的内部电容器都已经充好电后，还可以再次选择比经过Miller平台时更高的台阶高度。

根据本发明，因为晶体管的控制输入与第一端之间电压的时间特性可以按照这样的方式调节，即，在电压域的电压源以设置于电压域内的任何元件都正常工作的方式接通之前所经历的最小时间间隔，受到流过晶体管的峰值电流值不能被超过的约束。

有利的是，通过利用电容可调的电容器网络的开关电容器(switchedcapacitor)技术，使晶体管的控制输入和第一端之间的电压增加。

因此可以调节晶体管的控制输入与第一端之间的电压的时间特性的台阶高度，原因在于电容器网络的电容值被相应地调节，晶体管的控制输入与第一端之间的电压借助于所述电容器网络逐步增加。

如果半导体电路包括多个电压域，这些电压域各自的电压源都可以被关断并且这些电压域用一个或多个晶体管与半导体电路的电源电压相连，那么每个晶体管的控制输入和第一端之间的电压可以通过利用电容可调的电容器网络的开关电容器技术，呈阶梯状地增加。

因此可以采用电容器网络平行或同时接通多个电压域的电压源，而且由于各个晶体管的控制输入与第一端之间的电压呈阶梯式升高，因此根据本发明不会出现电流峰值和过高的电流上升速率。

有利的是，对于可用来开关多个电压域的电压源的所有晶体管，确定阈值电压并且确定这些阈值电压的最小值或确定最小阈值电压。然后，可用于切换所有晶体管中控制输入和第一端之间的电压以及该多个电压域的电压源的第一台阶，可以按照这样的方式调节，即，使其值对应于最小阈值电压。

这确保了可以最佳并且快速地越过没有电流流过晶体管的、晶体管的控制输入与第一端之间的电压特性范围。

本发明还提供了一种用于接通半导体电路的电压域的电源的装置。该装置包括可开关元件，尤其是晶体管，和控制装置。电压域的电压源通过可开关元件可切换地连接到半导体电路的电源电压。控制装置用于激励可开关元件，以便由于该可开关元件，电流以具有至少一个中间值的方式逐渐升高，尤其是呈阶梯式地升高。控制装置可以有利地以如下方式配置：为了接通电压域的电压源，晶体管的控制输入与第一端之间的电压以具有至少一个中间值的方式逐渐升高，特别是呈阶梯式升高。晶体管的控制输入与第一端之间电压的呈阶梯状升高可以通过电容器来实现，尤其是通过具有可调电容的电容器网络来实现。

根据本发明的装置及其实施例的优点已经在说明根据本发明的方法时描述过，在此不再重复。

本发明还提供了一种具有可以接通和关断的电压源的半导体电路，其具有根据本发明的用于接通所述至少一个电压源的装置。

总而言之，本发明的基本思想是不连续地完全导通各个可开关元件(特别是本领域公知的功率开关晶体管)或某些可开关元件，而是，例如，尤其是缓慢地增加一个或多个功率开关晶体管的栅源电压，即栅极过激励。因此与电路中的功率开关晶体管的开关过程相比，可以有利地降低负载电流的升高速率并且减小最大负载电流。

由于给定功率开关晶体管的阈值电压的确切值在很大程度上取决于相应半导体电路的生产工艺，因此确定该确切值需要用到很复杂的方法。根据本发明的方法不需要确切知道用于接通电压源的预定功率开关晶体管的阈值电压的值，这是因为，由于栅源电压呈阶梯式升高，其几乎接近功率开关晶体管的阈值电压。按照这种方式，栅极过激励被缓慢地加速，尤其是以斜坡方式加速。

本发明尤其包括这样一种方法和装置，其不以模拟方式而是以数字方式，例如通过开关电容器、电荷泵、或开关电流技术来产生栅源电压。根据本发明的数字变化的优点在于不需要具有电压基准和运算放大器的复杂模拟电路，所以对于例如半导体电路生产过程中的工艺变化来说，本发明的数字式变化要比模拟变化拟更为耐用。此外，数字式变化可以使芯片面积更小，这在经济上来讲是非常有利的。数字式变化不需要产生高损耗和低电压的校准。开关电容器电路还可以通过改变时钟频率、脉冲占空率、或是对用于通过计时开关加载栅源电压的电容器进行相应地调节，允许简单地调节负载电流的升高速率。因此根据本发明，可以非常快速地接通电压源，或是在需要同时接通许多电压域的情况下，仅仅非常缓慢地接通这些电压域的电压源，以便保持总的低电流低。此外，由于这些调节简单易行，所以在测试半导体电路的过程中或是在公知的预烧过程中也可以进行校准过程。例如，可以确定所有微开关的平行电路的更为有效(最小值)的阈值电压，并且可以相应地根据电容器网络来编程该装置。

在半导体电路包含其电压源可以被关断的电压域的情况下，本发明尤其能够接通这些电压源。然而本发明并不显然限制为该优选的应用领域，本发明一般可以用于使一个电路部分具有预定的电势，而且这样作不会超出预定的负载电流峰值，同时这样作也不会超过预定的最大负载电流升高速率。

附图说明

下面将参照附图对本发明的优选实施例进行描述，其中

图1示出根据本发明的用于接通电压域的电压源的第一实施例。

图2示出图1所示的实施例根据本发明的一种变形。

图3示出两个时钟信号的时间特性，这两个信号用于激励图1所示的根据本发明的装置的两个开关。

图4示出根据本发明的时钟发生器，其用于根据预定的系统时钟频率得出图3所示的时钟信号。

图5示出在根据本发明逐步激励的过程中，图1所示装置的晶体管的控制输入与第一端之间的电压的时间特性。

图6示出当一步接通电压源时，流过用于接通传统16位Han Carlson加法器的电压源的可开关元件的电流的时间特性。

图7示出当根据本发明激励晶体管时，流过用于接通16位Han Carlson加法器的晶体管的电流的时间特性。

图8示出根据本发明的用于接通电压域的电压源的第二实施例。

图9示出对图8所示的根据本发明的第二实施例进行的根据本发明的变形。

图10和11分别示出根据本发明的用于接通电压域的电压源的又一实施例。

具体实施方式

图1示出了根据本发明的装置1的第一实施例，该装置用于接通半导体电路的电压域6的电压源。电压域6通过装置1的NMOS晶体管2连接到半导体电路的V_SS，NMOS晶体管2的源极端21连接到V_SS，NMOS晶体管2的漏极端22连接到电压域6，NMOS晶体管2的控制输入端或栅极端23由装置1的控制装置15激励。控制装置15包括第一开关4、第二开关5、以及通过第一端连接到V_SS的泵电容器或电容器3。第一开关4的第一端连接到V_DD，而它的第二端连接到电容器3的第二端和第二开关5的第一端。第二开关5的第二端连接到栅极端23。当第一开关4以时钟频率Φ₁计时时，第二开关以时钟频率Φ₂计时。第一时钟频率Φ₁和第二时钟频率Φ₂的特征如图3所示。从图中可以看出第一时钟频率Φ₁和第二时钟频率Φ₂相互之间没有交叠。当第一开关4被第一时钟频率Φ₁闭合时，电容器3由V_DD充电，这是因为第二开关5由于第二时钟频率Φ₂的激励在此时断开。在第一开关4被第一时钟频率Φ₁断开时，第二开关5几乎在同一时间被第二时钟频率Φ₂闭合，使得电容器3的一部分电荷转移到NMOS晶体管2的栅极电容器，NMOS晶体管2的栅—源电压由此增加。NMOS晶体管2的栅—源电压由此阶梯式增加。

NMOS晶体管2的栅—源电压特性，一方面可以由第一时钟频率Φ₁和第二时钟频率Φ₂、第一时钟频率Φ₁相对第二时钟频率Φ₂的脉冲占空系数、从中得到Φ₁和Φ₂的基本时钟频率Φ的频率控制，另一方面可以由电容器3的电容控制，下面将会参照图4详细说明基本时钟频率Φ。在一种没有示出的实施例中，使用并联连接的电容器装置或电容器网络取代电容器3，使得控制装置15可以在各种电容值之间切换，从而可以调节增加NMOS晶体管2的栅—源电压的各种速率。例如，通过使用高电容值的电容器装置可以使NMOS晶体管2的栅源电压非常迅速地增加为NMOS晶体管2的阈值电压，而达到阈值电压之后，即在Miller平台内，NMOS晶体管的栅源电压仅缓慢的升高，因为控制装置15切换至电容值较小的电容器装置。结果，有利的是，快速地达到电流开始流过NMOS晶体管2的点，而NMOS晶体管2的栅源电压小幅度的进一步升高随后防止流过NMOS晶体管2的电流升高地太快和太高，由此避免了电流峰值。

电容器网络可以由多个二进制加权电容器组成，这也意味着电容器网络第n个电容器的电容值是该电容器网络的第n-1个电容器的电容值的2倍。通过采用控制装置15，可以实现对NMOS晶体管2的导通速率的简单调整或编程。

图2示出了对图1所示的根据本发明的装置1的变形。图2所示的装置1还具有NMOS箝位晶体管14和PMOS箝位晶体管13。PMOS箝位晶体管13的源极端连接到V_DD，NMOS箝位晶体管14的源极端连接到V_SS，PMOS箝位晶体管13和NMOS箝位晶体管14的漏极端都连接到所述NMOS晶体管的栅极端23。控制装置15按照如下方式激励PMOS晶体管13和NMOS晶体管14的两个控制输入，即，当通过Miller平台后电压源被接通时，PMOS晶体管13完成电路，使得按照NMOS晶体管2完成电路的方式激励NMOS晶体管2的栅极端23，以便完全接通电压源。

当切断电压域6的电压源时，控制装置15用V_DD激励NMOS箝位晶体管14的栅极端，由此V_SS通过NMOS箝位位晶体管14连接到NMOS晶体管2的栅极端23，从而NMOS晶体管2被完全关断，且电压域6的电压源也被完全关断。

图4示出了控制装置15的时钟发生器16，利用该时钟发生器基于半导体电路的系统时钟频率Φ产生第一时钟频率Φ₁和第二时钟频率Φ₂。在本实施例中，载入系统时钟频率Φ的时钟发生器16的输入连接到第一NOR门的第一输入和倒相器的输入。倒相器的输出连接到第二NOR门的第一输入。第一NOR门的输出连接到时钟发生器16的第一输出和第一延迟元件7的输入，这样可以在时钟发生器16的第一输出拾取第一时钟频率Φ₁。第二NOR门的输出连接到时钟发生器16的第二输出以及第二延迟元件7的输入，这样可以在时钟发生器16的第二输出拾取第二时钟频率Φ₂。最后，第一延迟元件7的输出连接到第二NOR门的第二输入，并且第二延迟元件7的输出连接到第一NOR门的第二输入。

图5示出当使用图1所示的根据本发明的用于接通电压域6的电压源的装置1时，NMOS晶体管2的栅源电压的时间特性。在x轴上绘制的是以纳秒为单位的时间，y轴上绘制的是以伏特为单位的NMOS晶体管2的栅源电压。从图中可以看出由栅源电压特性中的较平坦的部分代表的Miller平台，Miller平台10的起点由附图标记8表示，末点由附图标记9表示。从图中还可以看出NMOS晶体管2的栅源电压上升的台阶的高度很小，因此特性几乎是连续的。

图6示出当以传统方式接通16位Han Carlson加法器(未示出)时电流的时间特性，图7示出当通过根据本发明方法实现Han Carlson加法器(未示出)的接通时电流的时间特性。为了正确评价图6和图7中所示的两个电流前进时相互之间的差别，在此指出图6中的x轴上标注的是皮秒，y轴上标注的是毫安培，而在图7中的x轴上标注的是纳秒，在y轴上标注的是微安培。

可以看出图6中所示的传统电流特性在接通后大约50皮秒时具有显著的电流峰，而图7所示的根据本发明的电流特性在接通后没有电流峰，只是呈圆的特性。换句话说，当采用本领域公知的方式接通时，在短时间内会汲取非常大量的电流(电流峰值约为15mA)，而根据本发明的电流特性是在较长的一段时间内流过小得多的电流(峰值近似为6uA)。因此根据本发明的用于接通电压源的方法将接通时的电流峰值减小到原来的1/2500，从而大大减小了与大电流峰值相关联的缺点，诸如IR降、dI/dt降、违反时序、以及操作中的干扰。

图8示出根据本发明的用于接通电压域6的电压源的装置1的第二实施例。该第二实施例与第一实施例的不同之处仅在于控制装置15，因此下面只对控制装置15进行详细说明。控制装置15包括第一NMOS晶体管11、第二NMOS晶体管12、PMOS箝位晶体管13、NMOS箝位晶体管14、以及电容器3。电容器3的第一端连接到系统时钟。第一NMOS晶体管11的漏极端和栅极端都连接到V_DD，从而第一NMOS晶体管用作二极管。第一NMOS晶体管11的源极端连接到电容器3的第二端、第二NMOS晶体管12的漏极端和栅极端，从而第二NMOS晶体管也用作二级管。PMOS箝位晶体管13的源极端连接到V_DD，NMOS箝位晶体管14的源极端连接到V_SS。第二NMOS晶体管12的源极端、PMOS箝位晶体管13的漏极端、以及NMOS箝位晶体管14的漏极端都连接到PMOS晶体管2的栅极端23。

根据本发明的装置1的第二实施例按照如下方式工作：当系统时钟频率Φ的值为0或者V_SS时，电容器3的第一端为V_SS而电容器3的第二端通过第一NMOS晶体管11被加载V_DD和阈值电压之差。当系统时钟频率Φ的值为1或V_DD时，电容器3的第一端升高至V_DD，使得电容器3的第二端的电势升高超过V_DD。因此第一NMOS晶体管11阻塞，并且第二NMOS晶体管12完成电路，从而电荷从电容器3流向NMOS晶体管2的栅极端23，并且在此处对栅极电容器进行充电。当系统时钟再次下跌至0时，电容器3的第二端的电势也下降至大大低于V_DD，使得第二NMOS晶体管12关断，第一NMOS晶体管11再次完成电路，并且电容器3的第二端再次开始充电。因此NMOS晶体管2的栅源电压阶梯式增加。在NMOS晶体管2的栅源电压以阶梯式升高的方式增加至Miller平台10的末端点9(见图4)时，控制装置15使用V_SS激励PMOS箝位晶体管13的栅极端，由此V_DD通过PMOS箝位晶体管13连接到NMOS晶体管2的栅极端23，从而NMOS晶体管2完成电路。

当关断电压域6的电压源时，控制装置15用V_DD激励NMOS箝位晶体管14的栅极端，由此V_SS通过NMOS箝位晶体管14连接到NMOS晶体管2的栅极端23，从而NMOS晶体管2被彻底切换成未集成或关断。

图9示出对图8所示的本发明第二实施例的变形。图8和图9中所示的装置1的不同之处仅在于控制装置15，因此下面仅对该不同之处进行说明。图9中的控制装置15除第一NMOS晶体管11、第二NMOS晶体管12、PMOS箝位晶体管13、NMOS箝位晶体管14和电容器3之外，还具有倒相器26。在该实施例中，系统时钟连接到倒相器26的输入、电容器3的第一端、和第二NMOS晶体管12的栅极端。电源电压V_DD连接到第一NMOS晶体管11的漏极端。倒相器26的输出提供给第一NMOS晶体管11的栅极端，同时源极端、电容器3的第二端、以及第二NMOS晶体管12的漏极端相互连接。而在图8所示的控制装置15中，第二NMOS晶体管12的源极端、PMOS箝位晶体管13的漏极端、NMOS箝位晶体管14的漏极端、以及NMOS晶体管2的栅极端相互连接。

当系统时钟Φ的值为0或V_SS时，第一NMOS晶体管11由倒相器26接通，所以电荷可以从V_DD流到电容器3，同时第二NMOS晶体管12关断。当系统时钟Φ随后呈现值1或V_DD时，第一NMOS晶体管11由倒相器26接通，而第二NMOS晶体管12关断。电容器3的第二端的电势同时升高到超过V_DD，并且电荷经由第二NMOS晶体管12从电容器3流向NMOS晶体管2的栅极电容器。这样NMOS晶体管2的栅源电压呈阶梯状增加。

与图8中的装置相比，图9中的装置1的系统时钟Φ也用于以受控方式开关第一和第二NMOS晶体管11、12，使得这两个晶体管中的一个总是被阻断。这确保了例如没有电荷直接经由两个NMOS晶体管11、12从V_DD流向NMOS晶体管2的栅极端23，由此以受控的方式对NMOS晶体管2的栅极电容器进行充电。

图10示出了根据本发明的又一实施例，控制装置15包括电流源24和闭合时用作时钟频率Φ₁的开关27。当本实施例中的开关27闭合时，电流经由开关27流向NMOS晶体管2的栅极端23，由此NMOS晶体管2的栅极电容器呈阶梯状充电。

图11示出根据本发明的又一实施例，其中控制装置15包括电阻器25和开关27。电阻器25的一端连接到V_DD，电阻器25的第二端连接到闭合时用作时钟频率Φ₁的开关27的第一端，而开关27的第二端连接到NMOS晶体管2的栅极端23。当开关27闭合用作时钟频率Φ₁，时，电流经由电阻器25和开关27流到NMOS晶体管2的栅极端23，由此NMOS晶体管2的栅极电容器阶梯状充电。

总而言之，根据本发明的方法可以用在本领域公知的任何一种用于关断半导体电路的电压源的原理中。根据本发明的方法还可以用在例如所谓的休眠晶体管在本领域公知的任何一种变形中，这种休眠晶体管也被称为微开关。此外，根据本发明的方法还可以只用于一些通常所需要的可开关元件，这些开关的接通速率已经被手动减速。术语“接通速率”指的是流经用于接通电压源的可开关元件或晶体管2的电流每单位时间的升高。按照同样的方式，根据本发明的方法同样可以用于集中的(concentrated)或大型开关。因此根据本发明的方法可以很容易地结合到传统的原理中。

此外，当使用根据本发明的装置接通电压源时，单位面积上的损耗小于传统的装置，这是由于在传统的实践中给每个微开关设置一个延迟元件使得微开关在不同的时间开关。当使用根据本发明的装置时，这些延迟元件中的至少一些是不需要的，因此对应的面积被省下来了，所以根据本发明的装置需要较小的面积。

此外，与传统方法相比，根据本发明的方法更适应采用根据本发明方法或装置的半导体电路的制造过程中的工艺变化，因为，使用根据本发明的方法，可以例如通过设置电容器网络的电容值使接通速率适应于半导体电路的特性。

Claims (34)

1、一种接通半导体电路的电压源的方法，该电压源经由可开关元件连接到半导体电路的电源电压，其中为了接通该电压源，按照这样的方式来激励所述可开关元件，即，使得流过所述可开关元件的电流按照具有至少一个中间值的方式逐渐升高。

2、根据权利要求1的方法，其中流过可开关元件的电流呈阶梯状升高。

3、根据权利要求1的方法，其中可开关元件是晶体管。

4、根据权利要求3的方法，其中为了接通所述电压源，晶体管的控制输入和晶体管的第一连接端之间的电压按照具有至少一个中间值的方式逐渐升高。

5、根据权利要求1的方法，其中半导体电路的多个电压源通过多个晶体管连接到电源电压，其中，对于这些晶体管，借助于利用电容可调的电容器网络的开关电容器技术，使控制输入和第一端之间的各个电压呈阶梯状升高。

6、根据权利要求5的方法，其中对于所有晶体管，检测具有第一端与控制输入之间最小值的阈值电压，Miller平台开始于该阈值电压，其中以如下方式选择电压用以呈阶梯状升高的第一个台阶，即，使得该第一个台阶的台阶尺寸对应于具有最小值的阈值电压。

7、一种接通半导体电路的电压源的方法，该电压源经由晶体管连接到半导体电路的电源电压，其中为了接通该电压源，以如下方式激励该晶体管，即，使该晶体管的控制输入与该晶体管的第一端之间的电压呈阶梯状升高。

8、根据权利要求7的方法，其中在晶体管的控制输入与晶体管的第一端之间电压的台阶状升高中，台阶数大于2。

9、根据权利要求7的方法，其中在晶体管的控制输入与晶体管的第一端之间电压的台阶状升高中，台阶高度相等。

10、根据权利要求7的方法，其中，晶体管的控制输入与晶体管的第一端之间电压用以以台阶状升高的台阶高度，在到达Miller平台之前大于到达Miller平台之后。

11、根据权利要求7的方法，其中在晶体管的控制输入与晶体管的第一端之间电压用以以阶梯状升高的台阶高度增加之前所经过的时间间隔，在到达Miller平台之前比在到达Miller平台之后短。

12、根据权利要求7的方法，其中检测晶体管的控制输入与晶体管的第一端之间的阈值电压，Miller平台开始于该阈值电压，并且其中以如下方式选择晶体管的控制输入与晶体管的第一端之间电压用以呈阶梯状升高的第一台阶，即，使该第一台阶的高度对应于该阈值电压。

13、根据权利要求7的方法，其中借助于利用电容可调的电容器网络的开关电容器技术，来升高晶体管的控制输入与晶体管的第一端之间的电压。

14、根据权利要求7的方法，其中晶体管的控制输入与晶体管的第一端之间电压升高的时间特性，以如下方式调整：在为半导体电路的电压域供电的电压源接通之前，经过最小的时间间隔，所述电压源以如下方式接通，即，在预定最大电流流过该晶体管时设置在所述电压域中的所有元件正常工作。

15、根据权利要求7的方法，其中当到达Miller平台的末端时，以该晶体管完成所述电路的方式激励该晶体管的控制输入。

16、根据权利要求7的方法，其中通过多个晶体管将半导体电路的多个电压源连接到所述电源电压，其中，对于这些晶体管，借助于利用电容可调的电容器网络的开关电容器技术，阶梯状升高各个控制输入与第一端之间的电压。

17、根据权利要求16的方法，其中对于所有晶体管，检测具有控制输入和第一端之间最小值的阈值电压，Miller平台开始于该阈值电压，其中以如下方式选择电压用以呈阶梯状升高的第一个台阶，即，使得该第一个台阶的台阶尺寸对应于具有最小值的阈值电压。

18、一种接通半导体电路的电压源的方法，该电压源经由晶体管连接到半导体电路的电源电压，其中为了接通该电压源，以如下方式激励晶体管：使晶体管的控制输入与晶体管的第一端之间的电压在到达Miller平台之前以第一台阶高度台阶状增加，使晶体管的控制输入与晶体管的第一端之间的电压在到达Miller平台之后以第二台阶高度台阶状增加，其中第一台阶高度大于第二台阶高度。

19、一种用于接通半导体电路的电压源的装置，该装置包括可开关元件和控制装置，其中电压源通过该可开关元件连接到半导体电路的电源电压，其中控制装置以如下方式配置，即，它们以使得流过可开关元件的电流逐渐升高并且具有至少一个中间值的方式来激励可开关元件。

20、根据权利要求19的装置，其中控制装置以使得流过可开关元件的电流呈阶梯状升高的方式来配置。

21、根据权利要求19的装置，其中可开关元件是晶体管。

22、根据权利要求21的装置，其中控制装置以如下方式配置，即，使得为接通电压源，晶体管的控制输入与晶体管的第一端之间的电压逐渐升高并且具有至少一个中间值。

23、一种用于接通半导体电路的电压源的装置，该装置包括用于将该电压源连接到半导体电路的电源电压的晶体管，以及控制装置，其中控制装置以如下方式配置，即，它们以使得晶体管的控制输入和晶体管的第一端之间的电压阶梯状增加的方式，来激励所述晶体管。

24、根据权利要求23的装置，其中控制装置以如下方式配置，即，使得在晶体管的控制输入与晶体管的第一端之间电压的台阶状升高中，台阶数量大于2。

25、根据权利要求23的装置，其中控制装置以如下方式配置，即，使得在晶体管的控制输入与晶体管的第一端之间电压的台阶状升高中，台阶高度相等。

26、根据权利要求23的装置，其中该控制装置包括电容器，其中该控制装置以如下方式配置，即，使得为了通过电容器接通所述电压源，升高晶体管的控制输入和晶体管的第一端之间的电压。

27、根据权利要求26的装置，其中控制装置包括第一开关和第二开关，其中电容器的第一端连接到半导体电路的电源电压，其中半导体电路的又一电源电压和电容器的第二端之间的连接可以由第一开关来开关，其中电容器的第二端和晶体管的控制输入之间的连接可以由第二开关来开关。

28、根据权利要求27的装置，其中该装置包括时钟发生器，其中该时钟发生器以其产生第一时钟频率和第二时钟频率的方式配置，其中该装置以如下方式配置，即，用第一时钟频率来开关第一开关，用第二时钟频率来开关第二开关，并且其中第一时钟频率和第二时钟频率相互之间没有交叠并且具有相同的频率。

29、根据权利要求26的装置，其中控制装置包括二极管和另一晶体管，电容器的第一端可以连接到时钟信号，电容器的第二端经由处于阻断方向的二极管连接到半导体电路的又一电源电压、该另一晶体管的控制输入、以及该另一晶体管的第一端，其中该另一晶体管的第二端连接到所述晶体管的控制输入。

30、根据权利要求26的装置，其中控制装置包括第一另外的晶体管、第二另外的晶体管、以及倒相器，其中第一另外的晶体管的第一端连接到又一电源电压，电容器的第一端、倒相器的输入、以及第二另外的晶体管的控制输入可连接到时钟信号，其中倒相器的输出连接到第一另外的晶体管的控制输入，电容器的第二端连接到第一另外的晶体管的第二端和第二另外的晶体管的第一端，其中第二另外的晶体管的第二端连接到所述晶体管的控制输入。

31、根据权利要求23的装置，其中控制装置包括第一另外的晶体管和第二另外的晶体管，其中该装置以如下方式配置，即，使所述晶体管的控制输入以所述晶体管完成电路的方式经由第一另外的晶体管被激励，其中所述晶体管的控制输入以所述晶体管被完全关断的方式经由第二另外的晶体管被激励。

32、根据权利要求26的装置，其中电容器由电容可调的电容器网络形成。

33、根据权利要求19-32中任意一项的装置，其中该装置被配置成用于执行权利要求1-18中任意一项的方法。

34、一种具有至少一个可以被关断和接通的电压源的半导体电路，其中该半导体电路包括至少一个根据权利要求16至32中的任意一项的、用于接通至少一个电压源的装置。

Images