CN111595483A - 电容传感器电路及半导体集成电路 - Google Patents

Abstract

本发明提供一种电容传感器电路，具有：电容变动电容器，对应于环境变化而自第一电容变化为第二电容；参考电容器，具有参考电容值；及放大器电路，经第一节点对电容变动电容器充电，经第二节点对参考电容器充电，并基于第一节点与第二节点的电位差输出二值判定信号，二值判定信号表示电容变动电容器的静电电容是否超过参考电容值而变化。放大器电路具有差动放大部、偏压控制部及输出部。差动放大部放大第一节点与第二节点的电位差而生成电位差信号。输出部基于电位差信号输出二值的判定信号。在第一节点的电位与第二节点的电位的上升度的差异小于规定程度的情况下，输出部保持在前的判定信号并予以输出。偏压控制部使流至差动放大部的电流停止。

Description

电容传感器电路及半导体集成电路

技术领域

本发明涉及一种电容传感器电路及半导体集成电路。

背景技术

作为用来检测温度变化的传感器，提出了一种预先利用蜡块将电容器(condenser)的电极间填满，基于蜡的状态变化来检测温度变化的电容传感器电路(例如，专利文献1)。蜡块作为介电体发挥作用，当温度达到蜡的熔点时，蜡的液体被吸收至与电容器邻接的位置处所设置的吸收部。蜡被吸收至吸收部后，电容器的电极间所夹持的区域被空气填满。空气的介电常数小于蜡的介电常数，因此电容器的静电电容减小，阻抗(impedance)增加。

利用集成电路(integrated circuit，IC)内的阻抗变换部来测定所述阻抗，并经过数据调制后由天线发送。所发送的数据由与发送侧的装置不同的接收侧的装置接收。在接收侧的装置中，对接收到的阻抗的测定值与阈值信息进行比较，以确定蜡是否熔解。

在包括此种电容传感器电路的通信系统中，提出了发送侧的装置发送蜡的熔解判定结果本身而非发送阻抗的测定值的构成(例如，专利文献2)。根据所述构成，在接收侧的装置中不需要用来保存阻抗的阈值信息的存储器或熔解判定部，因此可使接收侧的装置成为简单的构成。另外，在接收侧的装置中，不需要自存储器读取阈值信息时的消耗电流或熔解判定部的动作电流，因此可削减消耗电流。另外，在发送侧的装置中，通过使时钟信号为低频率，也可削减IC的消耗电流。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2007-333484号公报

[专利文献2]日本专利特开2018-118925号公报

发明内容

发明所要解决的问题

在所述专利文献2的电容传感器电路中，在基板上设置有静电电容因蜡的熔解而变化的电容变动电容器，并且在IC内设置有电容值不变化的固定电容器。而且，通过使用电容传感器电路内的差动放大器对连接于各电容器的节点的电位彼此进行比较，获得蜡的熔解判定结果。

然而，在所述构成中，在电容变动电容器的电容值与固定电容器的电容值相同的情况下，差动放大器始终输出相同的电位，因此，尽管测定动作已结束，但差动放大器仍未关闭而继续流动电流。因此，存在消耗电流增大的问题。

本发明是鉴于所述问题而完成的，其目的在于供给一种可在抑制消耗电流的增大的同时检测环境变化的电容传感器电路。

解决问题的技术手段

本发明的电容传感器电路，具有：电容变动电容器，对应于环境的变化而静电电容自第一电容变化为第二电容；参考电容器，具有所述第一电容与所述第二电容之间的静电电容作为参考电容值；以及放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述参考电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述参考电容值而变化，所述放大器电路包括：差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及输出部，基于所述电位差信号输出所述二值的判定信号，当根据所述电容变动电容器的静电电容的变化而成为所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异小于规定程度的状态时，所述输出部保持即将成为所述状态前的所述判定信号并予以输出，所述偏压控制部使流至所述差动放大部的电流停止。

另外，本发明的电容传感器电路，具有：电容变动电容器，对应于环境的变化而静电电容自第一电容变化为第二电容；第一电容电路，包括多个电容器，且构成为能够选择性地变更静电电容的电容值；以及放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述第一电容电路的电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述第一电容电路的电容值而变化，所述放大器电路包括：第一充电部，连接于所述第一节点，并对所述电容变动电容器进行充电；第二充电部，连接于所述第二节点，并对所述第一电容电路的电容器进行充电；差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及输出部，基于所述电位差信号输出所述二值的判定信号，所述第一电容电路基于电容值选择信号来切换所述多个电容器的各个与所述第二节点的连接及非连接，由此选择性地变更电容值。

另外，本发明的半导体集成电路与对应于环境的变化而静电电容自第一电容变化为第二电容的电容变动电容器电连接，且判定所述电容变动电容器的静电电容是否超过参考电容值而变化，所述半导体集成电路，具有：参考电容器，具有所述第一电容与所述第二电容之间的静电电容作为所述参考电容值；以及放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述参考电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述参考电容值而变化，所述放大器电路包括：差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及输出部，基于所述电位差信号输出所述二值的判定信号，当根据所述电容变动电容器的静电电容的变化而成为所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异小于规定程度的状态时，所述输出部保持即将成为所述状态前的所述判定信号并予以输出，所述偏压控制部使流至所述差动放大部的电流停止。

另外，本发明的半导体集成电路与对应于环境的变化而静电电容自第一电容变化为第二电容的电容变动电容器电连接，且判定所述电容变动电容器的静电电容是否超过参考电容值而变化，所述半导体集成电路，具有：第一电容电路，包括多个电容器，且构成为能够选择性地变更作为所述参考电容值的静电电容；以及放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述第一电容电路的电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述第一电容电路的电容值而变化，所述放大器电路包括：第一充电部，连接于所述第一节点，并对所述电容变动电容器进行充电；第二充电部，连接于所述第二节点，并对所述第一电容电路的电容器进行充电；差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及输出部，基于所述电位差信号输出所述二值的判定信号，所述第一电容电路基于电容值选择信号来切换所述多个电容器的各个与所述第二节点的连接及非连接，由此选择性地变更静电电容。

发明的效果

根据本发明的电容传感器电路，即便在电容变动电容器的静电电容与固定电容器的静电电容成为大致相同的电容值的情况下，也可不使消耗电流增加地检测环境变化。

附图说明

图1是表示本实施例的发送装置及接收装置的构成的框图。

图2是表示本实施例的电容传感器电路的构成的框图。

图3是表示本实施例的电容传感器电路中包括的放大器电路的构成的电路图。

图4是表示本实施例的电容传感器电路的动作的时序图。

图5是表示实施例2的电容传感器电路的构成的框图。

图6是表示实施例2的电容传感器电路中包括的放大器电路的构成的电路图。

图7是表示实施例2的电容传感器电路的动作的时序图。

图8是表示实施例3的电容传感器电路的构成的框图。

图9是表示实施例4的电容传感器电路的构成的框图。

图10是表示实施例4的电容传感器电路中包括的放大器电路的构成的电路图。

图11是表示实施例4的第二控制电路的构成的电路图。

图12是表示实施例4的电容传感器电路的动作的时序图。

图13是表示实施例5的电容传感器电路的构成的框图。

图14是表示实施例5的电容电路的构成的电路图。

图15是表示实施例6的电容传感器电路的构成的框图。

图16是表示实施例6的电容电路的构成的电路图。

图17A是表示实施例6的校准电路的构成的一部分的电路图。

图17B是表示实施例6的校准电路的构成的一部分的电路图。

图17C是表示实施例6的校准电路的构成的一部分的电路图。

图18是表示实施例6的校准电路的构成的一部分的电路图。

图19是表示实施例6的电容传感器电路的动作的时序图。

图20是表示实施例7的电容传感器电路的构成的框图。

图21A是表示实施例7的CAP10或CAP20的构成的电路图。

图21B是表示CAP10或CAP20的信号生成电路的构成的电路图。

图22A是表示实施例7的CAP30的构成的电路图。

图22B是表示CAP30的信号生成电路的构成的电路图。

图23是表示实施例8的电容传感器电路的构成的框图。

图24是表示实施例8的CAP10或CAP20的信号生成电路的构成的电路图。图25是表示实施例8的CAP30的信号生成电路的构成的电路图。

符号的说明

100：发送装置

200：接收装置

11：控制部

12：存储部

13：时钟生成部

14：通信部

15：电容传感器电路

21：控制部

22：通信部

23：存储部

15A：内部电路

15B：外部电路

CAP0、CAP1：电容器

AS：吸收部

30：放大器电路

31：控制部

32：偏压信号生成部

33：第一电流供给部

34：第二电流供给部

35：差动放大器部

36：异或门电路

37：反相器部

38：数据锁存部

39：第二控制部

41：控制电路

42：微调信号生成电路

43：校准用微调信号生成电路

44：信号生成电路

45：信号生成电路

51：EN控制部

52：EN控制部

具体实施方式

以下对本发明的优选的实施例进行详细说明。此外，在以下的各实施例的说明及附图中，对实质上相同或等效的部分附注相同的参照符号。

[实施例1]

图1是包括本实施例的发送装置100及接收装置200的构成的框图。发送装置100是利用近距离的无线通信来发送识别(Identification，ID)信息的射频识别(RadioFrequency Identification，RFID)的发送装置，且向接收装置200发送包含ID信息的信息数据。

发送装置100包含作为半导体通信装置的集成电路(Integrated Circuit)标签。发送装置100包括控制部11、存储部12、时钟生成部13、通信部14及电容传感器电路15。

控制部11例如是包含微处理器(microprocessor)的处理控制部。控制部11自例如存储部12读取控制程序并予以执行，由此可进行对发送装置100的各部的控制。

存储部12例如包含闪速存储器(flash memory)等非易失性存储器。另外，存储部12可存储发送装置100的控制程序，且可存储用以识别发送装置100的ID信息。

时钟生成部13包含振荡电路等，生成用于发送装置100的各部的动作的时钟信号。例如，时钟生成部13生成时钟信号CLKIN并供给至电容传感器电路15。

通信部14包括天线(未图示)，例如通过依照RFID标准的无线通信来发送数据。通信部14利用表示自存储部12读取的发送装置100的ID信息及利用电容传感器电路15而得的传感器结果的二值的数据来对无线用的载波信号进行调制，并向接收装置200发送表示ID信息及传感器结果的无线发送波。

电容传感器电路15是包括对应于温度变化而静电电容变化的电容器且检测所述电容器的静电电容的变化并输出检测结果的电路。

图2是表示电容传感器电路15的构成的框图。电容传感器电路15包含设置于半导体集成电路的内部的内部电路15A、以及设置于半导体集成电路的外部的基板上的外部电路15B。内部电路15A包含放大器电路30及电容器CAP1。外部电路15B包含电容器CAP0及吸收部AS。

电容器CAP0的一端经由节点n0(第一节点)连接于放大器电路30，并且另一端接地。在电容器CAP0的两电极之间的区域(以下称为电极间)设置有相对介电常数充分高于1.0的介电体DE(例如，相对介电常数为2.0以上)。介电体DE例如包含蜡，且当达到规定的熔点时会发生状态变化而自固体变化为液体。

吸收部AS包含吸收液体的纸等材料。当介电体DE熔解而自固体变化为液体时，会被吸收至吸收部AS。由此，电容器CAP0的电极间被空气填满。空气的相对介电常数为约1.0，比介电体DE的相对介电常数低。因此，由于介电体DE自固体变化为液体，电容器CAP0的静电电容(即，电容值)减少。在以下的说明中，将电容器CAP0的电极间被介电体DE的固体填满的状态下的静电电容称为第一电容，将电容器CAP0的电极间被空气填满的状态下的静电电容称为第二电容。

在本实施例中，设置于电容器CAP0的电极间的介电体DE一旦自固体变化为液体后会被吸收至吸收部AS，因此，即便再次变化为固体，也不会返回至电容器CAP0的电极间。即，电容器CAP0构成为：一旦电极间自被介电体DE填满的状态变化为被空气填满的状态后，就不会恢复原状。因此，电容器CAP0的静电电容的变化(即，由物质即介电体DE(固体)的熔解引起的电极间的介电常数的变化)是不可逆的。

如此，电容器CAP0是对应于环境的变化(例如，在本实施例中为温度变化)而静电电容自第一电容(电极间被介电体DE的固体填满的状态下的静电电容)不可逆地变化为第二电容(电极间被空气填满的状态下的静电电容)的电容变动电容器。

电容器CAP1的一端经由节点n1(第二节点)连接于放大器电路30，并且另一端与电容器CAP0的另一端一起接地。电容器CAP1是静电电容具有固定值的固定电容器。电容器CAP1的静电电容被设定成作为第一电容与第二电容之间的电容值(例如中间电容值)的第三电容。电容器CAP1的静电电容具有作为参考电容值的性质，所述参考电容值用以判定电容器CAP0的静电电容是否发生了变化。

此外，在电容器CAP0的周边温度成为介电体DE的熔点附近的规定温度从而填满电极间的固体状的介电体DE熔解了一定程度(例如一半左右)的情况下，介电体DE的一部分会被吸收至吸收部AS，电容器CAP0的静电电容有时会成为与电容器CAP1的静电电容即第三电容大致相同的电容值。即，在介电体DE自固体状态变化为液体状态之前的过渡期间，电容器CAP0及电容器CAP1会暂时成为具有大致相同的静电电容的状态。

放大器电路30经由作为第一节点的节点n0连接于电容器CAP0，并且经由作为第二节点的节点n1连接于电容器CAP1。放大器电路30具有CIN0端子以及CIN1端子，所述CIN0端子经由节点n0连接于电容器CAP0的一端，所述CIN1端子经由节点n1连接于电容器CAP1的一端。另外，放大器电路30具有输入端子IN及输出端子QN，所述输入端子IN接受时钟信号CLKIN的输入，所述输出端子QN输出表示传感器结果的检测信号COUT。

放大器电路30经由CIN0端子及节点n0对电容器CAP0进行充放电。另外，放大器电路30经由CIN1端子及节点n1对电容器CAP1进行充放电。放大器电路30基于电容器CAP0及电容器CAP1的充放电的定时来输出检测信号COUT，所述检测信号COUT表示电容器CAP0的电极间的介电体DE是否熔解。即，放大电路30是如下判定部：其对应于时钟信号CLKIN的供给来对电容器CAP0及电容器CAP1进行充电，并基于节点n0的电位及节点n1的电位来判定电容器CAP0的静电电容是第一电容或第二电容的哪一者。

图3是表示放大器电路30的构成的电路图。放大器电路30包含多个逻辑门、多个晶体管、及锁存电路。放大器电路30具有控制部31、偏压信号生成部32、第一电流供给部33、第二电流供给部34、差动放大器部35、异或门(Exclusive-OR gate)电路36、反相器(inverter)部37及数据锁存部38。

控制部31包含NAND0、NAND1、NAND2及反相器INV0。

NAND0、NAND1及NAND2是输出与非的二输入与非(Not AND，NAND)门电路。NAND0的其中一个输入端连接于放大器电路30的输入端子IN，从而接受时钟信号CLKIN的输入。

NAND1及NAND2构成了触发电路(flip-flop circuit)。NAND1的其中一个输入端连接于放大器电路30的输入端子IN。NAND1的输出端连接于NAND0的另一个输入端。NAND2的其中一个输入端经由节点n9，与NAND1的输出端一起连接于NAND0的另一个输入端。NAND2的输出端子经由节点n10连接于NAND1的另一个输入端。

反相器INV0的输入端经由节点n2连接于NAND0的输出端子。反相器INV0将输入端中所输入的NAND0的输出信号反相，并自输出端予以输出。

偏压信号信号生成部32是基于反相器INV0的输出信号来生成要供给至差动放大器部35的偏压信号的信号生成部。偏压信号生成部32将所生成的偏压信号供给至差动放大器部35。通过所述偏压信号的供给，差动放大器部35的动作电流受到控制。偏压信号生成部32包括晶体管PM6、晶体管NM9及晶体管NM10。

晶体管PM6包含作为第一导电型的晶体管的P沟道型金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。晶体管PM6的源极连接于电源，栅极接地，漏极连接于节点n3。

晶体管NM9及晶体管NM10包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM9的栅极连接于反相器INV0的输出端，漏极连接于节点n3。晶体管NM10的源极接地，栅极连接于节点n3。晶体管NM9的源极及晶体管NM10的漏极经相互连接。

第一电流供给部33是如下充电控制部：其通过经由CIN0端子对节点n0供给电流，来控制电容器CAP0的充放电。第一电流供给部33包括晶体管PM2及晶体管NM2。

晶体管PM2包含作为第一导电型的晶体管的P沟道型MOSFET。晶体管PM2的源极连接于电源，栅极连接于节点n2。

晶体管NM2包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM2的源极接地，栅极连接于节点n2。晶体管PM2的漏极及晶体管NM2的漏极经由CIN0端子连接于电容器CAP0的一端。

第二电流供给部34是如下充电控制部：其通过经由CIN1端子对节点n1供给电流，来控制电容器CAP1的充放电。第二电流供给部34包括晶体管PM3及晶体管NM3。

晶体管PM3包含作为第一导电型的晶体管的P沟道型MOSFET。晶体管PM3的源极连接于电源，栅极连接于节点n2。

晶体管NM3包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM3的源极接地，栅极连接于节点n2。晶体管PM3的漏极及晶体管NM3的漏极经由CIN1端子连接于电容器CAP1的一端。

差动放大器部35是对电容器CAP0及电容器CAP1的充电电位的电位差进行放大并予以输出的差动放大电路。差动放大器部35包括晶体管PM0、晶体管PM1、晶体管NM0、晶体管NM1及晶体管NM8。

晶体管PM0及晶体管PM1包含作为第一导电型的晶体管的P沟道型MOSFET。晶体管PM0及晶体管PM1各自的源极连接于电源，栅极彼此连接且共同接地。

晶体管NM0及晶体管NM1包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM0的漏极与晶体管PM0的漏极连接。晶体管NM0的栅极连接于晶体管PM2的漏极及晶体管NM2的漏极，并且经由CIN0端子连接于电容器CAP0的一端。

晶体管NM1的漏极与晶体管PM1的漏极连接。晶体管NM1的栅极连接于晶体管PM3的漏极及晶体管NM3的漏极，并且经由CIN1端子连接于电容器CAP1的一端。

晶体管NM8的源极接地，漏极连接于晶体管NM0及晶体管NM1的源极。晶体管NM8的栅极连接于节点n3，并经由节点n3连接于晶体管NM10的栅极、晶体管PM6的漏极及晶体管NM9的漏极。晶体管NM8具有作为恒流源电路的功能。作为恒流源电路的晶体管NM8所输送的恒流(尾电流(tail current))通过来自偏压信号生成部32的偏压信号(即，节点n3的电位)而受到控制。

异或门电路36是将节点n6及节点n7上的信号作为输入，并将它们的异或输出至节点n8的逻辑门电路。异或门电路36包括NOR0、NOR1、NOR2、NAND3、反相器INV1、反相器INV2及反相器INV3。

反相器INV1的输入端连接于节点n7。反相器INV1将输入端中所输入的节点n7上的信号反相，并自输出端予以输出。反相器INV2的输入端连接于节点n6。反相器INV2将输入端中所输入的节点n6上的信号反相，并自输出端予以输出。

NOR1及NOR2是输出或非的二输入或非(Not OR，NOR)门电路。NOR1的其中一个输入端与反相器INV2的输入端共同连接于节点n6。NOR1的另一个输入端连接于反相器INV1的输出端。NOR1自输出端输出节点n6上的信号与自反相器INV1的输出端输出的信号的或非的信号。

NOR2的其中一个输入端与反相器INV1的输入端共同连接于节点n7。NOR2的另一个输入端连接于反相器INV2的输出端。NOR2自输出端输出节点n7上的信号与自反相器INV2的输出端输出的信号的或非的信号。

NAND3是输出与非的二输入NAND门电路。NAND3的其中一个输入端与NOR1的其中一个输入端及反相器INV2的输入端共同连接于节点n6。NAND3的另一个输入端与反相器INV1的输入端及NOR2的另一个输入端共同连接于节点n7。NAND3自输出端输出节点n6上的信号及节点n7上的信号的与非的信号。

反相器INV3的输入端连接于NAND3的输出端，输出端连接于节点n11。反相器INV3将输入端中所输入的NAND3的输出信号反相，并自输出端予以输出。

NOR0是输出或非的三输入NOR门电路。NOR0的第一输入端连接于NOR1的输出端。NOR0的第二输入端连接于NOR2的输出端。NOR0的第三输入端经由节点n11连接于反相器INV3的输出端。NOR0的输出端经由节点n8连接于控制部31的NAND2的另一个输入端。NOR0自输出端输出NOR1的输出信号与NOR2的输出信号及节点n11上的信号的或非。

反相器部37是将来自差动放大器部35的输出信号反相并予以输出的电路部。反相器部37包括晶体管PM4、晶体管PM5、晶体管NM4、晶体管NM5、晶体管NM6及晶体管NM7。

晶体管PM4包含作为第一导电型的晶体管的P沟道型MOSFET。晶体管PM4的源极连接于电源，栅极连接于节点n4。

晶体管NM4包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM4的栅极连接于电源，漏极与晶体管PM4的漏极共同连接于节点n6。

晶体管NM5包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM5的源极接地，漏极连接于晶体管NM4的源极，栅极连接于节点n4。

晶体管PM5包含作为第一导电型的晶体管的P沟道型MOSFET。晶体管PM5的源极连接于电源，栅极连接于节点n5。

晶体管NM6包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM6的栅极连接于电源，漏极与晶体管PM5的漏极共同连接于节点n7。

晶体管NM7包含作为第二导电型的晶体管的N沟道型MOSFET。晶体管NM7的源极接地，漏极连接于晶体管NM6的源极，栅极连接于节点n5。

此外，晶体管PM0及晶体管PM1形成为相同的尺寸(dimension)(栅极长度、栅极宽度等)。同样地，晶体管PM2与晶体管PM3、晶体管PM4与晶体管PM5、晶体管NM0与晶体管NM1、晶体管NM2与晶体管NM3、晶体管NM4与晶体管NM6、及晶体管NM5与晶体管NM7分别形成为相同的尺寸。

数据锁存部38包含锁存电路LT。锁存电路LT具有时钟端子CLK、信号输入端子Q、及输出端子QN。锁存电路LT在输入至时钟端子CLK的时钟信号为L电平(即，接地电位电平)时，导入信号输入端子Q中所输入的数据。另外，锁存电路LT在输入至时钟端子CLK的时钟信号自L电平转换为H电平(即，电源电位电平)时，自输出端子QN输出在时钟信号为L电平时所导入的数据的反相信号。而且，锁存电路LT在输入至时钟端子CLK的时钟信号再次自L电平转换为H电平之前，持续输出相同的输出数据(即，保持输出数据)。如此，锁存电路LT为如下输出部：其基于由差动放大器部35放大后的电位差来输出及保持二值的判定信号，所述二值的判定信号表示电容器CAP0的静电电容是否自第一电容变化为第二电容。

再次参照图1，接收装置200包括控制部21、通信部22及存储部23。

控制部21例如是包含微处理器的处理控制部。控制部21自例如存储部23读取控制程序并予以执行，由此可进行对接收装置200的各部的控制。

通信部22包含天线(未图示)，例如通过依照RFID标准的无线通信来接收数据。通信部22对自发送装置100接收的信号(无线发送波)进行解调，从而获得发送装置100的ID信息及发送装置100中的传感器结果的信息。

存储部23例如包含闪速存储器等非易失性存储器。存储部23例如可存储接收装置200的控制程序，且可存储自通信部23所接收的信号提取的各种数据。例如，存储部23存储发送装置100的ID信息及发送装置100中的传感器结果的信息。

接着，参照图2及图3的电路图、以及图4的时序图，对本实施例的电容传感器电路15的动作进行说明。在以下的说明中，将图2的电容器CAP0的电极间的介电体DE未熔解的期间(即，周围的温度尚未达到介电体DE的熔点的期间)设为期间T1。另外，将介电体DE熔解了一定程度(例如一半左右)而成为电容器CAP0的静电电容与CAP1的静电电容具有大致相同的电容值的状态的期间设为期间T2。另外，将介电体DE全部熔解后的期间(即，介电体DE进一步熔解而被吸收至吸收部AS后的期间)设为期间T3。

此外，此处所谓“介电体DE未熔解”，不仅包括介电体DE完全未熔解的情况，还包括虽然介电体DE稍微熔解，但电容器CAP0的静电电容仍接近第一电容而未达到接近电容器CAP1的静电电容即第三电容的状态的情况。另外，所谓“介电体DE全部熔解”，不仅包括介电体DE完全熔解的情况，还包括虽然稍微残留有未完全熔解的部分，但介电体DE的熔解已进展至电容器CAP0的静电电容成为接近第二电容的电容值的程度的情况。

首先，对期间T1(即，介电体DE未熔解的状态)中的电容传感器电路15的动作进行说明。

[第一初始状态IS1]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平，节点n11的电位成为L电平。在图4中，将此状态的期间表示为第一初始状态IS1。

在第一初始状态IS1中，节点n2的电位为H电平，因此自锁存电路LT的输出端子QN输出的检测信号COUT的值保持前一数据值。即，由于电容器CAP0的电极间的介电体DE是熔解前的状态，因此输出L电平的检测信号COUT。

[第一充电期间CP1]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx的电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为关断(OFF)状态，晶体管PM2及晶体管PM3均成为导通(ON)状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T1中，介电体DE未熔解，因此电容器CAP0的电容值为第一电容，比电容器CAP1的电容值即第三电容大。因此，与电容器CAP0相比，电容器CAP1更快速地被充电，相比于节点n0而节点n1的电位先上升。

节点n1的电位被施加至晶体管NM1的栅极，且通过差动放大器部35的动作，节点n5的电位下降。另一方面，由于相比于节点n1而节点n0的电位延迟上升，因此通过差动放大器部35的功能，节点n4的电位几乎不会下降。在图4中，将此状态的期间表示为第一充电期间CP1。

[第一充电检测期间CDP1]

其后，当节点n5的电位下降至反相器部37的阈值电平Vth时，节点n7的电位成为H电平，且H电平的输入信号自信号输入端子Q被导入锁存电路LT中。另外，由于节点n6的电位为L电平，因此即便节点n7的电位成为H电平，节点n11的电位也维持为L电平。在图4中，将此状态的期间表示为第一充电检测期间CDP1。

在第一充电检测期间CDP1中，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n7的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。

[第一放电期间DP1]

通过节点n9的电位成为L电平，节点n2的电位向H电平变化。由此，对锁存电路LT的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n7为H电平，因此在信号输入端子Q中导入了H电平的信号。因此，锁存电路LT自输出端子QN输出L电平的反相信号QN作为输出信号COUT。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为关断状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图4中，将此状态的期间表示为第一放电期间DP1。

[第一放电检测期间DDP1]

其后，当节点n5的电位上升至反相器部37的阈值电平Vth时，节点n7的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图4中，将此状态的期间表示为第一放电检测期间DDP1。

接着，对期间T2(即，介电体DE熔解了一定程度而一部分被吸收至吸收部AS，电容器CAP0的静电电容与CAP1的静电电容成为大致相同的电容值的状态)中的电容传感器电路15的动作进行说明。

[第二初始状态IS2]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n11的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平。在图4中，将此状态的期间表示为第二初始状态IS2。

在第二初始状态IS2中，节点n2的电位为H电平，因此作为自锁存电路LT的输出端子QN输出的检测信号COUT，保持作为前一数据值的L电平。

[第二充电期间CP2]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为OFF状态，晶体管PM2及晶体管PM3均成为ON状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T2中，介电体DE熔解了一定程度，从而电容器CAP0与电容器CAP1具有大致相同的电容值(即，第三电容)。因此，电容器CAP0及电容器CAP1以大致相同的速度被充电，节点n0及节点n1的电位以相同程度的上升率(即，上升度的差异小于规定程度的状态)上升。

节点n0的电位被施加至晶体管NM0的栅极，且通过差动放大器部35的动作，节点n4的电位下降。另一方面，节点n1的电位被施加至晶体管NM1的栅极，且通过差动放大器部35的动作，节点n5的电位下降。由于节点n0及节点n1的电位的上升率大致相同，因此节点n4及节点n5的电位也以大致相同的下降率(即，下降度的差异小于规定程度的状态)下降。在图4中，将此状态的期间表示为第二充电期间CP2。

[第二充电检测期间CDP2]

其后，当节点n4的电位下降至反相器部37的阈值电平Vth时，节点n6的电位成为H电平。同样地，当节点n5的电位下降至反相器部37的阈值电平Vth时，节点n7的电位成为H电平。由于节点n4及节点n5的电位的下降率大致相同，因此节点n6及节点n7的电位大致同时成为H电平。

通过节点n6及节点n7的电位成为H电平，节点n11的电位成为H电平。另外，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n6及节点n7的电位成为H电平、进而节点n11的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。在图4中，将此状态的期间表示为第二充电检测期间CDP2。

[第二放电期间DP2]

由于时钟信号CLKIN为H电平，且节点n9的电位成为L电平，因此作为它们的与非的节点n2成为H电平。此时，节点n7为H电平，因此，H电平的输入信号被导入锁存电路LT的信号输入端子Q中。因此，锁存电路LT自输出端子QN输出将所述H电平的输入信号反相而得的L电平的反相信号QN作为输出信号COUT。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为OFF状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图4中，将此状态的期间表示为第二放电期间DP2。

[第二放电检测期间DDP2]

其后，当节点n4的电位上升至反相器部37的阈值电平Vth时，节点n6的电位成为L电平。同样地，当节点n5的电位上升至反相器部37的阈值电平Vth时，节点n7的电位成为L电平。由此，节点n11的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图4中，将此状态的期间表示为第二放电检测期间DDP2。

接着，对期间T3(即，介电体DE全部熔解而被吸收至吸收部AS的状态)中的电容传感器电路15的动作进行说明。

[第三初始状态IS3]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n11的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平。在图4中，将此状态的期间表示为第三初始状态IS3。

在第三初始状态IS3中，节点n2的电位为H电平，因此作为自锁存电路LT的输出端子QN输出的检测信号COUT，保持作为前一数据值的L电平。

[第三充电期间CP3]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为OFF状态，晶体管PM2及晶体管PM3均成为ON状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T3中，介电体DE发生了熔解，因此电容器CAP0的电容值为第二电容，比电容器CAP1的电容值即第三电容小。因此，与电容器CAP1相比，电容器CAP0更快速地被充电，相比于节点n1而节点n0的电位先上升。

节点n0的电位被施加至晶体管NM0的栅极，且通过差动放大器部35的动作，节点n4的电位下降。另一方面，由于相比于节点n0而节点n1的电位延迟上升，因此通过差动放大器部35的功能，节点n5的电位几乎不会下降。在图4中，将此状态的期间表示为第三充电期间CP3。

[第三充电检测期间CDP3]

其后，当节点n4的电位下降至反相器部37的阈值电平Vth时，节点n6的电位成为H电平。另一方面，由于节点n5的电位未下降，因此节点n7维持为L电平，从而L电平的输入信号自信号输入端子Q被导入锁存电路LT中。另外，由于节点n7的电位为L电平，因此即便节点n6的电位变化为H电平，节点n11的电位也维持为L电平。在图4中，将此状态的期间表示为第三充电检测期间CDP3。

在第三充电检测期间CDP3中，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n6的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。

[第三放电期间DP3]

通过节点n9的电位成为L电平，节点n2的电位成为H电平。由此，对锁存电路LT的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n7为L电平，因此在信号输入端子Q中导入了L电平的信号。因此，锁存电路LT自输出端子QN输出H电平的反相信号QN作为输出信号COUT。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为OFF状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图4中，将此状态的期间表示为第三放电期间DP3。

[第三放电检测期间DDP3]

其后，当节点n4的电位上升至反相器部37的阈值电平Vth时，节点n6的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图4中，将此状态的期间表示为第三放电检测期间DDP3。

如上所述，本实施例的电容传感器电路15在电容器CAP0的电极间的介电体DE未熔解的情况下，输出L电平的检测信号COUT。另外，电容传感器电路15在介电体DE熔解了一定程度而电容器CAP0与电容器CAP1成为大致相等的电容值的情况下，输出与介电体DE未熔解的情况相同的L电平的检测信号COUT。而且，电容传感器电路15在介电体DE全部熔解的情况下、即在介电体DE进一步熔解而电容器CAP0的电容值完全低于电容器CAP1的电容值的情况下，输出H电平的检测信号COUT。由此，判定出电容传感器电路15的周边的温度是否达到了介电体DE的熔点。

根据本实施例的电容传感器电路15，发送装置100可对接收装置200发送表示介电体DE是否熔解的二值的信号(“H”或“L”)。由此，在接收侧的装置中，不需要例如用以基于电容器的阻抗来判定介电体是否熔解的构成(保存阻抗的阈值信息的存储器或对所测定的阻抗与阈值进行比较来判定有无熔解的熔解判定部等)。因此，在接收侧的装置中，可削减自存储器读取阈值信息时的消耗电流或熔解判定部的动作电流。

另外，根据本实施例的电容传感器电路15，节点n0及节点n1的电位仅在第一充电期间CP1、第一充电检测期间CDP1、第二充电期间CP2、第二充电检测期间CDP2、第三充电期间CP3、及第三充电检测期间CDP3上升，在其他期间电位下降或维持为一定的电位。即，仅在第一充电期间CP1、第一充电检测期间CDP1、第二充电期间CP2、第二充电检测期间CDP2、第三充电期间CP3、及第三充电检测期间CDP3消耗电流，在其他期间不消耗电流。因此，即便在电容器CAP0的静电电容与CAP1的静电电容成为大致相同的电容值的情况下，也可抑制电路整体的消耗电流。

即，若与本实施例的电容传感器电路15不同而设为异或门电路36不具有反相器INV3及反相器NAND3、且NOR0对节点n8输出NOR1及NOR2的输出的与非的信号的构成，则在电容器CAP0及电容器CAP1为大致相同的电容值的期间(期间T2)，差动放大器部35始终输出相同的电位，因此，即便充电检测期间结束，差动放大器部35仍继续流动电流。与此相对，根据本实施例的电容传感器电路15，在期间T2中，仅在第二充电期间CP2及第二充电检测期间CDP2流动电流，因此，与异或门电路36仅输出NOR0及NOR1的输出的或非的情况相比，可削减消耗电流。特别是通过延长时钟信号CLKIN的时钟周期(即，设为低频率)，可进一步抑制消耗电流。

如此，根据本实施例的电容传感器电路15，即便在电容器CAP0及电容器CAP1成为大致相同的电容值的情况下，也可在不增加消耗电流的情况下对接收装置200发送关于半导体集成电路外的电容器电极间的物质是否熔解的判定结果。

[实施例2]

接着，对本发明的实施例2进行说明。图5是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与实施例1的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15的放大器电路30不仅输出表示传感器结果的检测信号COUT1，而且还输出错误标记(error flag)信号COUT2。

错误标记信号COUT2是表示电容器CAP0的静电电容与电容器CAP1的静电电容是否为大致相同的电容值的信号。在电容器CAP0及电容器CAP1的静电电容为大致相同的电容值的情况下，放大器电路30输出H电平的错误标记信号COUT2。另外，在电容器CAP0及电容器CAP1的静电电容为相互不同的电容值的情况下，放大器电路30输出L电平的错误标记信号COUT2。

图6是表示放大器电路30的构成的电路图。本实施例的放大器电路30在控制部31、偏压信号生成部32、第一电流供给部33、第二电流供给部34、差动放大器部35、异或门电路36及反相器部37的构成方面与实施例1的放大器电路30相同，而在数据锁存部38的构成方面与实施例1的放大器电路30不同。

数据锁存部38包含第一锁存电路LT1及第二锁存电路LT2。第一锁存电路LT1及第二锁存电路LT2各自具有时钟端子CLK、信号输入端子Q、及输出端子QN。

第一锁存电路LT1的时钟端子CLK连接于晶体管PM3及晶体管NM3各自的栅极，并且连接于节点n2。第一锁存电路LT1的信号输入端子Q连接于对晶体管PM5及晶体管NM6各自的漏极彼此进行连接的节点，且连接于节点n7。

第二锁存电路LT2的时钟端子CLK与第一锁存电路LT1的时钟端子CLK或晶体管PM3及晶体管NM3各自的栅极一起连接于节点n2。第二锁存电路LT2的信号输入端子Q连接于节点n12，并且连接于NAND3的输出端及INV3的输入端。

第一锁存电路LT1及第二锁存电路LT2分别在输入至时钟端子CLK的时钟信号为L电平(即，接地电位电平)时，导入信号输入端子Q中所输入的数据。另外，第一锁存电路LT1及第二锁存电路LT2分别在输入至时钟端子CLK的时钟信号自L电平转换为H电平(即，电源电位电平)时，自输出端子QN输出在时钟信号为L电平时所导入的数据的反相信号。而且，第一锁存电路LT1及第二锁存电路LT2分别在输入至时钟端子CLK的时钟信号再次自L电平转换为H电平之前，持续输出相同的输出数据(即，保持输出数据)。

第一锁存电路LT1是如下输出部：其基于由差动放大器部35放大后的电位差来输出及保持二值的检测信号COUT1，所述二值的检测信号COUT1表示电容器CAP0的静电电容是否自第一电容变化为第二电容。另一方面，第二锁存电路LT2是如下输出部：其基于NAND3的输出来输出及保持二值的错误标记信号COUT2，所述二值的错误标记信号COUT2表示电容器CAP0的静电电容及CAP1的静电电容彼此是否相等。

接着，参照图7的时序图，对本实施例的电容传感器电路15的动作进行说明。与实施例1同样地，将电容器CAP0的电极间的介电体DE未熔解的期间设为期间T1、将介电体DE熔解了一定程度而成为电容器CAP0的静电电容与CAP1的静电电容具有大致相同的电容值的状态的期间设为期间T2、将介电体DE全部熔解后的期间设为期间T3来说明电容传感器电路15的动作。

首先，对期间T1中的电容传感器电路15的动作进行说明。

[第一初始状态IS1]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平，节点n11的电位成为L电平。在图7中，将此状态的期间表示为第一初始状态IS1。

在第一初始状态IS1中，节点n2的电位为H电平，因此自第一锁存电路LT1的输出端子QN输出的检测信号COUT1的值保持前一数据值。即，由于电容器CAP0的电极间的介电体DE是熔解前的状态，因此输出L电平的检测信号COUT1。

同样地，由于节点n2的电位为H电平，因此自第二锁存电路LT2的输出端子QN输出的错误标记信号COUT2的值也保持前一数据值。即，由于电容器CAP0的静电电容大于电容器CAP1的静电电容，因此输出L电平的错误标记信号COUT2。

[第一充电期间CP1]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx的电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为OFF状态，晶体管PM2及晶体管PM3均成为ON状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T1中，介电体DE未熔解，因此电容器CAP0的电容值为第一电容，比电容器CAP1的电容值即第三电容大。因此，与电容器CAP0相比，电容器CAP1更快速地被充电，相比于节点n0而节点n1的电位先上升。

节点n1的电位被施加至晶体管NM1的栅极，且通过差动放大器部35的动作，节点n5的电位下降。另一方面，由于相比于节点n1而节点n0的电位延迟上升，因此通过差动放大器部35的功能，节点n4的电位几乎不会下降。在图7中，将此状态的期间表示为第一充电期间CP1。

[第一充电检测期间CDP1]

其后，当节点n5的电位下降至反相器部37的阈值电平Vth时，节点n7的电位成为H电平，且H电平的输入信号自信号输入端子Q被导入第一锁存电路LT1中。另外，由于节点n6的电位为L电平，因此即便节点n7的电位成为H电平，节点n12的电位也维持为H电平，节点n11的电位也维持为L电平。由此，H电平的输入信号自信号输入端子Q被导入第二锁存电路LT2中。在图7中，将此状态的期间表示为第一充电检测期间CDP1。

在第一充电检测期间CDP1中，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n7的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。

[第一放电期间DP1]

通过节点n9的电位成为L电平，节点n2的电位向H电平变化。由此，对第一锁存电路LT1的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n7为H电平，因此在信号输入端子Q中导入了H电平的信号。因此，第一锁存电路LT1自输出端子QN输出L电平的反相信号QN作为检测信号COUT1。

同样地，对第二锁存电路LT2的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n12为H电平，因此在信号输入端子Q中导入了H电平的信号。因此，第二锁存电路LT2自输出端子QN输出L电平的反相信号QN作为错误标记信号COUT2。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为OFF状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图7中，将此状态的期间表示为第一放电期间DP1。

[第一放电检测期间DDP1]

其后，当节点n5的电位上升至反相器部37的阈值电平Vth时，节点n7的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图7中，将此状态的期间表示为第一放电检测期间DDP1。

接着，对期间T2(即，介电体DE熔解了一定程度而一部分被吸收至吸收部AS，电容器CAP0的静电电容与CAP1的静电电容成为大致相同的电容值的状态)中的电容传感器电路15的动作进行说明。

[第二初始状态IS2]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n12的电位成为H电平，节点n11的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平。在图7中，将此状态的期间表示为第二初始状态IS2。

在第二初始状态IS2中，节点n2的电位为H电平，因此作为自第一锁存电路LT1的输出端子QN输出的检测信号COUT1，保持作为前一数据值的L电平。同样地，作为自第二锁存电路LT2的输出端子QN输出的错误标记信号COUT2，保持作为前一数据值的L电平。

[第二充电期间CP2]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为OFF状态，晶体管PM2及晶体管PM3均成为ON状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T2中，介电体DE熔解了一定程度，从而电容器CAP0与电容器CAP1具有大致相同的电容值(即，第三电容)。因此，电容器CAP0及电容器CAP1以大致相同的速度被充电，节点n0及节点n1的电位以相同程度的上升率(即，上升度的差异小于规定程度的状态)上升。

节点n0的电位被施加至晶体管NM0的栅极，且通过差动放大器部35的动作，节点n4的电位下降。另一方面，节点n1的电位被施加至晶体管NM1的栅极，且通过差动放大器的动作，节点n5的电位下降。由于节点n0及节点n1的电位的上升率大致相同，因此节点n4及节点n5的电位也以大致相同的下降率(即，下降度的差异小于规定程度的状态)下降。在图7中，将此状态的期间表示为第二充电期间CP2。

[第二充电检测期间CDP2]

其后，当节点n4的电位下降至反相器部37的阈值电平Vth时，节点n6的电位成为H电平。同样地，当节点n5的电位下降至反相器部37的阈值电平Vth时，节点n7的电位成为H电平。由于节点n4及节点n5的电位的下降率大致相同，因此节点n6及节点n7的电位大致同时成为H电平。

通过节点n6及节点n7的电位成为H电平，节点n12的电位成为L电平，节点n11的电位成为H电平。另外，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n6及节点n7的电位成为H电平、进而节点n11的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。在图7中，将此状态的期间表示为第二充电检测期间CDP2。

[第二放电期间DP2]

由于时钟信号CLKIN为H电平，且节点n9的电位成为L电平，因此作为它们的与非的节点n2成为H电平。此时，节点n7为H电平，因此，H电平的输入信号被导入第一锁存电路LT1的信号输入端子Q中。因此，第一锁存电路LT1自输出端子QN输出将所述H电平的输入信号反相而得的L电平的反相信号QN作为检测信号COUT1。另外，由于节点n12的电位为L电平，因此L电平的输入信号被导入第二锁存电路LT2的信号输入端子Q中。因此，第二锁存电路LT2自输出端子QN输出将所述L电平的输入信号反相而得的H电平的反相信号QN作为错误标记信号COUT2。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为OFF状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图7中，将此状态的期间表示为第二放电期间DP2。

[第二放电检测期间DDP2]

其后，当节点n4的电位上升至反相器部37的阈值电平Vth时，节点n6的电位成为L电平。同样地，当节点n5的电位上升至反相器部37的阈值电平Vth时，节点n7的电位成为L电平。由此，节点n12的电位成为H电平，节点n11的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图7中，将此状态的期间表示为第二放电检测期间DDP2。

接着，对期间T3(即，介电体DE全部熔解而被吸收至吸收部AS的状态)中的电容传感器电路15的动作进行说明。

[第三初始状态IS3]

当L电平的时钟信号CLKIN输入至放大器电路30的输入端子IN时，节点n2的电位成为H电平。由此，节点n0及节点n1的电位成为L电平，节点n3、节点n4及节点n5的电位成为H电平。另外，节点n6及节点n7的电位成为L电平，节点n12的电位成为H电平，节点n11的电位成为L电平，节点n8的电位成为H电平，节点n9的电位成为H电平，节点n10的电位成为L电平。在图7中，将此状态的期间表示为第三初始状态IS3。

在第三初始状态IS3中，节点n2的电位为H电平，因此作为自第一锁存电路LT1的输出端子QN输出的检测信号COUT1，保持作为前一数据值的L电平。另外，作为自第二锁存电路LT2的输出端子QN输出的错误标记信号COUT2，保持作为前一数据值的H电平。

[第三充电期间CP3]

其后，当时钟信号CLKIN成为H电平时，节点n2的电位成为L电平。节点n2的电位由反相器INV0反相，且H电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32动作，节点n3成为中间电位Vx。由此，对作为恒流源的晶体管NM8的栅极供给中间电位Vx电平的偏压信号。

另外，由于节点n2的电位为L电平，因此晶体管NM2及晶体管NM3均成为OFF状态，晶体管PM2及晶体管PM3均成为ON状态。由此，分别经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行充电。

在期间T3中，介电体DE发生了熔解，因此电容器CAP0的电容值为第二电容，比电容器CAP1的电容值即第三电容小。因此，与电容器CAP1相比，电容器CAP0更快速地被充电，相比于节点n1而节点n0的电位先上升。

节点n0的电位被施加至晶体管NM0的栅极，且通过差动放大器部35的动作，节点n4的电位下降。另一方面，由于相比于节点n0而节点n1的电位延迟上升，因此通过差动放大器部35的功能，节点n5的电位几乎不会下降。在图7中，将此状态的期间表示为第三充电期间CP3。

[第三充电检测期间CDP3]

其后，当节点n4的电位下降至反相器部37的阈值电平Vth时，节点n6的电位成为H电平。另一方面，由于节点n5的电位未下降，因此节点n7维持为L电平，从而L电平的输入信号自信号输入端子Q被导入第一锁存电路LT1中。另外，由于节点n7的电位为L电平，因此即便节点n6的电位变化为H电平，节点n12的电位也维持为H电平，节点n11的电位也维持为L电平。在图7中，将此状态的期间表示为第三充电检测期间CDP3。

在第三充电检测期间CDP3中，节点n8、节点n10及节点n9的电位以时间差依次变化。具体来说，通过节点n6的电位成为H电平，节点n8的电位成为L电平。对应于节点n8的电位的变化，节点n10的电位成为H电平。对应于节点n10的电位的变化，节点n9的电位成为L电平。

[第三放电期间DP3]

通过节点n9的电位成为L电平，节点n2的电位成为H电平。由此，对第一锁存电路LT1的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n7为L电平，因此在信号输入端子Q中导入了L电平的信号。因此，第一锁存电路LT1自输出端子QN输出H电平的反相信号QN作为检测信号COUT1。

另外，对第二锁存电路LT2的时钟端子CLK供给H电平的信号作为时钟信号。此时，节点n12为H电平，因此在信号输入端子Q中导入了H电平的信号。因此，第二锁存电路LT2自输出端子QN输出L电平的反相信号QN作为错误标记信号COUT2。

另外，通过节点n2的电位成为H电平，将节点n2的电位反相而得的L电平的反相信号被施加至晶体管NM9的栅极。由此，偏压信号生成部32成为OFF状态(即，不动作的状态)，节点n3的电位成为H电平。由此，对晶体管NM8的栅极供给H电平的偏压信号，作为恒流源的晶体管NM8成为导通状态。另外，晶体管NM2及晶体管NM3成为ON状态，晶体管PM2及晶体管PM3成为OFF状态，因此，经由CIN0端子及CIN1端子对电容器CAP0及电容器CAP1进行放电。在图7中，将此状态的期间表示为第三放电期间DP3。

[第三放电检测期间DDP3]

其后，当节点n4的电位上升至反相器部37的阈值电平Vth时，节点n6的电位成为L电平，节点n8的电位成为H电平。其后，当时钟信号CLKIN成为L电平时，节点n9的电位成为H电平，节点n10的电位成为L电平。在图7中，将此状态的期间表示为第三放电检测期间DDP3。

如上所述，在本实施例的电容传感器电路15中，在电容器CAP0的电极间的介电体DE尚未熔解的情况下，放大器电路30输出L电平的检测信号COUT1及L电平的错误标记信号COUT2。在介电体DE熔解了一定程度而电容器CAP0及电容器CAP1各自的静电电容成为大致相同的电容值的情况下，放大器电路30输出L电平的检测信号COUT1及H电平的错误标记信号COUT2。而且，在介电体DE全部熔解的情况下，放大器电路30输出H电平的检测信号COUT1及L电平的错误标记信号COUT2。如此，根据本实施例的电容传感器电路15，不仅可输出关于介电体DE是否熔解的信息，而且可输出关于电容器CAP0及电容器CAP1是否成为大致相同的电容值的信息。

另外，与实施例1的情况同样地，仅在第一充电期间CP1、第一充电检测期间CDP1、第二充电期间CP2、第二充电检测期间CDP2、第三充电期间CP3、及第三充电检测期间CDP3消耗电流，在其他期间不消耗电流。因此，即便在电容器CAP0的静电电容与CAP1的静电电容成为大致相同的电容值的情况下，通过将时钟信号CLKIN设为低频率，也可抑制电路整体的消耗电流。

即，根据本实施例的电容传感器电路15，即便在电容器CAP0及电容器CAP1成为大致相同的电容值的情况下，也可在不增加电流的情况下对接收装置200发送关于半导体集成电路外的电容器电极间的物质是否熔解的判定结果。另外，可对接收装置200发送关于电容器CAP0及电容器CAP1是否成为大致相同的电容值的判定结果。

[实施例3]

接着，对本发明的实施例3进行说明。图8是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与实施例2的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15具有电阻R0及电阻R1、二极管D0、二极管D1、二极管D2及二极管D3、以及PAD(焊垫)0、PAD1及PAD2。

电阻R0及电阻R1是防静电电阻，且分别具有相同的电阻值。电阻R0的一端连接于节点n0。电阻R0的另一端连接于二极管D0的阳极及二极管D1的阴极。电阻R1的一端连接于节点n1。电阻R1的另一端连接于二极管D2的阴极、二极管D3的阳极及PAD1，并且连接于电容器CAP1的一端。

二极管D0、二极管D1、二极管D2及二极管D3是防静电二极管，且构成为各自的阴极的寄生电容及阳极的寄生电容全部为相同的电容值。二极管D0的阳极及二极管D1的阴极经相互连接。二极管D0的阴极连接于电源，二极管D1的阳极接地。二极管D2的阳极及二极管D3的阴极经相互连接。二极管D2的阴极连接于电源，二极管D3的阳极接地。

PAD0、PAD1及PAD2为接合焊垫，且均具有相同电容值的寄生电容。电容器CAP0的一端经由PAD0连接于电阻R0的另一端、二极管D0的阳极及二极管D1的阴极。电容器CAP0的另一端经由PAD2而与电容器CAP1的另一端共同接地。

由于电阻R0与电阻R1具有相同的电阻值，因此自节点n0至电容器CAP0的一端的电阻值与自节点n1至电容器CAP1的一端的电阻值相同。另外，包含二极管D0的阳极、二极管D1的阴极及PAD0的寄生电容与包含二极管D2的阳极、二极管D3的阴极及PAD1的寄生电容相同。

因此，对图5所示的实施例2的电容传感器电路15的节点n0及节点n1分别附加相同的电阻与相同的寄生电容而成的电路成为图8所示的本实施例的电容传感器电路15。因此，本实施例的电容传感器电路15进行与实施例2的电容传感器电路15相同的动作。

在此基础上，本实施例的电容传感器电路15中设置有防静电的电阻R0及电阻R1、以及二极管D0、二极管D1、二极管D2及二极管D3，因此，与实施例2的电容传感器电路15相比，相对于静电的耐性高。另外，在作为半导体集成电路的外部的外部电路15B中所设置的电容器CAP0的配线成为天线而接收到噪声的情况下，由于电阻R0的电阻值、电阻R0及节点n0的寄生电容起到滤波器的作用，因此噪声耐性高。

因此，根据本实施例，可实现在抑制电路整体的消耗电流的同时相对于静电的耐性、噪声耐性高的电容传感器电路。

[实施例4]

接着，对本发明的实施例4进行说明。图9是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与实施例3的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15在放大器电路30中不仅输入时钟信号CLKIN，而且还输入泄漏测试(leak test)信号ILT。

本实施例的电容传感器电路15可切换地执行通常模式与泄漏测试模式，所述通常模式进行通常的动作，所述泄漏测试模式用以执行泄漏测试。泄漏测试信号ILT是用以进行所述模式切换的切换信号，且在泄漏测试模式中成为H电平，在通常模式中成为L电平。泄漏测试信号ILT被供给至放大器电路30的输入端子ILT。

图10是表示放大器电路30的构成的电路图。另外，图11是表示作为放大器电路30的一部分的第二控制部39的构成的电路图。

如图10所示，本实施例的放大器电路30在控制部31、差动放大器部35、异或门电路36、反相器部37及数据锁存部38的构成方面与实施例1的放大器电路30相同，而在偏压信号生成部32、第一电流供给部33及第二电流供给部34的构成方面与实施例1的放大器电路30不同

另外，本实施例的放大器电路30在具有图11所示的第二控制部39的方面与实施例1的放大器电路30不同。第二控制部39包含反相器INV4及反相器INV5。反相器INV4的输出端与反相器INV5的输入端连接。

对反相器INV4的输入端供给泄漏测试信号ILT。反相器INV4自输出端输出作为将泄漏测试信号ILT反相而得的信号的反相信号IILTB。反相器INV5在输入端接受反相信号IILTB的供给，并自输出端输出作为将反相信号IILTB进一步反相而得的信号的控制信号IILT。

再次参照图10，本实施例的偏压信号生成部32包括晶体管PM6、晶体管NM9、晶体管NM10及晶体管NM13。晶体管NM9及晶体管NM10的构成与实施例1～实施例3相同。

晶体管PM6包含P沟道型MOSFET，且源极连接于电源，漏极连接于节点n3。晶体管PM6的栅极连接于图11所示的第二控制部39的反相器INV5的输出端，以接受控制信号IILT的供给。

晶体管NM13包含N沟道型MOSFET。晶体管NM13的源极接地，漏极连接于节点n3。晶体管NM13的栅极连接于图11所示的第二控制部39的反相器INV5的输出端，以接受控制信号IILT的供给。

本实施例的第一电流供给部33包括晶体管PM2、晶体管NM2及晶体管NM11。晶体管PM2的构成与实施例1～实施例3相同。

晶体管NM2包含N沟道型MOSFET，且栅极与晶体管PM2的栅极共同连接于节点n2，漏极经由CIN0端子连接于电容器CAP0的一端。

晶体管NM11包含N沟道型MOSFET，且源极接地，漏极与晶体管NM2的漏极连接。晶体管NM11的栅极连接于图11所示的第二控制部39的反相器INV4的输出端，以接受反相信号IILTB的供给。

本实施例的第二电流供给部34包括晶体管PM3、晶体管NM3及晶体管NM12。晶体管PM3的构成与实施例1～实施例3相同。

晶体管NM3包含N沟道型MOSFET，且栅极与晶体管PM3的栅极共同连接于节点n2，漏极经由CIN0端子连接于电容器CAP0的一端。

晶体管NM12包含N沟道型MOSFET，且源极接地，漏极与晶体管NM3的漏极连接。晶体管NM12的栅极连接于图11所示的第二控制部39的反相器INV4的输出端，以接受反相信号IILTB的供给。

接着，参照图12的时序图对本实施例的电容传感器电路15的动作进行说明。

[通常模式(初始状态1)]

在通常模式下，L电平的泄漏测试信号ILT被供给至放大器电路30。此时，反相信号IILTB成为H电平，控制信号IILT成为L电平。

晶体管PM6在栅极中接受L电平的控制信号IILT的供给而成为导通状态。晶体管NM13在栅极中接受L电平的控制信号IILT的供给而成为关断状态。

晶体管NM11在栅极中接受H电平的反相信号IILTB的供给而成为导通状态。同样地，晶体管NM12在栅极中接受H电平的反相信号IILTB的供给而成为导通状态。

由此，本实施例的放大器电路30成为与图6所示的实施例2的放大器电路30相同的状态。因此，本实施例的电容传感器电路15可执行与实施例3的电容传感器电路相同的动作来作为通常模式的动作。在图12中，将此状态的期间表示为通常模式(初始状态1)。

[泄漏测试模式]

在泄漏测试模式中，H电平的泄漏测试信号ILT被供给至放大器电路30。此时，反相信号IILTB成为L电平，控制信号IILT成为H电平。

晶体管PM6在栅极中接受H电平的控制信号IILT的供给而成为关断状态。晶体管NM13在栅极中接受H电平的控制信号IILT的供给而成为导通状态。

晶体管NM11在栅极中接受L电平的反相信号IILTB的供给而成为关断状态。同样地，晶体管NM12在栅极中接受L电平的反相信号IILTB的供给而成为关断状态。

由此，节点n0及节点n1均成为高阻抗状态(在图12中表示为Hi-Z)。另外，节点n3的电位成为L电平。

通过节点n3的电位成为L电平，晶体管NM8成为关断状态。因此，在偏压信号生成部32及差动放大器部35之间不流动贯通电流。在图12中，将此状态的期间表示为泄漏测试模式。

[通常模式(初始状态2)]

当泄漏测试信号ILT的信号电平再次成为L电平时，反相信号IILTB成为H电平，控制信号IILT成为L电平。晶体管PM6、晶体管NM11及晶体管NM12成为导通状态，晶体管NM13成为关断状态。

由此，本实施例的放大器电路30成为与图6所示的实施例2的放大器电路30相同的状态。因此，本实施例的电容传感器电路15可执行与实施例3的电容传感器电路相同的动作来作为通常模式的动作。在图12中，将此状态的期间表示为通常模式(初始状态2)。

如上所述，在本实施例的电容传感器电路15中，可通过对放大电路30供给H电平的泄漏测试信号ILT来使节点n0及节点n1成为高阻抗状态。因此，根据本实施例的电容传感器电路15，可在测试工序中执行用以检测PAD0的短路故障等的筛选试验。即，本实施例的电容传感器电路15的构成对于防止次品的流出而言有效。

[实施例5]

接着，对本发明的实施例5进行说明。图13是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与图9所示的实施例4的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15具有电容电路CAP10来代替电容器CAP1。

电容电路CAP10为如下电路：其包括多个电容器，且能够可选择地切换作为电路整体的静电电容的电容值。对电容电路CAP10供给用以选择电容值的微调(trimming)信号ITC＜n：0＞。微调信号ITC＜n：0＞为n+1位(bit)的信号。

电容电路CAP10具有与放大器电路30连接的CIN端子、以及接受微调信号ITC＜n：0＞的供给的n+1位用的信号输入端子T1＜n：0＞。

本实施例的电阻R1的一端连接于节点n1。电阻R1的另一端连接于二极管D2的阴极、二极管D3的阳极及PAD1，并且连接于电容电路CAP10的CIN端子。

图14是表示电容电路CAP10的构成的电路图。电容电路CAP10包括电容器CAP20-0、电容器CAP20-1、…电容器CAP20-n的(n+1)个电容器。另外，电容电路CAP10包括作为N沟道型MOSFET的(n+1)个晶体管NM20-0、晶体管NM20-1、…晶体管NM20-n。

电容器CAP20-0～电容器CAP20-n各自的一端经由共同的线路而连接于CIN端子。电容器CAP20-0的另一端连接于晶体管NM20-0的漏极。同样地，电容器CAP20-1～电容器CAP20-n的另一端分别连接于晶体管NM20-1～晶体管NM20-n的漏极。

晶体管NM20-0～晶体管NM20-n各自的源极接地。晶体管NM20-0～晶体管NM20-n的栅极连接于信号输入端子T1＜n：0＞。

对晶体管NM20-0的栅极供给选择信号TC＜0＞。同样地，对晶体管NM20-1～晶体管NM20-n的栅极分别供给选择信号TC＜1＞～选择信号TC＜n＞。在本实施例中，选择信号TC＜0＞～选择信号TC＜n＞是构成微调信号ITC＜n：0＞的各数位的信号，且具有“0”或“1”(即，L电平或H电平)的信号电平。

接着，对本实施例的电容传感器电路15中的电容电路CAP10的电容值选择动作进行说明。

例如，在微调信号ITC＜n：0＞为0h的情况下，TC＜0＞～TC＜n＞全部成为“0”，晶体管NM20-0～晶体管NM20-n全部成为关断状态。在所述状态下，电容器CAP20-0～电容器CAP20-n全部不作为电容发挥功能。

在微调信号ITC＜n：0＞为1h的情况下，仅TC＜0＞成为“1”，TC＜1＞～TC＜n＞均成为“0”。因此，仅晶体管NM20-0成为导通状态，晶体管NM20-1～晶体管NM20-n均成为关断状态。在所述状态下，电容器CAP20-0作为电容发挥功能，电容器CAP20-1～电容器CAP20-n不作为电容发挥功能。

在微调信号ITC＜n：0＞为2h的情况下，仅TC＜1＞成为“1”，TC＜0＞及TC＜2＞～TC＜n＞均成为“0”。因此，仅晶体管NM20-1成为导通状态，晶体管NM20-0及晶体管NM20-2～晶体管NM20-n均成为关断状态。在所述状态下，电容器CAP20-1作为电容发挥功能，电容器CAP20-0及电容器CAP20-2～电容器CAP20-n不作为电容发挥功能。

如此，通过选择性地使晶体管NM20-0～晶体管NM20-n成为导通状态，可选择性地使电容器CAP20-0～电容器CAP20-n作为电容发挥功能。此外，也可使晶体管NM20-0～晶体管NM20-n中的多个晶体管同时成为导通状态。即，根据n+1位的微调信号ITC＜n：0＞，可选择2的(n+1)次幂种电容值。

如上所述，根据本实施例的电容传感器电路15，可通过微调信号ITC＜n：0＞的供给来适当选择电容电路CAP10的电容值。由此，可消除电容器CAP0的半导体集成电路外的寄生电容。此可有效地用于精度良好地判定电容器CAP0的电极间的介电体DE是否熔解。

[实施例6]

接着，对本发明的实施例6进行说明。图15是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15在电容电路CAP10的构成、及具有校准电路CAL的方面与图13所示的实施例5的电容传感器电路15不同。

本实施例的电容电路CAP10具有n+1位用的信号输入端子T1＜n：0＞、m+1位用的信号输入端子T2＜m：0＞及使能端子EN。对信号输入端子T1＜n：0＞供给用以选择电容电路CAP10的电容值的n+1位的微调信号ITC＜n：0＞。

对信号输入端子T2＜m：0＞供给m+1位的容限(margin)用微调信号TM＜m：0＞，所述m+1位的容限用微调信号TM＜m：0＞用以判定电容器CAP0的电极间的介电体DE是否熔解。对使能端子EN供给控制信号ICAL。

校准电路CAL是为了执行放大器电路30的校准而设置的校准电路。校准电路CAL具有使能端子EN1及使能端子EN2。

对使能端子EN1供给校准使能信号CALEN。校准使能信号CALEN是用以对通常模式与校准模式进行切换的信号，所述通常模式使放大器电路30执行通常动作，所述校准模式使放大器电路30执行校准动作，且所述校准使能信号CALEN在校准模式中成为H电平，在通常模式中成为L电平。

对使能端子EN2供给电容传感器电路使能信号CSREN。电容传感器电路使能信号CSREN是用以在激活状态(即，执行通常动作的状态)与非激活状态之间对电容传感器电路15进行切换的信号。在电容传感器电路使能信号CSREN的信号电平为L时成为非激活模式，在电容传感器电路使能信号CSREN的信号电平为H时成为通常模式。

另外，校准电路CAL具有时钟端子CT1及信号输入端子Q。对时钟端子CT1供给时钟信号CLK。信号输入端子Q连接于放大器电路30的输出端子QN1，以接受自放大器电路30输出的检测信号COUT1的供给。

另外，校准电路CAL具有n+1位用的信号输入端子TT1＜n：0＞。对信号输入端子TT1＜n：0＞供给n+1位的第一微调信号TC＜n：0＞，所述n+1位的第一微调信号TC＜n：0＞用以消除电容器CAP0的半导体集成电路外的寄生电容。

另外，校准电路CAL具有端子CA1和时钟端子CT2、以及n+1位用的信号输入端子TT2＜n：0＞。端子CA1连接于电容电路CAP10的接受控制信号ICAL的输入的使能端子EN。时钟端子CT2连接于放大器电路30的接受时钟信号CLKIN的供给的输入端子IN。对信号输入端子TT2＜n：0＞供给微调信号ITC＜n：0＞。

另外，校准电路CAL具有n+1位用的输出端子TT3＜n：0＞。自输出端子TT3输出第二微调信号TCO＜n：0＞。第二微调信号TCO＜n：0＞在校准执行后输出。

自输出端子TT3＜n：0＞输出的第二微调信号TCO＜n：0＞被暂时保存于内部电路15A内所设置的非易失性存储器(未示出)中，并在发送装置100的电源接通后自所述非易失性存储器中被读取，作为第一微调信号TC＜n：0＞而被供给至信号输入端子TT1＜n：0＞。

图16是表示本实施例的电容电路CAP10的构成的电路图。电容电路CAP10包含第一电路部10A及第二电路部10B。

第一电路部10A具有与图14所示的实施例5的电容电路CAP10相同的构成。即，第一电路部10A包括电容器CAP20-0、电容器CAP20-1、…电容器CAP20-n、以及作为N沟道型MOSFET的晶体管NM20-0、晶体管NM20-1、…晶体管NM20-n。电容器CAP20-0～电容器CAP20-n各自的一端经由共同的线路而连接于CIN端子，另一端连接于晶体管NM20-1～晶体管NM20-n的漏极。晶体管NM20-0～晶体管NM20-n各自的源极接地，且在栅极中被供给第一选择信号TC＜0＞～第一选择信号TC＜n＞。

第二电路部10B包括m+1个电容器即电容器CAP30-0～电容器CAP30-m、以及m+1个N沟道型MOSFET即晶体管NM30-0～晶体管NM30-m。另外，第二电路部10B包括m+1个NAND门电路即NAND20-0～NAND20-m、以及m+1个反相器电路即反相器INV20-0～反相器INV20-m。

电容器CAP30-0～电容器CAP30-m各自的一端经由共同的线路而连接于CIN端子。电容器CAP30-0的另一端连接于晶体管NM30-0的漏极。同样地，电容器CAP30-1～电容器CAP30-m的另一端分别连接于晶体管NM30-1～晶体管NM30-m的漏极。晶体管NM30-0～晶体管NM30-m各自的源极接地。

NAND20-0～NAND20-m为输出与非的二输入NAND门电路。对NAND20-0～NAND20-m的其中一个输入端供给容限用选择信号TM＜0＞～容限用选择信号TM＜m＞。容限用选择信号TM＜0＞～容限用选择信号TM＜m＞是构成容限用微调信号TM＜m：0＞的各数位的信号，且具有“0”或“1”(即，L电平或H电平)的信号电平。NAND20-0～NAND20-m的另一个输入端连接于电容电路CAP10的使能端子EN。

反相器20-0～反相器20-m的输入端连接于NAND20-0～NAND20-m的输出端。反相器20-0～反相器20-m的输出端分别连接于晶体管NM30-0～晶体管30-m的栅极。反相器20-0～反相器20-m对晶体管NM30-0～晶体管30-m的栅极供给作为将NAND20-0～NAND20-m的输出信号反相而得的信号的反相选择信号ITM＜0＞～反相选择信号ITM＜m＞。

接着，对本实施例的校准电路CAL进行说明。图17A～图17C及图18是表示校准电路CAL的构成的电路图。

图17A是表示作为校准电路CAL的一部分的控制电路41的构成的电路图。控制电路41包含反相器INV40及反相器INV41。

反相器INV40的输出端与反相器INV41的输入端连接。对反相器INV40的输入端供给校准使能信号CALEN。

反相器INV40自输出端输出作为将校准使能信号CALEN反相而得的信号的反相控制信号ICALB。反相器INV41在输入端接受反相控制信号ICALB的供给，并自输出端输出作为将反相信号ICALB进一步反相而得的信号的控制信号ICAL。

图17B是表示作为校准电路CAL的一部分的微调信号生成电路42的构成的电路图。微调信号生成电路42包含信号生成部42-0～信号生成部42-n的n+1个信号生成部。

对信号生成部42-0～信号生成部42-n供给第一选择信号TC＜0＞～第一选择信号TC＜n＞。第一选择信号TC＜0＞～第一选择信号TC＜n＞是构成第一微调信号TC＜n：0＞的各数位的信号，且具有“0”或“1”(即，L电平或H电平)的信号电平。

另外，对信号生成部42-0～信号生成部42-n供给第二选择信号TCO＜0＞～第二选择信号TCO＜n＞。第二选择信号TCO＜0＞～第二选择信号TCO＜n＞是构成第二微调信号TCO＜n：0＞的各数位的信号，且具有“0”或“1”(即，L电平或H电平)的信号电平。

信号生成部42-0包括晶体管PM40-0、晶体管NM40-0、晶体管PM50-0及晶体管NM50-0。对晶体管PM40-0的栅极供给自控制电路41输出的控制信号ICAL。晶体管PM40-0的源极及晶体管NM40-0的漏极经相互连接，以接受第一选择信号TC＜0＞的供给。晶体管PM40-0的漏极及晶体管NM40-0的源极经相互连接。

晶体管NM40-0的栅极及晶体管PM50-0的栅极经相互连接，以接受反相控制信号ICALB的供给。晶体管PM50-0的源极及晶体管NM50-0的漏极经相互连接，以接受第二选择信号TCO＜0＞的供给。对晶体管NM50-0的栅极供给自控制电路41输出的控制信号ICAL。晶体管PM50-0的漏极及晶体管NM50-0的源极经相互连接。

晶体管PM40-0的漏极及晶体管NM40-0的源极的连接部与晶体管PM50-0的漏极及晶体管NM50-0的源极的连接部经相互连接，且信号生成部42-0自它们的连接端输出选择信号ITC＜0＞。

信号生成部42-1～信号生成部42-n也具有相同的构成。例如，信号生成部40-n包括晶体管PM40-n、晶体管NM40-n、晶体管PM50-n及晶体管NM50-n。对晶体管PM40-n的栅极供给自控制电路41输出的控制信号ICAL。晶体管PM40-n的源极及晶体管NM40-n的漏极经相互连接，以接受第一选择信号TC＜n＞的供给。晶体管PM40-n的漏极及晶体管NM40-n的源极经相互连接。

晶体管NM40-n的栅极及晶体管PM50-n的栅极经相互连接，以接受反相控制信号ICALB的供给。晶体管PM50-n的源极及晶体管NM50-n的漏极经相互连接，以接受校准用选择信号TCO＜n＞的供给。对晶体管NM50-n的栅极供给自控制电路41输出的控制信号ICAL。晶体管PM50-n的漏极及晶体管NM50-n的源极经相互连接。

晶体管PM40-n的漏极及晶体管NM40-n的源极的连接部与晶体管PM50-n的漏极及晶体管NM50-n的源极的连接部经相互连接，且信号生成部42-n自它们的连接端输出选择信号ITC＜n＞。

如此，信号生成部42-0～信号生成部42-n接受第一选择信号TC＜0＞～第一选择信号TC＜n＞及第二选择信号TCO＜0＞～第二选择信号TCO＜n＞的供给，并输出选择信号ITC＜0＞～选择信号ITC＜n＞。选择信号ITC＜0＞～选择信号ITC＜n＞是构成n+1位的微调信号ITC＜n：0＞的各数位的信号，且具有“0”或“1”(即，L电平或H电平)的信号电平。

图17C是表示作为校准电路CAL的一部分的时钟信号控制电路CLKC的构成的框图。时钟信号控制电路CLKC具有使能端子EN、时钟端子CLK、第一输出端子ICLK及第二输出端子ICLKB。

使能端子EN连接于校准电路CAL的使能端子EN2，从而被供给电容传感器电路使能信号CSREN。对时钟端子CLK供给时钟信号CLK。当电容传感器电路使能信号CSREN的信号电平为L电平时，输出时钟信号ICLK固定为L电平，反相时钟信号ICLKB固定为H电平。另一方面，当电容传感器电路使能信号CSREN的信号电平为H电平时，时钟信号控制电路CLKC输出与时钟信号CLK同相的输出时钟信号ICLK，并输出将时钟信号CLK反相而得的信号作为反相时钟信号ICLKB。

图18是表示作为校准电路CAL的一部分的校准用微调信号生成电路43的构成的电路图。校准用微调信号生成电路43包括锁存电路LT3、锁存电路LT4、锁存电路LT10-0～锁存电路LT10-n、及锁存电路LT20-0～锁存电路LT20-n。另外，校准用微调信号生成电路43包括反相器42、反相器50-0～反相器50-(n+1)、及反相器60-0～反相器60-n。另外，校准用微调信号生成电路43包括NAND40、及NAND50-0～NAND50-n。

锁存电路LT3的信号输入端子Q连接于电源。对锁存电路LT3的时钟端子CLK供给反相时钟信号ICLKB。对锁存电路LT3的输入端子RN供给控制信号ICAL。锁存电路LT3的输出端子QN经由节点n30连接于反相器INV42的输入端。反相器INV42的输出端经由节点n31连接于锁存电路LT4的信号输入端子Q。

对锁存电路LT4的时钟端子CLK供给反相时钟信号ICLKB。对锁存电路LT4的输入端子RN供给控制信号ICAL。锁存电路LT3的输出端子QN经由节点n32连接于NAND40的其中一个输入端。

NAND40的另一个输入端连接于反相器42的输出端。NAND40的输出端连接于反相器INV50-(n+1)的输入端。NAND40对反相器INV50-(n+1)的输入端供给输出信号INTB＜n+1＞。反相器INV50-(n+1)对锁存电路LT10-n供给将来自NAND40的输出信号INTB＜n+1＞反相而得的输出信号INT＜n+1＞。

对锁存电路LT10-n的时钟端子CLK供给反相时钟信号ICLKB。对锁存电路LT10-n的输入端子RN供给控制信号ICAL。锁存电路LT10-n的信号输入端子Q连接于反相器INV50-(n+1)的输出端。锁存电路LT10-n自输出端子QN输出输出信号INTB＜n＞。锁存电路LT10-n的输出端子QN连接于反相器INV50-n的输入端，并且连接于锁存电路LT20-n的时钟端子CLK及NAND50-n的其中一个输入端。

反相器INV50-n输出将来自锁存电路LT10-n的输出端子QN的输出信号INTB＜n＞反相而得的输出信号INT＜n＞。反相器INV50-n的输出端连接于锁存电路LT10-(n-1)的信号输入端。

对锁存电路LT10-(n-1)的时钟端子CLK供给反相时钟信号ICLKB。对锁存电路LT10-(n-1)的输入端子RN供给控制信号ICAL。锁存电路LT10-(n-1)的信号输入端子Q连接于反相器INV50-n的输出端。锁存电路LT10-n自输出端子QN输出输出信号INTB＜n-1＞。锁存电路LT10-n的输出端QN连接于反相器INV50-(n-1)的输入端，并且连接于锁存电路LT20-(n-1)的时钟端子CLK及NAND50-(n-1)的其中一个输入端。

反相器INV50-(n-1)输出将来自锁存电路LT10-(n-1)的输出端子QN的输出信号INTB＜n-1＞反相而得的输出信号INT＜n-1＞。

以下同样，锁存电路LT10-0之前的锁存电路LT10-k(k＝(n-2)～1)在时钟端子CLK中被供给反相时钟信号ICLKB。对锁存电路LT10-k的输入端子RN供给控制信号ICAL。锁存电路LT10-k的信号输入端子Q连接于反相器INV50-(k+1)的输出端。锁存电路LT10-k的输出端子QN连接于反相器INV50-k的输入端，并且连接于锁存电路LT20-k的时钟端子CLK及NAND50-k的其中一个输入端。

对锁存电路LT10-0的时钟端子CLK供给反相时钟信号ICLKB。对锁存电路LT10-0的输入端子RN供给控制信号ICAL。对锁存电路LT10-0的信号输入端子Q供给反相器INV50-1的输出信号INT＜1＞。锁存电路LT10-0自输出端子QN输出输出信号INTB＜0＞。锁存电路LT10-0的输出端子QN连接于反相器INV50-0的输入端，并且连接于锁存电路LT20-0的时钟端子CLK及NAND50-0的其中一个输入端。

反相器60-0～反相器60-n各自的输入端连接于校准电路CAL的信号输入端子Q。反相器60-0～反相器60-n分别将信号输入端子Q中所输入的信号反相并予以输出。

对锁存电路LT20-n的时钟端子CLK供给来自锁存电路LT10-n的输出端子QN的输出信号。锁存电路LT20-n的输入端子RN连接于校准电路CAL的使能端子EN2，从而被供给电容传感器电路使能信号CSREN。锁存电路LT20-n的信号输入端子Q连接于反相器INV60-n的输出端。锁存电路LT20-n的输出端子QN连接于NAND50-n的另一个输入端。

对锁存电路LT20-(n-1)的时钟端子CLK供给来自锁存电路LT10-(n-1)的输出端子QN的输出信号。对锁存电路LT20-(n-1)的输入端子RN供给电容传感器电路使能信号CSREN。锁存电路LT20-(n-1)的信号输入端子Q连接于反相器INV60-(n-1)的输出端。锁存电路LT20-(n-1)的输出端子QN连接于NAND50-(n-1)的另一个输入端。

以下同样，锁存电路LT20-0之前的锁存电路LT20-k(k＝(n-2)～0)在时钟端子CLK中被供给来自锁存电路LT10-k的输出端子QN的输出信号。对锁存电路LT20-k的输入端子RN供给电容传感器电路使能信号CSREN。锁存电路LT20-k的信号输入端子Q连接于反相器INV60-k的输出端。锁存电路LT20-k的输出端子QN连接于NAND50-k的另一个输入端。

在锁存电路LT3、锁存电路LT4、锁存电路LT10-0～锁存电路LT10-n、及锁存电路LT20-0～锁存电路LT20-n中，当输入至输入端子RN的信号的信号电平为L电平时，来自输出端子QN的输出信号固定为H电平。另一方面，当输入至输入端子RN的信号的信号电平为H电平时，自输出端子QN输出通过时钟端子CLK的上升而将信号输入端子Q中所输入的信号反相所得的信号。

NAND50-0～NAND50-n自各自的输出端输出来自锁存电路LT10-0～锁存电路LT10-n的输出信号与来自锁存电路LT20-0～锁存电路LT20-n的输出信号的与非的信号，来作为第二选择信号TCO＜0＞～第二选择信号TC＜n＞。由此，自校准电路CAL输出第二微调信号TCO＜n：0＞。

接着，参照图19的时序图对本实施例的电容传感器电路15的动作进行说明。

[非激活模式IM1]

当被供给L电平的电容传感器电路使能信号CSREN及校准使能信号CALEN时，图17A的控制电路41的输入信号及图18的锁存电路LT20-0～锁存电路LT20-n的输入端子RN的输入信号均成为L电平。此时，输出时钟信号ICLK成为L电平，反相时钟信号ICLKB成为H电平，控制信号ICAL成为L电平，反相控制信号ICALB成为L电平。

图17B所示的微调信号生成电路42的晶体管PM40-0～晶体管PM40-n在栅极中接受L电平的控制信号ICAL的供给而导通。另外，晶体管NM40-0～晶体管NM40-n在栅极中接受H电平的反相控制信号ICALB的供给而导通。

另一方面，晶体管PM50-0～晶体管PM50-n在栅极中接受H电平的反相控制信号ICALB的供给而关断。另外，晶体管NM50-0～晶体管NM50-n在栅极中接受L电平的控制信号ICAL的供给而关断。由此，输出第一选择信号TC＜0＞～第一选择信号TC＜n＞作为选择信号ITC＜0＞～选择信号ITC＜n＞。即，输出第一微调信号TC＜n：0＞作为微调信号ITC＜n：0＞。

另外，图18所示的校准用微调信号生成电路43的锁存电路LT3、锁存电路LT4、锁存电路LT10-0～锁存电路LT10-n、及锁存电路LT20-0～锁存电路LT20-n自输出端子QN输出H电平的信号。因此，INT＜n+1：0＞(即，INT＜n+1＞、INT＜n＞、…INT＜0＞)及TCO＜n：0＞(即，TCO＜n＞、TCO＜n-1＞、…TCO＜0＞)全部成为L电平。

由于输出时钟信号ICLK为L电平，因此时钟信号CLKIN也成为L电平。由于时钟信号CLKIN为L电平，因此在检测信号COUT1及错误标记信号COUT2中保持作为前一数据值的H电平。在图19中，将此状态的期间表示为非激活模式IM1。

[通常模式NM(初始状态IS1)]

接着，当电容传感器电路使能信号CSREN成为H电平时，时钟信号控制电路CLKC输出与时钟信号CLK同相的输出时钟信号ICLK，并输出时钟信号CLK的反相信号作为反相时钟信号ICLKB。自锁存电路LT3、锁存电路LT4、锁存电路LT10-0～锁存电路LT10-n、及锁存电路LT20-0～锁存电路LT20-n各自的输出端子QN输出的信号保持为H电平，因此INT＜n+1：0＞及TCO＜n：0＞的各信号均维持为L电平。

由于输出时钟信号ICLK是与时钟信号CLK同相的信号，因此时钟信号CLKIN也成为与时钟信号CLK同相的信号。通过时钟信号CLKIN的上升而电容传感器电路15动作，并输出表示判定结果的检测信号COUT1及错误标记信号COUT2。例如，当为电容器CAP0的电极间的介电体DE熔解前且电容电路CAP10的电容值小于电容器CAP0时，检测信号COUT1及错误标记信号COUT2的信号电平成为L电平。在图19中，将此状态的期间表示为通常模式NM(初始状态IS1)。

[校准模式CM]

接着，当校准使能信号CALEN成为H电平时，控制信号ICAL成为H电平，反相控制信号ICALB成为L电平。微调信号生成电路42的晶体管PM40-0～晶体管PM40-n在栅极中接受H电平的控制信号ICAL的供给而关断，晶体管NM40-0～晶体管NM40-n在栅极中接受L电平的反相控制信号ICALB而关断。另一方面，晶体管PM50-0～晶体管PM50-n在栅极中接受L电平的反相控制信号ICALB的供给而导通，晶体管NM50-0～晶体管NM50-n在栅极中接受H电平的控制信号ICAL而导通。

由此，输出第二选择信号TCO＜0＞～第二选择信号TCO＜n＞作为选择信号ITC＜0＞～选择信号ITC＜n＞。即，输出第二微调信号TCO＜n：0＞作为微调信号ITC＜n：0＞。由于INT＜n+1：0＞及TCO＜n：0＞的各信号均为L电平，因此微调信号ITC＜n：0＞的各信号也全部成为L电平。

当在此状态下对校准电路CAL输入时钟信号CLK时，因最初的时钟信号CLK的下降而节点n31的电位上升，且因第二个时钟信号CLK的下降而节点n32下降，因此，仅在校准模式NM的期间中的最初的时钟信号CLK的时钟与第二个时钟之间，反相器INV50-(n+1)的输出信号INT＜n+1＞成为H电平。

此处，包含图18的锁存电路LT10-n～锁存电路LT10-0、以及反相器INV50-n～反相器INV50-0的电路成为INT＜n：0＞的移位寄存器(shift register)。因此，在时钟信号CLK的第三个时钟的下降以后，输出信号INT＜n+1＞的H脉冲自INT＜n＞依次移位至INT＜0＞。当输出信号INT＜n＞为H电平时，输出信号INTB＜n＞为L电平，因此第二选择信号TCO＜n＞成为H电平。此时，INT＜n-1：0＞全部为L电平。

由于输出第二微调信号TCO＜n：0＞作为微调信号ITC＜n：0＞，因此在图16所示的电容电路CAP10的电容器CAP20-n～电容器CAP20-0中，成为仅电容器CAP20-n作为电容发挥功能而其他电容器不作为电容发挥功能的状态。另一方面，由于当校准使能信号CALEN成为H电平时控制信号ICAL也成为H电平，因此ITM＜m：0＞(即，反相选择信号ITM＜0＞～反相选择信号ITM＜m＞)成为与容限用微调信号TM＜m：0＞相同的信号，电容器CAP30-m～电容器CAP30-0作为对应于容限用微调信号TM＜m：0＞的信号输入的电容器电容发挥功能。

当在此状态下时钟信号CLK上升时，通过电容传感器电路15而判定的结果被输入至校准电路CAL的信号输入端子Q。因时钟信号CLK随后的下降，INTB＜n＞上升且INT＜n＞下降，因此校准电路CAL的信号输入端子Q中所输入的判定结果的反相信号被保存于锁存电路20-n中，且作为第二选择信号TCO＜n＞的输出数据而保持H期间的校准使能信号CALEN。

此处，本实施例的电容传感器电路15被设计为：在电容器CAP0的电极间的介电体DE熔解前的情况下，输出L电平的检测信号COUT1，且在介电体DE熔解后输出H电平的检测信号COUT1。即，在电容传感器电路15判定为电容电路CAP10的电容值小于电容器CAP0的电容值的情况下，检测信号COUT1成为L电平，其结果输出H电平的第二选择信号TCO＜n＞。另一方面，在电容传感器电路15判定为电容电路CAP10的电容值大于电容器CAP0的电容值的情况下，检测信号COUT1成为H电平，其结果输出L电平的第二选择信号TCO＜n＞。

在下一时钟中，TCO＜n-1＞成为H电平，INT＜n-2：0＞全部保持为L电平。因此成为如下状态：当TCO＜n＞为H电平时，即在电容电路CAP10就电容值而言小于电容器CAP0的情况下，电容电路CAP10的电容器CAP20-n作为电容值发挥功能，而当TCO＜n＞为L电平时，即在电容电路CAP10就电容值而言大于电容器CAP0的情况下，电容电路CAP10的电容器CAP20-n不作为电容值发挥功能。

另外，在电容器CAP20-(n-1)～电容器CAP20-0中，成为仅电容器CAP20-(n-1)作为电容发挥功能而其他电容器不作为电容发挥功能的状态。当在此状态下时钟信号CLK上升时，通过电容传感器电路15而判定的结果被输入至校准电路CAL的信号输入端子Q。因时钟信号CLK随后的下降而INTB＜n-1＞上升，且INT＜n-1＞下降，因此校准电路CAL的信号输入端子Q中所输入的判定结果的反相信号被保存于锁存电路20-(n-1)中，且作为第二选择信号TCO＜n-1＞的输出数据而保持H期间的校准使能信号CALEN。

之后，重复进行同样的处理，直至判定结果的反相信号被保存于锁存电路LT20-0中且作为TCO＜0＞的输出数据而保持H电平期间的校准使能信号CALEN。

在所述校准使能信号CALEN为H电平的期间中，以当电容器CAP0的电容值大于电容电路CAP10的电容值时削减电容电路CAP10的电容、当电容器CAP0的电容值小于电容电路CAP10的电容值时增加电容电路CAP10的电容的方式进行一系列的动作。即，以电容器CAP0与电容电路CAP10成为相同的电容值的方式设定第二微调信号TCO＜n：0＞。在图19中，将此状态的期间表示为校准模式CM。

[非激活模式IM2]

例如，设为在校准模式的期间中对电容电路CAP10供给容限用微调信号TM＜m：0＞，并将校准后的第二微调信号TCO＜n：0＞的数据保存于电容传感器电路15内所设置的非易失性存储器(未示出)中，所述容限用微调信号TM＜m：0＞以使电容电路CAP10的电容值成为例如介电体DE熔解前的电容器CAP0的电容值与介电体DE熔解后的电容器CAP0的电容值之差的一半的方式设定电容值。在电源接通后，第二微调信号TCO＜n：0＞的数据自非易失性存储器中被读取，并作为第一微调信号TC＜n：0＞而被输入至信号输入端子TT1＜n：0＞。在图19中，将此状态的期间表示为非激活模式IM2。

[通常模式NM(初始状态IS2)]

当供给H电平的电容传感器电路使能信号CSREN及L电平的校准使能信号CALEN来使电容传感器电路15动作时，由于校准使能信号CALEN为L电平，因此ITM＜m：0＞(即，反相选择信号ITM＜0＞～反相选择信号ITM＜m＞)全部成为L电平。由此，电容器CAP30-0～电容器CAP30-m全部不作为电容发挥功能，因此电容电路CAP10的电容值被设定成包含电容器CAP0的半导体集成电路外的寄生电容值在内的电容器CAP0的电容的介电体DE熔解前的电容值与介电体DE熔解后的电容值之间的中间电平。在图19中，将此状态的期间表示为通常模式NM(初始状态IS2)。

如上所述，根据本实施例的电容传感器电路15，通过进行校准而可消除电容器CAP0的寄生电容，且可将电容电路CAP10的电容值设定成电容器CAP0的介电体DE熔解前的电容值与介电体DE熔解后的电容值之间的中间电平。此对判定电容器CAP0的电极间的物质是否熔解而言有效。

[实施例7]

接着，对本发明的实施例7进行说明。图20是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与实施例6的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15不仅具有第一电容电路CAP10，而且还具有第二电容电路CAP20及第三电容电路CAP30；且具有切换电路SW。在以下的说明中，也将第一电容电路CAP10、第二电容电路CAP20及第三电容电路CAP30统称为电容电路CAP10～电容电路CAP30。

电容电路CAP10～电容电路CAP30为如下电路：其包括多个电容器，且能够可选择地切换作为电路整体的静电电容的电容值。电容电路CAP10～电容电路CAP30具有n+1位用的信号输入端子T1＜n：0＞、m+1位用的信号输入端子T2＜m：0＞、CIN端子、使能端子EN、及测试端子TEST。

当对测试端子TEST输入L电平的信号时，电容电路CAP10～电容电路CAP30被控制为非测试模式。当对测试端子TEST输入H电平的信号时，电容电路CAP10～电容电路CAP30被控制为测试模式。

第一电容电路CAP10的信号输入端子T2＜m：0＞与第二电容电路CAP20及第三电容电路CAP30各自的信号输入端子T2＜m：0＞经共通连接，以接受容限用微调信号TM＜m：0＞的供给。

对第三电容电路CAP30的使能端子EN供给使能信号EN。使能信号EN是测试模式时使用的信号。当使能信号EN的信号电平为H电平时，输入至第三电容电路CAP30的信号输入端子T2的容限用微调信号TM＜m：0＞有效。另一方面，当使能信号EN的信号电平为L电平时，输入至第三电容电路CAP30的信号输入端子T2的容限用微调信号TM＜m：0＞无效。

供给至第三电容电路CAP30的信号输入端子T1＜n：0＞的电容值选择信号TP＜k：0＞是测试模式时使用的信号，且是假设了电容器CAP0的半导体集成电路外的寄生电容并在测试模式中在半导体集成电路内进行附加时的电容器电容值选择信号。此处，作为例子而记载了k+1位时的微调位。

切换电路SW是信号路径的切换电路。切换电路SW具有CIN0端子、CIN1端子、CIN0P端子、CIN1P端子、CIN1T端子及CIN0T端子。CIN0端子连接于放大器电路30的CIN0端子。CIN1端子连接于放大器电路30的CIN1端子。CIN0P端子经由节点n0连接于电阻R0的一端。CIN1P端子经由节点n1连接于电阻R1的一端。CIN1T端子连接于第二电容电路CAP20的CIN端子。CIN0T端子连接于第三电容电路CAP30的CIN端子。

另外，切换电路SW具有测试端子TEST0、测试端子TEST1及测试端子TEST2。对测试端子TEST0供给测试模式信号TEST。测试端子TEST1与第一电容电路CAP10的测试端子TEST经共通连接。测试端子TEST2与第三电容电路CAP30的测试端子TEST经共通连接。

当对测试端子TEST0供给L电平的测试模式信号TEST时，切换电路SW将CIN0端子与CIN0P端子之间连接，并且将CIN1端子与CIN1P端子之间连接。此时，切换电路SW的CIN0T端子及CIN1T端子的输入成为L电平。

当对测试端子TEST0供给H电平的测试模式信号TEST时，切换电路SW将CIN0端子与CIN0T端子之间连接，并且将CIN1端子与CIN1T端子之间连接。此时，切换电路SW的CIN0P端子及CIN1P端子的输入成为L电平。切换电路SW的测试端子TEST1输出与测试端子TEST0中所输入的测试信号TEST同相的信号作为测试信号ITEST。切换电路SW的测试端子TEST2输出将测试端子TEST0中所输入的测试信号TEST反相而得的信号作为反相测试信号ITESTB。

校准电路CAL、电容器CAP0、电阻R0、电阻R1、二极管D0～二极管D3、及PAD0～PAD2的构成与实施例6的电容传感器电路15相同。另外，校准电路的多个端子中，使能端子EN1及使能端子EN2、时钟端子CT1、信号输入端子Q、信号输入端子TT1＜n：0＞、时钟端子CT2、输出端子TT3＜n：0＞的连接与实施例6的电容传感器电路15相同。另外，放大器电路30的输入端子IN、输入端子ILT、输出端子OUT1及输出端子OUT2的连接与实施例6的电容传感器电路15相同。

校准电路CAL的端子CA1与第一电容电路CAP10的使能端子EN及第二电容电路CAP20的使能端子EN经共通连接，以接受控制信号ICAL的供给。校准电路CAL的信号输入端子TT2＜n：0＞与第一电容电路CAP10的信号输入端子T1＜n：0＞及第二电容电路CAP20的信号输入端子T1＜n：0＞经共通连接，以接受微调信号ITC＜n：0＞的供给。

放大器电路30的CIN0端子连接于切换电路SW的CIN0端子。另外，放大器电路30的CIN1端子连接于切换电路SW的CIN1端子。

图21A是表示本实施例的第一电容电路CAP10的构成的电路图。第一电容电路CAP10包含第一电路部10A及第二电路部10B。此外，第二电容电路CAP20也具有相同的构成。

第一电路部10A具有与图14所示的实施例5的电容电路CAP10相同的构成。即，第一电路部10A包括电容器CAP20-0、电容器CAP20-1、…电容器CAP20-n、以及作为N沟道型MOSFET的晶体管NM20-0、晶体管NM20-1、…晶体管NM20-n。电容器CAP20-0～电容器CAP20-n各自的一端经由共同的线路而连接于CIN端子，另一端连接于晶体管NM20-1～晶体管NM20-n的漏极。晶体管NM20-0～晶体管NM20-n各自的源极接地，且在各自的栅极中被供给选择信号ITC＜0＞～选择信号ITC＜n＞。

第二电路部10B包括m+1个电容器即电容器CAP30-0～电容器CAP30-m、以及m+1个N沟道型MOSFET即晶体管NM30-0～晶体管NM30-m。

电容器CAP30-0～电容器CAP30-m各自的一端经由共同的线路而连接于CIN端子。电容器CAP30-0的另一端连接于晶体管NM30-0的漏极。同样地，电容器CAP30-1～电容器CAP30-m的另一端分别连接于晶体管NM30-1～晶体管NM30-m的漏极。

晶体管NM30-0～晶体管NM30-m各自的源极接地。对晶体管NM30-0～晶体管NM30-m各自的栅极供给反相选择信号ITM＜0＞～反相选择信号ITM＜m＞。

图21B是表示作为第一电容电路CAP10的一部分的信号生成电路44的构成的电路图。信号生成电路44包括NOR10-0～NOR10-n的n+1个NOR门电路、以及反相器INV9-0～反相器INV9-n的n+1个反相器。另外，信号生成电路44包括NOR20-0～NOR20-m的m+1个NOR门电路、NOR30-0～NOR30-m的m+1个NOR门电路、以及一个NOR门电路NOR40。

NOR10-0～NOR10-n各自的输出端子分别连接于反相器INV9-0～反相器INV9-n的输入端。对NOR10-0～NOR10-n各自的其中一个输入端分别供给选择信号TC＜0＞～选择信号TC＜n＞。NOR10-0～NOR10-n各自的另一个输入端全部连接于测试端子TEST。

反相器INV9-0～反相器INV9-n各自的输出端连接于图21A所示的第一电容电路CAP10的晶体管NM20-0～晶体管NM20-n各自的栅极。反相器INV9-0～反相器INV9-n对晶体管NM20-0～晶体管NM20-n各自的栅极供给将NOR10-0～NOR10-n的输出信号反相而得的信号作为选择信号ITC＜0＞～选择信号ITC＜n＞。

NOR20-0～NOR20-m各自的输出端连接于NOR30-0～NOR30-m各自的其中一个输入端子。NOR20-0～NOR20-m各自的其中一个输入端连接于信号输入端子T2＜m：0＞，从而接收容限用微调信号TM＜m：0＞的输入。NOR20-0～NOR20-m各自的另一个输入端连接于测试端子TEST。

NOR30-0～NOR30-m各自的另一个输入端子全部连接于NOR40的输出端。NOR40的其中一个输入端连接于使能端子EN，另一个输入端连接于测试端子TEST。NOR30-0～NOR30-m各自的输出端连接于图21A所示的第一电容电路CAP10的晶体管NM30-0～晶体管NM30-m各自的栅极。NOR30-0～NOR30-m分别输出反相选择信号ITM＜0＞～反相选择信号ITM＜m＞，并供给至晶体管NM30-0～晶体管NM30-m各自的栅极。

图22A是表示第三电容电路CAP30的构成的电路图。第三电容电路CAP30包含第一电路部30A及第二电路部30B。

第一电路部30A包括电容器CAP40-0、电容器CAP40-1、…电容器CAP40-k、以及作为N沟道型MOSFET的晶体管NM80-0、晶体管NM80-1、…晶体管NM80-k。电容器CAP40-0～电容器CAP40-k各自的一端经由共同的线路而连接于CIN端子，另一端连接于晶体管NM80-1～晶体管NM80-k的漏极。晶体管NM80-0～晶体管NM80-k各自的源极接地，且在栅极中被供给选择信号ITP＜0＞～选择信号ITP＜k＞。

第二电路部30B包括m+1个电容器即电容器CAP50-0～电容器CAP50-m、以及m+1个N沟道型MOSFET即晶体管NM90-0～晶体管NM90-m。

电容器CAP50-0～电容器CAP50-m各自的一端经由共同的线路而连接于CIN端子。电容器CAP50-0的另一端连接于晶体管NM90-0的漏极。同样地，电容器CAP50-1～电容器CAP50-m的另一端分别连接于晶体管NM90-1～晶体管NM90-m的漏极。

晶体管NM90-0～晶体管NM90-m各自的源极接地。对晶体管NM90-0～晶体管NM90-m各自的栅极供给反相选择信号ITM＜0＞～反相选择信号ITM＜m＞。

图22B是表示作为第三电容电路CAP30的一部分的信号生成电路45的构成的电路图。信号生成电路45包括NOR50-0～NOR50-k的k+1个NOR门电路、以及反相器INV10-0～反相器INV10-k的k+1个反相器。另外，信号生成电路45包括NOR60-0～NOR60-m的m+1个NOR门电路、NOR70-0～NOR70-m的m+1个NOR门电路、以及一个NOR门电路NOR80。

NOR50-0～NOR50-k各自的输出端子分别连接于反相器INV10-0～反相器INV10-k的输入端。对NOR50-0～NOR50-k各自的其中一个输入端分别供给选择信号TP＜0＞～选择信号TP＜k＞。NOR50-0～NOR50-k各自的另一个输入端全部连接于测试端子TEST。

反相器INV10-0～反相器INV10-k各自的输出端连接于图22A所示的第三电容电路CAP30的晶体管NM80-0～晶体管NM80-k各自的栅极。反相器INV10-0～反相器INV10-k对晶体管NM80-0～晶体管NM80-k各自的栅极供给将NOR50-0～NOR50-k的输出信号反相而得的信号作为选择信号ITP＜0＞～选择信号ITP＜k＞。

NOR60-0～NOR60-m各自的输出端连接于NOR70-0～NOR70-m各自的其中一个输入端子。NOR60-0～NOR60-m各自的其中一个输入端连接于信号输入端子T2＜m：0＞，从而接收容限用微调信号TM＜m：0＞的输入。NOR60-0～NOR60-m各自的另一个输入端连接于测试端子TEST。

NOR70-0～NOR70-m各自的另一个输入端子全部连接于NOR80的输出端。NOR80的其中一个输入端连接于使能端子EN，另一个输入端连接于测试端子TEST。NOR70-0～NOR70-m各自的输出端连接于图22A所示的第三电容电路CAP30的晶体管NM90-0～晶体管NM90-m各自的栅极。NOR70-0～NOR70-m分别输出反相选择信号ITM＜0＞～反相选择信号ITM＜m＞，并供给至晶体管NM90-0～晶体管NM90-m各自的栅极。

接着，对本实施例的电容传感器电路15的动作进行说明。

[非测试模式]

当供给至图20的切换电路SW的测试端子TEST的测试模式信号TEST的信号电平为L电平时，切换电路SW的CIN0端子与CIN0P端子之间、及CIN1端子与CIN1P端子之间分别经连接，CIN0T端子及CIN1T端子的输入成为L电平。

另外，供给至切换电路SW的测试端子TEST1的测试信号ITEST的信号电平成为H电平，供给至测试端子TEST2的反相测试信号ITESTB的信号电平成为H电平。由于第三电容电路CAP30及第二电容电路CAP20的CIN端子均未连接于放大器电路30，因此不会影响电容传感器电路15的动作。

由于第一电容电路CAP10的测试端子TEST的输入成为L电平，因此图21B的微调信号ITC＜n：0＞(即，选择信号ITC＜0＞～选择信号ITC＜n＞)成为与第一微调信号TC＜n：0＞(即，选择信号TC＜0＞～选择信号TC＜n＞)同相的信号。另外，ITM＜m：0＞(即，反相选择信号ITM＜0＞～反相选择信号ITM＜m＞)呈现与容限用微调信号TM＜m：0＞(即，选择信号TM＜0＞～选择信号TM＜m＞)及使能信号EN的与门(AND gate)相同的行为。此为与实施例6的图16相同的状态。因此，当供给至图20的切换电路SW的测试模式信号TEST为L电平时，可实现与实施例6相同的动作。

[测试模式]

接着，当测试信号TEST的信号电平为H电平时，切换电路SW的CIN0端子与CIN0T端子之间、及CIN1端子与CIN1T端子之间经连接，切换电路SW的CIN0P端子及CIN1P端子的输入成为L电平。

另外，测试信号ITEST的信号电平成为H电平，反相测试信号ITESTB的信号电平成为H电平。由于电容器CAP0的一端及第一电容电路CAP10的CIN端子均未连接于放大器电路30，因此不会影响电容传感器电路15的动作。

由于第二电容电路CAP20的测试端子TEST的输入成为L电平，因此图21B的微调信号ITC＜n：0＞(即，选择信号ITC＜0＞～选择信号ITC＜n＞)成为与第一微调信号TC＜n：0＞(即，选择信号TC＜0＞～选择信号TC＜n＞)同相的信号。另外，ITM＜m：0＞(即，反相选择信号ITM＜0＞～反相选择信号ITM＜m＞)呈现与容限用微调信号TM＜m：0＞(即，选择信号TM＜0＞～选择信号TM＜m＞)及使能信号EN的AND门相同的行为。此为与实施例6的图16相同的状态。

另外，由于第三电容电路CAP30的测试端子TEST的输入成为L电平，因此图22B的ITP＜k：0＞(即，选择信号ITP＜0＞～选择信号ITP＜k＞)成为与电容值选择信号TP＜k：0＞(即，选择信号TP＜0＞～选择信号TP＜k＞)同相的信号。

此处，作为第三电容电路CAP30的输入信号，设为输入的是H电平的使能信号EN、假设了电容器CAP0的半导体集成电路外的寄生电容的电容值选择信号TP＜k：0＞、以及使得第三电容电路CAP30的电容值成为电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的容限用微调信号TM＜m：0＞。由于使能信号EN为H电平，因此图22B的ITM＜m：0＞与TM＜m：0＞成为同相的信号。若将图22A的电容器CAP50-0～电容器CAP50-m的电容值设定为图21A的电容器CAP30-0～电容器CAP30-m的电容值的倍数，则对电容器CAP50-0～电容器CAP50-m设定了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的电容值。

设为在此状态下实施校准，且以使第二电容电路CAP20的电容值与第三电容电路CAP30的电容值成为相同的电容值的方式设定了第二微调信号TCO＜n：0＞。当将此时的TCO＜n：0＞的数据输入至TC＜n：0＞且供给H电平的电容传感器电路使能信号CSREN及L电平的校准使能信号CALEN来使电容传感器电路15动作时，由于校准使能信号CALEN为L电平，因此控制信号ICAL也成为L电平，图21B的ITM＜m：0＞也全部成为L电平。电容器CAP30-0～电容器CAP30-m全部不作为电容发挥功能，因此第二电容电路CAP20的电容值被设定为自第三电容电路CAP30的电容值减去相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值后所得的电容值。

当进而输入L电平的使能信号EN时，图22A的ITM＜m：0＞全部成为L电平，电容器CAP50-0～电容器CAP50-m全部不作为电容值发挥功能。因此，第三电容电路CAP30的电容值被设定为自第二电容电路CAP20的电容值减去相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值后所得的电容值。

即，通过输入H电平的使能信号EN，可使电容传感器电路15在如下状态下动作：第二电容电路CAP20的电容值比第三电容电路CAP30的电容值少了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值。

另外，通过输入L电平的使能信号EN，可使电容传感器电路15在如下状态下动作：第三电容电路CAP30的电容值比第二电容电路CAP20的电容值少了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值。

如上所述，根据本实施例的电容传感器电路15，可在测试模式中进行校准动作及电容传感器动作。此对于未连接电容器CAP0的晶片阶段中的测试而言有效。

[实施例8]

接着，对本发明的实施例8进行说明。图23是表示本实施例的电容传感器电路15的构成的框图。本实施例的电容传感器电路15与实施例7的电容传感器电路15的不同之处在于：本实施例的电容传感器电路15对第一电容电路CAP10、第二电容电路CAP20及第三电容电路CAP30输入检测切换信号OPT。

检测切换信号OPT是用以对电容器CAP0的电容值减少的检测与电容值增加的检测进行切换的电容增减检测切换信号。当检测切换信号OPT为L电平时，电容传感器电路15被控制成对电容器CAP0的电容减少进行检测。当检测切换信号OPT为H电平时，电容传感器电路15被控制成对电容器CAP0的电容增加进行检测。检测切换信号OPT被供给至第一电容电路CAP10、第二电容电路CAP20及第三电容电路CAP30中所设置的信号输入端子OPT。

校准电路CAL、放大器电路30、切换电路SW、电容器CAP0、电阻R0、电阻R1、二极管D0～二极管D3、及PAD0～PAD2的构成与实施例7的电容传感器电路15相同。

本实施例的第一电容电路CAP10具有与图21A所示的实施例7的第一电容电路CAP10相同的基本构成，且在信号生成电路44的构成方面与实施例7的电容电路CAP10不同。此外，第二电容电路CAP20也具有与第一电容电路CAP10相同的构成。

图24是表示本实施例的第一电容电路CAP10的信号生成电路44的构成的电路图。此外，第二电容电路CAP20也具有相同构成的信号生成电路44。本实施例的信号生成电路44在具有EN控制部51的方面与实施例7的信号生成电路44不同。

EN控制部51包括作为双输入NAND门电路的NAND80、NAND81和NAND82、以及反相器INV120和反相器INV121。

NAND81的其中一个输入端与反相器INV121的输入端共同连接于第一电容电路CAP10的使能端子EN。NAND81的另一个输入端连接于反相器INV120的输出端。

NAND82的其中一个输入端连接于反相器INV121的输出端。NAND82的另一个输入端与反相器INV120的输入端共同连接于第一电容电路CAP10的信号输入端子OPT。

NAND80的其中一个输入端连接于NAND81的输出端。NAND80的另一个输入端连接于NAND82的输出端。NAND80的输出端连接于NOR40的其中一个输入端。EN控制部51基于供给至使能端子EN及信号输入端子OPT的信号来生成使能信号IEN，并供给至NOR40的其中一个输入端。

图25是表示本实施例的第三电容电路CAP30的信号生成电路45的构成的电路图。本实施例的信号生成电路45在具有EN控制部52的方面与实施例7的信号生成电路45不同。

EN控制部52包括作为双输入NAND门电路的NAND90、NAND91和NAND92、以及反相器INV130和反相器INV131。

NAND91的其中一个输入端与反相器INV131的输入端共同连接于第三电容电路CAP30的使能端子EN。NAND91的另一个输入端连接于反相器INV130的输出端。

NAND92的其中一个输入端连接于反相器INV131的输出端。NAND92的另一个输入端与反相器INV130的输入端共同连接于第三电容电路CAP30的信号输入端子OPT。

NAND90的其中一个输入端连接于NAND91的输出端。NAND90的另一个输入端连接于NAND92的输出端。NAND90的输出端连接于NOR80的其中一个输入端。EN控制部52基于供给至使能端子EN及信号输入端子OPT的信号来生成使能信号IEN，并供给至NOR80的其中一个输入端。

接着，对本实施例的电容传感器电路15的动作进行说明。

[检测切换信号OPT为L电平的状态]

当检测切换信号OPT为L电平时，图24所示的EN控制部51输出与EN同相的使能信号IEN，并供给至NOR40的其中一个输入端。由此，本实施例的信号生成电路44成为与图21B所示的实施例7的信号生成电路44相同的状态。

另外，由于检测切换信号OPT为L电平，因此图25所示的EN控制部52输出与EN同相的使能信号IEN，并供给至NOR80的其中一个输入端。由此，本实施例的信号生成电路45成为与图22B所示的实施例7的信号生成电路45相同的状态。

[检测切换信号OPT为H电平的状态]

接着，当检测切换信号OPT为H电平时，图24的EN控制部51输出将EN反相而得的信号作为使能信号IEN，并供给至NOR40的其中一个输入端。同样地，图25的EN控制部52输出将EN反相而得的信号作为使能信号IEN，并供给至NOR80的其中一个输入端。

[非测试模式]

此时，若对图23所示的切换电路SW的测试端子TEST输入L电平的测试信号TEST，则切换电路SW的CIN0端子与CIN0P端子之间、及CIN1端子与CIN1P端子之间分别经连接，切换电路SW的CIN0T端子及CIN1T端子的输入成为L电平。另外，测试信号ITEST成为L电平，反相测试信号ITESTB成为H电平。

由于第三电容电路CAP30及第二电容电路CAP20的CIN端子均未连接于放大器电路30，因此不会影响电容传感器电路15的动作。由于第一电容电路CAP10的测试端子TEST的输入成为L电平，因此图24的微调信号ITC＜n：0＞(即，选择信号ITC＜0＞～选择信号ITC＜n＞)成为与第一微调信号TC＜n：0＞(即，选择信号TC＜0＞～选择信号TC＜n＞)同相的信号。另外，ITM＜m：0＞(即，反相选择信号ITM＜0＞～反相选择信号ITM＜m＞)呈现与容限用微调信号TM＜m：0＞(即，选择信号TM＜0＞～选择信号TM＜m＞)及使能信号EN的AND门相同的行为。

当在此状态下实施校准时，由于校准使能信号CALEN为H电平，因此控制信号成为H电平，图24的使能信号IEN成为L电平，即，ITM＜m：0＞全部成为L。由此，电容器CAP30-0～电容器CAP30-m成为不作为电容发挥功能的状态，第一电容电路CAP10成为与电容器CAP0相同的电容值。

在校准后使电容传感器电路15动作的情况下，校准使能信号CALEN成为L电平，因此控制信号ICAL成为L电平，图24的使能信号IEN成为H电平，即，ITM＜m：0＞成为与TM＜m：0＞同相的信号。因此，第一电容电路CAP10的电容值被设定为包含电容器CAP0的寄生电容在内的电容值加上电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半而得的电容值。

[测试模式]

当测试信号TEST为H电平时，切换电路SW的CIN0端子与CIN0T端子之间、及CIN1端子与CIN1T端子之间分别经连接，切换电路SW的CIN0P端子及CIN1P端子的输入成为L电平。另外，测试信号ITEST成为H电平，反相测试信号ITESTB成为L电平。

由于电容器CAP0的一端及第一电容电路CAP10的CIN端子均未连接于放大器电路30，因此不会影响电容传感器电路15的动作。由于第二电容电路CAP20的测试端子TEST的输入成为L电平，因此图24的微调信号ITC＜n：0＞成为与第一微调信号TC＜n：0＞同相的信号。另外，ITM＜m：0＞呈现与容限用微调信号TM＜m：0＞及使能信号EN的AND门相同的行为。

另外，由于第三电容电路CAP30的测试端子TEST的输入成为L电平，因此图25的ITP＜k：0＞(即，选择信号ITP＜0＞～选择信号ITP＜k＞)成为与电容值选择信号TP＜k：0＞(即，选择信号TP＜0＞～选择信号TP＜k＞)同相的信号。

此处，作为第三电容电路CAP30的输入信号，设为输入的是H电平的使能信号EN、假设了电容器CAP0的半导体集成电路外的寄生电容的电容值选择信号TP＜k：0＞、以及使得第三电容电路CAP30的电容值成为电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的容限用微调信号TM＜m：0＞。由于使能信号EN为H电平，因此图25的ITM＜m：0＞全部成为L，图22A所示的电容器CAP50-0～电容器CAP50-m(即，构成本实施例的第三电容电路CAP30的第二电路部30B的电容器)全部不作为电容发挥功能。

设为在此状态下实施校准，且以使第二电容电路CAP20的电容值与电容器CAP0的电容值成为相同的电容值的方式设定了第二微调信号TCO＜n：0＞。当将此时的TCO＜n：0＞的数据输入至TC＜n：0＞且供给H电平的电容传感器电路使能信号CSREN及L电平的校准使能信号CALEN来使电容传感器电路15动作时，由于校准使能信号CALEN为L电平，因此控制信号ICAL也成为L电平，图24的ITM＜m：0＞与TM＜m：0＞成为同相的信号。

由此，第二电容电路CAP20的电容值被设定为第三电容电路CAP30的电容值加上电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半而得的电容值。

当进而输入L电平的使能信号EN时，图25的ITM＜m：0＞与TM＜m：0＞成为同相的信号。若将图22A的电容器CAP50-0～电容器CAP50-m的电容值设定为图21A的电容器CAP30-0～电容器CAP30-m(即，构成本实施例的第二电容电路CAP20的第二电路部10B的电容器)的电容值的倍数，则对电容器CAP50-0～电容器CAP50-m设定了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的电容值。第三电容电路CAP30的电容值被设定为第二电容电路CAP20的电容值加上电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半而得的电容值。

即，通过输入H电平的使能信号EN，可使电容传感器电路15在如下状态下动作：第二电容电路CAP20的电容值比第三电容电路CAP30的电容值多了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值。

另外，通过输入L电平的使能信号EN，可使电容传感器电路15在如下状态下动作：第三电容电路CAP30的电容值比第二电容电路CAP20的电容值多了相当于电容器CAP0的电极间的介电体DE熔解前的电容值与介电体DE熔解后的电容值之差的一半的电容值。

如上所述，根据本实施例的电容传感器电路15，可在非测试模式及测试模式中进行校准动作及利用电容传感器电路15的电容增减的检测动作。

此外，本发明并不限定于所述实施方式。例如，在所述实施例1中，对异或门电路36包含NAND门电路及反相器的例子进行了说明，但也可使用其他逻辑门电路或元件来实现等效的构成。

另外，在所述实施例2中，对第二锁存电路LT2存储异或门电路36的一部分输出信号的例子进行了说明，但第二锁存电路LT2的电路构成并无特别限定。另外，也可构成为不使用锁存电路而使用其他时序电路来存储信号。

另外，在所述实施例3中，对使用电阻R0和电阻R1、二极管D0～二极管D3以及寄生电容来对电容传感器电路15实施防静电及防噪声的例子进行了说明。但是，也可构成为代替二极管而使用其他静电防护元件来实现防静电。另外，也可使用其他元件来构成噪声去除滤波器。

另外，在所述实施例4中，对通过在放大器电路30中追加反相器及NMOS晶体管来使PAD0及PAD1成为高阻抗状态的例子进行了说明，但也可使用其他元件来实现相同的构成。

另外，在所述实施例5中，对在半导体集成电路内的电容电路中使用电容器及NMOS晶体管的例子进行了说明，但电容器的种类并无特别限定。可使用NMOS电容器、金属绝缘体金属(Metal Insulator Metal，MIM)电容器、金属氧化物金属(Metal Oxide Metal，MOM)电容器等任何电容器。另外，也可使用其他元件来代替NMOS晶体管。

另外，在所述实施例6中，对在半导体集成电路内的电容电路中使用电容器及NMOS晶体管，且在对所述电容器及NMOS晶体管进行选择的电路中使用反相器及NAND门电路的例子进行了说明。但是，并不限于反相器及NAND门电路，也可使用其他逻辑门电路来构成。

另外，在所述实施例6中，对使用时钟信号控制电路、锁存电路、反相器、NAND门电路、NMOS晶体管及PMOS晶体管来构成校准电路CAL的例子进行了说明，但时钟信号控制电路或锁存电路的构成并无特别限定。另外，也可使用其他时序电路或逻辑门来代替反相器或NAND门电路。也可使用其他元件来代替NMOS晶体管及PMOS晶体管。

另外，在所述实施例7中，对利用切换电路来切换测试模式用的电容电路与非测试模式用的电容电路并在测试模式用电容电路中进行校准动作或电容变化的检测的例子进行了说明，但切换电路可为任何电路构成。另外，对在半导体集成电路内的电容电路中使用电容器及NMOS晶体管，且在对所述电容器及NMOS晶体管进行选择的电路中使用反相器及NOR门电路的例子进行了说明。但也可使用其他逻辑门电路来代替反相器及NOR门电路。

另外，在所述实施例8中，对如下例子进行了说明：在半导体集成电路内的电容电路中追加NAND门电路及反相器，对在校准过程中加上对应于电容变化量的电容值且在校准后删除所述对应于电容变化量的电容值的方法、与不在校准过程中加上对应于电容变化量的电容值而在校准后追加所述对应于电容变化量的电容值的方法进行切换，由此对电容增加的检测与电容减少的检测进行切换。但是，半导体集成电路内的电容电路的构成并不限于所述构成，也可使用其他逻辑门电路或元件来构成。

Claims (14)

1.一种电容传感器电路，其特征在于，具有：

电容变动电容器，对应于环境的变化而静电电容自第一电容变化为第二电容；

参考电容器，具有所述第一电容与所述第二电容之间的静电电容作为参考电容值；以及

放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述参考电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述参考电容值而变化，

所述放大器电路包括：

差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；

偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及

输出部，基于所述电位差信号输出所述二值的判定信号，

当根据所述电容变动电容器的静电电容的变化而成为所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异小于规定程度的状态时，所述输出部保持即将成为所述状态前的所述二值的判定信号并予以输出，所述偏压控制部使流至所述差动放大部的电流停止。

2.根据权利要求1所述的电容传感器电路，其特征在于，当成为所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异小于规定程度的状态时，所述偏压控制部通过对所述电容变动电容器及所述参考电容器进行放电，使流至所述差动放大部的电流停止。

3.根据权利要求1或2所述的电容传感器电路，其特征在于，所述输出部包括：

第一锁存电路，保持所述电位差信号，并基于所保持的所述电位差信号输出所述二值的判定信号；以及

第二锁存电路，保持所述偏压信号，并输出检测信号，所述检测信号表示所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异是否小于规定程度。

4.根据权利要求1至3任一项所述的电容传感器电路，其特征在于，

所述参考电容器设置于半导体集成电路的内部，

所述电容变动电容器设置于所述半导体集成电路的外部，

所述电容传感器电路包括：

第一焊垫，对所述电容变动电容器的一端与所述第一节点进行连接；

第一电阻，一端连接于所述第一节点，另一端经由所述第一焊垫连接于所述电容变动电容器的一端；

第二电阻，一端连接于所述第二节点，另一端连接于所述参考电容器的一端；

第二焊垫，连接于所述第二电阻的另一端；

第三焊垫，对所述参考电容器的另一端与所述电容变动电容器进行连接；

第一二极管部，包含连接于所述第一电阻的另一端与所述第一焊垫之间的至少一个二极管；以及

第二二极管部，包含连接于所述第二电阻的另一端与所述第二焊垫之间的至少一个二极管。

5.根据权利要求1至4任一项所述的电容传感器电路，其特征在于，

所述放大器电路对应于测试模式信号的供给，以所述第一节点及所述第二节点成为高阻抗状态的方式进行控制，并且对所述偏压信号生成部进行控制，以阻断所述差动放大部的动作电流。

6.一种电容传感器电路，其特征在于，具有：

电容变动电容器，对应于环境的变化而静电电容自第一电容变化为第二电容；

第一电容电路，包括多个电容器，且构成为能够选择性地变更静电电容的电容值；以及

放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述第一电容电路的电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述第一电容电路的电容值而变化，

所述放大器电路包括：

第一充电部，连接于所述第一节点，并对所述电容变动电容器进行充电；

第二充电部，连接于所述第二节点，并对所述第一电容电路的电容器进行充电；

差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；

偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及

输出部，基于所述电位差信号输出所述二值的判定信号，

所述第一电容电路基于电容值选择信号来切换所述多个电容器的各个与所述第二节点的连接及非连接，由此选择性地变更电容值。

7.根据权利要求6所述的电容传感器电路，其特征在于，

具有校准电路，所述校准电路执行所述放大器电路的校准，

所述校准电路在执行所述放大器电路的校准的校准期间，对所述第一电容电路供给第一微调信号以及第二微调信号，所述第一微调信号用以消除所述电容变动电容器的寄生电容，所述第二微调信号用以设定所述电容电路的电容值，

所述校准电路在所述校准期间之后的通常动作期间，对所述第一电容电路供给所述第二微调信号。

8.根据权利要求7所述的电容传感器电路，其特征在于，

具有存储部，所述存储部保存所述第二微调信号的数据值，

在所述电容传感器电路的电源接通后，所述校准电路自所述存储部读取所述数据值，并作为所述第一微调信号而予以输出。

9.根据权利要求6至8任一项所述的电容传感器电路，其特征在于，具有：

第二电容电路，包括多个电容器，且构成为能够选择性地变更电容值；

第三电容电路，包括多个电容器，且构成为能够选择性地变更电容值；以及

切换电路，接受用以对测试模式与非测试模式进行切换的切换信号的供给，并对应于所述切换信号来切换所述电容变动电容器、所述第一电容电路、所述第二电容电路及所述第三电容电路、与所述放大器电路之间的连接，

对应于表示向测试模式切换的所述切换信号，所述切换电路对所述第二电容电路与所述放大器电路之间、及所述第三电容电路与所述放大器电路之间进行连接，

对应于表示向非测试模式切换的所述切换信号，所述切换电路对所述电容变动电容器与所述放大器电路之间、及所述第一电容电路与所述放大器电路之间进行连接。

10.根据权利要求9所述的电容传感器电路，其特征在于，

在所述测试模式中，所述第一充电部对所述第二电容电路进行充电，且所述第二充电部对所述第三电容电路进行充电，

所述差动放大部对和所述第二电容电路与所述第三电容电路的电容差对应的电位差进行放大，

所述输出部输出与放大后的所述电位差对应的所述二值的判定信号。

11.根据权利要求9或10所述的电容传感器电路，其特征在于，

所述第一电容电路、所述第二电容电路及所述第三电容电路各自接受控制信号的供给，所述控制信号用以将所述放大器电路的动作设定为第一检测模式及第二检测模式的任一者，

在所述测试模式且为所述第一检测模式下，所述放大器电路以检测出所述电容变动电容器的电容值比所述第一电容电路的电容值减少的方式进行动作，

在所述测试模式且为所述第二检测模式下，所述放大器电路以检测出所述电容变动电容器的电容值比所述第一电容电路的电容值增加的方式进行动作。

12.根据权利要求11所述的电容传感器电路，其特征在于，在所述非测试模式且为所述第一检测模式下，所述放大器电路以检测出所述第二电容电路的电容值比所述第三电容电路的电容值减少的方式进行动作，

在所述非测试模式且为所述第二检测模式下，所述放大器电路以检测出所述第二电容电路的电容值比所述第三电容电路的电容值增加的方式进行动作。

13.一种半导体集成电路，与对应于环境的变化而静电电容自第一电容变化为第二电容的电容变动电容器电连接，且判定所述电容变动电容器的静电电容是否超过参考电容值而变化，所述半导体集成电路的特征在于，具有：

参考电容器，具有所述第一电容与所述第二电容之间的静电电容作为所述参考电容值；以及

放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述参考电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述参考电容值而变化，

所述放大器电路包括：

差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；

偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及

输出部，基于所述电位差信号输出所述二值的判定信号，

当根据所述电容变动电容器的静电电容的变化而成为所述第一节点的电位的上升度与所述第二节点的电位的上升度的差异小于规定程度的状态时，所述输出部保持即将成为所述状态前的所述二值的判定信号并予以输出，所述偏压控制部使流至所述差动放大部的电流停止。

14.一种半导体集成电路，与对应于环境的变化而静电电容自第一电容变化为第二电容的电容变动电容器电连接，且判定所述电容变动电容器的静电电容是否超过参考电容值而变化，所述半导体集成电路的特征在于，具有：

第一电容电路，包括多个电容器，且构成为能够选择性地变更作为所述参考电容值的静电电容；以及

放大器电路，对应于时钟信号而经由第一节点对所述电容变动电容器进行充电，并且经由第二节点对所述第一电容电路的电容器进行充电，并对所述第一节点的电位与所述第二节点的电位的电位差进行放大，基于放大后的所述电位差输出二值的判定信号，所述二值的判定信号表示所述电容变动电容器的静电电容是否超过所述第一电容电路的电容值而变化，

所述放大器电路包括：

第一充电部，连接于所述第一节点，并对所述电容变动电容器进行充电；

第二充电部，连接于所述第二节点，并对所述第一电容电路的电容器进行充电；

差动放大部，对所述第一节点的电位与所述第二节点的电位的电位差进行放大，生成表示放大后的所述电位差的电位差信号；

偏压控制部，对所述差动放大部供给偏压信号，并控制所述差动放大部的动作电流；以及

输出部，基于所述电位差信号输出所述二值的判定信号，

所述第一电容电路基于电容值选择信号来切换所述多个电容器的各个与所述第二节点的连接及非连接，由此选择性地变更静电电容。

Images