KR100647387B1 - 퓨즈 장치 - Google Patents

퓨즈 장치 Download PDF

Info

Publication number
KR100647387B1
KR100647387B1 KR1020050070979A KR20050070979A KR100647387B1 KR 100647387 B1 KR100647387 B1 KR 100647387B1 KR 1020050070979 A KR1020050070979 A KR 1020050070979A KR 20050070979 A KR20050070979 A KR 20050070979A KR 100647387 B1 KR100647387 B1 KR 100647387B1
Authority
KR
South Korea
Prior art keywords
fuse
output
signal
controlled
control signal
Prior art date
Application number
KR1020050070979A
Other languages
English (en)
Inventor
강병주
연은미
조진희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050070979A priority Critical patent/KR100647387B1/ko
Application granted granted Critical
Publication of KR100647387B1 publication Critical patent/KR100647387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/046—Fuses formed as printed circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 퓨즈 장치에 관한 것으로서, 보다 상세하게는 사용하지 않는 퓨즈의 전류소모를 제어하고, 피크전류 및 신호로딩을 최소화하여 디램의 전류소모를 최소화하고 동작속도를 향상시키는 기술을 개시한다. 이를 위해, 본 발명의 퓨즈 장치는, 퓨즈를 구비하고 퓨즈제어신호에 의해 제어되어 전원전압레벨 및 접지전압레벨을 선택적으로 구동하는 퓨즈부와, 상기 퓨즈부의 출력신호에 의해 제어되어 어드레스신호를 선택적으로 출력하되, 상기 퓨즈가 연결되어 있는 경우 출력제어신호에 의해 제어되어 상기 어드레스신호와 무관한 일정한 출력신호를 출력하는 출력선택부를 구비함을 특징으로 한다.

Description

퓨즈 장치{Fuse device}
도 1은 종래의 기술에 따른 퓨즈 장치의 구성도.
도 2는 도 1의 퓨즈 장치의 시물레이션도.
도 3는 본 발명의 제 1 실시예에 따른 퓨즈 장치의 구성도.
도 4은 본 발명의 제 2 실시예에 따른 퓨즈 장치의 구성도.
도 5는 본 발명의 제 3 실시예에 따른 퓨즈 장치의 구성도.
도 6는 본 발명의 제 4 실시예에 따른 퓨즈 장치의 구성도.
도 7은 본 발명의 제 5 실시예에 따른 퓨즈 장치의 구성도.
도 8은 본 발명의 실시예에 따른 출력제어신호 발생회로의 구성도.
도 9는 도 5 및 도 8의 퓨즈 장치의 시물레이션도.
도 10a 내지 도 10d는 도 1 내지 도 4의 퓨즈장치의 전류소모를 나타내는 그래프.
본 발명은 퓨즈 장치에 관한 것으로서, 보다 상세하게는 사용하지 않는 퓨즈의 전류소모를 제어하고, 피크전류 및 신호로딩을 최소화하여 디램의 전류소모를 최소화하고 동작속도를 향상시키는 기술이다.
일반적으로, 반도체 메모리 장치를 구성하고 있는 수많은 미세 셀 중에서 어느 한 개라도 결함이 발생하게 되면 그 반도체 메모리 장치는 제 기능을 수행할 수 없게 되므로 불량 셀을 다른 정상의 메모리 셀로 대체하는 리페어를 수행하여야 한다.
이와같은 리페어를 수행하기 위해 반도체 메모리 장치는 리페어 장치를 구비하고, 리페어 장치는 리페어를 수행하기 위해 불량 셀 여부를 판단하기 위한 퓨즈박스를 구비한다. 이때, 퓨즈박스는 복수개의 퓨즈를 구비하며 그 연결상태에 따라 불량셀의 어드레스 정보를 저장한다.
그 후, 외부 어드레스가 입력되면 반도체 메모리 장치는 외부 어드레스와 퓨즈박스의 불량셀의 어드레스 정보를 비교하여 일치하면 외부 어드레스에 해당하는 셀을 불량셀로 판단하고 다른 정상셀로 대체하도록 한다.
도 1은 종래의 기술에 따른 퓨즈 장치의 구성도이다.
종래의 퓨즈장치는 퓨즈부(10) 및 출력선택부(20)를 구비한다.
퓨즈부(10)는 퓨즈 F1, 엔모스 트랜지스터 NM1, NM2, 및 인버터 IV1를 구비한다.
퓨즈 F1와 엔모스 트랜지스터 NM1는 전원전압단 VDD과 접지전압단 VSS 사이에 직렬연결되고, 엔모스 트랜지스터 NM1는 퓨즈제어신호 FSS에 의해 제어되어 접지전압레벨을 노드 N1에 인가한다. 또한, 엔모스 트랜지스터 NM2는 엔모스 트랜지스터 NM1과 병렬로 연결되어 인버터 IV1의 출력신호에 의해 제어되어 접지전압레벨 을 인버터 IV1의 입력단에 인가한다. 여기서,퓨즈제어신호 FSS는 회로에 전원이 공급되면 하이레벨로 인에이블된 후 계속 로우레벨을 유지한다.
출력선택부(20)는 인버터 IV2 및 전송게이트 T1, T2를 구비한다. 인버터 IV2는 어드레스신호 BXARI를 반전하고, 전송게이트 T1, T2는 노드 N1의 신호 및 인버터 IV1의 출력신호에 의해 제어되어 어드레스신호 BXARI 및 인버터 IV2의 출력신호를 각각 선택적으로 출력한다.
상기와 같은 구성을 갖는 종래의 퓨즈 장치는 퓨즈 F1이 컷팅되지 않으면 노드 N1은 항상 하이레벨을 유지하여 전송게이트 T2가 턴온되어 어드레스신호 BXARI를 출력한다. 도 2는 도 1의 퓨즈장치의 시물레이션도로서, 어드레스신호 BXARI, 퓨즈제어신호 FSS 및 노드 N4의 출력신호의 타이밍도를 나타낸다.
이와같이, 종래의 퓨즈장치는 퓨즈 F1이 컷팅되지 않은 경우 전송게이트 T2가 항상 턴온되므로 토글링하는 어드레스신호 BXARI에 의해 출력신호 HITM가 토글링된다. 그에 따라, 퓨즈장치의 뒷단의 로드로 사용되는 트랜지스터(미도시)가 스위칭을 반복하게 되어 전류소모를 야기한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 별도의 출력제어신호를 이용하여 사용하지 않는 퓨즈의 전류소모를 제어하여 칩 전체 전류 소모를 감소시키는데 있다.
또한, 본 발명의 다른 목적은, 퓨즈의 동시 동작으로 발생하는 피크전류를 최소화하고 신호 로딩을 최소화하여 퓨즈 회로의 동작속도를 향상시키는데 있다.
상기 과제를 달성하기 위한 본 발명의 퓨즈 장치는, 퓨즈를 구비하고 퓨즈제어신호에 의해 제어되어 전원전압레벨 및 접지전압레벨을 선택적으로 구동하는 퓨즈부와, 상기 퓨즈부의 출력신호에 의해 제어되어 어드레스신호를 선택적으로 출력하되, 상기 퓨즈가 연결되어 있는 경우 출력제어신호에 의해 제어되어 상기 어드레스신호와 무관한 일정한 출력신호를 출력하는 출력선택부를 구비함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3는 본 발명의 제 1 실시예에 따른 퓨즈 장치의 구성도이다.
본 발명의 제 1 실시예에 따른 퓨즈 장치는 퓨즈부(100) 및 출력선택부(200)를 구비한다.
퓨즈부(100)는 구동부(110), 및 래치부(120)를 구비한다.
구동부(110)는 전원전압단 VDD과 접지전압단 VSS 사이에 퓨즈 F2와 피모스 트랜지스터 PM1와 엔모스 트랜지스터 NM3를 구비한다. 피모스 트랜지스터 PM1와 엔모스 트랜지스터 NM3는 퓨즈제어신호 FSS에 의해 제어되어 전원전압레벨 및 접지전압레벨을 선택적으로 구동한다.
래치부(120)는 구동부(110)의 출력신호를 래치한다. 이를 위해, 래치부(120)는 엔모스 트랜지스터 NM4 및 인버터 IV3를 구비한다. 엔모스 트랜지스터 NM4는 엔모스 트랜지스터 NM3과 병렬로 연결되고 인버터 IV3의 출력신호에 의해 제어되어 접지전압레벨을 인버터 IV3의 입력단에 인가한다. 인버터 IV3는 노드 N2의 전위를 반전한다.
출력선택부(200)는 출력제어부(210), 선택부(220), 및 인버터 IV4를 구비한다.
출력제어부(210)는 낸드게이트 ND1 및 인버터 IV4를 구비한다. 낸드게이트 ND1는 어드레스신호 BXAIR 및 출력제어신호 FET를 낸드연산한다. 선택부(220)는 노드 N2의 신호 및 인버터 IV3의 출력신호에 의해 제어되어 어드레스신호 BXAIR 및 인버터 IV4의 출력신호를 각각 선택적으로 출력하는 전송게이트 T3, T4를 구비한다.
이하, 상기와 같은 구성을 갖는 퓨즈장치의 동작을 설명하기로 한다.
먼저, 퓨즈 F2가 컷팅되는 경우 노드 N2에 로우레벨 신호가 인가되고 그에 따라 전송게이트 T3가 턴온되어 어드레스신호 BXARI를 출력한다.
반면에, 퓨즈 F2가 컷팅되지 않은 경우 퓨즈제어신호 FSS에 의해 피모스 트랜지스터 PM1가 턴온되어 노드 N2가 항상 하이레벨을 유지한다. 그에 따라, 전송게이트 T4가 항상 턴온되어 낸드게이트 ND1의 출력신호를 출력한다.
이때, 낸드게이트 ND1는 출력제어신호 FET가 로우레벨이면 어드레스신호 BXARI와 상관없이 일정한 로우레벨신호를 출력하므로 결국 출력신호 HITM는 로우레벨로 출력된다. 그에 따라, 뒷단의 트랜지스터(미도시)는 고정된 값을 가지게 되어 전류소모가 최소화된다.
도 4은 본 발명의 제 2 실시예에 따른 퓨즈 장치의 구성도이다.
본 발명의 제 2 실시예에 따른 퓨즈 장치는 퓨즈부(300)와 출력선택부(400)를 구비한다.
퓨즈부(300)의 구동부(310)는 전원전압단 VDD과 접지전압단 VSS 사이에 피모스 트랜지스터 PM2, 퓨즈 F3, 및 엔모스 트랜지스터 NM5를 직렬로 구비한다.
래치부(320)와 출력선택부(400)의 구성 및 그 작용은 도 3의 제 1 실시예와 유사하므로 그 구체적인 기재를 생략하기로 한다.
도 5는 본 발명의 제 3 실시예에 따른 퓨즈 장치의 구성도이다.
본 발명의 제 3 실시예에 따른 퓨즈 장치는 퓨즈부(500) 및 출력선택부(600)를 구비한다.
퓨즈부(500)는 구동부(510) 및 래치부(520)를 구비한다.
구동부(110)는 전원전압단 VDD과 접지전압단 VSS 사이에 직렬연결되는 피모스 트랜지스터 PM3, 퓨즈 F4, 및 엔모스 트랜지스터 NM7, NM8를 구비한다. 피모스 트랜지스터 PM3는 퓨즈제어신호 FSS에 의해 제어되어 전원전압레벨을 퓨즈 F4의 일측에 인가하고, 퓨즈 F4는 타측이 노드 N4에 접속된다. 엔모스 트랜지스터 NM7, NM8은 노드 N4와 접지전압단 사이에 직렬연결되고, 엔모스 트랜지스터 NM7는 퓨즈제어신호 FSS에 의해 제어되고, 엔모스 트랜지스터 NM8는 전원전압 VDD에 제어되어 접지전압레벨을 노드 N4에 인가한다. 이때, 엔모스 트랜지스터 NM8의 랭쓰(length)가 엔모스 트랜지스터 NM7보다 크게 설정하는 것이 바람직하다.
이때, 엔모스 트랜지스터 NM8는 퓨즈제어신호 FSS가 로우레벨에서 하이레벨로 천이할 때 노드 N4의 전위가 하이레벨에서 로우레벨로 방전되는 시간을 늦춰주 고 노드 N4의 전위가 급하게 로우레벨로 떨어지지 않도록 하여 전류소모를 방지한다.
또한, 엔모스 트랜지스터 NM8는 퓨즈제어신호 FSS가 하이레벨에서 로우레벨로 천이할 때 노드 N4의 전위가 로우레벨에서 하이레벨로 빨리 충전되도록 도와줌으로써 전류소모를 최소화한다.
한편, 래치부(520)는 구동부(510)의 출력신호를 래치한다. 이를 위해, 래치부(520)는 엔모스 트랜지스터 NM9 및 인버터 IV6를 구비한다. 엔모스 트랜지스터 NM9는 엔모스 트랜지스터 NM7, NM8과 병렬로 연결되고 인버터 IV6의 출력신호에 의해 제어되어 접지전압레벨을 인버터 IV6의 입력단에 인가한다. 인버터 IV6는 노드 N4의 전위를 반전한다.
출력선택부(600)는 출력제어부(610), 선택부(620)를 구비한다.
출력제어부(610)는 낸드게이트 ND3 및 인버터 IV7를 구비한다. 낸드게이트 ND3는 어드레스신호 BXAIR 및 출력제어신호 FET를 낸드연산한다. 인버터 IV7는 낸드게이트 ND3의 출력신호를 반전한다.
선택부(620)는 노드 N4의 신호 및 인버터 IV6의 출력신호에 의해 제어되어 인버터 IV7의 출력신호 및 낸드게이트 ND1의 출력신호를 각각 선택적으로 출력하는 전송게이트 T7, T8를 구비한다.
이와같이, 본 발명의 제 3 실시예에 따른 퓨즈장치는 구동부(510)의 엔모스 트랜지스터 NM7와 직렬연결되고 전원전압레벨에 의해 제어되는 엔모스 트랜지스터 NM8를 더 구비하여 노드 N4의 충방전을 제어함으로써 전류소모를 최소화한다. 또 한, 낸드게이트 ND3과 인버터 IV7을 구비하여 그 출력신호를 전송게이트 T7, T8에 전달함으로써 어드레스신호 BXARI의 신호로딩을 감소시킬 수 있다.
도 6는 본 발명의 제 4 실시예에 따른 퓨즈 장치의 구성도이다.
본 발명의 제 4 실시예에 따른 퓨즈장치는 퓨즈부(700)와 출력선택부(800)를 구비한다.
퓨즈부(700)의 구동부(710)는 전원전압단 VDD과 접지전압단 VSS 사이에 직렬연결되는 피모스 트랜지스터 PM4, 퓨즈 F5, 엔모스 트랜지스터 NM10, NM11를 구비한다. 이때, 피모스 트랜지스터 PM4 및 엔모스 트랜지스터 NM11는 퓨즈제어신호 FSS에 의해 제어되고 엔모스 트랜지스터 NM10는 전원전압레벨에 의해 제어된다. 이때, 엔모스 트랜지스터 NM10는 엔모스 트랜지스터 NM11에 의한 노드 N5의 전위의 충방전을 돕는다. 래치부(720) 및 출력선택부(800)의 구성 및 동작은 도 3~도 5와 동일하므로 그 구체적인 설명은 생략하기로 한다. 이때, 엔모스 트랜지스터 NM10의 랭쓰(length)가 엔모스 트랜지스터 NM11 보다 크게 설정하는 것이 바람직하다.
도 7은 본 발명의 제 5 실시예에 따른 퓨즈 장치의 구성도이다.
본 발명의 제 5 실시예에 따른 퓨즈 장치는 퓨즈부(900) 및 출력선택부(1000)를 구비한다.
퓨즈부(900)는 퓨즈 F6, 구동부(910), 및 래치부(920)를 구비한다.
이때, 퓨즈 F6와 구동부(910)는 전원전압단 VDD과 접지전압단 VSS 사이에 직렬연결되고, 구동부(910)는 노드 N6과 접지전압단 VSS 사이에 퓨즈제어신호 FSS에 의해 제어되는 엔모스 트랜지스터 NM13와 전원전압단에 그 게이트가 접속되는 엔모 스 트랜지스터 NM14를 구비한다. 이하, 래치부(920) 및 출력선택부(1000)는 도 3~ 도 6의 실시예와 동일하므로 구체적인 설명은 생략하기로 한다. 단, 엔모스 트랜지스터 NM14의 랭쓰(length)가 엔모스 트랜지스터 NM13보다 크게 설정하는 것이 바람직하다.
도 8은 본 발명의 실시예에 따른 출력제어신호 발생회로의 구성도이다.
출력제어신호 발생회로는 퓨즈제어신호 FSS에 의해 제어되어 출력제어신호 FET 및 퓨즈인에이블신호 FEB를 출력한다. 특히, 출력제어신호 발생회로는 퓨즈 F7이 컷팅되면 하이레벨의 출력제어신호 FET를 출력하고 퓨즈 F7이 연결되면 로우레벨의 출력제어신호 FET를 출력한다.
이를 위해, 출력제어신호 발생회로는 퓨즈구동부(1100), 래치부(1200), 및 출력구동부(1300)를 구비한다.
퓨즈구동부(1100)는 전원전압단 VDD과 접지전압단 VSS 사이에 퓨즈 F7, 피모스 트랜지스터 PM5, 및 엔모스 트랜지스터 NM16를 구비한다.
피모스 트랜지스터 PM5 및 엔모스 트랜지스터 NM16는 퓨즈제어신호 FSS에 의해 제어되어 전원전압레벨 및 접지전압레벨을 노드 N7에 인가한다. 래치부(1200)는 인버터 IV10 및 엔모스 트랜지스터 NM17를 구비한다. 인버터 IV10는 노드 N7의 전위를 반전하여 출력제어신호 FET를 출력하고, 엔모스 트랜지스터 NM17는 출력제어신호 FET에 의해 제어되어 접지전압레벨을 인버터 IV10의 입력단에 인가한다. 출력구동부(1300)는 인버터 IV11를 구비하여, 인버터 IV10의 출력을 구동하여 퓨즈인에이블신호 FEB를 출력한다. 추후, 퓨즈인에이블신호 FEB는 출력신호 HITM와 조합되 어 퓨즈셋트 인에이블 여부를 결정한다.
도 9는 도 5 및 도 8의 퓨즈 장치의 시물레이션도이다.
도 5의 퓨즈 장치의 퓨즈부(500)와 같이 구현하는 경우, 노드 N4의 전위가 종래의 도 2의 N1의 전위처럼 급격히 하강하지 않고 천천히 떨어짐을 알 수 있다. 여기서, 도 9는 도 5의 퓨즈장치의 시물레이션만을 도시하고 있으나, 도 6~도7의 시물레이션도 비슷하므로 그 개시를 생략하기로 한다.
도 10a 내지 도 10d는 도 1 내지 도 4의 퓨즈장치의 전류소모를 나타내는 그래프로서, 종래의 도 1의 전류소비량이 본 발명의 도 2~ 도4의 전류 소비량에 비해 훨씬 큼을 알 수 있다. 즉, 종래에 비하여 본 발명의 전류소비량이 줄어들었음을 알 수 있다.
이상에서 살펴본 바와 같이, 별도의 출력제어신호를 이용하여 사용하지 않는 퓨즈의 전류소모를 제어하여 칩 전체 전류 소모를 감소시키는데 효과가 있다.
또한, 퓨즈장치의 동시 동작시 발생하는 피크전류를 최소화하고 신호 로딩을 최소화하여 퓨즈 장치의 동작속도를 향상시켜 디램의 고속화 동작이 가능하도록 하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (32)

  1. 퓨즈를 구비하고 퓨즈제어신호에 의해 제어되어 전원전압레벨 및 접지전압레벨을 선택적으로 구동하는 퓨즈부; 및
    상기 퓨즈부의 출력신호에 의해 제어되어 어드레스신호를 선택적으로 출력하되, 상기 퓨즈가 연결되어 있는 경우 출력제어신호에 의해 제어되어 상기 어드레스신호와 무관한 일정한 출력신호를 출력하는 출력선택부를 구비함을 특징으로 하는 퓨즈 장치.
  2. 제 1항에 있어서, 상기 퓨즈부는,
    상기 퓨즈제어신호에 의해 제어되어 상기 퓨즈의 출력과 상기 접지전압레벨을 선택적으로 구동하는 구동부; 및
    상기 구동부의 출력을 일정 레벨로 래치하는 래치부를 구비함을 특징으로 하는 퓨즈 장치.
  3. 제 2항에 있어서, 상기 구동부는,
    일측이 전원전압단에 연결되는 상기 퓨즈;
    상기 퓨즈제어신호에 의해 제어되고 상기 퓨즈의 타측에 접속되는 제 1 스위칭소자; 및
    상기 퓨즈제어신호에 의해 제어되고 상기 접지전압단에 접속되는 제 2 스위 칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  4. 제 2항에 있어서, 상기 구동부는 상기 퓨즈제어신호에 의해 제어되는 CMOS 소자를 구비함을 특징으로 하는 퓨즈 장치.
  5. 제 2항에 있어서, 상기 래치부는,
    상기 구동부의 출력신호를 반전하는 반전수단; 및
    상기 반전수단의 출력신호에 의해 제어되어 상기 접지전압레벨을 상기 반전수단의 입력단에 인가하는 제 3 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  6. 제 5항에 있어서, 상기 출력선택부는,
    상기 출력제어신호에 따라 상기 어드레스신호를 출력하는 출력제어부; 및
    상기 래치부의 출력신호에 따라 상기 어드레스신호 및 상기 출력제어부의 출력을 선택적으로 출력하는 선택부를 구비함을 특징으로 하는 퓨즈 장치.
  7. 제 6항에 있어서, 상기 출력제어부는
    상기 어드레스신호 및 상기 출력제어신호를 논리연산하는 논리소자를 구비함을 특징으로 하는 퓨즈 장치.
  8. 제 6항에 있어서, 상기 선택부는,
    상기 래치부의 출력신호에 의해 제어되어 상기 어드레스신호를 선택적으로 출력하는 제 1 전송게이트; 및
    상기 래치부의 출력신호에 의해 제어되어 상기 출력제어부의 출력신호를 선택적으로 출력하는 제 2 전송게이트를 구비함을 특징으로 하는 퓨즈 장치.
  9. 제 2항에 있어서, 상기 구동부는,
    상기 퓨즈제어신호에 의해 제어되고 전원전압레벨을 출력단에 인가하는 제 1 스위칭소자;
    상기 제 1 스위칭소자의 출력단에 그 일측이 접속되는 상기 퓨즈;
    상기 퓨즈의 타측에 접속되고 상기 전원전압레벨에 의해 제어되는 제 2 스위칭소자; 및
    상기 제 2 스위칭소자와 접지전압단 사이에 구비되고, 상기 퓨즈제어신호에 의해 제어되어 상기 접지전압레벨을 상기 제 2 스위칭소자에 인가하는 제 3 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  10. 제 9항에 있어서, 상기 제 2 스위칭소자는 엔모스 트랜지스터임을 특징으로 하는 퓨즈 장치.
  11. 제 2항에 있어서, 상기 구동부는,
    상기 퓨즈제어신호에 의해 제어되고 상기 전원전압레벨을 출력단에 인가하는 제 1 스위칭소자;
    상기 제 1 스위칭소자의 출력단에 그 일측이 접속되는 상기 퓨즈;
    상기 퓨즈의 타측에 접속되고 상기 퓨즈제어신호에 의해 제어되는 제 2 스위칭소자; 및
    상기 제 2 스위칭소자와 접지전압단 사이에 구비되고, 상기 전원전압레벨에 의해 제어되어 상기 접지전압레벨을 상기 제 2 스위칭소자에 인가하는 제 3 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  12. 제 11항에 있어서, 상기 제 2 및 제 3 스위칭소자는 엔모스 트랜지스터임을 특징으로 하는 퓨즈 장치.
  13. 제 12에 있어서, 상기 제 3 스위칭소자의 랭쓰가 상기 제 2 스위칭소자의 랭쓰보다 크게 설정하는 것을 특징으로 하는 퓨즈 장치.
  14. 제 11항에 있어서, 상기 출력선택부는,
    상기 출력제어신호와 상기 어드레스신호를 논리조합하는 출력제어부; 및
    상기 래치부의 출력신호에 따라 상기 출력제어부의 출력신호를 선택적으로 출력하는 선택부를 구비함을 특징으로 하는 퓨즈 장치.
  15. 제 14항에 있어서, 상기 출력제어부는
    상기 어드레스신호 및 상기 출력제어신호를 논리연산하는 낸드게이트; 및
    상기 낸드게이트의 출력신호를 반전하는 반전수단을 구비함을 특징으로 하는 퓨즈 장치.
  16. 제 14항에 있어서, 상기 선택부는,
    상기 래치부의 출력신호에 의해 제어되어 상기 반전수단의 출력신호를 선택적으로 출력하는 제 1 전송게이트; 및
    상기 래치부의 출력신호에 의해 제어되어 상기 낸드게이트의 출력신호를 선택적으로 출력하는 제 2 전송게이트를 구비함을 특징으로 하는 퓨즈 장치.
  17. 제 2항에 있어서, 상기 구동부는,
    상기 퓨즈제어신호에 의해 제어되고 상기 전원전압레벨을 출력단에 인가하는 제 1 스위칭소자;
    상기 제 1 스위칭소자의 출력단에 그 일측이 접속되는 상기 퓨즈;
    상기 퓨즈의 타측에 접속되고 상기 전원전압레벨에 의해 제어되는 제 2 스위칭소자; 및
    상기 제 2 스위칭소자와 접지전압단 사이에 구비되고, 상기 퓨즈제어신호에 의해 제어되어 상기 접지전압레벨을 상기 제 2 스위칭소자에 인가하는 제 3 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  18. 제 17항에 있어서, 상기 제 2 및 제 3 스위칭소자는 엔모스 트랜지스터임을 특징으로 하는 퓨즈 장치.
  19. 제 18항에 있어서, 상기 제 2 스위칭소자의 랭쓰가 상기 제 3 스위칭소자의 랭쓰보다 크게 설정하는 것을 특징으로 하는 퓨즈 장치.
  20. 제 17항에 있어서, 상기 출력선택부는,
    상기 출력제어신호와 상기 어드레스신호를 논리조합하는 출력제어부; 및
    상기 래치부의 출력신호에 따라 상기 출력제어부의 출력신호를 선택적으로 출력하는 선택부를 구비함을 특징으로 하는 퓨즈 장치.
  21. 제 20항에 있어서, 상기 출력제어부는
    상기 어드레스신호 및 상기 출력제어신호를 논리연산하는 낸드게이트; 및
    상기 낸드게이트의 출력신호를 반전하는 반전수단을 구비함을 특징으로 하는 퓨즈 장치.
  22. 제 21항에 있어서, 상기 선택부는,
    상기 래치부의 출력신호에 의해 제어되어 상기 반전수단의 출력신호를 선택적으로 출력하는 제 1 전송게이트; 및
    상기 래치부의 출력신호에 의해 제어되어 상기 낸드게이트의 출력신호를 선 택적으로 출력하는 제 2 전송게이트를 구비함을 특징으로 하는 퓨즈 장치.
  23. 제 2항에 있어서, 상기 구동부는,
    일측이 전원전압단에 접속되는 상기 퓨즈;
    상기 퓨즈의 타측에 접속되고, 상기 퓨즈제어신호에 의해 제어되는 제 1 스위칭소자; 및
    상기 전원전압레벨에 의해 제어되어 상기 접지전압레벨을 상기 제 1 스위칭소자에 인가하는 제 2 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  24. 제 23항에 있어서, 상기 제 1 및 제 2 스위칭소자는 엔모스 트랜지스터임을 특징으로 하는 퓨즈 장치.
  25. 제 24항에 있어서, 상기 제 2 스위칭소자의 랭쓰가 상기 제 1 스위칭소자의 랭쓰보다 크게 설정하는 것을 특징으로 하는 퓨즈 장치.
  26. 제 23항에 있어서, 상기 출력선택부는,
    상기 출력제어신호와 상기 어드레스신호를 논리조합하는 출력제어부; 및
    상기 래치부의 출력신호에 따라 상기 출력제어부의 출력신호를 선택적으로 출력하는 선택부를 구비함을 특징으로 하는 퓨즈 장치.
  27. 제 23항에 있어서, 상기 출력제어부는
    상기 어드레스신호 및 상기 출력제어신호를 논리연산하는 낸드게이트; 및
    상기 낸드게이트의 출력신호를 반전하는 반전수단을 구비함을 특징으로 하는 퓨즈 장치.
  28. 제 27항에 있어서, 상기 선택부는,
    상기 래치부의 출력신호에 의해 제어되어 상기 반전수단의 출력신호를 선택적으로 출력하는 제 1 전송게이트; 및
    상기 래치부의 출력신호에 의해 제어되어 상기 낸드게이트의 출력신호를 선택적으로 출력하는 제 2 전송게이트를 구비함을 특징으로 하는 퓨즈 장치.
  29. 제 1항에 있어서,
    상기 퓨즈제어신호에 의해 제어되어 상기 출력제어신호 및 퓨즈인에이블신호를 출력하는 출력제어신호 발생회로를 더 구비함을 특징으로 하는 퓨즈 장치.
  30. 제 29항에 있어서, 상기 출력제어신호 발생회로는,
    퓨즈의 컷팅여부 및 상기 퓨즈제어신호에 따라 상기 전원전압레벨 및 상기 접지전압레벨을 구동하는 퓨즈구동부;
    상기 퓨즈구동부의 출력신호를 래치하여 상기 출력제어신호를 출력하는 래치부; 및
    상기 래치부의 출력신호를 구동하여 상기 퓨즈인에이블신호를 출력하는 구동부를 구비함을 특징으로 하는 퓨즈 장치.
  31. 제 30항에 있어서, 상기 퓨즈구동부는,
    일측이 전원전압단에 연결되는 상기 퓨즈;
    상기 퓨즈제어신호에 의해 제어되고 상기 퓨즈의 타측에 접속되는 제 1 스위칭소자; 및
    상기 퓨즈제어신호에 의해 제어되고 상기 접지전압단에 접속되는 제 2 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
  32. 제 30항에 있어서, 상기 래치부는,
    상기 퓨즈구동부의 출력신호를 반전하는 반전수단; 및
    상기 반전수단의 출력신호에 의해 제어되어 상기 접지전압레벨을 상기 반전수단의 입력단에 인가하는 제 3 스위칭소자를 구비함을 특징으로 하는 퓨즈 장치.
KR1020050070979A 2005-08-03 2005-08-03 퓨즈 장치 KR100647387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050070979A KR100647387B1 (ko) 2005-08-03 2005-08-03 퓨즈 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070979A KR100647387B1 (ko) 2005-08-03 2005-08-03 퓨즈 장치

Publications (1)

Publication Number Publication Date
KR100647387B1 true KR100647387B1 (ko) 2006-11-23

Family

ID=37712848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070979A KR100647387B1 (ko) 2005-08-03 2005-08-03 퓨즈 장치

Country Status (1)

Country Link
KR (1) KR100647387B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051419A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리 장치의 로우 리던던시 회로
KR19980029256A (ko) * 1996-10-25 1998-07-25 김광호 리던던트 프리디코더
JPH1116386A (ja) 1997-06-24 1999-01-22 Oki Micro Design Miyazaki:Kk 半導体集積回路
KR19990081106A (ko) * 1998-04-25 1999-11-15 김영환 메모리 블록 선택 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051419A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리 장치의 로우 리던던시 회로
KR19980029256A (ko) * 1996-10-25 1998-07-25 김광호 리던던트 프리디코더
JPH1116386A (ja) 1997-06-24 1999-01-22 Oki Micro Design Miyazaki:Kk 半導体集積回路
KR19990081106A (ko) * 1998-04-25 1999-11-15 김영환 메모리 블록 선택 회로

Similar Documents

Publication Publication Date Title
KR100923818B1 (ko) 퓨즈 회로와 이를 구비한 플래시 메모리 소자
JP5246123B2 (ja) 半導体記憶装置、半導体装置及び電子機器
US8427869B2 (en) Voltage switch circuit and nonvolatile memory device using the same
JP5209083B2 (ja) 半導体装置
JP2011222114A (ja) 不揮発性メモリ素子
KR20190103008A (ko) 레벨 시프터 및 반도체 장치
KR100624287B1 (ko) 낸드 플래시 메모리 소자의 리던던시 회로
KR20140139265A (ko) 블록 선택 회로 및 이를 포함하는 반도체 장치
KR100824777B1 (ko) 로우 경로와 칼럼 경로에 대해 다른 초기화 시점을 가지는반도체 메모리 장치 및 반도체 메모리 장치의 초기화 방법
KR100647387B1 (ko) 퓨즈 장치
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
JP2009076169A (ja) 半導体記憶装置
US20110128068A1 (en) Fuse circuit and operation method thereof
KR100307562B1 (ko) 반도체 메모리 회로
KR100907018B1 (ko) 라이트 제어 회로를 포함하는 반도체 집적 회로
KR101098425B1 (ko) 블록 선택 회로 및 이를 구비한 불휘발성 메모리 소자
US5892711A (en) Sector protection circuit for a flash memory device
KR100752645B1 (ko) 누설 전류 패스를 차단할 수 있는 퓨즈 회로
JP4593089B2 (ja) フラッシュメモリ素子におけるトリムビット信号生成回路
KR101556016B1 (ko) 전원 절약 모드를 갖는 반도체 메모리 장치
JP4443315B2 (ja) データ出力バッファ及びこれを用いた半導体メモリ装置
KR100761371B1 (ko) 액티브 드라이버
KR19990011067A (ko) 리던던시 회로 및 이를 구비하는 반도체장치
KR20120126435A (ko) 전류 제어 장치
KR100592777B1 (ko) 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee