CN111416598A - 控制电路、半导体装置以及电路装置 - Google Patents

控制电路、半导体装置以及电路装置 Download PDF

Info

Publication number
CN111416598A
CN111416598A CN201911177889.XA CN201911177889A CN111416598A CN 111416598 A CN111416598 A CN 111416598A CN 201911177889 A CN201911177889 A CN 201911177889A CN 111416598 A CN111416598 A CN 111416598A
Authority
CN
China
Prior art keywords
gate
emitter
control circuit
collector
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911177889.XA
Other languages
English (en)
Inventor
坂野竜则
高尾和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111416598A publication Critical patent/CN111416598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供能够抑制损耗的控制电路、半导体装置及电路装置。根据实施方式，控制电路与包括RC‑IGBT的第一元件的元件部连接。第一元件包括第一栅极、第一其它栅极、第一集电极及第一发射极。控制电路实施第一动作及第二动作。在第一动作的至少一部分中，控制电路使第一电流从第一集电极向第一发射极流动。在第二动作的至少一部分中，控制电路使第二电流从第一发射极向第一集电极流动。控制电路在第二动作中，将第一脉冲供给到第一栅极，将第一其它脉冲供给到第一其它栅极。第一脉冲具有第一开始时刻及第一结束时刻。第一其它脉冲具有与第一开始时刻不同的第一其它开始时刻以及与第一结束时刻不同的第一其它结束时刻中的至少任意时刻。

Description

控制电路、半导体装置以及电路装置
本申请基于日本专利申请2019-000103(申请日2019年1月4日)，从该申请享受优先权。本申请通过参照该申请而包括该申请的全部内容。
技术领域
本发明的实施方式涉及控制电路、半导体装置及电路装置。
背景技术
例如IGBT(insulated gate bipolar transistor，绝缘栅双极型晶体管)等半导体装置被用于电力变换电路等。期望能够抑制半导体装置中的损耗的控制电路及电气电路。
发明内容
本发明的实施方式提供能够抑制损耗的控制电路、半导体装置及电路装置。
解决技术问题的技术方案
根据本发明的实施方式，控制电路与包括RC-IGBT的第一元件的元件部连接。所述第一元件包括第一栅极、第一其它栅极、第一集电极及第一发射极。所述控制电路实施第一动作及第二动作。在所述第一动作的至少一部分中，所述控制电路使第一电流从所述第一集电极向所述第一发射极流动。在所述第二动作的至少一部分中，所述控制电路使第二电流从所述第一发射极向所述第一集电极流动。所述控制电路在所述第二动作中，将第一脉冲供给到所述第一栅极，并将第一其它脉冲供给到所述第一其它栅极。所述第一脉冲具有第一开始时刻及第一结束时刻。所述第一其它脉冲具有与所述第一开始时刻不同的第一其它开始时刻以及与所述第一结束时刻不同的第一其它结束时刻中的至少任意时刻。
根据上述结构的半导体装置，能提供能够抑制损耗的控制电路、半导体装置及电路装置。
附图说明
图1(a)及图1(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的示意图。
图2(a)～图2(d)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图3(a)及图3(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图4(a)及图4(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图5(a)及图5(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图6(a)及图6(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图7是举例说明第一实施方式的半导体装置的示意性剖视图。
图8(a)～图8(d)是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
图9(a)～图9(d)是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
图10(a)及图10(b)是举例说明第二实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图11是举例说明第二实施方式的半导体装置的示意性剖视图。
图12是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
图13(a)～图13(d)是举例说明第三实施方式的控制电路、半导体装置及电路装置的示意图。
图14(a)～图14(d)是举例说明第三实施方式的控制电路、半导体装置及电路装置的示意图。
图15(a)～图15(c)是举例说明第三实施方式的控制电路、半导体装置及电路装置中的动作的示意图。
图16是举例说明第三实施方式的半导体装置的示意性剖视图。
图17是举例说明第三实施方式的半导体装置的示意性剖视图。
图18(a)及图18(b)是举例说明第三实施方式的控制电路及电路装置中的动作的示意图。
附图标记
60…元件部，65…三相电动机，68…半导体装置，70…控制电路，75…控制电路，78…电源，110、120、121、130…电路装置，C1～C4…第一～第四集电极，D1～D4…第一～第四其它栅极，DM…二极管模式，DP1～DP4…第一～第四其它脉冲，E1～E4…第一～第四发射极，G1～G4…第一～第四栅极，GP1～GP4…第一～第四脉冲，I1～I4…第一～第四电流，ILE…电流，IM…IGBT模式，Ia1～Ia4…第一绝缘区域，Ib1～Ib4…第二绝缘区域，L1、L2…第一、第二端部，LE…负载，OP1～OP4…第一～第四动作，PP1、PP2…第一、第二极性动作，Q1～Q4…第一～第四元件，Q1A、Q1B…第一元件，Q2A、Q2B…第二元件，S1～S4…第一～第四开关，SM1～SM4…半导体部，Sa1～Sa4…第一半导体区域，Sb1～Sb4…第二半导体区域，Sc1～Sc4…第三半导体区域，Sd1～Sd4…第四半导体区域，Sf1～Sf4…半导体区域，T24、T32…时刻，VG1～VG4…第一～第四栅极电压，T24、T31…转移时刻，TD1～TD4…第一～第四其它栅极端子，TG1～TG4…第一～第四栅极端子，VD1～VD4…第一～第四其它栅极电压，Vcc、Vdd、Vss…电压，cp1～cp4…第一～第四路径，ed1～ed4…第一～第四其它结束时刻，eg1～eg4…第一～第四结束时刻，p1～p4…第一部分区域，q1～q4…第二部分区域，sd1～sd4…第一～第四其它开始时刻，sg1～sg4…第一～第四开始时刻，td…死区期间，tm…时间
具体实施方式
以下参照附图对本发明的各实施方式进行说明。
附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小比例等不一定与实际相同。即使在表示相同部分的情况下，随着附图的不同而相互的尺寸、比例有时也表示得不同。
在本申请说明书和各附图中，对与在先附图中已经说明的要素同样的要素标注相同的附图标记并适当省略详细说明。
(第一实施方式)
图1(a)及图1(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的示意图。
本实施方式的电路装置110包括半导体装置68及控制电路70。电路装置110还可以包括电源78。
半导体装置68包括元件部60。元件部60包括第一元件Q1。电源78例如向元件部60供给电力。
第一元件Q1包括第一栅极G1、第一其它栅极D1、第一集电极C1及第一发射极E1。第一元件Q1为例如RC-IGBT(Reverse-conducting insulated gate bipolar transistor，反向导通绝缘栅双极型晶体管)。第一元件Q1的构造的例子将在后说明。
例如，负载LE与电路装置110的半导体装置68连接。例如，负载LE的第一端部L1与第一发射极E1电连接。例如，负载LE的第二端部L2和第一集电极C1与电源78连接。电源78例如在第二端部L2与第一集电极C1之间施加电压Vdd。
例如，第一元件Q1包括第一栅极端子TG1及第一其它栅极端子TD1。第一栅极端子TG1与第一栅极G1电连接。第一其它栅极端子TD1与第一其它栅极D1电连接。
控制电路70与元件部60(例如，第一元件Q1)连接。控制电路70例如控制第一栅极G1及第一其它栅极D1的电位。由此，第一元件Q1进行开关动作。
在该例子中，控制电路70的控制部75经由第一栅极端子TG1与第一栅极G1电连接。另一方面，在该例子中，设置有第一开关S1。第一开关S1切换控制电路70的控制部75与第一其它栅极端子TD1之间的连接。
控制电路70实施第一动作OP1及第二动作OP2。图1(a)与第一动作OP1对应。图1(b)与第二动作OP2对应。
例如，如图1(a)所示，在第一动作OP1中，通过第一开关S1的动作，第一其它栅极端子TD1(第一其它栅极D1)与第一发射极E1电连接。例如，在第二动作OP2中，通过第一开关S1的动作，控制电路70的控制部75与第一其它栅极端子TD1(第一其它栅极D1)电连接。第一开关S1可以被包括于控制电路70。第一开关S1可以被包括于元件部60。
以下，对控制电路70的动作的例子进行说明。控制电路70的动作与电路装置110中的动作对应。在以下的例子中，除了第一动作OP1及第二动作OP2之外，还进行第三动作OP3及第四动作OP4。
图2(a)～图2(d)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
图2(a)～图2(d)分别与第一动作OP1、第三动作OP3、第四动作OP4及第二动作OP2对应。在这些图中，省略了控制电路70及开关等。
如图2(a)所示，在第一动作OP1的至少一部分中，控制电路70使第一电流I1从第一集电极C1向第一发射极E1流动。第一电流I1从负载LE的第一端部L1朝向第二端部L2流动。
如图2(d)所示，在第二动作OP2的至少一部分中，控制电路70使第二电流I2从第一发射极E1向第一集电极C1流动。第二电流I2从负载LE的第二端部L2朝向第一端部L1流动。
如图2(b)及图2(c)所示，在该例中，在第三动作OP3及第四动作OP4中，控制电路70将第一元件Q1设为断开(OFF)状态。
例如，控制电路70也可以进行包括第一动作OP1及第三动作OP3的第一极性动作和包括第四动作OP4及第二动作OP2的第二极性动作。
在第一动作OP1中，第一元件Q1为IGBT模式IM。在第二动作OP2中，第一元件Q1为例如二极管模式DM。
在实施方式中，在第一动作OP1中，在第二电流I2从第一发射极E1向第一集电极C1流动的二极管模式DM中，相互独立地控制第一栅极G1的电位和第一其它栅极D1的电位。
图3(a)及图3(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
这些图的横轴与时间tm对应。这些图的纵轴是第一栅极G1的电压(第一栅极电压VG1)或第一其它栅极D1的电压(第一其它栅极电压VD1)。
如图3(a)所示，例如，在第一极性动作PP1中，交替地重复实施第一动作OP1及第三动作OP3。在第一动作OP1中，第一元件Q1为IGBT模式IM。在第一动作OP1中，第一栅极电压VG1是高电压。在第三动作OP3中，第一栅极电压VG1为低电压。低电压低于高电压。高电压为例如+15V。低电压为例如－15V。在第三动作OP3中，第一元件Q1为断开状态。
另一方面，如已经说明的那样，在第一动作OP1中，第一其它栅极电压VD1例如与第一发射极E1电连接。在第三动作OP3中，第一其它栅极电压VD1也可以与例如第一发射极E1电连接。在第一动作OP1及第三动作OP3中，第一其它栅极电压VD1为例如接地电位。
如图3(b)所示，例如，在第二极性动作PP2中，交替地重复实施第二动作OP2及第四动作OP4。在第二动作OP2中，第一元件Q1为二极管模式DM。在第四动作OP4中，第一元件Q1为断开状态。在断开状态下，第一栅极电压VG1及第一其它栅极电压VD1为低电压(例如－15V)。
在二极管模式DM的第二动作OP2中，对第一栅极电压VG1及第一其它栅极电压VD1分别施加脉冲(例如+15V等的高电压)。由此，例如进行电子的抽出。
在实施方式中，在二极管模式DM的第二动作OP2中，对第一栅极电压VG1及第一其它栅极电压VD1分别供给独立的脉冲。脉冲的高度为例如高电压(例如+15V)。这些脉冲具有相互独立的开始时刻及结束时刻。
这样，控制电路70在第二动作OP2中将第一脉冲GP1供给到第一栅极G1，并将第一其它脉冲DP1供给到第一其它栅极D1。第一脉冲GP1具有第一开始时刻sg1及第一结束时刻eg1。第一其它脉冲DP1具有与第一开始时刻sg1不同的第一其它开始时刻sd1及与第一结束时刻eg1不同的第一其它结束时刻ed1中的至少任意时刻。
由此，如以下说明的那样，能提供能够抑制损耗的控制电路、半导体装置及电路装置。
考虑在第一动作OP1及第二动作OP2这两者中将第一其它栅极D1与第一发射极E1电连接的参考例。在第一动作OP1中，第一栅极G1作为栅极而工作，第一其它栅极D1不作为栅极而工作。因此，栅极电容能够维持得小，其结果是得到快的开关速度。在该情况下，在第二动作OP2中，由于沟道(channel)数少，所以损耗降低量少。
在该参考例中，若增加第一其它栅极D1的数量，则沟道数增加，因此能够增多第二动作OP2中的损耗降低量。然而，栅极电容变大，其结果是开关速度变慢。
在实施方式中，在第一动作OP1中，第一其它栅极D1与第一发射极E1电连接，不作为栅极而工作。因此，栅极电容能够维持得低。而且，在第二动作OP2中，通过对第一栅极G1及第一其它栅极D1施加栅极脉冲，从而沟道数增加。由此能够增多损耗降低量。
而且，在实施方式中，对第一栅极G1及第一其它栅极D1施加相互独立的不同的脉冲(第一脉冲GP1及第一其它脉冲DP1)。由此，能够以适合于该元件的高效率降低损耗。
将从栅极脉冲的结束时刻(在图3(b)的例子中为第一结束时刻eg1)到从第二动作OP2向第四动作OP4的转移时刻T24为止的期间设为死区期间td。通常，优选死区期间td为短。由此，能够更有效地降低损耗。例如，在第二动作OP2中，在对第一栅极G1及第一其它栅极D1这两者施加相同的栅极脉冲的情况下，如果过度缩短死区期间td，则容易发生短路，例如有时元件会损坏。
对第一栅极G1及第一其它栅极D1施加相互独立的不同的脉冲，使例如第一其它结束时刻ed1与第一结束时刻eg1不同，由此变得易于抑制短路。变得易于抑制元件的损坏。
例如，通过使第一其它开始时刻sd1与第一开始时刻sg1不同，先从开关速度快的栅极(例如第一栅极G1)开始电子的抽出。然后，从开关速度慢的栅极(例如第一其它栅极D1)追加进行电子的抽出。通过这样的动作，迅速开始电子的抽出，而且电子抽出的量增加。由此，能够更高效地降低损耗。根据实施方式，能提供能够抑制损耗的控制电路、半导体装置及电路装置。
在该例中，第一其它开始时刻sd1比第一开始时刻sg1靠前。第一其它结束时刻ed1比第一结束时刻eg1靠前。如后所述，这些前后关系可以根据第一元件Q1的特性及动作条件等进行变更。
在实施方式中，第一栅极G1和第一其它栅极D1中的至少任意栅极也可以设置多个。第一栅极G1的数量也可以与第一其它栅极D1的数量不同。
例如，第一栅极G1的数量小于第一其它栅极D1的数量。由此，得到快的开关速度。
如后所述，也可以例如基于第一栅极G1的数量与第一其它栅极D1的数量之差，确定第一其它开始时刻sd1与第一开始时刻sg1的前后关系及第一其它结束时刻ed1与第一结束时刻eg1的前后关系。
图4(a)、图4(b)、图5(a)、图5(b)、图6(a)及图6(b)是举例说明第一实施方式的控制电路、半导体装置及电路装置的动作的示意图。
这些图的横轴与时间tm对应。这些图的纵轴是第一栅极G1的电压(第一栅极电压VG1)或第一其它栅极D1的电压(第一其它栅极电压VD1)。图4(a)～图6(a)与第一动作OP1对应。图4(b)～图6(b)与第二动作OP2对应。
在图4(b)所示的例子中，第一其它开始时刻sd1比第一开始时刻sg1靠前，第一其它结束时刻ed1比第一结束时刻eg1靠后。在该情况下，死区期间td由第一其它结束时刻ed1决定。
在图5(b)所示的例子中，第一其它开始时刻sd1比第一开始时刻sg1靠后，第一其它结束时刻ed1比第一结束时刻eg1靠前。
在图6(b)所示的例子中，第一其它开始时刻sd1比第一开始时刻sg1靠后，第一其它结束时刻ed1比第一结束时刻eg1靠后。
以下对第一元件Q1的例子进行说明。
图7是举例说明第一实施方式的半导体装置的示意性剖视图。
如图7所示，半导体装置68包括元件部60。元件部60包括第一元件Q1。第一元件Q1除了第一栅极G1、第一其它栅极D1、第一集电极C1及第一发射极E1之外，还包括半导体部SM1、第一绝缘区域Ia1及第二绝缘区域Ib1。第一元件Q1也可以包括第一栅极端子TG1及第一其它栅极端子TD1。如已经说明的那样，第一栅极端子TG1与第一栅极G1电连接。第一其它栅极端子TD1与第一其它栅极D1电连接。
半导体部SM1包括第一半导体区域Sa1、第二半导体区域Sb1、第三半导体区域Sc1及第四半导体区域Sd1。
第一半导体区域Sa1在从第一集电极C1向第一发射极E1的第一方向上设置于第一集电极C1与第一发射极E1之间。第一半导体区域Sa1为第一导电类型。
将第一方向设为Z轴方向。将与Z轴方向垂直的一个方向设为X轴方向。将与Z轴方向及X轴方向垂直的方向设为Y轴方向。
第二半导体区域Sb1与第一发射极E1电连接。第二半导体区域Sb1为第一导电类型。
第三半导体区域Sc1在第一方向(Z轴方向)上设置于第一半导体区域Sa1与第二半导体区域Sb1之间。第三半导体区域Sc1为第二导电类型。
第一导电类型是n型及p型中的一种。第二导电类型是n型和p型中的另一种。以下，设第一导电类型为n型，设第二导电类型为p型。
第四半导体区域Sd1设置于第一半导体区域Sa1与第一集电极C1之间。第四半导体区域Sd1包括第一导电类型的多个第一部分区域p1和第二导电类型的多个第二部分区域q1。多个第一部分区域p1及多个第二部分区域q1在与第一方向交叉的方向上交替设置。与第一方向交叉的该方向为例如X轴方向。与第一方向交叉的该方向可以是沿着X-Y平面的任意方向。
在第一方向(Z轴方向)上，在第一栅极G1与第四半导体区域Sd1之间存在第一半导体区域Sa1的一部分。从第一栅极G1向第三半导体区域Sc1的方向沿着与第一方向交叉的第二方向(例如X轴方向)。从第一栅极G1的底部向第一半导体区域Sa1的一部分的方向沿着第二方向(例如X轴方向)。
在第一方向(Z轴方向)上，在第一其它栅极D1与第四半导体区域Sd1之间存在第一半导体区域Sa1的另一部分。从第一其它栅极D1向第三半导体区域Sc1的方向沿着第二方向(例如X轴方向)。
第一绝缘区域Ia1设置于第一栅极G1与半导体部SM1之间以及第一栅极G1与第一发射极E1之间。第一绝缘区域Ia1使第一栅极G1与半导体部SM1相互绝缘。第一绝缘区域Ia1使第一栅极G1与第一发射极E1相互绝缘。
第二绝缘区域Ib1设置于第一其它栅极D1与半导体部SM1之间以及第一其它栅极D1与第一发射极E1之间。第二绝缘区域Ib1使第一其它栅极D1与半导体部SM1相互绝缘。第二绝缘区域Ib1使第一其它栅极D1与第一发射极E1相互绝缘。
通过这样的构造得到RC-IGBT。
在该例中，半导体部SM1还包括半导体区域Sf1。
半导体区域Sf1在第一方向(Z轴方向)上设置于第四半导体区域Sd1与第一半导体区域Sa1之间。半导体区域Sf1为第一导电类型(例如n型)。
在一个例子中，多个第二部分区域q1中的第二导电类型的杂质浓度比第三半导体区域Sc1中的第二导电类型的杂质浓度高。多个第二部分区域q1为例如p+层，第三半导体区域Sc1为p层。
在一个例子中，半导体区域Sf1中的第一导电类型的杂质浓度在第一部分区域p1中的第一导电类型的杂质浓度与第一半导体区域Sa1中的第一导电类型的杂质浓度之间。例如，第一半导体区域Sa1为n-层。第二半导体区域Sb1为n+层。第一部分区域p1为例如n+层。半导体区域Sf1为n层。
第一半导体区域Sa1为例如漂移区域。第二半导体区域Sb1为例如源极接触区域。第三半导体区域Sc1为例如体区域。半导体区域Sf1是场停止区域。
(第二实施方式)
图8(a)～图8(d)是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
本实施方式的电路装置120包括半导体装置68及控制电路70。电路装置120还可以包括电源78。这些图与控制电路70实施的第一～第四动作OP1～OP4对应。如这些图所示，在该例中，半导体装置68中包括的元件部60除了第一元件Q1之外，还包括第二元件Q2。第二元件Q2为例如RC-IGBT。
为了易于观察附图，在这些图中适当省略了控制电路70的控制部75与第一元件Q1电连接的一部分及控制电路70的控制部75与第二元件Q2电连接的一部分。
第二元件Q2包括第二栅极G2、第二其它栅极D2、第二集电极C2及第二发射极E2。第一元件Q1的第一发射极E1与第二集电极C2电连接。第一发射极E1与负载LE的第一端部L1及第二集电极C2电连接。在第一集电极C1与负载的第二端部L2之间施加电压Vdd。在第二端部L2与第二发射极E2之间施加电压Vss。电压Vdd及电压Vss例如由电源78供给。
如已经说明的那样，如图8(a)所示，在第一动作OP1中，第一其它栅极D1通过第一开关S1与第一发射极E1电连接。如图8(d)所示，在第二动作OP2中，第一其它栅极D1通过第一开关S1与控制电路70的控制部75电连接。
可以设置第二开关S2。通过第二开关S2，第二其它栅极D2具有与第二发射极E2电连接的状态(参照图8(c))或者与控制电路70(控制部75)电连接的状态(参照图8(b))。第二开关S2可以被包括于控制电路70。第二开关S2可以被包括于元件部60。
如已经说明的那样，在第三动作OP3及第四动作OP4中，第一元件Q1为断开状态。在该例中，如图8(b)及图8(c)所示，在第三动作OP3及第四动作OP4中，第一其它栅极D1可以与第一发射极E1电连接。
另一方面，如图8(c)所示，在第四动作OP4中，第二元件Q2的第二其它栅极D2通过第二开关S2与第二发射极E2电连接。这样，控制电路70在第四动作OP4中将第二其它栅极D2与第二发射极E2电连接。
如图8(b)所示，在第三动作OP3中，第二元件Q2的第二其它栅极D2通过第二开关S2与控制部75电连接。
在第一动作OP1及第二动作OP2中，第二元件Q2为断开状态。在该例中，如图8(a)及图8(d)所示，在第一动作OP1及第二动作OP2中，第二其它栅极D2与第二发射极E2电连接。
图9(a)～图9(d)是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
如图9(a)所示，在第一动作OP1中，第一元件Q1为IGBT模式IM。第二元件Q2为断开状态。控制电路70在第一动作OP1的至少一部分中使第一电流I1从第一集电极C1向第一发射极E1流动。第一电流I1从负载LE的第一端部L1向第二端部L2流动。
如图9(d)所示，在第二动作OP2中，第一元件Q1为二极管模式DM。第二元件Q2为断开状态。控制电路70在第二动作OP2的至少一部分中使第二电流I2从第一发射极E1向第一集电极C1流动。第二电流I2从负载LE的第二端部L2向第一端部L1流动。
如图9(b)所示，在第三动作OP3中，第二元件Q2为二极管模式DM。第一元件Q1为断开状态。控制电路70在第三动作OP3的至少一部分中使第三电流I3从第二发射极E2向第二集电极C2流动。第三电流I3从负载LE的第一端部L1向第二端部L2流动。
如图9(c)所示，在第四动作OP4中，第二元件Q2为IGBT模式IM。第一元件Q1为断开状态。控制电路70在第四动作OP4的至少一部分中使第四电流I4从第二集电极C2向第二发射极E2流动。第四电流I4从负载LE的第二端部L2向第一端部L1流动。
如以下那样，控制电路70在第二元件Q2为二极管模式DM的第三动作OP3中，对第二元件Q2的第二栅极G2及第二其它栅极D2施加独立的脉冲。
图10(a)及图10(b)是举例说明第二实施方式的控制电路、半导体装置及电路装置的动作的示意图。
这些图的横轴与时间tm对应。这些图的纵轴是第一栅极G1的电压(第一栅极电压VG1)、第一其它栅极D1的电压(第一其它栅极电压VD1)、第二栅极G2的电压(第二栅极电压VG2)、或者第二其它栅极D2的电压(第二其它栅极电压VD2)。
如图10(a)所示，例如，在第一极性动作PP1中，交替地重复实施第一动作OP1及第三动作OP3。在第一动作OP1中，第一元件Q1为IGBT模式IM。在第三动作OP3中，第一元件Q1为断开状态。如已经说明的那样，在第一动作OP1及第三动作OP3中，第一其它栅极电压VD1例如与第一发射极E1电连接。
如图10(a)所示，在第一动作OP1中，第二元件Q2为断开状态。在第三动作OP3中，第二元件Q2为二极管模式DM。在第三动作OP3中，控制电路70将第二脉冲GP2供给到第二栅极G2，将第二其它脉冲DP2供给到第二其它栅极D2。
第二脉冲GP2具有第二开始时刻sg2及第二结束时刻eg2。第二其它脉冲DP2具有与第二开始时刻sg2不同的第二其它开始时刻sd2及与第二结束时刻eg2不同的第二其它结束时刻ed2中的至少任意时刻。
例如，第二其它开始时刻sd2比第二开始时刻sg2靠前。第二其它开始时刻sd2也可以比第二开始时刻sg2靠后。例如，第二其它结束时刻ed2比第二结束时刻eg2靠前。第二其它结束时刻ed2也可以比第二结束时刻eg2靠后。
例如，在使死区期间td减小时能够抑制短路，该死区期间td从栅极脉冲的结束时刻(在图10(a)的例子中为第二结束时刻eg2)起到从第三动作OP3向第一动作OP1的转移时刻T31为止。进而，能够增加电子抽出的量。由此，能够更高效地降低损耗。
另一方面，如图10(b)所示，例如，在第二极性动作PP2中，交替地重复实施第二动作OP2及第四动作OP4。在第四动作OP4中，第二元件Q2为IGBT模式。在第二动作OP2中，第二元件Q2为断开状态。在第四动作OP4及第二动作OP2中，第二其它栅极电压VD2例如与第二发射极E2电连接。
如图10(b)所示，在第二动作OP2中，第一元件Q1为二极管模式DM。在第四动作OP4中，第一元件Q1为断开状态。如已经说明的那样，在实施方式中，在第一元件Q1为二极管模式DM的第二动作OP2中，对第一栅极电压VG1及第一其它栅极电压VD1分别供给独立的脉冲。
这样，控制电路70在二极管模式DM中，独立地控制对第一栅极G1及第一其它栅极D1施加的各个栅极脉冲。而且，控制电路70在二极管模式DM中，独立地控制对第二栅极G2及第二其它栅极D2施加的各个栅极脉冲。由此，能够维持高速的开关速度，在抑制元件损坏的同时更有效地抑制损耗。
以下对第二元件Q2的例子进行说明。
图11是举例说明第二实施方式的半导体装置的示意性剖视图。
图11举例说明了第二元件Q2。如图11所示，第二元件Q2除了第二栅极G2、第二其它栅极D2、第二集电极C2及第二发射极E2之外，还包括半导体部SM2、第一绝缘区域Ia2及第二绝缘区域Ib2。第二元件Q2可以包括第二栅极端子TG2及第二其它栅极端子TD2。第二栅极端子TG2与第二栅极G2电连接。第二其它栅极端子TD2与第二其它栅极D2电连接。
第二元件Q2的半导体部SM2例如包括第一～第四半导体区域Sa2～Sd2。在该例中，半导体部SM2还包括半导体区域Sf2。
第二元件Q2的第一半导体区域Sa2在从第二集电极C2向第二发射极E2的第二元件Q2中的第一方向上设置于第二集电极C2与第二发射极E2之间，为第一导电类型。第一方向为例如第二元件Q2中的Z2轴方向。将与Z2轴方向垂直的一个方向设为X2轴方向。将与Z2轴方向及X2轴方向垂直的方向设为Y2轴方向。
第二元件Q2的第二半导体区域Sb2与第二发射极E2电连接，为第一导电类型。
第二元件Q2的第三半导体区域Sc2在第二元件Q2的第一方向上设置于第二元件Q2的第一半导体区域Sa2与第二元件Q2的第二半导体区域Sb2之间，为第二导电类型。
第二元件Q2的第四半导体区域Sd2设置于第二元件Q2的第一半导体区域Sa2与第二集电极C2之间。第二元件Q2的第四半导体区域Sd2包括第一导电类型的、第二元件Q2的多个第一部分区域p2和第二导电类型的、第二元件Q2的多个第二部分区域q2。第二元件Q2的多个第一部分区域p2及第二元件Q2的多个第二部分区域q2在与第二元件Q2的第一方向交叉的方向上交替设置。与第二元件Q2的第一方向交叉的该方向为例如第二元件Q2中的X2轴方向。
在第二元件Q2的第一方向上，在第二栅极G2与第二元件Q2的第四半导体区域Sd2之间存在第二元件Q2的第一半导体区域Sa2的一部分。
从第二栅极G2向第二元件Q2的第三半导体区域Sc2的方向沿着与第二元件Q2的第一方向交叉的第二方向(例如X2轴方向)。
在第二元件Q2的第一方向上，在第二元件Q2的第二其它栅极D2与第二元件Q2的第四半导体区域Sd2之间存在第二元件Q2的第一半导体区域Sa1的另一部分。
从第二元件Q2的第二其它栅极D2向第二元件Q2的第三半导体区域Sc2的方向沿着第二元件Q2的第二方向(例如X2轴方向)。
第二元件Q2的第一绝缘区域Ia2设置于第二栅极G2与第二元件Q2的半导体部SM2之间以及第二栅极G2与第二发射极E2之间。
第二元件Q2的第二绝缘区域Ib2设置于第二元件Q2的第二其它栅极D2与第二元件Q2的半导体部SM2之间以及第二元件Q2的第二其它栅极D2与第二发射极E2之间。
第二元件Q2的半导体区域Sf2在第二元件Q2的第一方向上设置于第二元件Q2的第四半导体区域Sd2与第二元件Q2的第一半导体区域Sa2之间。第二元件Q2的半导体区域Sf2为第一导电类型。
通过这样的结构，得到例如RC-IGBT的第二元件Q2。第二元件Q2的结构可以与第一元件Q1的结构实质上相同。
图12是举例说明第二实施方式的控制电路、半导体装置及电路装置的示意图。
如图12所示，在电路装置121中，半导体装置68所包括的元件部60包括多个包括第一元件Q1及第二元件Q2的组。例如，一组包括第一元件Q1及第二元件Q2。另一组包括第一元件Q1A及第二元件Q2A。此外，还有另一组包括第一元件Q1B及第二元件Q2B。第一元件Q1A及第二元件Q2A具有与第一元件Q1及第二元件Q2同样的结构。第一元件Q1B及第二元件Q2B具有与第一元件Q1及第二元件Q2同样的结构。这些组与例如三相电动机65等连接。
例如，关于图8(a)～图8(d)、图9(a)～图9(d)、图10(a)及图10(b)说明的动作被分别应用于三个组。对于三个组，将相位错开120度来实施上述动作。在电路装置121(控制电路70及半导体装置68)中，能够抑制损耗。
(第三实施方式)
图13(a)～图13(d)是举例说明第三实施方式的控制电路、半导体装置及电路装置的示意图。
本实施方式的电路装置130包括半导体装置68及控制电路70。电路装置130还可以包括电源78。这些图与控制电路70实施的第一～第四动作OP1～OP4对应。如这些图所示，在该例中，半导体装置68所包括的元件部60包括第一～第四元件Q1～Q4。第一～第四元件Q1～Q4为例如RC-IGBT。第一元件Q1及第二元件Q2可以具有已经说明过的结构。第三元件Q3及第四元件Q4可以具有与第一元件Q1及第二元件Q2同样的结构。
为了易于观察附图，在这些图中适当省略了控制部75与第一元件Q1电连接的一部分、控制部75与第二元件Q2电连接的一部分、控制部75与第三元件Q3电连接的一部分及控制部75与第四元件Q4电连接的一部分。
第三元件Q3包括第三栅极G3、第三其它栅极D3、第三集电极C3及第三发射极E3。第四元件Q4包括第四栅极G4、第四其它栅极D4、第四集电极C4及第四发射极E4。
第一元件Q1的第一发射极E1与第二集电极C2电连接。第一集电极C1与第三集电极C3电连接。第一发射极E1还与负载LE的第一端部L1电连接。第三发射极E3与负载LE的第二端部L2及第四集电极C4电连接。第二发射极E2与第四发射极E4电连接。
例如，在第一集电极C1与第二发射极E2之间施加电压Vcc。电压Vcc例如从电源78被供给。
可以设置第三开关S3。通过第三开关S3，第三其它栅极D3具有与第三发射极E3电连接的状态(参照图13(c))、或者与控制电路70(控制部75)电连接的状态(参照图13(b))。第三开关S3可以被包括于控制电路70。第三开关S3可以被包括于元件部60。
可以设置第四开关S4。通过第四开关S4，第四其它栅极D4具有与第四发射极E4电连接的状态(参照图13(a))、或者与控制电路70(控制部75)电连接的状态(参照图13(d))。第四开关S4可以被包括于控制电路70。第四开关S4可以被包括于元件部60。
如图13(a)所示，在第一动作OP1中，控制电路70将第一其它栅极D1与第一发射极E1电连接，将第四其它栅极D4与第四发射极E4电连接。如图13(c)所示，在第四动作OP4中，控制电路70将第二其它栅极D2与第二发射极E2电连接，将第三其它栅极D3与第三发射极E3电连接。
图14(a)～图14(d)是举例说明第三实施方式的控制电路、半导体装置及电路装置的示意图。
图14(a)～图14(d)分别与第一～第四动作OP1～OP4对应。在这些图中，省略了控制电路70及开关等。
如图14(a)所示，在第一动作OP1中，控制电路70使第一电流I1流过从第一集电极C1向第一发射极E1、从第一端部L1向第二端部L2及从第四集电极C4向第四发射极E4的第一路径cp1。控制电路70在第一动作OP1中将第二元件Q2及第三元件Q3设为断开状态。
如图14(d)所示，在第二动作OP2中，控制电路70使第二电流I2流过从第四发射极E4向第四集电极C4、从第二端部L2向第一端部L1及从第一发射极E1向第一集电极C1的第二路径cp2。控制电路70在第二动作OP2中将第二元件Q2及第三元件Q3设为断开状态。
如图14(b)所示，在第三动作OP3中，控制电路70使第三电流I3流过从第二发射极E2向第二集电极C2、从第一端部L1向第二端部L2及从第三发射极E3向第三集电极C3的第三路径cp3。控制电路70在第三动作OP3中将第一元件Q1及第四元件Q4设为断开状态。
如图14(c)所示，在第四动作OP4中，控制电路70使第四电流I4流过从第三集电极C3向第三发射极E3、从第二端部L2向第一端部L1及从第二集电极C2向第二发射极E2的第四路径cp4。控制电路70在第四动作OP4中将第一元件Q1及第四元件Q4设为断开状态。
如以下说明的那样，在实施方式中，在这样的动作的二极管模式DM中，对栅极和其它栅极施加独立的脉冲。
图15(a)～图15(c)是举例说明第三实施方式的控制电路、半导体装置及电路装置中的动作的示意图。
图15(a)与第一极性动作PP1对应。图15(b)与第二极性动作PP2对应。图15(c)与流过负载LE的电流对应。在这些图中，横轴与时间tm对应。图15(a)及图15(b)中的纵轴与第一～第四栅极G1～G4的栅极电压(第一～第四栅极电压VG1～VG4)及第一～第四其它栅极D1～D4的栅极电压(第一～第四其它栅极电压VD1～VD4)对应。图15(c)的纵轴与流过负载LE的电流ILE对应。
控制电路70至少实施重复进行第一动作OP1及第三动作OP3的第一极性动作PP1和重复进行第二动作OP2及第四动作OP4的第二极性动作PP2(参照图15(c))。
关于与第一元件Q1及第二元件Q2相关的动作，如关于图10(a)及图10(b)所说明的那样。以下对与第三元件Q3及第四元件Q4相关的动作的例子进行说明。
如图15(a)所示，控制电路70在第三动作OP3中，将第三脉冲GP3供给到第三栅极G3，将第三其它脉冲DP3供给到第三其它栅极D3。
第三脉冲GP3具有第三开始时刻sg3及第三结束时刻eg3。第三其它脉冲DP3具有与第三开始时刻sg3不同的第三其它开始时刻sd3及与第三结束时刻eg3不同的第三其它结束时刻ed3中的至少任意时刻。
如图15(b)所示，控制电路70在第二动作OP2中，将第四脉冲GP4供给到第四栅极G4，将第四其它脉冲DP4供给到第四其它栅极D4。
第四脉冲GP4具有第四开始时刻sg4及第四结束时刻eg4。第四其它脉冲DP4具有与第四开始时刻sg4不同的第四其它开始时刻sd4及与第四结束时刻eg4不同的第四其它结束时刻ed4中的至少任意时刻。
由此，能够维持高速的开关速度，在抑制元件损坏的同时更有效地抑制损耗。
第三元件Q3及第四元件Q4可以具有与第一元件Q1或第二元件Q2同样的结构。以下对第三元件Q3及第四元件Q4的结构的例子进行说明。
图16是举例说明第三实施方式的半导体装置的示意性剖视图。
图16举例说明了第三元件Q3。如图16所示，第三元件Q3除了第三栅极G3、第三其它栅极D3、第三集电极C3及第三发射极E3之外，还包括半导体部SM3、第一绝缘区域Ia3及第二绝缘区域Ib3。第三元件Q3可以包括第三栅极端子TG3及第三其它栅极端子TD3。第三栅极端子TG3与第三栅极G3电连接。第三其它栅极端子TD3与第三其它栅极D3电连接。
第三元件Q3的半导体部SM3包括例如第一～第四半导体区域Sa3～Sd3。在该例中，半导体部SM3还包括半导体区域Sf3。
第三元件Q3的第一半导体区域Sa3在从第三集电极C3向第三发射极E3的第三元件Q3中的第一方向上设置于第三集电极C3与第三发射极E3之间，为第一导电类型。第一方向为例如第三元件Q3中的Z3轴方向。将与Z3轴方向垂直的一个方向设为X3轴方向。将与Z3轴方向及X3轴方向垂直的方向设为Y3轴方向。
第三元件Q3的第二半导体区域Sb3与第三发射极E3电连接，为第一导电类型。
第三元件Q3的第三半导体区域Sc3在第三元件Q3的第一方向上设置于第三元件Q3的第一半导体区域Sa3与第三元件Q3的第二半导体区域Sb3之间，为第二导电类型。
第三元件Q3的第四半导体区域Sd3设置于第三元件Q3的第一半导体区域Sa3与第三集电极C3之间。第三元件Q3的第四半导体区域Sd3包括第一导电类型的、第三元件Q3的多个第一部分区域p3和第二导电类型的、第三元件Q3的多个第二部分区域q3。第三元件Q3的多个第一部分区域p3及第三元件Q3的多个第二部分区域q3在与第三元件Q3的第一方向交叉的方向上交替设置。与第三元件Q3的第一方向交叉的该方向为例如第三元件Q3中的X3轴方向。与第三元件Q3的第一方向交叉的该方向可以是沿着X3-Y3平面的任意方向。
在第三元件Q3的第一方向上，在第三栅极G3与第三元件Q3的第四半导体区域Sd3之间存在第三元件Q3的第一半导体区域Sa3的一部分。
从第三栅极G3向第三元件Q3的第三半导体区域Sc3的方向沿着与第三元件Q3的第一方向交叉的第二方向(例如X3轴方向)。
在第三元件Q3的第一方向上，在第三其它栅极D3与第三元件Q3的第四半导体区域Sd3之间存在第三元件Q3的第一半导体区域Sa3的另一部分。
从第三其它栅极D3向第三元件Q3的第三半导体区域Sc3的方向沿着第三元件Q3的第二方向(例如X3轴方向)。
第三元件Q3的第一绝缘区域Ia3设置于第三栅极G3与第三元件Q3的半导体部SM3之间以及第三栅极G3与第三发射极E3之间。
第三元件Q3的第二绝缘区域Ib3设置于第三其它栅极D3与第三元件Q3的半导体部SM3之间以及第三其它栅极D3与第三发射极E3之间。
第三元件Q3的半导体区域Sf3在第三元件Q3的第一方向上设置于第三元件Q3的第四半导体区域Sd3与第三元件Q3的第一半导体区域Sa3之间。第三元件Q3的半导体区域Sf3为第一导电类型。
图17是举例说明第三实施方式的半导体装置的示意性剖视图。
图17举例说明了第四元件Q4。如图17所示，第四元件Q4除了第四栅极G4、第四其它栅极D4、第四集电极C4及第四发射极E4之外，还包括半导体部SM4、第一绝缘区域Ia4及第二绝缘区域Ib4。第四元件Q4可以包括第四栅极端子TG4及第四其它栅极端子TD4。第四栅极端子TG4与第四栅极G4电连接。第四其它栅极端子TD4与第四其它栅极D4电连接。
第四元件Q4的半导体部SM4例如包括第一～第四半导体区域Sa4～Sd4。在该例中，半导体部SM4还包括半导体区域Sf4。
第四元件Q4的第一半导体区域Sa4在从第四集电极C4向第四发射极E4的第四元件Q4中的第一方向上设置于第四集电极C4与第四发射极E4之间，为第一导电类型。第一方向为例如第四元件Q4中的Z4轴方向。将与Z4轴方向垂直的一个方向设为X4轴方向。将与Z4轴方向及X4轴方向垂直的方向设为Y4轴方向。
第四元件Q4的第二半导体区域Sb4与第四发射极E4电连接，为第一导电类型。
第四元件Q4的第三半导体区域Sc4在第四元件Q4的第一方向上设置于第四元件Q4的第一半导体区域Sa4与第四元件Q4的第二半导体区域Sb4之间，为第二导电类型。
第四元件Q4的第四半导体区域Sd4设置于第四元件Q4的第一半导体区域Sa4与第四集电极C4之间。第四元件Q4的第四半导体区域Sd4包括第一导电类型的、第四元件Q4的多个第一部分区域p4和第二导电类型的、第四元件Q4的多个第二部分区域q4。第四元件Q4的多个第一部分区域p4及第四元件Q4的多个第二部分区域q4在与第四元件Q4的第一方向交叉的方向上交替设置。与第四元件Q4的第一方向交叉的该方向为例如第四元件Q4中的X4轴方向。与第四元件Q4的第一方向交叉的该方向可以是沿着X4-Y4平面的任意方向。
在第四元件Q4的第一方向上，在第四栅极G4与第四元件Q4的第四半导体区域Sd4之间存在第四元件Q4的第一半导体区域Sa4的一部分。
从第四栅极G4向第四元件Q4的第四半导体区域Sd4的方向沿着与第四元件Q4的第一方向交叉的第二方向(例如，X4轴方向)。
在第四元件Q4的第一方向上，在第四其它栅极D4与第四元件Q4的第四半导体区域Sd4之间存在第四元件Q4的第一半导体区域Sa4的另一部分。
从第四其它栅极D4向第四元件Q4的第三半导体区域Sc4的方向沿着第四元件Q4的第二方向(例如X4轴方向)。
第四元件Q4的第一绝缘区域Ia4设置于第四栅极G4与第四元件Q4的半导体部SM4之间以及第四栅极G4与第四发射极E4之间。
第四元件Q4的第二绝缘区域Ib4设置于第四其它栅极D4与第四元件Q4的半导体部SM4之间以及第四其它栅极D4与第四发射极E4之间。
第四元件Q4的半导体区域Sf4在第四元件Q4的第一方向上设置于第四元件Q4的第四半导体区域Sd4与第四元件Q4的第一半导体区域Sa4之间。第四元件Q4的半导体区域Sf4为第一导电类型。
图18(a)及图18(b)是举例说明第三实施方式的控制电路及电路装置中的动作的示意图。
图18(a)举例说明了与第一元件Q1及第四元件Q4相关的控制信号Sig1。图18(b)举例说明了与第二元件Q2及第三元件Q3相关的控制信号Sig2。这些图的横轴是时间tm。纵轴与控制信号的强度对应。
这些控制信号例如在控制电路70中生成。例如，三角波及正弦波被输入到比较器。比较器的输出为控制信号Sig1。例如，比较器的输出的反转(“NOT”)为控制信号Sig2。例如，控制信号Sig1相对大的期间的长度和控制信号Sig1相对小的期间的长度被变更。例如，控制信号Sig2相对大的期间的长度和控制信号Sig2相对小的期间的长度被变更。由此，例如进行基于PWM(Pulse Width Modulation，脉冲宽度调制)的控制。例如，能够实施电力装置的逆变器控制等。实施方式能够应用于例如工业用电动机、风力发电及电动车等各种用途。
图18(a)及图18(b)所举例说明的控制信号可以应用于第二实施方式。
在上述实施方式中，一个脉冲具有第一状态及第二状态。第一状态下的脉冲的电位低。第二状态下的电位高于第一状态下的电位。在将第一状态的电位与第二状态的电位之差设为100％时，第一状态的电位为0％，第二状态的电位为100％。脉冲的开始时刻是在脉冲的电位从0％向100％变化时，脉冲的电位变为10％时的时刻。脉冲的结束时刻是在脉冲的电位从100％向0％变化时，脉冲的电位变为10％时的时刻。
(第四实施方式)
第四实施方式涉及半导体装置68。半导体装置68例如包括元件部60(参照图1(a))。第一元件Q1例如包括第一栅极G1、第一其它栅极D1、第一集电极C1、第一发射极E1、半导体部SM1、第一绝缘区域Ia1、第二绝缘区域Ib1、第一栅极端子TG1及第一其它栅极端子TD1。第一栅极端子TG1与第一栅极G1电连接。第一其它栅极端子TD1与第一其它栅极D1电连接。第一其它栅极端子TD1与第一栅极端子TG1独立。第一其它栅极端子TD1与第一栅极端子TG1独立，从而能够对这些端子施加独立的脉冲。由此能提供能够抑制损耗的控制电路。
第一元件Q1例如可以具有关于图7所说明的结构。元件部60还可以包括第二元件Q2。元件部60还可以包括第三元件Q3及第四元件Q4。
实施方式的电路装置(例如，电路装置110、120、121及130等)例如包括关于第一～第三实施方式所说明的任意的控制电路70、和包括上述的任意的元件部60的半导体装置68。能够提供一种能够抑制损耗的电路装置。
实施方式例如包括以下的技术方案。
(技术方案1)
一种控制电路，与元件部连接，该元件部包括RC-IGBT的第一元件，其中，
所述第一元件包括第一栅极、第一其它栅极、第一集电极及第一发射极，
所述控制电路实施第一动作及第二动作，
在所述第一动作的至少一部分中，所述控制电路使第一电流从所述第一集电极向所述第一发射极流动，
在所述第二动作的至少一部分中，所述控制电路使第二电流从所述第一发射极向所述第一集电极流动，
所述控制电路在所述第二动作中，将第一脉冲供给到所述第一栅极，将第一其它脉冲供给到所述第一其它栅极，
所述第一脉冲具有第一开始时刻及第一结束时刻，
所述第一其它脉冲具有与所述第一开始时刻不同的第一其它开始时刻以及与所述第一结束时刻不同的第一其它结束时刻中的至少任意时刻。
(技术方案2)
根据技术方案1所述的控制电路，其中，在所述第一动作中，所述控制电路将所述第一其它栅极与所述第一发射极电连接。
(技术方案3)
根据技术方案1或2所述的控制电路，其中，所述第一其它开始时刻比所述第一开始时刻靠前。
(技术方案4)
根据技术方案1或2所述的控制电路，其中，所述第一其它开始时刻比所述第一开始时刻靠后。
(技术方案5)
根据技术方案1～4中任一项所述的控制电路，其中，所述第一其它结束时刻比所述第一结束时刻靠前。
(技术方案6)
根据技术方案1～4中任一项所述的控制电路，其中，所述第一其它结束时刻比所述第一结束时刻靠后。
(技术方案7)
根据技术方案1～6中任一项所述的控制电路，其中，
所述第一栅极及所述第一其它栅极中的至少任意栅极被设置有多个，
所述第一栅极的数量与所述第一其它栅极的数量不同。
(技术方案8)
根据技术方案1～7中任一项所述的控制电路，其中，
所述第一元件包括：
半导体部；
第一绝缘区域；以及
第二绝缘区域，
所述半导体部包括：
第一半导体区域，在从所述第一集电极向所述第一发射极的第一方向上设置于所述第一集电极与所述第一发射极之间，为第一导电类型；
第二半导体区域，与所述第一发射极电连接，为所述第一导电类型；
第三半导体区域，在所述第一方向上设置于所述第一半导体区域与所述第二半导体区域之间，为第二导电类型；以及
第四半导体区域，设置于所述第一半导体区域与所述第一集电极之间，所述第四半导体区域包括所述第一导电类型的多个第一部分区域和所述第二导电类型的多个第二部分区域，所述多个第一部分区域及所述多个第二部分区域在与所述第一方向交叉的方向上交替设置，
在所述第一方向上，在所述第一栅极与所述第四半导体区域之间存在所述第一半导体区域的一部分，
从所述第一栅极向所述第三半导体区域的方向沿着与所述第一方向交叉的第二方向，
在所述第一方向上，在所述第一其它栅极与所述第四半导体区域之间存在所述第一半导体区域的另一部分，
从所述第一其它栅极向所述第三半导体区域的方向沿着所述第二方向，
所述第一绝缘区域设置于所述第一栅极与所述半导体部之间以及所述第一栅极与所述第一发射极之间，
所述第二绝缘区域设置于所述第一其它栅极与所述半导体部之间以及所述第一其它栅极与所述第一发射极之间。
(技术方案9)
根据技术方案1～8中任一项所述的控制电路，其中，
所述元件部还包括RC-IGBT的第二元件，
所述第二元件包括第二栅极、第二其它栅极、第二集电极及第二发射极，
所述第一发射极与负载的第一端部及所述第二集电极电连接，
所述控制电路还实施第三动作及第四动作，
在所述第三动作的至少一部分中，所述控制电路使第三电流从所述第二发射极向所述第二集电极流动，
在所述第四动作的至少一部分中，所述控制电路使第四电流从所述第二集电极向所述第二发射极流动，
所述控制电路在所述第三动作中，将第二脉冲供给到所述第二栅极，将第二其它脉冲供给到所述第二其它栅极，
所述第二脉冲具有第二开始时刻及第二结束时刻，
所述第二其它脉冲具有与所述第二开始时刻不同的第二其它开始时刻以及与所述第二结束时刻不同的第二其它结束时刻中的至少任意时刻，
在所述第一动作及所述第二动作中，所述控制电路将所述第二元件设为断开状态，
在所述第三动作及所述第四动作中，所述控制电路将所述第一元件设为断开状态。
(技术方案10)
根据技术方案9所述的控制电路，其中，在所述第四动作中，所述控制电路将所述第二其它栅极与所述第二发射极电连接。
(技术方案11)
根据技术方案9或10所述的控制电路，其中，所述元件部包括多个组，该组包括所述第一元件及所述第二元件。
(技术方案12)
根据技术方案9或10所述的控制电路，其中，
所述元件部还包括RC-IGBT的第三元件及第四元件，
所述第三元件包括第三栅极、第三其它栅极、第三集电极及第三发射极，所述第四元件包括第四栅极、第四其它栅极、第四集电极及第四发射极，
所述第一集电极与所述第三集电极电连接，
所述第三发射极与所述负载的第二端部及所述第四集电极电连接，
所述第二发射极与所述第四发射极电连接，
在所述第一动作中，所述控制电路使所述第一电流流过从所述第一集电极向所述第一发射极、从所述第一端部向所述第二端部以及从所述第四集电极向所述第四发射极的第一路径，将所述第二元件及所述第三元件设为断开状态，
在所述第二动作中，所述控制电路使所述第二电流流过从所述第四发射极向所述第四集电极、从所述第二端部向所述第一端部以及从所述第一发射极向所述第一集电极的第二路径，将所述第二元件及所述第三元件设为断开状态，
在所述第三动作中，所述控制电路使第三电流流过从所述第二发射极向所述第二集电极、从所述第一端部向所述第二端部以及从所述第三发射极向所述第三集电极的第三路径，将所述第一元件及所述第四元件设为断开状态，
在所述第四动作中，所述控制电路使第四电流流过从所述第三集电极向所述第三发射极、从所述第二端部向所述第一端部以及从所述第二集电极向所述第二发射极的第四路径，将所述第一元件及第四元件设为断开状态，
所述控制电路在所述第三动作中，将第三脉冲供给到所述第三栅极，将第三其它脉冲供给到所述第三其它栅极，
所述第三脉冲具有第三开始时刻及第三结束时刻，
所述第三其它脉冲具有与所述第三开始时刻不同的第三其它开始时刻以及与所述第三结束时刻不同的第三其它结束时刻中的至少任意时刻，
所述控制电路在所述第二动作中，将第四脉冲供给到所述第四栅极，将第四其它脉冲供给到所述第四其它栅极，
所述第四脉冲具有第四开始时刻及第四结束时刻，
所述第四其它脉冲具有与所述第四开始时刻不同的第四其它开始时刻以及与所述第四结束时刻不同的第四其它结束时刻中的至少任意时刻。
(技术方案13)
根据技术方案12所述的控制电路，其中，
在所述第一动作中，所述控制电路将所述第四其它栅极与所述第四发射极电连接，
在所述第四动作中，所述控制电路将所述第二其它栅极与所述第二发射极电连接，将所述第三其它栅极与所述第三发射极电连接。
(技术方案14)
根据技术方案9～13中任一项所述的控制电路，其中，所述控制电路至少实施重复进行所述第一动作及所述第三动作的第一极性动作和重复进行所述第二动作及所述第四动作的第二极性动作。
(技术方案15)
根据技术方案9～14中任一项所述的控制电路，其中，
所述第二元件包括：
所述第二元件的半导体部；
所述第二元件的第一绝缘区域；以及
所述第二元件的第二绝缘区域，
所述第二元件的所述半导体部包括：
所述第二元件的第一半导体区域，在从所述第二集电极向所述第二发射极的所述第二元件中的第一方向上设置于所述第二集电极与所述第二发射极之间，为第一导电类型；
所述第二元件的第二半导体区域，与所述第二发射极电连接，为所述第一导电类型；
所述第二元件的第三半导体区域，在所述第二元件的所述第一方向上设置于所述第二元件的所述第一半导体区域与所述第二元件的所述第二半导体区域之间，为第二导电类型；以及
所述第二元件的第四半导体区域，设置于所述第二元件的所述第一半导体区域与所述第二集电极之间，所述第二元件的所述第四半导体区域包括所述第一导电类型的、所述第二元件的多个第一部分区域及所述第二导电类型的、所述第二元件的多个第二部分区域，所述第二元件的所述多个第一部分区域及所述第二元件的所述多个第二部分区域在与所述第二元件的所述第一方向交叉的方向上交替设置，
在所述第二元件的所述第一方向上，在所述第二栅极与所述第二元件的所述第四半导体区域之间存在所述第二元件的所述第一半导体区域的一部分，
从所述第二栅极向所述第二元件的所述第三半导体区域的方向沿着与所述第二元件的第一方向交叉的所述第二元件的第二方向，
在所述第二元件的所述第一方向上，在所述第二其它栅极与所述第二元件的所述第四半导体区域之间存在所述第二元件的所述第一半导体区域的另一部分，
从所述第二其它栅极向所述第二元件的所述第三半导体区域的方向沿着所述第二元件的所述第二方向，
所述第二元件的所述第一绝缘区域设置于所述第二栅极与所述第二元件的所述半导体部之间以及所述第二栅极与所述第二发射极之间，
所述第二元件的所述第二绝缘区域设置于所述第二其它栅极与所述第二元件的所述半导体部之间以及所述第二其它栅极与所述第二发射极之间。
(技术方案16)
根据技术方案9～15中任一项所述的控制电路，其中，
所述第三元件包括：
所述第三元件的半导体部；
所述第三元件的第一绝缘区域；以及
所述第三元件的第二绝缘区域，
所述第三元件的所述半导体部包括：
所述第三元件的第一半导体区域，在从所述第三集电极向所述第三发射极的所述第三元件中的第一方向上设置于所述第三集电极与所述第三发射极之间，为第一导电类型；
所述第三元件的第二半导体区域，与所述第三发射极电连接，为所述第一导电类型；
所述第三元件的第三半导体区域，在所述第三元件的所述第一方向上设置于所述第三元件的所述第一半导体区域与所述第三元件的所述第二半导体区域之间，为第二导电类型；以及
所述第三元件的第四半导体区域，设置于所述第三元件的所述第一半导体区域与所述第三集电极之间，所述第三元件的所述第四半导体区域包括所述第一导电类型的、所述第三元件的多个第一部分区域及所述第二导电类型的、所述第三元件的多个第二部分区域，所述第三元件的所述多个第一部分区域及所述第三元件的所述多个第二部分区域在与所述第三元件的所述第一方向交叉的方向上交替设置，
在所述第三元件的所述第一方向上，在所述第三栅极与所述第三元件的所述第四半导体区域之间存在所述第三元件的所述第一半导体区域的一部分，
从所述第三栅极向所述第三元件的所述第三半导体区域的方向沿着与所述第三元件的所述第一方向交叉的所述第三元件的第二方向，
在所述第三元件的所述第一方向上，在所述第三其它栅极与所述第三元件的所述第四半导体区域之间存在所述第三元件的所述第一半导体区域的另一部分，
从所述第三其它栅极向所述第三元件的所述第三半导体区域的方向沿着所述第三元件的所述第二方向，
所述第三元件的所述第一绝缘区域设置于所述第三栅极与所述第三元件的所述半导体部之间以及所述第三栅极与所述第三发射极之间，
所述第三元件的所述第二绝缘区域设置于所述第三其它栅极与所述第三元件的所述半导体部之间以及所述第三其它栅极与所述第三发射极之间，
所述第四元件包括：
所述第四元件的半导体部；
所述第四元件的第一绝缘区域；以及
所述第四元件的第二绝缘区域，
所述第四元件的所述半导体部包括：
所述第四元件的第一半导体区域，在从所述第四集电极向所述第四发射极的所述第四元件中的第一方向上设置于所述第四集电极与所述第四发射极之间，为第一导电类型；
所述第四元件的第二半导体区域，与所述第四发射极电连接，为所述第一导电类型；
所述第四元件的第三半导体区域，在所述第四元件的所述第一方向上设置于所述第四元件的所述第一半导体区域与所述第四元件的所述第二半导体区域之间，为第二导电类型；以及
所述第四元件的第四半导体区域，设置于所述第四元件的所述第一半导体区域与所述第四集电极之间，所述第四元件的所述第四半导体区域包括所述第一导电类型的、所述第四元件的多个第一部分区域及所述第二导电类型的、所述第四元件的多个第二部分区域，所述第四元件的所述多个第一部分区域及所述第四元件的所述多个第二部分区域在与所述第四元件的所述第一方向交叉的方向上交替设置，
在所述第四元件的所述第一方向上，在所述第四栅极与所述第四元件的所述第四半导体区域之间存在所述第四元件的所述第一半导体区域的一部分，
从所述第四栅极向所述第四元件的所述第三半导体区域的方向沿着与所述第四元件的所述第一方向交叉的所述第四元件的第二方向，
在所述第四元件的所述第一方向上，在所述第四其它栅极与所述第四元件的所述第四半导体区域之间存在所述第四元件的所述第一半导体区域的另一部分，
从所述第四其它栅极向所述第四元件的所述第三半导体区域的方向沿着所述第四元件的所述第二方向，
所述第四元件的所述第一绝缘区域设置于所述第四栅极与所述第四元件的所述半导体部之间以及所述第四栅极与所述第四发射极之间，
所述第四元件的所述第二绝缘区域设置于所述第四其它栅极与所述第四元件的所述半导体部之间以及所述第四其它栅极与所述第四发射极之间。
(技术方案17)
一种半导体装置，具备包括第一元件的元件部，其中，
所述第一元件包括：
第一栅极；
第一其它栅极；
第一集电极；
第一发射极；
半导体部；
第一绝缘区域；
第二绝缘区域；
第一栅极端子，与所述第一栅极电连接；以及
第一其它栅极端子，与所述第一其它栅极电连接，并且与所述第一栅极端子独立，
所述半导体部包括：
第一半导体区域，在从所述第一集电极向所述第一发射极的第一方向上设置于所述第一集电极与所述第一发射极之间，为第一导电类型；
第二半导体区域，设置于所述第一半导体区域与所述第一发射极之间，与所述第一发射极电连接，为所述第一导电类型；
第三半导体区域，在所述第一方向上设置于所述第一半导体区域与所述第二半导体区域之间，为第二导电类型；以及
第四半导体区域，设置于所述第一半导体区域与所述第一集电极之间，所述第四半导体区域包括所述第一导电类型的多个第一部分区域和所述第二导电类型的多个第二部分区域，所述多个第一部分区域及所述多个第二部分区域在与所述第一方向交叉的方向上交替设置，
从所述第一栅极向所述第一半导体区域的一部分的方向以及从所述第一栅极向所述第三半导体区域的方向沿着与所述第一方向交叉的第二方向，
从所述第一其它栅极向所述第一半导体区域的一部分的方向以及从所述第一其它栅极向所述第三半导体区域的方向沿着所述第二方向，
所述第一绝缘区域设置于所述第一栅极与所述半导体部之间以及所述第一栅极与所述第一发射极之间，
所述第二绝缘区域设置于所述第一其它栅极与所述半导体部之间以及所述第一其它栅极与所述第一发射极之间。
(技术方案18)
一种电路装置，具备：
技术方案1～16中任一项所述的控制电路；以及
半导体装置，包括所述元件部。
(技术方案19)
根据技术方案18所述的电路装置，其中，还具备将电力供给到所述元件部的电源。
根据实施方式，能提供能够抑制损耗的控制电路、半导体装置及电路装置。
在本申请说明书中，“垂直”及“平行”不仅指严格的垂直及严格的平行，还包括例如制造工序中的偏差等，只要实质上垂直及实质上平行即可。
以上参照具体例对本发明的实施方式进行了说明。但是，本发明并不限定于这些具体例。例如，关于控制电路中包括的控制电路及开关等、以及半导体装置中包括的元件部、元件、半导体部、半导体区域及绝缘区域等各要素的具体结构，只要本领域技术人员能够从公知范围中适当选择来同样地实施本发明并得到同样的效果，就包含在本发明的范围内。
另外，在技术上可能的范围内组合各具体例的任意两个以上的要素而得的方案，只要包含本发明的主旨，就也包括在本发明的范围内。
此外，基于作为本发明的实施方式而在以上说明的控制电路、半导体装置及电路装置，本领域技术人员能够适当变更设计而实施的全部控制电路、半导体装置及电路装置只要包含本发明的主旨，也属于本发明的范围。
此外，在本发明的思想范畴内，如果是本领域技术人员则能够想到各种变更例及修正例，理解为这些变更例及修正例也属于本发明的范围。
虽然对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意在限定发明的范围。这些新颖的实施方式能够以其它各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包括在发明的范围、主旨中，并且包括在权利要求书所记载的发明及其均等的范围内。

Claims (10)

1.一种控制电路，与元件部连接，该元件部包括RC-IGBT的第一元件，其中，
所述第一元件包括第一栅极、第一其它栅极、第一集电极及第一发射极，
所述控制电路实施第一动作及第二动作，
在所述第一动作的至少一部分中，所述控制电路使第一电流从所述第一集电极向所述第一发射极流动，
在所述第二动作的至少一部分中，所述控制电路使第二电流从所述第一发射极向所述第一集电极流动，
所述控制电路在所述第二动作中，将第一脉冲供给到所述第一栅极，将第一其它脉冲供给到所述第一其它栅极，
所述第一脉冲具有第一开始时刻及第一结束时刻，
所述第一其它脉冲具有与所述第一开始时刻不同的第一其它开始时刻以及与所述第一结束时刻不同的第一其它结束时刻中的至少任意时刻。
2.根据权利要求1所述的控制电路，其中，在所述第一动作中，所述控制电路将所述第一其它栅极与所述第一发射极电连接。
3.根据权利要求1所述的控制电路，其中，所述第一其它开始时刻比所述第一开始时刻靠前。
4.根据权利要求1所述的控制电路，其中，所述第一其它开始时刻比所述第一开始时刻靠后。
5.根据权利要求1所述的控制电路，其中，所述第一其它结束时刻比所述第一结束时刻靠前。
6.根据权利要求1所述的控制电路，其中，
所述元件部还包括RC-IGBT的第二元件，
所述第二元件包括第二栅极、第二其它栅极、第二集电极及第二发射极，
所述第一发射极与负载的第一端部及所述第二集电极电连接，
所述控制电路还实施第三动作及第四动作，
在所述第三动作的至少一部分中，所述控制电路使第三电流从所述第二发射极向所述第二集电极流动，
在所述第四动作的至少一部分中，所述控制电路使第四电流从所述第二集电极向所述第二发射极流动，
所述控制电路在所述第三动作中，将第二脉冲供给到所述第二栅极，将第二其它脉冲供给到所述第二其它栅极，
所述第二脉冲具有第二开始时刻及第二结束时刻，
所述第二其它脉冲具有与所述第二开始时刻不同的第二其它开始时刻以及与所述第二结束时刻不同的第二其它结束时刻中的至少任意时刻，
在所述第一动作及所述第二动作中，所述控制电路将所述第二元件设为断开状态，
在所述第三动作及所述第四动作中，所述控制电路将所述第一元件设为断开状态。
7.根据权利要求6所述的控制电路，其中，
所述元件部还包括RC-IGBT的第三元件及第四元件，
所述第三元件包括第三栅极、第三其它栅极、第三集电极及第三发射极，所述第四元件包括第四栅极、第四其它栅极、第四集电极及第四发射极，
所述第一集电极与所述第三集电极电连接，
所述第三发射极与所述负载的第二端部及所述第四集电极电连接，
所述第二发射极与所述第四发射极电连接，
在所述第一动作中，所述控制电路使所述第一电流流过从所述第一集电极向所述第一发射极、从所述第一端部向所述第二端部以及从所述第四集电极向所述第四发射极的第一路径，将所述第二元件及所述第三元件设为断开状态，
在所述第二动作中，所述控制电路使所述第二电流流过从所述第四发射极向所述第四集电极、从所述第二端部向所述第一端部以及从所述第一发射极向所述第一集电极的第二路径，将所述第二元件及所述第三元件设为断开状态，
在所述第三动作中，所述控制电路使第三电流流过从所述第二发射极向所述第二集电极、从所述第一端部向所述第二端部以及从所述第三发射极向所述第三集电极的第三路径，将所述第一元件及所述第四元件设为断开状态，
在所述第四动作中，所述控制电路使第四电流流过从所述第三集电极向所述第三发射极、从所述第二端部向所述第一端部以及从所述第二集电极向所述第二发射极的第四路径，将所述第一元件及第四元件设为断开状态，
所述控制电路在所述第三动作中，将第三脉冲供给到所述第三栅极，将第三其它脉冲供给到所述第三其它栅极，
所述第三脉冲具有第三开始时刻及第三结束时刻，
所述第三其它脉冲具有与所述第三开始时刻不同的第三其它开始时刻以及与所述第三结束时刻不同的第三其它结束时刻中的至少任意时刻，
所述控制电路在所述第二动作中，将第四脉冲供给到所述第四栅极，将第四其它脉冲供给到所述第四其它栅极，
所述第四脉冲具有第四开始时刻及第四结束时刻，
所述第四其它脉冲具有与所述第四开始时刻不同的第四其它开始时刻以及与所述第四结束时刻不同的第四其它结束时刻中的至少任意时刻。
8.一种半导体装置，具备包括第一元件的元件部，其中，
所述第一元件包括：
第一栅极；
第一其它栅极；
第一集电极；
第一发射极；
半导体部；
第一绝缘区域；
第二绝缘区域；
第一栅极端子，与所述第一栅极电连接；以及
第一其它栅极端子，与所述第一其它栅极电连接，并且与所述第一栅极端子独立，
所述半导体部包括：
第一半导体区域，在从所述第一集电极向所述第一发射极的第一方向上设置于所述第一集电极与所述第一发射极之间，为第一导电类型；
第二半导体区域，设置于所述第一半导体区域与所述第一发射极之间，与所述第一发射极电连接，为所述第一导电类型；
第三半导体区域，在所述第一方向上设置于所述第一半导体区域与所述第二半导体区域之间，为第二导电类型；以及
第四半导体区域，设置于所述第一半导体区域与所述第一集电极之间，所述第四半导体区域包括所述第一导电类型的多个第一部分区域和所述第二导电类型的多个第二部分区域，所述多个第一部分区域及所述多个第二部分区域在与所述第一方向交叉的方向上交替设置，
从所述第一栅极向所述第一半导体区域的一部分的方向以及从所述第一栅极向所述第三半导体区域的方向沿着与所述第一方向交叉的第二方向，
从所述第一其它栅极向所述第一半导体区域的一部分的方向以及从所述第一其它栅极向所述第三半导体区域的方向沿着所述第二方向，
所述第一绝缘区域设置于所述第一栅极与所述半导体部之间以及所述第一栅极与所述第一发射极之间，
所述第二绝缘区域设置于所述第一其它栅极与所述半导体部之间以及所述第一其它栅极与所述第一发射极之间。
9.一种电路装置，具备：
权利要求1～7中任一项所述的控制电路；以及
半导体装置，包括所述元件部。
10.根据权利要求9所述的电路装置，其中，还具备将电力供给到所述元件部的电源。
CN201911177889.XA 2019-01-04 2019-11-27 控制电路、半导体装置以及电路装置 Pending CN111416598A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019000103A JP2020109901A (ja) 2019-01-04 2019-01-04 制御回路、半導体装置及び電気回路装置
JP2019-000103 2019-01-04

Publications (1)

Publication Number Publication Date
CN111416598A true CN111416598A (zh) 2020-07-14

Family

ID=71403906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911177889.XA Pending CN111416598A (zh) 2019-01-04 2019-11-27 控制电路、半导体装置以及电路装置

Country Status (3)

Country Link
US (1) US10778216B2 (zh)
JP (1) JP2020109901A (zh)
CN (1) CN111416598A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019135545A1 (de) * 2019-12-20 2021-06-24 Infineon Technologies Ag Leistungshalbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101995A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 直流モータの電流検出回路
WO2016117338A1 (ja) * 2015-01-21 2016-07-28 株式会社デンソー 半導体装置
JP2017135255A (ja) * 2016-01-27 2017-08-03 株式会社デンソー 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6333358B2 (ja) 2013-04-05 2018-05-30 エービービー テクノロジー エルティーディー． Ｒｃ−ｉｇｂｔスイッチングパルス制御
JP6337615B2 (ja) 2014-05-27 2018-06-06 株式会社デンソー Ｒｃ−ｉｇｂｔ駆動回路
JP6459791B2 (ja) * 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
DE102014110681B4 (de) 2014-07-29 2019-06-06 Infineon Technologies Ag Rückwärts leitender igbt und herstellungsverfahren dafür
JP2016092163A (ja) 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
JP6390797B2 (ja) * 2015-08-28 2018-09-19 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101995A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 直流モータの電流検出回路
WO2016117338A1 (ja) * 2015-01-21 2016-07-28 株式会社デンソー 半導体装置
JP2017135255A (ja) * 2016-01-27 2017-08-03 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20200220540A1 (en) 2020-07-09
US10778216B2 (en) 2020-09-15
JP2020109901A (ja) 2020-07-16

Similar Documents

Publication Publication Date Title
KR101410553B1 (ko) 파워 반도체 모듈, 전력 변환 장치, 및 철도 차량
JP6633861B2 (ja) 半導体装置
EP3139480A2 (en) Power conversion device and drive device
US20200395344A1 (en) Semiconductor device
US10199376B2 (en) Monolithic cell for an integrated circuit and especially a monolithic switching cell
JP2016046693A (ja) 半導体装置、電力制御装置および電子システム
WO2018193929A1 (ja) 半導体モジュールおよび電力変換装置
JP2012039866A (ja) パワー半導体モジュール、電力変換装置および鉄道車両
CN104247005A (zh) 半导体装置
JP2014064377A (ja) 半導体モジュール
CN109417354A (zh) 三电平逆变器
JP2005183463A (ja) 半導体装置
CN111416598A (zh) 控制电路、半导体装置以及电路装置
CN105471417B (zh) 用于反向导通的igbt的控制电路
CN111030431B (zh) 半导体装置
JP2002026714A (ja) 高耐圧ｉｃの高耐圧レベルシフト回路
JP2017147468A (ja) 電力変換用スイッチング素子
JP3896940B2 (ja) 半導体装置
CN109995235B (zh) 智能功率模块和电器设备
CN111416607B (zh) 电路装置
US10700681B1 (en) Paralleled power module with additional emitter/source path
CN209860799U (zh) 智能功率模块和电器设备
CN209880607U (zh) 一种新型半导体igbt模块组合
JP6840053B2 (ja) 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置
CN102484432A (zh) 功率半导体模块和功率半导体电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200714