CN110998838A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN110998838A
CN110998838A CN201880048851.XA CN201880048851A CN110998838A CN 110998838 A CN110998838 A CN 110998838A CN 201880048851 A CN201880048851 A CN 201880048851A CN 110998838 A CN110998838 A CN 110998838A
Authority
CN
China
Prior art keywords
main
switching elements
main terminal
current path
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048851.XA
Other languages
English (en)
Other versions
CN110998838B (zh
Inventor
荒井俊介
平光真二
长濑拓生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110998838A publication Critical patent/CN110998838A/zh
Application granted granted Critical
Publication of CN110998838B publication Critical patent/CN110998838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

在半导体模块(10)中，多个开关元件(12、13、34)并联连接。在第1主电极(14b)各自与第1主端子(21)之间形成第1电流路径(25、26)，在第2主电极各自与第2主端子(22)之间形成第2电流路径(27、28)。将任意的开关元件中的第2电流路径即任意电流路径的自感设为Lsn，将除了任意电流路径以外的其他电流路径与任意电流路径的互感设为Mn，将Lsn与Mn之和设为Ln，多个开关元件及电流路径被配置为，使得各开关元件的Ln彼此相等。

Description

半导体模块
关联申请的相互参照
本发明基于2017年7月27日申请的日本申请号2017－145786号，这里援引其记载内容。
技术领域
本发明涉及具备互相并联连接的多个开关元件的半导体模块。
背景技术
在专利文献1中，公开了具备互相并联连接的多个开关元件的半导体模块。开关元件具有栅极电极和流过主电流的第1主电极及第2主电极。半导体模块除了开关元件以外，还具备作为外部连接端子的第1主端子及第2主端子。
现有技术文献
专利文献
专利文献1：日本特开2009－188346号公报
上述的半导体模块例如内置了2个开关元件。2个开关元件通过一个驱动器同时驱动。以下，将2个开关元件中的一个表示为第1开关元件，将另一个表示为第2开关元件。
半导体模块分别具备各一个第1主端子及第2主端子。并且，沿着2个开关元件的排列方向，横向排列配置第1主端子及第2主端子。在上述排列方向上，第1主端子偏向第1开关元件侧而配置，第2主端子偏向第2开关元件侧而配置。
因此，在第1开关元件与第2开关元件间，在第2主电极(例如发射极电极)与第2主端子(例如发射极端子)之间形成的电流路径的自感产生差异。这样的自感的差异与上述的电流路径的寄生电感的差异有关。若寄生电感不同，则在开关时会由寄生电感感应出不同的电压，因此在第1开关元件与第2开关元件间，栅极电压不平衡。即，流过2个开关元件的电流产生不平衡(偏倚)。
发明内容
本发明的目的在于提供能够抑制开关时的电流不平衡的半导体模块。
本发明的一个形态的半导体模块具备：多个开关元件，具有栅极电极和流过主电流的第1主电极及第2主电极，互相并联连接；作为外部连接端子的第1主端子及第2主端子；作为通过了开关元件的第1主端子与第2主端子之间的电流路径的、在第1主电极各自与第1主端子之间形成的第1电流路径及在第2主电极各自与第2主端子之间形成的第2电流路径。将任意的开关元件中的第2电流路径即任意电流路径的自感设为Lsn，将除了任意电流路径以外的其他电流路径与任意电流路径的互感设为Mn，将Lsn与Mn的和设为Ln，多个开关元件及电流路径被配置为，使得各开关元件的Ln彼此相等。
本发明人仔细研究的结果是，明确了：不仅仅是第2电流路径的自感的差异，第2电流路径与其他电流路径的互感的差异也是寄生电感的差异的要因。
在上述半导体模块中，活用上述见解，不仅仅是第2电流路径的自感Lsn，而且还考虑第2电流路径与其他电流路径的互感Mn，来配置开关元件及电流路径。因此，能够抑制开关时的多个开关元件的栅极电压的不平衡、以及电流不平衡。
本发明的另一形态的半导体模块，具备：2个开关元件，具有形成于一面侧的第1主电极、和形成于与一面相反的背面侧的第2主电极及栅极电极，以各个一面成为相同侧的方式排列配置，并且互相并联连接；作为外部连接端子的第1主端子及第2主端子；第1导体板，与2根第1主端子相连，并与2个开关元件的第1主电极都电连接；第2导体板，与1根第2主端子相连，并与2个开关元件的第2主电极都电连接。第2主端子与第2导体板的连结部分即第2连结部，在2个开关元件的排列方向上，设置于2个开关元件之间。第1主端子与第1导体板的连结部分即第1连结部，相对于第2连结部设置在排列方向上的两侧。
在上述的半导体模块中，以之间夹着第2主端子的方式配置2根第1主端子，因此能够抑制主端子的配置的偏倚，能够降低电感和的不平衡。因此，能够抑制开关时的多个开关元件的电流不平衡。
本发明的另一形态的半导体模块，具备：2个开关元件，具有形成于一面侧的第1主电极、和形成于与一面相反的背面侧的第2主电极及栅极电极，以各个一面成为相同侧的方式排列配置，并且互相并联连接；作为外部连接端子的第1主端子及第2主端子；第1导体板，与1根第1主端子相连，并与2个开关元件的第1主电极都电连接；第2导体板，与2根第2主端子相连，并与2个开关元件的第2主电极都电连接。第1主端子与第1导体板的连结部分即第1连结部，在2个开关元件的排列方向上，设置于2个开关元件之间。第2主端子与第2导体板的连结部分即第2连结部相对于第1连结部设置在排列方向上的两侧。
在上述的半导体模块中，以之间夹着第1主端子的方式配置有2根第2主端子，因此能够抑制主端子的配置的偏倚，能够降低电感和的不平衡。因此，能够抑制开关时的多个开关元件的电流不平衡。
本发明的另一形态的半导体模块，具备：2个开关元件，具有栅极电极和流过主电流的第1主电极及第2主电极，互相并联连接；作为外部连接端子的第1主端子及第2主端子；第1导体部，与1根第1主端子相连，并与2个开关元件的第1主电极都电连接；第2导体部，与1根第2主端子相连，并与2个开关元件的第2主电极都电连接。第1主端子与第1导体部的连结部分即第1连结部、以及第2主端子与第2导体部的连结部分即第2连结部，在2个开关元件的排列方向上分别设置于2个开关元件之间。
在上述半导体模块中，第1连结部及第2连结部在2个开关元件的排列方向上分别设置于2个开关元件之间，因此与具备各1根第1主端子和第2主端子、第1连结部及第2连结部中的至少一方设置在比2个开关元件之间靠外部的结构相比，能够抑制主端子的配置的偏倚，能够降低电感和的不平衡。因此，能够降低主端子的根数，并且能够抑制开关时的多个开关元件的电流不平衡。
附图说明
本发明的上述或其他目的、结构、优点根据参照下述附图的以下详细说明而更明白。
图1是表示应用第1实施方式的半导体模块的电力变换装置的概略结构的图。
图2是表示第1实施方式的半导体模块的平面图。
图3是沿着图2的III-III线的剖视图。
图4是沿着图2的IV-IV线的剖视图。
图5是从主端子侧观看的平面图。
图6是考虑了电感的等价电路图。
图7是表示IGBT与主端子的位置关系的平面图。
图8是表示第1变形例的平面图。
图9是表示第2变形例的平面图。
图10是表示第2实施方式的半导体模块中的IGBT与主端子的位置关系的平面图。
图11是表示第3实施方式的半导体模块中的IGBT与主端子的位置关系的平面图，对应于图7。
图12是表示第3变形例的平面图。
图13是表示第4实施方式的半导体模块的平面图。
图14是表示第4变形例的平面图。
图15是表示第5变形例的平面图。
图16是表示第6变形例的平面图。
具体实施方式
参照附图对多个实施方式进行说明。在多个实施方式中，对在功能上及/或构造上对应的部分附以同一参照符号。以下，将开关元件的厚度方向表示为Z方向，将与Z方向正交的、2个开关元件的排列方向表示为X方向。另外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要没有特别声明，将沿着由上述X方向及Y方向规定的XY面的形状设为平面形状。
(第1实施方式)
首先，基于图1，对应用半导体模块的电力变换装置进行说明。
图1所示的电力变换装置1被搭载于例如电动汽车、混合动力汽车。电力变换装置1构成为，将从搭载于车辆的直流电源2供给的直流电压变换为三相交流，向三相交流式的马达3输出。马达3作为车辆的行驶驱动源发挥功能。电力变换装置1也能够将由马达3所发电的电力变换为直流并向直流电源2充电。这样，电力变换装置1能够进行双向的电力变换。
电力变换装置1具有平滑电容器4及逆变器5。平滑电容器4的正极侧端子连接于直流电源2的高电位侧的电极即正极，负极侧端子连接于直流电源2的低电位侧的电极即负极。逆变器5将被输入的直流电力变换为规定频率的三相交流，并向马达3输出。逆变器5将由马达3所发电的交流电力变换为直流电力。
逆变器5包括6个臂(arm)。各个臂包含半导体模块10。即，逆变器5包括6个半导体模块10。6个臂中的3个是上臂5H，剩余的3个是下臂5L。上臂5H和下臂5L串联连接，构成一相的上下臂。上臂5H与下臂5L的连接点被连接于向马达3的输出线8。并且，逆变器5包括三相的上下臂。
在本实施方式中，作为构成逆变器5的开关元件，采用绝缘栅双极型晶体管(以下表示为IGBT)。半导体模块10具备互相并联连接的2个IGBT12、13。IGBT12、13分别反并联地连接有续流用的二极管12a、13a。图1所示的符号14a是IGBT12、13的栅极电极。这样，开关元件具有栅极电极14a。并联连接的2个IGBT12、13通过1个驱动器同时驱动。换言之，2个IGBT12、13的栅极电极14a电连接于相同的驱动器。
另外，作为IGBT12、13，采用n沟道型。在上臂5H中，IGBT12、13的集电极电极14b与高电位电源线6电连接。在下臂5L中，IGBT12、13的发射极电极14c与低电位电源线7电连接。并且，上臂5H中的IGBT12、13的发射极电极14c与下臂5L中的IGBT12、13的集电极电极14b相互连接。
电力变换装置1除了上述逆变器5以外，也可以具有将从直流电源2供给的直流电压升压的升压转换器、对构成逆变器5及升压转换器的开关元件的动作进行控制的栅极驱动电路等。
接下来，基于图2～图5，对半导体模块10的概略结构进行说明。
如图2～图5所示，半导体模块10具备密封树脂体11、IGBT12、13、第1热沉15、接头(terminal)17、第2热沉19、第1主端子21、第2主端子22及信号端子23。
密封树脂体11由例如环氧类树脂构成。密封树脂体11通过例如传递模塑法而成形。如图2～图4所示，密封树脂体11具有与Z方向正交的一面11a、与一面11a相反的背面11b、以及将一面11a与背面11b相连的侧面。一面11a及背面11b成为例如平坦面。
作为半导体元件的IGBT12、13构成于硅、碳化硅等的半导体基板(半导体芯片)。IGBT12、13相当于互相并联连接的开关元件。另外，IGBT12相当于第1开关元件，IGBT13相当于第2开关元件。IGBT12、13具有作为构成电路的元件的含义和作为芯片的含义。
在本实施方式中，如上述那样，IGBT12、13都设为n沟道型。IGBT12、13还一体地形成有上述续流用的二极管12a、13a。详细而言，在IGBT12，形成有二极管12b，在IGBT13，形成有二极管13a。这样，作为IGBT12、13，采用逆导(RC)－IGBT。
IGBT12、13形成纵型构造，以在Z方向上流过电流。虽然省略了图示，但在IGBT12、13，还分别形成有上述的栅极电极14a。栅极电极14a形成沟槽构造。另外，如图3所示，在IGBT12、13的元件的板厚方向即Z方向上，在IGBT12、13的一面分别形成集电极电极14b，在与一面相反的背面分别形成发射极电极14c。集电极电极14b也兼作二极管12a、13a的阴极电极，发射极电极14c也兼作二极管12a、13a的阳极电极。集电极电极14b相当于第1主电极，发射极电极14c相当于第2主电极。
IGBT12、13形成彼此大致相同的平面形状、具体而言是平面大致矩形状，并且具有彼此大致相同的大小和大致相同的厚度。IGBT12、13为彼此相同的结构。IGBT12、13配置为，彼此的集电极电极14b在Z方向上的相同侧，彼此的发射极电极14c在Z方向上的相同侧。IGBT12、13在Z方向上位于大致相同的高度，并且在X方向上横向排列配置。关于IGBT12、13的配置的详细情况在后叙述。
如图2及图4所示，在IGBT12、13的背面即发射极电极形成面，还形成有信号用的电极即焊盘14d。焊盘14d形成于与发射极电极14c不同的位置。焊盘14d与发射极电极14c电分离。焊盘14d在Y方向上形成于与发射极电极14c的形成区域相反侧的端部。
在本实施方式中，各IGBT12、13分别具有5个焊盘14d。具体而言，作为5个焊盘14d，有栅极电极用的焊盘、检测发射极电极14c的电位的开尔文发射极用的焊盘、电流感测用的焊盘、检测IGBT12、13的温度的温度传感器(感温二极管)的阳极电位用的焊盘、该温度传感器的阴极电位用的焊盘。5个焊盘14d在平面大致矩形状的IGBT12上统一形成于Y方向的一端侧，并且在X方向上排列而形成。
第1热沉15发挥将IGBT12、13的热向半导体模块10的外部散热的功能，并且也发挥作为布线的功能。为此，为了确保导热性及导电性，至少使用金属材料而形成。第1热沉15也被称为散热板。第1热沉15相当于第1导体板。在本实施方式中，第1热沉15设置为，在从Z方向的投影观察中将IGBT12、13包含在内。第1热沉15在Z方向上相对于IGBT12、13配置于密封树脂体11的一面11a侧。第1热沉15将X方向作为长度方向而形成平面大致矩形状。第1热沉15的厚度大致一定，其板厚方向与Z方向大致平行。
在第1热沉15的同一面，分别独立地经由焊料16连接有IGBT12、13的集电极电极14b。第1热沉15的大部分被密封树脂体11覆盖。第1热沉15的表面中的与IGBT12、13相反的面即散热面15a从密封树脂体11露出。散热面15a与一面11a大致共面。第1热沉15的表面中的除了与焊料16连接的连接部及散热面15a以外的部分被密封树脂体11覆盖。
接头17分别介于IGBT12与第2热沉19之间、以及IGBT13与第2热沉19之间。接头17按每个IGBT12、13而设置。接头17位于IGBT12、13与第2热沉19之间的导热、导电路径的中途，因此为了确保导热性及导电性，至少使用金属材料而形成。接头17与对应的IGBT12、13的发射极电极14c对置而配置，并经由焊料18而与发射极电极14c电连接。
第2热沉19也与第1热沉15同样地，发挥将IGBT12、13的热向半导体模块10的外部散热的功能，并且也发挥作为布线的功能。第2热沉19也被称为散热板。第2热沉19相当于第2导体板。在本实施方式中，第2热沉19也设置为，在从Z方向的投影观察中将IGBT12、13包含在内。第2热沉19在Z方向上相对于IGBT12、13配置于密封树脂体11的背面11b侧。第2热沉19也将X方向作为长度方向而形成平面大致矩形状。矩形的四角被切口。第2热沉19在从Z方向的投影观察中与第1热沉15大致一致。第2热沉19的厚度也大致一定，其板厚方向也与Z方向大致平行。
在第2热沉19的同一面，分别独立地经由焊料20电连接有IGBT12、13的发射极电极14c。具体而言，发射极电极14c与第2热沉19经由焊料18、接头17及焊料20而电连接。第2热沉19的大部分被密封树脂体11覆盖。第2热沉19的表面中的与IGBT12、13相反的面即散热面19a从密封树脂体11露出。散热面19a与背面11b大致共面。第2热沉19的表面中的除了与焊料20连接的连接部及散热面19a以外的部分被密封树脂体11覆盖。
第1主端子21及第2主端子22是用于将半导体模块10与外部设备电连接的外部连接端子中的流过主电流的主端子。第1主端子21与IGBT12、13的集电极电极14b电连接。为此，第1主端子21也被称为集电极端子。第1主端子21与第1热沉15相连，沿Y方向从第1热沉15延伸设置。第1主端子21经由第1热沉15及焊料16而与集电极电极14b电连接。
如图2等所示，在本实施方式中，半导体模块10具备2根第1主端子21。另外，通过对同一金属板进行加工，第1主端子21与第1热沉15一体设置。图2所示的符号21a表示第1主端子21与第1热沉15相连的部分即第1连结部。第1主端子21的一端作为第1连结部21a。
第1主端子21与第1热沉15相比厚度较薄，与第1热沉15的与散热面15a相反的面大致共面地相连。第1主端子21在密封树脂体11内具有弯曲部。第1主端子21如图5所示那样，从密封树脂体11的侧面11c中的、Z方向上的中央附近向外部突出。第1主端子21的配置的详细内容后述。
第2主端子22与IGBT12、13的发射极电极14c电连接。因此，第2主端子22也被称为发射极端子。第2主端子22与第2热沉19相连，沿与第1主端子21相同的方向即Y方向从第2热沉19延伸设置。第2主端子22经由第2热沉19、焊料20、接头17及焊料18而与发射极电极14c电连接。
如图2等所示，在本实施方式中，半导体模块10具备1根第2主端子22。另外，通过对同一金属板进行加工，第2主端子22与第2热沉19一体设置。图2及图4所示的符号22a表示第2主端子22与第2热沉19相连的部分即第2连结部。第2主端子22的一端作为第2连结部22a。
如图4所示，第2主端子22与第2热沉19相比厚度较薄，并与第2热沉19的与散热面19a相反的面大致共面地相连。第2主端子22在密封树脂体11内具有弯曲部。第2主端子22如图5所示，从第1主端子21所突出的侧面11c向外部突出。与第1主端子21同样地，第2主端子22也从Z方向上的中央附近向外部突出。第2主端子22的配置的详细情况后述。
信号端子23经由键合线24而与对应的IGBT12、13的焊盘14d电连接。在本实施方式中，采用铝类键合线24。信号端子23在密封树脂体11的内部与键合线24连接，从密封树脂体11的侧面详细而言是与侧面11c相反的面向外部突出。与IGBT12、13分别对应的信号端子23在Y方向上延伸设置。
在如以上那样构成的半导体模块10中，通过密封树脂体11，将IGBT12、13、第1热沉15的一部分、接头17、第2热沉19的一部分、第1主端子21的一部分、第2主端子22的一部分及信号端子23的一部分一体地密封。通过密封树脂体11，IGBT12、13被密封。即，构成一个臂的要素被密封。因此，半导体模块10也被称为1in1封装。
另外，第1热沉15的散热面15a与密封树脂体11的一面11a大致共面。另外，第2热沉19的散热面19a与密封树脂体11的背面11b大致共面。这样，半导体模块10形成散热面15a、19a都从密封树脂体11露出的两面散热构造。这样的半导体模块10例如能够通过将第1热沉15及第2热沉19与密封树脂体11一起切削加工而形成。另外，散热面15a、19a还能够通过以与使密封树脂体11成形的模具的型腔壁面接触的方式使密封树脂体11成形从而形成。
接下来，基于图5～图7，对半导体模块10中的电流路径、以及IGBT12、13、第1主端子21、第2主端子22的配置进行说明。另外，图7成为对图2省略了密封树脂体11的图。
图6是考虑了电感的半导体模块10的等价电路图。第1主端子21与第2主端子22之间的流过主电流的电流路径包括第1电流路径25、26及第2电流路径27、28。第1电流路径25形成于第1主端子21的第1连结部21a与IGBT12的集电极电极14b之间。第1电流路径26形成于第1连结部21a与IGBT13的集电极电极14b之间。
另一方面，第2电流路径27形成于第2主端子22的第2连结部22a与IGBT12的发射极电极14c之间。第2电流路径28形成于第2连结部22a与IGBT13的发射极电极14c之间。第1电流路径25、26是集电极电流的路径，第2电流路径27、28是发射极电流的路径。
这里，将第1电流路径25、26的自感表示为Lc1、Lc2，将第2电流路径27、28的自感表示为Ls1、Ls2。另外，将第1电流路径25与第2电流路径27之间的互感表示为M11，将第2电流路径27与第1电流路径26之间的互感表示为M12，将第2电流路径28与第1电流路径25之间的互感表示为M21，将第1电流路径26与第2电流路径28之间的互感表示为M22。
在并联连接的IGBT12、13中，若第2电流路径27、28的自感Ls1、Ls2产生差异，则导致第2电流路径27、28的寄生电感的差异。若寄生电感不同，则在开关时由寄生电感感应出不同的电压，因此发射极电位变得不同，IGBT12的栅极电压Vge与IGBT13的栅极电压Vge变得不平衡。即，流过2个IGBT12、13的电流产生不平衡(偏倚)。
进而，本发明人通过仿真等深入研究后明确了以下情况：不仅仅是自感Ls1、Ls2的差异，第2电流路径27、28各自与其他电流路径的互感的差异也是寄生电感的差异的要因、即栅极电压Vge的不平衡的要因。
因此，在本实施方式中，在多个IGBT并联连接的结构下，将任意的IGBT中的第2电流路径即任意电流路径的自感设为Lsn，将除了任意电流路径以外的其他电流路径与任意电流路径的互感设为Mn，将自感Lsn与互感Mn之和(电感和)设为Ln，配置多个IGBT及电流路径以使各IGBT的电感和Ln彼此相等。另外，将以减弱自感Lsn的方式起作用时的互感Mn设为负，将以增强自感Lsn的方式起作用时的互感Mn设为正。
具体而言，在2个IGBT12、13并联连接的结构下，配置IGBT12、13和电流路径(第1电流路径25、26及第2电流路径27、28)，以使IGBT12的电感和L1与IGBT13的电感和L2彼此相等。
另外，IGBT12侧的第2电流路径27与其他电流路径之间的互感M1成为上述的互感M11、M12之和，即M1＝M11+M12。IGBT13侧的第2电流路径28与其他电流路径之间的互感M2成为上述的互感M21、M22之和，即M2＝M21+M22。另外，IGBT12的电感和L1成为自感Ls1与互感M1之和，即L1＝Ls1+M1。IGBT13的电感和L2成为自感Ls2与互感M2之和，即L2＝Ls2+M2。因此，在L1＝L2的情况下，满足下述式子的关系。(式1)Ls1+M11+M12＝Ls2+M21+M22
为了满足L1＝L2的关系即数学式1的关系，如图7所示，在本实施方式中，半导体模块10如上述那样具备2根第1主端子21及1根第2主端子22作为主端子。第2主端子22与平面大致矩形状的第2热沉19中的Y方向的一端相连。第2主端子22的第2连结部22a在IGBT12、13的排列方向即X方向上设置于IGBT12的中心12c与IGBT13的中心13c之间。第2主端子22的宽度方向上的第2连结部22a的中心在X方向上位于在IGBT12、13间的中心穿过的与Y方向平行的中心线CL上。
如上述那样，2个IGBT12、13的结构相同，各IGBT12、13与第1热沉15及第2热沉19的连接构造也相同。因此，第2电流路径27、28的自感Ls1、Ls2的差异大致由各自的发射极电极14c与第2连结部22a的位置关系来决定，换言之大致由IGBT12、13与第2连结部22a的位置关系来决定。在本实施方式中，如上述那样，第2连结部22a的中心设置于中心线CL上，因此自感Ls1、Ls2彼此大致相等。
另外，2根第1主端子21与平面大致矩形状的第1热沉15中的Y方向的一端相连，详细而言，与连接第2主端子22的第2热沉19的端部相同侧的端部相连。第1主端子21设置为，在X方向上将第2主端子22夹在之间。如图5所示，在与板厚方向正交的X方向上，按第1主端子21、第2主端子22、第1主端子21的顺序排列配置。2个第1连结部21a相对于第2连结部22a而言设置于X方向的两侧。
第1主端子21与第1热沉15中的X方向的两端附近分别相连。由此，在XY平面中，IGBT12、13、2根第1主端子21及1根第2主端子22的配置相对于中心线CL线对称。因此，互感M1、M2彼此大致相等。另外，第1热沉15及第2热沉19也相对于中心线CL分别线对称。这样，在半导体模块10中，在Ls1＝Ls2的情况下实现M1＝M2，由此满足L1＝L2。
如以上那样，根据本实施方式的半导体模块10，运用了互感也是开关时的电流不平衡的要因这一见解。具体而言，不仅仅是第2电流路径27、28的自感Ls1、Ls2，而且还考虑第2电流路径27、28与其他电流路径的互感M1、M2，来配置IGBT12、13和作为决定各电流路径25、26，27、28的要素的第1主端子21及第2主端子22。因此，能够有效地抑制开关时的IGBT12、13的栅极电压Vge的不平衡、以及电流不平衡。
图7所示的单点划线的箭头表示集电极电流Ic，双点划线的箭头表示发射极电流Ie。箭头的方向是电流的流动方向。另外，符号100是将2根第1主端子21相连的母线100。通过上述配置，集电极电流Ic及发射极电流Ie相对于IGBT12、13间的中心线CL线对称地流动。这样，能够有效地抑制电流不平衡。
另外，在本实施方式中，半导体模块10具备2根第1主端子21及1根第2主端子22，第2主端子22的第2连结部22a在IGBT12、13的排列方向即X方向上设置于IGBT12与IGBT13之间。另外，第1连结部21a相对于第2连结部22a而言分别设置于X方向的两侧。
由于以之间夹着第2主端子22的方式配置2根第1主端子21，因此与具备各1根第1主端子和第2主端子并且第1主端子及第2主端子在与其板厚方向正交的方向上排列配置的以往结构相比，能够抑制主端子的配置的偏倚，由此能够降低电感和L1、L2的不平衡。因此，能够抑制在开关时的IGBT12、13的电流不平衡。
在本实施方式中，示出了第2电流路径27、28的自感Ls1、Ls2满足Ls1＝Ls2的关系的例子，但不限定于此。
例如，也可以是，将第2电流路径27、28的自感Ls1、Ls2设为Ls1＞Ls2并且将互感M1、M2设为M1＜M2，从而以使电感和L1、L2满足L1＝L2的关系的方式来配置IGBT12、13和第1主端子21及第2主端子22。在图8所示的第1变形例中，第2主端子22相对于IGBT12、13间的中心线CL而言偏向IGBT13侧而配置，从而Ls1＞Ls2。另外，为了以使L1＝L2的方式满足M1＜M2，将第1主端子21配置于第2主端子22的两侧。
另外，也可以是，将第2电流路径27、28的自感Ls1、Ls2设为Ls1＜Ls2并且将互感M1、M2设为M1＞M2，从而以使电感和L1、L2满足L1＝L2的关系的方式来配置IGBT12、13和第1主端子21及第2主端子22。在图9所示的第2变形例中，第2主端子22相对于IGBT12、13间的中心线CL而言偏向IGBT12侧而配置，从而Ls1＜Ls2。另外，为了以使L1＝L2的方式满足M1＞M2，将第1主端子21配置于第2主端子22的两侧。
(第2实施方式)
本实施方式能够参照先前的实施方式。因此，关于与先前的实施方式所示的半导体模块10共通的部分的说明予以省略。
本实施方式的半导体模块10如图10所示那样，具备1根第1主端子21及2根第2主端子22作为主端子。图10对应于图7，将密封树脂体11省略而进行图示。除了第1主端子21及第2主端子22的根数、连结位置不同以外，与第1实施方式(参照图7)为大致相同的结构。
在图10中，以通过Ls1＝Ls2并且M1＝M2来满足L1＝L2的关系的方式，配置了IGBT12、13和第1主端子21及第2主端子22。具体而言，以第1主端子21的第1连结部21a的宽度方向的中心在中心线CL上的方式，将第1主端子21在X方向上设置于IGBT12、13之间。第2主端子22与第2热沉19中的X方向的两端附近分别相连。由此，在XY平面中，IGBT12、13、1根第1主端子21及2根第2主端子22的配置相对于中心线CL线对称。
这样，在具备1根第1主端子21及2根第2主端子22的结构下，在Ls1＝Ls2的情况下实现M1＝M2，由此满足L1＝L2。因此，与先前实施方式同样地，能够有效地抑制开关时的IGBT12、13的电流不平衡。
图10所示的符号101是将2根第2主端子22相连的母线。通过上述配置，集电极电流Ic及发射极电流Ie相对于IGBT12、13间的中心线CL线对称地流动。这样，能够有效地抑制电流不平衡。
另外，在本实施方式中，半导体模块10具备1根第1主端子21及2根第2主端子22，第1主端子21的第1连结部21a在IGBT12、13的排列方向即X方向上设置于IGBT12与IGBT13之间。另外，第2连结部22a相对于第1连结部21a而言分别设置于X方向的两侧。
由于以之间夹着第1主端子21的方式配置2根第2主端子22，因此与具备各1根第1主端子和第2主端子并且第1主端子及第2主端子在与其板厚方向正交的方向上排列配置的以往结构相比，能够抑制主端子的配置的偏倚，由此能够降低电感和L1、L2的不平衡。因此，能够抑制开关时的IGBT12、13的电流不平衡。
另外，在本实施方式中也不限于第2电流路径27、28的自感Ls1、Ls2满足Ls1＝Ls2的关系的例子。在本实施方式所示的具备1根第1主端子21及2根第2主端子22的结构下，也可以在Ls1＞Ls2的情况下实现M1＜M2，由此满足L1＝L2的关系。另外，也可以在Ls1＜Ls2的情况下实现M1＞M2，由此满足L1＝L2的关系。
(第3实施方式)
本实施方式能够参照先前的实施方式。因此，关于与先前的实施方式所示的半导体模块10共通的部分的说明予以省略。
本实施方式的半导体模块10如图11所示那样，将第1主端子21及第2主端子22分别各设置1根。图11对应于图7，将密封树脂体11省略而进行图示。在图11中，为了便于说明，使第1主端子21稍微错开而进行图示。除了第1主端子21及第2主端子22的根数、连结位置不同以外，与第1实施方式(参照图7)为大致相同的结构。
在图11中，以通过Ls1＝Ls2并且M1＝M2来满足L1＝L2的关系的方式，配置了IGBT12、13和第1主端子21及第2主端子22。具体而言，第1主端子21及第2主端子22在Y方向上的相同侧延伸设置。以使第1主端子21的第1连结部21a的宽度方向的中心及第2主端子22的第2连结部22a的宽度方向的中心都在中心线CL上的方式，将第1主端子21及第2主端子22在X方向上设置于IGBT12、13之间。由此，在XY平面中，IGBT12、13、1根第1主端子21及1根第2主端子22的配置相对于中心线CL线对称。
这样，在具备1根第1主端子21及1根第2主端子22的结构中，在Ls1＝Ls2的情况下实现M1＝M2，由此满足L1＝L2。因此，与先前实施方式同样地，能够抑制开关时的IGBT12、13的电流不平衡。尤其是，能够降低主端子的根数，并且能够有效地抑制IGBT12、13的电流不平衡。
通过上述配置，如图11所示那样，集电极电流Ic及发射极电流Ie相对于IGBT12、13间的中心线CL线对称地流动。这样，能够有效地抑制电流不平衡。
另外，在本实施方式中，半导体模块10具备1根第1主端子21及1根第2主端子22，第1主端子21的第1连结部21a及第2主端子22的第2连结部22a都在IGBT12、13的排列方向即X方向上设置于IGBT12与IGBT13之间。另外，第1热沉15相当于第1导体部，第2热沉19相当于第2导体部。
第1连结部21a及第2连结部22a都在X方向上设置于IGBT12、13间，因此与具备各1根第1主端子和第2主端子并且第1连结部及第2连结部中的至少一方设置在比2个IGBT之间靠外部的结构相比，能够抑制主端子的配置的偏倚，由此能够降低电感和L1、L2的不平衡。因此，能够降低主端子的根数，并且能够抑制开关时的IGBT12、13的电流不平衡。
另外，不限定于第2电流路径27、28的自感Ls1、Ls2满足Ls1＝Ls2的关系的例子。在本实施方式所示的具备1根第1主端子21及1根第2主端子22的结构中，也可以是，在Ls1＞Ls2的情况下实现M1＜M2，由此满足L1＝L2的关系。另外，也可以是，在Ls1＜Ls2的情况下实现M1＞M2，由此满足L1＝L2的关系。
虽未特别提及，但可以是，在第1主端子21及第2主端子22是在Z方向的投影观察中大部分重叠的配置的情况下，还具备在第1主端子21与第2主端子22之间配置的电绝缘性的间隔件。该间隔件紧贴于密封树脂体11的侧面11c。通过间隔件，能够抑制在密封树脂体11的成形时从第1主端子21与第2主端子22之间漏出树脂。另外，通过在成形后将间隔件去除，从而也能够形成半导体模块10不具备间隔件的结构。
第1连结部21a及第2连结部22a在X方向上设置于IGBT12、13间的结构不限定于上述例子。例如也可以是，如图12所示的第3变形例那样，第1主端子21及第2主端子22在Y方向上彼此向相反侧延伸设置。尤其是，在图12中，与图11同样地，第1连结部21a的宽度方向的中心及第2连结部22a的宽度方向的中心都在中心线CL上。因此，能够更有效地抑制IGBT12、13的电流不平衡。另外，在图12中，为了方便，将信号端子23及键合线24的图示省略。
(第4实施方式)
本实施方式能够参照先前的实施方式。因此，关于与先前的实施方式所示的半导体模块10共通的部分的说明予以省略。
在第3实施方式中，示出了在两面散热构造中将第1主端子21及第2主端子22各设置1根、第1连结部21a及第2连结部22a都在X方向上设置于IGBT12、13间的例子。相对于此，在本实施方式中，如图13所示那样，在单面散热构造中，将第1主端子21及第2主端子22各设置1根，第1连结部21a及第2连结部22a都在X方向上设置于IGBT12、13间。
图13所示的半导体模块10除了2个IGBT12、13、第1主端子21、第2主端子22以外，还具备绝缘板29、导体层30、31及键合线32。绝缘板29使用陶瓷等电绝缘性的材料形成。在绝缘板29的一面上，设置有由铜等金属材料构成的导体层30、31。导体层30、31设置于同一面上，并且彼此电分离。
在导体层30上，安装有IGBT12、13。IGBT12、13以使集电极电极形成面与导体层30对置的方式配置，未图示的集电极电极14b与导体层30经由焊料等而电连接。IGBT12、13在X方向上排列配置。
导体层30连接有第1主端子21。例如，第1主端子21经由未图示的焊料而连接于导体层30。与导体层30连接的连接部分成为第1主端子21的第1连结部21a。第1连结部21a在X方向上设置于IGBT12的中心与IGBT13的中心之间。导体层30相当于第1导体部。
IGBT12、13的未图示的发射极电极14c经由键合线32而分别与导体层31电连接。导体层31及键合线32相当于第2导体部。导体层31连接有第2主端子22。例如，第2主端子22经由未图示的焊料而与导体层31连接。与导体层31连接的连接部分成为第2主端子22的第2连结部22a。第2连结部22a也在X方向上设置于IGBT12的中心与IGBT13的中心之间。
这样，在本实施方式中，第1连结部21a及第2连结部22a都在X方向上设置于IGBT12、13间，因此与具备各1根第1主端子和第2主端子、第1连结部及第2连结部中的至少一方设置于比2个IGBT之间靠外部的结构相比，能够抑制主端子的配置的偏倚，由此能够降低电感和L1、L2的不平衡。因此，能够降低主端子的根数，并且能够抑制开关时的IGBT12、13的电流不平衡。
进而，在本实施方式中，导体层30在平面中呈大致U字状。即，导体层30具有1个180度的弯曲部。并且，在导体层30的一端侧安装有IGBT12，在另一端侧安装有IGBT13。第1主端子21以使第1连结部21a的宽度方向的中心在中心线CL上的方式与导体层30的中央附近相连。第1主端子21在Y方向上延伸设置。导体层31配置于导体层30的对置区域之间。导体层31配置于IGBT12、13之间。导体层31设置于中心线CL上。第2主端子22以使第2连结部22a的宽度方向的中心在中心线CL上的方式与导体层31相连。第2主端子22具有弯曲部，在Z方向的投影观察中与第1主端子21重叠而配置。
由此，在XY平面中，IGBT12、13、1根第1主端子21及1根第2主端子22的配置相对于中心线CL线对称。这样，在具备1根第1主端子21及1根第2主端子22的结构中，在Ls1＝Ls2的情况下实现M1＝M2，由此满足L1＝L2。因此，与先前实施方式同样地，能够有效地抑制开关时的IGBT12、13的电流不平衡。
通过上述配置，如图13所示，集电极电流Ic及发射极电流Ie相对于IGBT12、13间的中心线CL线对称地流动。这样，能够有效地抑制电流不平衡。
另外，第2电流路径27、28的自感Ls1、Ls2不限定于满足Ls1＝Ls2的关系的例子。在本实施方式所示的具备1根第1主端子21及1根第2主端子22的结构中，也可以在Ls1＞Ls2的情况下实现M1＜M2，由此满足L1＝L2的关系。另外，也可以在Ls1＜Ls2的情况下实现M1＞M2，由此满足L1＝L2的关系。
在单面散热构造中，将第1主端子21及第2主端子22各设置1根并且第1连结部21a及第2连结部22a设置于IGBT12、13间的结构不限定于上述例子。例如也可以采用如图14所示的第4变形例那样、第1主端子21及第2主端子22在Z方向上延伸设置的构造。在图14中，第1主端子21及第2主端子22都具有大致90度的弯曲部而呈L字状。这以外的结构与图13相同。根据这样的结构，集电极电流Ic及发射极电流Ie也相对于IGBT12、13间的未图示的中心线CL线对称地流动。因此，能够有效地抑制电流不平衡。
在图15所示的第5变形例中，代替导体层31及键合线32而采用金属制的导线33。导线33相当于第2导体部。导线33在X方向上延伸设置。导线33具有2处弯曲部，将IGBT12、13的未图示的发射极电极14c桥连。导线33与第2主端子22相连。第2主端子22及导线33通过对相同的金属板进行加工而被一体化。第2主端子22形成平面L字状。由此，第2连结部22a设置于未图示的中心线CL上，并且，在Z方向的投影观察中与第1主端子21不重叠。通过这样的结构，集电极电流Ic及发射极电流Ie也相对于IGBT12、13间的未图示的中心线CL线对称地流动。因此，能够有效地抑制电流不平衡。
半导体模块10可以还具备热沉等散热部件、密封树脂体。散热部件被连接于绝缘板29中的与导体层30、31相反的面。密封树脂体将IGBT12、13等密封。
本说明书的公开不限制于例示的实施方式。公开包含例示的实施方式及基于这些实施方式的本领域技术人员进行的变形方式。例如，公开不限定于实施方式中所示的要素的组合。公开能够通过多样的组合而实施。公开的技术范围不限定于实施方式的记载。公开的几个技术范围通过权利要求的记载来表示，进而应当理解为，包含权利要求的记载及其等同的含义及范围内的全部变更。
示出了将半导体模块10应用于逆变器5的例子，但不限定于此。例如也能够应用于升压转换器。另外，还能够应用于逆变器5及升压转换器这两方。
示出了与IGBT12、13一体地形成续流用的二极管12a、13a的例子，但不限定于此。也可以将续流用的二极管12a、13a设为其他芯片。
作为开关元件，示出了IGBT12、13的例子，但不限定于此。只要是具有栅极电极和流过主电流的第1主电极及第2主电极的开关元件即可。也能够采用例如MOSFET。另外，不限定于纵型的开关元件，也能够应用于横型的开关元件(例如LDMOS)。
作为两面散热构造的半导体模块10，示出了具备接头17的例子，但不限定于此。也可以是不具备接头17的结构。例如，可以代替接头17而在第2热沉19设置朝向发射极电极14c突出的凸部。另外，示出了散热面15a、19a从密封树脂体11露出的例子，但也可以采用不从密封树脂体11露出的结构。进而，也可以采用不具备密封树脂体11的结构。
示出了半导体模块10具备并联连接的2个IGBT12、13的例子，但不限定于此。也能够应用于3个以上的IGBT并联连接的结构。在例如图16所示的第6变形例中，具备3个IGBT12、13、34。并且，IGBT12、13、34的集电极电极14b彼此连接于相同的第1热沉15，IGBT12、13、34的发射极电极14c彼此连接于相同的第2热沉19。
这样，在3个以上的IGBT12、13、34并联连接的结构中，将任意的IGBT中的第2电流路径即任意电流路径的自感设为Lsn，将除了任意电流路径以外的其他电流路径与任意电流路径的互感设为Mn，将自感Lsn与互感Mn之和设为Ln，只要以各IGBT的电感和Ln彼此相等的方式配置多个IGBT及电流路径即可。

Claims (10)

1.一种半导体模块，其特征在于，
具备：
多个开关元件(12、13、34)，具有栅极电极(14a)和流过主电流的第1主电极(14b)及第2主电极(14c)，互相并联连接；
第1主端子(21)及第2主端子(22)，作为外部连接端子；以及
在上述第1主电极的每一个与上述第1主端子之间形成的第1电流路径(25、26)以及在上述第2主电极的每一个与上述第2主端子之间形成的第2电流路径(27、28)，作为通过了上述开关元件的上述第1主端子与上述第2主端子之间的电流路径，
将任意的上述开关元件中的作为上述第2电流路径的任意电流路径的自感设为Lsn、将除了上述任意电流路径以外的其他上述电流路径与上述任意电流路径的互感设为Mn、将Lsn与Mn之和设为Ln，多个上述开关元件及上述电流路径被配置为，各开关元件的Ln彼此相等。
2.如权利要求1所述的半导体模块，其特征在于，
作为上述开关元件，具备第1开关元件及第2开关元件这2个，
将上述第1开关元件中的上述第2电流路径的自感设为Ls1、将互感设为M1、将上述第2开关元件中的上述第2电流路径的自感设为Ls2、将互感设为M2，
多个上述开关元件及上述电流路径被配置为，在Ls1＝Ls2的情况下，M1＝M2。
3.如权利要求1所述的半导体模块，其特征在于，
作为上述开关元件，具备第1开关元件及第2开关元件这2个，
将上述第1开关元件中的上述第2电流路径的自感设为Ls1、将互感设为M1、将上述第2开关元件中的上述第2电流路径的自感设为Ls2、将互感设为M2，
多个上述开关元件及上述电流路径被配置为，在Ls1＞Ls2的情况下，M1＜M2。
4.如权利要求1所述的半导体模块，其特征在于，
作为上述开关元件，具备第1开关元件及第2开关元件这2个，
将上述第1开关元件中的上述第2电流路径的自感设为Ls1、将互感设为M1、将上述第2开关元件中的上述第2电流路径的自感设为Ls2、将互感设为M2，
多个上述开关元件及上述电流路径被配置为，在Ls1＜Ls2的情况下，M1＞M2。
5.如权利要求2～4中任一项所述的半导体模块，其特征在于，
2个上述开关元件，以在一面侧形成上述第1主电极、在与上述一面相反的背面侧形成上述第2主电极及上述栅极电极、并且各个上述一面成为相同侧的方式排列配置，
该半导体模块还具备：第1导体板(15)，与2根上述第1主端子相连，并且与2个上述开关元件的第1主电极都电连接；以及第2导体板(19)，与1根上述第2主端子相连，并且与2个上述开关元件的第2主电极都电连接，
在2个上述开关元件的排列方向上，上述第2主端子与上述第2导体板之间的连结部分即第2连结部设置于2个上述开关元件之间，
上述第1主端子与上述第1导体板之间的连结部分即第1连结部相对于上述第2连结部设置于上述排列方向上的两侧。
6.如权利要求2～4中任一项所述的半导体模块，其特征在于，
2个上述开关元件，以在一面侧形成上述第1主电极、在与上述一面相反的背面侧形成上述第2主电极及上述栅极电极、并且各个上述一面成为相同侧的方式排列配置，
该半导体模块还具备：第1导体板(15)，与1根上述第1主端子相连，并且与2个上述开关元件的第1主电极都电连接；以及第2导体板(19)，与2根上述第2主端子相连，并且与2个上述开关元件的第2主电极都电连接，
在2个上述开关元件的排列方向上，上述第1主端子与上述第1导体板之间的连结部分即第1连结部设置于2个上述开关元件之间，
上述第2主端子与上述第2导体板之间的连结部分即第2连结部相对于上述第1连结部设置于上述排列方向上的两侧。
7.如权利要求2～4中任一项所述的半导体模块，其特征在于，
2个上述开关元件，以在一面侧形成上述第1主电极、在与上述一面相反的背面侧形成上述第2主电极及上述栅极电极、并且各个上述一面成为相同侧的方式排列配置，
该半导体模块还具备：第1导体板(15)，与1根上述第1主端子相连，并且与2个上述开关元件的第1主电极都电连接；以及第2导体板(19)，与1根上述第2主端子相连，并且与2个上述开关元件的第2主电极都电连接，
上述第1主端子与上述第1导体板之间的连结部分即第1连结部、以及上述第2主端子与上述第2导体板之间的连结部分即第2连结部，在2个上述开关元件的排列方向上分别设置于2个上述开关元件之间。
8.一种半导体模块，其特征在于，
具备：
2个开关元件(12、13)，具有形成于一面侧的第1主电极(14b)、和形成于与上述一面相反的背面侧的第2主电极(14c)及栅极电极(14a)，以使各个上述一面成为相同侧的方式排列配置，并且互相并联连接；
第1主端子(21)及第2主端子(22)，作为外部连接端子；
第1导体板(15)，与2根上述第1主端子相连，并与2个上述开关元件的第1主电极都电连接；以及
第2导体板(19)，与1根上述第2主端子相连，并与2个上述开关元件的第2主电极都电连接，
在2个上述开关元件的排列方向上，上述第2主端子与上述第2导体板之间的连结部分即第2连结部设置于2个上述开关元件之间，
上述第1主端子与上述第1导体板之间的连结部分即第1连结部相对于上述第2连结部设置于上述排列方向上的两侧。
9.一种半导体模块，其特征在于，
具备：
2个开关元件(12、13)，具有形成于一面侧的第1主电极(14b)、和形成于与上述一面相反的背面侧的第2主电极(14c)及栅极电极(14a)，以使各个上述一面成为相同侧的方式排列配置，并且互相并联连接；
第1主端子(21)及第2主端子(22)，作为外部连接端子；
第1导体板(15)，与1根上述第1主端子相连，并与2个上述开关元件的第1主电极都电连接；以及
第2导体板(19)，与2根上述第2主端子相连，并与2个上述开关元件的第2主电极都电连接，
在2个上述开关元件的排列方向上，上述第1主端子与上述第1导体板之间的连结部分即第1连结部设置于2个上述开关元件之间，
上述第2主端子与上述第2导体板之间的连结部分即第2连结部相对于上述第1连结部设置于上述排列方向上的两侧。
10.一种半导体模块，其特征在于，
具备：
2个开关元件(12、13)，具有栅极电极(14a)、和流过主电流的第1主电极(14b)及第2主电极(14c)，互相并联连接；
第1主端子(21)及第2主端子(22)，作为外部连接端子；
第1导体部(15，30)，与1根上述第1主端子相连，并与2个上述开关元件的第1主电极都电连接；以及
第2导体部(19，31，32，33)，与1根上述第2主端子相连，并与2个上述开关元件的第2主电极都电连接，
上述第1主端子与上述第1导体部之间的连结部分即第1连结部、以及上述第2主端子与上述第2导体部之间的连结部分即第2连结部，在2个上述开关元件的排列方向上分别设置于2个上述开关元件之间。
CN201880048851.XA 2017-07-27 2018-06-28 半导体模块 Active CN110998838B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017145786A JP6717270B2 (ja) 2017-07-27 2017-07-27 半導体モジュール
JP2017-145786 2017-07-27
PCT/JP2018/024482 WO2019021731A1 (ja) 2017-07-27 2018-06-28 半導体モジュール

Publications (2)

Publication Number Publication Date
CN110998838A true CN110998838A (zh) 2020-04-10
CN110998838B CN110998838B (zh) 2023-05-23

Family

ID=65041072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048851.XA Active CN110998838B (zh) 2017-07-27 2018-06-28 半导体模块

Country Status (5)

Country Link
US (1) US11270984B2 (zh)
EP (1) EP3660899A4 (zh)
JP (1) JP6717270B2 (zh)
CN (1) CN110998838B (zh)
WO (1) WO2019021731A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114123812A (zh) * 2021-10-29 2022-03-01 西安交通大学 一种基于逆导igbt的mmc钳位双子模块
CN117712049A (zh) * 2020-10-14 2024-03-15 罗姆股份有限公司 半导体模块

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6836201B2 (ja) * 2017-12-19 2021-02-24 株式会社デンソー 電力変換装置
JP7124769B2 (ja) * 2019-03-06 2022-08-24 株式会社デンソー 半導体モジュール
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP2020170827A (ja) * 2019-04-05 2020-10-15 株式会社デンソー 半導体装置
JP7259655B2 (ja) * 2019-09-04 2023-04-18 株式会社デンソー パワーモジュール
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
JP7354464B2 (ja) 2020-10-14 2023-10-02 ローム株式会社 半導体モジュール
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
US20240014193A1 (en) * 2020-12-03 2024-01-11 Rohm Co., Ltd. Semiconductor device
JP7118204B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960706A (zh) * 2008-08-06 2011-01-26 日立汽车系统株式会社 半导体装置及使用半导体装置的电力变换装置
CN102881682A (zh) * 2011-07-11 2013-01-16 株式会社日立制作所 半导体功率模块
JP2015018943A (ja) * 2013-07-11 2015-01-29 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
JP2015198188A (ja) * 2014-04-02 2015-11-09 トヨタ自動車株式会社 半導体モジュール
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH09270491A (ja) 1996-04-01 1997-10-14 Fuji Electric Co Ltd パワートランジスタモジュール
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP4506848B2 (ja) 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP5207862B2 (ja) * 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6252293B2 (ja) * 2014-03-26 2017-12-27 株式会社デンソー 半導体装置
JP6597549B2 (ja) * 2016-10-20 2019-10-30 トヨタ自動車株式会社 半導体モジュール
JP6640701B2 (ja) 2016-12-07 2020-02-05 三菱日立パワーシステムズ株式会社 地熱発電用蒸気性状監視装置、地熱発電システム、地熱発電用蒸気性状監視方法、及び、地熱発電システム制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960706A (zh) * 2008-08-06 2011-01-26 日立汽车系统株式会社 半导体装置及使用半导体装置的电力变换装置
CN102881682A (zh) * 2011-07-11 2013-01-16 株式会社日立制作所 半导体功率模块
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置
JP2015018943A (ja) * 2013-07-11 2015-01-29 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
JP2015198188A (ja) * 2014-04-02 2015-11-09 トヨタ自動車株式会社 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712049A (zh) * 2020-10-14 2024-03-15 罗姆股份有限公司 半导体模块
CN117712049B (zh) * 2020-10-14 2024-06-07 罗姆股份有限公司 半导体模块
CN114123812A (zh) * 2021-10-29 2022-03-01 西安交通大学 一种基于逆导igbt的mmc钳位双子模块

Also Published As

Publication number Publication date
WO2019021731A1 (ja) 2019-01-31
JP2019029457A (ja) 2019-02-21
US20200135702A1 (en) 2020-04-30
JP6717270B2 (ja) 2020-07-01
EP3660899A1 (en) 2020-06-03
EP3660899A4 (en) 2020-06-03
US11270984B2 (en) 2022-03-08
CN110998838B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
CN110998838B (zh) 半导体模块
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9762140B2 (en) Semiconductor device
US20190139874A1 (en) Semiconductor device having two switching elements
US10784214B2 (en) Semiconductor module, electric automobile and power control unit
CN111480231B (zh) 电力转换装置
CN110178304B (zh) 半导体装置
JP6708066B2 (ja) 半導体装置
CN109417066B (zh) 半导体装置
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US11380656B2 (en) Semiconductor device
WO2018083890A1 (ja) 半導体装置
US20200211954A1 (en) Semiconductor module
CN113707625A (zh) 电力用半导体模块
US20230230940A1 (en) Semiconductor device
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置
CN116344469A (zh) 功率半导体模块
CN117199011A (zh) 半导体模块以及半导体模块的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant