CN110998605B - 存储卡、主机设备、存储卡用连接器及存储卡用适配器 - Google Patents

Abstract

根据实施方式，提供一种具有第1面、第2面以及第1端子群～第N端子群的存储卡。第1面包括第1行～第N行，N为2以上的整数。第2面朝向与第1面相反的一侧。第1端子群～第N端子群配置于第1行～第N行。第1端子群包括被分配差分时钟信号的端子、被分配单端信号的端子、以及被分配第1电源电压的端子。第K端子群包括被分配差分数据信号的端子，K为2以上且N以下的整数。

Description

存储卡、主机设备、存储卡用连接器及存储卡用适配器

本申请享有在2017年6月5日提出申请的日本专利申请2017-111133号的优先权的利益，该日本专利申请的全部内容在本申请中被援引。

技术领域

本实施方式总的来说涉及存储卡、主机设备、存储卡用连接器及存储卡用适配器。

背景技术

在存储卡中，随着存储容量的增大，数据的转发量也增大。为了防止随着数据的转发量的增大而数据的转发时间增大，正在谋求搭载于存储卡的通信接口的高速化。

现有技术文献

专利文献

专利文献1：日本特开2016-29556号公报

发明内容

根据实施方式，提供一种具有第1面、第2面及第1端子群～第N端子群的存储卡。第1面包括第1行～第N(N为2以上的整数)行。第2面朝向与第1面相反的一侧。第1端子群～第N端子群配置于第1行～第N行。第1端子群包括被分配差分时钟信号的端子、被分配单端信号(single-ended signal)的端子、以及被分配第1电源电压的端子。第K端子群(K为2以上且N以下的整数)包括被分配差分数据信号的端子。

附图说明

图1是示出第1实施方式的存储卡的概略构成的俯视图。

图2是示出第2实施方式的存储卡的概略构成的俯视图。

图3是示出第2实施方式的存储卡的另一概略构成的俯视图。

图4A是示出第3实施方式的存储卡的概略构成的俯视图。图4B是示出第5实施方式的存储卡的概略构成的俯视图。图4C是示出第4实施方式的存储卡的概略构成的俯视图。

图5是示出第6实施方式的存储卡的概略构成的框图。

图6是示出装配有第7实施方式的存储卡的主机设备的概略构成的框图。

图7是示出装配有第8实施方式的存储卡的接口卡的概略构成的框图。

图8是示出第9实施方式的存储卡的总线模式的设定时的主机设备的动作的流程图。

图9是示出连接于第10实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。

图10A是示出连接于第11实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。图10B是示出连接于第12实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。

图11A是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的立体图。图11B是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的剖视图。

图12A是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的剖视图。图12B是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的俯视图。图12C是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的剖视图。图12D是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的俯视图。

图13A是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图13B是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图13C是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图13D是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图14A是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图14B是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图14C是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图14D是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图15A是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图15B是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图。图15C是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图。图15D是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图16A是示出第18实施方式的存储卡的概略构成的立体图。图16B是示出第19实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。图16C是示出第20实施方式的存储卡的概略构成的立体图。图16D是示出图16C的存储卡的装配后的适配器的状态的剖视图。

图17是示出第21实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

图18是示出第22实施方式的存储卡的概略构成的俯视图。

具体实施方式

以下，参照附图，对实施方式的存储卡、主机设备、存储卡用连接器及存储卡用适配器进行详细说明。此外，本发明不受这些实施方式所限定。在以下的实施方式中，作为存储卡，举出SD卡为例，但是，也可以是多媒体卡等其他卡。

(第1实施方式)

图1是示出第1实施方式的存储卡的概略构成的俯视图。

在图1中，在存储卡SD1的卡面上设置有行R1、R2。在行R1、R2分别设置有端子群PA1、PA2。行R1能够指定将端子群PA1的端子横向排列配置的区域。行R2能够指定将端子群PA2的端子横向排列配置的区域。

既可以是各端子群PA1、PA2的端子的尺寸不同，也可以是各端子群PA1、PA2的端子间的间隔不同。在行R1中，端子群PA1的各端子的配置位置也可以在纵向上错开。在行R2中，端子群PA2的各端子的配置位置也可以在纵向上错开。

该存储卡SD1的形状因数(form factor)可以与microSD卡对应。此时，存储卡SD1的纵向尺寸A1可以设定为15mm，横向尺寸B1可以设定为11mm，厚度可以设定为1.0mm。

对各行R1、R2分配依照某一个接口标准的通信所使用的信号。此时，可以使得依照多个接口标准的通信所使用的信号不被分配给一行。不过，也可以是依照一个接口标准的通信所使用的信号被分配给多个行。

对行R1分配与SD标准对应的第1模式下的通信所使用的信号。与SD标准对应的第1模式下的通信可以使用单端信号。即，单端信号对应于SD标准。在与SD标准对应的第1模式下，对端子群PA1分配电源VDD、接地电位VSS、命令CMD、时钟CLK及数据DAT[3:0]。

在与SD标准对应的第1模式下，可以依照DS(Default Speed)、HS(High Speed)或者UHS(Ultra High Speed)-I来进行通信。DS的最大转发速度为12.5M字节/秒，HS的最大转发速度为25M字节/秒，UHS-I的最大转发速度为104M字节/秒。

对行R2分配与PCIe(Peripheral Component Interconnect express，周边装置互联高速)标准对应的第2模式下的通信所使用的信号。在与PCIe标准对应的第2模式下，可以在数据的通信中使用差分信号。在与PCIe标准对应的第2模式下，对端子群PA2分配发送差分信号TX0P、TX0N、接收差分信号RX0P、RX0N。通过使用发送差分信号TX0P、TX0N及接收差分信号RX0P、RX0N能够进行双向通信。此时，在行R2中，以夹着被分配了差分信号的端子的方式，分别分配接地电位的GND端子。

而且，在行R2中，对端子群PA2的1个端子分配电源端子VDD2或者电源端子VDD3，对端子群PA2的另1个端子分配电源端子VDD2。另外，对端子群PA2的又1个端子分配SWIO。SWIO可以在NFC(Near Field Communication)中使用。

在与SD标准对应的第1模式下，时钟CLK及数据DAT[3:0]被分配给分开的端子。因此，时钟CLK及数据DAT[3:0]经由分开的传送路而被传送。

在与PCIe标准对应的第2模式下，虽然串行传送数据，但是，为了在接收电路中能够生成时钟，数据以相同电压电平不长时间持续的方式，按某单位而被编码化。编码化使用8B10B、128b/130b等方式。接收侧通过从数据的变化点生成时钟，即便电压电平稍微变动，也能够接收数据。在存在多个通路(lane)(差分数据信号的上升、下降的对)的情况下，分别以通路独立地构成接收电路并使接收数据的开始位置统一，由此能够消除通路间偏差(skew)。

例如，与PCIe 3.0标准对应的第2模式的情况下的最大转发速度为每1通路2G字节/秒(上升下降的合计)。在与PCIe标准对应的第2模式下，可以由一组发送差分信号TX0P、TX0N及接收差分信号RX0P、RX0N构成1通路。一组发送差分信号TX0P、TX0N及接收差分信号RX0P、RX0N能够配置于存储卡SD1的1个行。

因此，通过使存储卡SD1的行数增大，能够使与PCIe标准对应的第2模式的通路数增大，能够提高与PCIe标准对应的第2模式的转发速度。在与PCIe标准对应的第2模式下，在初始化时识别多个通路构成，能够将一个数据以多个通路转发。

在与PCIe标准对应的第2模式下进行通信的情况下，与PCIe标准对应的第2模式下的通信的控制所使用的控制信号被分配给行R1。该控制信号可以使用参考差分时钟信号REFCLKp/n、复位信号PERST、电源管理控制信号CLKREQ。另外，该控制信号还可以使用唤醒信号PEWAKE。这些控制信号代替行R1的命令CMD及数据DAT[3:0]而被分配。

参考差分时钟信号REFCLKp/n以2通构成差分时钟，通过从主机设备发送时钟，存储卡SD1能够使与装配有该存储卡SD1的主机设备的同步容易化。不过，参考差分时钟信号REFCLKp/n被分配给行R1，发送差分信号TX0P、TX0N及接收差分信号RX0P、RX0N被分配给行R2以后。因而，参考差分时钟信号REFCLKp/n与发送差分信号TX0P、TX0N及接收差分信号RX0P、RX0N被以分开的传送路发送。

主机设备例如既可以是个人计算机等信息处理装置、移动电话、数码相机、拍摄装置，也可以是平板计算机、智能手机等便携终端，还可以是游戏机，又可以是车辆导航系统等车载终端。

存储卡SD1将接收到的参考差分时钟倍增而生成位时钟。数据与位时钟同步，被从发送差分信号TX0P、TX0N输出，从接收差分信号RX0P、RX0N读取的数据与位时钟同步地进行整理。多个通路的情况下也能够使其与位时钟同步地整理为一个数据。

复位信号PERST可以用于主机设备使与PCIe标准对应的第2模式下的通信所使用的总线复位。该复位信号PERST可以在出错时等在主机设备进行卡的再初始化时使用。

电源管理控制信号CLKREQ可以作为用于从省电模式恢复的时钟而使用。在省电模式下，通过使数据转发所使用的高频位时钟停止，能够降低消耗电力。

在唤醒信号PEWAKE实装于存储卡SD1的情况下，唤醒信号PEWAKE可以用于在省电模式下存储卡SD1向主机设备通知各种事件。主机设备当从存储卡SD1接收到唤醒信号PEWAKE时，解除省电模式，能够对事件进行处理。在存储卡中，也存在实装I/O功能的类型，也可以作为通知I/O中断的手段而使用。

在行R2中，对端子群PA2的1个端子分配电源端子VDD2或者电源端子VDD3。主机设备可以向行R1的电源VDD供给电源电压VDD1。电源电压VDD1可以设定为3.3V。可以向行R2的电源端子VDD2供给电源电压VDD2。电源电压VDD2可以设定为1.8V。或者，可以向行R2的电源端子VDD3供给电源电压VDD3。电源电压VDD3可以设定为1.2V。电源电压表述表示中位数，容许某种程度的电压变动幅度。例如，对于3.3V，2.7V～3.6V是容许范围，对于1.8V，1.70～1.95V是容许范围，对于1.2V，1.1V～1.3V是容许范围。

在下述说明中，设想存在电源端子VDD3而进行说明，但是，在支持电源电压VDD3的存储卡SD1不具有电源端子VDD3的情况下，可以使用行R2的电源端子VDD2，供给电源电压VDD2或者电源电压VDD3。具体地说，电源电压VDD2被施加1.8V或者1.2V。即，虽然也存在在存储卡SD1中没有电源端子VDD3的情形，但是，仅仅是将电源电压VDD3的供给对象变为电源端子VDD2，其他说明是同样的。

在上述说明中，对与PCIe标准对应的第2模式下的通信所使用的信号被分配给行R2的方法进行了说明，但是，也可以是UHS-II下的通信所使用的信号被分配给行R2。UHS-II的最大转发速度为312M字节/秒。

在此，由于能够判别存储卡SD1是在与UHS-II标准对应的第2模式下通信，还是在与PCIe标准对应的第2模式下通信，所以，可以使用电源电压VDD2或者电源电压VDD3。在对端子群PA2的电源端子VDD2或者电源端子VDD3施加了电源电压的情况下，存储卡SD1若支持PCIe标准，则能够在PCIe总线模式下通信。

或者，也存在检测电源电压VDD2或者电源电压VDD3的变化点而进行切换的方法。在VDD2或者VDD3从断(OFF)变为通(ON)的情况下，进入PCIe总线模式，在从通变为断的情况下，脱离PCIe总线模式。由此，在SD模式下，VDD2或者VDD3在通、断下均能够动作。

使用UHS-II标准的主机设备将电源电压VDD2施加于电源端子VDD2，使用PCIe标准的主机设备将电源电压VDD2施加于电源端子VDD2，或者将电源电压VDD3施加于电源端子VDD3。存储卡SD1通过VDD2/VDD3电压的有无的组合，能够容易地进行主机设备所期待的总线模式判定。因此，存储卡SD1无需通过向数据发送的符号(symbol)来进行总线模式判定。

在此，由于主机设备能够识别存储卡SD1是支持PCIe标准还是支持UHS-II标准，所以，与PCIe标准对应的主机设备可以将用于对支持PCIe标准进行识别的所决定的PCIe符号向行R2的端子群PA2发送。在针对该符号从存储卡SD1产生了响应(response)的情况下，主机设备能够识别为存储卡SD1支持PCIe标准。与UHS-II对应的主机设备可以将UHS-II初始化符号向行R2的端子群PA2发送。在针对该符号从存储卡SD1产生了响应的情况下，主机设备能够识别为存储卡SD1支持UHS-II。

在此，通过将与PCIe标准对应的第2模式下的通信所使用的信号分配给行R2，使得存储卡SD1能够支持PCIe标准下的通信，由此能够提高数据的转发速度。随着存储卡SD1的存储容量的增大，访问存储器区域整体的情况下的时间增大，但是，通过利用多通路构成等方法进一步使总线高速化，能够缩短该时间。

另外，通过存储卡SD1支持PCIe标准下的通信，能够使用PCIe标准的标准物理层(PHY:Physical Layer)。因而，能够谋求用于提高存储卡SD1的数据的转发速度的设计的容易化和开发成本的降低。

而且，通过存储卡SD1支持PCIe标准下的通信，能够在PCIe标准的数据链路层中采用NVMe(Non Volatile Memory express)。因而，能够降低数据转发时的代价(overhead)，能够提高数据转发效率。

(第2实施方式)

图2是示出第2实施方式的存储卡的概略构成的俯视图。

在图2中，在存储卡SD2的卡面上设置有行R1～R4。在行R1、R2分别设置有端子群PA1、PA2。行R1、R2可以与图1的存储卡SD1同样地使用。例如，可以在行R2中支持UHS-II，在行R3、R4中支持PCIe标准。

在行R3、R4分别设置有端子群PA3、PA4。行R3能够指定将端子群PA3的端子横向排列配置的区域。行R4能够指定将端子群PA4的端子横向排列配置的区域。该存储卡SD2的形状因数可以与microSD卡对应。此外，在存储卡SD2设置有行R3、R4的情况下，行R2可以设为可选方式(也可以没有)。

在图2中，行R3、R4是由两段构成的例子，但是，各行表示1通路的构成所需的端子的集合，不对存储卡上的端子配置进行限制。例如，既可以将两段的焊盘呈“交错状”配置，另外，也可以使行R3、R4为1列并呈字排列配置。

端子群PA3、PA4的各端子的面积可以比端子群PA1、PA2的各端子的面积小。根据连接器的接触方式，端子群PA3、PA4的各端子的形状可以互相相等。在此，通过减小端子群PA3、PA4的各端子的面积，能够降低寄生电容，并且，能够减小在与端子接触了时的残端(stub)，能够提高频率特性。此外，在此所说的残端(stub)，指的是在与存储卡SD2的端子接触了时，在不与连接器引脚接触的部分出现的端子的残边(日语：切れ端)。另外，通过使端子群PA3、PA4的各端子的形状互相相等，能够提高构成通路的差分信号的电特性的对称性。

对各行R3、R4分配PCIe标准下的通信所使用的信号。对行R3的端子群PA3分配发送差分信号TX0P、TX0N、接收差分信号RX0P、RX0N。对行R4的端子群PA4分配发送差分信号TX1P、TX1N、接收差分信号RX1P、RX1N。

在此，1个行可以构成PCIe标准的1通路。因而，通过PCIe标准下的通信所使用的信号被分配给行R3、R4，能够构成PCIe标准的2通路，与PCIe标准下的通信所使用的信号被分配给1个行的方法相比，能够将数据转发速度提高到2倍。

在使用2个行R3、R4在PCIe标准下进行通信的情况下，PCIe标准下的通信的控制所使用的控制信号也被分配给行R1。此时，分配到行R1的控制信号能够在2个行R3、R4共用。

在行R3中，对端子群PA3的1个端子分配电源端子VDD3。可以向行R3的电源端子VDD3供给电源电压VDD3。端子群PA3的电源端子VDD3能够在行R3、R4共用。由于能够判别存储卡SD2是在与SD标准对应的第1模式下通信，还是在与PCIe标准对应的第2模式下通信，所以，能够使用电源电压VDD3。

另外，在各行R3、R4中，以夹着被分配了差分信号的端子的方式，分别分配接地电位的GND端子。例如，在行R3中，对右数第2个、第3个、第6个、第7个端子分配接收差分信号RX0N、RX0P、TX0N、TX0P。此时，对行R3的右数第1个、第4个、第5个、第8个端子分配接地电位GND。

不过，存储卡也可以是相对于图2所示的构成，代替包围差分信号端子的2个GND端子中的一方的GND端子而配置有电源端子的图3所示的构成。电源端子可以采用与稳定的电源对应的电源端子。图3是示出第2实施方式的存储卡的另一概略构成的俯视图。

在此，通过对夹着被分配了差分信号的端子的端子分配接地电位GND，能够针对每个差分信号确保返回路径，能够降低差分信号间的相互干涉。

此外，在图2或者图3的例子中，对针对每个差分信号独立地分配了接地电位GND的方法进行了说明，但是，在对于差分信号间的相互干涉具有足够的噪声容限的情况下，被分配了接地电位GND的互相相邻的端子也可以共同化。例如，在行R3中，分配了接地电位GND的右数第4个及第5个端子中的任一端子也可以没有。由此，能够减少在各行R3、R4中设置的端子数，在存储卡SD2的1个行中能够配置的端子数存在限制的情况下，也能够容易地应对该限制。

另外，在图2或者图3的例子中，对在存储卡SD2设置行R3、R4的方法进行了说明，但是，行R4也可以省略。

而且，在图2或者图3的例子中，对除了行R1、R2之外还设置2个行R3、R4的方法进行了说明，但是，也可以除了行R1、R2之外还设置3个以上的行。例如，也可以还追加行R5、R6。在此，通过存储卡SD2支持PCIe标准下的通信，能够通过增大行数来增大通路数，能够容易地应对数据转发速度的增大。

即，可以在存储卡的卡面上设置N(N为2以上的整数)个行。并且，可以在第1行中在与SD标准对应的第1模式下进行数据通信，在第2行～第N行中在PCIe标准下进行数据通信。第2行也可以作为PCIe通路而被分配，但是，由于焊盘的形状与第3行以后不同，所以也可以不使用。若将PCIe通路的数设为X，则在PCIe标准下能够使用X通路来进行数据通信，例如，PCIe 3.0标准的最大转发速度能够达到X×2G字节/秒(双向)。

(第3实施方式)

图4A是示出第3实施方式的存储卡的概略构成的俯视图。

在microSD形状因数中，存在有行R2的情况和没有行R2的情况、有行R3、R4的情况和没有行R3、R4的情况这3种组合。

(1)有行R2而没有行R3、R4的情况(图1的情形)

对行R2分配UHS-II的差分信号或者PCIe标准的差分信号1通路。在初始化时识别支持哪一个(也可以支持双方)。而且，存在在行R2中有电源端子VDD3的情况和没有电源端子VDD3的情况的组合，在有电源端子VDD3的情况下施加1.2V。在没有电源端子VDD3的情况下，使用电源端子VDD2，对电源端子VDD2施加1.8V或者1.2V。

(2)没有行R2而有行R3、R4的情况(图4A的情形)

行R3、R4被分配PCIe标准的差分信号2通路。电源电压VDD3处于行R3。UHS-II无法支持。

(3)有行R2且有行R3、R4的情况(图2的情形)

对行R2分配UHS-II的差分信号，行R3、R4被分配PCIe标准的差分信号2通路。而且，存在在行R2中有电源端子VDD3的情况和没有电源端子VDD3的情况的组合，在有电源端子VDD3的情况下施加1.2V。在没有电源端子VDD3的情况下，使用电源端子VDD2，或者也可以使用行R3的电源端子VDD3。在使用电源端子VDD2的情况下，施加1.8V或者1.2V。另外，在与PCIe标准对应的第2模式时，行R2能够作为别的用途的接口而使用。

存储卡SD3的行R1、R3、R4可以与图2的存储卡SD2的行R1、R3、R4同样地使用。

在此，通过除去存储卡SD2的行R2，能够增加存储卡SD3的卡面上的空余空间。例如，可以作为用于散热的接触区域而使用。

(第4实施方式)

图4C是示出第4实施方式的存储卡的概略构成的俯视图。

在图4C中，在存储卡SD5的卡面上设置有行R1、R3、R4。在行R1设置有端子群PC1。对行R1分配与SD标准对应的第1模式下的通信所使用的信号。此时，在行R1中，对端子4分配电源VDD，对端子3、6分配接地电位VSS，对端子2分配命令CMD，对端子5分配时钟CLK，对端子1、9、8、7分配数据DAT[3:0]。

在行R3、R4分别设置有端子群PC3、PC4，可以设为2通路构成。该存储卡SD5的形状因数可以与标准大小的SD卡对应。此时，存储卡SD5的纵向尺寸A2可以设定为32mm，横向尺寸B2可以设定为24mm，厚度可以设定为2.1mm。

存储卡SD5的行R1、R3/R4可以与存储卡SD2的行R1、R3、R4同样地使用。由此，在存储卡SD5的形状因数与标准大小的SD卡对应的情况下，也能够支持与PCIe标准对应的第2模式下的通信，能够提高数据的转发速度。

(第5实施方式)

图4B是示出第5实施方式的存储卡的概略构成的俯视图。

在图4B中，在存储卡SD4的卡面上设置有行R1、R3、R4。在行R1设置有端子群PB1。对行R1分配与SD标准对应的第1模式下的通信所使用的信号。图4B的端子群PB1示出与图4A的端子群PA1相同形状的情况下的例子，但是，端子群PB1的形状也可以设为与行R3、R4的端子形状相同或者类似的小的焊盘形状。通过使用适配器，能够制作成若转换为图4C的形状因数则维持互换性。

在行R3、R4分别设置有端子群PB3、PB4。该存储卡SD4的形状因数可以在体积上包含与microSD卡对应的形状因数并在体积上包含于与标准大小的SD卡对应的形状因数。此时，存储卡SD4的纵向尺寸A3可以设定为16mm～20mm的范围，横向尺寸B3可以设定为12mm～16mm的范围，厚度可以设定为1.4mm～1.6mm的范围。

在此，存储卡SD4的形状因数，通过在体积上包含与microSD卡对应的形状因数，在NAND闪存的芯片大小增大了的情况下，也能够将NAND闪存收纳于存储卡SD4，能够应对NAND闪存的存储容量的增大。

另外，存储卡SD4的形状因数，通过在体积上包含于与标准大小的SD卡对应的形状因数，能够抑制存储卡SD4的大小的增大。因而，能够确保存储卡SD4的紧凑性，能够在智能手机等便携终端、数码相机等便携设备等中使用。

存储卡SD4的行R1、R3、R4与存储卡SD5的行R1、R3、R4同样，可以与存储卡SD3的行R1、R3、R4同样地使用。由此，在存储卡SD4的形状因数与microSD卡的形状因数及标准大小的SD卡的形状因数不同的情况下，也能够支持PCIe标准下的通信，能够与形状因数的差别无关地访问存储区域。

此外，在存储卡SD2～SD5中，配置于行R3、R4的端子的尺寸、形状及配置间隔可以共同化。由此，能够将与配置于行R3、R4的端子接触的连接器在存储卡SD2～SD5间共同化。

(第6实施方式)

图5是示出第6实施方式的存储卡的概略构成的框图。此外，图5的构成也可以在图1、图2及图4A～图4C中的任一存储卡SD1～SD5中使用。在以下的说明中，例举图5的构成应用于图2的存储卡SD2的情况为例。

在图5中，在存储卡SD2设置有调节器11、12、比较器13、卡控制器14、存储器接口电路15及存储器16。存储器16可以使用NAND闪存。卡控制器14能够进行向存储器16的读/写控制及与外部的通信控制等。该通信控制中可以包括对应于与SD标准对应的第1模式的协议控制及与lPCIe标准对应的协议控制。在卡控制器14设置有IO单元17、物理层接口18及卡接口电路19。

IO单元17可以与单端信号对应。IO单元17可以与被分配给行R1的信号对应。在IO单元17设置有输入缓冲器V1、V3及输出缓冲器V2。可以向输入缓冲器V1输入时钟CLK。可以向输入缓冲器V3输入命令CMD及数据DAT[3:0]。输出缓冲器V2可以输出针对命令CMD的响应及数据DAT[3:0]。输入缓冲器V3及输出缓冲器V2可以针对每个命令CMD及数据DAT[3:0]而设置。

物理层接口18可以与差分信号对应。物理层接口18可以与被分配给行R2、R3、R4的信号对应。在物理层接口18设置有接收器RE及发送器TR。可以向接收器RE输入行R2、R3的接收差分信号RX0P、RX0N及行R4的接收差分信号RX1P、RX1N。发送器TR可以输出行R2、R3的发送差分信号TX0P、TX0N及行R4的发送差分信号TX1P、TX1N。接收器RE及发送器TR可以针对每个行R2、R3、R4而设置。在行R2中，无论是与UHS-II标准对应的第2模式下还是与PCIe标准对应的第2模式下，物理层接口18都可以采取相同的构成。

IO单元17及物理层接口18连接于卡接口电路19。卡控制器14经由存储器接口电路15而连接于存储器16。为了使存储卡SD2支持PCIe标准，可以在卡控制器14除了设置PCIe标准的物理层接口18之外还设置PCIe标准的数据链路层(data link layer)及事务层(transaction layer)。物理层接口18可以进行串行/并行转换、并行/串行转换及数据的符号化等。该符号化是在数据的0或者1连续时将相同值的连续次数抑制为预定值以下的处理。通过该符号化，能够抑制数据传送时的电压电平的偏离(bias)。另外，通过使用特定的频率的谐波不变大的符号，也能够抑制EMI(ElectroMagnetic Interference)。

此外，在PCIe标准的事务层中，可以将数据打包，对包的标头附加命令等。在PCIe标准的数据链路层中，可以对从事务层接受到的包附加序列号，附加CRC(CyclicRedundancy Check)码。序列号可以在包的送达确认等中使用。

电源电压VDD1向调节器11、卡控制器14、存储器接口电路15及存储器16供给。供给到调节器11的电源电压VDD1被转换为电源电压VDDL，向卡控制器14及存储器接口电路15供给。电源电压VDDL与卡控制器的技术相匹配地决定。存储器接口电路15在卡控制器14的接口电压与存储器16的接口电压不同的情况下，是电平转换电路(level shifter circuit)。

在与SD标准对应的第1模式(DS、HS或者UHS-I)的情况下，构成为仅以电源电压VDD1就能够动作。在UHS-7模式的情况下，卡控制器14及存储器接口电路15可以使用电源电压VDDL作为1.8V。此时，在IO单元17中，可以根据电源电压VDD1、VDDL而切换输出信号电压及输入阈值。电压VDD2可以以可选方式供给。

电源电压VDD3向调节器12及比较器13供给。供给到调节器12的电源电压VDD3被转换为使物理层接口18动作所需的电源电压VDDPHY，向物理层接口18供给。

供给到比较器13的电源电压VDD3与基准电压进行比较。并且，基于该比较结果来检测电源电压VDD3的施加，该检测信号VDD3SP向卡控制器14输出。

虽然未图示，但是，在使用电源电压VDD2时也同样，电源电压VDD2向调节器12及比较器13供给，被转换为使物理层接口18动作所需的电源电压VDDPHY，向物理层接口18供给，检测信号VDD3SP向卡控制器14输出。

在没有通过比较器13检测到电源电压VDD3的施加的情况下，在存储卡SD2中，在与SD标准对应的第1模式下进行通信。此时，从主机设备发送到存储卡SD2的时钟CLK经由输入缓冲器V1而向卡接口电路19发送。从主机设备发送到存储卡SD2的命令CMD及数据DAT[3:0]经由输入缓冲器V3而向卡接口电路19发送。针对从卡接口电路19发送来的命令CMD的响应及数据DAT[3:0]经由输出缓冲器V2而向主机设备发送。

在通过比较器13检测到电源电压VDD2或者电源电压VDD3的施加的情况下，在存储卡SD2中，在与PCIe标准对应的第2模式下进行通信。此时，在存储卡SD2中，可以经由行R3、R4而进行数据通信，经由行R1而进行控制信号的通信。关于控制信号，参考差分时钟信号REFCLKp/n、复位信号PERST、电源管理控制信号CLKREQ及唤醒信号PEWAKE可以代替行R1的命令CMD及数据DAT[3:0]而被分配。不过，唤醒信号PEWAKE的实装并非必须的。

当从主机设备向存储卡SD2发送串行的接收差分信号RX0P、RX0N、RX1P、RX1N时，由接收器RE转换为并行数据的接收信号Rx，向卡接口电路19发送。当从卡接口电路19向发送器TR发送并行数据的发送信号Tx时，该发送信号Tx被转换为串行的发送差分信号TX0P、TX0N、TX1P、TX1N，向主机设备发送。

(第7实施方式)

图6是示出装配有第7实施方式的存储卡的主机设备的概略构成的框图。

在图6中，在主机设备设置有系统控制器21及系统存储器27。在系统控制器21设置有根复合体(route complex)22、SD主机控制器23、第1行开关24、连接器25及存储器控制器26。存储器控制器26连接于系统存储器27。

根复合体22能够通过多个PCIe通路的协调而进行系统存储器的访问控制。另外，能够协调连接于PCIe通路的器件与系统存储器间的数据转发。在根复合体22具有多个PCIe通路的情况下，能够与多个PCIe器件(包括存储卡)进行星形-星形连接(star-starconnection)。也可以对一个器件分配多个通路。SD主机控制器23能够在与SD标准对应的第1模式下控制存储卡SD2的情况下使用。第1行开关24可以基于选择信号R1SEL来切换是将行R1在与SD标准对应的第1模式下的通信中使用，还是在与PCIe标准对应的第2模式下的通信中使用。

连接器25可以与存储卡SD2接触。此时，连接器25的形状因数可以与microSD卡对应。在连接器25，为了与存储卡SD2接触，可以设置与存储卡SD2的卡端子群对应的连接器接点端子群。存储卡SD2的卡端子群为图2的端子群PA1～PA4。另外，连接器25具有用于与主机控制器连接的连接器端子群。此外，在以下的说明中，为了将设置于存储卡的端子群与设置于连接器的端子群进行区分，有时将设置于存储卡的端子群称作卡端子群，将设置于连接器的端子群称作连接器端子群。

对连接器25施加电源电压VDD3，在没有施加电源电压VDD3的情况下，施加电源电压VDD2。存储器控制器26能够控制系统存储器27的动作。

在根复合体22设置有物理层接口22A、22C、22E及IO单元22B、22D、22F。各物理层接口22A、22C、22E为PCIe标准的差分信号接口，IO单元22B、22D、22F为PCIe标准的单端信号和差分参考时钟的接口。

物理层接口22A及IO单元22B连接于SD主机控制器23。此时，根复合体22可以使用差分信号DS1及控制信号CS1而与SD主机控制器23通信。物理层接口22C连接于连接器25。IO单元22D连接于第1行开关24。物理层接口22E及IO单元22F连接于M.2插槽。M.2支持SATA(Serial Advanced Technology Attachment)及PCIe标准，能够连接各种PCIe器件。SD主机控制器23经由第1行开关24而连接于连接器25。

在通过选择信号R1SEL选择了与SD标准对应的第1模式下的通信的情况下，通过第1行开关24将存储卡SD2的行R1切换为SD主机控制器23侧。并且，从SD主机控制器23输出的SD总线信号BS被分配给行R1，SD主机控制器23与存储卡SD2间在与SD标准对应的第1模式下进行通信。SD总线信号BS可以包含命令CMD、时钟CLK及数据DAT[3:0]。

在通过选择信号R1SEL选择了与PCIe标准对应的第2模式下的通信的情况下，通过第1行开关24将存储卡SD2的行R1切换为IO单元22D侧。并且，控制信号CS2被分配给行R1。该控制信号CS2可以包含参考差分时钟信号REFCLKp/n、复位信号PERST、电源管理控制信号CLKREQ。另外，该控制信号CS2也可以还包含唤醒信号PEWAKE。

另外，在物理层接口22C与存储卡SD2的行R3、R4之间收发差分信号DS2。该差分信号DS2可以包含接收差分信号RX0P、RX0N、RX1P、RX1N及发送差分信号TX0P、TX0N、TX1P、TX1N。由此，根复合体22与存储卡SD2间能够在与PCIe标准对应的第2模式下进行通信。

作为选择信号R1SEL的设定方法，可以以是否施加了电源电压VDD2或者电源电压VDD3来设定。可以通过检测电源电压VDD2或者电源电压VDD3的变化点(从off到on，从on到off)来控制初始化中的状态。或者，也可以在系统控制器21等设置寄存器，基于在该寄存器中储存的值来设定选择信号R1SEL。通过基于在寄存器中储存的值来设定选择信号R1SEL，能够与是否使用电源电压VDD3无关地，对与SD标准对应的第1模式下的通信和与PCIe标准对应的第2模式下的通信进行切换。

此外，在图6的实施方式中，示出了将能够装配存储卡SD2的连接器25实装于主机设备的构成，但是，也可以将能够装配存储卡SD1、SD3～SD5的连接器实装于主机设备。能够装配存储卡SD1、SD3的连接器的形状因数可以与microSD卡对应。能够装配存储卡SD4的连接器的形状因数可以包含与microSD卡对应的形状因数并包含于与标准大小的SD卡对应的形状因数。能够装配存储卡SD5的连接器的形状因数可以与标准大小的SD卡对应，包含与microSD卡对应的形状因数和卡SD4的形状因数。

(第8实施方式)

图7是示出装配有第8实施方式的存储卡的接口卡的概略构成的框图。

在图7中，在接口卡31设置有桥32、SD主机控制器33、第1行开关34及连接器35。

桥32通过将接口卡31装配于PCIe插槽或者M.2插槽而能够转变为与PCIe标准对应的第2模式下的通信。SD主机控制器33、第1行开关34及连接器35可以与图6的SD主机控制器23、第1行开关24及连接器25同样地构成。

在桥32设置有物理层接口32A、32C及IO单元32B、32D。各物理层接口32A、32C可以作为PCIe标准的差分信号的接口。IO单元32B、32D可以作为PCIe标准的单端信号和差分参考时钟的接口。

物理层接口32A及IO单元32B连接于SD主机控制器33。此时，桥32可以使用差分信号DS1及控制信号CS1而与SD主机控制器33通信。物理层接口32C连接于连接器35。IO单元32D连接于第1行开关34。

在通过选择信号R1SEL选择了与SD标准对应的第1模式下的通信的情况下，通过第1行开关34将存储卡SD2的行R1切换为SD主机控制器33侧。并且，从SD主机控制器33输出的SD总线信号BS被分配给行R1，SD主机控制器33与存储卡SD2间在与SD标准对应的第1模式下进行通信。

在通过选择信号R1SEL选择了与PCIe标准对应的第2模式下的通信的情况下，通过第1行开关34将存储卡SD2的行R1切换为IO单元32D侧。并且，控制信号CS2被分配给行R1。另外，在物理层接口32C与存储卡SD2的行R3、R4之间收发差分信号DS2。并且，桥32与存储卡SD2间在与PCIe标准对应的第2模式下进行通信。

(第9实施方式)

图8是示出第9实施方式的存储卡的总线模式的设定时的主机设备的动作的流程图。此外，该存储卡的总线模式的设定方法也可以在图1、图2及图4A～图4C的任一存储卡SD1～SD5中使用。

在图8中，主机设备向存储卡供给电源电压VDD1、电源电压VDD3(S1)。电源电压VDD1可以向存储卡的行R1的电源端子VDD供给。如图1所示，在存储卡只有行R1、R2的情况下，电源电压VDD3可以向存储卡的行R2的电源端子VDD3或者若没有电源端子VDD3则向电源端子VDD2供给。如图2或者图4A～图4C所示，在存储卡中有行R3的情况下，电源电压VDD3可以向存储卡的行R3的电源端子VDD3供给。

另外，虽然未图示，但是，在不支持电源电压VDD3的情况下，作为替代而将电源电压VDD2向电源端子VDD2供给。

此时，主机设备通过监视被分配了发送差分信号TX0P、TX0N、TX1P、TX1N的行R3、R4的端子的电压的上升时间来检测是否装配有卡。主机设备与卡间由AC耦合电容器连接，但是，仅在装配有卡的情况下，在电容器有充电电流流动。因而，在主机设备装配有存储卡的情况下，与在主机设备没有装配存储卡的情况相比，上升时间变长。因此，基于该上升时间，能够判定在主机设备是否装配有存储卡。在由多个通路构成的情况下，也能够判定有几个通路能够在通信中使用。并且，在主机设备装配有存储卡的情况下，主机设备能够开始与存储卡通信。

接着，主机设备选择行R1作为第3总线模式(S2)。第3总线模式是基于与PCIe标准对应的第2模式的通信。

接着，主机设备将识别存储卡是否支持PCIe标准的符号向行R2、R3或者R4发送(S3)。

然后，在规定时间以内从存储卡发送了针对S3的符号的响应的情况下(S4的是)，主机设备执行训练序列(training sequence)(S5)。在该训练序列中，能够决定存储卡和主机设备双方支持的最大性能的动作频率。

接着，主机设备将与存储卡的通信方式设定为第3总线模式(S6)。

另一方面，在规定时间以内没有从存储卡发送来针对S3的符号的响应的情况下(S4的否)，主机设备停止电源电压VDD3的供给(S7)，向存储卡供给电源电压VDD2(S8)。电源电压VDD2可以向存储卡的行R2的电源端子VDD2供给。

接着，主机设备选择行R1作为UHS-II模式用的控制端子(S9)。具体地说，对2个端子分配差分参考时钟。

接着，主机设备将识别存储卡是否支持UHS-II的符号向行R2发送(S10)。

然后，在规定时间以内从存储卡发送了针对S10的符号的响应的情况下(S11的是)，主机设备执行UHS-II模式的初始化(S12)。在该UHS-II模式的初始化中，能够决定存储卡和主机设备双方支持的最大性能的动作频率。

接着，主机设备将与存储卡的通信方式设定为第2总线模式(S13)。第2总线模式是基于UHS-II的通信。

另一方面，在规定时间以内没有从存储卡发送来针对S10的符号的响应的情况下(S11的否)，主机设备停止电源电压VDD2的供给(S14)。此外，可以将是否停止电源电压VDD2的供给设为可选方式。

接着，主机设备选择行R1作为与SD标准对应的第1模式用的信号端子(S15)。

接着，主机设备将执行与SD标准对应的第1模式的初始化的命令向行R1发送(S16)。

然后，在规定时间以内从存储卡发送了针对S16的命令的响应的情况下(S17的是)，主机设备执行与SD标准对应的第1模式的初始化(S18)。在该与SD标准对应的第1模式的初始化中，能够决定存储卡和主机设备双方支持的最大性能的SD总线模式和动作频率。

接着，主机设备将与存储卡的通信方式设定为第1总线模式(S19)。第1总线模式是基于与SD标准对应的第1模式的通信。

另一方面，在规定时间以内没有从存储卡发送来针对S16的命令的响应的情况下(S17的否)，主机设备进行错误判定，停止与SD标准对应的第1模式的初始化(S20)。S20中也包含连接了不是SD卡的卡的情形。

例如，假设图8的处理被应用于图1的存储卡SD1。此时，向存储卡SD1的行R2的电源端子VDD3供给电源电压VDD3(S1)。在存储卡SD1支持PCIe标准的情况下，在向存储卡SD1的行R2发送了符号时(S3)，存在来自存储卡SD1的响应(S4的是)。因而，主机设备将与存储卡SD1的通信方式设定为与PCIe标准对应的第2模式(S6)。

另一方面，在存储卡SD1支持UHS-II的情况下，在向存储卡SD1的行R2发送了符号时(S3)，不存在来自存储卡SD1的响应(S4的否)。因而，存储卡SD1的行R2的电源端子VDD3的电源电压VDD3被停止(S7)，向存储卡SD1的行R2的电源端子VDD2供给电源电压VDD2(S8)。然后，在向存储卡SD1的行R2发送了符号时(S10)，存在来自存储卡SD1的响应(S11的是)。因而，主机设备将与存储卡SD1的通信方式设定为UHS-II(S13)。

另一方面，在存储卡SD1也不支持UHS-II的情况下，在向存储卡SD1的行R2发送了符号时(S10)，不存在来自存储卡SD1的响应(S11的否)。然后，在向存储卡SD1的行R1发送了命令时(S16)，若存在来自存储卡SD1的响应，则主机设备将与存储卡SD1的通信方式设定为与SD标准对应的第1模式(S19)。

作为另一例，假设图8的处理被应用于图4A的存储卡SD3。此时，向存储卡SD3的行R3的电源端子VDD3供给电源电压VDD3(S1)。由于存储卡SD3支持PCIe标准，所以，在向存储卡SD3的行R3发送了符号时(S3)，存在来自存储卡SD3的响应(S4的是)。因而，主机设备将与存储卡SD1的通信方式设定为与PCIe标准对应的第2模式(S6)。

另一方面，在使存储卡SD3在与SD标准对应的第1模式下动作的情况下，在S1中不向存储卡SD3的行R3的电源端子VDD3供给电源电压VDD3。此时，在向存储卡SD3的行R3发送了符号时(S3)，不存在来自存储卡SD3的响应(S4的否)。另外，由于在存储卡SD3中没有行R2，所以，在向存储卡SD3的行R2发送了符号时(S10)，不存在来自存储卡SD3的响应(S11的否)。由于存储卡SD3支持SD标准，所以，在向存储卡SD3的行R1发送了命令时(S16)，存在来自存储卡SD3的响应(S17的是)。因而，主机设备将与存储卡SD3的通信方式设定为与SD标准对应的第1模式(S19)。

(第10实施方式)

图9是示出连接于第10实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。

在图9中，在主机设备设置有系统板81及系统控制器83。在系统板81设置有连接器82及物理层接口84。在物理层接口84设置有接收器RE1及发送器TR1。可以向接收器RE1输入从存储卡SD1的行R2发送的发送差分信号TX0P、TX0N。发送器TR1可以输出由存储卡SD1的行R2接收的接收差分信号RX0P、RX0N。

发送器TR1与连接器82经由差分传送路TP1而连接。此时，差分传送路TP1可以经由AC耦合电容器C1、C2而将发送器TR1与连接器82连接。在AC耦合电容器C1、C2连接有开关WT。开关WT能够使AC耦合电容器C1、C2短路。开关WT的实装可以设为可选方式。

接收器RE1与连接器82经由差分传送路TP2而连接。此时，差分传送路TP2可以经由AC耦合电容器C3、C4而将接收器RE1与连接器82连接。在AC耦合电容器C3、C4连接有开关WR。开关WR能够使AC耦合电容器C3、C4短路。开关WR的实装可以设为可选方式。

在存储卡SD1设置有物理层接口85。物理层接口85可以仅支持UHS-II标准和PCIe标准中的任一方。在物理层接口85设置有接收器RE2及发送器TR2。可以向接收器RE2输入由存储卡SD1的行R2接收到的接收差分信号RX0P、RX0N。发送器TR2可以输出从存储卡SD1的行R2发送的发送差分信号TX0P、TX0N。

接收器RE2连接于差分传送路TP3。发送器TR2连接于差分传送路TP4。通过将存储卡SD1装配于连接器82，能够将差分传送路TP1、TP3互相连接，并且将差分传送路TP2、TP4互相连接。

在存储卡SD1支持UHS-II标准的情况下，系统控制器83能够将开关WT、WR接通(ON)，使AC耦合电容器C1～C4短路。

另一方面，在存储卡SD1支持PCIe标准的情况下，系统控制器83能够将开关WT、WR断开(OFF)，使物理层接口84、85在直流上分离。

由此，在存储卡SD1支持UHS-II标准的情况下和支持PCIe标准的情况下无需更换系统板81，能够应对存储卡SD1支持UHS-II标准的情况和支持PCIe标准的情况双方。

此外，在与PCIe标准对应的第2模式下，通过经由AC耦合电容器C1～C4而将物理层接口84、85连接，能够在差分信号的发送侧和接收侧进行DC上的分离，能够在发送侧和接收侧独立地设计物理层接口84、85的常用电压电平(common voltage level)(互相不受影响)。另一方面，在没有AC耦合电容器而DC结合的情况下，由于接地电平的变动会给双方的信号电压带来影响，所以，需要抑制接地电平的变动的设计。

另外，AC耦合电容器需要200nF左右的电容，由于该大小，难以进行向microSD形状因数内的实装。于是，通过将AC耦合电容器C1～C4设置于系统板81，不再需要将AC耦合电容器C3、C4设置于存储卡SD1，能够使得薄型存储卡SD1的制造容易。

(第11实施方式)

图10A是示出连接于第11实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。

在图10A中，在主机设备设置有系统板81′。在系统板81′设置有连接器82及物理层接口84。在物理层接口84设置有接收器RE1及发送器TR1。

发送器TR1与来自连接器82的差分传送路TP1经由AC耦合电容器C1、C2而连接。

接收器RE1与连接器82经由差分传送路TP2而连接。此时，差分传送路TP2可以将接收器RE1与连接器82直接连接。

在存储卡SD5设置有物理层接口85′。物理层接口85′可以支持PCIe标准。在物理层接口85′设置有接收器RE2′及发送器TR2′。可以向接收器RE2′输入由存储卡SD5的行R3接收到的接收差分信号RX0P、RX0N。发送器TR2′可以输出从存储卡SD5的行R3发送的发送差分信号TX0P、TX0N。

接收器RE2′连接于差分传送路TP3。示出了发送器TR2′与差分传送路TP4经由AC耦合电容器C3、C4而连接的情况。这是PCIe器件的一般的实装方法。

但是，AC耦合电容器的电容范围是确定的，在对microSD形状因数实装时会存在过大的问题。也就是说，对于应用于厚度薄的形状因数的小型可移动卡来说，图10A的构成不合适。

(第12实施方式)

图10B是示出连接于第12实施方式的存储卡的差分传送路上的AC耦合电容器的实装方法的框图。

在图10B中，在主机设备设置有系统板81″。在系统板81″设置有连接器82′及物理层接口84。在物理层接口84设置有接收器RE1及发送器TR1。在连接器82′设置有AC耦合电容器C3、C4。AC耦合电容器C3、C4可以电插入于连接器82′中的存储卡SD1侧能够连接的连接器端子与连接于主机设备的物理层接口84的连接端子之间。

发送器TR1与来自连接器82′的差分传送路TP1经由AC耦合电容器C1、C2而连接。AC耦合电容器C1、C2也可以配置于连接器82′的内部，这样一来，无需在PCB上确保配置C1、C2的区域。

接收器RE1与连接器82′经由差分传送路TP2而连接。此时，差分传送路TP2可以将接收器RE1与连接器82′直接连接。主机设备侧的差分传送路TP2与卡侧的差分传送路TP4在连接器82′内经由AC耦合电容器C3、C4而连接。

图10B是示出在连接器内配置有AC耦合电容器C3、C4的情形的图，但是，AC耦合电容器C3、C4也可以不配置于连接器内，而是插入于接收器RE1与来自连接器82′的差分传送路TP2之间。在该情况下，在PCB(Printed Circuit Board)上需要确保配置AC耦合电容器C3、C4的区域。

通过将存储卡SD1装配于连接器82′，能够将差分传送路(主机设备的发送侧的差分传送路)TP1和差分传送路(存储卡SD1的接收侧的差分传送路)TP3互相连接，并且经由AC耦合电容器C3、C4而将差分传送路(主机设备的接收侧的差分传送路)TP2和差分传送路(存储卡SD1的发送侧的差分传送路)TP4互相连接。

在此，通过将AC耦合电容器C3、C4设置于连接器82′，不再需要将AC耦合电容器C3、C4设置于存储卡SD1，能够应对microSD存储卡那样的厚度薄的形状因数的小型可移动卡。当然，也能够应用于更大的形状因数。

(第13实施方式)

图11A是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的立体图，图11B是示出第13实施方式的存储卡所使用的连接器的概略构成的一例的剖视图。此外，在图11B中，示出了图11A的2根量的弹簧针(Pogo pin)。

在图11A中，该连接器可以在与存储卡SD2～SD5的行R3、R4的端子群PA3～PC3、PA4～PC4接触中使用。在该连接器设置有弹簧针40。弹簧针40可以与行R3、R4的端子配置对应地配置。

如图11B所示，在弹簧针40设置有销44。销44收容于缸43。在缸43内，在销44的底部设置有弹簧45，销44经由弹簧45而被以能够上下动的状态支承。弹簧针40在直立的状态下支承于外壳42。外壳42可以设置于基台41上。

例如，在与存储卡SD2的行R3接触的情况下，存储卡SD2的端子群PA3的各端子抵接销44的顶端。此时，通过将销44按下，销44被弹簧45向上推回。因而，能够将销44牢固地压在端子上，能够提高耐冲击性。其结果，在汽车、无人机等施加激烈的振动、冲击的环境下使用存储卡SD2的情况下，也能够防止存储卡SD2的动作变得不稳定。

(第14实施方式)

图12A是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的剖视图，图12B是示出第14实施方式的存储卡的装配前的连接器的概略构成的一例的俯视图，图12C是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的剖视图，图12D是示出第14实施方式的存储卡的装配后的连接器的概略构成的一例的俯视图。

此外，在图12B及图12D中，示出了除去连接器的罩时的状态。另外，在该实施方式中，举与图4B的存储卡SD4接触的连接器为例。

在图12A及图12B中，在连接器CN1设置有基体51及罩52。基体51的端部与罩52的端部经由销53而结合。此时，通过将销53作为旋转轴而使罩52旋转，能够将罩52开闭。

在基体51的中央部，以在横向上横截的方式设置有凹部54。在凹部54设置有散热片55。散热片55可以由导热性高且柔软的材料构成。散热片55的材料例如可以使用丙烯酸系树脂。此时，散热片55可以将尺寸设定为从基体51在横向上伸出。从基体51在横向上伸出的散热片55可以与连接器CN1的设置面接触。连接器CN1的设置面例如是主机设备的壳体。

在基体51中有与主机侧连接的连接器行R1端子群58和连接器行R3/R4端子群59，在基体51面上有在突出的状态下与卡侧连接的连接器行R1接点群和连接器行R3/R4接点群，埋入有导销56及弹簧针57。导销56可以与存储卡SD4的行R1的端子排列对应地配置。弹簧针57可以与存储卡SD4的行R3、R4的端子排列对应地配置。导销56的连接器行R1接点群可以布线于连接器行R1端子群58，连接于主机设备。弹簧针57的连接器行R3/R4接点群可以布线于连接器行R3/R4端子群59，连接于主机设备。

在将存储卡SD4装配于连接器CN1的情况下，在打开了罩52的状态下将存储卡SD4设置于基体51上。然后，通过将罩52关闭，能够将存储卡SD4固定于连接器CN1。

此时，如图12C及图12D所示，能够使存储卡SD4的行R1的端子群PB1压在导销56上，使存储卡SD4的行R3、R4的端子群PB3、PB4压在弹簧针57上。另外，能够使存储卡SD4的卡面的行R1与行R3、R4之间的空余空间压在散热片55上。

在此，为了与存储卡SD4的行R3、R4的端子群PB3、PB4接触，通过使用弹簧针57，能够降低端子群PB3、PB4与弹簧针57的接触时的横向错位。因而，能够应对端子群PB3、PB4的各端子的缩小化，同时能够使端子群PB3、PB4与弹簧针57可靠地接触。

另外，通过在连接器CN1设置散热片55，能够使在存储卡SD4中产生的热经由散热片55而高效地向主机设备逃逸，能够提高存储卡SD4的散热性。

此外，在上述的实施方式中，对在基体51的凹部54设置散热片55的方法进行了说明，但是，也可以代替散热片55而将珀耳帖元件设置于基体51的凹部54。通过使用珀耳帖元件，能够强制地将存储卡SD4冷却。

(第15实施方式)

图13A是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图13B是示出第15实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图13C是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图13D是示出第15实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图1的存储卡SD1的形状因数转换为图4B的存储卡SD4的形状因数的适配器。

在图13A及图13B中，在适配器AP1设置有向适配器AP1内插入存储卡SD1的插入部IE1。向插入部IE1的入口可以设置于适配器AP1的后端部。

在适配器AP1的表面设置有作为与连接器连接的适配器行R1端子群的端子群DA1和作为适配器行R3/R4端子群的端子群DA3、DA4。端子群DA1、DA3、DA4的各端子可以与存储卡SD4的行R1、R3、R4的端子排列分别对应地配置。

在适配器AP1的插入部IE1的内表面设置有作为与存储卡侧连接的适配器行R1接点群的导销IA1和作为适配器行R2接点群的导销IA2。导销IA1可以与存储卡SD1的行R1的端子排列对应地配置。导销IA2可以与被分配了存储卡SD1的行R2的发送差分信号TX0P、TX0N、接收差分信号RX0P、RX0N及电源VDD的端子的端子位置对应地配置。

导销IA1的适配器行R1接点群可以布线于端子群DA1的适配器行R1端子群，连接于连接器。导销IA2的适配器行R2接点群可以布线于端子群DA4的连接器行R4端子群(或者端子群DA3的连接器行R3端子群)，连接于连接器。在图5中，以连接于行R4的情况为例进行了图示。以虚线示出了电源端子VDD3和数据线的布线，但是，为了容易观看，省略了向GND端子的布线的图示。

端子群DA1、DA3、DA4可以作为适配器AP1的适配器端子群而使用。导销IA1、IA2可以作为适配器AP1的适配器接点群而使用。适配器端子群可以在适配器AP1装配于连接器时与连接器接点群接触。适配器接点群可以在存储卡SD1插入到适配器AP1内时与卡端子群接触。

导销IA1经由布线HA1而与端子群DA1的各端子1对1地连接。导销IA2经由布线HA2而与端子群DA4(或者DA3)的各端子1对1地连接。主机设备在初始化序列中，能够识别卡是与端子群DA3还是与端子群DA4连接，所以，可以连接于任一方。由于连接于端子群DA4的情况下布线短，所以图示了该例。

在将存储卡SD1向适配器AP1装配的情况下，从适配器AP1的后端部向插入部IE1插入存储卡SD1。

此时，如图13C及图13D所示，能够使存储卡SD1的行R1的端子群PA1的各端子与导销IA1接触，使存储卡SD1的行R2的端子群PA2的各端子与导销IA2接触。由此，能够将存储卡SD1的形状因数转换为存储卡SD4的形状因数。

(第16实施方式)

图14A是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图14B是示出第16实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图14C是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图14D是示出第16实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图4A的存储卡SD3的形状因数转换为图4B的存储卡SD4的形状因数的适配器。

在图14A及图14B中，在适配器AP3设置有向适配器AP3内插入存储卡SD3的插入部IE2。向插入部IE2的入口可以设置于适配器AP3的后端部。在插入部IE2设置有在将存储卡SD3插入到插入部IE2时使存储卡SD3的行R3、R4的端子群PA3、PA4露出到适配器AP3的表面的缺口IK2。

插入部IE2的位置可以设定为，在将存储卡SD3插入到插入部IE2时，存储卡SD3的行R3、R4的端子群PA3、PA4的各端子的配置位置与存储卡SD4的行R3、R4的端子群PB3、PB4的各端子的配置位置对应。

在适配器AP3的表面设置有端子群DA1。端子群DA1的各端子可以与存储卡SD4的行R1的端子排列对应地配置。

在适配器AP3的插入部IE2的内表面设置有导销IA1。导销IA1可以与存储卡SD3的行R1的端子排列对应地配置。导销IA1经由布线HA1而与端子群DA1的各端子1对1地连接。

在将存储卡SD3向适配器AP3装配的情况下，从适配器AP3的后端部向插入部IE2插入存储卡SD3。

此时，如图14C及图14D所示，能够使存储卡SD3的行R1的端子群PA1的各端子与导销IA1接触。另外，在使存储卡SD3的行R1的端子群PA1的各端子与导销IA1接触了时，能够使适配器AP3的端子群DA1及存储卡SD3的端子群PA3、PA4的配置关系与存储卡SD4的端子群PB1、PB3、PB4的配置关系一致。由此，能够将存储卡SD3的形状因数转换为存储卡SD4的形状因数。

在此，在将存储卡SD3装配于适配器AP3时，通过使存储卡SD3的端子群PA3、PA4露出到适配器AP3的表面，能够不介有适配器AP3的端子群地，与存储卡SD3的端子群PA3、PA4接触。因而，在将存储卡SD3的形状因数转换为存储卡SD4的形状因数的情况下，也无需使存储卡SD3的端子群PA3、PA4与适配器AP3的端子群接触。其结果，在将存储卡SD3装配于适配器AP3时，能够消除存储卡SD3的端子群PA3、PA4的电特性的恶化。

(第17实施方式)

图15A是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图，图15B是示出第17实施方式的存储卡的装配前的适配器的概略构成的一例的俯视图，图15C是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的剖视图，图15D是示出第17实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。

此外，在该实施方式中，示出了将图4B的存储卡SD4的形状因数转换为图4C的存储卡SD5的形状因数的适配器。

在图15A及图15B中，在适配器AP4设置有向适配器AP4内插入存储卡SD4的插入部IE3。向插入部IE3的入口可以设置于适配器AP4的表面。向插入部IE3的入口，在将存储卡SD4插入到插入部IE3时，能够使存储卡SD4的行R3、R4的端子群PB3、PB4露出到适配器AP4的表面。

插入部IE3的位置可以设定为，在将存储卡SD4插入到插入部IE3时，存储卡SD4的行R3、R4的端子群PB3、PB4的各端子的配置位置与存储卡SD5的行R3、R4的端子群PC3、PC4的各端子的配置位置对应。

在适配器AP4的表面设置有端子群DB1。端子群DB1的各端子可以与存储卡SD5的行R1的端子排列对应地配置。

在适配器AP4的插入部IE3的内表面设置有导销IB1。导销IB1可以与存储卡SD4的行R1的端子排列对应地配置。导销IB1经由布线HB1而与端子群DB1的各端子1对1地连接。

在将存储卡SD4向适配器AP4装配的情况下，从适配器AP4的表面向插入部IE3插入存储卡SD4。

此时，如图15C及图15D所示，能够使存储卡SD4的行R1的端子群PB1的各端子与导销IB1接触。另外，在使存储卡SD4的行R1的端子群PB1的各端子与导销IB1接触了时，能够使适配器AP4的端子群DB1及存储卡SD4的端子群PB3、PB4的配置关系与存储卡SD5的端子群PC1，PC3、PC4的配置关系一致。由此，能够将存储卡SD4的形状因数转换为存储卡SD5的形状因数。

在此，在将存储卡SD4装配于适配器AP4时，通过使存储卡SD4的端子群PB3、PB4露出到适配器AP4的表面，能够不介有适配器AP4的端子群地，与存储卡SD4的端子群PB3、PB4接触。因而，在将存储卡SD4的形状因数转换为存储卡SD5的形状因数的情况下，也无需使存储卡SD4的端子群PB3、PB4与适配器AP4的端子群接触。其结果，在将存储卡SD4装配于适配器AP4时，能够消除存储卡SD4的端子群PB3、PB4的电特性的恶化。

(第18实施方式)

图16A是示出第18实施方式的存储卡的概略构成的立体图。在图16A中，示出了图4B的存储卡SD4的变形例。

在图16A中，在该存储卡SD4′中，代替存储卡SD4的端子群PB1而设置有端子群PB1′。端子群PB1′的各端子从表面到前端面地配置于存储卡SD4′。由此，能够从存储卡SD4′的顶端与存储卡SD4′的行R1的端子接触。

(第19实施方式)

图16B是示出第19实施方式的存储卡的装配前的适配器的概略构成的一例的剖视图。在图16B中，示出了图15A～图15D的适配器AP4的变形例。

在图16B中，在适配器AP4′，代替适配器AP4的插入部IE3、导销IB1及布线HB1而设置有插入部IE3′、弹簧针62及布线HB2。弹簧针62埋入插入部IE3′的顶端的侧面。弹簧针62经由布线HB2而与端子群DB1的各端子1对1地连接。

在将存储卡SD4′向适配器AP4′装配的情况下，从适配器AP4′的表面向插入部IE3′插入存储卡SD4′。此时，通过使存储卡SD4′的行R1的端子群PB1′的各端子的顶端压在弹簧针62上，能够稳定地接触。

在此，如图15C所示，在将存储卡SD4装配于适配器AP4的情况下，在适配器AP4的端子群DB1与存储卡SD4的端子群PB3、PB4之间产生高低差。在与这些端子群DB1、PB3、PB4接触的情况下，需要在连接器中吸收高低差。

另一方面，在将存储卡SD4′装配于适配器AP4′的情况下，几乎能够消除适配器AP4′的端子群DB1与存储卡SD4′的端子群PB3、PB4的高低差。因而，不再需要在与端子群DB1、PB3、PB4接触的连接器中吸收高低差，能够防止连接器的构造的复杂化。

(第20实施方式)

图16C是示出第20实施方式的存储卡的概略构成的立体图，图16D是示出图16C的存储卡的装配后的适配器的状态的剖视图。在图16C中示出了图4B的存储卡SD4的变形例。

在图16C中，在存储卡SD4″的顶端设置有高低差61。此时，能够将端子群PB1配置于低了与高低差61的高度相当的量的位置。

在将存储卡SD4″向适配器AP4装配的情况下，从适配器AP4的表面向插入部IE3插入存储卡SD4″。此时，能够使存储卡SD4″的行R1的端子群PB1的各端子与导销IB1接触。

在此，如图15C所示，在将存储卡SD4装配于适配器AP4的情况下，在适配器AP4的端子群DB1与存储卡SD4的端子群PB3、PB4之间产生高低差。

另一方面，在将存储卡SD4″装配于适配器AP4的情况下，几乎能够消除适配器AP4的端子群DB1与存储卡SD4″的端子群PB3、PB4的高低差。因而，不再需要在与端子群DB1、PB3、PB4接触的连接器中吸收高低差，能够防止连接器的构造的复杂化。

(第21实施方式)

图17是示出第21实施方式的存储卡的装配后的适配器的概略构成的一例的俯视图。在图17中，示出了图13A～图13D的适配器AP1的变形例。

在图17中，在适配器AP1′设置有半导体芯片71。在图示的场所以外，半导体芯片71的实装位置也是任意的，半导体芯片71可以埋入适配器AP1′的空余空间。半导体芯片71连接于图13A及图13B的导销IA2。

可以使半导体芯片71具有无线模块、近距离无线模块(proximity radiomodule)、安全模块、气味、照度等传感器等的功能。

无线模块可以与11a、11b、11g、11n、11ad、WiGig等标准对应。近距离无线模块可以与NFC、Zwave、ZigBee、Transfer Jet等标准对应。安全模块可以与TEE(Trusted ExecutionEnvironment)、TCG(Trusted Computing Group)OPAL等标准对应。

并且，在存储卡SD2装配于适配器AP1′时，与主机设备通过存储卡SD2的行R3、R4而连接，半导体芯片71利用存储卡SD2所具有的行R2的端子群而能够与存储卡连接。由此，通过将装配有存储卡SD2的适配器AP1′安装于主机设备，能够使主机设备具有无线模块、安全模块或者传感器等的功能。

(第22实施方式)

图18是示出第22实施方式的存储卡的概略构成的俯视图。在图18中，示出了图4B的存储卡SD4的变形例。

在图18中，在存储卡SD6中，除去了存储卡SD4的行R1的端子群PB1。并且，在存储卡SD4的行R1的位置设置有行R3、R4。在存储卡SD6的行R3、R4中，对存储卡SD4的差分信号的端子群PB3、PB4，代替使用了行R1的控制信号端子而分别追加了端子群PB3′、PB4′。端子群PB3′、PB4′也可以形状、端子数不同，但是，通过继承行R1所具有的功能而能够维持互换性。也就是说，存储卡SD6能够通过使用适配器而转换为存储卡SD5。

可以使存储卡SD6具有与PCIe标准对应的第2模式的通信功能。此时，对端子群PB3′、PB4′分配与PCIe标准对应的第2模式下的通信的控制所使用的控制信号。该控制信号可以使用参考差分时钟信号REFCLKp/n、复位信号PERST、电源管理控制信号CLKREQ。另外，该控制信号也可以还使用唤醒信号PEWAKE。

在此，通过除去存储卡SD4的行R1的端子群PB1并将端子群PB3、PB3′、PB4、PB4′设置于存储卡SD6的行R3、R4，能够使存储卡SD6具有与PCIe标准对应的第2模式的通信功能，同时增大存储卡SD6的卡面的空余空间。因而，能够容易地增加存储卡SD6的行数，能够容易地增加PCIe标准的通路数，所以，能够容易地提高存储卡SD6的数据转发速度。

对本发明的几个实施方式进行了说明，但是，这些实施方式是作为例子而提示出的，并非意在限定发明的范围。这些新颖的实施方式，能够以其他各种形态实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、主旨，并且包含于权利要求书所记载的发明及其等同的范围。

Claims (16)

1.一种存储卡，具备：

第1面，包括分别为3个以上的端子排列成直线状的区域的第1行～第N行，N为2以上的整数；

第2面，朝向与所述第1面相反的一侧；以及

第1端子群～第N端子群，与所述第1行～所述第N行对应，分别配置于对应的行，

所述第1端子群包括所述存储卡用于接收差分时钟信号的端子、所述存储卡用于接收单端信号的端子、以及所述存储卡用于接收第1电源电压的端子，

第K端子群包括所述存储卡用于接收差分数据信号的端子，K为2以上且N以下的整数，

所述差分时钟信号和所述差分数据信号与PCIe即周边装置互联高速标准对应，

所述单端信号与SD标准或所述PCIe标准对应，

所述N为2或3，

在与所述SD标准对应的第1模式下的通信中，所述第1端子群包含接收或发送与所述SD标准对应的单端信号的端子，

在与所述PCIe标准对应的第2模式下的通信中，

所述第1端子群包含接收或发送与所述PCIe标准对应的控制信号的端子，

第2端子群包含接地端子和接收或发送与所述PCIe标准对应的差分数据信号的端子，

在N为3的情况下，第3端子群包含接地端子和接收或发送与所述PCIe标准对应的差分数据信号的端子。

2.根据权利要求1所述的存储卡，

所述N为2时，

所述存储卡具有遵守与标准大小SD卡对应的第1形状因数的形状。

3.一种存储卡，具备：

第1面，包括分别为3个以上的端子排列成直线状的区域的第1行～第N行，N为2以上的整数；

第2面，朝向与所述第1面相反的一侧；以及

第1端子群～第N端子群，与所述第1行～所述第N行对应，分别配置于对应的行，

所述第1端子群包括所述存储卡用于接收差分时钟信号的端子、所述存储卡用于接收单端信号的端子、以及所述存储卡用于接收第1电源电压的端子，

第K端子群包括所述存储卡用于接收差分数据信号的端子，K为2以上且N以下的整数，

所述差分时钟信号和所述差分数据信号与PCIe即周边装置互联高速标准对应，

所述单端信号与SD标准或所述PCIe标准对应，

所述N为3以上，

在与所述SD标准对应的第1模式下的通信中，所述第1端子群包含接收或发送与所述SD标准对应的单端信号的端子，

在与所述PCIe标准对应的第2模式下的通信中，

所述第1端子群包含接收或发送与所述PCIe标准对应的控制信号的端子，

第2端子群～所述第N端子群包含接收或发送与所述PCIe标准对应的差分数据信号的端子。

4.根据权利要求1或3所述的存储卡，

与所述PCIe标准对应的控制信号包括REFCLKp/n即差分时钟信号、PERST和CLKREQ。

5.根据权利要求1或3所述的存储卡，

所述第K端子群还包括配置于用于接收所述差分数据信号的端子之间的用于接收接地电位的端子。

6.根据权利要求1或3所述的存储卡，

还具备控制器，该控制器具备与所述PCIe标准对应的物理层接口，

用于接收所述差分数据信号的端子不经由电容器地连接于所述物理层接口。

7.根据权利要求1或3所述的存储卡，

第2端子群～所述第N端子群中的至少1个端子群的1个端子接收第2电源电压，

在没有被施加所述第2电源电压时仅能够在与SD标准对应的第1模式下进行通信，在被施加有所述第2电源电压时在与PCIe标准对应的第2模式下也能够进行通信，在第1模式下进行了通信时，进入第1模式，在第2模式下进行了通信时，进入第2模式。

8.根据权利要求3所述的存储卡，

所述存储卡具有遵守与microSD卡对应的第1形状因数、与标准大小的SD卡对应的第2形状因数、或者包含所述第1形状因数且包含于所述第2形状因数的第3形状因数的形状。

9.根据权利要求8所述的存储卡，

遵守所述第3形状因数的形状的纵向尺寸处于16mm～20mm的范围，横向尺寸处于12mm～16mm的范围，厚度处于1.4mm～1.6mm的范围。

10.一种主机设备，具备：

连接器，能够与存储卡连接；

物理层接口，经由第1传送路向所述连接器发送第1差分数据信号，经由第2传送路从所述连接器接收第2差分数据信号；

第1电容器，为了将所述第1传送路进行DC分离而设置；

第2电容器，为了将所述第2传送路进行DC分离而设置；以及

控制器，

所述连接器具有遵守与microSD卡对应的第1形状因数、与标准大小的SD卡对应的第2形状因数、或者包含所述第1形状因数且包含于所述第2形状因数的第3形状因数的形状，

所述连接器包括：

连接器第1接点群～连接器第N接点群，能够连接于具有包括分别为3个以上的端子排列成直线状的区域的第1行～第N行的第1面、朝向与所述第1面相反的一侧的第2面、以及配置于所述第1行～所述第N行的第1端子群～第N端子群的所述存储卡中的所述第1端子群～所述第N端子群，N为2以上的整数；和

连接器第1端子群～连接器第N端子群，将所述连接器第1接点群～所述连接器第N接点群向所述控制器侧连接，

所述连接器第1端子群包括被分配差分时钟信号的端子、被分配单端信号的端子、以及被分配第1电源电压的端子，

连接器第K端子群包括被分配所述第1差分数据信号的端子和被分配所述第2差分数据信号的端子，K为2以上且N以下的整数。

11.根据权利要求10所述的主机设备，还具备：第1开关，使所述第1电容器的两端短路而将其禁用；和

第2开关，使所述第2电容器的两端短路而将其禁用。

12.根据权利要求10所述的主机设备，

所述连接器还包括对第2端子群～所述第N端子群中的至少1个已被分配的端子施加第2电源电压的连接器第2电源端子，

在与SD标准对应的第1模式下进行通信时，不对所述连接器第2电源端子施加所述第2电源电压，对所述连接器第1端子群分配与所述SD标准对应的单端信号，

在与PCIe标准对应的第2模式下进行通信时，对所述连接器第2电源端子施加所述第2电源电压，对所述连接器第1端子群分配与所述PCIe标准对应的控制信号，对连接器第2端子群～所述连接器第N端子群分别分配与所述PCIe标准对应的所述第1差分数据信号及所述第2差分数据信号。

13.根据权利要求10所述的主机设备，

所述N为3以上，

所述连接器还包括弹簧针，作为与连接器第3端子群～所述连接器第N端子群的各端子分别对应的接点。

14.根据权利要求13所述的主机设备，

所述连接器还包括：

基体，埋入有所述弹簧针；

罩，能够朝向所述弹簧针及所述基体上的散热片按压所述存储卡；以及

所述散热片，设置于所述基体侧，通过向所述基体外伸出而能够与所述连接器的设置面接触，在所述罩朝向所述弹簧针及所述散热片按压所述存储卡时能够与所述存储卡接触。

15.一种存储卡用适配器，能够经由具有连接器第1接点群、连接器第2接点群、以及连接器第3接点群的连接器而装配于主机设备，并具有包括适配器第1行、适配器第2行、适配器第3行的适配器面，

所述存储卡用适配器具备：

适配器第1接点群，与具有包括卡第1行～卡第N行的第1面、朝向与所述第1面相反的一侧的第2面、以及配置于所述卡第1行～所述卡第N行的卡第1端子群～卡第N端子群的存储卡中的所述卡第1端子群的各端子接触，N为2以上的整数；

适配器第1端子群，配置于所述适配器第1行，与所述连接器第1接点群接触；

适配器第2接点群，与卡第2端子群的端子接触；以及

适配器第2端子群，配置于所述适配器第2行或者所述适配器第3行，与所述连接器第2接点群或者所述连接器第3接点群接触，

所述适配器第1接点群和所述适配器第2接点群配置于所述存储卡用适配器内，

所述适配器第1接点群与所述适配器第1端子群在所述存储卡用适配器内1对1地布线，

所述适配器第2接点群与所述适配器第2端子群在所述存储卡用适配器内1对1地布线，

在将所述存储卡装配于所述存储卡用适配器时，所述卡第1端子群与所述适配器第1接点群1对1地接触，所述卡第2端子群与所述适配器第2接点群1对1地接触。

16.一种存储卡用适配器，能够经由连接器而装配于主机设备，并具备包括适配器第1行的适配器面，

所述存储卡用适配器具备：

适配器第1接点群，与具有包括卡第1行～卡第N行的第1面、朝向与所述第1面相反的一侧的第2面、以及配置于所述卡第1行～所述卡第N行的卡第1端子群～卡第N端子群的存储卡中的所述卡第1端子群的各端子接触，N为2以上的整数；和

适配器第1端子群，配置于所述适配器第1行，

所述适配器第1接点群配置于所述存储卡用适配器内，

所述适配器第1接点群与所述适配器第1端子群在所述存储卡用适配器内1对1地布线，

在将所述存储卡装配于所述存储卡用适配器时，

所述卡第1端子群与所述适配器第1接点群1对1地接触，

卡第3端子群～所述卡第N端子群从所述适配器面露出并配置于相当于适配器第3行～适配器第N行的位置。