KR20220037076A - 연결 단자들을 갖는 메모리 카드 - Google Patents

연결 단자들을 갖는 메모리 카드 Download PDF

Info

Publication number
KR20220037076A
KR20220037076A KR1020200119593A KR20200119593A KR20220037076A KR 20220037076 A KR20220037076 A KR 20220037076A KR 1020200119593 A KR1020200119593 A KR 1020200119593A KR 20200119593 A KR20200119593 A KR 20200119593A KR 20220037076 A KR20220037076 A KR 20220037076A
Authority
KR
South Korea
Prior art keywords
terminal
edge
pitch
center
adjacent
Prior art date
Application number
KR1020200119593A
Other languages
English (en)
Inventor
이인재
고승완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200119593A priority Critical patent/KR20220037076A/ko
Priority to US17/231,521 priority patent/US11657855B2/en
Publication of KR20220037076A publication Critical patent/KR20220037076A/ko
Priority to US18/306,983 priority patent/US20230260553A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

메모리 카드는 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자를 포함한다. 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이다. 상기 기판 내에 비-휘발성 메모리 소자가 배치된다. 상기 비-휘발성 메모리 소자는 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된다.

Description

연결 단자들을 갖는 메모리 카드{MEMORY CARD INCLUDING INTERCONNECTION TERMINALS}
다수의 연결 단자를 갖는 메모리 카드 및 관련된 전자 시스템에 관한 것이다.
반도체 소자의 고집적화에 따라, 대용량 스토리지 장치가 상품화되고 있다. 소형화된 스토리지 장치는 외부 장치와의 전기적 접속을 위한 다수의 연결 단자를 필요로 한다. 상기 외부 장치의 소켓은 상기 다수의 연결 단자에 대응하는 배열과 형상을 갖는다. 상기 소켓 및 상기 다수의 연결 단자의 구성은 전기적 특성 및 내구성에 영향을 미친다. 상기 다수의 연결 단자의 배치는 상기 외부 장치의 설계 유연성에 영향을 미친다.
본 발명 기술적 사상의 실시예들에 따른 과제는 효율적으로 배치된 다수의 연결 단자를 갖는 메모리 카드 및 관련된 전자 시스템을 제공하는데 있다.
본 발명 기술적 사상의 실시예들에 따른 메모리 카드는 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자를 포함한다. 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이다. 상기 기판 내에 비-휘발성 메모리 소자가 배치된다. 상기 비-휘발성 메모리 소자는 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된다.
본 발명 기술적 사상의 실시예들에 따른 전자 시스템은 버스(Bus) 및 상기 버스와 접속된 컨트롤러(Controller)를 포함한다. 상기 버스와 접속된 입출력 장치가 제공된다. 상기 버스와 접속된 인터페이스(Interface)가 제공된다. 상기 버스와 접속된 메모리 장치를 포함한다. 상기 메모리 장치는 상기 메모리 카드를 포함한다. 상기 메모리 카드는 기판; 상기 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자, 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이고; 그리고 상기 기판 내에 배치되고 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된 비-휘발성 메모리 소자를 포함한다.
본 발명 기술적 사상의 실시예들에 따른 메모리 카드는 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자를 포함한다. 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이다. 상기 기판 내에 배치되고 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된 비-휘발성 메모리 소자를 포함한다. 상기 기판은 상기 행 방향으로 연장된 제1 가장자리, 상기 제1 가장자리에 인접하고 상기 열 방향으로 연장된 제2 가장자리, 상기 제1 가장자리에 인접하고 상기 제2 가장자리와 대향하는 제3 가장자리, 상기 제2 가장자리 및 상기 제3 가장자리와 인접하고 상기 제1 가장자리와 대향하는 제4 가장자리, 그리고 상기 제1 가장자리의 연장선 및 상기 제2 가장자리의 연장선이 교차하는 제1 모서리에 인접한 방향자를 포함한다. 상기 다수의 연결 단자는 상기 제1 가장자리에 인접한 제1 행(row)에 배치된 제1 내지 제3 단자; 제2 행에 배치된 제4 및 제5 단자; 및 상기 제4 가장자리에 인접한 제3 행에 배치된 제6 내지 제8 단자를 포함한다. 상기 제2 행은 상기 제1 행 및 상기 제3 행 사이에 위치한다. 상기 제1 단자, 상기 제4 단자, 및 상기 제6 단자는 상기 제2 가장자리에 인접한 제1 열(column)에 배치되고, 상기 제2 단자 및 상기 제7 단자는 제2 열에 배치되고, 상기 제3 단자, 상기 제5 단자, 및 상기 제8 단자는 상기 제3 가장자리에 인접한 제3 열에 배치된다. 상기 제2 열은 상기 제1 열 및 상기 제3 열 사이에 위치한다.
본 발명 기술적 사상의 실시예들에 따른 전자 시스템은 버스(Bus) 및 상기 버스와 접속된 컨트롤러(Controller)를 포함한다. 상기 버스와 접속된 입출력 장치가 제공된다. 상기 버스와 접속된 인터페이스(Interface)가 제공된다. 상기 버스와 접속된 메모리 장치를 포함한다. 상기 메모리 장치는 상기 메모리 카드를 포함한다. 상기 메모리 카드는 기판; 상기 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자, 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이고; 그리고 상기 기판 내에 배치되고 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된 비-휘발성 메모리 소자를 포함한다. 상기 기판은 상기 행 방향으로 연장된 제1 가장자리, 상기 제1 가장자리에 인접하고 상기 열 방향으로 연장된 제2 가장자리, 상기 제1 가장자리에 인접하고 상기 제2 가장자리와 대향하는 제3 가장자리, 상기 제2 가장자리 및 상기 제3 가장자리와 인접하고 상기 제1 가장자리와 대향하는 제4 가장자리, 그리고 상기 제1 가장자리의 연장선 및 상기 제2 가장자리의 연장선이 교차하는 제1 모서리에 인접한 방향자를 포함한다. 상기 다수의 연결 단자는 상기 제1 가장자리에 인접한 제1 행(row)에 배치된 제1 내지 제3 단자; 제2 행에 배치된 제4 및 제5 단자; 및 상기 제4 가장자리에 인접한 제3 행에 배치된 제6 내지 제8 단자를 포함한다. 상기 제2 행은 상기 제1 행 및 상기 제3 행 사이에 위치한다. 상기 제1 단자, 상기 제4 단자, 및 상기 제6 단자는 상기 제2 가장자리에 인접한 제1 열(column)에 배치되고, 상기 제2 단자 및 상기 제7 단자는 제2 열에 배치되고, 상기 제3 단자, 상기 제5 단자, 및 상기 제8 단자는 상기 제3 가장자리에 인접한 제3 열에 배치된다. 상기 제2 열은 상기 제1 열 및 상기 제3 열 사이에 위치한다.
본 발명 기술적 사상의 실시예들에 따르면, 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자가 제공될 수 있다. 상기 다수의 연결 단자의 각각은 실질적인 정사각형, 실질적인 정다각형, 실질적인 원형, 또는 이들의 조합을 포함할 수 있다. 상기 다수의 연결 단자의 배치에 기인하여 메모리 카드의 양방향 삽입이 가능할 수 있다. 상기 다수의 연결 단자의 배치에 기인하여 상기 메모리 카드의 내구성 및 전기적 특성이 향상될 수 있다. 효율적으로 배치된 상기 다수의 연결 단자를 갖는 상기 메모리 카드 및 관련된 전자 시스템을 구현할 수 있다.
도 1은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 레이아웃이다.
도 2는 도 1의 일부 구성을 생략한 평면도이다.
도 3 내지 도 6은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 평면도들이다.
도 7 및 도 8은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 전자 시스템을 설명하기 위한 구성도이다.
도 9는 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 구성도이다.
도 10은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 포함하는 메모리 장치를 설명하기 위한 구성도이다.
도 11은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 전자 시스템을 설명하기 위한 구성도이다.
도 12는 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 시스템 서버의 네트워크 구성을 설명하기 위한 구성도이다.
도 1은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 레이아웃이다. 일 실시예에서, 상기 메모리 카드는 UFS(Universal Flash Storage) 또는 UFS 카드를 포함할 수 있다.
도 1을 참조하면, 본 발명 기술적 사상의 실시예들에 따른 메모리 카드(100)는 제1 내지 제4 가장자리(11, 12, 13, 14) 및 방향자(15)를 갖는 기판(10), 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28), 및 적어도 하나의 비-휘발성 메모리 소자(non-volatile memory device; 33)를 포함할 수 있다.
상기 제1 가장자리(11)는 제1 방향(D1) - 예를들면, 행(row) 방향 -으로 연장될 수 있다. 상기 제2 가장자리(12)는 상기 제1 가장자리(11)에 인접하고 제2 방향(D2) - 예를들면, 열(column) 방향 -으로 연장될 수 있다. 상기 제2 가장자리(12)의 연장선은 상기 제1 가장자리(11)의 연장선과 교차할 수 있다. 일 실시예에서, 상기 제2 가장자리(12)의 연장선은 상기 제1 가장자리(11)의 연장선과 직교할 수 있다. 상기 제3 가장자리(13)는 상기 제1 가장자리(11)에 인접하고 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제3 가장자리(13)는 상기 제2 가장자리(12)와 대향할 수 있다. 상기 제3 가장자리(13)의 연장선은 상기 제1 가장자리(11)의 연장선과 교차할 수 있다. 일 실시예에서, 상기 제3 가장자리(13)의 연장선은 상기 제1 가장자리(11)의 연장선과 직교할 수 있다. 상기 제3 가장자리(13)는 상기 제2 가장자리(12)와 평행할 수 있다. 상기 제4 가장자리(14)는 상기 제2 가장자리(12) 및 상기 제3 가장자리(13)와 인접하고 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제4 가장자리(14)는 상기 제1 가장자리(11)와 대향할 수 있다. 상기 제4 가장자리(14)의 연장선은 상기 제2 가장자리(12)의 연장선 및 상기 제3 가장자리(13)의 연장선과 교차할 수 있다. 일 실시예에서, 상기 제4 가장자리(14)의 연장선은 상기 제2 가장자리(12)의 연장선 및 상기 제3 가장자리(13)의 연장선과 직교할 수 있다. 상기 제4 가장자리(14)는 상기 제1 가장자리(11)와 평행할 수 있다.
상기 제2 가장자리(12)의 연장선 및 상기 제1 가장자리(11)의 연장선의 교차점에 제1 모서리(61)가 정의될 수 있다. 상기 제3 가장자리(13)의 연장선 및 상기 제1 가장자리(11)의 연장선의 교차점에 제2 모서리(62)가 정의될 수 있다. 상기 제3 가장자리(13)의 연장선 및 상기 제4 가장자리(14)의 연장선의 교차점에 제3 모서리(63)가 정의될 수 있다. 상기 제2 가장자리(12)의 연장선 및 상기 제4 가장자리(14)의 연장선의 교차점에 제4 모서리(64)가 정의될 수 있다.
상기 방향자(15)는 상기 제1 모서리(61)에 인접하게 배치될 수 있다. 상기 방향자(15)는 상기 제1 모서리(61)에 인접한 절단면을 포함할 수 있다. 상기 방향자(15)는 상기 메모리 카드(100)의 오 삽입을 방지하는 역할을 할 수 있다. 상기 기판(10)의 상기 제2 모서리(62), 상기 제3 모서리(63), 및 상기 제4 모서리(64)는 둥글게 마감될 수 있다.
상기 기판(10)은 PCB(Printed Circuit Board), EMC(Epoxy Molding Compound), 인터포저(Interposer), RDL(Re-Distribution Layer), 실리콘, 세라믹, 글라스, 사파이어, 플라스틱, 또는 이들의 조합과 같은 다양한 물질을 포함할 수 있다. 상기 적어도 하나의 비-휘발성 메모리 소자(non-volatile memory device; 33)는 상기 기판(10) 내에 배치될 수 있다. 상기 기판(10) 내에는 메모리 컨트롤러, 통신 칩, 버퍼 칩, 캐패시터, 레지스터, 인덕터, 또는 이들의 조합과 같은 다양한 능동/수동 소자들이 추가적으로 배치될 수 있으나 간략한 설명을 위하여 생략하기로 한다. 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 MCP(Multi Chip Package), POP(Package on Package), CSP(Chip Scale Package), COB(Chip On Board), SIP(System In Package), WLP(Wafer Level Package), FCP(Flip Chip Package), 또는 이들의 조합과 같은 다양한 패키지 기술을 이용하여 상기 기판(10)에 실장될 수 있다. 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28) 중 대응하는 몇몇과 전기적으로 접속될 수 있다.
상기 적어도 하나의 비-휘발성 메모리 소자(33)는 플래시 메모리(Flash Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory), 저항 메모리, 또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 VNAND 와 같은 플래시 메모리(Flash Memory)를 포함할 수 있다. 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 1GB이상의 대용량 메모리 소자를 포함할 수 있다. 예를들면, 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 32GB 내지 1024TB의 저장 용량을 가질 수 있다. 일 실시예에서, 상기 적어도 하나의 비-휘발성 메모리 소자(33)는 다수의 VNAND 칩이 적층된 구조를 포함할 수 있다.
상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)는 상기 기판(10)의 일면에 행(row) 방향 및 열(column) 방향으로 배열될 수 있다. 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)는 적어도 2행 그리고 적어도 2열을 이루도록 배치될 수 있다. 상기 행 방향은 상기 제1 방향(D1)에 해당될 수 있으며, 상기 열 방향은 상기 제2 방향(D2)에 해당될 수 있다. 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)의 각각의 장축의 길이는 단축의 1.2배 이하 일 수 있다. 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)의 각각은 사각형, 타원형, 다각형, 또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)의 각각은 상기 장축의 길이가 상기 단축과 실질적으로 동일할 수 있다. 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)의 각각은 실질적인 정사각형, 실질적인 정다각형, 실질적인 원형, 또는 이들의 조합을 포함할 수 있다. 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)는 Cu, Ni, Al, W, WN, Ti, TiN, Ta, TaN, Co, Pt, Ru, Ag, Au, Sn, 또는 이들의 조합과 같은 도전성 물질을 포함할 수 있다.
일 실시예에서, 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)는 서로 이격된 제1 단자(21), 제2 단자(22), 제3 단자(23), 제4 단자(24), 제5 단자(25), 제6 단자(26), 제7 단자(27), 및 제8 단자(28)를 포함할 수 있다. 상기 제1 단자(21), 상기 제2 단자(22), 및 상기 제3 단자(23)는 상기 제1 가장자리(11)에 인접한 제1 행(R1)에 배치될 수 있다. 상기 제4 단자(24) 및 상기 제5 단자(25)는 제2 행(R2)에 배치될 수 있다. 상기 제6 단자(26), 상기 제7 단자(27), 및 상기 제8 단자(28)는 상기 제4 가장자리(14)에 인접한 제3 행(R3)에 배치될 수 있다. 상기 제2 행(R2)은 상기 제1 행(R1) 및 상기 제3 행(R3) 사이에 위치할 수 있다.
상기 제1 단자(21), 상기 제4 단자(24), 및 상기 제6 단자(26)는 상기 제2 가장자리(12)에 인접한 제1 열(C1)에 배치될 수 있다. 상기 제2 단자(22) 및 상기 제7 단자(27)는 제2 열(C2)에 배치될 수 있다. 상기 제3 단자(23), 상기 제5 단자(25), 및 상기 제8 단자(28)는 상기 제3 가장자리(13)에 인접한 제3 열(C3)에 배치될 수 있다. 상기 제2 열(C2)은 상기 제1 열(C1) 및 상기 제3 열(C3) 사이에 위치할 수 있다.
상기 제1 단자(21)는 상기 제1 모서리(61) 및 상기 방향자(15)에 인접하게 배치될 수 있다. 상기 제3 단자(23)는 상기 제2 모서리(62)에 인접하게 배치될 수 있다. 상기 제2 단자(22)는 상기 제1 단자(21) 및 상기 제3 단자(23) 사이에 배치될 수 있다. 상기 제6 단자(26)는 상기 제4 모서리(64)에 인접하게 배치될 수 있다. 상기 제8 단자(28)는 상기 제3 모서리(63)에 인접하게 배치될 수 있다. 상기 제7 단자(27)는 상기 제6 단자(26) 및 상기 제8 단자(28) 사이에 배치될 수 있다. 상기 제4 단자(24)는 상기 제1 단자(21) 및 상기 제6 단자(26) 사이에 배치될 수 있다. 상기 제5 단자(25)는 상기 제3 단자(23) 및 상기 제8 단자(28) 사이에 배치될 수 있다.
상기 제1 단자(21)의 중심 및 상기 제8 단자(28)의 중심을 지나는 직선에 대하여 상기 제2 단자(22), 상기 제3 단자(23), 상기 제4 단자(24), 상기 제5 단자(25), 상기 제6 단자(26), 및 상기 제7 단자(27)의 중심들은 대칭으로 배치될 수 있다. 상기 제1 단자(21) 내지 상기 제8 단자(28)의 중심들을 순차적으로 연결하는 직선은 실질적인 정사각형을 구성할 수 있다.
상기 제1 단자(21)는 접지 단자에 해당될 수 있다. 상기 제8 단자(28)는 제1 전원 단자에 해당될 수 있다. 상기 제7 단자(27)는 상기 제1 전원 단자보다 낮은 전압이 인가되는 제2 전원 단자에 해당될 수 있다. 예를들면, 상기 제8 단자(28)에는 3.0V 내지 3.6V의 전압이 인가될 수 있다. 상기 제7 단자(27)에는 1.5V 내지 2.1V의 전압이 인가될 수 있다. 상기 제5 단자(25)는 클럭 신호 단자에 해당될 수 있다. 상기 제5 단자(25)에는 기준 클럭(reference clock)과 같은 클럭이 인가될 수 있다.
상기 제2 단자(22), 상기 제3 단자(23), 상기 제4 단자(24), 및 상기 제6 단자(26)는 다수의 데이터 입/출력 단자에 해당될 수 있다. 일 실시예에서, 상기 제2 단자(22) 및 상기 제3 단자(23)는 한 쌍의 데이터 송신 단자에 해당될 수 있다. 상기 제4 단자(24) 및 상기 제6 단자(26)는 한 쌍의 데이터 수신 단자에 해당될 수 있다. 일 실시예에서, 상기 제2 단자(22) 및 상기 제3 단자(23)는 직렬 인터페이스(serial interface) 기술을 사용하는 한 쌍의 데이터 송신 단자에 해당될 수 있다. 상기 제4 단자(24) 및 상기 제6 단자(26)는 직렬 인터페이스(serial interface) 기술을 사용하는 한 쌍의 데이터 수신 단자에 해당될 수 있다.
상기 제1 단자(21), 상기 제7 단자(27), 및 상기 제8 단자(28)의 각각은 상기 제2 단자(22), 상기 제3 단자(23), 상기 제4 단자(24), 상기 제5 단자(25), 및 상기 제6 단자(26)의 각각에 비하여 큰 단면적을 가질 수 있다. 상기 제1 단자(21)의 중심 및 상기 제8 단자(28)의 중심을 지나는 직선에 대하여 상기 제2 단자(22) 및 상기 제3 단자(23)는 상기 제4 단자(24) 및 상기 제6 단자(26)와 대칭으로 배치될 수 있다. 일 실시예에서, 상기 제1 가장자리(11) 및 상기 제1 단자(21) 사이의 최소 간격은 상기 제1 가장자리(11) 및 상기 제2 단자(22) 사이의 최소 간격보다 좁을 수 있다. 상기 제1 가장자리(11) 및 상기 제1 단자(21) 사이의 상기 최소 간격은 상기 제1 가장자리(11) 및 상기 제3 단자(23) 사이의 최소 간격보다 좁을 수 있다. 상기 제2 가장자리(12) 및 상기 제1 단자(21) 사이의 최소 간격은 상기 제2 가장자리(12) 및 상기 제4 단자(24) 사이의 최소 간격보다 좁을 수 있다. 상기 제2 가장자리(12) 및 상기 제1 단자(21) 사이의 상기 최소 간격은 상기 제2 가장자리(12) 및 상기 제6 단자(26) 사이의 최소 간격보다 좁을 수 있다.
도 2는 도 1의 일부 구성을 생략한 평면도이다.
도 2를 참조하면, 일 실시예에서, 상기 메모리 카드(100)는 8.7mm 내지 8.9mm의 단축(SA) 및 12.2mm 내지 12.4mm의 장축(LA)을 갖는 것일 수 있다. 상기 제1 단자(21), 상기 제7 단자(27), 및 상기 제8 단자(28)의 각각은 한 변의 길이가 1.5mm 내지 1.9mm 인 실질적인 정사각형 일 수 있다. 상기 제2 단자(22), 상기 제3 단자(23), 상기 제4 단자(24), 상기 제5 단자(25), 및 상기 제6 단자(26)의 각각은 한 변의 길이가 1.0mm 내지 1.4mm 인 실질적인 정사각형 일 수 있다.
상기 제1 단자(21)의 중심 및 상기 제2 단자(22)의 중심 사이의 거리는 제1 피치(P1)일 수 있다. 상기 제6 단자(26)의 중심 및 상기 제7 단자(27)의 중심 사이의 거리는 상기 제1 피치(P1)일 수 있다. 상기 제2 단자(22)의 중심 및 상기 제3 단자(23)의 중심 사이의 거리는 제2 피치(P2)일 수 있다. 상기 제7 단자(27)의 중심 및 상기 제8 단자(28)의 중심 사이의 거리는 상기 제2 피치(P2)일 수 있다. 상기 제2 피치(P2)는 상기 제1 피치(P1)와 실질적으로 동일할 수 있다. 예를들면, 상기 제1 피치(P1) 및 상기 제2 피치(P2)의 각각은 2.5mm 내지 3.0mm 일 수 있다. 상기 제1 피치(P1) 및 상기 제2 피치(P2)의 각각은 약 2.75mm 일 수 있다.
상기 제3 단자(23)의 중심 및 상기 제5 단자(25)의 중심 사이의 거리는 제3 피치(P3)일 수 있다. 상기 제1 단자(21)의 중심 및 상기 제4 단자(24)의 중심 사이의 거리는 상기 제3 피치(P3)일 수 있다. 상기 제5 단자(25)의 중심 및 상기 제8 단자(28)의 중심 사이의 거리는 제4 피치(P4)일 수 있다. 상기 제4 단자(24)의 중심 및 상기 제6 단자(26)의 중심 사이의 거리는 상기 제4 피치(P4)일 수 있다. 상기 제4 피치(P4)는 상기 제3 피치(P3)와 실질적으로 동일할 수 있다. 예를들면, 상기 제3 피치(P3) 및 상기 제4 피치(P4)의 각각은 2.5mm 내지 3.0mm 일 수 있다. 상기 제3 피치(P3) 및 상기 제4 피치(P4)의 각각은 약 2.75mm 일 수 있다. 일 실시예에서, 상기 제2 피치(P2), 상기 제3 피치(P3), 및 상기 제4 피치(P4)의 각각은 상기 제1 피치(P1)와 실질적으로 동일한 크기를 보일 수 있다.
도 3 내지 도 6은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 평면도들이다.
도 3을 참조하면, 본 발명 기술적 사상의 실시예들에 따른 메모리 카드(100)는 기판(10) 및 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28, 29)를 포함할 수 있다.
일 실시예에서, 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28, 29)는 서로 이격된 제1 단자(21), 제2 단자(22), 제3 단자(23), 제4 단자(24), 제5 단자(25), 제6 단자(26), 제7 단자(27), 제8 단자(28), 및 제9 단자(29)를 포함할 수 있다. 상기 제1 단자(21), 상기 제2 단자(22), 및 상기 제3 단자(23)는 제1 행(R1)에 배치될 수 있다. 상기 제4 단자(24), 상기 제9 단자(29), 및 상기 제5 단자(25)는 제2 행(R2)에 배치될 수 있다. 상기 제6 단자(26), 상기 제7 단자(27), 및 상기 제8 단자(28)는 제3 행(R3)에 배치될 수 있다. 상기 제1 단자(21), 상기 제4 단자(24), 및 상기 제6 단자(26)는 제1 열(C1)에 배치될 수 있다. 상기 제2 단자(22), 상기 제9 단자(29), 및 상기 제7 단자(27)는 제2 열(C2)에 배치될 수 있다. 상기 제3 단자(23), 상기 제5 단자(25), 및 상기 제8 단자(28)는 제3 열(C3)에 배치될 수 있다. 상기 제9 단자(29)는 예비 단자에 해당될 수 있다. 상기 제9 단자(29)는 상기 제2 단자(22), 상기 제3 단자(23), 상기 제4 단자(24), 상기 제5 단자(25), 및 상기 제6 단자(26)의 각각과 실질적으로 동일한 크기, 실질적으로 동일한 모양, 그리고 실질적으로 동일한 물질을 포함할 수 있다.
도 4를 참조하면, 일 실시예에서, 제1 단자(21), 제2 단자(22), 제3 단자(23), 제4 단자(24), 제5 단자(25), 제6 단자(26), 제7 단자(27), 제8 단자(28), 및 제9 단자(29)의 각각은 실질적으로 동일한 크기, 실질적으로 동일한 모양, 그리고 실질적으로 동일한 물질을 포함할 수 있다.
도 5를 참조하면, 일 실시예에서, 제1 단자(21), 제2 단자(22), 제3 단자(23), 제4 단자(24), 제5 단자(25), 제6 단자(26), 제7 단자(27), 및 제8 단자(28)의 각각은 실질적으로 동일한 크기, 실질적으로 동일한 모양, 그리고 실질적으로 동일한 물질을 포함할 수 있다.
도 6을 참조하면, 제3 단자(23)의 중심 및 제5 단자(25)의 중심 사이의 거리는 제1 단자(21)의 중심 및 제2 단자(22)의 중심 사이의 거리와 다를 수 있다. 제3 단자(23)의 중심 및 제5 단자(25)의 중심 사이의 거리는 제1 단자(21)의 중심 및 제2 단자(22)의 중심 사이의 거리보다 클 수 있다. 상기 제1 단자(21)의 중심 및 상기 제4 단자(24)의 중심 사이의 거리는 상기 제3 단자(23)의 중심 및 상기 제5 단자(25)의 중심 사이의 거리와 실질적으로 동일할 수 있다. 상기 제1 단자(21)의 중심 및 상기 제4 단자(24)의 중심 사이의 거리는 상기 제1 단자(21)의 중심 및 상기 제2 단자(22)의 중심 사이의 거리보다 클 수 있다.
상기 제5 단자(25)의 중심 및 제8 단자(28)의 중심 사이의 거리는 상기 제3 단자(23)의 중심 및 상기 제5 단자(25)의 중심 사이의 거리와 실질적으로 동일할 수 있다. 상기 제5 단자(25)의 중심 및 상기 제8 단자(28)의 중심 사이의 거리는 상기 제1 단자(21)의 중심 및 상기 제2 단자(22)의 중심 사이의 거리보다 클 수 있다. 상기 제4 단자(24)의 중심 및 제6 단자(26)의 중심 사이의 거리는 상기 제5 단자(25)의 중심 및 상기 제8 단자(28)의 중심 사이의 거리와 실질적으로 동일할 수 있다. 상기 제4 단자(24)의 중심 및 상기 제6 단자(26)의 중심 사이의 거리는 상기 제1 단자(21)의 중심 및 상기 제2 단자(22)의 중심 사이의 거리보다 클 수 있다. 일 실시예에서, 상기 제1 단자(21) 내지 상기 제8 단자(28)의 중심들을 순차적으로 연결하는 직선은 직사각형을 구성할 수 있다.
도 7 및 도 8은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 전자 시스템을 설명하기 위한 구성도이다.
도 7을 참조하면, 본 발명 기술적 사상의 실시예들에 따른 전자 시스템(200)은 메모리 카드(100), 소켓(220), 카드 인터페이스 제어기(230), 및 호스트(240)를 포함할 수 있다. 상기 메모리 카드(100)는 도 1 내지 도 6을 참조하여 설명한 것과 유사한 구성을 포함할 수 있다. 상기 메모리 카드(100)는 상기 소켓(220)에 - 예를들면, 제2 방향(도 1의 D2)으로 - 삽입될 수 있다. 상기 소켓(220)은 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)에 접속하기 위한 다수의 소켓 핀(도시하지 않음)을 포함할 수 있다. 상기 소켓(220)은 상기 다수의 연결 단자(21, 22, 23, 24, 25, 26, 27, 28)에 전기적으로 접속될 수 있다.
상기 카드 인터페이스 제어기(230)는 상기 소켓(220)을 통해서 상기 메모리 카드(100)와의 데이터 교환을 제어할 수 있다. 상기 카드 인터페이스 제어기(230)는 상기 메모리 카드(100) 내에 데이터를 저장하기 위해서 이용될 수 있다. 상기 호스트(240)는 상기 카드 인터페이스 제어기(230)를 제어할 수 있다.
도 8을 참조하면, 상기 메모리 카드(100)는 상기 소켓(220)에 - 예를들면, 제1 방향(도 1의 D1)으로 - 삽입될 수 있다.
도 7 및 도 8을 다시 한번 참조하면, 상기 메모리 카드(100)는 상기 소켓(220)의 설계에 기초하여 양 방향 중 선택된 하나의 방향으로 - 예를들면, 제1 방향(도 1의 D1) 또는 제2 방향(도 1의 D2) 중 하나 - 삽입될 수 있다.
도 9는 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 설명하기 위한 구성도이다.
도 9를 참조하면, 본 발명 기술적 사상의 실시예들에 따른 메모리 카드(2000)는 제어기(2100) 및 메모리(2200)를 포함할 수 있다. 상기 제어기(2100)는 상기 메모리(2200)에 데이터를 송신/수신할 수 있는 명령을 내리는 역할을 할 수 있다. 상기 메모리 카드(2000)는 도 1 내지 도 6을 참조하여 설명된 것과 유사한 구성을 갖는 상기 메모리 카드(100)를 포함할 수 있다.
도 10은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 포함하는 메모리 장치를 설명하기 위한 구성도이다.
도 10을 참조하면, 본 발명 기술적 사상의 실시예들에 따른 메모리 장치(3200)는 메모리 카드(3210) 및 메모리 컨트롤러(3220)를 포함할 수 있다. 상기 메모리 카드(3210)는 도 1 내지 도 6을 참조하여 설명된 것과 유사한 구성을 갖는 상기 메모리 카드(100)를 포함할 수 있다. 또한, 상기 메모리 카드(3210)는 다른 형태의 반도체 메모리 소자(예를 들면, 비-휘발성 메모리 장치 및/또는 에스램(SRAM) 장치 등)를 더 포함할 수 있다. 상기 메모리 컨트롤러(3220)는 호스트(Host)와 상기 메모리 카드(3210) 간의 데이터 교환을 제어하는 역할을 할 수 있다.
상기 메모리 컨트롤러(3220)는 메모리 장치의 전반적인 동작을 제어하는 CPU(Central Processing Unit; 3222)을 포함할 수 있다. 상기 메모리 컨트롤러(3220)는 상기 CPU(3222)의 동작 메모리로써 사용되는 SRAM(Static Random Access Memory; 3221)을 포함할 수 있다. 상기 메모리 컨트롤러(3220)는 호스트 인터페이스(3223) 및 메모리 인터페이스(3225)를 포함할 수 있다. 상기 호스트 인터페이스(3223)는 상기 메모리 장치(3200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리 인터페이스(3225)는 상기 메모리 컨트롤러(3220)와 상기 메모리 카드(3210)를 접속시킬 수 있다. 상기 메모리 컨트롤러(3220)는 ECC(Error Correcting Code; 3224)을 포함할 수 있다. 상기 ECC(3224)는 상기 메모리 카드(3210)로부터 독출된 데이터의 에러를 검출 및 정정하는 역할을 할 수 있다. 상기 메모리 장치(3200)는 컴퓨터 시스템의 하드디스크를 대체할 수 있는 SSD(Solid State Drive)로도 구현될 수 있다.
도 11은 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 전자 시스템을 설명하기 위한 구성도이다.
도 11을 참조하면, 본 발명 기술적 사상의 실시예들에 따른 전자 시스템(4100)은 컨트롤러(4110), 입출력 장치(4120), 메모리 장치(4130), 인터페이스(4140), 및 버스(4150)를 포함할 수 있다. 상기 컨트롤러(4110), 상기 입출력 장치(4120), 상기 메모리 장치(4130) 및/또는 상기 인터페이스(4140)는 상기 버스(4150)를 통하여 서로 접속될 수 있다. 상기 버스(4150)는 데이터들이 이동되는 통로에 해당할 수 있다.
상기 컨트롤러(4110)는 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(4120)는 키패드(keypad), 키보드, 및 디스플레이 장치 등을 포함할 수 있다. 상기 메모리 장치(4130)는 데이터 및/또는 커맨드 등을 저장할 수 있다. 상기 메모리 장치(4130)는 도 1 내지 도 6을 참조하여 설명된 것과 유사한 구성을 갖는 상기 메모리 카드(100)를 포함할 수 있다. 또한, 상기 메모리 장치(4130)는 다른 형태의 반도체 메모리 소자(예를들면, 비-휘발성 메모리 장치 및/또는 SRAM 장치 등)를 더 포함할 수 있다. 상기 인터페이스(4140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(4140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(4140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.
상기 전자 시스템(4100)은 개인 휴대용 정보 단말기(personal digital assistant; PDA), 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 임의의 다양한 전자제품에 적용될 수 있다.
도 12는 본 발명 기술적 사상의 실시예들에 따른 메모리 카드를 채택하는 시스템 서버의 네트워크 구성을 설명하기 위한 구성도이다.
도 12를 참조하면, 본 발명 기술적 사상의 실시예들에 따른 네트워크 시스템(5000)은 네트워크(5200)를 통해 연결되는 서버 시스템(5100) 및 다수의 터미널(5300, 5400, 5500)을 포함할 수 있다. 상기 서버 시스템(5100)은 상기 네트워크(5200)에 연결되는 상기 다수의 터미널(5300, 5400, 5500)로부터 수신되는 요청을 처리하는 서버(5110), 및 상기 다수의 터미널(5300, 5400, 5500)로부터 수신되는 요청에 대응되는 데이터를 저장하는 전자 장치(5120)를포함할 수 있다. 상기 전자 장치(5120)는 예를 들면 도 1 내지 도 6을 참조하여 설명된 것과 유사한 구성을 갖는 상기 메모리 카드(100)를 포함할 수 있다. 상기 전자 장치(5120)는 예를 들면, SSD(Solid State Drive), UFS(Universal Flash Storage), 또는 UFS 카드를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
10: 기판
11, 12, 13, 14: 가장자리
15: 방향자
21, 22, 23, 24, 25, 26, 27, 28, 29: 연결 단자
33: 비-휘발성 메모리 소자(non-volatile memory device)
61, 62, 63, 64: 모서리
100: 메모리 카드
200: 전자 시스템
220: 소켓
230: 카드 인터페이스 제어기
240: 호스트

Claims (20)

  1. 기판;
    상기 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자, 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이고; 및
    상기 기판 내에 배치되고 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된 비-휘발성 메모리 소자를 포함하는 메모리 카드.
  2. 제1 항에 있어서,
    상기 다수의 연결 단자의 각각은 정사각형, 정다각형, 원형, 또는 이들의 조합을 포함하는 메모리 카드.
  3. 제1 항에 있어서,
    상기 기판은
    행 방향으로 연장된 제1 가장자리;
    상기 제1 가장자리에 인접하고 열 방향으로 연장된 제2 가장자리;
    상기 제1 가장자리에 인접하고 상기 제2 가장자리와 대향하는 제3 가장자리; 및
    상기 제2 가장자리 및 상기 제3 가장자리와 인접하고 상기 제1 가장자리와 대향하는 제4 가장자리를 포함하고,
    상기 다수의 연결 단자는
    상기 제1 가장자리의 연장선 및 상기 제2 가장자리의 연장선이 교차하는 제1 모서리에 인접한 제1 단자; 및
    상기 제3 가장자리의 연장선 및 상기 제4 가장자리의 연장선이 교차하는 제3 모서리에 인접한 제2 단자를 포함하되,
    상기 제1 단자의 중심 및 상기 제2 단자의 중심을 지나는 직선에 대하여, 상기 다수의 연결 단자 중 다른 단자들의 중심들은 대칭으로 배치된 메모리 카드.
  4. 제1 항에 있어서,
    상기 다수의 연결 단자는
    접지 단자;
    제1 전원 단자;
    상기 제1 전원 단자보다 낮은 전압이 인가되는 제2 전원 단자; 및
    다수의 데이터 입/출력 단자를 포함하는 메모리 카드.
  5. 제4 항에 있어서,
    상기 다수의 데이터 입/출력 단자는
    한 쌍의 데이터 수신 단자; 및
    한 쌍의 데이터 송신 단자를 포함하는 메모리 카드.
  6. 제4 항에 있어서,
    상기 다수의 연결 단자는 클럭 신호 단자를 더 포함하는 메모리 카드.
  7. 버스(Bus);
    상기 버스와 접속된 컨트롤러(Controller);
    상기 버스와 접속된 입출력 장치;
    상기 버스와 접속된 인터페이스(Interface); 및
    상기 버스와 접속된 메모리 장치를 포함하되,
    상기 메모리 장치는 제1 항의 메모리 카드를 포함하는 전자 시스템.
  8. 기판;
    상기 기판 상에 행(row) 방향 및 열(column) 방향으로 정렬된 다수의 연결 단자, 상기 다수의 연결 단자의 각각은 장축의 길이가 단축의 1.2배 이하이고; 및
    상기 기판 내에 배치되고 상기 다수의 연결 단자 중 대응하는 적어도 하나에 전기적으로 접속된 비-휘발성 메모리 소자를 포함하되,
    상기 기판은 상기 행 방향으로 연장된 제1 가장자리, 상기 제1 가장자리에 인접하고 상기 열 방향으로 연장된 제2 가장자리, 상기 제1 가장자리에 인접하고 상기 제2 가장자리와 대향하는 제3 가장자리, 상기 제2 가장자리 및 상기 제3 가장자리와 인접하고 상기 제1 가장자리와 대향하는 제4 가장자리, 그리고 상기 제1 가장자리의 연장선 및 상기 제2 가장자리의 연장선이 교차하는 제1 모서리에 인접한 방향자를 포함하고,
    상기 다수의 연결 단자는
    상기 제1 가장자리에 인접한 제1 행(row)에 배치된 제1 내지 제3 단자;
    제2 행에 배치된 제4 및 제5 단자; 및
    상기 제4 가장자리에 인접한 제3 행에 배치된 제6 내지 제8 단자를 포함하고,
    상기 제2 행은 상기 제1 행 및 상기 제3 행 사이에 위치하고,
    상기 제1 단자, 상기 제4 단자, 및 상기 제6 단자는 상기 제2 가장자리에 인접한 제1 열(column)에 배치되고,
    상기 제2 단자 및 상기 제7 단자는 제2 열에 배치되고,
    상기 제3 단자, 상기 제5 단자, 및 상기 제8 단자는 상기 제3 가장자리에 인접한 제3 열에 배치되고,
    상기 제2 열은 상기 제1 열 및 상기 제3 열 사이에 위치하는 메모리 카드.
  9. 제8 항에 있어서,
    상기 제1 단자는 접지 단자이고,
    상기 제8 단자는 제1 전원 단자이고,
    상기 제7 단자는 제1 전원 단자보다 낮은 전압이 인가되는 제2 전원 단자이고,
    상기 제5 단자는 클럭 신호 단자이고,
    상기 제2 단자 및 상기 제3 단자는 직렬 인터페이스(serial interface) 기술을 사용하는 한 쌍의 데이터 송신 단자이고, 그리고
    상기 제4 단자 및 상기 제6 단자는 직렬 인터페이스(serial interface) 기술을 사용하는 한 쌍의 데이터 수신 단자인 메모리 카드.
  10. 제8 항에 있어서,
    상기 제1 단자는 상기 방향자에 인접하게 배치되고,
    상기 제8 단자는 상기 제3 가장자리의 연장선 및 상기 제4 가장자리의 연장선이 교차하는 제3 모서리에 인접하게 배치되고,
    상기 제1 단자의 중심 및 상기 제8 단자의 중심을 지나는 직선에 대하여 상기 제2 단자, 상기 제3 단자, 상기 제4 단자, 상기 제5 단자, 상기 제6 단자, 및 상기 제7 단자의 중심들은 대칭으로 배치된 메모리 카드.
  11. 제8 항에 있어서,
    상기 제1 단자는 상기 방향자에 인접하게 배치되고,
    상기 제8 단자는 상기 제3 가장자리의 연장선 및 상기 제4 가장자리의 연장선이 교차하는 제3 모서리에 인접하게 배치되고,
    상기 제1 단자의 중심 및 상기 제8 단자의 중심을 지나는 직선에 대하여 상기 제2 단자 및 상기 제3 단자는 상기 제4 단자 및 상기 제6 단자와 대칭으로 배치된 메모리 카드.
  12. 제8 항에 있어서,
    상기 제1 단자, 상기 제7 단자, 및 상기 제8 단자의 각각은 상기 제2 단자, 상기 제3 단자, 상기 제4 단자, 상기 제5 단자, 및 상기 제6 단자의 각각에 비하여 큰 단면적을 갖는 메모리 카드.
  13. 제8 항에 있어서,
    상기 제1 단자, 상기 제7 단자, 및 상기 제8 단자의 각각은 한 변의 길이가 1.5mm 내지 1.9mm 인 정사각형인 메모리 카드.
  14. 제8 항에 있어서,
    상기 제2 단자, 상기 제3 단자, 상기 제4 단자, 상기 제5 단자, 및 상기 제6 단자의 각각은 한 변의 길이가 1.0mm 내지 1.4mm 인 정사각형인 메모리 카드.
  15. 제8 항에 있어서,
    상기 제1 가장자리 및 상기 제1 단자 사이의 최소 간격은 상기 제1 가장자리 및 상기 제2 단자 사이의 최소 간격보다 좁고,
    상기 제1 가장자리 및 상기 제1 단자 사이의 상기 최소 간격은 상기 제1 가장자리 및 상기 제3 단자 사이의 최소 간격보다 좁고,
    상기 제2 가장자리 및 상기 제1 단자 사이의 최소 간격은 상기 제2 가장자리 및 상기 제4 단자 사이의 최소 간격보다 좁고, 그리고
    상기 제2 가장자리 및 상기 제1 단자 사이의 상기 최소 간격은 상기 제2 가장자리 및 상기 제6 단자 사이의 최소 간격보다 좁은 메모리 카드.
  16. 제8 항에 있어서,
    상기 제1 단자의 중심 및 상기 제2 단자의 중심 사이의 거리는 제1 피치이고, 상기 제2 단자의 중심 및 상기 제3 단자의 중심 사이의 거리는 제2 피치이되, 상기 제2 피치는 상기 제1 피치와 동일하고,
    상기 제3 단자의 중심 및 상기 제5 단자의 중심 사이의 거리는 제3 피치이고, 상기 제5 단자의 중심 및 상기 제8 단자의 중심 사이의 거리는 제4 피치이되, 상기 제4 피치는 상기 제3 피치와 동일한 메모리 카드.
  17. 제16 항에 있어서,
    상기 제2 피치, 상기 제3 피치, 및 상기 제4 피치의 각각은 상기 제1 피치와 동일한 메모리 카드.
  18. 제16 항에 있어서,
    상기 제1 피치, 상기 제2 피치, 상기 제3 피치, 및 상기 제4 피치의 각각은 2.5mm 내지 3.0mm 인 메모리 카드.
  19. 제8 항에 있어서,
    상기 제1 단자 내지 상기 제8 단자의 중심들을 순차적으로 연결하는 직선은 정사각형인 메모리 카드.
  20. 제8 항에 있어서,
    상기 제2 행의 상기 제4 및 제5 단자 사이에 배치된 제9 단자를 더 포함하되,
    상기 제9 단자는 상기 제2 열의 상기 제2 단자 및 상기 제7 단자 사이에 위치하는 메모리 카드.
KR1020200119593A 2020-09-17 2020-09-17 연결 단자들을 갖는 메모리 카드 KR20220037076A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200119593A KR20220037076A (ko) 2020-09-17 2020-09-17 연결 단자들을 갖는 메모리 카드
US17/231,521 US11657855B2 (en) 2020-09-17 2021-04-15 Memory card including interconnection terminals
US18/306,983 US20230260553A1 (en) 2020-09-17 2023-04-25 Memory card including interconnection terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119593A KR20220037076A (ko) 2020-09-17 2020-09-17 연결 단자들을 갖는 메모리 카드

Publications (1)

Publication Number Publication Date
KR20220037076A true KR20220037076A (ko) 2022-03-24

Family

ID=80627096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119593A KR20220037076A (ko) 2020-09-17 2020-09-17 연결 단자들을 갖는 메모리 카드

Country Status (2)

Country Link
US (2) US11657855B2 (ko)
KR (1) KR20220037076A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809866B2 (en) 2002-08-12 2010-10-05 Carry Computer Engineering Company, Limited Double interface SD flash memory card
EP1649410A2 (en) 2003-07-17 2006-04-26 SanDisk Corporation Memory card with raised portion
JP4651332B2 (ja) 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード
JP5242644B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置
KR102168170B1 (ko) 2014-06-30 2020-10-20 삼성전자주식회사 메모리 카드
KR102284654B1 (ko) 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
EP3635634A1 (en) * 2017-06-05 2020-04-15 Kioxia Corporation Memory card, host device, memory card connector, and memory card adapter
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
US11308380B1 (en) * 2021-02-24 2022-04-19 Innogrit Technologies Co., Ltd. Removable non-volatile storage card

Also Published As

Publication number Publication date
US20230260553A1 (en) 2023-08-17
US20220084559A1 (en) 2022-03-17
US11657855B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US9780049B2 (en) Semiconductor package
US8890330B2 (en) Semiconductor packages and electronic systems including the same
US10741529B2 (en) Semiconductor packages
US9391048B2 (en) Semiconductor package
US9054228B2 (en) Semiconductor packages including a heat spreader and methods of forming the same
US8953394B2 (en) Semiconductor device capable of operating in both a wide input/output mode and a high-bandwidth mode
US10128191B2 (en) Package-on-package type package including integrated circuit devices and associated passive components on different levels
US11342315B2 (en) Stack packages including through mold via structures
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
TW201834188A (zh) 具有重新分配線結構的半導體封裝
KR102420148B1 (ko) 반도체 패키지
TWI791664B (zh) 包含直通塑模穿孔的堆疊封裝
US11164833B2 (en) Semiconductor device using wires and stacked semiconductor package
US20190080999A1 (en) Package substrates with signal transmission paths relating to parasitic capacitance values
US9691737B2 (en) Semiconductor device
TW201933549A (zh) 包含晶片堆疊的半導體封裝
CN112018094A (zh) 包括互连结构的层叠封装
CN113257787A (zh) 包括层叠在基础模块上的芯片的半导体封装
KR20220037076A (ko) 연결 단자들을 갖는 메모리 카드
US20220328412A1 (en) Semiconductor packages
US9177906B1 (en) Semiconductor package including an extended bandwidth
US11764128B2 (en) Semiconductor chip including through electrode, and semiconductor package including the same