CN101281609A - Ic卡 - Google Patents

Ic卡 Download PDF

Info

Publication number
CN101281609A
CN101281609A CNA2008100907901A CN200810090790A CN101281609A CN 101281609 A CN101281609 A CN 101281609A CN A2008100907901 A CNA2008100907901 A CN A2008100907901A CN 200810090790 A CN200810090790 A CN 200810090790A CN 101281609 A CN101281609 A CN 101281609A
Authority
CN
China
Prior art keywords
interface
interface circuit
outside terminal
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100907901A
Other languages
English (en)
Inventor
盐田茂雅
仓行繁男
浅利信介
饭田哲也
深泽真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101281609A publication Critical patent/CN101281609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

公开了一种包括内置接口电路的半导体装置，响应于耦合至该半导体装置的主机设备的初始化操作而选择该内置接口电路的操作。在半导体装置中，第一同步接口电路和使用差分信号的第二异步接口电路共享所述差分信号的外部端子(外部差分信号端子)。例如，该半导体装置采用MMC接口电路作为第一接口电路，采用USB接口电路作为第二接口电路，同时保持了IC卡接口功能。该半导体装置排他性地选择所采用的接口电路的操作。一种选择方法是，当检测到来自外部时钟端子的用于在针对半导体装置的电源供电开始时初始化第一接口电路的时钟输入中多个边沿改变时，启用第一接口电路的接口操作。

Description

IC卡
相关申请的交叉引用
这里通过参考引入2007年4月5日提交的日本专利申请No.2007-99287的全部公开内容，包括说明书、附图及摘要。
技术领域
本发明涉及一种半导体装置(IC卡)的主机接口技术，更具体地涉及一种可有效地应用于诸如插入式UICC(通用集成电路卡)、USIM(通用用户识别模块)或者SIM(用户识别模块)的IC卡模块的技术。
背景技术
专利文献1(国际公开No.WO 01/84490)描述了一种多功能存储卡，其中存储卡单元和SIM卡单元设置在MMC卡(多媒体卡)或者SD卡标准的卡衬底(card substrate)中。
专利文献2(日本未审专利公开No.10(1998)-334205)描述了一种IC卡，其被配置为具有设置在基础卡中的IC卡微计算机，该基础卡具有用于访问其中形成的IC卡微计算机的接触端子，快闪存储器和用于访问快闪存储器的接触端子被添加到所述IC卡。用于访问IC卡微计算机的接触端子符合ISO/IEC 7816-2标准。用于访问快闪存储器的接触端子基于诸如智能卡标准的存储卡标准。
专利文献3、4(日本未审专利申请公开No.2005-44366，日本未审专利公开No.2005-115947)描述了一种技术，该技术具有USB(通用串行总线)和其他接口，用以通过电源电压切换这些接口。
专利文献5(日本未审专利公开No.2004-133843)描述了一种IC卡，其包括接触接口、非接触接口和USB(通用串行总线)接口，使得它们可以彼此切换。
专利文献6(PCT申请No.2004-515858的公开日文译本)描述了一种使用未在IC卡中使用的端子作为USB端子的技术。
专利文献7(日本未审专利公开No.2004-280817)描述了一种用于检测双模式智能卡中的USB模式或者ISO模式的技术，该双模式智能卡可以根据通电复位状态中的时钟引脚的逻辑值，基于ISO7816协议以ISO模式和USB模式进行操作。
发明内容
本发明已经对多功能卡中多个接口电路对卡端子的部分共享及其接口操作的排他性(exclusive)控制进行了研究。更特别地，本发明人发现了以下需求。即，为了基于ISO 7816将USB接口和MMC接口(或者SD卡接口)添加到IC卡以使得在保持IC卡接口功能有效的同时能够使用USB接口和MMC接口，就需要由两个接口来共享一部分卡端子并进行控制使得能够排他性地启用它们的操作。在完成本发明之后，通过检索找到了所引用的参考文献。在所有的参考文献中，当切换或者初始选择接口时，需要从卡主机侧提供其形式不同于典型接口协议的电压信号给特定的外部端子。因此，根据上述教导，支持多功能卡的USB和MMC接口的卡主机应当具有附加功能，用以输出这样的特定电压信号。
本发明的一个目的是提供一种半导体装置，其能够响应于由耦合至接口电路的主机设备进行的初始化操作而选择内置接口电路的操作。
本发明的另一目的是提供一种半导体装置，其能够从现有的主机设备中选择多个接口电路中的期望接口电路的操作，而无需改变主机设备的接口功能。
本发明的再一目的是提供一种半导体装置，其能够在保持IC卡接口功能的同时使用USB接口和MMC或者SD卡接口，并且能够排他性地使用共享一部分外部端子的所述两个接口。
通过本说明书和附图的描述，本发明的上述目的、其他目的及新颖的特征都将变得显而易见。
以下是此处公开的典型发明的简要描述。
换言之，半导体装置包括第一同步接口电路和使用差分信号的第二异步接口电路。所述两个接口电路共享差分信号的外部端子(外部差分信号端子)。例如，半导体装置采用了MMC接口电路作为第一接口电路，采用USB接口电路作为第二接口电路，同时保持了IC卡接口功能。该半导体装置排他性地选择所采用的接口电路的操作。一种选择方法是，当检测到针对半导体装置的电源供电开始时来自外部时钟端子的用于初始化第一接口电路的时钟输入中的多个边沿改变时，启用第一接口电路的接口操作。另一种选择方法是，当检测到提供至响应于针对半导体装置的电源供电的开始而初始化为第一电平的一对外部差分信号端子的第二电平时，启用第二接口电路的接口操作。通过响应于第二电平的检测而将外部差分信号端子其中之一改变至第一电平，可以从外部识别第二接口电路的耦合。
以下是通过此处公开的典型发明而得到的效果的简要描述。
换言之，可以响应于连接至接口电路的主机设备的初始化操作，选择内置接口电路的操作。
另外，还可能的是，从现有的主机设备选择多个接口电路中期望接口电路的操作，而无需改变主机设备的接口功能。
再者，可以在保持IC卡接口功能有效的同时使用USB接口和MMC接口，以允许共享一部分外部端子的这两个接口的排他性使用。
附图说明
图1是示出了便携式通信终端的方框图，该便携式通信终端是使用了应用本发明的多媒体卡的数据处理系统的实例；
图2是示出了基于ISO/IEC 7816-2标准的外部端子的图示；
图3是示出了分别在ICCM、MMCIF、USBIF中的外部接口信号与对应于外部接口信号的外部端子分配实例的图示；
图4是示出了基于CLK中的边沿改变来执行接口的选择控制的接口控制器和APP之间的耦合配置实例的方框图；
图5是示出了其中仅仅MMCCNT耦合到接口控制器的配置实例的方框图；
图6是示出了其中仅仅HUSBIF耦合到接口控制器的配置实例的方框图；
图7是示出了选择控制电路的配置实例的方框图；
图8是示出了选择控制电路32_A的切换操作流程的实例的流程图；
图9是示出了选择控制电路32_B的配置实例的方框图；
图10是示出了基于VCC供电时D+，D-中的改变来执行接口的选择控制的接口控制器和APP的耦合配置实例的方框图；
图11是示出了基于USB接口标准来识别全速或者高速USB设备的方法的图示；
图12是示出了一种基于USB接口标准来识别低速USB设备的方法的图示；
图13是示出了接口控制器的细节的实例的逻辑电路图；
图14是示出了当在APP中安装了接口控制器时的操作定时的实例的时序图；
图15是示出了另一选择控制电路的配置实例的逻辑电路图，其中将锁存电路60、61添加到图13的选择控制电路中；
图16是示出了基于CLK边沿和D+、D-中的改变来执行接口的选择控制的接口控制器的配置实例的方框图；
图17是示出了选择控制电路32_E的配置实例的方框图，该选择控制电路32_E用以控制图16的接口控制器中的MMCIF的启用/禁用；
图18是示出了选择控制电路32_E的配置实例的方框图，该选择控制电路32_E用以控制图16的接口控制器中的USBIF的启用/禁用；以及
图19是示出了用于从如图6所示的CMD信号线输入命令的操作实例的时序图。
具体实施方式
1.下面将简要描述在本申请中公开的本发明的典型实施例的概要。在典型实施例的总结中，在括弧中引用附图中的参考标记，这仅仅示出了包括在参考标记所指示的部件的概念内的部件。
[1]根据本发明的典型实施例，半导体装置包括第一接口电路(30)、第二接口电路(31)和选择控制电路(32(32_A，32_B))。第一接口电路接收来自第一外部端子(C6)的时钟输入(CLK)，并使用第二外部端子(C4，C8)对信号(DAT0，CMD)进行接口连接。第二接口电路使用第二外部端子对差分信号(D+，D-)进行接口连接，而无需从外部接收时钟输入。当检测到在电源供电开始后来自第一外部端子的用以初始化第一接口电路的时钟输入中的多个边沿改变时，选择控制电路通过第一指令信号(ENBM)来启用第一接口电路的接口操作。利用这种半导体装置，就可以基于从外部对第一接口电路初始化的初始化操作，即来自第一外部端子的时钟输入的边沿改变，来启用第一接口电路的操作。当第一接口电路是MMC或者SD卡接口时，可以选择第一接口电路的操作，而无需改变现有主机设备的接口功能。
根据该实施例的一个方面，当多个第二时钟在电源供电开始时被输入到第一外部端子时，该半导体装置从第二外部端子接收命令。这时，第一时钟的数目是达到第二时钟数目之前的时钟数目。
根据该实施例的另一方面，响应于电源供电的开始，该选择控制电路初始地通过第一指令信号(ENBM)来禁用第一接口电路的接口操作，并且初始地通过第二指令信号(ENBU)来启用第二接口电路的接口操作。当检测到时钟输入中的边沿改变时，该选择控制电路通过第二指令信号来禁用第二接口电路的接口操作，并通过第一指令信号来启用第一接口电路的接口操作。这能够促进选择第一和第二接口电路的操作的排他性控制。
根据本发明的再一方面，在电源供电开始后的预定定时，该第一接口电路确定第一指令信号的指令状态是所定义的状态。当该所定义的状态意指“启用”时，则第一接口电路输出第一屏蔽信号(MSKU)，以用于将第二指令信号(ENBU)的状态固定到禁用指令状态。在电源供电开始之后的预定定时，第二接口电路确定第二指令信号的指令状态是所定义的状态。当该所定义的状态意指“启用”时，则第二接口电路输出第二屏蔽信号(MSKM)，以用于将第一指令信号(ENBM)的状态固定到禁用指令状态。在定义了用于接口电路的接口操作的排他性控制之后，这能够在用于时钟输入的第一外部端子被噪声不期望地改变时，防止接口电路的禁用状态不稳定。
这时，当启用第一接口电路的接口操作时，第一接口电路可以响应于提供给第二外部端子的复位指令，解除第二指令信号的禁用指令状态。类似地，当启用第二接口电路的接口操作时，第二接口电路可以响应于提供给第二外部端子的复位指令，解除第一指令信号的禁用指令状态。这使得可以通过从主机设备为第二外部端子提供复位指令，来复位针对第一和第二接口电路的排他性操作指令。
根据本实施例的又一方面，该半导体装置进一步包括锁存电路(43，44)，用于锁存通过检测时钟输入中的边沿改变而获得的检测结果。基于第一屏蔽信号针对第二指令信号的禁用指令状态，或者基于第二屏蔽信号针对第一指令信号的禁用指令状态，该锁存电路执行锁存操作。这可以防止用于接口电路接口操作的排他性控制的定义状态不期望地被噪声改变。
此时，当启用第一和第二接口电路的接口操作时，接口电路响应于提供至第二外部端子的复位指令，将锁存电路初始化为通过状态。这使得可以通过从主机设备为第二外部端子提供复位指令，来复位针对第一和第二接口电路的排他性操作指令。
根据该实施例的再一方面，该半导体装置进一步包括通过内部总线耦合至所述第一和第二接口电路的存储控制器(24)以及耦合至存储控制器的非易失性存储器(23)。这使得半导体装置成为用于存储卡的单芯片LSI或者具有多芯片配置的存储卡或存储器模块。
根据本实施例的再一方面，半导体装置包括耦合至第三外部端子的微计算机。更特别地，第一外部端子被定义为时钟端子(CLK)。当在第一接口电路的接口操作中使用时，第二外部端子被定义为数据端子(DAT0)和命令端子(CMD)，当在第二接口电路的接口操作中使用时，第二外部端子被定义为非反相数据端子(D+)和反相数据端子(D-)。第三外部端子被定义为复位端子(RES)、时钟端子(CLKI_IC)和输入/输出端子(I/O)。第一接口电路是MMC接口电路或者SD卡接口电路，第二接口电路是USB接口电路。这种配置使得能够在保持IC卡接口功能有效的同时使用USB接口和MMC接口(或者SD卡接口)，以允许共享一部分外部端子的两个接口的排他性操作。
[2]根据本发明的另一实施例，一种半导体装置包括第一接口电路(30)、第二接口电路(31)、第一高电阻DC电路(R1，R2)、选择控制电路(32(32_C，32_D))以及第二高电阻DC电路(R3)。第一接口电路接收来自第一外部端子的时钟输入，以及使用一对第二外部端子来对信号进行接口连接。第二接口电路使用第二外部端子对差分信号进行接口连接，而无需从外部接收时钟输入。第一高电阻DC电路响应于电源供电的开始将第二外部端子初始化至第一电平。选择控制电路在检测到提供至已被初始化的第二外部端子的第二电平时，通过第二指令信号(ENBU)来启用第二接口电路的接口操作。第二高电阻DC电路响应于选择控制电路检测到第二电平而将第二外部端子其中之一改变为第一电平。因此，第二接口电路的耦合可以从第二外部端子的外部来识别。利用所述半导体装置，主机设备以下列方式检测半导体装置的耦合。耦合到第二外部端子的主机侧端子经过高电阻而耦合到第二电平。所耦合的半导体装置通过高电阻将第二外部端子其中之一从第二电平改变到第一电平。因此，主机设备检测到半导体装置的耦合。在这种情况下，半导体装置从主机设备侧检测到响应于电源供电的开始而被初始化为第一电平的第二外部端子被切换至第二电平。当识别出与主机设备耦合以用于第二接口电路的接口操作时，半导体装置启用第二接口电路的接口操作。然后，半导体装置将另一第二外部端子改变为第一电平，以允许主机设备检测能够与第二接口电路接口连接的半导体装置的耦合。当第二接口电路是USB接口电路时，可以在无需改变现有主机设备的接口功能的情况下，选择第二接口电路的操作。
根据该实施例的一个方面，响应于电源供电的开始，该选择控制电路初始地通过第二指令信号(ENBU)来禁用第二接口电路(31)的接口操作，并且初始地通过第一指令信号(ENBM)来启用第一接口电路(30)的接口操作。当检测到第二电平时，选择控制电路禁用第一接口电路的接口操作，并启用第二接口电路的接口操作。这能够促进用于选择第一和第二接口电路的操作的排他性控制。
根据本实施例的另一方面，半导体装置包括用于锁存通过检测第二电平而获得的检测结果的锁存电路(60，61)。该锁存电路基于第一屏蔽信号针对第二指令信号的禁用指令状态或者基于第二屏蔽信号针对第一指令信号的禁用指令状态执行锁存操作。这可以防止用于接口电路的接口操作的排他性控制的定义状态不期望地被噪声改变。
此时，当启用第一和第二接口电路的接口操作时，接口电路响应于提供至第二外部端子的复位指令，将锁存电路初始化为通过状态。这使得可以通过从主机设备为第二外部端子提供复位指令，来复位针对第一和第二接口电路的排他性操作指令。
[3]根据本发明的另一实施例，一种半导体装置包括第一接口电路(30)、第二接口电路(31)、第一高电阻DC电路(R1)、选择控制电路(32(32_E))以及第二高电阻DC电路(R2)。第一接口电路接收来自第一外部端子的时钟输入，并使用一对第二外部端子来对信号进行接口连接。第二接口电路使用第二外部端子对差分信号进行接口连接，而无需从外部接收时钟输入。第一高电阻DC电路响应于电源供电的开始将第二外部端子初始化至第一电平。当在电源供电开始后检测到来自第一外部端子的用以初始化第一接口电路的时钟输入中的多个边沿改变时，选择控制电路通过第一指令信号来启用第一接口电路的接口操作。选择控制电路在检测到提供至被初始化为第一电平的第二外部端子的第二电平时，通过第二指令信号来启用第二接口电路的接口操作。响应于选择控制电路检测到第二电平，第二高电阻DC电路将第二外部端子其中之一改变为第一电平。因此，第二接口电路的耦合可以从第二外部端子的外部来识别。
利用这样的半导体装置，如上所述，当第一接口电路基于MMC或者SD卡时，可以在无需改变基于MMC或者SD卡的现有主机设备的接口功能的情况下，选择第一接口电路的操作。另外，当第二接口电路基于USB时，可以在无需改变基于USB的现有主机设备的接口功能的情况下，选择第二接口电路的操作。第一和第二接口电路的操作选择的控制并非完全是排他性的。这意味着，例如在半导体装置除了微计算机(诸如耦合至第三外部端子的IC卡微计算机)之外还包括第一和第二接口电路的情况下，该半导体装置可以毫无困难地与仅仅基于通过第三外部端子的接口的主机设备进行接口连接。此时，禁用第一和第二接口电路两者中的接口操作，从而防止故障并降低功耗浪费。
根据本实施例的一个方面，半导体电路包括第一锁存电路(43A)和第二锁存电路路(60A)，第一锁存电路(43A)用于锁存通过获得时钟输入中的多个边沿改变而得到的检测结果，第二锁存电路(60A)用于锁存通过检测第二电平而获得的检测结果。第一和第二锁存电路基于第一屏蔽信号针对第二指令信号的禁用指令状态或者基于第二屏蔽信号针对第一指令信号的禁用指令状态而执行锁存操作。这可以防止用于接口电路接口操作的排他性控制的定义状态不期望地被噪声改变。
此时，当启用第一接口电路的接口操作时，第一接口电路响应于提供至第二外部端子的复位指令，将第一和第二锁存电路初始化为通过状态。类似地，当启用第二接口电路的接口操作时，第二接口电路响应于提供至第二外部端子的复位指令，将第一和第二锁存电路初始化为通过状态。这使得可以通过从主机设备为第二外部端子提供复位指令，来复位针对第一和第二接口电路的排他性操作指令。
2.在下文中，将进一步详细地描述优选的实施例。
<便携式通信终端>图1示出了作为应用了本发明的数据处理系统的实例的便携式通信终端。该便携式通信终端包括诸如移动电话和PDA(个人数字助理)的装置。
便携式通信终端1包括射频模块(RFM)2，以通过天线在预定频带上执行发射/接收。射频模块2执行基带发射信号的上变频转换，该基带发射信号自作为基带信号处理LSI的基带处理器(BBP)3提供。射频模块2还执行天线所接收的RF接收信号至接收基带信号的下变频转换，该接收基带信号然后被提供至基带处理器3。基带处理器执行接收基带信号的解调处理、发射基带信号的调制处理以及用于移动通信的协议处理等。接收声音信号自基带处理器3提供至扬声器(SPK)4。发射声音信号自麦克风(MIC)5提供给基带处理器3。
基带处理器3通过总线6耦合至存储器(MEM)7。基带处理器3还耦合至应用处理器(APP)8，其用作用于降低基带处理器3的负载的加速器。应用处理器8提供了对来自键盘(按键)9的键输入的键扫描以及显示器的控制和显示器(DISP)10上的视频和静止图像的绘图。存储器7用于基带处理器3和应用处理器8的工作区域、帧缓冲、程序区等。存储器7实际上由诸如快闪存储器的非易失性存储器构成，以及由诸如同步DRAM的随机访问存储器构成。
便携式通信终端1通过连接器(CONECT)11可移动地耦合至多功能卡(MFC)20，该多功能卡可以用作SIM卡。尽管没有限制，但是多功能卡20在GSM(移动特别小组)通信系统中用于存储为了移动通信的安全而批准和管理用户所需的信息，诸如用户信息和账单信息。此外，多功能卡20实现了认证协议和作为可移动存储器的功能。对于多媒体卡20，基带处理器3和应用处理器8被定义为主机计算机。当将MFC 20插入到便携式通信终端1的卡插槽时，电源电压和接地电压从主机计算机提供至MFC 20。这样，MFC 20可以开始必要的初始化操作。
优选地，多功能卡20使用通过国际安全性评估标准ISO/IEC15408的注册审批机构批准的产品。通常，当在电子支付系统中实际使用具有安全处理功能的IC卡时，IC卡应当由ISO/IEC 15408的注册审批机构来评估和批准。当在电子支付系统中实际使用了类似于SIM卡的多功能卡时，多功能卡应当通过ISO/IEC 15408的注册审批机构来评估和批准。在本发明中，多功能卡包括微计算机(IC卡微计算机：ICCM)21，该微计算机是由注册审批机构批准的IC卡芯片，并且多功能卡使用IC卡微计算机21来执行安全处理。因此，得到了安全处理功能。利用这种配置，多功能卡可以容易地满足基于ISO/IEC 15408的安全评估标准。然而，这并不意味着将ISO/IEC15408的注册审批机构未批准的其他IC卡微计算机的安装排除在外。根据IC卡微计算机提供的服务安全级别，可以使用任何IC卡。
当假设多功能卡20用作SIM卡时，基于ISO/IEC 7816-2标准的外部端子应当自卡衬底暴露。例如，如图2所示，多功能卡20包括外部端子C1至C8。C1分配给电源端子(VCC)，C5分配给接地端子(VSS)。通过C2的复位信号(/RES)的输入、通过C3的时钟信号(CLK_IC)的输入和通过C7的命令/数据的输入/输出(I/O)都被分配给IC卡微计算机21的外部接触接口。对于IC卡微计算机21，剩余的端子C4、C6、C8是空闲的。只要这种规定得到满足，安装除C1-C8之外的非标准端子就没有问题。IC微计算机21使用从端子C7接收的IC卡命令和数据来执行安全处理等。
除了IC卡微计算机21之外，多功能卡20包括例如快闪存储器(闪存)23，以实现大容量存储。多功能卡20进一步包括：存储控制器(MCONT)24，用于为快闪存储器23提供命令控制等；接口控制器(IFCONT)26，其通过内部总线25耦合到存储控制器24；以及耦合至内部总线25的控制处理器(CONT)27。接口控制器26配置成能够通过未被IC卡微计算机用作外部接口的空闲端子C4、C6、C8与外部进行接口连接。尽管没有如此限制，但是IC卡微计算机21的接口端子C2、C3、C7通过IC卡微计算机接口电路(ICCMIF)28耦合至内部总线25。IC卡微计算机接口电路28接收被分配给基于ISO 7816的IC卡命令的空闲命令代码的访问命令，并且向存储控制器24发出快闪访问命令。通过这样的方式，IC卡微计算机接口电路28与存储控制器24交换访问数据。控制处理器27控制用于接口控制器26、存储控制器24和IC卡微计算机接口电路28的初始设置等。
根据图1，接口控制器26包括：MMC接口电路(MMCIF)30，其作为第一同步接口电路；USB接口电路(USBIF)31，其作为使用差分信号的第二异步接口电路；以及选择控制电路(SWC)32。MMC接口电路30和USB接口电路31都耦合至内部总线25。
图3示出了分别在ICCM 21、MMCIGF 30和USBIF 31中的外部接口信号以及与外部接口信号对应的外部端子的分配实例。已经参考图2对ICCM 21的外部接口信号和外部端子的分配进行了描述。USBIF 31通过差分信号D+，D-与外部进行接口连接。MMCIF 30通过与时钟信号CLK进行同步来输入/输出数据DAT0和输出命令CMD。在ICCM 21未使用的端子C4、C6、C8中，将C6分配给时钟信号CLK的输入/输出。C4和C8由USBIF 31和MMCIF 30共享。因此，将C4和C8分配给差分信号D+，D-的输入/输出以及分配给数据DAT0的输入/输出和命令CMD的输出。MMC接口基于例如多媒体卡系统规范版本4.1(2005年2月MMCA)。USB接口基于例如通用串行总线规范修订版2.0。MMC接口可与SD卡接口规范兼容，能够被SD卡接口所替代。SD卡接口基于例如SD存储卡规范版本1.01。
选择控制电路32基于端子C4、C6和C8的状态选择并控制MMCIF 30和USBIF 31的接口操作的可用性。以下将描述该选择控制的细节。
<基于CLK边沿改变的接口的选择控制>图4示出了在接口控制器26和APP 8之间的耦合配置的实例。接口控制器26通过端子C4、C6和C8耦合至APP 8。在该实例中，APP 8包括USB接口电路(HUSBIF)8A和MMC控制器(MMCCNT)8B。HUSBIF 8A和MMCCNT 8B分别经过端子C4、C6和C8耦合至接口控制器26。MMCIF 30从被定义为第一外部端子的C6接收时钟信号CLK的输入，并使用被定义为第二外部端子的C4和C8来执行DAT0和CMD的接口操作。USBIF 31使用端子C4和C8来执行差分信号D+、D-的接口操作，而无需从外部接收时钟输入。如图5所示，仅仅MMCCNT 8B可以耦合至接口控制器26，或者如图6所示，仅仅HUSBIF 8A可以耦合至接口控制器26。
图4至图6中示出的选择控制电路32_A基于是否能够在时钟输入中检测到多个边沿改变来选择和控制MMCIF 30和USBIF 31的接口操作。从外部端子C6提供时钟输入，以在电源电压VCC的提供开始之后初始化MMCIF 30。ENBM是用于指示对MMCIF 30的接口操作的“启用/禁用”的选择信号，而ENBU是用于指示对USBIF31的接口操作的“启用/禁用”的选择信号。选择信号中每个都通过高电平(逻辑值“1”)来指示“启用”，通过低电平(逻辑值“0”)来指示“禁用”。MSKM是用于将ENBM强制为低电平的屏蔽信号，而MSKU是用于将ENBU强制为低电平的屏蔽信号。
图7示出了选择控制电路32_A的配置的实例。选择控制电路32_A包括MMCIF 30的定义电路(DTM)40。该定义电路40包括启用标志FLG 1，当将功率电压VCC和接地电压VSS提供给MFC20时，启用标志FLG 1被初始化为复位状态(逻辑值“0”)。启用标志FLG 1在复位状态中输出具有逻辑值“0”的信号SDTM。启用信号ENBU是信号SDTM的反相信号和屏蔽信号MSKU的逻辑积。启用信号ENBM是信号SDTM和屏蔽信号MSKM的逻辑积。在通电之后，屏蔽信号MSKM、MSKU紧接着被初始化为非屏蔽电平(逻辑值“1”)。因此，在通电后紧接着的初始状态中，初始地通过具有逻辑值“0”的ENBM向MMCIF 30指示接口操作的“禁用”，而初始地通过具有逻辑值“1”的ENBU向USBIF 31指示接口操作的“启用”。计数器(COUNT)41计算自端子C6提供的时钟信号CLK。时钟信号CLK是MMC接口操作中的同步时钟信号。根据MMC接口规范，如下定义了在通电之后立即识别MMC的方法。在通电后，输入74个时钟周期的时钟信号CLK作为伪时钟，然后发出特定的MMC命令。当接收到MMC命令时，MMC执行预定的初始化操作，诸如内部操作模式设定。在通电后，当输入第一时钟信号CLK时，该计数器计算时钟信号CLK，并在小于74个计数的计数数目时输出计数结束信号(count up signal)。启用标志FLG 1通过计数结束信号来设定，并将信号SDTM反相为逻辑值“1”。由于信号反相，ENBM改变为逻辑值“1”并指示MMCIF 30启用接口操作。ENBU改变到逻辑值“0”，并指示USBIF 31禁用接口操作。通过这样的方式，来启动MMCIF的初始化操作。另一方面，当没有输入时钟信号CLK时，USBIF 31保持启用，以使得可以自APP 8进行对于USBIF 31的初始化操作。
此处，响应于小于74的计数值输出计数结束信号。因此，选择控制电路32_A能够在初始化操作之前识别MMC接口操作，并且可以比在计数值74之后输出计数结束信号的情况更快地启动随后的操作，诸如命令输入。
更具体地，如图19所示，假设在计数值37即计数值74的一半时，响应于时钟来确定MMC接口。响应于第37个时钟来激活ENBM，同时使ENBU不激活。
当ENBM被激活时，如图6所示，通过MMCIF 30中的逻辑电路AND 1、AND 2使MMC命令寄存器CMDREG激活，以允许该命令从CMD信号线输入。在这种情况下，如图19所示，可以在时钟的计数值达到74之前预备激活MMC命令寄存器。
应当指出的是，此处使用计数值74的一半作为时钟数目，但是还可以使用任何时钟数目只要该数目不超过74。然而，当时钟数目小时，可能会因噪声而出现故障的问题。另一方面，当时钟数目接近74时，用于MMC命令寄存器的激活的准备时间降低。出于这个原因，时钟值优选地被设置为大约74的三分之一或三分之二。另外，时钟信号的计数值可以是时钟波形的边沿的数目，或者时钟波形的顶部或底部平坦部分的数目。
接着，将对选择控制电路32_A进行描述，选择控制电路32_A能够排他性地控制MMCIF 30和USBIF 31的接口操作。
MMCIF 30在电源电压VCC的供电开始后的预定定时，确定启用信号ENBM的指令状态是所定义的状态，例如在用于完成初始化操作的时间已经过去之后确定。当所定义的状态意指“启用”时，MMCIF 30利用逻辑值为“0”将屏蔽信号MSKU改变为屏蔽指令状态。类似地，USBIF 31在电源电压VCC的供电开始后的预定定时，确定启用信号ENBU的指令状态是所定义的状态，例如在用于完成初始化操作的时间已经过去之后确定。当所定义的状态意指“启用”时，USBIF 31利用逻辑值为“0”将屏蔽信号MSKM改变为屏蔽状态。一旦定义了对于USBIF 31和MMCIF 30是排他性的接口操作控制，就可以防止该状态因噪声而变得不稳定。
可以通过来自MMCIF 30的信号RESM将标志FLG 1复位到复位状态。在如图4所示的耦合配置中，当APP 8停止使用MMCIF 30并切换到USBIF 31时，APP 8在切换过程结束时通过MMC命令复位标志FLG 1，使得启用信号ENBU激活，且使得启用信号ENBM不激活。通过这样的方式，就可以切换到USBIF 31的接口操作。此后，当将接口操作切换回MMCIF 30时，APP 8通过输入时钟信号CLK来执行MMCIF 30的初始化操作。在切换操作中，MMCIF 30响应于复位指令将屏蔽信号MSKU反相到非屏蔽电平(逻辑值“1”)并解除对于USBIF 31的屏蔽。另一方面，当USBIF 31响应于复位指令结束了接口操作时，USBIF 31将屏蔽MSKM反相成非屏蔽电平(逻辑值“1”)，以解除对于MMCIF 30的屏蔽。这使得能够通过从APP 8为端子C4，C8提供复位指令来复位对于MMCIF 30和USBIF 31是排他性的操作指令。
图8示出了选择控制电路32_A的切换操作的流程的实例。通过通电来启用USBIF 31(S1)。然后，确定计数器41是否执行了计数结束(S2)。当执行了计数结束时，MMCIF 30启用(S3)。当没有执行计数结束时，USBIF 31保持启用。MMCIF 30执行来自APP8的MMC命令，并且在识别出复位命令(S4，是)时，初始化标志FLG 1并返回至步骤S1。类似地，当接收到来自APP 8的命令分组中的复位指令时，USBIF 31执行内部初始化。
选择控制电路32_A的采用实现了对于MMCIF 30和USBIF 31是排他性的接口操作的选择控制。另外，可以基于从外部对MMCIF30初始化的初始化操作，即基于来自端子C6的时钟输入中的多个边沿改变来启用MMCIF 30的操作。可以选择MFC 20中的MMCIF30的接口操作，而无需改变APP 8的MMC控制器(MMCCNT)的标准接口功能。
图9示出了选择控制电路32_B的配置的实例。与图7的选择控制电路32_A不同，选择控制电路32_B包括锁存电路(LAT)43、44。锁存电路43在数据输入端子处接收信号SDTM，锁存电路44在数据输入端子处接收信号SDTM的反相信号。锁存电路43、44基于屏蔽信号MSKM的反相信号和屏蔽信号MSKU的反相信号的逻辑和信号来执行锁存操作。这能够防止对于MMCIF 30和USBIF 31为排他性的接口操作的选择控制的定义状态不期望地被噪声改变。响应于来自APP 8的复位指令从MMCIF 30输出的清除信号CLRM和响应于来自APP 8的复位指令从USBIF 31输出的清除信号CLRU的逻辑和信号，将锁存电路43、44初始化为通过状态。锁存电路43、44的采用确保了通过来自APP 8的复位指令来复位对于MMCIF 30和USBIF 31的排他性操作指令。
<基于VCC供给时的D+，D-中的改变的接口选择控制>图10示出了在接口控制器26和APP 8之间的耦合配置的另一实例。与图4的配置不同，端子C4、C8耦合至选择控制电路32_C。选择控制电路32_C是这样的电路，其基于检测到开始提供电源电压VCC时端子C4、C8中出现的电压改变，而选择和控制MMCIF 30和USBIF31的接口操作的可用性。此时，APP 8识别USBIF 31的耦合/未耦合。
根据USB接口标准，USB装置的耦合/未耦合通过使用图11和图12所示电路配置的主机设备来识别。图11示出了用于识别全速或者高速USB设备的配置。主机设备包括15k欧姆的下拉电阻，所述下拉电阻分别耦合至D+信号线和D-信号线。USB装置包括1.5k欧姆的上拉电阻，所述上拉电阻耦合至D+信号线。当USB装置耦合至主机设备时，主机设备通过检测D+信号线从接地电压VSS改变到上拉电压来识别USB装置的耦合。图12示出了用于识别低速USB装置的配置。与图11的配置不同，USB装置包括耦合至D-信号线的1.5k欧姆的上拉电阻。当USB装置耦合至主机设备时，主机设备通过检测D-信号线从接地电压VSS改变到上拉电压来识别USB装置的耦合。
图13示出了接口控制器26的细节的实例。图中示出的配置适用于全速/高速USB接口。在USBIF 31中，参考标记50指示了差分发射驱动器，参考标记51指示了差分接收器，参考标记52和53指示了信号端接收器。1.5k欧姆的上拉电阻R1的一端耦合至信号线SL1，该信号线SL1耦合至端子C4(DAT0，D+)。该上拉电阻R1的另一端通过开关MOS晶体管M1耦合至内部电压VDD。同样150k欧姆的上拉电阻R3的一端耦合至信号线SL1，其另一端通过开关MOS晶体管M3耦合至内部电压VDD。另外，1.5k欧姆的上拉电阻R2的一端耦合至信号线SL2，该信号线SL2耦合至端子C8(CMD，D-)。该上拉电阻R2的另一端通过开关MOS晶体管M2耦合至内部电压VDD。另外，150k欧姆的上拉电阻R4的一端耦合至信号线，该信号线耦合至端子C6(CLK)。该上拉电阻R4的另一端通过开关MOS晶体管M4耦合至内部电压VDD。开关MOS晶体管M1、M4在检测信号RDTM的控制下进行切换。开关MOS晶体管M2、M3在检测信号RDTM的反相信号的控制下进行切换。内部电压VDD等于电源电压VCC减去调节器(RGL)55。
在选择控制电路32_C中，NOR门接收来自耦合至端子C4的信号线SL1和来自耦合至端子C8的信号线SL2的输入。检测电路(DTC)56接收NOR门的输出。检测电路56的检测信号RDTC通过通电而被初始化为逻辑值“0”。检测电路56检测NOR门的低电平输出的状态是稳定的。然后，检测电路56将检测信号RDTC从逻辑值“0”改变到逻辑值“1”，并且维持该状态直到通过来自USBIF31的信号RESU使检测信号RDTC复位。以这种方式，通过具有逻辑值“1”的启用信号ENBM来初始地启用MMCIF 30的接口操作。通过具有逻辑值“0”的启用信号ENBU来初始地禁用USBIF 31的接口操作。首先，当提供电源VCC时，通过具有逻辑值“0”的检测信号RDTC使MOS晶体管M2、M3导通。通过上拉电阻R2和R3将信号线SL1、SL2充电至逻辑值“1”的VDD电平。当接口控制器26的端子C4、C8耦合至APP 8时，如图11所示，通过APP 8内的15欧姆的下拉电阻来使信号线SL1、SL2放电。当在两条线上的逻辑值“0”的状态稳定时，使检测信号RDTC反相至逻辑值“1”。通过1.5k欧姆的上拉电阻R1经由MOS晶体管M1对信号线SL1充电。这样，APP 8可以检测USBIF 31的耦合。与此同时，启用信号ENBM反相为低电平，启用信号ENBU反相为高电平。因此，禁用MMCIF 30的接口操作，并启用USBIF 31的接口操作。响应于MMCIF 30的接口操作的禁用，通过电阻R4对时钟信号CLK的输入线进行充电，以防止时钟端子C6因噪声而引起的不期望改变。屏蔽信号MSKM、MSKU的功能与图4和图7所述相似，因此省略了对其的详细描述。
图14示出了当具有图13的配置的接口控制器26安装到APP 8中时的操作定时的实例。当使接口控制器26与APP 8(时间t0)的电源端子接触时，为接口控制器26提供VCC，内部电压VDD上升。响应于此，信号线SL1、SL2被充电到电压VDD。首先，启用MMCIF30的接口操作，并且禁用USBIF 31的接口操作。当接口控制器26的信号线SL1、SL2耦合到APP 8的端子D+、D-时(时刻t1)，开始信号线SL1和SL2的放电。当放电电平稳定时(时刻t2)，检测信号RDTC反相至逻辑值“1”并维持在该值。MOS晶体管M2、M3截止，MOS晶体管M1、M4导通。因此，变成了禁用MMCIF 30的接口操作，并且变成启用USBIF 31的接口操作。与此同时，信号线SL2经过上拉电阻R1被充电至电压VDD电平。这样，APP 8可以识别出USB接口电路的耦合。当识别出USB接口电路的耦合时，APP 8执行总线复位(时刻t3)，之后通过信号线D+、D-以NRZI(反相不归零制)格式进行分组传输。
图15示出了另一选择控制电路32_D的配置的实例。与图13的选择控制电路32_C不同，选择控制电路32_D包括锁存电路(LAT)60、61。锁存电路60在数据输入端子处接收信号SDTM，锁存电路61在数据输入端子处接收信号SDTM的反相信号。锁存电路60、61基于屏蔽信号MSKM的反相信号和屏蔽信号MSKU的反相信号的逻辑和信号来执行锁存操作。这能够防止对于MMCIF 30和USBIF 31为排他性的接口操作选择控制的定义状态不期望地被噪声改变。基于响应于来自APP 8的复位指令从MMCIF 30输出的清除信号CLRM和响应于来自APP 8的复位指令从USBIF 31输出的清除信号CLRU的逻辑和信号，将锁存电路60、61初始化为通过状态。锁存电路60，61的采用确保了通过来自APP 8的复位指令来复位对于MMCIF 30和USBIF 31的排他性操作指令。
<基于CLK边沿和D+、D-中的改变的接口选择控制>图16示出了接口控制器26的又一实例。在附图中，选择控制电路32_E通过使用在图4的选择控制电路32_A中描述的基于CLK中边沿改变的接口选择控制方法来启用/禁用MMCIF 30。此外，选择控制电路32_E通过使用图10中描述的基于VCC供给时D+、D-中的改变的接口选择控制方法来启用/禁用USBIF 31。
图17示出了在选择控制电路32_E中用于控制MMCIF 30的启用/禁用的配置的实例。除了与USBIF 31相关的锁存电路44和启用信号ENBU的输出级之外，图17的配置与图9的配置具有相同的电路配置。对于具有图9中相同功能的电路部件，给予了相同的参考标记，并且将会省略详细描述。尽管在附图中并未示出，但是还可采用具有图17中省略的锁存电路43A的电路配置。图18示出了在选择控制电路32_E中用于控制USBIF 31的启用/禁用的配置的实例。除了与MMCIF 30相关的锁存电路61和启用信号ENBM的输出级之外，图18的配置与图15的配置具有相同的电路配置。对于具有图15中相同功能的电路部件，给予了相同的参考标记，并且将会省略详细描述。尽管在附图中并未示出，但是还可采用具有图18中省略的锁存电路60A的电路配置。
利用图16的配置，如上所述，当MMCIF 30基于MMC或者SD卡时，可以选择接口电路MMCIF 30的操作，而无需改变基于MMC或者SD卡的现有主机设备的接口功能。另外，当USBIF 31基于USB时，可以选择接口电路USBIF 31的操作，而无需改变基于USB的现有主机设备的接口功能。MMCIF 30和USBIF 31的操作选择的控制并非完全是排他性的。这例如意味着，除ICCM 21之外还包括MMCIF 30和USBIF 31的MFC 20可以毫无困难地用于与仅仅基于IC卡微计算机的接口的主机设备进行接口连接。此时，在第一和第二接口电路两者中都禁用接口操作，从而防止了故障并降低了功耗浪费。
在根据所有上述实施例的MFC 20中，ICCM 21所耦合的外部端子与MMCIF 30和USBIF 31所耦合的外部端子不同。因此，可以并行操作ICCM 21和MMCIF 30，或者并行操作ICCM 21和USBIF 31。例如，当便携式信息终端1用于基于TCP/IP的互联网通信时，可以通过ICCM 21接收特定的批准，同时例如通过USBIF 31来并行下载或者上载大容量快闪存储器23的数据。
已经基于实施例对本发明人所做出的本发明进行了具体描述。然而，本发明并不仅限于实施例，可以在本发明的范围内进行各种变型。
例如，可以省略ICCMIF。根据本发明的半导体装置并不仅限于诸如可以与SIM兼容的MFC的卡模块。本发明可以应用于包括存储控制器和ICCM的卡模块，或者可以应用于包括接口控制器、存储控制器和快闪存储器的存储卡或者存储器模块。另外，本发明还可以应用至存储控制器芯片、包括存储控制器和ICCM的微计算机芯片等。外部端子并不仅限于上述端子C1至C8。还可以通过增加其他数据端子来支持与具有多比特数据端子的MMC或者SD卡的接口连接。锁存电路43、44和60、61还可以分别设置在启用信号ENBM和ENBU的输出级。另外，根据本发明的半导体装置并不仅限于应用至便携式通信终端，而是还可应用至ID卡、信用卡等。

Claims (28)

1.一种半导体装置，包括：
第一接口电路，用于在接收到来自第一外部端子的时钟输入时使用第二外部端子对信号进行接口连接；
第二接口电路，用于使用所述第二外部端子对差分信号进行接口连接，而无需从外部接收时钟输入；以及
选择控制电路，用于在电源供电开始时从第一外部信号中检测多个第一时钟的输入，以及输出第一指令信号的激活信号以启用所述第一接口电路的接口操作。
2.根据权利要求1所述的半导体装置，
其中，当多个第二时钟在电源供电开始时被输入到所述第一外部端子时，所述半导体装置接收来自所述第二外部端子的命令，以及
其中，第一时钟的数目是在达到第二时钟数目的中间的时钟数目。
3.根据权利要求2所述的半导体装置，
其中，响应于电源供电的开始，所述选择控制电路基于所述第一指令信号的未激活而初始地禁用所述第一接口电路的接口操作，且基于从所述选择控制电路输出的第二指令信号的激活而初始地启用所述第二接口电路的接口操作，以及当检测到所述第一时钟的输入时，所述选择控制电路基于所述第二指令信号的未激活而禁用所述第二接口电路的接口操作，且基于所述第一指令信号的激活而启用所述第一接口电路的接口操作。
4.根据权利要求3所述的半导体装置，
其中，所述第一接口电路在电源供电开始后的预定定时确定所述第一指令信号的激活信号处于所定义的状态，并输出用于将所述第二指令信号的状态固定至禁用指令状态的第一屏蔽信号，以及
其中，所述第二接口电路在电源供电开始后的预定定时确定所述第二指令信号的激活信号处于所定义的状态，并输出用于将所述第一指令信号的状态固定至禁用指令状态的第二屏蔽信号。
5.根据权利要求4所述的半导体装置，
其中，当启用所述第一接口电路的接口操作时，所述第一接口电路响应于提供给所述第二外部端子的复位指令，解除所述第二指令信号的禁用指令状态，以及
其中，当启用所述第二接口电路的接口操作时，所述第二接口电路响应于提供给所述第二外部端子的复位指令，解除所述第一指令信号的禁用指令状态。
6.根据权利要求4所述的半导体装置，进一步包括锁存电路，用于锁存多次检测时钟的输入而获得的检测结果，
其中，所述锁存电路基于所述第一屏蔽信号针对所述第二指令信号的禁用指令状态或者基于所述第二屏蔽信号针对所述第一指令信号的禁用指令状态而执行锁存操作。
7.根据权利要求6所述的半导体装置，
其中，当启用所述第一和第二接口电路的接口操作时，所述接口电路响应于提供至所述第二外部端子的复位指令，将所述锁存电路初始化为通过状态。
8.根据权利要求1或2所述的半导体装置，进一步包括：
存储控制器，其通过内部总线耦合至所述第一和第二接口电路；以及
非易失性存储器，其耦合至所述存储控制器。
9.根据权利要求8所述的半导体装置，进一步包括耦合至所述第三外部端子的微计算机。
10.根据权利要求9所述的半导体装置，
其中，所述第一外部端子被定义为时钟端子，
其中，当在所述第一接口电路的接口操作中使用时，所述第二外部端子被定义为数据端子和命令端子，当在所述第二接口电路的接口操作中使用时，所述第二外部端子被定义为非反相数据端子和反相数据端子，以及
其中，所述第三外部端子被定义为复位端子、时钟端子和输入/输出端子。
11.根据权利要求1或2所述的半导体装置，
其中，所述第一接口电路是MMC接口电路或者SD卡接口电路，以及
其中，所述第二接口电路是USB接口电路。
12.一种半导体装置，包括：
第一接口电路，用于在接收到来自第一外部端子的时钟输入时使用一对第二外部端子来对信号进行接口连接；
第二接口电路，用于使用所述第二外部端子对差分信号进行接口连接，而无需从外部接收时钟输入；
第一高电阻DC电路，用于响应于电源供电的开始来将所述第二外部端子初始化至第一电平；
选择控制电路，用于在检测到提供至初始化的第二外部端子的第二电平时，通过第一指令信号来启用所述第二接口电路的接口操作；以及
第二高电阻DC电路，用于响应于所述选择控制电路检测到所述第二电平，将所述第二外部端子其中之一改变为第一电平，以使得所述第二接口电路的耦合可以从所述第二外部端子的外部被识别。
13.根据权利要求12所述的半导体装置，
其中，响应于电源供电的开始，所述选择控制电路通过所述第一指令信号初始地禁用所述第二接口电路的接口操作，且通过从所述选择控制电路输出的第二指令信号初始地启用所述第一接口电路的接口操作，以及当检测所述第二电平时，所述选择控制电路禁用所述第一接口电路的接口操作，且启用所述第二接口电路的接口操作。
14.根据权利要求13所述的半导体装置，
其中，所述第一接口电路在电源供电开始后的预定定时确定所述第二指令信号的指令状态是所定义的状态，并输出用于将所述第一指令信号的状态固定至禁用指令状态的第一屏蔽信号，以及
其中，所述第二接口电路在电源供电开始后的预定定时确定所述第一指令信号的指令状态是所定义的状态，并输出用于将所述第二指令信号的状态固定至禁用指令状态的第二屏蔽信号。
15.根据权利要求14所述的半导体装置，
其中，当启用所述第一接口电路的接口操作时，所述第一接口电路响应于提供给所述第二外部端子的复位指令，解除所述第一指令信号的禁用指令状态，以及
其中，当启用所述第二接口电路的接口操作时，所述第二接口电路响应于提供给所述第二外部端子的复位指令，解除所述第二指令信号的禁用指令状态。
16.根据权利要求14所述的半导体装置，进一步包括锁存电路，用于锁存通过检测所述第二电平所获得的检测结果，以及
其中，所述锁存电路基于所述第一屏蔽信号针对所述第一指令信号的禁用指令状态或者基于所述第二屏蔽信号针对所述第二指令信号的禁用指令状态而执行锁存操作。
17.根据权利要求15所述的半导体装置，
其中，当启用所述第一和第二接口电路的接口操作时，所述接口电路响应于提供至所述第二外部端子的复位指令，将所述锁存电路初始化为通过状态。
18.根据权利要求12所述的半导体装置，进一步包括：
存储控制器，其通过内部总线耦合至所述第一和第二接口电路；以及
非易失性存储器，其耦合至所述存储控制器。
19.根据权利要求18所述的半导体装置，进一步包括耦合至所述第三外部端子的微计算机。
20.根据权利要求19所述的半导体装置，
其中，所述第一外部端子被定义为时钟端子，
其中，当在所述第一接口电路的接口操作中使用时，所述第二外部端子被定义为数据端子和命令端子，以及当在所述第二接口电路的接口操作中使用时，所述第二外部端子被定义为非反相数据端子和反相数据端子，以及
其中，所述第三外部端子被定义为复位端子、时钟端子和输入/输出端子。
21.一种半导体装置，包括：
第一接口电路，用于在接收到来自第一外部端子的时钟输入时使用一对第二外部端子来对信号进行接口连接；
第二接口电路，用于使用第二外部端子来对差分信号进行接口连接，而无需从外部接收时钟输入；
第一高电阻DC电路，用于响应于电源供电的开始而将所述第二外部端子初始化至第一电平；
选择控制电路，用于在电源供电开始后，当检测到来自所述第一外部端子的用以初始化所述第一接口电路的时钟输入的多个边沿改变时，通过第一指令信号启用所述第一接口电路的接口操作，而当检测到提供至初始化为所述第一电平的所述第二外部端子的第二电平时，通过第二指令信号启用所述第二接口电路的接口操作；以及
第二高电阻DC电路，用于响应于所述选择控制电路检测到所述第二电平，将所述第二外部端子其中之一改变为第一电平，以使得所述第二接口电路的耦合可以从所述第二外部端子的外部被识别。
22.根据权利要求21所述的半导体装置，
其中，所述第一接口电路在电源供电开始后的预定定时确定所述第一指令信号的指令状态是所定义的状态，并输出用于将所述第二指令信号的状态固定至禁用指令状态的第一屏蔽信号，以及
其中，所述第二接口电路在电源供电开始后的预定定时确定所述第二指令信号的指令状态是所定义的状态，并输出用于将所述第一指令信号的状态固定至禁用指令状态的第二屏蔽信号。
23.根据权利要求22所述的半导体装置，
其中，当启用所述第一接口电路的接口操作时，所述第一接口电路响应于提供给所述第二外部端子的复位指令，解除所述第二指令信号的禁用指令状态，以及
其中，当启用所述第二接口电路的接口操作时，所述第二接口电路响应于提供给所述第二外部端子的复位指令，解除所述第一指令信号的禁用指令状态。
24.根据权利要求22所述的半导体装置，进一步包括：
第一锁存电路，用于锁存多次检测所获得的检测结果；
第二锁存电路，用于锁存通过检测所述第二电平所获得的检测结果；
其中，所述第一和第二锁存电路基于所述第一屏蔽信号针对所述第二指令信号的禁用指令状态或者基于所述第二屏蔽信号针对所述第一指令信号的禁用指令状态而执行锁存操作。
25.根据权利要求24所述的半导体装置，
其中，当启用所述第一接口电路的接口操作时，所述第一接口电路响应于提供至所述第二外部端子的复位指令，将所述第一和第二锁存电路初始化为通过状态，以及
其中，当启用所述第二接口电路的接口操作时，所述第二接口电路响应于提供至所述第二外部端子的复位指令，将所述第一和第二锁存电路初始化为通过状态。
26.根据权利要求21所述的半导体装置，进一步包括：
存储控制器，其通过内部总线耦合至所述第一和所述第二接口电路；以及
非易失性存储器，其耦合至所述存储控制器。
27.根据权利要求26所述的半导体装置，进一步包括耦合至所述第三外部端子的微计算机。
28.根据权利要求27所述的半导体装置，
其中，所述第一外部端子被定义为时钟端子，
其中，当在所述第一接口电路的接口操作中使用时，所述第二外部端子被定义为数据端子和命令端子，当在所述第二接口电路的接口操作中使用时，所述第二外部端子被定义为非反相数据端子和反相数据端子，以及
其中，所述第三外部端子被定义为复位端子、时钟端子和输入/输出端子。
CNA2008100907901A 2007-04-05 2008-04-02 Ic卡 Pending CN101281609A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007099287A JP2008257506A (ja) 2007-04-05 2007-04-05 半導体装置
JP2007-099287 2007-04-05

Publications (1)

Publication Number Publication Date
CN101281609A true CN101281609A (zh) 2008-10-08

Family

ID=39826102

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100907901A Pending CN101281609A (zh) 2007-04-05 2008-04-02 Ic卡

Country Status (4)

Country Link
US (1) US20080245878A1 (zh)
JP (1) JP2008257506A (zh)
KR (1) KR20080091033A (zh)
CN (1) CN101281609A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740105A (zh) * 2008-11-24 2010-06-16 联发科技股份有限公司 用于存取存储卡的系统及方法
CN103814386A (zh) * 2011-07-12 2014-05-21 奥林奇公司 电子存储模块、用于分配电子存储模块的触点的方法、用于实现分配的方法
CN110998605A (zh) * 2017-06-05 2020-04-10 铠侠股份有限公司 存储卡、主机设备、存储卡用连接器及存储卡用适配器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026240A1 (en) * 2007-08-03 2009-02-18 Axalto S.A. Method for booting portable objects with multiple communication interface
KR20090076230A (ko) * 2008-01-08 2009-07-13 삼성전자주식회사 멀티 인터페이스 ｉｃ 카드
US20090327529A1 (en) * 2008-06-25 2009-12-31 Sandisk Il Ltd. Data storage device with multiple protocols for preloading data
US8610732B2 (en) * 2008-12-11 2013-12-17 Nvidia Corporation System and method for video memory usage for general system application
US8677074B2 (en) * 2008-12-15 2014-03-18 Nvidia Corporation Shared memory access techniques
US8328105B2 (en) * 2009-03-31 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8539263B2 (en) * 2009-12-21 2013-09-17 Stmicroelectronics S.R.L. Method of choosing a functioning mode of an integrated circuit device and relative device
JP5530269B2 (ja) * 2010-06-28 2014-06-25 ラピスセミコンダクタ株式会社 通信インタフェース装置及び通信方法
JP5652130B2 (ja) * 2010-10-29 2015-01-14 日本電気株式会社 ディスクアレイコントローラ装置及びその制御方法
WO2012064537A2 (en) * 2010-11-09 2012-05-18 Rambus Inc. Using a stuttered clock signal to reduce self-induced voltage noise
EP2600287A1 (fr) * 2011-12-01 2013-06-05 Gemalto SA Dispositif électronique comprenant des éléments gérés par des protocoles normés différents et méthode de gestion de la communication entre ces éléments
KR101977664B1 (ko) 2012-09-14 2019-05-13 삼성전자주식회사 임베디드 멀티미디어 카드와 이를 제어하는 호스트
JP2018073438A (ja) * 2016-10-24 2018-05-10 東芝メモリ株式会社 半導体記憶装置
CN109983706B (zh) * 2018-02-01 2020-06-02 华为技术有限公司 一种电子设备
CN118171678A (zh) * 2018-02-01 2024-06-11 华为技术有限公司 存储卡和终端
JP7233579B2 (ja) * 2018-02-01 2023-03-06 華為技術有限公司 電子デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4261802B2 (ja) * 2000-04-28 2009-04-30 株式会社ルネサステクノロジ Ｉｃカード
US6543690B2 (en) * 2000-12-04 2003-04-08 Schlumberger Malco, Inc. Method and apparatus for communicating with a host
AU2003257688A1 (en) * 2002-08-26 2004-03-11 Dai Nippon Printing Co., Ltd. Sim, sim holder, ic module, ic card and ic card holder
JP4152178B2 (ja) * 2002-12-03 2008-09-17 株式会社ルネサステクノロジ メモリカード及び電子デバイス
US6843423B2 (en) * 2003-03-13 2005-01-18 Stmicroelectronics, Inc. Smart card that can be configured for debugging and software development using secondary communication port
TWI222009B (en) * 2003-03-21 2004-10-11 Carry Computer Eng Co Ltd Universal micro memory card
US7370168B2 (en) * 2003-04-25 2008-05-06 Renesas Technology Corp. Memory card conforming to a multiple operation standards
KR100618814B1 (ko) * 2003-07-04 2006-08-31 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR100505697B1 (ko) * 2003-07-23 2005-08-02 삼성전자주식회사 메모리 카드 및 ｕｓｂ 연결을 위한 커넥터 및 연결 시스템
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740105A (zh) * 2008-11-24 2010-06-16 联发科技股份有限公司 用于存取存储卡的系统及方法
CN103814386A (zh) * 2011-07-12 2014-05-21 奥林奇公司 电子存储模块、用于分配电子存储模块的触点的方法、用于实现分配的方法
CN110998605A (zh) * 2017-06-05 2020-04-10 铠侠股份有限公司 存储卡、主机设备、存储卡用连接器及存储卡用适配器
CN110998605B (zh) * 2017-06-05 2023-12-22 铠侠股份有限公司 存储卡、主机设备、存储卡用连接器及存储卡用适配器

Also Published As

Publication number Publication date
US20080245878A1 (en) 2008-10-09
JP2008257506A (ja) 2008-10-23
KR20080091033A (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101281609A (zh) Ic卡
US7614566B2 (en) Smart cards and smart card systems supporting multiple interfaces
US8833667B2 (en) Mobile device and power management method
EP1684211B1 (en) Mobile radio communication apparatus
KR100690431B1 (ko) 스마트 카드를 위한 통신 보안 방법 및 이를 위한 통신장치
JP6022766B2 (ja) マルチインターフェースメモリカードとその動作方法
US8706563B2 (en) Communication method
EP1814239A2 (en) A communication device, method and program for communication
US8453939B2 (en) Smart card supporting a plurality of interfaces and interface method thereof
JP2004348235A (ja) 携帯可能電子装置および携帯端末装置
CN101515814A (zh) 增强型近距离无线通信装置及其实现方法
KR20100125776A (ko) 접촉식 및 비접촉식 모드를 갖는 칩 카드 및 그것의 동작 방법
KR101555637B1 (ko) 스마트 카드
CN113013995B (zh) 功率供给管理方法
CN102271013B (zh) 支持电子钱包功能的移动装置
KR100480516B1 (ko) 유무선통신 단말기에 내장되는 스마트카드 모듈
US9191052B2 (en) Universal subscriber identification module card, including security chip, for mobile terminal and communication method using the same
US9277409B2 (en) Security chip of a communication device
WO2009156977A1 (en) Data storage device with multiple protocols for preloading data
KR100827806B1 (ko) 이동 통신 단말기 및 상기 이동 통신 단말기를 이용한 이동전자 지불 서비스 이용 방법
KR20050114520A (ko) 콤비칩을 이용한 온오프라인 겸용 선불용 usb 토큰

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100916

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100916

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081008