CN110770833A - 存储器单元的基于时间存取 - Google Patents

Abstract

本文中描述用于存储器阵列中的存储器单元的时间分辨存取的技术、系统及装置。在读取操作的感测部分期间，可将选定存储器单元充电到预定电压电平。可基于在所述充电开始与在选定存储器单元达到所述预定电压电平时之间的持续时间识别存储于所述选定存储器单元上的逻辑状态。在一些实例中，时变信号可用于基于所述充电的所述持续时间而指示所述逻辑状态。在一些实例中，所述充电的所述持续时间可基于所述选定存储器单元的极化状态、所述选定状态的电介质电荷状态，或所述选定存储器单元的极化状态及电介质电荷状态两者。

Description

存储器单元的基于时间存取

交叉参考

本专利申请案主张由迪·温琴佐(Di Vincenzo)在2017年6月9日申请的标题为“存储器单元的基于时间存取(Time-Based Access of a Memory Cell)”的第15/619,163号美国专利申请案的优先权，所述申请案是与由迪·温琴佐在2017年6月9日申请的标题为“存储器单元的基于时间存取”的转让给其受让人的共同待决的第15/619,158号美国专利申请案有关，所述申请案中的每一者以引用的方式明确并入本文中。

背景技术

下文大体上涉及存储器单元的基于时间存取且更明确来说涉及所述存储器单元的逻辑状态的基于时间感测。

存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过编程存储器装置的不同状态而予以存储。举例来说，二进制装置具有通常通过逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储两个以上状态。为存取所述经存储信息，所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息，所述电子装置的组件可写入或编程所述存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其存储的状态，除非其通过外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构但可归因于使用铁电电容器作为存储装置而具有非易失性性质。FeRAM装置可因此相较于其它非易失性及易失性存储器装置而具有改进的性能。

改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等等。

附图说明

图1说明根据本发明的实施例的支持存储器单元的基于时间存取的存储器阵列的实例。

图2说明根据本发明的实施例的支持存储器单元的基于时间存取的电路的实例。

图3说明根据本发明的实施例的支持存储器单元的基于时间存取的磁滞曲线的实例。

图4说明根据本发明的实施例的支持存储器单元的基于时间存取的状态图的实例。

图5说明根据本发明的实施例的支持存储器单元的基于时间存取的时序图的实例。

图6说明根据本发明的实施例的支持存储器单元的基于时间存取的电路的实例。

图7说明根据本发明的实施例的支持存储器单元的基于时间存取的时序图的实例。

图8说明根据本发明的实施例的支持存储器单元的基于时间存取的时序图的实例。

图9说明根据本发明的实施例的支持存储器单元的基于时间存取的时序图的实例。

图10到11展示根据本发明的实施例的支持存储器单元的基于时间存取的装置的框图。

图12说明根据本发明的实施例的包含支持存储器单元的基于时间存取的存储器控制器的系统的框图。

图13到15说明根据本发明的实施例的用于存储器单元的基于时间存取的方法。

具体实施方式

存储器装置通常使用电压来区分存储于存储器单元上的逻辑状态。举例来说，在存储器单元的读取操作期间，存储器控制器可引起所述存储器单元将电荷或电压放电到存取在线。所述存储器控制器可基于所述存取线的所述电压与参考电压之间的比较而识别存储于所述存储器单元上的逻辑状态。在一些实例中，使用电压电平来区分存储器单元的逻辑状态可限制存储器单元上可存储的独有逻辑状态的数目。

本文中描述用于存储器阵列中的存储器单元的时间分辨存取的技术、系统及装置。在读取操作的感测部分期间，可将选定存储器单元充电到预定电压电平。可基于在所述充电开始与在选定存储器单元达到所述预定电压电平时之间的持续时间而识别存储于所述选定存储器单元上的逻辑状态。在一些实例中，时变信号可用于基于所述充电的持续时间而指示所述逻辑状态。在一些实例中，所述充电的持续时间可基于所述选定存储器单元的极化状态、所述选定状态的电介质电荷状态，或所述选定存储器单元的极化状态及电介质电荷状态两者。

可在读取操作期间使用基于时间的感测技术实现许多优点。在一些实例中，可使用基于时间的技术区分不可使用基于电压的技术区分的逻辑状态。在一些实例中，预先存在存储器单元可经配置以存储多于使用基于电压的感测技术可能存储的逻辑状态。可基于下文描述的特征明白本文中所描述的技术、系统及装置的额外优点。

下文在图1到12的背景内容中进一步描述上文介绍的本发明的特征。本发明的这些及其它特征是通过与存储器单元的基于时间存取有关的设备图、系统图及流程图进一步说明且参考其进一步描述。

图1说明根据本发明的各个实施例的实例存储器阵列100。存储器阵列100还可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况中，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可存储表示电容器中的可编程状态的电荷；举例来说，带电及不带电电容器可分别表示两个逻辑状态。DRAM架构可通常使用此设计，且所采用的电容器可包含具有线性或顺电性电极化性质的电介质材料作为绝缘体。相比来说，铁电存储器单元可包含具有铁电体作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质；在下文论述铁电存储器单元105的一些细节及优点。

可通过激活或选择存取线110及数字线115而对存储器单元105执行操作(例如读取及写入)。存取线110还可被称为字线110，且位线115还可被称为数字线115。在不失理解或操作的情况下，对字线及位线或其类似物的引用可互换。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)、金属合金、碳、导电掺杂半导体，或其它导电材料、合金、化合物或类似者。在一些实例中，还可存在其它线(例如，图1中未展示的板线)。

根据图1的实例，存储器单元105的每一行连接到单根字线110，且存储器单元105的每一列连接到单根数字线115。通过激活一根字线110及一根数字线115(例如，施加电压到字线110或数字线115)，可在其交叉点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的交叉点可被称为存储器单元的地址。在一些例子中，存储器单元105的读取操作可基于时间。意味着可基于满足条件的持续时间而非满足条件或阈值的电压电平来确定存储器单元105的逻辑状态。举例来说，存储器控制器140可基于将数字线充电到预定电压所花费的持续时间来确定存储器单元105的逻辑状态。在一些实例中，存储器单元105可经配置为易失性存储器单元、非易失性存储器单元或部分易失性及部分非易失性的存储器单元。

在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到所述选择组件且可控制所述选择组件。举例来说，所述选择组件可为晶体管且字线110可连接到所述晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着可存取数字线以读取或写入存储器单元105。

存取存储器单元105可通过行解码器120及列解码器130加以控制。举例来说，行解码器120可从存储器控制器140接收行地址且基于所述经接收的行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。举例来说，存储器阵列100可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取在其交叉点处的存储器单元105。

在存取之后，可通过感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应数字线115上。对铁电电容器放电可起因于加偏压到所述铁电电容器或施加电压到所述铁电电容器。放电可引起数字线115的电压变化，感测组件125可比较所述电压与参考电压(未展示)以确定存储器单元105的经存储状态。举例来说，如果数字线115具有高于参考电压的电压，那么感测组件125可确定存储器单元105中的经存储状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器以检测及放大信号的差异(这可被称为锁存)。接着可通过列解码器130输出存储器单元105的经检测逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。在一些例子中，感测组件125可经配置以基于将数字线充电到预定电压的持续时间而激活锁存器。可基于在激活所述锁存器时的时变信号的值来确定相关联存储器单元的逻辑状态。在一些实例中，感测组件125可包含解码器系统145。在存取操作(例如，读取操作或写入操作)期间，可选择多个数字线115。解码器系统145可经配置以在选择多个数字线115作为存取操作的部分时协调所述存取操作。在一些例子中，预解码系统(未展示)可定位于数字线115与感测组件125之间以执行类似于解码器系统145的功能。

可通过类似地激活相关字线110及数字线115而设置或写入存储器单元105，即，可将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，输入/输出135)。可通过跨铁电电容器施加电压而写入铁电存储器单元105。此过程在下文更详细论述。在一些例子中，存储器单元105可经配置以存储两个以上逻辑状态。举例来说，铁电存储器单元可经配置以通过存储极化状态及电介质电荷状态两者而存储至少三个状态。可使用所述状态中的两者确定所述铁电存储器单元的三个逻辑状态中的至少一者。在一些情况中，铁电存储器单元的所述极化状态及所述电介质电荷状态可用于识别可存储于存储器单元上的四个或四个以上逻辑状态。举例来说，铁电存储器单元可经配置以存储多个极化状态及多个电介质电荷状态。极化状态及电介质电荷状态的各种组合可定义铁电存储器单元的多个逻辑状态。在其它实例中，电介质质存储器单元可经配置以存储多个不同电介质电荷状态且因此定义两个以上逻辑状态。在其它实例中，铁电存储器单元可经配置以存储多个不同极化状态且借此定义两个以上逻辑状态。

在一些存储器架构中，存取存储器单元105可使存储的逻辑状态降级或破坏存储的逻辑状态，且可执行重写或刷新操作以使原始逻辑状态返回到存储器单元105。举例来说，在DRAM中，电容器可在感测操作期间部分或完全放电，从而破坏存储的逻辑状态。因这可在感测操作之后重写逻辑状态。因此，激活单根字线110可导致行中的所有存储器单元放电；因此，可需要重写行中的若干或所有存储器单元105。在一些例子中，铁电存储器单元可经配置以存储极化状态及电介质电荷状态两者。因而，可修改存取操作(例如写入操作)以在所述铁电存储器单元上存储极化状态及电介质电荷状态两者。

包含DRAM的一些存储器架构可随时间丢失其存储的状态，除非其通过外部电源周期性刷新。举例来说，带电电容器可随时间通过泄漏电流放电，从而导致经存储信息丢失。这些所谓的易失性存储器装置的刷新率可相对较高(例如，对于DRAM阵列每秒数十次刷新操作)，这可导致显著电力消耗。随着存储器阵列越来越大，增加的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应、热产生、材料限制等)，尤其对于依靠有限电源(例如电池)的移动装置。如下文所论述，铁电存储器单元105可具有可导致相对于其它存储器架构改进的性能的有益性质。

存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电等)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以激活所要字线110及数字线115。存储器控制器140还可产生及控制在存储器阵列100的操作期间所使用的各种电压或电流。举例来说，其可在存取一或多个存储器单元105之后施加放电电压到字线110或数字线115。一般来说，本文中所论述的所施加电压或电流的振幅、形状或持续时间可经调整或改变且可针对操作存储器阵列100时所论述的各种操作而不同。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；举例来说，可在其中将所有存储器单元105或存储器单元105的群组设置为单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或所有单元。如下文更详细论述，可修改通过存储器控制器140执行的存取操作(例如，读取操作或写入操作)以考虑基于时间感测及/或存储于存储器单元105上的多个逻辑状态。

图2说明根据本发明的各个实施例的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别为如参考图1所描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如具有第一板(单元板230)及第二板(单元底部215)的电容器205。单元板230及单元底部215可通过定位于其之间的铁电材料电容性耦合。单元板230及单元底部215的定向可在不改变存储器单元105-a的操作的情况下翻转。电路200还包含选择组件220及参考线225。单元板230可经由板线210存取且单元底部215可经由数字线115-a存取。如上文所描述，可通过对电容器205充电或放电而存储各种状态。在一些情况中，单元底部215(或单元板230，视情况而定)可与选择组件220协作以形成中间电极235。在一些例子中，中间电极235可存储电荷。在一些实例中，存储于中间电极235上的电荷可至少部分促成存储器单元105-a的电介质电荷状态。

可通过操作电路200中所表示的各种元件而读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子通信。举例来说，电容器205可在选择组件220经撤销激活时与数字线115-a隔离，且电容器205可在选择组件220经激活时连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在一些情况中，选择组件220是晶体管且其操作是通过施加电压到晶体管栅极而加以控制，其中电压量值大于所述晶体管的阈值量值。字线110-a可激活选择组件220；举例来说，将施加到字线110-a的电压施加到晶体管栅极，从而使电容器205与数字线115-a连接。如下文更详细论述，可基于对存储器单元105充电的持续时间而确定存储器单元105-a的逻辑状态。相较于电压分辨感测，此时间分辨感测可使存储器单元105能够存储额外逻辑状态。

在其它实例中，可切换选择组件220与电容器205的位置，使得选择组件220连接于板线210与单元板230之间且使得电容器205介于数字线115-a与选择组件220的其它端子之间。在此实施例中，选择组件220可通过电容器205保持与数字线115-a电子通信。此配置可与替代时序相关联且加偏压以用于读取及写入操作。

归因于电容器205的板之间的铁电材料且如下文更详细论述，电容器205在连接到数字线115-a之后可不放电。在一个方案中，为感测通过铁电电容器205存储的逻辑状态，可偏置字线110-a以选择存储器单元105-a且可施加电压到板线210。在一些情况中，在偏置板线210及字线110-a之前，使数字线115-a虚拟接地且接着与虚拟接地隔离(其可称为“浮动”)。偏置板线210可导致跨电容器205的电压差(例如，板线210电压减去数字线115-a电压)。电压差可产生电容器205上的经存储电荷的变化，其中经存储电荷的变化的量值可取决于电容器205的初始状态(例如，所存储初始状态是否为逻辑1或逻辑0)。这可引起数字线115-a的电压基于存储于电容器205上的电荷而变化。通过改变单元板230的电压而操作存储器单元105-a可被称为“移动单元板”。在一些例子中，可在读取操作期间将数字线115-a充电到预定电压电平。执行此充电的持续时间可基于存储于存储器单元105-a上的逻辑状态。

数字线115-a的电压变化可取决于其本征电容。即，在电荷流动通过数字线115-a时，一些有限电荷可存储于数字线115-a中且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特性，包含尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a可具有导致不可忽视电容(例如，大约几皮法拉(pF))的长度。接着可通过感测组件125-a比较数字线115-a的所得电压与参考(例如，参考线225的电压)以确定存储器单元105-a中的经存储逻辑状态。可使用其它感测过程。在一些实例中，经存储逻辑状态的确定可至少部分基于将数字线充电到电压电平的持续时间。

感测组件125-a可包含各种晶体管或放大器以检测及放大信号的差异(这可被称为锁存)。感测组件125-a可包含接收及比较数字线115-a的电压与参考线225(其可为参考电压)的感测放大器。可基于比较将感测放大器输出驱动到更高(例如，正)或更低(例如，负或接地)供应电压。举例来说，如果数字线115-a具有高于参考线225的电压，那么可将感测放大器输出驱动到正供应电压。在一些情况中，感测放大器可另外将数字线115-a驱动到供应电压。感测组件125-a接着可锁存感测放大器的输出及/或数字线115-a的电压，这可用于确定存储器单元105-a中的经存储状态(例如，逻辑1)。替代性地，如果数字线115-a具有低于参考线225的电压，那么可将感测放大器输出驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的经存储状态(例如，逻辑0)。在一些实例中，存储于存储器单元中的状态的确定可至少部分取决于充电到电压电平的持续时间。接着可参考图1(例如)通过行解码器130输出存储器单元105-a的经锁存逻辑状态作为输出135。在一些例子中，感测组件125-a可经配置以确定数字线115-a何时充电到预定电压电平。在一些实例中，感测组件125-a可基于确定数字线已充电到预定电压电平而激活锁存器。存储器单元105-a的逻辑状态可基于在激活锁存器时所述锁存器的时变信号的值。

为写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择组件220以将电容器205电连接到数字线115-a。可通过控制单元板230(通过板线210)及单元底部215(通过数字线115-a)的电压而跨电容器205施加电压。为写入逻辑0，单元板230可为高，即，可施加正电压到板线210，且单元底部215可为低，举例来说，虚拟接地或施加负电压到数字线115-a。执行相反过程以写入逻辑1，其中单元板230为低且单元底部215为高。在一些实例中，可修改写入过程以考虑存储于单个存储器单元中的多个位。

图3使用针对根据本发明的各个实施例操作的铁电存储器单元的磁滞曲线300-a及300-b说明非线性电性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300-a及300-b描绘依据电压差V而变化的存储于铁电电容器(例如，图2的电容器205)上的电荷Q。

铁电材料的特征在于自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铅锆(PZT)及钽酸锶铋(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且通过电容器端子吸引相反电荷。因此，电荷是存储于铁电材料与电容器端子的界面处。因为可在不存在外部施加电场的情况下维持电极化达相对长时间、甚至无限期，所以相较于(例如)DRAM阵列中所采用的电容器，可显著减少电荷泄漏。这可减少对于一些DRAM架构执行如上所述的刷新操作的需要。

可从电容器的单个端子的角度来理解磁滞曲线300-a及300-b。通过实例，如果铁电材料具有负极化，那么正电荷积累在端子处。同样地，如果铁电材料具有正极化，那么负电荷积累在端子处。此外，应理解，磁滞曲线300-a及300-b中的电压表示跨电容器的电压差且是定向的。举例来说，可通过施加正电压到讨论中的端子(例如，单元板230)且使第二端子(例如，单元底部215)维持接地(或近似零伏特(0V))而实现正电压。可通过使讨论中的端子维持接地且施加正电压到第二端子而施加负电压，即，可施加正电压以使讨论中的端子负极化。类似地，可施加两个正电压、两个负电压或正电压及负电压的任何组合到适当电容器端子以产生磁滞曲线300-a及300-b中所展示的电压差。

如磁滞曲线300-a中所描绘，铁电材料可使用零电压差而维持正或负极化，从而在一些情况中导致两个可能存储器状态：存储器状态305(状态B)及存储器状态310(状态C)。根据图3的实例，存储器状态305(状态B)表示逻辑0且存储器状态310(状态C)表示逻辑1。在一些实例中，相应存储器状态的逻辑值可经反转以适应用于操作存储器单元的其它方案。

可通过凭借施加电压来控制铁电材料的电极化而将逻辑0或1写入到存储器单元。举例来说，跨电容器施加净正偏置电压315导致电荷积累直到达到存储器状态340(状态A)。在移除偏置电压315之后，存储器状态340(状态A)遵循路径320直到其在零电压下达到存储器状态305(状态B)。类似地，通过施加净负偏置电压325而写入存储器状态310(状态C)，这导致存储器状态345(状态D)。在移除负电压325之后，存储器状态345(状态D)遵循路径330直到其在零电压下达到存储器状态310(状态C)。存储器状态340(状态A)及存储器状态345(状态D)还可被称为残余极化(Pr)值，即，在移除外部偏压(例如，电压)之后余留的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。

为读取或感测铁电电容器的经存储状态，可跨电容器施加电压。作为响应，经存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终存储的电荷(Q)取决于最初是否存储存储器状态305-a或310-a。举例来说，磁滞曲线300-b说明两个可能存储存储器状态305-a及310-a。如参考图2所论述，可跨电容器施加偏置电压335。在其它情况中，可将固定电压施加到单元板，且尽管被描绘为正电压，但偏置电压335可为负的。响应于偏置电压335，存储器状态305-a可遵循路径350。同样地，如果最初存储存储器状态310-a，那么其遵循路径355。存储器状态360及存储器状态365的最终位置取决于许多因素，包含特定感测方案及电路。

在一些情况中，最终存储器状态可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线，且施加电压335，那么所述数字线的电压可归因于其本征电容而上升。因此在感测组件处测量的电压可能不等于电压335且代替性地可取决于数字线的电压。磁滞曲线300-b上的最终存储器状态360及365的位置可因此取决于数字线的电容且可通过负载线分析而确定，即，存储器状态360及365可相对于数字线电容而予以定义。因此，电容器的电压(电压370或电压375)可不同且可取决于电容器的初始状态。

通过比较数字线电压与参考电压，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压370或电压375)之间(即，电压335与电压370之间或电压335与电压375之间)的差。可产生参考电压使得其量值介于两个可能数字线电压的两个可能电压之间以确定经存储的逻辑状态，即，如果数字线电压高于或低于所述参考电压。举例来说，参考电压可为两个量((电压335与电压370)及(电压335与电压375))的平均值。在通过感测组件比较之后，可确定经感测的数字线电压高于或低于参考电压，且可确定铁电存储器单元的经存储的逻辑值(即，逻辑0或1)。在一些实例中，可修改存储器单元的存取过程(例如，读取或写入)以考虑存储于单个存储器单元中的多个位。

如上文所论述，读取并不使用铁电电容器的存储器单元可使经存储逻辑状态降级或破坏经存储逻辑状态。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储存储器状态305-a，那么所述存储器状态可在读取操作期间遵循路径350到存储器状态360，且在移除电压335之后，电荷状态可通过在相反方向上遵循路径350而返回到初始存储器状态305-a。

在一些例子中，铁电存储器单元可经配置以维持两个以上存储器状态。在一些实例中，为维持两个以上存储器状态，所述铁电存储器单元可经配置以存储极化状态(例如，稳定状态)及电介质电荷状态(例如，易失性状态)。所述极化状态可与铁电材料的性质(即，单元的极化)相关联，且所述电介质电荷状态可与存储于电容器上的电压或电荷相关联。存储器单元的多个逻辑状态可包含多个稳定状态、多个易失性状态或其组合。

举例来说，铁电存储器单元可经配置以存储四个存储器状态：存储器状态305(状态B)、存储器状态310(状态C)、存储器状态340(状态A)及存储器状态345(状态D)。在一些实例中，存储于存储器单元中的逻辑值可基于极化状态(例如，稳定状态)与电介质电荷(例如，易失性状态)的组合。在一些实例中，可存储于存储器单元中的逻辑值的数目基于极化状态与电介质电荷状态的可能组合的数目。存储器状态305(状态B)可基于具有正极化状态及针对电介质电荷状态的零值的存储器单元。存储器状态310(状态C)可基于具有负极化状态及针对电介质电荷状态的零值的存储器单元。存储器状态340(状态A)可基于具有正极化状态及针对电介质电荷状态的正非零电压或电荷的存储器单元。存储器状态345(状态D)可基于具有负极化状态及针对电介质电荷状态的负非零电压或电荷的存储器单元。

为在存储器单元上存储极化状态及电介质电荷状态两者，可改变存储器阵列的各种操作。举例来说，在写入操作期间，存储器控制器可能不会对存储器单元的中间电极放电。在此类实例中，存储器单元可维持非零电介质电荷状态。

当存储器单元包含两个存储器状态时，可通过所述存储器单元存储单个逻辑位。然而，当存储器单元包含两个以上存储器状态时，可通过所述存储器单元存储额外逻辑位。举例来说，如果存储器单元包含四个存储器状态，那么可在存储器单元上存储两个逻辑位。应了解，可基于极化状态值与电介质电荷状态值(例如，存储器状态360与存储器状态365)的不同组合而在存储器单元上存储额外存储器状态。

图4说明根据本发明的各个实施例的支持存储器单元的基于时间存取的状态图400的实例。基于时间感测可用于识别存储器单元的多个不同类型的存储器状态。举例来说，如状态图400-a中所展示，存储器单元可包含基于极化的两个以上存储器状态。在另一实例中，如状态图400-b中所展示，存储器单元可包含基于电介质电荷的两个以上存储器状态，且在一些实例中，存储器状态可基于极化及电介质电荷两者。

状态图400-a说明包含多个极化存储器状态405的存储器单元的存储器状态。多个极化存储器状态405可包含第一存储器状态410、第二存储器状态415、第三存储器状态420及第四存储器状态425。虽然仅描绘四个存储器状态，但存储器单元可包含任何数目个存储器状态，包含两个存储器状态、三个存储器状态、四个存储器状态等。存储器状态410、415、420、425中的每一者可基于铁电存储器单元的极化。在一些实例中，每一存储器状态410、415、420、425可包含零电介质电荷。存储器状态410、415、420、425可以具有非零极化值及零电介质电荷值为特征。

为获得存储器状态410，可施加偏置电压到铁电存储器单元以将所述存储器单元移动到磁滞曲线的点430。在释放偏置电压之后，铁电存储器单元可松弛回到存储器状态410处的零电介质电荷状态。类似地，可通过施加负偏置电压到铁电存储器单元而获得存储器状态425。为获得存储器状态415、420，可改变偏置电压及/或写入操作的时序。举例来说，可将存储器单元偏压到磁滞曲线上不同于点435的点，及/或可施加序列负及正电压。在一些实例中，所述正电压及负电压的绝对值可在编程脉冲序列期间减小。如参考图5更详细论述，基于时间感测技术可经配置以区分存储器状态410、415、420、425。

状态图400-b说明包含多个电介质电荷存储器状态440及多个组合极化及电介质电荷存储器状态445的存储器单元的存储器状态。电介质电荷存储器状态440可包含第一存储器状态450、第二存储器状态455、第三存储器状态460及第四存储器状态465。虽然仅描绘四个存储器状态，但存储器单元可包含任何数目个存储器状态，包含两个存储器状态、三个存储器状态、四个存储器状态等。所述存储器状态中的每一者可基于存储器单元的电介质电荷。在此类实例中，具有非零电介质电荷的存储器状态可具有存储于电容器上的对应电压。在一些情况中，线性关系(Q＝CV)可存在于电荷与电压之间。线490表示用于电介质电荷状态的线性关系的实例。在一些实例中，电介质电荷是存储于存储器单元的电容器上。在一些实例中，电介质电荷是存储于中间电极存储器单元上。在一些实例中，电介质电荷是存储于存储器单元的电容器及中间电极两者上。在一些实例中，电介质电荷状态可与负电压及/或负电荷相关联。存储器状态450、455、460、465中的每一者可基于存储器单元的电介质电荷。在一些实例中，每一存储器状态450、455、460、465可未经极化。因而，电介质电容器(例如，DRAM)或铁电电容器可经配置以存储存储器状态450、455、460、465。在一些实例中，铁电存储器单元可用作纯DRAM存储器单元。在状态图440-b中所描绘的实例中，铁电存储器单元与纯DRAM单元不同的处可在于存在非零极化状态；然而，在存储器单元的多电平(易失性)存储操作的一些实例中可忽视此差异。

为获得存储器状态450、455、460、465中的一者，可将与特定存储器状态相关联的电压施加到存储器单元的电容器。不同电压可用于获得不同存储器状态。在一些实例中，在施加与特定存储器状态相关联的电压之后，可取消选择存储器单元(例如，可使电容器与数字线隔离)。

组合存储器状态445可包含第一存储器状态470、第二存储器状态475、第三存储器状态480及第四存储器状态485。虽然仅描绘四个存储器状态，但存储器单元可包含任何数目个存储器状态，包含两个存储器状态、三个存储器状态、四个存储器状态等。所述存储器状态中的每一者可基于存储器单元的极化及电介质电荷两者。一些存储器状态(极化或电介质电荷)可为零值。

为获得存储器状态470、475、480、485中的一者，可将与特定存储器状态相关联的一或多个偏置电压施加到存储器单元的电容器。不同偏置电压及不同时序可用于获得不同存储器状态。在一些实例中，在施加与特定组合存储器状态相关联的电压之后，可取消选择存储器单元(例如，可使电容器与数字线隔离)，使得电容器存储积累到其上的电介质电荷。

在一些实例中，电介质电荷存储器状态440及组合存储器状态445可与正偏置电压相关联。在此类实例中，单个电流产生器可经配置以在基于时间读取操作期间对数字线充电。在一些实例中，电介质电荷存储器状态440及组合存储器状态445可与负偏置电压及正偏置电压两者相关联(例如，存储器状态305、310、340、345)。在一些所述实例中，额外组件可用于对存储器单元执行存取操作。

如本文中所使用，存储器状态可是指存储器单元的状态。举例来说，存储器状态可包含极化及电介质电荷。如本文中所使用，逻辑状态可是指与存储器单元的存储器状态相关联的数字逻辑。举例来说，逻辑状态可包含逻辑‘0’、逻辑‘1’、逻辑‘00’、逻辑‘01’、逻辑‘10’、逻辑‘11’等。逻辑状态可经映射到存储器状态。在一些实例中，一对一映射存在于逻辑状态与存储器状态之间。如本文中所使用，术语存储器状态可与术语逻辑状态交换使用。因而，在一些实例中，逻辑状态可包含极化状态或电介质电荷状态或其组合。

图5说明根据本发明的各个实施例的支持存储器单元的基于时间存取的时序图500的实例。在一些例子中，存储器单元的读取操作可区分基于时间及持续时间的逻辑状态。举例来说，在偏置存储器单元105及/或其相关联数字线115之后，感测组件可基于所述存储器单元的存储器状态检测不同响应。可通过检测在施加偏置与在存储器单元105的电压满足电压阈值505时之间的持续时间而确定存储于所述存储器单元上的逻辑状态(或存储器单元105的存储器状态)。

时序图500与关于图3的磁滞曲线300-a所描绘及描述的存储器状态相关联。因而，时序图500可与铁电存储器单元的存储器状态相关联。然而，应了解，本发明涵盖基于存储器单元的存储器状态的其它时序图。举例来说，不同时序图可与电介质存储器单元相关联。

说明性时序图500包含第一响应信号510、第二响应信号515、第三响应信号520及第四响应信号525。每一响应信号可与磁滞曲线300-a中所描绘的存储器状态中的一者相关联。举例来说，第一响应信号可与存储存储器状态A(例如，存储器状态340(状态A))的存储器单元相关联。第二响应信号515可与存储存储器状态B(例如，存储器状态305(状态B))的存储器单元相关联。第三响应信号520可与存储存储器状态C(例如，存储器状态310(状态C))的存储器单元相关联。第四响应信号525可与存储存储器状态D(例如，存储器状态345(状态D))的存储器单元相关联。

在读取操作期间，电源(例如，电流产生器)可将存储器单元105充电到预定电压电平。基于使存储器单元达到与所述预定电压电平相关联的电压阈值505所花费的时间量，存储器控制器140可经配置以确定存储于存储器单元105上的存储器状态。在一些实例中，预定电压电平可为用于获得状态的偏置电压(例如，电压315)。在一些实例中，预定电压电平可为与存储器状态A相关联的电介质电荷电压。

在读取操作期间满足电压阈值505所需的持续时间可基于存储器单元的存储器状态。在时间t0，可施加电压或电流到存储器单元以将存储器单元充电到预定电压电平。在时间t1，与存储器单元的存储器状态A相关联的第一响应信号510满足电压阈值505。在时间t0与时间t1之间界定的持续时间530可为用于确定存储器单元105是否处于存储器状态A中的持续时间。在一些实例中，由于处于存储器状态A中的存储器单元的电介质电荷，存储器状态A以正电压535开始。在一些实例中，存储器单元经充电到的预定电压电平基于与存储器状态A相关联的正电压535。在一些实例中，电压阈值505基于与存储器状态A相关联的正电压535。在此类实例中，持续时间530可归因于此关系而相当小。在一些实例中，因为将电压阈值505设置为小于正电压535，所以持续时间530可为零。

当将存储器单元充电到预定正电压电平时，存储器单元的存储器状态A可沿着遵循路径350的磁滞曲线前进，如磁滞曲线300-b中所展示。因为存储器状态A如此接近预定正电压电平而定位，所以持续时间530可为小。在一些实例中，持续时间530可为约零纳秒。

在时间t2，与存储器单元105的存储器状态B相关联的第二响应信号515可满足电压阈值505。在时间t0与时间t2之间界定的持续时间540可为用于确定存储器单元105是否处于存储器状态B中的持续时间。在一些实例中，由于存储存储器状态B的存储器单元并不包含任何电介质电荷，所以存储器状态B以零电压545开始。

当将存储器单元充电到预定正电压电平时，存储器单元的存储器状态B可沿着遵循路径350的磁滞曲线前进，如磁滞曲线300-b中所展示。持续时间540可至少部分基于存储器状态B在达到预定正电压电平之前可行进的磁滞曲线的长度。在一些实例中，持续时间540可至少部分基于用于对存储器单元充电的恒定电流电平。

在时间t3，与存储器单元105的存储器状态C相关联的第三响应信号520可满足电压阈值505。在时间t0与时间t3之间界定的持续时间550可为用于确定存储器单元105是否处于存储器状态C中的持续时间。在一些实例中，由于存储存储器状态C的存储器单元并不包含任何电介质电荷，所以存储器状态C以零电压545开始。

当将存储器单元充电到预定正电压电平时，存储器单元的存储器状态C可沿着遵循路径355的磁滞曲线前进，如磁滞曲线300-b中所展示。持续时间550可至少部分基于存储器状态C在达到预定正电压电平之前可行进的磁滞曲线的长度。在一些实例中，持续时间550可至少部分基于用于对存储器单元充电的恒定电流电平。在一些实例中，用于第二响应信号515及第三响应信号520两者的起始电压相同但持续时间540不同于持续时间550。此现象可为不同极化状态的结果。存储器状态C可沿着磁滞曲线行进不同路径以达到预定电压电平，且因而数字线115可能花费更长时间来满足电压阈值505(例如，持续时间550可比持续时间540长)。在一些实例中，如果存储器单元处于存储器状态310(状态C)中，那么注入存储器单元中的一些电荷可用于使其极化状态翻转且一些电荷可用于对存储器单元充电，使得相对于存储器状态305(状态B)中的存储器单元可使用更多电荷(或时间)来满足电压阈值505。

在时间t4，与存储器单元105的存储器状态D相关联的第四响应信号525可满足电压阈值505。在时间t0与时间t4之间界定的持续时间555可为用于确定存储器单元105是否处于存储器状态D中的持续时间。在一些实例中，由于存储存储器状态D的存储器单元包含负电介质电荷，所以存储器状态D以负电压560开始。

当将存储器单元充电到预定正电压电平时，存储器单元的存储器状态D可沿着遵循路径355的磁滞曲线前进(如磁滞曲线300-b中所展示)且沿着所述磁滞曲线继续前进到预定存储器状态。持续时间555可至少部分基于存储器状态D在达到预定正电压电平之前可行进的磁滞曲线的长度。在一些实例中，持续时间555可至少部分基于用于对存储器单元充电的恒定电流电平。

在一些例子中，存储器控制器140可经配置以确定在时间t3之后存储于存储器单元105上的逻辑状态。举例来说，如果到时间t3还未满足电压阈值505，那么存储器控制器140可根据推论确定存储器单元105处于存储器状态D中。为作出此类推论，在一些实例中，存储器控制器140定义用于读取操作的时间阈值565。如果在满足时间阈值565时未满足电压阈值505，那么存储器控制器140可(根据推论)确定存储器单元105处于特定存储器状态中。在图5的说明性实例中，时间阈值565可设置于约时间t3或时间t3之后不久且时间阈值565可用于(根据推论)确定存储器单元105处于存储器状态D中。使用时间阈值565可减少用于执行读取操作的总时间量。举例来说，在读取操作期间，存储器控制器140可减少其尝试基于时间阈值565检测是否满足电压阈值505的时间量。

在一些实例中，响应信号(图5中未展示)可针对任何给定存储器状态(例如，针对表示存储器单元的极化状态与电介质电荷状态的所有可能组合的Q-V图中的任何给定点)而存在。对于任何给定存储器状态，所述响应信号可具有与对存储器单元电容器电介质质充电(及/或对存储器单元电容器放电)相关联的一或多个线性部分及对应于电容器的极化的修改的一或多个其它部分(通常具有较缓斜率)。每一部分(电介质质充电或极化)的持续时间可至少部分基于初始存储器状态(例如，基于存储于电容器上的极化及电介质电荷的组合)及/或基于用于将存储器单元充电到预定电压电平的电流。

图6说明根据本发明的各个实施例的支持存储器单元的基于时间存取的电路600的实例。电路600可经配置以执行基于时间存取操作(例如，读取操作及写入操作)。

电路600可包含耦合到数字线604及板线606的存储器单元602。存储器单元602可包含电容器608及选择组件610。在一些实例中，中间电极可界定于电容器608与选择组件610之间。在一些实例中，电容器608可为铁电电容器。在一些实例中，电容器608可为电介质电容器。选择组件610可耦合到经配置以基于从存储器控制器接收的指令激活选择组件610的存取线612(例如，字线)。存储器单元602可为参考图1到5所描述的存储器单元的实例。数字线604可为参考图1到5所描述的数字线115的实例。板线606可为参考图2所描述的板线210的实例。电容器608可为参考图2所描述的电容器205的实例。选择组件610可为参考图2所描述的选择组件220的实例。存取线612可为参考图1及2所描述的字线110的实例。

在第一节点620处，存储器单元602可耦合到数字线604。充电组件622可在第一节点620处耦合到数字线604。充电组件622可经配置以对存储器单元602及/或数字线604充电以执行基于时间读取操作。充电组件622可耦合到控制线624。控制线624可传送来自存储器控制器140的是否对存储器单元602充电的指令。可基于来自存储器控制器140的所述指令激活充电组件622。在一些实例中，充电组件622是电流产生器。在一些实例中，充电组件622是串叠电路(cascode)。在一些实例中，充电组件622可包含一或多个晶体管。

隔离组件626可在第二节点628(Node)处耦合到充电组件622。隔离组件626可经配置以基于通过控制线632从存储器控制器140接收的指令而将第二节点628选择性地耦合到电压源630(Vpp)。在一些实例中，隔离组件626可为晶体管或其它切换组件的实例。

感测组件634可耦合到充电组件622。在一些实例中，感测组件634可耦合到第二节点628。如参考图7更多描述，感测组件634可经配置以检测第一节点620处的数字线604何时充电到预定电压电平。感测组件634可经配置以检测第二节点628处的电压电平何时满足阈值电压。在一些实例中，感测组件634可耦合到电压源630。在一些实例中，感测组件634可为反相器。在一些实例中，感测组件634可为经配置以比较第二节点628的电压电平与电压阈值(例如，电压阈值505)的组件或电路。感测组件634可基于第二节点的所述电压电平满足所述阈值而输出信号到第三节点636。在一些实例中，感测组件634可感测第二节点628处的电压电平。在一些实例中，感测组件634可在第一节点620处耦合到数字线604。

第一锁存器640可耦合到感测组件634。在一些实例中，第一锁存器640可耦合到第三节点636。第一锁存器640可经配置以输出存储于选定存储器单元602上的逻辑状态的值。第一锁存器640可用作基于时间读取操作的部分，其中通过第一锁存器640输出的所述值可基于从读取操作开始起或从开始对存储器单元602充电起的持续时间。

第一锁存器640可通过存取线耦合到第一时变信号642(“F1信号”)。第一时变信号642可经配置以基于在开始对存储器单元602或数字线604充电与接收从感测组件634输出的信号之间的持续时间而指示存储器单元602的逻辑状态。从感测组件634输出所述信号可基于电压电平满足阈值。第一时变信号642可经配置以定义至少三个逻辑状态。在一些实例中，第一时变信号642可经配置以定义至少两个逻辑状态。在一些实例中，第一时变信号642可经配置以定义至少四个逻辑状态，或在一些情况中四个以上逻辑状态。

在一些实例中，当开始通过充电组件622对存储器单元602或数字线604充电时，存储器控制器140可施加第一时变信号642到第一锁存器640。第一时变信号642可为基于存储器单元602的预期逻辑状态的预定时变信号。第一时变信号642可在预定时间间隔内以预定方式改变。在一些实例中，第一时变信号642可从存储器控制器140接收。

第一时变信号642可定义存储器单元602的存储器状态与存储器单元602的逻辑状态之间的映射。在读取操作期间，充电组件622可对存储器单元602充电。基于存储器单元602的存储器状态(例如，其极化及/或电介质电荷)，使与存储器单元602相关联的电压满足电压阈值(例如，电压阈值505)将花费特定持续时间。第一时变信号642可经配置以循环通过存储器单元602的可能逻辑状态。如果存储器单元602处于第一存储器状态A中，那么第一时变信号642可经配置以表示针对时间子区间与第一存储器状态A相关联的第一逻辑状态。所述时间子区间与在存储器状态A时对存储器单元602充电的预期持续时间相关联。第一时变信号642可定义针对总整体时间间隔的子区间的存储器单元602的每一存储器状态的逻辑状态。举例来说，第一时变信号642可包含定义与存储器状态A相关联的逻辑状态的第一子区间。在所述第一子区间之后，第一时变信号642可包含定义与存储器状态B相关联的逻辑状态的第二子区间。此模式可继续直到通过第一时变信号642表示存储器单元602的存储器状态/逻辑状态。在一些实例中，所述子区间在持续时间上大体上相等。然而，在其它实例中，所述子区间可基于存储器单元602的预期充电持续时间而为不同持续时间。

在一些实例中，第二锁存器644可与第一锁存器640协作以定义存储器单元602的逻辑状态。第二锁存器644可耦合到第三节点636及耦合到第二时变信号646(F2信号)。第二时变信号646可与第一时变信号642协作以定义存储器单元602的逻辑状态。参考图8更详细描述此实例。在一些实例中，可存在额外锁存器(图6中未展示)。所述额外锁存器可与第一锁存器及第二锁存器协作以通过将读取持续时间划分成更细粒度时间子区间而定义存储器单元的更多逻辑状态。

控制器660可通过数据线648耦合到第一锁存器640且通过数据线650耦合到第二锁存器644。控制器660可经配置以基于从第一锁存器640接收的第一时变信号642的值而识别存储器单元602的逻辑状态。在一些实例中，识别存储器单元602的逻辑状态可基于第一时变信号642及从第二锁存器644接收的第二时变信号646两者。控制器660还可经配置以执行作为读取操作的部分的写回操作。在一些实例中，控制器660可经配置以在识别逻辑状态的第二位之前识别逻辑状态的第一位。举例来说，如果存储器单元602能够存储四个逻辑状态(00、01、10、11)，那么控制器660可经配置以在识别其它位的值之前识别存储器识别符的最高有效位是否为逻辑‘1’或逻辑‘0’。

控制器660还可操作切换组件662、664、666以执行读取操作的写回部分。在一些实例中，控制器660可经配置以执行作为正常写入操作的部分的写入操作。控制器660可通过第一控制线668耦合到切换组件662、664。控制器660可通过第二控制线670耦合到切换组件666。在一些实例中，控制器660可使用任何数目个控制线来操作切换组件662、664、666。

切换组件662可耦合到电压源672(Vo)。切换组件662可经配置以在写入操作或写回操作期间将板线606偏压为高(例如，偏压到电压源672)。切换组件662可为晶体管或其它类型的切换组件。

切换组件664可耦合到接地674。切换组件664可经配置以在写入操作或写回操作期间将板线606偏压为低(例如，偏压到接地)。在一些实例中，接地674可为作为电压源Vss的接地或虚拟接地。

在相同控制线(例如，第一控制线668)用于控制切换组件662及切换组件664两者时的例子中，切换组件662可经配置以在切换组件664经撤销激活时激活。因而，切换组件662可经配置以基于低信号而激活，而切换组件664可经配置以基于高信号而激活，或反之亦然。

切换组件666可耦合到接地674。切换组件664可经配置以在写入操作或写回操作期间将数字线604偏压为低(例如，偏压到接地或虚拟接地)。在一些实例中，控制器可经配置以在写入或写回操作期间控制字线612。可在存储器单元602的电介质充电之后撤销激活字线612时使用字线612的此控制。

在一些实例中，控制器660可耦合到另一切换组件以在写入或写回操作期间将数字线604偏压为高。在一些实例中，充电组件622可经操作以在写入或写回操作期间将数字线604偏压为高。

在一些例子中，控制器660可为存储器控制器140的实例。在一些例子中，控制器660可为经配置以执行本文中所描述的功能的专用组件、专用电路或专用逻辑。在一些例子中，控制器660可耦合到存储器控制器140且可经配置以与存储器控制器140协作以执行本文中所描述的各种功能。举例来说，在一些实例中，控制器660可执行本文中所描述的功能的一些部分且存储器控制器140可执行本文中所描述的功能的其它部分。

图7说明根据本发明的各个实施例的支持存储器单元的基于时间存取的时序图700的实例。时序图700说明第一节点620处的数字线604的数字线电压信号705及电路600的第二节点628处的节点电压信号710。数字线电压信号705及节点电压信号710可表示存储器单元602的读取操作期间的电压。更明确来说，信号705、710可表示所述读取操作的感测部分期间的电压。

对存储器单元602执行的读取操作可包含预调节部分、感测部分、写回操作及预充电部分。在时间t0，存储器控制器140可起始所述读取操作的感测部分。为发展来自存储器单元602的信号，存储器控制器140可激活充电组件622以将存储器单元602或数字线604充电到如通过图7中的Vdl表示的预定电压电平715。存储器单元602的电压电平从起始电压电平720(通过图7中的Vst表示)上升到预定电压电平715(Vdl)。

如通过节点电压信号710表示的第二节点628的电压电平还基于对存储器单元602充电而从起始电压电平上升。第二节点628的起始电压电平可基于数字线604及/或存储器单元602的起始电压电平。在一些实例中，第二节点628的起始电压电平可与数字线604及/或存储器单元602的起始电压电平相同。在一些实例中，第二节点628的起始电压电平可不同于数字线604及/或存储器单元602的起始电压电平。在一些实例中，起始电压基于经充电的存储器单元602的存储器状态而改变。

可针对第二节点628的电压电平(通过节点电压信号710表示)定义电压阈值725。电压阈值725可与数字线604及/或存储器单元602的电压电平何时达到预定电压电平715相关联。可基于第二节点628的电压电平与第一节点620的电压电平之间的经识别关系而选择电压阈值725。在一些实例中，电压阈值725可为参考图5所描述的电压阈值505的实例。

在时间t1，第二节点628处的电压电平可满足电压阈值725。在一些实例中，电路600可使用感测组件634作出此确定。在一些例子中，感测组件634可比较第二节点628处所检测的电压电平与参考电压以识别电压阈值725被满足。在时间t1，感测组件634可基于第二节点628处的电压电平满足电压阈值725而输出信号到锁存器640。可基于电路操作或存取操作的变化而修改或改变电压阈值725。

可在时间t0开始对数字线604及/或存储器单元602充电与在时间t1电压电平满足电压阈值725时之间界定持续时间730。持续时间730可对应于参考图5所描述的持续时间中的一者。持续时间730可基于在时间t0在充电开始时存储器单元602的存储器状态而改变。数字线604及第二节点628两者的起始电压电平还可基于在时间t0在充电开始时存储器单元602的存储器状态而改变。举例来说，针对存储器状态A(参考图3及5所描述)的起始电压电平可高于存储器状态D(参考图3及5所描述)。在一些实例中，信号705、710可基于在时间t0在充电开始时存储器单元602的存储器状态而改变。

在一些实例中，电路600的感测组件634可在第一节点620处耦合到数字线604。在所述实例中，可将电压阈值725设置为数字线604及/或存储器单元602经充电到的预定电压电平715或近似预定电压电平715。应了解，可在感测组件634耦合到数字线604以执行本文中所描述的功能时修改感测组件634的元件。

在一些实例中，可在开始读取操作之前偏置数字线604。偏置数字线604可减少还耦合到数字线604的未选定存储器单元的逻辑状态的干扰。在一些情况中，在执行读取操作之前偏置数字线604可不改变在读取操作的感测部分期间对数字线604充电所花费的持续时间。

在一些例子中，可在不具有锁存器及/或时变信号的情况下对存储器单元602执行基于时间读取操作。在一些例子中，控制器660或存储器控制器140可确定在开始对存储器单元602充电与满足电压阈值725时之间的持续时间。控制器660或存储器控制器140可比较所述持续时间与查询表的值。所述查询表可经配置以将持续时间映射到特定逻辑状态。在一些实例中，当开始对存储器单元602充电时可起始定时器。读取操作的感测部分的持续时间可基于在满足电压阈值时所述定时器的值。

读取操作的写回部分可在识别存储器单元602的逻辑状态之后开始。控制器660可识别在大约时间t1或时间t1之后的存储器单元602的逻辑状态。控制器660接着可基于所述经识别逻辑状态而确定应写入到存储器单元的存储器状态。在一些实例中，待写回的存储器状态是与通过控制器660识别相同的存储器状态。

在基于时间读取操作的感测部分期间，可将数字线604充电到或偏压到高电压。为将存储器状态写入到存储器单元602，可通过数字线604及板线606偏置存储器单元602。为将一些存储器状态写入到存储器单元602，数字线604可为高且板线606可为低。为将其它存储器状态写入到存储器单元602，数字线604可为低且板线606可为高。

因而，为将一些存储器状态写入到存储器单元602，控制器660可激活切换组件664以将板线606耦合到接地674。因为数字线604可能已归因于在读取操作的感测部分期间的充电而为高，所以可偏置存储器单元602以将特定存储器状态写回到存储器单元602。

在一些例子中，数字线604在写入操作或读取操作的写回部分开始时并非为高。在此类例子中，控制器660可激活一或多个切换组件(未展示)以将数字线604耦合到电压源且可激活切换组件664以将板线606耦合到接地。例如。在正常写入操作期间，数字线604可在所述写入操作开始时处于低值。在另一实例中，数字线604可在感测组件检测已满足阈值之后耦合到接地。在读取操作的部分期间关断存储器单元602可减小存储器单元602上的应力。在此类实例中，数字线604可耦合到将数字线604选择性地耦合到接地的一或多个切换组件。

为将其它存储器状态写入到存储器单元602，控制器660可激活切换组件662以将板线606耦合到电压源且可激活切换组件666以将数字线604耦合到接地674。在一些情况中，在激活切换组件666之前，可撤销激活充电组件622。

在一些实例中，控制器660可在写入操作或写回操作期间撤销激活选择组件610。在此类实例中，可在板线606或数字线604为高电压时撤销激活选择组件610。撤销激活选择组件610可引起存储器单元602的中间电极存储电介质电荷。在一些实例中，撤销激活选择组件610可引起电容器608存储电介质电荷。在一些实例中，铁电存储器单元可经配置以通过在写入操作或写回操作之后并未对中间电极放电而存储极化状态及电介质电荷状态两者。

在一些实例中，存储器单元602可经配置以存储多个存储器状态。因而，控制器660可耦合到多个切换组件，所述多个切换组件耦合到多个电压源。这些电压源的各种组合可用于获得存储器单元602的适当偏压。举例来说，可通过将数字线604耦合到第一电压及将板线606耦合到不同于所述电压的第二电压而用存储器状态写入存储器单元602。所述第一电压及所述第二电压可为任何电压。电路600可包含任何数目个控制线及切换组件以将各种存储器状态适当写入到存储器单元602。

图8说明根据本发明的各个实施例的支持存储器单元的基于时间存取的时序图800的实例。时序图800说明输入到至少一锁存器(例如，锁存器640)中的时变信号的实例。时序图800包含第一时变信号805及第二时变信号810。在一些实例中，时变信号805、810可输入到单一锁存器(例如，第一锁存器640)中。在一些实例中，时变信号805、810可输入到两个锁存器(例如，第一锁存器640及第二锁存器644)中。第一时变信号805可为参考图6所描述的第一时变信号642的实例。第二时变信号810可为参考图6所描述的第二时变信号646的实例。在一些实例中，信号805、810的振幅可随时间改变。在其它实例中，信号805、810的其它特性可随时间改变。

第一时变信号805及第二时变信号810可经配置以定义存储于存储器单元602上的逻辑状态。第一时变信号805及第二时变信号810可经配置以表示基于高电压值及低电压值的逻辑‘1s’及逻辑‘0s’。举例来说，时变信号805、810的高电压值可表示逻辑‘1’且低电压值可表示逻辑‘0’。

在基于时间读取操作中，在开始将存储器单元602充电到预定电压电平(例如，电压电平715)与满足电压阈值(例如，电压阈值725)之间的持续时间可用于激活一或多个锁存器(例如，锁存器640、644)。在激活所述锁存器时的时变信号805、810的值可用于识别存储器单元602的逻辑状态。举例来说，如果对存储器单元602充电在时间t0开始且在时间t1满足电压阈值，那么第一时变信号805的值可指示存储器单元602的逻辑状态的第一位是逻辑‘0’且第二位是逻辑‘0’。

第一时变信号805及第二时变信号810可协作以基于在读取操作期间对存储器单元602充电的持续时间而将存储器单元602的逻辑状态映射到存储器单元602的相关联存储器状态。此类基于时间读取操作可用于区分先前在其它存储器单元中不可区分的存储器状态。举例来说，基于时间读取操作可能够区分通过零极化及第一电平的电介质电荷定义的第一存储器状态与通过第一极化及所述第一电平的电介质电荷定义的第二存储器状态。在一些实例中，基于时间读取操作可经配置以区分单独不同电平的电介质电荷或单独不同电平的极化，或两者的变化。

第一时变信号805及第二时变信号810可基于与存储器单元602的不同存储器状态相关联的预期充电持续时间。如图8中所使用，时间t1可表示在存储器单元602存储存储器状态A时在读取操作期间电压满足电压阈值的时间。在时间t0与时间t1之间界定的持续时间815可对应于参考图5所描述的持续时间530。如图8中所使用，时间t2可表示在存储器单元602存储存储器状态B时在读取操作期间电压满足电压阈值的时间。在时间t0与时间t2之间界定的持续时间820可对应于参考图5所描述的持续时间540。如图8中所使用，时间t3可表示在存储器单元602存储存储器状态C时在读取操作期间电压满足电压阈值的时间。在时间t0与时间t3之间界定的持续时间825可对应于参考图5所描述的持续时间550。如图8中所使用，时间t4可表示在存储器单元602存储存储器状态D时在读取操作期间电压满足电压阈值的时间。在时间t0与时间t4之间界定的持续时间830可对应于参考图5所描述的持续时间555。

第一时变信号805及第二时变信号810可经配置以延伸达整体时间间隔835。整体时间间隔835可包含许多子区间。每一子区间可定义存储器单元602的独有逻辑状态。举例来说，在其中存储器单元602经配置以存储四个存储器状态的实例中，第一时变信号805及第二时变信号810可定义四个子区间。每一子区间可与存储器单元602的单独存储器状态相关联。每一子区间可与针对存储器单元602的单独存储器状态充电的预期持续时间相关联。

子区间可表示在其间通过一或多个时变信号表示存储器单元602的单个逻辑状态的时间周期。在说明性实例中，使用两个时变信号来表示存储器单元602的可能逻辑状态。然而，在其它实例中，可使用其它数目个时变信号(例如，一个时变信号、三个时变信号等)来表示存储器单元602的可能逻辑状态。第一时变信号805及第二时变信号810可包含第一子区间840、第二子区间845、第三子区间850及第四子区间855。在图8的代表性实例中，第一子区间840可表示逻辑“00”，第二子区间845可表示逻辑“01”，第三子区间850可表示逻辑“10”，且第四子区间855可表示逻辑“11”。在一些实例中，第一时变信号805可表示逻辑状态识别符的最高有效位且第二时变信号810可表示逻辑状态识别符的最低有效位。在一些实例中，单个时变信号可表示逻辑状态识别符的两个或更多个位。

每一子区间可通过转变分离。转变可指代时变信号中的一者或时变信号中的两者的电压电平的变化。所述电压电平变化可表示通过一或多个时变信号表示的逻辑状态的变化。第一子区间可在时间t0(例如，施加时变信号的开始)的初始转变与第一转变860之间延伸。第二子区间845可在第一转变860与第二转变865之间延伸。第三子区间850可在第二转变865与第三转变870之间延伸。第四子区间855可在第三转变870与第四转变875或结束转变之间延伸。

在第一转变860处，第一时变信号805可不改变其电压值且第二时变信号810可将其电压值从低电压值改变到高电压值。在第二转变865处，第一时变信号805可从低到高改变其电压值且第二时变信号810可从高到低改变其电压值。在第三转变870处，第一时变信号805可不改变其电压值且第二时变信号810可从低到高改变其电压值。在第四转变875处，第一时变信号805可从高到低改变其电压值且第二时变信号810可从高到低改变其电压值。

在一些实例中，子区间可跨越相等时间长度。然而，在其它实例中，子区间可跨越不同时间长度。逻辑状态之间的时变信号的转变可经定位以区分存储器单元602的存储器状态。因为读取操作可能不会产生用于满足电压阈值的等间隔的持续时间，所以类似地逻辑状态之间的阈值可并非等间隔。

第一时变信号805及第二时变信号810可结合参考图3及5所展示及描述的存储器状态A到D一起使用。在此实例中，子区间840可与存储器状态A(例如，存储器状态340(状态A))相关联，子区间845可与存储器状态B(例如，存储器状态305(状态B))相关联，子区间850可与存储器状态C(例如，存储器状态310(状态C))相关联，且子区间855可与存储器状态D(例如，存储器状态345(状态D))相关联。因而，在此实例中，存储器状态A可映射到逻辑‘00’，存储器状态B可映射到逻辑‘01’，存储器状态C可映射到逻辑‘10’，且存储器状态D可映射到逻辑‘11’。在一些实例中，时变信号可经配置以将存储器状态映射到任何逻辑状态。图8中所展示的映射是仅供说明目的。

在一些实例中，时变信号可经配置使得可在比用于确定逻辑状态识别符的第二位的第二持续时间短的第一持续时间之后识别所述逻辑状态识别符的第一位。举例来说，在转变865处，控制器660可能够确定所述位中的一者是逻辑‘1’或逻辑‘0’。如果还未通过转变865满足电压阈值，那么控制器660可确定第一位是逻辑‘1’。此类型的确定可通过推论完成。在一些实例中，如果还未通过转变870满足电压阈值，那么控制器660可确定逻辑状态识别符是逻辑‘11’。此确定可根据推论完成，因为在基于时间感测期间不再有确定时序图800中所表示的其它三个逻辑状态中的任一者通过存储器单元602存储的任何能力。在一些实例中，时变信号的整体时间间隔835可终止于转变870处。因而，时变信号可包含三个子区间840、845、850且并不包含子区间855。然而，在其它实例中，时变信号延伸到转变875以识别在读取操作期间是否已发生错误。如果在时间间隔835期间从未满足电压阈值，那么控制器660可确定所述读取操作中发生错误。

图9说明根据本发明的各个实施例的支持存储器单元的基于时间存取的时序图900的实例。时序图900表示针对存储器单元602的各种存储器状态充电的预期持续时间。时序图900-a可表示作为读取操作的部分的在充电组件622施加恒定电流到数字线604时充电的预期持续时间。时序图900-b可表示作为读取操作的部分的在充电组件622施加时变电流到数字线604时充电的预期持续时间。

对数字线604及/或存储器单元602充电所花费的持续时间可基于存储器装置的组件的特性。因为存储器装置的组件的特性(例如，电容)是固定的，所以对存储器单元602充电的持续时间可基于存储器单元602的存储器状态及所述存储器状态如何与电路的组件的其它固定特性交互。

举例来说，如果与电路相关联的电容是固定的且充电组件在充电期间施加恒定电流或恒定电力供应，那么可确定与每一存储器状态相关联的持续时间的预期值。在时间t0，作为读取操作的感测部分的部分的存储器单元602的充电开始。在时间t1，具有存储器状态A(例如，存储器状态340(状态A))的存储器单元602满足电压阈值。在一些实例中，在时间t0与时间t1之间界定的持续时间905是约零纳秒。在一些例子中，持续时间905可大于零纳秒，例如0.2纳秒、0.4纳秒、0.6纳秒、0.8纳秒、1.0纳秒等。通常，可基于存储器单元602的存储器状态中的一者设置针对充电的电压阈值及预定电压。因而，存储器单元602的存储器状态中的一者可很快满足电压阈值，且有时在充电开始之后立即满足。仅出于说明目的，时间t1展示为不同于时间t0。在一些实例中，时间t1在时间t0或在时间t0之后立即发生。

在时间t2，具有存储器状态B(例如，存储器状态305(状态B))的存储器单元602满足电压阈值。在一些实例中，在时间t0与时间t2之间界定的持续时间910是约10纳秒。在一些例子中，持续时间910可在7纳秒与13纳秒之间、7.5纳秒与12.5纳秒之间、8纳秒与12纳秒之间、8.5纳秒与11.5纳秒之间、9.0纳秒与11纳秒之间或9.5纳秒与10.5纳秒之间的范围内。

在时间t3，具有存储器状态C(例如，存储器状态310(状态C))的存储器单元602满足电压阈值。在一些实例中，在时间t0与时间t3之间界定的持续时间615是约四十二纳秒。在一些例子中，持续时间915可在35纳秒与49纳秒之间、36纳秒与48纳秒之间、37纳秒与47纳秒之间、38纳秒与46纳秒之间、39纳秒与45纳秒之间、40纳秒与44纳秒之间、41.0纳秒与43纳秒之间或41.5纳秒与42.5纳秒之间的范围内。

在时间t4，具有存储器状态D(例如，存储器状态345(状态D))的存储器单元602满足电压阈值。在一些实例中，在时间t0与时间t4之间界定的持续时间920是约52纳秒。在一些例子中，持续时间920可在45纳秒与59纳秒之间、46纳秒与58纳秒之间、47纳秒与57纳秒之间、48纳秒与56纳秒之间、49纳秒与55纳秒之间、50纳秒与54纳秒之间、51.0纳秒与53纳秒之间或51.5纳秒与52.5纳秒之间的范围内。

持续时间910、915、920之间的关系可基于电路的电容。因为电路的设计及所述电路组件的特性是相对恒定的，所以施加恒定电流可基于存储器状态而产生用于对存储器单元602充电的可预测持续时间。上文所描述的持续时间及范围值可基于用于对存储器单元602及/或数字线604充电的电流的值。因此，在一些情况中，较高电流可导致更少时间来满足阈值(例如，两倍电流可导致一半时间来满足阈值)。

如应了解，时序图900-a的持续时间可使区分一些存储器状态比区分其它存储器状态更困难。在此实例中，基于存储器装置A(时间t1)与存储器状态B(时间t2)之间的时间的第一感测窗925可为约10纳秒。基于存储器装置B(时间t2)与存储器状态C(时间t3)之间的时间的第二感测窗930可为约32纳秒。基于存储器装置C(时间t3)与存储器状态D(时间t4)之间的时间的第三感测窗935可为约10纳秒。

由于感测窗925、930、935的相对持续时间，可更难以或较不难以区分基于时间读取操作中的存储器状态。举例来说，因为第一感测窗925是约10纳秒且第二感测窗930的大小是第一感测窗的大约三倍，所以区分存储器状态B与存储器状态C比区分存储器状态A与存储器状态B更容易。

在一些实例中，在读取操作的感测部分期间施加到存储器单元602的电流或电源可随时间改变。此时变电流可经配置而以预定方式分配用于充电的持续时间。举例来说，通过充电组件622施加的时变电流可经配置以基于时间提供相等大小的感测窗。在一些实例中，电流的振幅可随时间改变。在其它实例中，电流的其它特性可随时间改变。

时序图900-b说明与基于时间读取操作的感测部分相关联的持续时间及感测窗。在读取操作中，施加时变电流。所述时变电流经配置以改变与不同存储器状态相关联的充电时间。举例来说，与存储器状态B相关联的持续时间950可比持续时间910长。在另一实例中，与存储器状态C相关联的持续时间955可比持续时间915短。在一些实例中，与存储器状态D相关联的持续时间960可不同于持续时间920。在一些实例中，时变电流可经配置以使持续时间960比持续时间920短且借此减少在读取操作的感测部分期间所花费的全部时间。在一些实例中，时变电流可经配置以提供预定感测窗，且因而持续时间960可比持续时间920长。

时序图900-b中的感测窗965、970、975可在时间长度上近似相等。感测窗965、970、975的时间长度可基于在对存储器单元602充电时所施加的时变电流的配置。在一些实例中，持续时间及感测窗的其它配置可基于在对存储器单元602充电时所施加的时变电流的不同电流轮廓。

图10展示根据本发明的各个实施例的支持存储器单元的基于时间存取的存储器阵列1005的框图1000。存储器阵列1005可被称为电子存储器设备，且可为如参考图1所描述的存储器控制器140的组件的实例。

存储器阵列1005可包含一或多个存储器单元1010、存储器控制器1015、字线1020、板线1025、参考组件1030、感测组件1035、数字线1040及锁存器1045。这些组件可互相电子通信且可执行本文中所描述的功能中的一或多者。在一些情况中，存储器控制器1015可包含偏压组件1050及时序组件1055。在一些实例中，存储器控制器1015可为如参考图1所描述的存储器控制器140的实例。在一些实例中，存储器控制器1015可为如参考图6所描述的控制器660的实例。在一些实例中，存储器控制器1015可为存储器控制器140及控制器660两者的实例。

存储器控制器1015可与字线1020、数字线1040、感测组件1035及板线1025(其可为参考图1及2所描述的字线110、数字线115、感测组件125及板线210的实例)电子通信。存储器阵列1005还可包含参考组件1030及锁存器1045。存储器阵列1005的组件可彼此电子通信且可执行参考图1到9所描述的功能的部分。在一些情况中，参考组件1030、感测组件1035及锁存器1045可为存储器控制器1015的组件。

在一些实例中，数字线1040与感测组件1035及铁电存储器单元1010的铁电电容器电子通信。铁电存储器单元1010可用逻辑状态(例如，第一或第二逻辑状态)写入。字线1020可与存储器控制器1015及铁电存储器单元1010的选择组件电子通信。板线1025可与存储器控制器1015及铁电存储器单元1010的铁电电容器的板电子通信。感测组件1035可与存储器控制器1015、数字线1040、锁存器1045及参考线1060电子通信。参考组件1030可与存储器控制器1015及参考线1060电子通信。感测控制线1065可与感测组件1035及存储器控制器1015电子通信。除了上文未列出的组件外，这些组件还可经由其它组件、连接件或总线与存储器阵列1005内部及外部两者的其它组件电子通信。

存储器控制器1015可经配置以通过施加电压到字线1020、板线1025或数字线1040而激活所述各种节点。举例来说，偏压组件1050可经配置以施加电压以操作存储器单元1010以读取或写入存储器单元1010，如上文所描述。在一些情况中，存储器控制器1015可包含如参考图1所描述的行解码器、列解码器或两者。这可使存储器控制器1015能够存取一或多个存储器单元105。偏压组件1050还可提供电压电势到参考组件1030以产生用于感测组件1035的参考信号。此外，偏压组件1050可提供用于感测组件1035的操作的电压电势。

在一些情况中，存储器控制器1015可使用时序组件1055执行其操作。举例来说，时序组件1055可控制各种字线选择或板偏压的时序，包含用于执行本文中所论述的存储器功能(例如读取及写入)的切换及电压施加的时序。在一些情况中，时序组件1055可控制偏压组件1050的操作。在一些实例中，时序组件1055可协作以产生F1信号及/或F2信号。

参考组件1030可包含用于产生用于感测组件1035的参考信号的各种组件。参考组件1030可包含经配置以产生参考信号的电路。在一些情况中，参考组件1030可使用其它铁电存储器单元105实施。感测组件1035可比较(通过数字线1040)来自存储器单元1010的信号与来自参考组件1030的参考信号。在确定逻辑状态之后，感测组件接着可将输出存储于锁存器1045中，在锁存器1045中可根据电子装置(存储器阵列1005是其部分)的操作使用所述输出。感测组件1035可包含与锁存器及铁电存储器单元电子通信的感测放大器。

存储器控制器1015可为参考图12所描述的存储器控制器1215的部分的实例。存储器控制器1015及/或其各种子组件中的至少一些子组件可实施于硬件、通过处理器执行的软件、固件或其任何组合中。如果实施于通过处理器执行的软件中，那么存储器控制器1015及/或其各种子组件中的至少一些子组件的功能可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件，或经设计以执行本发明中所描述的功能的其任何组合而执行。存储器控制器1015及/或其各种子组件中的至少一些子组件可物理定位于各种位置处，包含经分布使得功能的部分通过一或多个物理装置实施于不同物理位置处。在一些实例中，存储器控制器1015及/或其各种子组件中的至少一些子组件可为根据本发明的各个实施例的分离及相异组件。在其它实例中，存储器控制器1015及/或其各种子组件中的至少一些子组件可与一或多个其它硬件组件组合，所述硬件组件包含(但不限于)：I/O组件、收发器、网络服务器、另一运算装置、本发明中所描述的一或多个其它组件，或根据本发明的各个实施例的其组合。

存储器控制器1015可：将耦合到存储器单元的数字线充电到第一电压电平；确定将所述数字线充电到所述第一电压电平的持续时间；及基于所述数字线达到所述第一电压电平的所述持续时间识别所述存储器单元的逻辑状态。存储器控制器1015还可：驱使电流进入耦合到数字线的铁电存储器单元中，所述铁电存储器单元经配置以存储至少三个逻辑状态；感测不同于所述数字线的节点处的电压，所述电压基于所述数字线的第一电压电平；及基于所述电压满足电压阈值而从所述至少三个逻辑状态识别所述铁电存储器单元的逻辑状态。存储器控制器1015还可：在对存储器单元起始读取操作之后施加时变信号到锁存器；基于耦合到所述存储器单元的数字线充电到第一电压电平(作为所述读取操作的部分)而激活所述锁存器；及基于在激活所述锁存器时存在于所述锁存器处的所述时变信号的值而识别所述存储器单元的逻辑状态。存储器控制器1015还可：感测铁电存储器单元中的铁电电容器的第一状态；感测所述铁电电容器的不同于所述第一状态的第二状态；及基于所述第一状态及所述第二状态从至少三个逻辑状态识别所述铁电存储器单元的逻辑状态。存储器控制器1015还可：激活铁电存储器单元的选择组件；基于在激活所述选择组件时将电压施加到所述铁电存储器单元而修改所述铁电存储器单元的铁电电容器的第一状态；撤销激活所述选择组件；及基于在将所述电压施加到所述铁电存储器单元时撤销激活所述选择组件而修改所述铁电电容器的第二状态。

在一些情况中，存储器阵列1005可包含用于操作存储器阵列1005的各种装置。举例来说，存储器阵列1005及/或存储器控制器1015可包含用于执行上文参考图13所描述的功能的装置。

存储器阵列1005可包含：用于将耦合到存储器单元的数字线充电到第一电压电平的装置；用于确定将所述数字线充电到所述第一电压电平的持续时间的装置；及用于至少部分基于所述数字线达到所述第一电压电平的所述持续时间而识别所述存储器单元的逻辑状态的装置。

上文所描述的存储器阵列1005的一些实例可进一步包含用于随时间改变施加到数字线的电流的振幅的过程、特征、装置或指令，其中持续时间至少部分基于所述时变电流。上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于起始读取操作而从多个存储器单元选择存储器单元的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于对存储器单元执行读取操作而起始定时器的过程、特征、装置或指令，其中可至少部分基于所述定时器而确定持续时间。在上文所描述的存储器阵列1005的一些实例中，可至少部分基于在起始定时器与数字线充电到第一电压电平之间经过的时间量而确定持续时间。

上文所描述的存储器阵列1005的一些实例可进一步包含用于确定不同于数字线的节点处的第二电压电平满足电压阈值的过程、特征、装置或指令，其中持续时间可至少部分基于所述第二电压电平满足所述电压阈值。

上文所描述的存储器阵列1005的一些实例可进一步包含用于通过感测组件感测节点处的第二电压电平的过程、特征、装置或指令，其中可至少部分基于第二电压电平满足阈值而识别逻辑状态。在上文所描述的存储器阵列1005的一些实例中，电压阈值可小于用于产生存储器单元的稳定状态的偏置电压。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于持续时间识别时变信号的值的过程、特征、装置或指令，其中逻辑状态可至少部分基于所述时变信号的所述值。上文所描述的存储器阵列1005的一些实例可进一步包含用于在使用第一电压电平对数字线充电之前偏置数字线的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于在小于持续时间的第二持续时间之后识别逻辑状态的第一位的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于识别在持续时间之后的逻辑状态的第二位的过程、特征、装置或指令。在上文所描述的存储器阵列1005的一些实例中，数字线可经充电到的第一电压电平可为至少部分基于存储器单元的多个可能电荷状态中的至少一者的预定电压电平。

在上文所描述的存储器阵列1005的一些实例中，可通过耦合到数字线及耦合到感测组件的串叠电路对数字线充电。在上文所描述的存储器阵列1005的一些实例中，持续时间可至少部分基于存储器单元的电容器的稳定状态及存储器单元的所述电容器的易失性状态。

在上文所描述的存储器阵列1005的一些实例中，存储器单元包含铁电电容器。在上文所描述的存储器阵列1005的一些实例中，存储器单元包含电介质电容器。在上文所描述的存储器阵列1005的一些实例中，存储器单元可经配置以存储至少三个逻辑状态。在上文所描述的存储器阵列1005的一些实例中，存储器单元可经配置以存储两个逻辑状态。

存储器单元1005可包含：用于施加电流到耦合到数字线的铁电存储器单元的装置，所述铁电存储器单元经配置以存储至少三个逻辑状态；用于感测不同于所述数字线的节点处的电压的装置，所述电压至少部分基于所述数字线的第一电压电平；及用于至少部分基于所述电压满足电压阈值而从所述至少三个逻辑状态识别所述铁电存储器单元的逻辑状态的装置。

上文所描述的存储器阵列1005的一些实例可进一步包含用于识别存在于节点上的第二电压电平满足电压阈值的持续时间的过程、特征、装置或指令，其中可至少部分基于所述持续时间识别逻辑状态。

在上文所描述的存储器阵列1005的一些实例中，持续时间可至少部分基于存储于铁电存储器单元的铁电电容器上的总电荷。在上文所描述的存储器阵列1005的一些实例中，所述总电荷包括所述铁电电容器的易失性电荷及所述铁电电容器的稳定电荷。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于所述铁电存储器单元的铁电电容器的极化状态及所述铁电存储器单元的所述铁电电容器的电荷状态而识别铁电存储器单元的逻辑状态的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于通过感测组件至少部分基于电压满足电压阈值而输出信号的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于电压满足电压阈值而激活第一锁存器的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于电压满足电压阈值而激活不同于第一锁存器的第二锁存器的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于施加第一时变信号到第一锁存器的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于施加不同于所述第一时变信号的第二时变信号到第二锁存器的过程、特征、装置或指令，其中铁电存储器单元的逻辑状态可至少部分基于在可激活第一锁存器及第二锁存器时所述第一时变信号及所述第二时变信号的值。

上文所描述的存储器阵列1005的一些实例可进一步包含用于激活铁电存储器单元的选择组件的过程、特征、装置或指令，其中可至少部分基于激活所述选择组件而驱使电流。

上文所描述的存储器阵列1005的一些实例可进一步包含用于在耦合到铁电存储器单元的板线及数字线可接地或虚拟接地时激活铁电存储器单元的选择组件的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于铁电存储器单元的经识别的逻辑状态而对铁电存储器单元执行写回操作的过程、特征、装置或指令。在上文所描述的存储器阵列1005的一些实例中，可至少部分基于对铁电存储器单元执行读取操作而驱使电流。

上文所描述的存储器阵列1005的一些实例可进一步包含用于通过电流产生器至少部分基于施加电流而将数字线充电到第一电压电平的过程、特征、装置或指令。在上文所描述的存储器阵列1005的一些实例中，可通过耦合到数字线及节点的电流产生器驱使电流。

存储器阵列1005可包含：用于在对存储器单元起始读取操作之后施加时变信号到锁存器的装置；用于至少部分基于耦合到所述存储器单元的数字线充电到第一电压电平(作为所述读取操作的部分)而激活所述锁存器的装置；及至少部分基于在激活所述锁存器时存在于所述锁存器处的所述时变信号的值而识别所述存储器单元的逻辑状态的装置。

上文所描述的存储器阵列1005的一些实例可进一步包含用于在数字线充电到第一电压(作为读取操作的部分)之后使存储器单元与锁存器隔离的过程、特征、装置或指令。

在上文所描述的存储器阵列1005的一些实例中，存储器单元可经配置以存储至少三个逻辑状态。在上文所描述的存储器阵列1005的一些实例中，可从所述至少三个逻辑状态选择存储器单元的经识别逻辑状态。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于对存储器单元执行读取操作而施加第二时变信号到第二锁存器的过程、特征、装置或指令，所述第二时变信号不同于第一时变信号，所述第二锁存器不同于锁存器。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于可耦合到存储器单元的数字线充电到第一电压电平而激活第二锁存器的过程、特征、装置或指令，其中识别存储器单元的逻辑状态可至少部分基于在可激活锁存器及第二锁存器时存在于锁存器处的时变信号及存在于第二锁存器处的第二时变信号。

在上文所描述的存储器阵列1005的一些实例中，第二时变信号的配置可至少部分基于时变信号的配置，其中时变信号及第二时变信号协作以定义至少三个逻辑状态。上文所描述的存储器阵列1005的一些实例可进一步包含用于对存储器单元的数字线充电(作为读取操作的部分)的过程、特征、装置或指令，其中可在对数字线充电开始时施加时变信号。

上文所描述的存储器阵列1005的一些实例可进一步包含用于感测在不同于数字线的节点处的第二电压电平的过程、特征、装置或指令，其中可至少部分基于所述第二电压电平满足电压阈值而激活锁存器。上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于第二电压电平满足所述电压阈值而输出信号的过程、特征、装置或指令，其中可至少部分基于所述信号激活锁存器。

上文所描述的存储器阵列1005的一些实例可进一步包含用于确定读取操作的持续时间满足时间阈值的过程、特征、装置或指令，其中识别存储器单元的逻辑状态可至少部分基于锁存器在所述持续时间满足所述时间阈值之前未激活。

在上文所描述的存储器阵列1005的一些实例中，时变信号的配置可至少部分基于存储器单元的预期电荷及第一电压电平。在上文所描述的存储器阵列1005的一些实例中，时变信号的配置可至少部分基于存储器单元可能够存储的逻辑状态的数目。

在上文所描述的存储器阵列1005的一些实例中，时变信号的配置可至少部分基于读取操作中所使用的锁存器的数目。在上文所描述的存储器阵列1005的一些实例中，时变信号的配置及时变信号的时间间隔可为预定的。在上文所描述的存储器阵列1005的一些实例中，时变信号的值在时变信号的预定时间间隔内以预定方式改变。

存储器阵列1005可包含：用于感测铁电存储器单元中的铁电电容器的第一状态的装置；用于感测所述铁电电容器的不同于所述第一状态的第二状态的装置；及用于至少部分基于所述第一状态及所述第二状态从至少三个逻辑状态识别铁电存储器单元的逻辑状态的装置。在一些实例中，感测铁电电容器的第一状态及感测铁电电容器的第二状态可包括感测感测电容器的组合状态。在一些情况中，所述组合状态可为极化状态与电介质电荷状态的组合(或叠加)。

在上文所描述的存储器阵列1005的一些实例中，铁电电容器的第一状态可与铁电电容器的极化相关联。在上文所描述的存储器阵列1005的一些实例中，铁电电容器的第二状态可与存储于铁电电容器上的电介质电荷相关联。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于第一状态识别逻辑状态的第一位的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于第二状态识别逻辑状态的第二位的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于至少部分基于不同于数字线的节点的电压电平满足电压阈值而激活至少两个锁存器的过程、特征、装置或指令。

上文所描述的存储器阵列1005的一些实例可进一步包含用于施加第一时变信号到至少两个锁存器中的一者的过程、特征、装置或指令。上文所描述的存储器阵列1005的一些实例可进一步包含用于施加不同于所述第一时变信号的第二时变信号到至少两个锁存器中的另一者的过程、特征、装置或指令，其中可至少部分基于在激活至少两个锁存器时所述第一时变信号及所述第二时变信号的值而识别逻辑状态。

上文所描述的存储器阵列1005的一些实例可进一步包含用于识别在存取操作期间数字线的第一电压电平满足电压阈值的持续时间的过程、特征、装置或指令，所述持续时间至少部分基于铁电电容器的第一状态、铁电电容器的第二状态及施加到所述数字线的电压。

上文所描述的存储器阵列1005的一些实例可进一步包含用于识别不同于数字线的节点的第二电压电平满足电压阈值的持续时间的过程、特征、装置或指令，所述持续时间至少部分基于铁电电容器的第一状态及铁电电容器的第二状态。

存储器阵列1005可包含：用于激活铁电存储器单元的选择组件的装置；用于至少部分基于在激活所述选择组件时将电压施加到所述铁电存储器单元而修改所述铁电存储器单元的铁电电容器的第一状态的装置；用于撤销激活所述选择组件的装置；及用于至少部分基于在将所述电压施加到所述铁电存储器单元时撤销激活所述选择组件而修改所述铁电电容器的第二状态的装置。

上文所描述的存储器阵列1005的一些实例可进一步包含用于在耦合到铁电存储器单元的板线及数字线可接地或虚拟接地时激活选择组件的过程、特征、装置或指令。在上文所描述的存储器阵列1005的一些实例中，修改铁电电容器的第一状态包括：施加第一电压到铁电电容器。

在上文所描述的存储器阵列1005的一些实例中，施加第一电压到铁电电容器包括：施加第二电压到耦合到铁电存储器单元的数字线。上文所描述的存储器阵列1005的一些实例可进一步包含用于施加第三电压到耦合到铁电存储器单元的板线的过程、特征、装置或指令，所述第三电压不同于所述第二电压，其中第一电压可至少部分基于所述第二电压及所述第三电压。在上文所描述的存储器阵列1005的一些实例中，修改铁电电容器的第二状态包括：施加第四电压到铁电电容器。

在上文所描述的存储器阵列1005的一些实例中，施加所述第四电压到铁电电容器包括：施加第五电压到耦合到铁电存储器单元的数字线，可在将所述第五电压施加到铁电存储器单元时撤销激活选择组件，其中选择组件可定位于铁电电容器与耦合到铁电存储器单元的板线之间。

在上文所描述的存储器阵列1005的一些实例中，施加第四电压到铁电电容器包括：施加第六电压到耦合到铁电存储器单元的板线，可在将所述第六电压施加到铁电存储器单元时撤销激活选择组件，其中选择组件可定位于铁电电容器与耦合到铁电存储器单元的数字线之间。

在上文所描述的存储器阵列1005的一些实例中，铁电存储器单元可经配置以存储至少部分基于铁电电容器的第一状态及铁电电容器的第二状态的至少三个逻辑状态。在上文所描述的存储器阵列1005的一些实例中，第一状态可为铁电电容器的极化状态。在上文所描述的存储器阵列1005的一些实例中，第二状态可为铁电电容器的电介质电荷状态。

图11展示根据本发明的各个实施例的支持存储器单元的基于时间存取的存储器控制器1115的框图1100。存储器控制器1115可为参考图1、10及12所描述的存储器控制器1215的部分的实例。存储器控制器1115可包含偏压组件1120、时序组件1125、充电组件1130、感测组件1135、逻辑确定器1140、信号管理器1145、锁存器管理器1150、单元管理器1155、时序管理器1160及阈值管理器1165。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。

偏压组件1120可在使用第一电压电平对数字线充电之前偏置数字线。

时序组件1125可经配置以确定与存储器单元的读取操作相关联的持续时间。举例来说，时序组件可经配置以确定在开始对存储器单元的数字线充电与触发锁存器之间的持续时间。在一些情况中，可基于在起始定时器与数字线充电到第一电压电平之间经过的时间量而确定所述持续时间。

充电组件1130可：将耦合到存储器单元的数字线充电到第一电压电平；随时间改变施加到所述数字线以对所述数字线充电的电流，所述时变电流经配置以修改与所述存储器单元的特定逻辑状态相关联的时间间隔；驱使电流进入耦合到数字线的铁电存储器单元中，所述铁电存储器单元经配置以存储至少三个逻辑状态；通过电流产生器基于施加电流而将所述数字线充电到第一电压电平；及作为读取操作的部分对存储器单元的数字线充电，其中在对数字线充电开始时施加时变信号。在一些情况中，数字线经充电到的第一电压电平基于存储器单元的一组可能电荷状态中的至少一者的预定电压电平。在一些情况中，通过耦合到数字线及耦合到感测组件的串叠电路对数字线充电。在一些情况中，基于对铁电存储器单元执行读取操作而驱使电流。在一些情况中，通过耦合到数字线及节点的电流产生器驱使电流。

感测管理器1135可：确定将数字线充电到第一电压电平的持续时间；感测不同于所述数字线的节点处的电压，所述电压基于数字线的第一电压电平；通过感测组件基于所述电压满足电压阈值而输出信号；感测不同于数字线的节点处的第二电压电平，其中基于所述第二电压电平满足电压阈值而激活锁存器；基于所述第二电压电平满足所述电压阈值而输出信号，其中基于所述信号激活锁存器；感测铁电存储器单元中的铁电电容器的第一状态；及感测所述铁电电容器的不同于所述第一状态的第二状态。

逻辑确定器1140可：基于数字线达到第一电压电平的持续时间而识别存储器单元的逻辑状态；基于所述持续时间识别时变信号的值，其中所述逻辑状态基于所述时变信号的所述值；在小于所述持续时间的第二持续时间之后识别所述逻辑状态的第一位；在所述持续时间之后识别所述逻辑状态的第二位；基于电压满足电压阈值而从至少三个逻辑状态识别铁电存储器单元的逻辑状态，识别铁电存储器单元的所述逻辑状态基于铁电存储器单元的铁电电容器的极化状态及铁电存储器单元的所述铁电电容器的电荷状态；基于在激活锁存器时存在于锁存器处的时变信号的值而识别存储器单元的逻辑状态；基于第一状态及第二状态从至少三个逻辑状态识别铁电存储器单元的逻辑状态；基于第一状态识别所述逻辑状态的第一位；及基于第二状态识别所述逻辑状态的第二位。

信号管理器1145可：在对存储器单元起始读取操作之后施加时变信号到锁存器；基于对所述存储器单元执行所述读取操作而施加第二时变信号到第二锁存器，所述第二时变信号不同于所述时变信号，所述第二锁存器不同于所述锁存器；施加第一时变信号到所述至少两个锁存器中的一者；及施加不同于所述第一时变信号的第二时变信号到所述至少两个锁存器中的另一者，其中基于在激活所述至少两个锁存器时所述第一时变信号及所述第二时变信号的值而识别逻辑状态。在一些情况中，第二时变信号的配置基于时变信号的配置，其中时变信号与第二时变信号协作以定义至少三个逻辑状态。在一些情况中，时变信号的配置基于存储器单元的预期电荷及第一电压电平。在一些情况中，时变信号的所述配置基于存储器单元能够存储的逻辑状态的数目。在一些情况中，时变信号的所述配置基于读取操作中所使用的锁存器的数目。在一些情况中，时变信号的所述配置及时变信号的时间间隔是预定的。在一些情况中，时变信号的值在时变信号的预定时间间隔内以预定方式改变。

锁存器管理器1150可：基于电压满足电压阈值而激活第一锁存器；基于电压满足电压阈值而激活不同于所述第一锁存器的第二锁存器；施加第一时变信号到所述第一锁存器；施加不同于所述第一时变信号的第二时变信号到所述第二锁存器，其中铁电存储器单元的逻辑状态基于在激活第一锁存器及第二锁存器时所述第一时变信号及所述第二时变信号的值；基于耦合到存储器单元的数字线充电到第一电压电平(作为读取操作的部分)而激活锁存器；基于耦合到存储器单元的数字线充电到所述第一电压电平而激活第二锁存器，其中识别存储器单元的逻辑状态基于在激活锁存器及第二锁存器时存在于锁存器处的时变信号及存在于第二锁存器处的第二时变信号；及基于不同于数字线的节点的电压电平满足电压阈值而激活至少两个锁存器。

单元管理器1155可：基于起始读取操作而从一组存储器单元选择存储器单元；激活铁电存储器单元的选择组件，其中基于激活所述选择组件而驱使电流；在耦合到铁电存储器单元的板线及数字线经接地或虚拟接地时激活铁电存储器单元的选择组件；基于铁电存储器单元的经识别逻辑状态对铁电存储器单元执行写回操作；在数字线充电到第一电压(作为读取操作的部分)之后使存储器单元与锁存器隔离；基于在激活所述选择组件时将电压施加到铁电存储器单元而修改铁电存储器单元的铁电电容器的第一状态；撤销激活选择组件；基于在将所述电压施加到铁电存储器单元时撤销激活选择组件而修改铁电存储器单元的第二状态；在耦合到铁电存储器单元的板线及数字线经接地或虚拟接地时激活选择组件；施加第三电压到耦合到铁电存储器单元的板线，所述第三电压不同于第二电压，其中第一电压基于第二电压及第三电压；及激活铁电存储器单元的选择组件。在一些情况中，第二状态是铁电电容器的电介质电荷状态。在一些情况中，存储器单元包含铁电电容器。在一些情况中，存储器单元包含电介质电容器。在一些情况中，存储器单元经配置以存储至少三个逻辑状态。在一些情况中，存储器单元经配置以存储两个逻辑状态。在一些情况中，存储器单元经配置以存储至少三个逻辑状态。在一些情况中，从至少三个逻辑状态选择存储器单元的经识别的逻辑状态。在一些情况中，铁电电容器的第一状态与铁电容器的极化相关联。在一些情况中，铁电电容器的第二状态与存储于铁电电容器上的电介质电荷相关联。在一些情况中，持续时间基于存储器单元的电容器的稳定状态及所述存储器单元的电容器的易失性状态。在一些情况中，修改铁电电容器的第一状态包含：施加第一电压到铁电电容器。在一些情况中，施加所述第一电压到铁电电容器包含：施加第二电压到耦合到铁电存储器单元的数字线。在一些情况中，修改铁电电容器的第二状态包含：施加第四电压到铁电电容器。在一些情况中，施加所述第四电压到铁电电容器包含：施加第五电压到耦合到铁电存储器单元的数字线，在将所述第五电压施加到铁电存储器单元时撤销激活选择组件，其中所述选择组件定位于铁电电容器与耦合到铁电存储器单元的板线之间。在一些情况中，施加第四电压到铁电电容器包含：施加第六电压到耦合到铁电存储器单元的板线，在将所述第六电压施加到铁电存储器单元时撤销激活选择组件，其中所述选择组件定位于铁电电容器与耦合到铁电存储器单元的数字线之间。在一些情况中，铁电存储器单元经配置以基于铁电电容器的第一状态及铁电电容器的第二状态存储至少三个逻辑状态。在一些情况中，第一状态是铁电电容器的极化状态。

时序管理器1160可：基于对存储器单元执行读取操作而起始定时器，其中基于所述定时器确定持续时间；识别存在于节点上的第二电压电平满足电压阈值的持续时间，其中基于所述持续时间识别逻辑状态；确定所述读取操作的持续时间满足时间阈值，其中识别存储器单元的逻辑状态基于锁存器在所述持续时间满足所述时间阈值之前未激活；识别在存取操作期间数字线的第一电压电平满足电压阈值的持续时间，所述持续时间基于铁电电容器的第一状态、铁电电容器的第二状态及施加到所述数字线的电压；及识别不同于数字线的节点的第二电压电平满足电压阈值的持续时间，所述持续时间基于铁电电容器的第一状态及铁电电容器的第二状态。在一些情况中，持续时间基于存储于铁电存储器单元的铁电电容器上的总电荷。在一些情况中，所述总电荷包含所述铁电电容器的易失性电荷及所述铁电电容器的稳定电荷。

阈值管理器1165可：确定不同于数字线的节点处的第二电压电平满足电压阈值，其中持续时间基于所述第二电压电平满足所述电压阈值；及通过感测组件感测所述节点处的所述第二电压电平，其中基于所述第二电压电平识别逻辑状态。在一些情况中，电压阈值小于用于产生存储器单元的稳定状态的偏置电压。

图12展示根据本发明的各个实施例的包含支持存储器单元的基于时间存取的装置1205的系统1200的图式。装置1205可为如上文(例如)参考图10所描述的存储器控制器1015的组件的实例或包含存储器控制器1015的组件。装置1205可包含用于双向语音及数据通信的组件，所述组件包含用于传输及接收通信的组件，包含存储器控制器1215、存储器单元1220、基本输入/输出系统(BIOS)组件1225、处理器1230、I/O控制器1235及外围组件1240。这些组件可经由一或多个总线(例如，总线1210)电子通信。存储器单元1220可存储(例如，呈逻辑状态的形式的)信息，如本文中所描述。

BIOS组件1225是包含操作为固件的BIOS的软件组件，其可初始化及运行各种硬件组件。BIOS组件1225还可管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件1225可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的过程或软件。

处理器1230可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散栅极或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器1230可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可集成到处理器1230中。处理器1230可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持存储器单元的基于时间存取的功能或任务)。

I/O控制器1235可管理用于装置1205的输入信号及输出信号。I/O控制器1235还可管理未集成到装置1205中的外围设备。在一些情况中，I/O控制器1235可表示到外部外围设备的物理连接件或端口。在一些情况中，I/O控制器1235可利用操作系统，例如或另一已知操作系统。在其它情况中，I/O控制器1235可表示调制解调器、键盘、鼠标、触控屏幕或类似装置或与其交互。在一些情况中，I/O控制器1235可实施为处理器的部分。在一些情况中，使用者可经由I/O控制器1235或经由通过I/O控制器1235控制的硬件组件与装置1205交互。

外围组件1240可包含任何输入或输出装置，或用于此类装置的接口。实例可包含：磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽(例如外围组件互连件(PCI)或加速图形端口(AGP)插槽)。

图13展示说明根据本发明的各个实施例的用于存储器单元的基于时间存取的方法1300的流程图。方法1300的操作可通过如本文中所描述的存储器控制器1015或其组件实施。举例来说，方法1300的操作可通过如参考图10到12所描述的存储器控制器执行。在一些实例中，存储器控制器1015可执行一组过程代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器1015可使用专用硬件执行下文所描述的部分功能。

在框1305处，存储器控制器1015可在起始对存储器单元的读取操作之后施加时变信号到锁存器。框1305的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1305的操作的部分可通过如参考图10到12所描述的信号管理器来执行。

在框1310处，存储器控制器1015可至少部分基于耦合到存储器单元的数字线充电到第一电压电平(作为读取操作的部分)而激活锁存器。框1310的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1310的操作的部分可通过如参考图10到12所描述的锁存器管理器来执行。

在框1315处，存储器控制器1015可至少部分基于在激活锁存器时存在于锁存器处的时变信号的值而识别存储器单元的逻辑状态。框1315的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1315的操作的部分可通过如参考图10到12所描述的逻辑确定器来执行。

在一些情况中，时变信号的值在所述时变信号的预定时间间隔内以预定方式改变。在一些情况中，存储器单元经配置以存储至少三个逻辑状态。在一些情况中，存储器单元的经识别逻辑状态选自所述至少三个逻辑状态。在一些情况中，第二时变信号的配置至少部分基于时变信号的配置，其中时变信号及第二时变信号协作以定义至少三个逻辑状态。在一些情况中，时变信号的配置至少部分基于存储器单元的预期电荷及第一电压电平。在一些情况中，时变信号的配置至少部分基于存储器单元能够存储的逻辑状态的数目。在一些情况中，时变信号的配置至少部分基于读取操作中所使用的锁存器的数目。在一些情况中，时变信号的配置及时变信号的时间间隔是预定的。

描述用于执行方法1300的设备。所述设备可包含：用于在起始对存储器单元的读取操作之后施加时变信号到锁存器的装置；用于至少部分基于耦合到所述存储器单元的数字线充电到第一电压电平(作为所述读取操作的部分)而激活所述锁存器的装置；及用于至少部分基于在激活所述锁存器时存在于所述锁存器处的时变信号的值而识别所述存储器单元的逻辑状态的装置。

上文所描述的方法1300及设备的一些实例可进一步包含用于在数字线充电到第一电压(作为读取操作的部分)之后使存储器单元与锁存器隔离的过程、特征、装置或指令。在上文所描述的方法1300及设备的一些实例中，存储器单元经配置以存储至少三个逻辑状态且存储器单元的经识别逻辑状态选自所述至少三个逻辑状态。

上文所描述的方法1300及设备的一些实例可进一步包含用于至少部分基于对存储器单元执行读取操作而施加第二时变信号到第二锁存器的过程、特征、装置或指令，所述第二时变信号不同于时变信号，所述第二锁存器不同于锁存器。上文所描述的方法1300及设备的一些实例可进一步包含用于至少部分基于耦合到存储器单元的数字线充电到第一电压电平而激活第二锁存器的过程、特征、装置或指令。在一些情况中，识别存储器单元的逻辑状态至少部分基于在激活锁存器及第二锁存器时存在于所述锁存器处的时变信号及存在于所述第二锁存器处的第二时变信号。

在上文所描述的方法1300及设备的一些实例中，第二时变信号的配置至少部分基于时变信号的配置。在一些情况中，时变信号及第二时变信号协作以定义至少三个逻辑状态。

上文所描述的方法1300及设备的一些实例可进一步包含用于作为读取操作的部分的对存储器单元的数字线充电的过程、特征、装置或指令。在一些情况中，在开始对数字线充电时施加时变信号。上文所描述的方法1300及设备的一些实例可进一步包含用于感测不同于数字线的节点处的第二电压电平的过程、特征、装置或指令。在一些情况中，至少部分基于所述第二电压电平满足电压阈值而激活锁存器。

上文所描述的方法1300及设备的一些实例可进一步包含用于至少部分基于第二电压电平满足所述电压阈值而输出信号的过程、特征、装置或指令。在一些情况中，至少部分基于所述信号激活锁存器。上文所描述的方法1300及设备的一些实例可进一步包含用于确定读取操作的持续时间满足时间阈值的过程、特征、装置或指令。在一些情况中，识别存储器单元的逻辑状态至少部分基于锁存器在所述持续时间满足所述时间阈值之前未激活。

在上文所描述的方法1300及设备的一些实例中，时变信号的配置至少部分基于存储器单元的预期电荷及第一电压电平。在上文所描述的方法1300及设备的一些实例中，时变信号的配置至少部分基于存储器单元能够存储的逻辑状态的数目。

在上文所描述的方法1300及设备的一些实例中，时变信号的配置至少部分基于读取操作中所使用的锁存器的数目。在上文所描述的方法1300及设备的一些实例中，时变信号的值在所述时变信号的预定时间间隔内以预定方式改变。

图14展示说明根据本发明的各个实施例的用于存储器单元的基于时间存取的方法1400的流程图。方法1400的操作可通过如本文中所描述的存储器控制器1015或其组件实施。举例来说，方法1400的操作可通过如参考图10到12所描述的存储器控制器执行。在一些实例中，存储器控制器1015可执行一组过程代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器1015可使用专用硬件执行下文所描述的部分功能。

在框1405处，存储器控制器1015可感测铁电存储器单元中的铁电电容器的第一状态。框1405的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1405的操作的部分可通过如参考图10到12所描述的感测管理器来执行。

在框1410处，存储器控制器1015可感测铁电电容器的不同于第一状态的第二状态。框1410的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1410的操作的部分可通过如参考图10到12所描述的感测管理器来执行。

在框1415处，存储器控制器1015可至少部分基于第一状态及第二状态而从至少三个逻辑状态识别铁电存储器单元的逻辑状态。框1415的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1415的操作的部分可通过如参考图10到12所描述的逻辑确定器来执行。

在一些情况中，铁电电容器的第一状态与铁电电容器的极化相关联。在一些情况中，铁电电容器的第二状态与存储于铁电电容器上的电介质电荷相关联。在一些实例中，感测铁电电容器的第一状态及感测铁电电容器的第二状态可包括感测感测电容器的组合状态。在一些情况中，所述组合状态可为极化状态与电介质电荷状态的组合(或叠加)。

描述用于执行方法1400的设备。所述设备可包含：用于感测铁电存储器单元中的铁电电容器的第一状态的装置；用于感测所述铁电电容器的不同于所述第一状态的第二状态的装置；及用于至少部分基于所述第一状态及所述第二状态而从至少三个逻辑状态识别所述铁电存储器单元的逻辑状态的装置。

在上文所描述的方法1400及设备的一些实例中，铁电电容器的第一状态与铁电电容器的极化相关联。在上文所描述的方法1400及设备的一些实例中，铁电电容器的第二状态与存储于铁电电容器上的电介质电荷相关联。

上文所描述的方法1400及设备的一些实例可进一步包含用于至少部分基于第一状态而识别逻辑状态的第一位及至少部分基于第二状态而识别逻辑状态的第二位的过程、特征、装置或指令。上文所描述的方法1400及设备的一些实例可进一步包含用于至少部分基于不同于数字线的节点的电压电平满足电压阈值而激活至少两个锁存器的过程、特征、装置或指令。

上文所描述的方法1400及设备的一些实例可进一步包含用于施加第一时变信号到至少两个锁存器中的一者及施加不同于所述第一时变信号的第二时变信号到至少两个锁存器中的另一者的过程、特征、装置或指令。在一些情况中，至少部分基于在激活至少两个锁存器时所述第一时变信号及所述第二时变信号的值而识别逻辑状态。

上文所描述的方法1400及设备的一些实例可进一步包含用于识别在存取操作期间数字线的第一电压电平满足电压阈值的持续时间的过程、特征、装置或指令，所述持续时间至少部分基于铁电电容器的第一状态、铁电电容器的第二状态及施加到所述数字线的电压。

上文所描述的方法1400及设备的一些实例可进一步包含用于识别不同于数字线的节点的第二电压电平满足电压阈值的持续时间的过程、特征、装置或指令，所述持续时间至少部分基于铁电电容器的第一状态及铁电电容器的第二状态。

图15展示说明根据本发明的各个实施例的用于存储器单元的基于时间存取的方法1500的流程图。方法1500的操作可通过如本文中所描述的存储器控制器1015或其组件实施。举例来说，方法1500的操作可通过如参考图10到12所描述的存储器控制器执行。在一些实例中，存储器控制器1015可执行一组过程代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器1015可使用专用硬件执行下文所描述的部分功能。

在框1505处，存储器控制器1015可激活铁电存储器单元的选择组件。框1505的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1505的操作的部分可通过如参考图10到12所描述的单元管理器来执行。

在框1510处，存储器控制器1015可至少部分基于在激活选择组件时将电压施加到铁电存储器单元而修改铁电存储器单元的铁电电容器的第一状态。框1510的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1510的操作的部分可通过如参考图10到12所描述的单元管理器来执行。

在框1515处，存储器控制器1015可撤销激活选择组件。框1515的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1515的操作的部分可通过如参考图10到12所描述的单元管理器来执行。

在框1520处，存储器控制器1015可至少部分基于在施加电压到铁电存储器单元时撤销激活选择组件而修改铁电电容器的第二状态。框1520的操作可根据参考图1到9所描述的方法来执行。在某些实例中，框1520的操作的部分可通过如参考图10到12所描述的单元管理器来执行。

在一些情况中，第二状态是铁电电容器的电介质电荷状态。在一些情况中，修改铁电电容器的第一状态包括：施加第一电压到铁电电容器。在一些情况中，施加所述第一电压到铁电电容器包括：施加第二电压到耦合到铁电存储器单元的数字线。在一些情况中，修改铁电电容器的第二状态包括：施加第四电压到铁电电容器。

在一些情况中，施加所述第四电压到铁电电容器包括：在撤销激活选择组件时施加第五电压到耦合到铁电存储器单元的数字线，其中所述选择组件定位于铁电电容器与耦合到铁电存储器单元的板线之间。

在一些情况中，施加第四电压到铁电电容器包括：在撤销激活选择组件时施加第六电压到耦合到铁电存储器单元的板线，其中所述选择组件定位于铁电电容器与耦合到铁电存储器单元的数字线之间。

在一些情况中，铁电存储器单元经配置以存储至少部分基于铁电电容器的第一状态及铁电电容器的第二状态的至少三个逻辑状态。在一些情况中，第一状态是铁电电容器的极化状态。

描述用于执行方法1500的设备。所述设备可包含：用于激活铁电存储器单元的选择组件的装置；用于至少部分基于在激活所述选择组件时将电压施加到所述铁电存储器单元压而修改所述铁电存储器单元的铁电电容器的第一状态的装置；用于撤销激活所述选择组件的装置；及用于至少部分基于在将所述电压施加到所述铁电存储器单元时撤销激活所述选择组件而修改所述铁电电容器的第二状态的装置。

上文所描述的方法1500及设备的一些实例可进一步包含用于在耦合到铁电存储器单元的板线及数字线经接地或虚拟接地时激活选择组件的过程、特征、装置或指令。上文所描述的方法1500及设备的一些实例可进一步包含用于施加第一电压到铁电电容器的过程、特征、装置或指令。

上文所描述的方法1500及设备的一些实例可进一步包含用于施加第二电压到耦合到铁电存储器单元的数字线及施加第三电压到耦合到铁电存储器单元的板线的过程、特征、装置或指令，所述第三电压不同于所述第二电压。在一些情况中，第一电压至少部分基于第二电压及第三电压。

上文所描述的方法1500及设备的一些实例可进一步包含用于施加第四电压到铁电电容器的过程、特征、装置或指令。上文所描述的方法1400及设备的一些实例可进一步包含用于施加第五电压到耦合到铁电存储器单元的数字线的过程、特征、装置或指令，在将所述第五电压施加到铁电存储器单元时撤销激活选择组件。在一些情况中，选择组件定位于铁电电容器与耦合到铁电存储器单元的板线之间。

上文所描述的方法1500及设备的一些实例可进一步包含用于施加第六电压到耦合到铁电存储器单元的板线的过程、特征、装置或指令，在将所述第六电压施加到铁电存储器单元时撤销激活选择组件。在一些情况中，选择组件定位于铁电电容器与耦合到铁电存储器单元的数字线之间。

在上文所描述的方法1500及设备的一些实例中，铁电存储器单元经配置以存储至少部分基于铁电电容器的第一状态及铁电电容器的第二状态的至少三个逻辑状态。

在上文所描述的方法1500及设备的一些实例中，第一状态是铁电电容器的极化状态且第二状态是铁电电容器的电介质电荷状态。

应注意，上文所描述的方法描述可能的实现方案，且操作及步骤可经重新布置或以其它方式修改，且其它实现方案是可能的。此外，可组合来自方法中的两者或两者以上的实施例。

本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。

如本文中所使用，术语“虚拟接地”是指保持于近似零伏特(0V)的电压但不直接与接地连接的电路的节点。据此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施。其它实施方案还是可能的。“虚拟接地”或“经虚接接地”意味着连接到近似0V。

术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在通电到电路时交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件电子通信或可耦合，而与所述开关的状态(即，断开或闭合)无关。

如本文中所使用，术语“大体上”意味着修饰特征(例如，由术语大体上修饰的动词或形容词)无需是绝对的，但足够接近以便实现特征的优点。

如本文中所使用，术语“电极”可是指电导体，且在一些情况中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含在存储器阵列100的元件或组件之间提供导电路径的迹线、电线、导线、导电层或类似者。

术语“隔离”是指其中电子目前无法在其之间流动的组件之间的关系；如果组件之间存在开路，那么其彼此隔离。举例来说，当开关断开时，通过所述开关物理连接的两个组件可彼此隔离。

如本文中所使用，术语“短接”是指组件之间的关系，其中经由激活两个讨论中的组件之间的单一中间组件而在组件之间建立导电路径。举例来说，当两个组件之间的开关闭合时，短接到第二组件的第一组件可与所述第二组件交换电子。因此，短接可为使电荷能够在电子通信的组件(或线)之间流动的动态操作。

本文中所论述的装置(包含存储器阵列100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。

本文中所论述的一或若干晶体管可表示场效晶体管(FET)且包括三端子装置，包含源极、漏极与栅极。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道而分离。如果沟道是n型(即，多数载流子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载流子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加于栅极而控制沟道导电率。举例来说，分别将正电压或负电压施加于n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“接通”或“激活”。当将小于所述晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“关断”或“撤销激活”。

本文中所阐述的描述结合所附图式描述实例配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而，这些技术可在无这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标签的类似组件中的任一者，而与第二参考标签无关。

可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。

可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的揭示内容描述的各种说明性框及模块。通用处理器可是微处理器，但在替代例中，处理器可是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器(DSP)及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用，包含在权利要求书中，如项目列表(例如，以例如“至少一者”或“一或多者”的短语开始的项目列表)中使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应解释为对条件闭集的参考。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应按相同于短语“至少部分基于”的方式来解释。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要过程代码装置且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。再者，任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合还包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且本文中定义的通用原理可应用于其它变化而不背离本发明的范围。因此，本发明不限于本文中描述的实例及设计，而应符合与本文中揭示的原则及新颖特征一致的最广范围。

Claims (54)

1.一种设备，其包括：

存储器单元，其与数字线电子通信；

感测组件，其耦合到所述存储器单元，所述感测组件经配置以输出至少部分基于输入到所述感测组件中的电压电平满足电压阈值的持续时间的信号；及

第一锁存器，其耦合到所述感测组件，所述第一锁存器经配置以至少部分基于从所述感测组件接收的所述信号而输出指示所述存储器单元的逻辑状态的第一信号的值。

2.根据权利要求1所述的设备，其进一步包括：

控制器，其用于至少部分基于在输入到所述感测组件中的所述电压电平满足所述电压阈值时的所述第一信号的所述值而识别所述存储器单元的所述逻辑状态。

3.根据权利要求1所述的设备，其中：

所述存储器单元经配置以存储至少三个逻辑状态。

4.根据权利要求3所述的设备，其进一步包括：

第二锁存器，其耦合到所述感测组件，所述第二锁存器经配置以接收指示与所述存储器单元相关联的逻辑状态识别符的第一位的第二信号，其中所述第一信号指示所述逻辑状态识别符的第二位。

5.根据权利要求4所述的设备，其进一步包括：

控制器，其用于至少部分基于所述逻辑状态识别符的所述第一位及所述第二位而识别所述存储器单元的所述逻辑状态。

6.根据权利要求1所述的设备，其进一步包括：

串叠电路，其具有耦合到所述数字线的第一节点及耦合到所述感测组件的第二节点，所述串叠电路经配置以在读取操作期间施加电压到所述数字线。

7.根据权利要求1所述的设备，其中所述存储器单元包括：

铁电电容器，其经配置以存储极化状态及电介质电荷状态。

8.根据权利要求1所述的设备，其中：

所述感测组件是反相器。

9.根据权利要求1所述的设备，其中：

所述第一锁存器通过从所述感测组件输出的所述信号激活。

10.一种方法，其包括：

在起始对存储器单元的读取操作之后施加时变信号到锁存器；

作为所述读取操作的部分，至少部分基于耦合到所述存储器单元的数字线充电到第一电压电平而激活所述锁存器；及

至少部分基于在激活所述锁存器时存在于所述锁存器处的所述时变信号的值而识别所述存储器单元的逻辑状态。

11.根据权利要求10所述的方法，其进一步包括：

作为所述读取操作的部分，在所述数字线充电到所述第一电压之后使所述存储器单元与所述锁存器隔离。

12.根据权利要求10所述的方法，其中：

所述存储器单元经配置以存储至少三个逻辑状态；及

所述存储器单元的所述经识别逻辑状态选自所述至少三个逻辑状态。

13.根据权利要求12所述的方法，其进一步包括：

至少部分基于对所述存储器单元执行所述读取操作而施加第二时变信号到第二锁存器，所述第二时变信号不同于所述时变信号，所述第二锁存器不同于所述锁存器。

14.根据权利要求13所述的方法，其进一步包括：

至少部分基于耦合到所述存储器单元的所述数字线充电到所述第一电压电平而激活所述第二锁存器，其中识别所述存储器单元的所述逻辑状态至少部分基于在激活所述锁存器及所述第二锁存器时存在于所述锁存器处的所述时变信号及存在于所述第二锁存器处的所述第二时变信号。

15.根据权利要求13所述的方法，其中：

所述第二时变信号的配置至少部分基于所述时变信号的配置，其中所述时变信号及所述第二时变信号协作以定义至少三个逻辑状态。

16.根据权利要求10所述的方法，其进一步包括：

作为所述读取操作的部分，对所述存储器单元的所述数字线充电，其中在开始对所述数字线充电时施加所述时变信号。

17.根据权利要求10所述的方法，其进一步包括：

感测在不同于所述数字线的节点处的第二电压电平，其中至少部分基于所述第二电压电平满足电压阈值而激活所述锁存器。

18.根据权利要求17所述的方法，其进一步包括：

至少部分基于所述第二电压电平满足所述电压阈值而输出信号，其中至少部分基于所述信号而激活所述锁存器。

19.根据权利要求10所述的方法，其进一步包括：

确定所述读取操作的持续时间满足时间阈值，其中识别所述存储器单元的所述逻辑状态至少部分基于所述锁存器在所述持续时间满足所述时间阈值之前未激活。

20.根据权利要求10所述的方法，其中：

所述时变信号的配置至少部分基于所述存储器单元的预期电荷及所述第一电压电平。

21.根据权利要求20所述的方法，其中：

所述时变信号的所述配置至少部分基于所述存储器单元能够存储的逻辑状态的数目。

22.根据权利要求21所述的方法，其中：

所述时变信号的所述配置至少部分基于所述读取操作中所使用的锁存器的数目。

23.根据权利要求10所述的方法，其中：

所述时变信号的所述值在所述时变信号的预定时间间隔内以预定方式改变。

24.一种设备，其包括：

铁电存储器单元，其包括：

选择组件，其与存取线电子通信；

铁电电容器，其耦合到所述选择组件，所述铁电电容器经配置以存储极化状态及电荷状态；及

控制器，其可操作以至少部分基于所述极化状态及所述电荷状态而从一组至少三个逻辑状态识别所述铁电存储器单元的逻辑状态。

25.根据权利要求24所述的设备，其进一步包括：

感测组件，其耦合到所述铁电存储器单元，所述感测组件经配置以至少部分基于电压满足电压阈值而输出信号。

26.根据权利要求24所述的设备，其进一步包括：

至少两个锁存器，其耦合到所述铁电存储器单元，所述至少两个锁存器经配置以至少部分基于接收指示电压满足电压阈值的信号而输出第一时变信号的值及第二时变信号的值。

27.根据权利要求24所述的设备，其进一步包括：

串叠电路，其耦合到数字线，所述串叠电路经配置以在存取操作期间施加第一电压到所述数字线。

28.根据权利要求27所述的设备，其进一步包括：

感测组件，其耦合到所述串叠电路的不同于所述数字线的节点，所述感测组件经配置以检测存在于所述节点上的第二电压，其中所述第二电压是至少部分基于所述数字线的电压电平。

29.根据权利要求28所述的设备，其进一步包括：

第一锁存器，其耦合到所述感测组件的输出，所述第一锁存器经配置以接收指示存在于所述节点上的所述第二电压满足电压阈值的信号。

30.根据权利要求29所述的设备，其进一步包括：

第二锁存器，其耦合到所述感测组件的所述输出，所述第二锁存器经配置以接收所述信号。

31.根据权利要求30所述的设备，其中：

所述控制器耦合到所述第一锁存器及所述第二锁存器的输出；且

所述控制器可操作以至少部分基于从所述第一锁存器接收的第一输出信号及从所述第二锁存器接收的第二输出信号而识别所述铁电存储器单元的所述逻辑状态。

32.根据权利要求30所述的设备，其中：

所述第一锁存器经配置以接收第一时变信号以至少部分指示所述铁电存储器单元的所述逻辑状态；及

所述第二锁存器经配置以接收第二时变信号以至少部分指示所述铁电存储器单元的所述逻辑状态，所述第二时变信号不同于所述第一时变信号。

33.根据权利要求32所述的设备，其中：

所述第一锁存器经配置以至少部分基于接收指示所述第二电压满足所述电压阈值的所述信号而输出所述第一时变信号的值；且

所述第二锁存器经配置以至少部分基于接收指示所述第二电压满足所述电压阈值的所述信号而输出所述第二时变信号的值。

34.根据权利要求24所述的设备，其中：

所述存取线是板线或数字线。

35.根据权利要求24所述的设备，其中：

所述铁电电容器耦合到不同于所述存取线的第二存取线。

36.根据权利要求24所述的设备，其中：

存储于所述铁电电容器上的所述极化状态处于稳定状态中。

37.根据权利要求24所述的设备，其中：

存储于所述铁电电容器上的所述电荷状态处于易失性状态中。

38.一种方法，其包括：

感测铁电存储器单元中的铁电电容器的第一状态；

感测所述铁电电容器的不同于所述第一状态的第二状态；及

至少部分基于所述第一状态及所述第二状态而从至少三个逻辑状态识别所述铁电存储器单元的逻辑状态。

39.根据权利要求38所述的方法，其中：

所述铁电电容器的所述第一状态与所述铁电电容器的极化相关联。

40.根据权利要求38所述的方法，其中：

所述铁电电容器的所述第二状态与存储于所述铁电电容器上的电介质电荷相关联。

41.根据权利要求38所述的方法，其进一步包括：

至少部分基于所述第一状态而识别所述逻辑状态的第一位；及

至少部分基于所述第二状态而识别所述逻辑状态的第二位。

42.根据权利要求38所述的方法，其进一步包括：

至少部分基于不同于数字线的节点的电压电平满足电压阈值而激活至少两个锁存器。

43.根据权利要求42所述的方法，其进一步包括：

施加第一时变信号到所述至少两个锁存器中的一者；及

施加不同于所述第一时变信号的第二时变信号到所述至少两个锁存器中的另一者，

其中至少部分基于在激活所述至少两个锁存器时所述第一时变信号及所述第二时变信号的值而识别所述逻辑状态。

44.根据权利要求38所述的方法，其进一步包括：

识别在存取操作期间数字线的第一电压电平满足电压阈值的持续时间，所述持续时间至少部分基于所述铁电电容器的所述第一状态、所述铁电电容器的所述第二状态及施加到所述数字线的电压。

45.根据权利要求38所述的方法，其进一步包括：

识别不同于数字线的节点的第二电压电平满足电压阈值的持续时间，所述持续时间至少部分基于所述铁电电容器的所述第一状态及所述铁电电容器的所述第二状态。

46.一种方法，其包括：

激活铁电存储器单元的选择组件；

至少部分基于在激活所述选择组件时将电压施加到所述铁电存储器单元而修改所述铁电存储器单元的铁电电容器的第一状态；

撤销激活所述选择组件；及

至少部分基于在将所述电压施加到所述铁电存储器单元时撤销激活所述选择组件而修改所述铁电电容器的第二状态。

47.根据权利要求46所述的方法，其进一步包括：

在耦合到所述铁电存储器单元的板线及数字线经接地或虚拟接地时激活所述选择组件。

48.根据权利要求46所述的方法，其中修改所述铁电电容器的所述第一状态包括：

施加第一电压到所述铁电电容器。

49.根据权利要求48所述的方法，其中施加所述第一电压到所述铁电电容器包括：

施加第二电压到耦合到所述铁电存储器单元的数字线；及

施加第三电压到耦合到所述铁电存储器单元的板线，所述第三电压不同于所述第二电压，其中所述第一电压至少部分基于所述第二电压及所述第三电压。

50.根据权利要求46所述的方法，其中修改所述铁电电容器的所述第二状态包括：

施加第四电压到所述铁电电容器。

51.根据权利要求50所述的方法，其中施加所述第四电压到所述铁电电容器包括：

施加第五电压到耦合到所述铁电存储器单元的数字线，在将所述第五电压施加到所述铁电存储器单元时撤销激活所述选择组件，其中所述选择组件定位于所述铁电电容器与耦合到所述铁电存储器单元的板线之间。

52.根据权利要求50所述的方法，其中施加所述第四电压到所述铁电电容器包括：

施加第六电压到耦合到所述铁电存储器单元的板线，在将所述第六电压施加到所述铁电存储器单元时撤销激活所述选择组件，其中所述选择组件定位于所述铁电电容器与耦合到所述铁电存储器单元的数字线之间。

53.根据权利要求46所述的方法，其中：

所述铁电存储器单元经配置以存储至少部分基于所述铁电电容器的所述第一状态及所述铁电电容器的所述第二状态的至少三个逻辑状态。

54.根据权利要求46所述的方法，其中：

所述第一状态是所述铁电电容器的极化状态；且

所述第二状态是所述铁电电容器的电介质电荷状态。

Images