CN110753622A - 层压件内的集成电气部件 - Google Patents

层压件内的集成电气部件 Download PDF

Info

Publication number
CN110753622A
CN110753622A CN201880039703.1A CN201880039703A CN110753622A CN 110753622 A CN110753622 A CN 110753622A CN 201880039703 A CN201880039703 A CN 201880039703A CN 110753622 A CN110753622 A CN 110753622A
Authority
CN
China
Prior art keywords
layer
paper
electrical component
laminate
paper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880039703.1A
Other languages
English (en)
Other versions
CN110753622B (zh
Inventor
R.J.克拉默
K.F.奥布里恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diller Co
Original Assignee
Diller Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diller Co filed Critical Diller Co
Publication of CN110753622A publication Critical patent/CN110753622A/zh
Application granted granted Critical
Publication of CN110753622B publication Critical patent/CN110753622B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B29/00—Layered products comprising a layer of paper or cardboard
    • B32B29/002—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B29/00—Layered products comprising a layer of paper or cardboard
    • B32B29/002—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B29/005—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material next to another layer of paper or cardboard layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0386—Paper sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/26—All layers being made of paper or paperboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/12—Coating on the layer surface on paper layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/028—Paper layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/402—Coloured
    • B32B2307/4023—Coloured on the layer surface, e.g. ink
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2451/00—Decorative or ornamental articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

公开了一种层压件，其具有设置在该层压件内的集成电气部件。该层压件包括：第一纸层，其具有穿过该第一纸层的至少第一通路和第二通路；包括导电材料的第一导电层，该第一导电层设置在第一纸层的一部分上；包括导电材料的第二导电层，该第二导电层设置在第一纸层的另一个部分上；电气部件，其设置在第一导电层和第二导电层上；以及绝缘层，其设置在电气部件上。第一纸层和绝缘层封装第一导电层、第二导电层和电气部件。第一通路和第二通路分别与第一导电层和电气部件的第一端子电气接触以及与第二导电层和电气部件的第二端子电气接触。

Description

层压件内的集成电气部件
技术领域
无。
背景技术
装饰层压件已在商业和住宅两种应用中用作铺面材料多年，其中合意的美学效果结合期望的功能行为（诸如，优异的耐磨性、耐热性和耐污性、清洁性和成本）是优选的。历史上典型的应用包括家具、厨房工作台面、桌面、店面装饰、浴室梳妆台、橱柜、墙板、办公室隔板等。
层压件由于其期望的品质（例如，优异的耐磨性、耐热性和耐污染性、清洁性和成本）组合而在许多情况下可用作铺面材料，包括可用作装饰性表面。层压件表面包括离散的层，诸如被压制以形成层压件的树脂浸渍的牛皮纸层。一种常规的装饰层压件通过以下方式制成：将三张牛皮纸（例如，三张苯酚甲醛树脂浸渍的牛皮纸）、干燥的装饰纸（例如，印刷片材）和一张经处理的贴面纸（例如，三聚氰胺甲醛树脂浸渍的薄页纸或丙烯酸树脂浸渍的薄页纸）一个堆叠在另一个顶部上，并且然后利用热和压力将它们结合在一起。
高压层压工艺（HPL）是不可逆的热工艺，其中，树脂浸渍的多张牛皮纸在相对高的热和压力水平（诸如，大于或等于125°C的温度以及至少5兆帕（MPa）的压力）下经历同时进行的压制和加热工艺，通常历时30至50分钟的压制周期。HPL工艺与低压层压工艺（LPL）形成对比，后者在小于5.0 MPa（通常在2至3 MPa之间）的压力下进行。
发明内容
提供本发明内容来以简化形式介绍精选的概念，下文在具体实施方式中进一步描述这些概念。本发明内容既不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。
公开了一种层压件，其具有嵌入该层压件内的集成电气部件（例如，电容器、电阻器、晶体管、集成电路等），该层压件包括：第一纸层，其具有穿过该第一纸层的至少第一通路和第二通路；包括导电材料的第一导电层，该第一导电层设置在第一纸层的一部分上；包括导电材料的第二导电层，该第二导电层设置在第一纸层的另一个部分上；设置在第一导电层和第二导电层上的电气部件，该电气部件具有至少第一电气端子和第二电气端子；绝缘层，其设置在电气部件上，其中，第一纸层和绝缘层将第一导电层、第二导电层和电气部件封装在层压件内，其中，第一通路和第二通路在其中包括导电材料，第一导电层电气联接到第一通路和第一电气端子，第二导电层电气联接到第二通路和第二电气端子。
公开了一种用于制造层压件的方法，该层压件具有嵌入该层压件内的集成电气部件（例如，电容器、电阻器、晶体管、集成电路等），所述方法包括：形成穿过第一纸层的至少第一通孔和第二通孔；将第一导电层设置在第一纸层的一部分上，其中，该第一导电层包括导电材料；将第二导电层设置在第一纸层的另一个部分上，其中，该第二导电层包括导电材料；将电气部件设置在第一导电层和第二导电层上，该电气部件具有至少第一电气端子和第二电气端子；用导电材料填充第一通孔和第二通孔；将绝缘层设置在电气部件上；以及根据层压工艺压缩第一纸层、第一导电层和第二导电层、电气部件以及绝缘层，从而在第一通孔和第二通孔中形成第一通路和第二通路并将电气部件封装在层压件内，该第一通路将第一导电层电气联接到第一电气端子并且将第二导电层电气联接到第二电气端子。
附图说明
图1是集成到工作台面中的层压件铺面材料的示例的示意图，该层压件铺面材料具有设置在层压件内的多个层上的电致发光元件；
图2示出了层压件的示例，该层压件具有在层压件内的集成电气部件；
图3一般图示了用于使用掩模技术在层压件中的层之间形成电气通路的示例操作；
图4一般图示了用于使用孔切割技术在层压件中的层之间形成电气通路的示例操作；
图5示出了用于制造层压件的流程图，该层压件具有设置在层压件内的多个层上的集成电气部件；
图6示出了层压件的示例，该层压件具有设置在层压件内的多个层上的一个或多个集成电气部件；
图7示出了层压件的示例，该层压件具有设置在层压件内的多个层上的一个或多个集成电气部件。
具体实施方式
公开了一种层压件，其具有嵌入该层压件内的集成电气部件（例如，电容器、电阻器、晶体管、集成电路等），该层压件包括：第一纸层，其具有穿过该第一纸层的至少第一通路和第二通路；包括导电材料的第一导电层，该第一导电层设置在第一纸层的一部分上；包括导电材料的第二导电层，该第二导电层设置在第一纸层的另一个部分上；设置在第一导电层和第二导电层上的电气部件，该电气部件具有至少第一电气端子和第二电气端子；以及绝缘层，其设置在电气部件上。在实施例中，第一纸层和绝缘层可将第一导电层、第二导电层和电气部件封装在层压件内。第一通路和第二通路在其中包括导电材料。第一导电层可电气联接到第一通路和第一电气端子，并且第二导电层可电气联接到第二通路和第二电气端子，第一通路与第一导电层和第一电气端子电气接触，并且第二通路与第二导电层和第二电气端子电气接触。在某些实施例中，绝缘层可包括装饰层。例如，绝缘层可包括树脂浸渍的装饰层。作为另一个示例，绝缘层可包括经处理的贴面纸层。当绝缘层包括经处理的贴面纸层时，层压件还可包括在经处理的贴面纸层与第二纸层之间的干燥的或未处理的装饰纸（也称为印刷片材）。当然，例如当包括未处理的牛皮纸层时，层压件还可包括胶膜层，如下文进一步描述的。
一般地，如本文中所使用，“装饰层”是（最终已组装的）层压件中的可见外层。装饰层可具有装饰色彩和/或设计。当然，如上文所提到的，贴面层可设置在装饰层上方，条件是装饰层通过贴面层至少部分可见。
设置在不同纸层（例如，树脂浸渍的纸层）上且包括嵌入的电气部件的层压件铺面材料具有特别有用的特性，包括：通过在层压件的不同层上提供附加的电气部件和导电材料来以空间有效的方式添加更多电气部件的能力；良好的热耗散性质，这是由于：层压件内部缺乏绝缘空气，并且在用于制备树脂浸渍的纸层的树脂配方中任选地使用具有高传热系数的填料（例如，陶瓷，诸如氮化铝、氧化铝、氮化硼及其组合），使得增强了远离电气部件的传热，从而有效地将层压件铺面材料变成高效的散热器并促进电气元件的利用；用于提供电气部件的导电材料即使在经历了HPL工艺之后，也具有出乎意料和令人惊讶的导电性；大大提高了耐用性，防止了晶须形成，使电路具有防水性、防尘/抗沙性，适度的柔韧性，并且能够集成到几乎任何表面（例如，工作台面、墙壁、一件家具、门、窗框、车辆内部等）中。树脂浸渍的纸层还为电气部件提供了耐用的外壳。
电气部件可设置在第一导电层和第二导电层上。第一导电层和第二导电层各自包括设置到第一纸层（例如，牛皮纸）上的导电材料（例如，导电墨），该第一纸层具有至少第一通孔和第二通孔，所述第一通孔和第二通孔被切割穿过该纸层以用于通过用导电材料填充第一通孔和第二通孔来电气联接电气部件。将导电材料设置（例如，印刷）到第一纸层和可被包括在层压件中的其他纸层的两个不同部分上允许纸纤维用作电气部件的增强物，从而防止电气部件由于因各种环境条件所引起的收缩或膨胀而破裂。使用层压工艺将层压件的各层堆叠，从而将电气部件封装在离散的纸层之间。尽管可使用低压层压来制备根据本公开的层压件，但是包括再冷却阶段的高压层压工艺（在本文中称为“高压层压”）是优选的。
如本文中所描述，通过将用于电气部件的导电材料提供在第一纸层上并将绝缘层设置在导电材料上方来“封装”或基本上保护电气部件，使得电气元件至少部分地通过上覆层得到保护或与环境大气隔绝。
已发现，当层压件在高压层压工艺中暴露于热和压力时，大大降低了电气部件破裂或分层的风险。高压层压工艺允许电气部件与具有改进的轨道致密化的导电轨道（track）电气联接，与通过其他常规制造技术相比，这实现了令人惊讶地高的电导率。高压层压工艺允许准确控制温度和压力（例如，加热和冷却周期）以便控制层的尺寸变化率，并且令人惊讶地导致层压工艺中使用的导电材料的电导率增强。
本公开的各种实施例是用于制备这种层压件的方法，这种层压件具有嵌入层压件内的电气部件。所述方法包括：形成穿过第一纸层的至少第一通孔和第二通孔；将第一导电层（例如，导电材料）设置（例如，喷墨印刷、柔性版印刷、凹版印刷、丝网印刷、挤出印刷等）在第一纸层的一部分上；将第二导电层（例如，导电材料）设置（例如，喷墨印刷、凹版印刷、丝网印刷）在第一纸层的另一个部分上；将电气部件设置在第一导电层和第二导电层上；用导电材料填充第一通路和第二通路；将绝缘层设置在电气部件上；以及根据层压工艺压缩第一纸层、第一导电层和第二导电层、电气部件、绝缘层以及所填充的第一通路和第二通路，从而将电气部件封装在层压件内。第一通路和第二通路可在选定的位置处设置有导电材料，使得第一导电层可电气联接到第一通路和电气部件的第一电气端子，第二导电层可电气联接到第二通路和电气部件的第二电气端子，第一通路与第一导电层和第一电气端子电气接触，并且第二通路与第二导电层和第二电气端子电气接触。确定选定的位置的因素可包括高效的布局设计、避免使电气部件短路等。通过使层压件经受高压层压工艺，可将层压件的各层堆叠，从而将电气部件和导电材料封装在第一纸层与绝缘层之间，这令人惊讶地导致有利地增强电气部件、导电材料的致密化和出色的电导率。应注意，可将相同的导电材料用于电气部件和通路，但是也可使用不同的导电材料。
在一个优选实施例中，一种制造层压表面材料的方法包括：提供至少第一未处理的牛皮纸层、胶膜层和绝缘层；将第一导电层和第二导电层设置在第一未处理的牛皮纸层的不同部分上；将电气部件设置在第一导电层和第二导电层上；布置包括至少第一未处理的牛皮纸层、胶膜层和绝缘层的堆叠，使得绝缘层设置在胶膜层上方；根据层压工艺压缩该堆叠。通常，该堆叠包括设置在第一未处理的牛皮纸层下面的附加胶膜层，以便在层压工艺期间允许足够量的树脂浸透层压件，从而以便向最终形成的层压件提供足够的机械强度。通过将第一导电层和第二导电层提供在未处理的牛皮纸上，与当将第一导电层和第二导电层设置在树脂浸渍的纸层上相比，可以实现形成在堆叠中的孔的显著改进的对准。如本文中所使用的胶膜层是这样的层，即它具有足够量的热固性树脂以浸透邻近的未处理的纸层（例如，装饰层或牛皮纸层）。通常，胶膜层将包括具有按重量计在30％至80％之间的热固性树脂的纸层。优选地，胶膜的热固性树脂包括苯酚甲醛树脂。
因此，优选的层压表面材料包括堆叠，该堆叠包括至少第一未处理的牛皮纸层、胶膜层和绝缘层，使得绝缘层设置在胶膜层上方；第一导电层和第二导电层设置在第一未处理的牛皮纸层的不同部分上；电气部件设置在第一导电层和第二导电层上。通常，该堆叠包括设置在第一未处理的牛皮纸层下面的附加胶膜层，以便在层压工艺期间允许足够量的树脂浸透层压件，以便向最终形成的层压件提供足够的机械强度。
适合在根据本公开的各种实施例中使用的导电材料包括可以设置在第一纸层和可被包括作为层压件的一部分的其他纸层（诸如，树脂浸渍的纸）上并且可电气导电的任何材料。在一些实施例中，导电材料的组合物包括：（i）颗粒状导电材料；（ii）粘结剂；以及任选地（iii）微晶纤维素组分。
颗粒状导电材料可包括金属、合金、导电碳（例如，碳的导电同素异形体石墨）、导电聚合物（例如，聚吡咯）、导电金属化聚合物（例如，金属化聚对苯二甲酸乙二酯）及其组合中的任一者。在优选方面中，颗粒状导电材料包括银和/或银合金。可设置成将导电材料提供在纸层上并因此适合在本公开的各种实施例中使用的导电墨组合物通常在可包括其他聚合物、溶剂和添加剂的载体介质中包括颗粒，所述颗粒包括金属、金属合金、导电碳或其他导电材料（诸如，聚合物）。可使用各种已知的方法（诸如，喷墨印刷、丝网印刷、柔性版印刷、凹版印刷或挤出印刷）来将导电墨组合物设置在基板上。
适合提供颗粒状导电材料的导电墨组合物的一个实施例是包括以下各者的导电墨组合物：（i）颗粒状导电材料；（ii）载液；（(iii）聚合物粘结剂；以及（iv）微晶纤维素组分。适合提供颗粒状导电材料的导电墨组合物的另一个实施例是包括以下各者的导电墨组合物：（i）颗粒状导电材料；（ii）载液；（(iii）聚合物粘结剂；以及（iv）微晶纤维素组分；其中，颗粒状导电材料包括选自包括银和银合金的组的组分；并且其中，微晶纤维素组分基于组合物以按重量计从约0.05％至约10％的量存在，并且具有从约20至约100 μm的平均粒度。在本公开的某些实施例中，微晶纤维素组分可包括具有不同平均粒度的两种或更多种微晶纤维素。如上所述，设置方法（诸如，喷墨印刷、柔性版印刷、凹版印刷、丝网印刷和挤出印刷）可将导电材料设置到纸层（诸如，牛皮纸和贴面纸）上，但是取决于纸的类型，导电材料可穿透或可不完全穿透纸。
如果使用牛皮纸（即，在50至400 GSM（或g/m2）之间的未漂白纸）并将导电墨组合物设置在其上，则导电材料可穿透牛皮纸的一半，而如果使用具有不到牛皮纸的一半纸张定量的贴面纸（即，在10至50 GSM之间的漂白纸）并将导电墨组合物设置在其上，则导电材料将通常完全穿透贴面纸。因而，为了将提供在牛皮纸的不同层上的导电材料联接在一起，可以至少穿过牛皮纸的一半切割出孔口，使得设置在牛皮纸的顶表面上的导电材料穿透第一牛皮纸的一半以形成通路并与提供在位于第一牛皮纸层下面的第二牛皮纸层的顶表面上的相同类型或不同类型的导电材料建立电气连接。由于所设置的导电材料可完全穿透贴面纸，因此不必在贴面纸中切割出孔口来形成通路并将设置在第一贴面纸层的顶表面上的导电材料联接到设置在位于其下面的第二纸层的顶表面上的相同类型或不同类型的导电材料。一旦设置，导电材料就可经受涉及在升高的温度和压力下压制的高压层压工艺。
在本公开的各种实施例中，上文所描述的导电材料可以以某种图案设置在第一纸层和其他纸层上。合适的图案包括但不限于：连续且曲折的线、螺旋、圆、椭圆、多面体形状（诸如，矩形、正方形、六边形、八边形）、螺旋角、锯齿波及其组合。优选地，导电材料可以以提供相对大量导电材料的图案设置在纸层上，同时保持导电路径的邻近部分之间的间隙。导电材料的任何线性部分的横截面积在电阻将被最小化的情况下可为重要的，因为任何导电轨道的总电阻是每平方比电阻（与横截面积有关）和轨道长度的乘积。换句话说，如本领域技术人员所理解的，较大的横截面积导致较低的总轨道电阻，较低的总轨道阻力导致针对类似电流水平的较低的电阻加热。
可优选的是，优化轨道竖直厚度、横截面积和间距（即，设置在纸层上的导电材料的两个邻近的线性部分或轨道之间的距离）之间的关系，该间距应控制为尽可能小，同时确保这两个邻近的线性部分不碰触。同样重要的是注意，高压层压工艺的压缩步骤中所涉及的压力减小了导电轨道的竖直厚度。对总电阻的总体影响可不同，因为压缩可通过减小横截面积来增加导电材料的比电阻，同时还增加导电材料内的导电颗粒之间的导电接触，因此降低了电阻。因此，各种因素均影响总电阻。优选地，考虑一个或多个这种因素以努力减小总电阻，并因此减少热量产生。
根据本公开的各种实施例的层压件可包括一个或多个电气接触焊盘，所述电气接触焊盘允许建立从层压件的外部到通路的电气连接。在其中层压件包括连接在一起的相同或不同的导电材料的各种实施例中，如本文中所描述，层压件可包括：电气接触焊盘，其联接到通路，从而提供用于与第一导电材料的第一末端进行电气连接的位点；以及第二电气接触焊盘，其联接到第二通路，从而提供用于与第二导电材料的第二末端进行电气连接的位点。层压件还可联接到在层压件的外部上连接到电气接触焊盘的一个或多个部件，所述（一个或多个）部件被构造成接受来自电源的AC或脉冲DC电压输入，使得向所述（一种或多种）导电材料提供电流。这种部件可包括但不限于用于AC和DC插头的各种插座、以及用于硬接线AC或DC输入的接线盒等。还可通过使用各种结构将任何导电材料联接到电气接触焊盘来建立与通路的电气接触，所述结构包括但不限于金属凸片（tab）、螺钉、插脚、圆柱形插座、弹簧加载引脚等。附加地，通过钎焊或使用导电粘合剂将外部部件或导体贴附到电气接触焊盘，可以确立建立永久电气接触的方法。
层压件的纸层可用树脂浸渍，使得当在层压工艺中堆叠和压缩时，这些纸层可以被固化或交联。树脂可以是热固性树脂，使得可以压缩并加热处于堆叠关系的纸层以固化热固性树脂。在本公开的各种实施例中使用的特定的合适树脂可取决于树脂浸渍的纸层是否为外部保护层（例如，绝缘层）或内部芯层（例如，经处理的牛皮纸层）或层压件铺面材料的基础层（例如，经处理的牛皮纸层）而不同。一般地，树脂浸渍的纸层用任何合适的热固性树脂浸渍，该热固性树脂包括但不限于丙烯酸树脂、聚酯、聚氨酯、酚类（phenolics）、苯酚甲醛、脲醛、氨基塑料、三聚氰胺、三聚氰胺甲醛、邻苯二甲酸二烯丙酯、环氧化物、聚酰亚胺、氰酸酯和聚氰脲酸酯、或共聚物、三元共聚物或其组合。苯酚甲醛对于浸渍牛皮纸来说一般是优选的，并且丙烯酸树脂或三聚氰胺甲醛对于浸渍贴面纸来说一般是优选的。如本公开中所使用，绝缘层可以是半透明层。半透明层意指允许至少一些光从其穿过的任何层。换句话说，部分不透明的层被包括作为半透明层。
在一些实施方式中，作为芯层的树脂浸渍的纸层用酚类树脂和/或环氧树脂（诸如例如，苯酚甲醛树脂）浸渍。可以以足以将受控量的树脂施加到纸的任何合适的方式来实施用树脂浸渍纸层，所述方式包括但不限于丝网印刷、旋转丝网印刷、浸渍和挤压、浸渍和刮擦、逆辊涂布、迈尔棒、幕式淋涂、槽染和凹版印刷辊。相对于如以烘箱干燥为基准测量的纸层的重量，所施加的树脂的重量百分比可在约5％至75％的范围内，其中优选的树脂含量百分数（相对于最终重量确定）为约15％至45％。由于浸渍步骤中使用的树脂通常是水基或溶剂基溶液，因此常见的是在层压工艺中包括纸干燥阶段以减少纸溶剂负荷。在本公开的各种实施例中，浸渍纸中的残留溶剂的重量百分数水平可为2.5％至1.5％，其中典型的水平为约5％。如本文中所使用，固化可以既指代热固性树脂在其不可逆凝结（setting）的意义上的固化，或指代其他聚合物利用单独的交联剂或通过各种形式的能量的交联，或者指代当层压件铺面材料处于其压缩形式时固定树脂使得导电材被料封装并且在正常操作期间将依然如此的任何手段。
根据本公开的各种实施例可用于树脂浸渍的纸层中的合适的纸包括但不限于：基于纤维素纤维、合成纺织纤维或无纺纤维、或/和微纤维或/和纳米纤维、纤维素或/和合成纤维的混合物的纸；或/和基于矿物纤维的纸；或/和基于玻璃纤维的纸，以上各者是涂布的或非涂布的、预浸渍的或非预浸渍的，它们可一般用于生产层压件。在本公开的各种实施例中，适合在树脂浸渍的纸层中使用的纸具有以下性质中的至少一种性质：根据国际标准DINISO 3781的测试方法，沿机器方向的最小湿强度为1400 cN/30 mm；根据国际标准DIN ISO8787的测试方法，沿机器方向的克列姆吸收范围（毛细管上升）为30至90 mm/10 min，其中优选的吸收率为45 mm/10 min；根据国际标准Din ISO 2144的测试方法取决于所使用的纸的固有性质，灰分含量为0至50％；根据国际标准DIN ISO 536的测试方法，在2％至8％的水分含量范围下，纸张定量范围为10到400 GSM；根据国际标准DIN ISO 6588的测试方法，pH值（在热提取物上）在约4至9之间。在本发明的各种实施例中，可使用包括至少一部分再循环材料的纸。
在根据本公开的制造铺面材料的方法的各种优选实施例中，可采用高压层压工艺。根据这种各种优选实施例，多个层以堆叠的关系定位在两个压制板之间，所述多个层包括纸层和根据先前所描述的实施例中的任一项的电气部件的层两者。在这种高压层压工艺中，然后将这些板压制到至少5 MPa的比压。然后，将温度升高超过125℃，通常升高到约140℃。然后，将这些板保持在升高的压力和温度下历时适合将树脂固化的一段时间。然后，可将温度降低到40°C，同时保持升高的压力。在压力下的典型循环时间在约25分钟与约50分钟之间。在达到40°C的温度时，可将这些板上的压力减小到零表压。尽管重要的是要在通过居间层中的孔口在邻近的导电材料之间建立导电连接的情况下要注意确保堆叠层的对准，但是这些层不需要另外以完美的边对边对准的方式放置，因为可实施压制后修整以使最终的铺面材料成形。
尽管通常使用树脂浸渍的层来制备包括设置在根据本公开的层压件的离散层上的电气元件的层压件，但是替代地，在其上具有压敏性粘合剂的纸层可以用压敏性粘合剂以面对关系压缩以形成相当的层压件结构。在这种工艺中，类似于本文参考图3所描述的过程，可以在其中在最终层压件产品中期望通路的任何位置处施加掩模，以促进通路形成。
图1是电气功能系统100的示例的示意图，该电气功能系统包括集成到工作台面102中的层压件铺面材料106，该层压件铺面材料具有在多个层上的嵌入的电气部件。其他类型的表面也可用层压件铺面材料106覆盖（例如，墙壁、门、窗户、一件家具、车辆内部等）。层压件铺面材料106可包括上文所描述的导电材料，该导电材料设置为电气导电轨道以与层压件铺面材料106内的嵌入的电气部件电气联接。在实施方式中，导电材料可不设置贯穿由层压件铺面材料覆盖的整个区域（例如，整个工作台面102），而是仅位于层压件铺面材料的一部分中，诸如位于所标记的指定区域118中。
泡状框104图示了示例层压件的横截面图，该层压件包括设置在层压件的不同层上的电气部件。在实施方式中，导电材料（例如，导电墨）以导电板的形状设置在基板的纸层上。贯穿本公开，对导电材料或墨的提及应理解为除了在导电材料或墨已干燥之后留下的导电颗粒之外还包括导电材料或墨本身。
泡状框104中一般图示了形成层压件铺面材料的若干个层以容纳电气部件。在泡状框104的横截面图中，沿着横截面可见纸层112、任选的附加纸层114、116、任选的装饰纸层110和绝缘层108。纸层112至116各自图示了穿过每个层的至少第一通孔和第二通孔。在实施方式中，导电材料可设置在构成层压件铺面材料106的一个或多个层112至116上。应理解，贯穿本申请，一旦导电材料被包括在通路中并且执行在导电元件之间建立电气接触的层压工艺，通孔就替代地被称为通路。在这种横截面图中，嵌入层压件铺面材料的层112至116中的集成电气部件可沿着线L线性地延伸，或者可沿垂直于线L的方向延伸，在这种情况下，导电材料或电气部件的层在横截面图中将显得更短，因为仅导电轨道的宽度而不是长度将是可见的。
在使用中，表面102可配备有电子装置，诸如用以提供AC或脉冲DC电压使得向导电材料和集成电子部件提供电流的电源。电子装置可电气连接到设置在层112至116中的（一种或多种）导电材料或电气连接到集成电子部件，以提供电压。在至少一个实施方式中，电子装置可被物理地封闭在表面102下方的结构中，并且经由表面102向用户显示用户界面控件（例如，嵌入表面102中的LED灯、安装在表面102中的控制面板等）。
图2示出了层压件铺面材料106的示例，该层压件铺面材料具有设置在层压件内的集成电气部件，如层压件200中所示。具体地，如行202中所示，层压件200包括纸层112（例如，牛皮纸）和绝缘层108，如图1中所描述的，在其间将设置导电层（例如，第一导电层、第二导电层）和电气部件。纸层112可用树脂（诸如，酚类树脂）浸渍。绝缘层108可以是未处理的（例如，薄页纸或未用三聚氰胺树脂处理的任何合适的纸）、经处理的贴面（例如，用三聚氰胺树脂处理的纸）、透明塑料膜、玻璃、提供在装饰纸层上的膜、或者堆叠在一起的上述各者中的两者或更多者。可通过各种方法设置第一导电层和第二导电层，诸如喷墨印刷、丝网印刷、柔性版印刷或凹版印刷、挤出印刷和三维印刷。层压件200还可根据需要包括附加纸层114、116（例如，牛皮纸）和装饰纸层110（例如，印刷片材）。附加纸层114、116可用树脂（诸如，酚类树脂）浸渍，并且装饰纸层110可以是未处理的，且因此是干燥的。
如行204中所示，纸层112至114中的任何一者或多者均可包括可穿过整个纸层形成或切割的孔或通路。例如，纸层112包括通孔212、218。如果层压件200需要附加纸层，则附加纸层114、116分别包括通孔210、216和通孔208、214。所描述的通孔可诸如通过机械装置或激光切割穿过或打孔穿过而形成，使得在将纸层堆叠在彼此的顶部上时，这些通路彼此横贯。例如，当将行204中的纸层112至116堆叠在彼此的顶部上时，通孔208、210和212彼此竖直地对准，并且通路214、216和218彼此竖直地对准。因而，一个纸层的通路可与另一个纸层的通路竖直地对准。
如行206中所示，导电材料可设置在纸层112的一部分上以形成第一导电层220。类似地，导电材料可设置在纸层112的另一个部分上以形成第二导电层222。在本公开的各种实施例中，一种或多种导电材料可设置在一个或多个纸层的任一侧或两侧上。这些导电材料可以以任何形状、尺寸设置，并且甚至可形成美学设计的轮廓。适合在根据层压件200的各种实施例中使用的导电材料包括可以设置在纸（特别是树脂浸渍的纸）上并且可电气导电的任何材料。合适的导电材料包括金属、合金和导电墨。导电墨可从许多来源商购获得，并且可以使用许多种已知的方法制备。适合在本公开的各种优选实施例中使用的特别优选的导电墨包括银和/或导电碳颗粒。
如行224中所示，电气部件226可设置（例如，设置）在第一导电层220和第二导电层222上。具体地，电气部件226的第一端子228可电气联接到第一导电层220，并且电气部件226的第二端子230可电气联接到第二导电层222。通过用导电材料填充通孔212、218，第一导电层220可电气联接到通路212和电气部件226的第一端子228，因为通路212与设置在纸层112上的第一导电层220电气接触。类似地，第二导电层222可电气联接到通路218和电气部件226的第二端子230，因为通路218与设置在纸层112上的第二导电层222电气接触。尽管示出了二端子电气部件226，但是可设想，电气部件226可具有更少或附加的端子。例如，如果电气部件226具有三个端子，则第三端子可电气联接到第三导电层，该第三导电层可电气联接到第三通路，使得第三导电层可不同于第一导电层220和第二导电层222，并且使得第三通路可不同于通路212、218。下文参考图6和图7描述这种三端子电气部件。
用于填充通孔212和218的导电材料可与设置在纸层112上以形成第一导电层220和第二导电层222的导电材料相同或不同。如果附加纸层114、116设置在纸层112的与第一导电层220和第二导电层222相对的一侧上，则导电材料可填充通孔208、210并且通过通路212电气联接到第一导电层220。类似地，导电材料可填充通孔214、216，并且通过通路218电气联接到第二导电层222。如果需要，则装饰纸层110可设置在电气部件与绝缘层108之间。
纸层112和绝缘层108将第一导电层220、第二导电层222和电气部件226封装在层压件200内。具体地，在上文所描述的各层经历了高压层压工艺之后，可浸渍在纸层112中的树脂将第一导电层220、第二导电层222和电气部件226固结成连续的树脂结构，从而形成层压件232。
图3图示了用于使用掩模技术在层压件中的纸层之间形成电气通路（诸如，图2的通路212、218）的示例操作300。在操作302处，可用一张未处理的牛皮纸314（例如，图2的纸层112）来制备用于包括电气部件的层压件的纸层，并且在未处理的纸张314的一侧上在通过纸314的期望的电气连接位置处用可移除的掩模316部分地覆盖该纸层。
树脂处理操作304用树脂浸渍牛皮纸314以形成经树脂处理的纸322。掩模316在树脂处理操作304期间保护经树脂处理的牛皮纸322的一部分324，并且该部分324未用树脂浸渍。移除操作306将掩模316移除，从而暴露经树脂处理的牛皮纸322的未处理区域324。
设置操作308将导电材料（例如，第一导电材料318）设置到经树脂处理的牛皮纸322的未处理区域324上。该导电材料浸透未处理区域324，但不浸透牛皮纸314的经树脂处理的区域，从而允许通过纸314实现电导率。
图4图示了用于使用孔切割技术在层压件中的层之间形成电气通路的示例操作400。孔形成操作400在层压件的层中形成通孔。例如，孔形成操作400可在层406中形成通孔408、412。参考图2，通路408、412可分别是通路212、218。层402可以是绝缘层108，层404可以是装饰纸层110，并且层406可以是纸层112。设置在层406上的材料410可以是导电材料以形成第一导电层220。设置在层406上的材料414可以是导电材料以形成第二导电层222。一旦执行层压工艺，导电材料就可填充通孔408以电气联接到材料410。类似地，一旦执行层压工艺，导电材料就可填充通路412以电气联接到材料414。
图5示出了根据一个实施例的用于制造层压件的流程图，该层压件具有设置在层压件内的集成电气部件。方法500可全部或部分地通过切割、设置和（一个或多个）高压层压工艺系统来实施，所述高压层压工艺系统由存储在（一个或多个）非暂时性计算机可读介质上的一个或多个处理器、传感器和/或计算机可执行指令来实施。
方法500可通过形成穿过第一纸层的第一通孔和第二通孔开始（框502）。参考图2，方法500可形成可穿过整个纸层形成或切割的孔或通路。例如，方法500可形成穿过纸层112的通孔212、218。如果层压件200需要附加纸层，则方法500可分别在附加纸层114、116上形成通孔210、216和通路208、214。所描述的通路可诸如通过机械装置或激光切割穿过或打孔穿过而形成，使得在将纸层堆叠在彼此的顶部上时，这些通路彼此横贯。例如，当将行204中的纸层112至116堆叠在彼此的顶部上时，通孔208、210和212彼此竖直地对准，并且通孔与214、216和218竖直地对准。因而，一个纸层的通路可与另一个纸层的通路竖直地对准。
方法500通过将第一导电层设置在第一纸层的一部分上而继续进行，所述第一导电层包括导电材料（框504）。参考图2，方法500可将导电材料设置在纸层112的一部分上以形成第一导电层220。在该步骤中，通常也填充第一通孔。类似地，方法500通过将第二导电层设置在第一纸层的另一个部分上而继续进行，该第二导电层包括导电材料（框506）。在该步骤中，可以填充第二通孔。在框504和506中，参考图2，方法500可将导电材料设置在纸层112的一部分上以形成第一导电层220，并且将导电材料设置在纸层112的另一个部分上以形成第二导电层222。这些导电材料可以以任何形状、尺寸设置，并且甚至可形成美学设计的轮廓。设置导电材料可涉及将导电材料设置在一个或多个通孔的顶部上以及设置到一个或多个通孔中。适合使用的导电材料包括可以设置在纸（特别是树脂浸渍的纸）上并且可电气导电的任何材料。合适的导电材料包括金属、合金和导电墨。导电墨可从许多来源商购获得，并且可以使用许多种已知的方法制备。适合在本公开的各种优选实施例中使用的特别优选的导电墨包括银和/或导电碳颗粒。方法500可将附加纸层114、116设置在纸层112的与第一导电层220和第二导电层222相对的一侧上。替代地，附加纸层114、116可设置在纸层112的与第一导电层220和第二导电层222相同的一侧上。
方法500通过将电气部件设置（例如，表面安装、用粘合剂贴附、无粘合剂贴附）在第一导电层和第二导电层上而继续进行，该电气部件具有第一电气端子和第二电气端子（框508）。参考图2，方法500可将电气部件226设置在第一导电层220和第二导电层222上。由于设置步骤，电气部件226的第一端子228可电气联接到第一导电层220，并且电气部件226的第二端子230可电气联接到第二导电层222。
方法500通过用导电材料填充第一通孔和第二通孔（框510）而继续进行。参考图2，通过用导电材料填充通路212、218，第一导电层220可电气联接到通路212和电气部件226的第一端子228，因为在执行层压工艺之后通路212与设置在纸层112上的第一导电层220电气接触。类似地，第二导电层222可电气联接到通路218和电气部件226的第二端子230，因为在形成层压工艺之后通路218与设置在纸层112上的第二导电层222电气接触。用于填充通孔212和218的导电材料可与设置在纸层112上以形成第一导电层220和第二导电层222的导电材料相同或不同。
方法500通过将绝缘层设置在电气部件上（框512）而继续进行。参考图2，纸层112和绝缘层108将第一导电层220、第二导电层222和电气部件226封装在层压件200内。具体地，在上文所描述的各层经历了高压层压工艺之后，可已浸渍纸层112的树脂将第一导电层220、第二导电层222和电气部件226固结成连续的树脂结构，从而形成层压件232。最后，方法500通过以下步骤而继续进行：根据层压工艺压缩第一纸层、设置的第一导电层和第二导电层、设置的电气部件、设置的绝缘层以及填充的第一通路和第二通路，从而将第一纸层、第一导电层、第二导电层和电气部件封装在层压件内（框514）。
通过使用通路，所公开的层压件有利地利用不同的层来将集成电气部件设置在层压件200内。另外，因为纸层112和绝缘层108将第一导电层220、第二导电层222和电气部件226封装在层压件200内，因此在层压件200的使用期间可保护集成电气部件。
除了上文所列出的优点之外，可以通过对层压件200的附加的结构修改来实现另外的优点。例如，为了将第一导电层220、第二导电层222和电气部件226封装成连续的树脂结构，而不是用树脂材料浸渍纸层112，用树脂材料浸渍的胶膜层可设置在未处理的纸层112与绝缘层108之间。类似地，如果需要装饰纸层110，则用树脂材料浸渍的胶膜层可设置在纸层112与装饰纸层110之间。在经历高压层压工艺之后，来自胶膜层的树脂材料可以浸透未处理的纸（诸如，未处理的纸层112、未处理的装饰纸层110和绝缘层108），以将第一导电层220、第二导电层222和电气部件226封装成连续的树脂结构。
尽管如所图示的层压件200包括纸层112和任选的纸层114、116、任选的装饰纸层110和绝缘层108，但是应理解，本公开不限于所示的精确构型。例如，可将附加纸层堆叠在任选的纸层116下面。这种附加纸层可提供用于设置附加电气部件以及与层压件结构内的电气部件226进行任何互连的空间。
例如，图6示出了根据一个实施例的层压件600的示例，该层压件具有在层压件内的一个或多个集成电气部件。层压件600可包括晶体管618、电阻器630、集成电路636、电容器644、集成在层压件600内的任何其他合适的电气部件、或其任何组合中的一者或多者。因而，电气部件可具有任何数量的电气端子。如图所示的层压件600不需要待用树脂材料浸渍纸层606（例如，纸层606.1、606.2、606.3和/或606.4）。相反，为了封装上述电气部件中的每一者，用树脂材料浸渍的胶膜层616（例如616.1、616.2、616.3和/或616.4）可设置在未处理的纸层606.1、606.2、606.3和/或606.4中的每一者与绝缘层602之间。类似地，如果需要装饰纸层604，则用树脂材料浸渍的胶膜层616.1、616.2、616.3和/或616.4可设置在未处理的纸层606.1、606.2、606.3和/或606.4与装饰纸层604之间。
对于3端子晶体管618，如图所示，第一导电层610.1可电气联接到第一通路608.1（当填充有导电材料时）和晶体管618的第一电气端子618.1，第二导电层614.1可电气联接到第二通路612.1（当填充有导电材料时）和晶体管618的第二电气端子618.2，并且第三导电层620可电气联接到第三通路622（当填充有导电材料时）和晶体管618的第三电气端子618.3。因而，未处理的纸层606.1可包括多于两个通孔。胶膜层616.1可具有横贯未处理的纸层606.1的通孔608.1、622和612.1的通孔624、626和628，使得导电材料可将3端子晶体管618电气联接到层压件600内的其他导电层或电气部件（诸如，电阻器630）。
对于2端子电阻器630，如图所示，第一导电层610.2可电气联接到第一通路608.2（当填充有导电材料时）和电阻器630的第一电气端子630.1，并且第二导电层614.2可电气联接到第二通路612.2（当填充有导电材料时）和电阻器630的第二电气端子630.2。胶膜层616.2可具有横贯未处理的纸层606.2的通孔608.2和612.2的通孔632和634，使得在执行层压工艺之后，导电材料可将2端子电阻器630电气联接到层压件600内的其他电气部件或导电层。
对于多端子集成电路636（例如，微处理器），如图所示，第一导电层610.3可电气联接到第一通路608.3（在用导电材料填充并执行层压工艺之后）和集成电路636的第一电气端子636.1，并且第二导电层614.3可电气联接到第二通路612.3（在用导电材料填充并执行层压工艺之后）和集成电路636的第二电气端子630.2。第三电气端子（诸如，636.3）可电气联接到第三导电层638。第三导电层638可用于将第三电气端子636.3电气联接到电气部件的其他端子，诸如晶体管618的第三电气端子618.3。胶膜层616.3可具有通孔640和642，所述通孔与未处理的纸层606.3的通孔608.3和612.3基本上对准，使得在执行层压工艺之后，导电材料可将多端子集成电路636电气联接到层压件600内的其他电气部件或导电层。
对于2端子电容器644，如图所示，第一导电层610.4可电气联接到第一通路608.4和电容器644的第一电气端子644.1，并且第二导电层614.4可电气联接到第二通路612.4和电容器644的第二电气端子644.2。胶膜层616.4可具有横贯未处理的纸层606.4的通孔608.4和612.4的通孔646和648，使得在执行层压工艺之后，导电材料可将2端子电容器644电气联接到层压件600内的其他电气部件或导电层。
未处理的纸层606（例如，606.1、606.2、606.3和/或606.4）和绝缘层602可将第一导电层610（例如，610.1、610.2、610.3和/或610.4）、第二导电层614.4（例如，614.1、614.2、614.3和/或614.4）和电气部件（例如，618、630、636和/或644）封装在层压件600内。
图7示出了根据一个实施例的层压件700的另一个示例，该层压件具有在层压件内的一个或多个集成电气部件。层压件600可包括晶体管618、电阻器630、集成电路636、电容器644或集成在层压件600内的任何其他合适的电气部件中的任何一者或多者，如图6中所示。然而，与图6相比，这种层压件700可包括一个或多个切口（诸如，切口702和/或704），以使一个或多个集成电气部件横贯穿过该切口。一般地，切口可形成在设置于电气部件与绝缘层602之间的任何一个或多个纸层（例如，第二纸层）中。例如，如图所示，切口702可形成在胶膜层616.2和未处理的纸层606.2中，以使集成电路636横贯穿过该切口。作为另一个示例，对于更庞大的电气部件，切口704可形成在胶膜层616.3、未处理的纸层606.3、胶膜层616.2和未处理的纸层606.2中，以使电容器644横贯穿过该切口。所设想的是，将使用任何数量的胶膜层和未处理的纸层来形成切口，使得电气部件的全部或一部分横贯穿过该切口。例如，如果电阻器630需要竖直地横贯3.43 mm，则包括若干个未处理的纸层和胶膜层（所述胶膜层具有横贯这些层的切口）在内的总共9个层可封装电阻器630。类似地，如果更庞大的电容器644需要竖直地横贯14.29 mm，则包括若干个未处理的纸层和胶膜层（所述胶膜层具有横贯这些层的切口）在内的总共36个层可封装电容器644。本文设想了各种厚度的电气部件以及各种数量的层，其中的每一者可具有不同的厚度并且具有不同量的浸渍树脂，以在经历高压层压工艺之后封装电气部件。
如本文中所使用，除非语言和/或上下文另有明确指示，否则单数术语“一”和“所述”是同义词并且可与“一个或多个”和“至少一个”互换使用。因此，例如，本文中或所附权利要求书中对“一个纸层”或“该/所述纸层”的提及可以指代单个纸层或多于一个纸层。附加地，除非另有特别注明，否则所有数值均被理解为由单词“约”修饰。
为了图示的简单和清楚，附图中的元件不一定按比例绘制，并且不同附图中的相同附图标记表示相同的元件。为了附图的清楚，可将层和导电材料示为具有大致直线的边缘和精确的有角度的拐角。然而，本领域技术人员应理解，边缘无需为直线，并且拐角无需为精确的角度。
在以下描述中使用某些术语只是为了方便，并且不是限制。除非上下文另有要求，否则本文中及所附权利要求中使用的序号名称（诸如，“第一”、“第二”、“第三”等）仅仅是为了区分单独的、多个类似元件（例如，第一纸层和第二纸层），并且不导入任何特定的排序或空间限制。
本文中所描述的系统、方法和技术的应用及益处不仅仅限于以上示例。通过使用本文中所描述的系统、方法和技术，许多其他应用和益处是可能的。
此外，尽管前述文本阐述了许多不同实施例的详细描述，但是应理解，本专利的范围由在该专利末尾处阐述的权利要求的措词来定义。详细描述将仅被解释为示例性的，并且不描述每个可能的实施例，因为描述每个可能的实施例将是不切实际的（如果并非不可能的话）。可使用当前技术抑或在本专利的申请日之后开发的技术来实施许多替代性实施例，这仍将落入权利要求的范围内。
本领域技术人员将了解，可在不脱离本发明的广泛发明构思的情况下对上文所描述的实施例进行改变。因此，应理解，本发明不限于所公开的特定实施例，而是旨在覆盖如由所附权利要求书限定的本发明的精神和范围内的修改。

Claims (24)

1.一种层压件，其具有设置在所述层压件内的集成电气部件，所述层压件包括：
第一纸层，其具有穿过所述第一纸层的至少第一通路和第二通路；
包括导电材料的第一导电层，所述第一导电层设置在所述第一纸层的一部分上；
包括所述导电材料的第二导电层，所述第二导电层设置在所述第一纸层的另一个部分上；
设置在所述第一导电层和第二导电层上的电气部件，所述电气部件具有至少第一电气端子和第二电气端子；
绝缘层，其设置在所述电气部件上，
其中，所述第一纸层和所述绝缘层将所述第一导电层、所述第二导电层和所述电气部件封装在所述层压件内，
其中，所述第一通路和第二通路在其中包括导电材料，所述第一导电层电气联接到所述第一通路和所述第一电气端子，所述第二导电层电气联接到所述第二通路和所述第二电气端子。
2.根据权利要求1所述的层压件，其还包括：
设置在所述电气部件与所述绝缘层之间的至少第二纸层，所述第二纸层包括用于使所述电气部件横贯穿过所述第二纸层的切口。
3.根据权利要求1和2中任一项所述的层压件，其中，所述绝缘层是至少树脂浸渍的装饰纸或经处理的贴面中的一者。
4.根据权利要求1至3中任一项所述的层压件，其还包括：
装饰纸层，所述装饰纸层设置在所述电气部件与所述绝缘层之间。
5.根据权利要求1至4中任一项所述的层压件，其中，所述第一纸层用树脂材料浸渍。
6.根据权利要求5所述的层压件，其中，所述树脂材料包括酚类树脂。
7.根据权利要求1至6中任一项所述的层压件，其中，所述第一导电层或所述第二导电层包括银颗粒。
8.根据权利要求1至7中任一项所述的层压件，其还包括：
至少第三纸层，其设置在所述第一纸层的与所述第一导电层和第二导电层相对的一侧上，所述第一通路和第二通路横贯穿过所述第三纸层。
9.根据权利要求1至8中任一项所述的层压件，其中，所述电气部件是电容器、电阻器、晶体管或集成电气部件中的至少一者。
10.一种固体表面，其包括设置在支撑基板上的根据权利要求1至9中任一项所述的层压件。
11.一种用于制造层压件的方法，所述层压件具有设置在所述层压件结构内的集成电气部件，所述方法包括：
形成穿过第一纸层的至少第一通路和第二通路；
将第一导电层设置在所述第一纸层的一部分上，其中，所述第一导电层包括导电材料；
将第二导电层设置在所述第一纸层的另一个部分上，其中，所述第二导电层包括所述导电材料；
将电气部件设置在所述第一导电层和第二导电层上，所述电气部件具有至少第一电气端子和第二电气端子；
用导电材料填充所述第一通孔和第二通孔；
将绝缘层设置在所述电气部件上；以及
根据层压工艺压缩所述第一纸层、所述第一导电层和第二导电层、所述电气部件以及所述绝缘层，从而在所述第一通孔和第二通孔中形成第一通路和第二通路并将所述电气部件封装在所述层压件内，所述第一通路将所述第一导电层电气联接到所述第一电气端子以及将所述第二导电层电气联接到所述第二电气端子。
12.根据权利要求11所述的方法，其还包括：
将至少第二纸层设置在所述电气部件与所述绝缘层之间，所述第二纸层包括用于使所述电气部件横贯穿过所述第二纸层的切口。
13.根据权利要求11至12中任一项所述的方法，其中，所述绝缘层是至少树脂浸渍的装饰纸或经处理的贴面中的一者。
14.根据权利要求11至13中任一项所述的方法，其还包括：
将装饰纸层设置在所述电气部件与所述绝缘层之间。
15.根据权利要求11至14中任一项所述的方法，其中，所述第一纸层用树脂材料浸渍。
16.根据权利要求15所述的方法，其中，所述树脂材料包括酚类树脂。
17.根据权利要求11至16中任一项所述的方法，其中，所述第一导电层或所述第二导电层包括银颗粒。
18.根据权利要求11至17中任一项所述的方法，其还包括：
将至少第三纸层设置在所述第一纸层的与所述第一导电层和第二导电层相对的一侧上，所述第一通路和第二通路横贯穿过所述第三纸层。
19.根据权利要求11至18中任一项所述的方法，其中，所述电气部件是电容器、电阻器、晶体管或集成电气部件中的至少一者。
20.一种高压装饰层压件，其具有设置在所述层压件内的集成电气部件，所述层压件包括：
第一纸层，其具有穿过所述第一纸层的至少第一通路和第二通路；
包括导电材料的第一导电层，所述第一导电层设置在所述第一纸层的一部分上；
包括所述导电材料的第二导电层，所述第二导电层设置在所述第一纸层的另一个部分上；
设置在所述第一导电层和第二导电层上的电气部件，所述电气部件具有至少第一电气端子和第二电气端子，其中，所述电气部件是电容器、电阻器、晶体管或集成电气部件中的至少一者；
设置在所述电气部件上的绝缘层，其中，所述绝缘层是至少树脂浸渍的装饰纸或经处理的贴面中的一者，
其中，所述第一纸层和所述绝缘层将所述第一导电层、所述第二导电层和所述电气部件封装在所述层压件内，
其中，所述第一通路和第二通路在其中包括导电材料，所述第一导电层电气联接到所述第一通路和所述第一电气端子，所述第二导电层电气联接到所述第二通路和所述第二电气端子。
21.根据权利要求20所述的高压装饰层压件，其还包括：
设置在所述电气部件与所述绝缘层之间的至少第二纸层，所述第二纸层包括用于使所述电气部件横贯穿过所述第二纸层的切口。
22.根据权利要求21所述的高压装饰层压件，其还包括：
至少第三纸层，其设置在所述第一纸层的与所述第一导电层和第二导电层相对的一侧上，所述第一通路和第二通路横贯穿过所述第三纸层。
23.根据权利要求20至22中任一项所述的高压装饰层压件，其还包括：
装饰纸层，所述装饰纸层。
24.根据权利要求23所述的高压装饰层压件，其中，用树脂材料浸渍的至少一个胶膜层设置在所述第一纸层与所述装饰纸层之间。
CN201880039703.1A 2017-04-14 2018-04-13 层压件内的集成电气部件 Expired - Fee Related CN110753622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/731076 2017-04-14
US15/731,076 US10440828B2 (en) 2017-04-14 2017-04-14 Integrated electrical component within laminate
PCT/US2018/027481 WO2018191614A1 (en) 2017-04-14 2018-04-13 Integrated electrical component within laminate

Publications (2)

Publication Number Publication Date
CN110753622A true CN110753622A (zh) 2020-02-04
CN110753622B CN110753622B (zh) 2022-06-07

Family

ID=62152648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880039703.1A Expired - Fee Related CN110753622B (zh) 2017-04-14 2018-04-13 层压件内的集成电气部件

Country Status (5)

Country Link
US (2) US10440828B2 (zh)
EP (1) EP3609704A1 (zh)
CN (1) CN110753622B (zh)
CA (1) CA3059973A1 (zh)
WO (1) WO2018191614A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180302089A1 (en) * 2017-04-14 2018-10-18 The Diller Corporation Capacitive Switch Within Laminate
US10440828B2 (en) * 2017-04-14 2019-10-08 The Diller Corporation Integrated electrical component within laminate
EP3405011A1 (en) * 2017-05-16 2018-11-21 Arjo Wiggins Fine Papers Limited Paper-in-resin electronics - process for producing it and application in manufactured products
CA3083463A1 (en) 2019-06-14 2020-12-14 Hutchinson Aeronautique & Industrie Ltee Composite panel comprising an integrated electrical circuit and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040819A1 (de) * 1969-08-19 1971-03-04 Kuraray Co Folienmaterial
JPS6027545A (ja) * 1983-07-26 1985-02-12 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション マトリツクス印刷ヘツドの製造方法
CN1108026A (zh) * 1993-09-21 1995-09-06 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
CN1694112A (zh) * 2003-05-08 2005-11-09 伊利诺斯器械工程公司 带埋入式射频天线和射频屏蔽的装饰表面覆盖层及制法
US20080191353A1 (en) * 2005-03-23 2008-08-14 Endicott Interconnect Technologies, Inc. Multilayered circuitized substrate with p-aramid dielectric layers and method of making same
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
CN101632173A (zh) * 2007-02-12 2010-01-20 凯米特电子公司 电子无源器件
CN102481751A (zh) * 2009-08-06 2012-05-30 德国捷德有限公司 安全元件的制造方法和按此方法获得的安全元件
CN202494844U (zh) * 2012-02-14 2012-10-17 广州奥翼电子科技有限公司 一种电泳显示装置及具有该电泳显示装置的电子设备
US20140141199A1 (en) * 2012-10-05 2014-05-22 Michael R. Leonard Layered Insulation System
CN104321735A (zh) * 2011-12-16 2015-01-28 T-触摸国际有限公司 触控数据载体和方法
CN105304722A (zh) * 2015-09-24 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105702385A (zh) * 2016-04-01 2016-06-22 武汉征原电气有限公司 一种层叠母排的生产制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196033A (en) * 1977-03-08 1980-04-01 Dai Nippon Insatsu Kabushiki Kaisha Process for producing decorative sheets
EP0472036B1 (en) * 1990-08-20 1995-02-15 Formica Corporation Wear-resistant decorative laminates and methods of producing same
US5248843A (en) * 1991-02-08 1993-09-28 Sight & Sound Incorporated Electronic musical instrument with sound-control panel and keyboard
DE69902516T2 (de) 1998-02-02 2003-07-24 Int Paper Co Feuchtigkeitsabhängiger statische elektrizität zerstreuender schichtstoff
US6180215B1 (en) * 1999-07-14 2001-01-30 Intel Corporation Multilayer printed circuit board and manufacturing method thereof
US6468677B1 (en) 2000-08-01 2002-10-22 Premark Rwp Holdings Inc. Electroluminescent high pressure laminate
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
FI20030491A (fi) * 2003-04-01 2004-10-02 M Real Oyj Monikerrostuote ja menetelmä sen valmistamiseksi
US7209039B2 (en) * 2003-05-08 2007-04-24 Illinois Tool Works Inc. Decorative surface covering with embedded RF antenna and RF shield and method for making the same
WO2005060324A1 (ja) 2003-12-16 2005-06-30 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板及びその多層プリント配線板の製造方法
US7334323B2 (en) 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
DE102008062809B4 (de) * 2008-12-23 2012-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Einrichtungsgegenstand mit einem Mehrschichtsystem zur Bereitstellung einer elektrischen Funktionalität
EP2280589A1 (en) * 2009-07-31 2011-02-02 Telefonaktiebolaget L M Ericsson (Publ) Electronic circuit
CN103733536A (zh) * 2011-08-16 2014-04-16 皇家飞利浦有限公司 用于无线电容性电力的层压表面
JP5965148B2 (ja) 2012-01-05 2016-08-03 日東電工株式会社 無線電力伝送を用いたモバイル端末用受電モジュール及び当該モバイル端末用受電モジュールを備えたモバイル端末用充電池
TWM472888U (zh) * 2013-07-19 2014-02-21 Coremate Technical Co Ltd 多功能無線電力感應式滑鼠軟墊
EP3061176B1 (en) 2013-10-24 2020-11-11 Harald Merkel Method and arrangement for wireless energy transfer
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
DE202014003058U1 (de) 2014-04-10 2014-05-06 Schoeller Technocell Gmbh & Co. Kg Verbundkörper mit einer dekorativen Oberfläche, einer elektrisch leitfähigen Struktur und einer elektronischen Schaltung
WO2016058003A1 (en) 2014-10-10 2016-04-14 Formica Corporation Decorative multi-layer surfacing materials having embedded conductive materials, solid surfaces made therewith, methods for making such surfacing materials and uses therefor
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US10118547B2 (en) 2015-11-13 2018-11-06 The Boeing Company Embedded lighting features for lighting panels
NL2016003B1 (en) 2015-12-22 2017-07-03 Trespa Int Bv A decorative panel.
NL2016241B1 (en) 2016-02-09 2017-08-15 Trespa Int Bv A decorative panel
NL2016282B1 (en) 2016-02-18 2017-08-24 Trespa Int Bv A decorative panel.
US10440828B2 (en) * 2017-04-14 2019-10-08 The Diller Corporation Integrated electrical component within laminate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040819A1 (de) * 1969-08-19 1971-03-04 Kuraray Co Folienmaterial
JPS6027545A (ja) * 1983-07-26 1985-02-12 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション マトリツクス印刷ヘツドの製造方法
CN1108026A (zh) * 1993-09-21 1995-09-06 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
CN1694112A (zh) * 2003-05-08 2005-11-09 伊利诺斯器械工程公司 带埋入式射频天线和射频屏蔽的装饰表面覆盖层及制法
US20080191353A1 (en) * 2005-03-23 2008-08-14 Endicott Interconnect Technologies, Inc. Multilayered circuitized substrate with p-aramid dielectric layers and method of making same
CN101632173A (zh) * 2007-02-12 2010-01-20 凯米特电子公司 电子无源器件
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
CN102481751A (zh) * 2009-08-06 2012-05-30 德国捷德有限公司 安全元件的制造方法和按此方法获得的安全元件
CN104321735A (zh) * 2011-12-16 2015-01-28 T-触摸国际有限公司 触控数据载体和方法
CN202494844U (zh) * 2012-02-14 2012-10-17 广州奥翼电子科技有限公司 一种电泳显示装置及具有该电泳显示装置的电子设备
US20140141199A1 (en) * 2012-10-05 2014-05-22 Michael R. Leonard Layered Insulation System
CN105304722A (zh) * 2015-09-24 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105702385A (zh) * 2016-04-01 2016-06-22 武汉征原电气有限公司 一种层叠母排的生产制作方法

Also Published As

Publication number Publication date
US10440828B2 (en) 2019-10-08
WO2018191614A1 (en) 2018-10-18
US20200037449A1 (en) 2020-01-30
US20180302987A1 (en) 2018-10-18
CN110753622B (zh) 2022-06-07
CA3059973A1 (en) 2018-10-18
EP3609704A1 (en) 2020-02-19
US11375618B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
CN110753622B (zh) 层压件内的集成电气部件
EP2367459B1 (de) Einrichtungsgegenstand mit einem mehrschichtsystem zur bereitstellung einer elektrischen funktionalität
KR20170091591A (ko) 매립된 전도성 재료를 갖는 장식성 다층 표면 재료, 그로 제조된 고체 표면, 그러한 표면 재료를 제조하는 방법 및 그에 대한 사용
US10612766B2 (en) Electroluminescent element within laminate
US4472474A (en) Electrically conductive laminate
CN201534940U (zh) 单面三聚氰胺胶纸酚醛层压纸板
US20180302089A1 (en) Capacitive Switch Within Laminate
CN200994224Y (zh) 印刷电路板介质结构
CN110720168A (zh) 具有感应线圈的层压件以及包括该层压件的充电站装置
JPS6018339A (ja) 寸法安定性の良好な熱硬化性樹脂積層板
CN110741527A (zh) 具有感应线圈的层压制件
JPS60190344A (ja) 電気用積層板
JPH0225379B2 (zh)
JPH0231105B2 (zh)
JPS62162530A (ja) 金属ベ−ス積層板の製造方法
JPS60190347A (ja) 電気用積層板
JPS59101332A (ja) 積層板の製造方法
JPS60189440A (ja) 電気用積層板
JPH08323791A (ja) 積層板の製造方法
JPS6119353A (ja) クツシヨン材
JPH0339246A (ja) 電気用積層板
JPS58158814A (ja) 電気用積層板
JPH0339245A (ja) 電気用積層板
JPH0491495A (ja) 多層配線基板
JPS61162338A (ja) 金属ベ−ス積層板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40022906

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220607