CN110739309B - 动态随机存取存储器结构及其制备方法 - Google Patents

动态随机存取存储器结构及其制备方法 Download PDF

Info

Publication number
CN110739309B
CN110739309B CN201811466915.6A CN201811466915A CN110739309B CN 110739309 B CN110739309 B CN 110739309B CN 201811466915 A CN201811466915 A CN 201811466915A CN 110739309 B CN110739309 B CN 110739309B
Authority
CN
China
Prior art keywords
carbon nanotubes
conductive layer
substrate
dielectric
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811466915.6A
Other languages
English (en)
Other versions
CN110739309A (zh
Inventor
庄达人
孙志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110739309A publication Critical patent/CN110739309A/zh
Application granted granted Critical
Publication of CN110739309B publication Critical patent/CN110739309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种动态随机存取存储器结构及其制备方法。该动态随机存取存储器结构包括一基底；一栅极结构，设置于该基底中；一源极区与一漏极区，分别设置于该基底中的该栅极结构的两侧；一接触垫，设置于该漏极区的上方；多个纳米碳管，设置于该接触垫的上方；一顶部电极，设置于该多个纳米碳管的上方；以及一介电层，设置于该顶部电极与该多个纳米碳管之间。

Description

动态随机存取存储器结构及其制备方法
技术领域
本公开主张2018/07/18申请的美国正式申请案第16/038,709号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种动态随机存取存储器(dynamic Random access memory，DRAM)结构及其制备方法，特别涉及一种动态随机存取存储器的存储单元结构及其制备方法。
背景技术
动态随机存取存储器结构通常包括半导体基底中或基底上的金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)元件及电容器。这些金属氧化物半导体场效晶体管元件及电容器彼此串联连接。此外，使用字元线及位元线可以读取及程序化动态随机存取存储器结构。
增加集成电路存储器的存储密度以增加单个芯片上数据存储量的趋势仍持续进行。为了解决结构尺寸减小的挑战，一些动态随机存取存储器结构被设计出来，其中的设计包括于基底表面的上方具有垂直延伸的电容器(“堆叠”电容器)或是于基底表面的下方具有电容器(“沟槽”电容器)。通过采用更多的三维结构，这种动态随机存取存储器的设计所占据的基底表面积会更少，提供具有更大电容的存储电容器。
但是，当动态随机存取存储器结构的关键尺寸减小到次20纳米(nm)级时，由于占据面积太小，因此不能使用当前的黄光刻(photolithography)工艺来形成具有非常高、垂直圆柱形状的电容器。因此，需要提供一种动态随机存取存储器结构中具有高电容的电容器及其制备方法。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)的单元结构。该动态随机存取存储器的单元结构包括：一基底；一栅极结构，设置于该基底中；一源极区与一漏极区，分别设置于该基底中的该栅极结构的两侧；一接触垫，设置于该漏极区的上方；多个纳米碳管(carbon nanotubes，CNT)，设置于该接触垫的上方；一顶部电极，设置于该多个纳米碳管的上方；以及一介电层，设置于该顶部电极与该多个纳米碳管之间。
在一些实施例中，该动态随机存取存储器结构还包括一介电结构，设置于该基底的上方。
在一些实施例中，该动态随机存取存储器结构还包括一接触插塞，设置于该介电结构之中。在一些实施例中，该接触插塞电连接该漏极区及该接触垫。
在一些实施例中，该动态随机存取存储器结构还包括一位元线结构，设置于该源极区的上方。在一些实施例中，该介电结构覆盖该位元线结构。
在一些实施例中，该多个纳米碳管的一延伸方向垂直于该基底的一表面。
在一些实施例中，该多个纳米碳管具有不同的直径(宽度)。
本公开另提供一种动态随机存取存储器结构的制备方法，包括下列步骤：提供一基底；形成一导电层于该基底的上方；形成多个纳米碳管于该导电层的上方；图案化该导电层；以及共形地形成一介电层以覆盖该多个纳米碳管及该导电层；其中，该基底包括至少一主动区；至少一栅极结构，设置于该主动区中；一源极区与一漏极区，设置于该栅极结构两侧的该主动区中。
在一些实施例中，在形成该多个纳米碳管之前，图案化该导电层。
在一些实施例中，该介电层覆盖该多个纳米碳管中的每一个的一顶表面及一侧壁、该导电层的一顶表面的一部分以及该导电层的一侧壁。
在一些实施例中，在形成该多个纳米碳管之后，图案化该导电层。
在一些实施例中，图案化该导电层还包括移除该多个纳米碳管中的若干个。
在一些实施例中，在形成该介电层之前，图案化该导电层。
在一些实施例中，该介电层覆盖该多个纳米碳管中的每一个的一顶表面及一侧壁、该导电层的一顶表面的一部分以及该导电层的一侧壁。
在一些实施例中，该制备方法还包括：形成一电极于该介电层的上方。
在一些实施例中，该制备方法还包括：形成一介电结构于该基底的上方。
在一些实施例中，该制备方法还包括：形成一接触插塞于该介电结构中。在一些实施例中，该接触插塞电连接该漏极区及该导电层。
在一些实施例中，该制备方法还包括：在形成该介电结构之前，形成一位元线结构于该源极区的上方。
在一些实施例中，该多个纳米碳管的一延伸方向垂直于该基底的一表面。
在本公开的实施例中，每一个纳米碳管具有一纳米级的宽度，因此接触垫的宽度或长度小于10纳米(nm)时，也可容易地在接触垫的上方形成多个纳米碳管。此外，纳米碳管具有更大的长度-宽度比(可以高达132,000,000：1)，并且在如此大的长度-宽度比之下，也具有优异的刚度和强度。因此，多个纳米碳管(做为一动态随机存取存储器结构的电容器的底部电极)的每一个纳米碳管具有非常大的表面积。因此，电容器的电容高。此外，在形成底部电极期间，多个纳米碳管可以垂直生长并且彼此分开，而无需额外的黄光刻及蚀刻工艺，简化了制造流程，提高了制造流程的产量和可靠性。
相反地，现有工艺不形成多个纳米碳管的情况下，需要黄光刻及蚀刻工艺在漏极区的上方形成至少一底部电极。这难以形成具有与本公开的长度-宽度比一样大的底部电极，因此需要形成厚的导电层，然后进行上述的黄光刻及蚀刻工艺。如此工艺将很复杂。此外，可观察到底部电极，甚至长度-宽度比小于纳米碳管的底部电极，可能会塌陷。因此，做为形成动态随机存取存储器结构的现有工艺不仅复杂，而且还可能造成产品良率及可靠性的降低。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是流程图，例示本公开第一实施例的动态随机存取存储器结构的制备方法。
图2是流程图，例示本公开第二实施例的动态随机存取存储器结构的制备方法。
图3A至图3G是示意图，例示本公开第一实施例的动态随机存取存储器结构的制备方法的制造阶段。
图4A至图4E是示意图，例示本公开第二实施例的动态随机存取存储器结构的制备方法的制造阶段。
图5是示意图，例示本公开实施例的动态随机存取存储器结构。
图6是示意图，例示本公开实施例的动态随机存取存储器结构。
附图标记说明：
10 制备方法
12 制备方法
20a 动态随机存取存储器结构
20b 动态随机存取存储器结构
30a 动态随机存取存储器结构
30b 动态随机存取存储器结构
100 步骤
102 步骤
104 步骤
106 步骤
108 步骤
110 步骤
120 步骤
122 步骤
124 步骤
126 步骤
128 步骤
130 步骤
200 基底
202 隔离结构
204 主动区
206 隔离结构
210 栅极结构
212 介电层
214 导电层
220D 漏极区
220S 源极区
230 位元线结构
240 介电结构
242 接触插塞
250 导电层
252 接触垫
260 纳米碳管
262 介电层
264 电极
300 基底
302 隔离结构
304 主动区
306 隔离结构
310 埋入式栅极结构
312 介电层
314 导电层
320D 漏极区
320S 源极区
330 位元线结构
340 介电结构
342 接触插塞
350 导电层
352 接触垫
360 纳米碳管
362 介电层
364 顶部电极
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
此处使用的术语“经图案化”或“图案化”用于描述于一表面上形成预定图案的操作。图案化操作包括各种步骤和程序，并且根据不同的实施例而变化。在一些实施例中，采用一图案化程序以图案既有的一个膜或一个层。图案化程序包括于现有膜或层上形成遮罩，并且使用蚀刻或其他去除程序去除未遮罩的膜或层。遮罩可以是光刻胶或硬遮罩。在一些实施例中，采用一图案化程序以直接形成一图案层于一表面上方。图案化程序包括于表面上方形成光感薄膜，进行一黄光刻程序，以及执行显影程序。残留的光感薄膜被保留并整合至半导体元件中。
在此提到的纳米碳管在形状与直径(宽度)上类似于纳米碳纤维。在一些实施例中，纳米管可以用纳米纤维代替，纳米纤维是一种非中空的纤维形式的碳复合物，直径可达几百纳米，而纳米碳管是空心管的形式，如他的名称所示。活性碳纤维可以通过纺丝制备直径至几微米，长度为几百米的纤维，而纳米碳纤维则像纳米碳管一样使用催化合成，直径可达几百纳米，长度可达几十微米。形成纳米碳管的合成方法类似形成纳米碳纤维的合成方法。
图1是流程图，例示本公开第一实施例的动态随机存取存储器结构的制备方法10；例如，动态随机存取存储器的单元结构的制备方法。动态随机存取存储器结构的制备方法10包括步骤102：提供一基底，该基底可以包括至少一主动区；至少一栅极结构，设置于该主动区中；一源极区与一漏极区，设置于该栅极结构两侧的该主动区中。动态随机存取存储器结构的制备方法10还包括步骤102：形成一导电层于该基底的上方。动态随机存取存储器的制备方法10还包括步骤104：图案化该导电层。动态随机存取存储器的制备方法10还包括步骤106：形成多个纳米碳管于该导电层的上方。动态随机存取存储器的制备方法10还包括步骤108：共形地形成一介电层以覆盖该多个纳米碳管及该导电层。动态随机存取存储器的制备方法10还包括步骤110：形成一电极于该介电层的上方。下文将根据一个或多个实施例，更进一步描述此动态随机存取存储器结构的制备方法10。
图2是流程图，例示本公开第二实施例的动态随机存取存储器结构的制备方法12。动态随机存取存储器结构的制备方法12包括步骤120：提供一基底，该基底可以包括至少一主动区；至少一栅极结构，设置于该主动区中；一源极区与一漏极区，设置于该栅极结构两侧的该主动区中。动态随机存取存储器的制备方法12还包括步骤122：形成一导电层于该基底的上方。动态随机存取存储器的制备方法12还包括步骤124：形成多个纳米碳管于该导电层的上方。动态随机存取存储器的制备方法12还包括步骤126：图案化该导电层。动态随机存取存储器的制备方法12还包括步骤128：共形地形成一介电层以覆盖该多个纳米碳管及该导电层。动态随机存取存储器的制备方法12还包括步骤130：形成一电极于该介电层的上方。下文将根据一个或多个实施例，更进一步描述此动态随机存取存储器结构12的制备方法。
图3A至图3G是示意图，例示本公开第一实施例的制备方法10的制造阶段。参照图3A，根据制备方法10的步骤100，提供一基底200。基底200可以包括硅(Si)、镓(Ga)、砷化镓(GaAs)、氮化镓(GaN)，应变硅(strained silicon)，硅锗(SiGe)、碳化硅(SiC)，钻石，外延层(epitaxy layer)及其组合，但是本公开不限于此。一井区(未示出)可以形成于基底200中。井区可以是中性，或者可以是n型或p型掺杂区，取决于之后形成的晶体管结构的导电类型。一隔离结构202，例如一浅沟槽隔离(下文缩写为STI)结构，形成于基底200中以定义至少一主动区204。
仍旧参照图3A，至少一栅极结构210随后设置于基底200中的主动区204中。在一些实施例中，栅极结构210可以是一埋入式栅极结构，但是本公开不限于此。在一些实施例中，两个栅极结构210可以形成于一个主动区204之中，如图3A所示，但是本公开不限于此。根据本实施例，通过适当的蚀刻剂在基底200中形成至少一个沟槽(未示出)。接下来，于该沟槽中共形地形成一介电层212，介电层212覆盖该沟槽的一侧壁及一底部。在一些实施例中，介电层212可以包括具有高介电常数(high-k)的介电材料。例如，介电层212可以包括氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、金属氧化物例如如氧化铪(HfO)，或选择用于相容性的其他合适材料，但是本公开不限于此。一导电层214形成于介电层212的上方并且凹陷，使得导电层214的一顶表面低于该沟槽的一开口。在一些实施例中，导电层214可以包括多晶硅或其他合适的材料，例如具有适当功函数的金属材料，但是本公开不限于此。接下来，形成一隔离结构206以填充该沟槽，并且可以执行一平坦化工艺。因此，可以暴露主动区204的一顶表面，如图3A所示。因此，获得埋入式栅极结构210，埋入式栅极结构210做为动态随机存取存储器元件的一埋入式字元线。如图3A所示，埋入式栅极结构210的一顶表面低于基底200的一表面或低于隔离结构202的一顶表面。
接下来，一源极区220S与一漏极区220D形成于埋入式栅极结构210的两个相对侧的主动区204中。源极区220S与漏极区220D包括一n型或一p型掺杂区，取决于要形成的晶体管结构的导电类型。在一些实施例中，源极区220S可以形成在一对埋入式栅极结构210之间，如图3A所示。也就是说，两个埋入式栅极结构210共享一个源极220S。因此，每个埋入式栅极结构210及其相邻的源极区220S与漏极区220D可以构成一金属氧化物半导体场效晶体管元件(MOSFET)，该金属氧化物半导体场效晶体管元件做为一存储单元选择元件。此外，因为埋入式栅极结构210可以具有三维结构，因此可以增加通道区的通道长度，并且可以减小短通道(short-channel effect)效应。
参照图3B，一位元线结构230形成于源极区220S的上方。在一些实施例中，可以在位元线结构230与源极区220S之间形成一接触插塞(未示出)。在形成位元线结构230之后，形成一介电结构240于基底200的上方。如图3B所示，介电结构240覆盖位元线结构230及基底200。在一些实施例中，介电结构240可以是一单层结构。在一些实施例中，介电结构240可以是一多层结构。
参照图3C，一接触插塞242形成于介电结构240中。此外，接触插塞242形成于每个金属氧化物半导体场效晶体管元件的漏极区220b的上方。在形成接触插塞242之后，根据制备方法10的步骤102，于基底200上方形成第一导电层250。如图3C所示，形成一导电层250以完全覆盖介电结构240及接触插塞242。此外，导电层250接触接触插塞242。导电层250可以包括掺杂的多晶硅(doped polysilicon)、钨(tungsten)、硅化钨(tungsten silicide)、铝(aluminum)、钛(titanium)、氮化钛(titanium nitride)、钴(cobal)，但是本公开不限于此。
参照图3D，根据制备方法10的步骤104，图案化导电层250。导电层250经图案化以形成一接触垫252，接触垫252在每一个接触插塞242之上，如图3D所示。但是，接触点252彼此物理及电绝缘。
参照图3E，根据制备方法10的步骤106，多个纳米碳管260形成于经图案化的导电层252的上方，也就是，接触垫252的上方。在一些实施例中，多个纳米碳管260可以通过合成方法形成，例如电弧放电(arc-discharge)、激光熔蚀(laser ablation)、来自一氧化碳的气相催化生长、以及来自碳氢化合物的化学气相沉积(CVD)，但是本公开不限于此。多个纳米碳管260可以在接触垫252上垂直生长。此外，多个纳米碳管260彼此分开地形成，如图3E所示。在一些实施例中，多个纳米碳管260可以布置成形成一阵列，但是本公开不限于此。每个纳米碳管260的长度或高度可以根据不同产品的需求来修改，此细节为简洁起见，在此省略。在一些实施例中，可以通过调整CVD的参数来实现多个纳米碳管的长度或高度的修改，但是本公开不限于此。由于材料的优异的强度和刚度，纳米碳管260可以构成具有高达132,000,000：1的长度-宽度比。此外，可以在长度或宽度小于10纳米的接触垫252上形成多个纳米碳管260，但是本公开不限于此。在一些实施例中，在相同的接触垫252上的多个纳米碳管260可以包括沿着一横向方向的不同直径(宽度)，该横向方向垂直于该延伸方向，如图5所示，但是本公开不限于此。在一些实施例中，每个纳米碳管260的直径沿着延伸方向不一致，如图6所示，但是本公开不限于此。
参照图3F，接下来，根据制备方法10的步骤108，于多个纳米碳管260及接触垫252上形成一介电层262。在一些实施例中，介电层262的一厚度介于大约5纳米与大约20纳米之间，但是本公开不限于此。在一些实施例中，介电层262可以包括氧化物/氮化硅/氧化物(ONO)或高-k介电材料，例如Ta2O5，但是本公开不限于此。介电层262覆盖多个纳米碳管260中的每一个的一顶表面及一侧壁。此外，介电层262覆盖接触垫252的一顶表面的一部分(其暴露在多个纳米碳管260之间)，以及接触垫252的一侧壁，如图3F所示。
参照图3G，根据制备方法10的步骤110，形成一电极264于介电层262的上方。应注意的是，电极264填充多个纳米碳管260之间的空间。在一些实施例中，电极264可以是一单层结构。在一些实施例中，电极264可以是一多层结构。在一些实施例中，电极264可以包括掺杂的多晶硅、钨(W)、硅化钨(WSi)或氮化钛(TiN)，但是本公开不限于此。在一些实施例中，电极264的一厚度介于大约
Figure BDA0001890039600000101
与
Figure BDA0001890039600000102
之间，但是本公开不限于此。
因此，根据制备方法10形成一动态随机存取存储器结构20a或一动态随机存取存储器结构20b。动态随机存取存储器结构20a及动态随机存取存储器结构20b分别包括基底200；栅极结构210(亦即埋入式栅极结构210)，设置于基底200中；源极区220S与漏极区220D，分别设置于基底200中的埋入式栅极结构210的两侧；位元线结构230，设置于源极区220S上方；接触垫252，设置于漏极区220D的上方；接触插塞242，设置于漏极区220D的上方以电连接接触垫252与漏极区220D；多个纳米碳管260，设置于接触垫252上方；顶部电极264，设置于多个纳米碳管260的上方；以及介电层262，设置于多个纳米碳管260与顶部电极264之间。此外，动态随机存取存储器结构20a及动态随机存取存储器结构20b包括介电结构240。介电结构240覆盖位元线结构230，接触插塞242形成于介电结构240内。如图3G所示，多个纳米碳管260的延伸方向实质上垂直于基底200的一表面，但是本公开不限于此。
根据本实施例提供的动态随机存取存储器结构20a或动态随机存取存储器结构20b，每个纳米碳管260具有以纳米为单位的直径。因此，可以在接触垫252上形成多个纳米碳管260，多个纳米碳管260由于其高导电率(大约106S/cm)而做为动态随机存取存储器结构20a或动态随机存取存储器结构20b中的电容器的底部电极。每个碳纳米管260具有非常大的表面积，电容器的电容高。此外，由于每个碳纳米管260具有非常大的表面积，所以电容器的电容高。
图4A至图4E是示意图，例示本公开第二实施例的制备方法的制造阶段。应该理解的是，第一和第二实施例中的类似特征可以包括类似的材料，因此为了简洁起见省略了这些细节。参照图4A，根据方法12的步骤120，提供一基板300。一井区(未示出)可以形成于基底300中。井区可以是中性，或者可以是一n型或一p型掺杂区，取决于之后形成的晶体管结构的导电类型。一隔离结构302，例如一STI结构形成于基底300中以定义至少一主动区304。
仍旧参照图4A，至少一栅极结构310随后设置于基底300中的主动区304中。在一些实施例中，栅极结构310可以是一埋入式栅极结构，但是本公开不限于此。在一些实施例中，两个栅极结构310可以形成于一个主动区304之中，如图4A所示，但是本公开不限于此。根据实施例，通过适当的蚀刻剂在基底300中形成至少一个沟槽(未示出)。接下来，于该沟槽中共形地形成一介电层312，介电层312覆盖该沟槽的一侧壁及一底部。一导电层314形成于介电层312的上方并且凹陷，使得导电层314的一顶表面低于该沟槽的一开口。接下来，形成一隔离结构306以填充该沟槽，并且可以执行一平坦化工艺。因此，获得埋入式栅极结构310，埋入式栅极结构310做为动态随机存取存储器元件的一埋入式字元线。如图4A所示，埋入式栅极结构310的一顶表面低于基底300的一表面或低于隔离结构302的一顶表面。
接下来，一源极区320S及一漏极区320D形成于埋入式栅极结构310的两个相对侧的主动区304中。源极区320S与漏极区320D包括一n型或一p型掺杂区，取决于要形成的晶体管结构的导电类型。在一些实施例中，源极区320S可以形成在一对埋入式栅极结构310之间，如图4A所示。也就是说，两个埋入式栅极结构310共享一个源极区320S。因此，每个埋入式栅极结构310及其相邻的源极区320S与漏极区320D可以构成一金属氧化物半导体场效晶体管元件(MOSFET)，该金属氧化物半导体场效晶体管元件做为一存储单元选择元件。此外，因为埋入式栅极结构310可以具有三维结构，因此可以增加通道区的通道长度，并且可以减小短通道效应。
仍旧参照图4A，一位元线结构330形成于源极区320S的上方。在一些实施例中，可以在位元线结构330与源极区320S之间形成一接触插塞(未示出)。在形成位元线结构330之后，形成一介电结构340于基底300的上方。如图4A所示，介电结构340覆盖位元线结构330及基底300。在一些实施例中，介电结构340可以是一单层结构。在一些实施例中，介电结构340可以是多层结构。
仍旧参照图4A，一接触插塞342形成于介电结构340中。此外，接触插塞342形成于每一个金属氧化物半导体场效晶体管元件的漏极区320D的上方。在形成接触插塞242之后，根据制备方法12的步骤122，于基底300上方形成一导电层350。如图4A所示，形成一导电层350以完全覆盖介电结构340及接触插塞342。此外，导电层350接触接触插塞342。
参照图4B，根据制备方法12的步骤124，多个纳米碳管360形成于导电层350的上方。在一些实施例中，多个纳米碳管360可以通过合成方法形成，例如电弧放电(arc-discharge)、激光熔蚀(laser ablation)、来自一氧化碳的气相催化生长、以及来自碳氢化合物的化学气相沉积(CVD)，但是本公开不限于此。多个纳米碳管360可以在接触垫导电层350上垂直生长。此外，多个纳米碳管360彼此分开地形成，如图4B所示。在一些实施例中，多个纳米碳管360可以布置成形成一阵列，但是本公开不限于此。每个纳米碳管360的长度或高度可以根据不同产品的需求来修改，此细节为简洁起见，在此省略。在一些实施例中，可以通过调整CVD的参数来实现多个纳米碳管的长度或高度的修改，但是本公开不限于此。由于材料的优异的强度和刚度，纳米碳管360可以构成具有高达132,000,000：1的长度-宽度比。
参照图4C，根据制备方法12的步骤126，图案化导电层350。导电层350经图案化以形成一接触垫352，接触垫352在每一个接触插塞342之上，如图4C所示。但是，接触点352彼此物理及电绝缘。此外，导电层350的该图案化移除多个纳米碳管360中的若干个。
参照图4D，接下来，根据制备方法12的步骤128，于多个纳米碳管360及接触垫352上形成一介电层362。介电层362覆盖多个纳米碳管360中的每一个的一顶表面及一侧壁。此外，介电层362覆盖接触垫352的一顶表面的一部分(其暴露在多个纳米碳管360之间)，以及接触垫352的一侧壁，如图4D所示。
参照图4E，根据制备方法12的步骤130，形成一电极364于介电层362的上方。应注意的是，电极364填充多个纳米碳管360之间的空间。
因此，根据制备方法12形成动态随机存取存储器结构30a或动态随机存取存储器结构30b。动态随机存取存储器结构30a及动态随机存取存储器结构30b分别包括：基底300；栅极结构310(亦即埋入式栅极结构310)，设置于基底300中；源极区320S与漏极区320D，分别设置于基底300中的埋入式栅极结构310的两侧；位元线结构330，设置于源极区320S的上方；接触垫352及接触插塞342，设置于漏极区320D的上方以电连接接触垫352与漏极区320D；多个纳米碳管360，设置于接触垫352的上方；顶部电极364，设置于多个纳米碳管360的上方；以及介电层362，设置于多个纳米碳管360与顶部电极364之间。此外，动态随机存取存储器结构30a及动态随机存取存储器结构30b包括介电结构340。介电结构340覆盖位元线结构330，接触插塞342形成于介电结构340内。如图4E所示，多个纳米碳管360的延伸方向实质上垂直于基底300的一表面，但是本公开不限于此。
根据本实施例提供的动态随机存取存储器结构30a或动态随机存取存储器结构30b，每个纳米碳管360具有以纳米为单位的直径(宽度)。因此，在导电层350上形成多个碳纳米管360，多个碳纳米管360由于其高导电率(约106S/cm)，可做为动态随机存取存储器结构30a或动态随机存取存储器结构30b中的电容器的底部电极，并且可以在导电层350的图案化的同时移除若干个纳米碳管360。因此，多个碳纳米管360可以设置在接触垫352上。此外，由于每个碳纳米管360具有非常大的表面积，所以电容很高。
在本公开中，每一个纳米碳管260和纳米碳管360具有一纳米级的直径(宽度)，因此接触垫252与接触垫352的宽度或长度小于10纳米(nm)时，也可容易地在接触垫252与接触垫352上形成多个纳米碳管260与多个纳米碳管360。此外，每个纳米碳管260和纳米碳管360具有更大的长度-宽度比(可以高达132,000,000：1)，并且在如此大的长度-宽度比之下，也具有优异的刚度和强度。因此，多个纳米碳管260及多个纳米碳管360(做为一动态随机存取存储器结构的电容器的底部电极)中的每一个纳米碳管具有非常大的表面积；因此，电容器的电容高。此外，在形成底部电极期间，多个纳米碳管260和多个纳米碳管360可以垂直生长并且彼此分开，而无需额外的黄光刻及蚀刻工艺，简化了制造流程，提高了制造流程的产量和可靠性。
相反地，现有工艺不形成多个纳米碳管的情况下，需要黄光刻及蚀刻工艺在漏极区的上方形成至少一底部电极。这难以形成具有与本公开的长度-宽度比一样大的底部电极，因此需要形成厚的导电层，然后进行上述的黄光刻及蚀刻工艺。如此工艺将很复杂。此外，可观察到底部电极，甚至长度-宽度比小于纳米碳管的底部电极，可能会塌陷。因此，做为形成动态随机存取存储器结构的现有工艺不仅复杂，而且还可能造成产品良率及可靠性的降低。
本公开提供一种动态随机存取存储器结构。该动态随机存取存储器结构包括：一基底；一栅极结构，设置于该基底中；一源极区与一漏极区，分别设置于该基底中的该栅极结构的两侧；一接触垫，设置于该漏极区的上方；多个纳米碳管，设置于该接触垫的上方；一顶部电极，设置于该多个纳米碳管的上方；以及一介电层，设置于该顶部电极与该多个纳米碳管之间。
本公开另提供一种动态随机存取存储器结构的制备方法。该制备方法包括：提供一基底，该基底包括至少一主动区；至少一栅极结构，设置于该主动区中；一源极区与一漏极区，设置于该栅极结构两侧的该主动区中。该制备方法另包括：形成一导电层于该基底的上方；形成多个纳米碳管于该导电层的上方；图案化该导电层；以及形成一介电层以覆盖该多个纳米碳管及该导电层。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (18)

1.一种动态随机存取存储器结构，包括：
一基底；
一栅极结构，设置于该基底中；
一源极区与一漏极区，分别设置于该基底中的该栅极结构的两侧；
一接触垫，设置于该漏极区的上方；
多个纳米碳管，设置于该接触垫的上方；
一顶部电极，设置于该多个纳米碳管的上方；以及
一介电层，设置于该顶部电极与该多个纳米碳管之间，
该顶部电极填充所述多个纳米碳管之间的空间。
2.如权利要求1所述的动态随机存取存储器结构，还包括一介电结构，设置于该基底的上方。
3.如权利要求2所述的动态随机存取存储器结构，还包括设置于该介电结构中的一接触插塞，该接触插塞电连接该漏极区及该接触垫。
4.如权利要求2所述的动态随机存取存储器结构，还包括设置于该源极区的上方的一位元线结构，其中该介电结构覆盖该位元线结构。
5.如权利要求1所述的动态随机存取存储器结构，其中该多个纳米碳管的一延伸方向实质上垂直于该基底的一表面。
6.如权利要求1所述的动态随机存取存储器结构，其中该多个纳米碳管具有不同的宽度。
7.一种动态随机存取存储器结构的制备方法，包括：
提供一基底，该基底包括至少一主动区；至少一栅极结构，设置于该主动区中；一源极区与一漏极区，设置于该栅极结构两侧的该主动区中；
形成一导电层于该基底的上方；
形成多个纳米碳管于该导电层的上方；
图案化该导电层；以及
共形地形成一介电层以覆盖该多个纳米碳管及该导电层，
设置一顶部电极于该多个纳米碳管的上方，并且该顶部电极填充所述多个纳米碳管之间的空间。
8.如权利要求7所述的制备方法，其中在形成该多个纳米碳管之前，图案化该导电层。
9.如权利要求8所述的制备方法，其中该介电层覆盖该多个纳米碳管中的每一个的一顶表面及一侧壁、该导电层的一顶表面的一部分以及该导电层的一侧壁。
10.如权利要求7所述的制备方法，其中在形成该多个纳米碳管之后，图案化该导电层。
11.如权利要求9所述的制备方法，其中图案化该导电层还包括移除该多个纳米碳管中的若干个。
12.如权利要求10所述的制备方法，其中在形成该介电层之前，图案化该导电层。
13.如权利要求12所述的制备方法，其中该介电层覆盖该多个纳米碳管中的每一个的一顶表面及一侧壁、该导电层的一顶表面的一部分以及该导电层的一侧壁。
14.如权利要求7所述的制备方法，还包括形成一电极于该介电层的上方。
15.如权利要求7所述的制备方法，还包括形成一介电结构于该基底的上方。
16.如权利要求15所述的制备方法，还包括形成一接触插塞于该介电结构中，该接触插塞电连接该漏极区及该导电层。
17.如权利要求15所述的制备方法，还包括在形成该介电结构之前，形成一位元线结构于该源极区的上方。
18.如权利要求7所述的制备方法，该多个纳米碳管的一延伸方向垂直于该基底的一表面。
CN201811466915.6A 2018-07-18 2018-12-03 动态随机存取存储器结构及其制备方法 Active CN110739309B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/038,709 US10580778B2 (en) 2018-07-18 2018-07-18 Dynamic random access memory structure and method for preparing the same
US16/038,709 2018-07-18

Publications (2)

Publication Number Publication Date
CN110739309A CN110739309A (zh) 2020-01-31
CN110739309B true CN110739309B (zh) 2022-08-16

Family

ID=69163126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811466915.6A Active CN110739309B (zh) 2018-07-18 2018-12-03 动态随机存取存储器结构及其制备方法

Country Status (3)

Country Link
US (1) US10580778B2 (zh)
CN (1) CN110739309B (zh)
TW (1) TWI749273B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535660B1 (en) * 2018-08-30 2020-01-14 Nanya Technology Corporation Dynamic random access memory structure and method for preparing the same
CN111755423B (zh) * 2019-03-28 2021-10-22 华邦电子股份有限公司 埋入式字线结构
US10892323B2 (en) * 2019-05-22 2021-01-12 Winbond Electronics Corp. Semiconductor structure and manufacturing method thereof
US10985164B1 (en) * 2019-09-27 2021-04-20 Nanya Technology Corporation Semiconductor device with nanowire contact and method for fabricating the same
US11211385B2 (en) * 2020-02-25 2021-12-28 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
KR20220017263A (ko) 2020-08-04 2022-02-11 삼성전자주식회사 반도체 메모리 소자
US11309313B2 (en) 2020-08-13 2022-04-19 Nanya Technology Corporation Semiconductor device with landing pad of conductive polymer and method for fabricating the same
US20230360979A1 (en) * 2022-05-03 2023-11-09 Nanya Technology Corporation Test structure for use in dynamic random access memory and manufacturing method thereof
TWI833475B (zh) * 2022-07-01 2024-02-21 南亞科技股份有限公司 具有不同長度與位面的側向延伸電容器的記憶體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944915B1 (de) * 1996-08-14 2001-11-07 Infineon Technologies AG Verfahren zur herstellung eines kondensators in einer halbleiteranordnung
US20060157771A1 (en) * 2004-09-08 2006-07-20 Young-Moon Choi Integrated circuit memory devices and capacitors having carbon nanotube electrodes and methods of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324081B4 (de) * 2003-05-27 2005-11-17 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
US7109546B2 (en) * 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
KR100771546B1 (ko) * 2006-06-29 2007-10-31 주식회사 하이닉스반도체 메모리 소자의 커패시터 및 형성 방법
KR20100014547A (ko) * 2007-03-27 2010-02-10 쌘디스크 3디 엘엘씨 탄소 나노튜브 직물 요소와 조종 요소를 포함하는 메모리 셀과 이를 형성하는 방법
JP2012248686A (ja) * 2011-05-27 2012-12-13 Elpida Memory Inc 半導体装置及びその製造方法
KR102117409B1 (ko) * 2013-12-12 2020-06-01 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944915B1 (de) * 1996-08-14 2001-11-07 Infineon Technologies AG Verfahren zur herstellung eines kondensators in einer halbleiteranordnung
US20060157771A1 (en) * 2004-09-08 2006-07-20 Young-Moon Choi Integrated circuit memory devices and capacitors having carbon nanotube electrodes and methods of forming same

Also Published As

Publication number Publication date
US10580778B2 (en) 2020-03-03
TWI749273B (zh) 2021-12-11
TW202006926A (zh) 2020-02-01
CN110739309A (zh) 2020-01-31
US20200027884A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN110739309B (zh) 动态随机存取存储器结构及其制备方法
CN110890342B (zh) 半导体电容器结构及其制备方法
TWI811361B (zh) 具有閘極全環裝置之自對準閘極端蓋（ｓａｇｅ）架構
US7564084B2 (en) Dual-gate dynamic random access memory device having vertical channel transistors and method of fabricating the same
CN111223813B (zh) 半导体结构的制备方法
TW202017059A (zh) 半導體結構的製作方法
CN109712976B (zh) 存储器单元
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
US10446556B2 (en) Method for preparing a semiconductor memory structure
CN111987071A (zh) 在导电插塞上具有导电顶盖层的半导体元件及其制备方法
US10535660B1 (en) Dynamic random access memory structure and method for preparing the same
US11728410B2 (en) Semiconductor device
CN112582462A (zh) 空气间隔物结构
KR20230107960A (ko) 반도체 소자
KR20210032906A (ko) 반도체 소자
TWI306303B (en) Method for preparing memory structure
US11937420B2 (en) Memory device having word line with improved adhesion between work function member and conductive layer
US20240023322A1 (en) Method for manufacturing memory device having word line surrounding gate structure
US11895820B2 (en) Method of manufacturing memory device having word line with improved adhesion between work function member and conductive layer
US20230403847A1 (en) Semiconductor device with conductive cap layer over conductive plug and method for preparinging the same
US20240130116A1 (en) Semiconductor device
US20240222451A1 (en) Semiconductor device
US20240130108A1 (en) Semiconductor memory device
KR20230074993A (ko) Dram 소자의 비트라인 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant