CN110556363A - 薄膜型封装和具有薄膜型封装的显示装置 - Google Patents

薄膜型封装和具有薄膜型封装的显示装置 Download PDF

Info

Publication number
CN110556363A
CN110556363A CN201910437222.2A CN201910437222A CN110556363A CN 110556363 A CN110556363 A CN 110556363A CN 201910437222 A CN201910437222 A CN 201910437222A CN 110556363 A CN110556363 A CN 110556363A
Authority
CN
China
Prior art keywords
connection pads
base film
thin film
type package
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910437222.2A
Other languages
English (en)
Inventor
韩秉勋
丘贞恩
林沼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110556363A publication Critical patent/CN110556363A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种薄膜型封装，包括：具有第一侧和第二侧的基膜；安装在基膜上的驱动器集成电路；布置在基膜的第一区域上的第一连接焊盘，基膜的第一区域与基膜的第一侧相邻，第一连接焊盘被配置为连接到第一外部电路；布置在基膜的第二区域上的第二连接焊盘，基膜的第二区域与基膜的第二侧相邻，第二连接焊盘被配置为连接到第二外部电路；布置在基膜上的第一信号线，第一信号线将驱动器集成电路和第一连接焊盘相连；布置在基膜上的第二信号线，第二信号线将驱动器集成电路和第二连接焊盘相连；以及从驱动器集成电路延伸到基膜的第一侧的多条测试线。

Description

薄膜型封装和具有薄膜型封装的显示装置
相关申请的交叉引用
本申请要求于2018年6月1日在韩国知识产权局提交的韩国专利申请No.10-2018-0063712的优先权，其公开内容通过引用整体并入本文中。
技术领域
本公开涉及一种薄膜型封装和具有薄膜型封装的显示装置。
背景技术
在显示装置中，可以在诸如膜上芯片(COF)封装之类的薄膜型封装中设置驱动器集成电路，例如，数据驱动器或栅极驱动器。薄膜型封装可以被配置为通过连接焊盘电连接到印刷电路板(PCB)和显示面板，以输入和输出信号。
在这种薄膜型封装中，可以使用各种类型的测试引脚探测要连接到PCB的输入外引线键合(OLB)，以解决关于最终装载检查中的非选择性的问题。
在显示装置小型化的情况下，显示模块所需的OLB区域本身减小。因此，可能有必要在不降低测试筛查能力的情况下减少用于测试的OLB区域。
发明内容
一个或多个示例实施例提供了一种薄膜型封装，其能够针对显示模块的组装，显著地减小用于IC测试的OLB区域，而不降低装载时应用的测试筛查能力。
根据示例实施例的一个方面，提供了一种薄膜型封装，包括：基膜，具有沿所述基膜的纵向布置的多个封装区域和位于所述多个封装区域之间的多个余量区域；多个封装单元，分别布置在所述多个封装区域上；以及多个测试焊盘，布置在所述多个余量区域中的每一个上，所述多个测试焊盘与基膜的所述多个封装区域中的每一个的第一侧相邻，其中，所述多个封装单元中的每一个包括：驱动器集成电路，安装在所述多个封装区域的相应封装区域中；多个第一连接焊盘，与所述相应封装区域的第一侧相邻地布置；多个第二连接焊盘，与所述相应封装区域的第二侧相邻地布置，第二侧与第一侧相对；多条第一信号线，布置在所述相应封装区域上，并且将驱动器集成电路和所述多个第一连接焊盘相连；多条第二信号线，布置在所述相应封装区域上，并且将驱动器集成电路和所述多个第二连接焊盘相连；以及多条测试线，将驱动器集成电路和所述多个测试焊盘相连。
根据示例实施例的一个方面，提供了一种薄膜型封装，包括：基膜，具有第一侧和第二侧，第二侧与第一侧相对；驱动器集成电路，安装在基膜上；多个第一连接焊盘，布置在基膜的第一区域上，基膜的第一区域与基膜的第一侧相邻，并且所述多个第一连接焊盘被配置为连接到第一外部电路；多个第二连接焊盘，布置在基膜的第二区域上，基膜的第二区域与基膜的第二侧相邻，并且所述多个第二连接焊盘被配置为连接到第二外部电路；多条第一信号线，布置在基膜上，并且将驱动器集成电路和所述多个第一连接焊盘相连；多条第二信号线，布置在基膜上，并且将驱动器集成电路和所述多个第二连接焊盘相连；以及多条测试线，从驱动器集成电路延伸到基膜的第一侧。
根据示例实施例的一个方面，提供了一种显示装置，包括：至少一个薄膜型封装，包括基膜，基膜具有第一侧和第二侧，第二侧与第一侧相对；印刷电路板，在基膜的第一侧连接到所述至少一个薄膜型封装；以及显示面板，在基膜的第二侧连接到所述至少一个薄膜型封装，其中，所述至少一个薄膜型封装包括：驱动器集成电路，安装在基膜上；多个第一连接焊盘，布置在基膜的第一区域上，基膜的第一区域与基膜的第一侧相邻，并且所述多个第一连接焊盘被配置为连接到印刷电路板；多个第二连接焊盘，布置在基膜的第二区域上，基膜的第二区域与基膜的第二侧相邻，并且所述多个第二连接焊盘被配置为连接到显示面板；多条第一信号线，布置在基膜上，并且将驱动器集成电路和所述多个第一连接焊盘相连；多条第二信号线，布置在基膜上，并且将驱动器集成电路和所述多个第二连接焊盘相连；以及多条测试线，从驱动器集成电路延伸到基膜的第一侧，所述多条测试线中的每一条的宽度Wb比所述多个第一连接焊盘中的每一个的宽度W1窄。
附图说明
根据结合附图给出的对示例实施例的以下详细描述，将更清楚地理解以上和其他方面、特点和优点，在附图中：
图1是根据示例实施例的薄膜型封装的平面图；
图2是图1中所示的薄膜型封装的区域A的放大平面图；
图3是示出了薄膜型封装和印刷电路板的接合过程的平面图；
图4是图3中所示的薄膜型封装中的区域A1的放大平面图；
图5是示出了薄膜型封装和印刷电路板接合在一起的状态的平面图；
图6是图5中所示的组装中的区域B的放大平面图；
图7是示出了具有图3中所示的薄膜型封装的显示装置的平面图；
图8是示出了根据示例实施例的薄膜型封装的平面图；
图9是图8中所示的薄膜型封装的区域A’的放大平面图；
图10是示出了根据示例实施例的薄膜型封装的平面图；
图11是图10中所示的薄膜型封装的区域A”的放大平面图；以及
图12是示出了图10中所示的薄膜型封装和印刷电路板接合在一起的状态的平面图。
具体实施方式
下文中，将参考附图来描述示例实施例。
图1是根据示例实施例的薄膜型封装的平面图，图2是图1中所示的薄膜型封装的区域A的放大平面图。
参考图1，根据示例实施例的薄膜型封装200可以包括基膜201和多个封装单元200A，基膜201包括多个封装区域PA和位于多个封装区域PA之间的多个余量区域MA，多个封装单元200A布置在多个封装区域PA上。
根据本示例实施例的薄膜型封装200可以被理解为包括沿第一方向(Xl，即，纵向)布置的多个封装单元的卷轴类型。可以将多个封装单元200A设置为单独的薄膜型封装，其沿切割线CL分开并且被用于模块组装。在本说明书中，封装单元200A可以被称为“薄膜型封装”。
在本示例实施例中，多个封装单元200A可以包括驱动器集成电路DIC 205、布置在每个封装区域PA的一侧上的多个第一连接焊盘221、以及布置在每个封装区域PA的另一侧上的多个第二连接焊盘222。每个封装区域PA可以包括分别将驱动器集成电路205和多个第一连接焊盘221相连的多条第一信号线211、以及分别将驱动器集成电路205和多个第二连接焊盘222相连的多条第二信号线212。
驱动器集成电路205可以是显示驱动器IC(DDI)芯片，并且可以安装在封装区域中。第一连接焊盘221和第二连接焊盘222可以布置在每个封装区域PA的DIC 205的相对侧上。例如，一侧的布置在第一连接焊盘221上的区域可以是连接到印刷电路板的外引线键合(OLB)的区域，另一侧的布置在第二连接焊盘222上的区域可以是连接到显示面板的内引线键合(ILB)的区域(参见图6)。
多条第一信号线211和多条第二信号线212连接到驱动器集成电路205，以从外部电路(例如，印刷电路板和显示面板)接收信号，或者向外部电路输出信号。第一连接焊盘221和第二连接焊盘222可以具有比第一信号线211和第二信号线212的宽度宽的宽度，以保证接触面积。
可以执行在设计阶段中设计用于检查过程的测试电路的测试设计(DFT)过程，以提高检查过程的容易度和生产率。通过DFT过程在半导体的内部形成的测试电路可以用于检测驱动器集成电路205和薄膜型封装的故障，并验证驱动器集成电路205以及相关联的连接焊盘(221、222)和信号线(211、212)的操作性能。
本示例实施例中采用的测试电路可以包括多个测试焊盘223和多条测试线213，多个测试焊盘223布置在基膜201的与每个封装区域PA的一侧相邻的余量区域MA上，多条测试线213分别将驱动器集成电路205和多个测试焊盘223相连。测试焊盘223可以具有比测试线213的宽度宽的宽度，以保证接触面积。
这样，第一连接焊盘221可以位于封装区域PA中，而多个测试焊盘223可以位于与封装区域PA的一侧相邻的余量区域MA中。
在图2中，可以放大并示出薄膜型封装中布置了第一连接焊盘221和测试焊盘223的区域A。
参考图2，多条测试线213可以与多条第一信号线211交替地布置。尽管本示例实施例中采用的测试线213和第一信号线211被示为具有1：1的交替布置，但是本公开不限于此，并且可以以不同数量的交替布置来实现。
多条测试线213可以具有比第一连接焊盘221的宽度W1窄的宽度Wb。测试线213的宽度Wb可以比测试焊盘223的宽度Wa窄。因此，相比于将测试焊盘223与第一连接焊盘221布置在一起，通过将连接焊盘221与具有相对窄的宽度Wb的测试线213并排布置(如本示例实施例中那样)，可以增加OLB区域的设计容错度。
此外，在最终产品规格变得更小的情况下，可以通过在余量区域MA中布置仅用于IC测试的测试焊盘223来减少显示模块所需的OLB区域本身。
可以通过在将驱动器集成电路205切割为封装单元之前将探针PR连接到布置在余量区域MA中的测试焊盘223，来执行驱动器集成电路205的测试。
以这种方式，即使在保持装载时应用的测试筛查能力的情况下，针对显示模块的组装，也可以显著减小仅用于IC测试的OLB区域。具体地，即使在有限的空间中，也可以增加第一连接焊盘和第一信号线的设计容错度。例如，封装区域PA中的第一连接焊盘221和第一信号线211不与测试焊盘223共享宝贵的膜区域，因为测试焊盘223位于余量区域MA中。在使用测试焊盘223进行测试之后的某个时间，将在切割线CL处切除余量区域MA。
如图2所示，测试线213的一部分可以延伸到余量区域MA，以连接到位于余量区域MA中的测试焊盘223。
在本示例实施例中，测试线213和第一连接焊盘221被示为并排布置，以在它们之间具有恒定间隔d。然而，在另一示例实施例中，所述间隔可以进行各种改变，以在测试线和第一连接焊盘之间的间隔延长的方向上变宽(参见图8和图9)。
参考图1，薄膜型封装200可以包括多个定位孔(sprocket hole)220，其形成在基膜201的位于第二方向(X2，即，宽度方向)上的两端的区域中。在薄膜型封装200的制造和处理操作中，定位孔220可以用于将薄膜型封装200固定到预定位置，或者执行诸如卷绕的操作。
在本示例实施例中，可以将薄膜型封装200设置为封装单元200A，其基于切割线CL切割并且被用于模块组装。在这种切割过程中，可以将用于装载过程中的IC测试的测试焊盘223与余量区域MA一起从最终的封装单元200A中去除。此外，可以参考切割线CL切割定位孔220，并且可以将定位孔220与余量区域MA一起在最终的封装单元200A中去除。余量区域MA中的测试焊盘223在切割线CL之外的布置允许对DIC 205进行探测，而使最终的经切除的封装单元200A不负担测试焊盘223所需的区域。
图3是示出了薄膜型封装和印刷电路板的接合过程的平面图，图4是图3中所示的薄膜型封装中的区域A1的放大平面图。
图3中所示的封装单元200A可以被理解为从图1中所示的卷轴类型的薄膜型封装200获得的单个薄膜型封装。在没有测试焊盘223的情况下要连接到印刷电路板100的第一连接焊盘221可以仅布置在与封装单元200A(下文中，考虑到模块的组装，也将其称为“薄膜型封装”)的一侧相邻的区域上，即，OLB区域(OA)。OLB区域(OA)的第一连接焊盘221可以与印刷电路板100的多个连接焊盘120平滑地组装。
参考图3和图4，薄膜型封装200A可以包括基膜201，基膜201具有彼此相对的第一侧201A和第二侧201B。测试线213可以延伸到与OLB区域(OA)相邻的第一侧201A，而第一连接焊盘221可以与第一侧201A间隔开且布置在OLB区域(OA)中。
如上所述，在OLB区域(OA)中，除了测试线213可以具有比第一连接焊盘221的宽度窄的宽度的事实之外，还考虑到测试线213可以延伸到第一侧201A的事实，测试线213可以与第一连接焊盘221容易地区分开。
参考图3，印刷电路板100的多个连接焊盘120可以被配置为连接到位于薄膜型封装200A的OLB区域OA中的多个第一连接焊盘221。本示例实施例中采用的印刷电路板100可以是具有延展性的柔性PCB(F-PCB)。
图5是示出了薄膜型封装和印刷电路板接合在一起的状态的平面图，图6是图5中所示的组装中的区域B的放大平面图。
参考图5和图6，印刷电路板100的多个连接焊盘120的区域和薄膜型封装200A的OLB区域OA可以布置为彼此重叠，并且多个连接焊盘120和多个第一连接焊盘221可以分别接合以彼此相连。
可以使用各向异性导电膜(ACF)来键合印刷电路板100的连接焊盘120和薄膜型封装200A的第一连接焊盘221。各向异性导电膜可以类似于双面胶带。当使用热棒(Hot Bar)向形成各向异性导电膜的区域施加具有高温的压力时，可以熔化待接合的材料。结果，印刷电路板100的连接焊盘120和薄膜型封装200A的第一连接焊盘221可以分别彼此电连接/机械连接。
在本示例实施例中，印刷电路板100的连接焊盘120可以仅连接到期望的第一连接焊盘221，而不同时连接到与第一连接焊盘221相邻的测试线213。印刷电路板100的连接焊盘120的宽度Ws可以满足W1≤Ws≤W1+2d，以促进这种连接，其中，d是多个第一连接焊盘221和与其相邻的测试线213之间的间隔。
在本示例实施例中，多个第一连接焊盘221可以与多条测试线213交替布置，且当第一连接焊盘221具有与上述不同的布置时，可以以不同的形式设计印刷电路板100的连接焊盘120(参见图12)。
图7是示出了具有图3中所示的薄膜型封装的显示装置的平面图。
参考图7，显示装置可以包括印刷电路板100、显示面板300以及连接在印刷电路板100和显示面板300之间的多个薄膜型封装200A。
如上所述，多个薄膜型封装200A可以通过位于OLB区域(OA)中的第一连接焊盘221电连接到印刷电路板100的连接焊盘120。以类似于上述的方式，位于ILB区域(IA)中的第二连接焊盘222可以电连接到显示面板300。薄膜型封装200A的第二连接焊盘222和显示面板300的键合可以通过使用各向异性导电膜来实现，类似于印刷电路板100的连接焊盘120的键合。
诸如控制器和驱动电压发生器的各种组件可以安装在印刷电路板100上。例如，印刷电路板100的控制器可以被配置为输出控制信号，且驱动电压发生器可以被配置为输出显示装置的操作所需的电压(例如，电源电压、栅极导通电压、栅极截止电压等)。
本示例实施例中采用的显示面板300可以是液晶显示面板。显示面板300可以包括薄膜晶体管基板310、滤色器基板320和液晶。薄膜晶体管基板310可以包括在玻璃基板上以矩阵形式布置的数十至数百万个薄膜晶体管。
薄膜型封装200A的ILB区域(IA)可以与薄膜晶体管基板310接合。滤色器基板320可以与薄膜晶体管基板310相对，并且可以包括当由背光产生的光穿过滤色器基板320时呈现颜色的红(R)、绿(G)和蓝(B)像素。液晶可以注入在薄膜晶体管基板310和滤色器基板320之间。可以通过像素电极和公共电极之间形成的电场的强度来控制光的透射率。以这种方式，可以在显示面板300上显示期望的图像。
在测试焊盘223已在切割(个体化)过程(参见图1和图2中的切割线CL)中被探针使用进行检查之后，通过去除测试焊盘223获得薄膜型封装200A的经测试的驱动器集成电路205。在图1中所示的卷轴类型中执行测试过程之后，执行切割过程。在装载之前执行切割过程，同时去除余量区域MA。因此，仅测试电路中的测试线的一部分可以保留在图7中所示的显示装置中所采用的薄膜型封装200A的OLB区域(OA)中(参见图4、图6、图11和图12)。
可以以各种布置形成测试电路，即，测试线和测试焊盘。可以以各种设计布置OLB区域的第一连接焊盘，并且根据该布置，也可以适当地改变印刷电路板的连接焊盘的布置。
图8是示出了根据示例实施例的薄膜型封装的平面图，图9是图8中所示的薄膜型封装的区域A’的放大平面图。
参考图8和图9，根据本示例实施例的薄膜型封装200’可被理解为与图1和图2中所示的薄膜型封装200类似，除了多个第一连接焊盘221可以被分为两组并且多条测试线213’可以布置在这两组的第一连接焊盘221之间。除非另有具体说明，否则对本示例实施例的组件的描述可以参考对图1和图2中所示的薄膜型封装200的相同或相似组件的描述。
在本示例实施例中，可以将多个第一连接焊盘221分为两组，并且可以将多条测试线213’布置在这两组的第一连接焊盘221之间。多条测试线213’可以在宽度方向(X2方向)上基本上布置在基膜201的中心。
多条测试线213’可以包括位于封装区域PA中的第一部分213a和位于余量区域MA中的第二部分213b。如图9所示，位于封装区域PA中的第一部分213a可以布置为具有基本恒定的间隔，并且位于余量区域MA中的第二部分213b可以布置为朝向多个测试焊盘223’具有增加的间隔。
如上所述，在余量区域MA中，多条测试线213’可以布置为展开，使得测试焊盘223’可以形成为具有足够的间隔和/或面积。在一些示例实施例中，随着测试线213’从封装区域PA中的DIC 205穿越过基膜到余量区域MA，测试线213’在穿越过切割线CL之后开始分散开。
图10是示出了根据示例实施例的薄膜型封装的平面图，图11是图10中所示的薄膜型封装的区域A”的放大平面图。
参考图10和图11，根据本示例实施例的薄膜型封装200”可被理解为与图1和图2中示出的薄膜型封装200类似，除了多条测试线213”可以被分为两个组213A和213B并且八(8)个第一连接焊盘221可以布置在这两个测试线组213A和213B之间。这两个测试线组213A和213B可以分别连接到两个测试焊盘组223A和223B。除非另有具体说明，否则对本示例实施例的组件的描述可以参考对图1和图2中所示的薄膜型封装200的相同或相似组件的描述。
以与本示例实施例不同的方式，可以将多条测试线213”分为三组或更多组，并且也可以以不同的数量布置位于测试线213”之间的第一连接焊盘221。
如上所述，可以将多条测试线分为多个组，每个组包括测试线中的m(m≥2)条，并且可以在这多个组之间分别布置第一连接焊盘中的n(n≥2)个。
图12是示出了图10中所示的薄膜型封装200A和印刷电路板100接合在一起的状态的平面图。可以参考在先前的示例实施例(参见图6)中描述的与接合相关的说明来理解图12中所示的接合。
本示例实施例中采用的印刷电路板100可以包括虚设焊盘120’以及连接焊盘120。印刷电路板100的连接焊盘120可以相应地键合到薄膜型封装200A的第一连接焊盘221，类似于先前的示例实施例。
印刷电路板100的虚设焊盘120’可以布置为与每个组的测试线213相对应。虚设焊盘120’可以不连接到印刷电路板100的功能电路，或者可以连接到接地图案。本示例实施例中采用的虚设焊盘120’可以具有覆盖每个组的测试线213A和213B的面积，并且可以键合到印刷电路板100，并且可以通过与虚设焊盘120’的键合来保证薄膜型封装200A的稳定连接。
根据本示例实施例，在不降低装载时应用的测试筛查能力的情况下，针对显示模块的组装，可以显著减小仅用于IC测试的OLB区域。具体地，可以增加测试线和信号线的设计容错度，同时在有限宽度内显著减少空间约束。
本公开的各种有益优点和效果不限于上述描述。
虽然以上已经示出并描述了示例实施例，但是本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和改变。

Claims (20)

1.一种薄膜型封装，包括：
基膜，具有沿所述基膜的纵向布置的多个封装区域和位于所述多个封装区域之间的多个余量区域；
多个封装单元，分别布置在所述多个封装区域上；以及
多个测试焊盘，布置在所述多个余量区域上，所述多个测试焊盘与所述基膜的所述多个封装区域中的每一个的第一侧相邻，
其中，所述多个封装单元中的每一个包括：
驱动器集成电路，安装在所述多个封装区域的相应封装区域中；
多个第一连接焊盘，与所述相应封装区域的第一侧相邻地布置；
多个第二连接焊盘，与所述相应封装区域的第二侧相邻地布置，所述第二侧与所述第一侧相对；
多条第一信号线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个第一连接焊盘相连；
多条第二信号线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个第二连接焊盘相连；以及
多条测试线，布置在所述相应封装区域上，并且将所述驱动器集成电路和所述多个测试焊盘相连。
2.根据权利要求1所述的薄膜型封装，其中，所述多条测试线与所述多条第一信号线交替地布置。
3.根据权利要求1所述的薄膜型封装，其中，所述多个第一连接焊盘被分为第一组第一连接焊盘和第二组第一连接焊盘，并且所述多条测试线布置在所述第一组第一连接焊盘和所述第二组第一连接焊盘之间。
4.根据权利要求3所述的薄膜型封装，其中，所述多条测试线包括位于所述相应封装区域中的第一部分和位于与所述相应封装区域相邻的相应余量区域中的第二部分，以及
其中，所述多条测试线的所述第一部分以基本恒定的间隔布置，并且所述多条测试线的所述第二部分以朝向所述多个测试焊盘增加的间隔布置。
5.根据权利要求3所述的薄膜型封装，其中，所述多条测试线基本上布置在所述基膜的宽度方向上的中心区域。
6.根据权利要求1所述的薄膜型封装，其中，所述多条测试线被分为多个组，每个组具有至少两条测试线，以及
其中，所述多个组在其间布置有所述多个第一连接焊盘中的至少一个。
7.根据权利要求1所述的薄膜型封装，其中，所述多条测试线中的每一条的第一宽度比所述多个第一连接焊盘中的每一个的第二宽度窄。
8.根据权利要求1所述的薄膜型封装，其中，所述多条测试线具有布置在与所述相应封装区域相邻的相应余量区域中的部分，并且所述多条测试线的布置在所述相应余量区域中的所述部分在所述基膜的宽度方向上以沿所述纵向朝所述多个测试焊盘增加的间隔布置。
9.根据权利要求1所述的薄膜型封装，其中，所述多个封装区域中的每一个的轮廓限定用于分离所述多个封装单元的切割线。
10.根据权利要求1所述的薄膜型封装，其中，所述基膜具有多个定位孔，所述多个定位孔沿所述纵向布置在所述多个封装区域和所述多个余量区域的外部。
11.一种薄膜型封装，包括：
基膜，具有第一侧和第二侧，所述第二侧与所述第一侧相对；
驱动器集成电路，安装在所述基膜上；
多个第一连接焊盘，布置在所述基膜的第一区域上，所述第一区域与所述基膜的所述第一侧相邻，并且所述多个第一连接焊盘被配置为连接到第一外部电路；
多个第二连接焊盘，布置在所述基膜的第二区域上，所述第二区域与所述基膜的所述第二侧相邻，并且所述多个第二连接焊盘被配置为连接到第二外部电路；
多条第一信号线，布置在所述基膜上，并且将所述驱动器集成电路和所述多个第一连接焊盘相连；
多条第二信号线，布置在所述基膜上，并且将所述驱动器集成电路和所述多个第二连接焊盘相连；以及
多条测试线，布置在所述基膜上，并且从所述驱动器集成电路延伸到所述基膜的所述第一侧。
12.根据权利要求11所述的薄膜型封装，其中，所述多条测试线的第一宽度比所述多个第一连接焊盘的第二宽度窄。
13.根据权利要求12所述的薄膜型封装，其中，所述多个第一连接焊盘和所述多条测试线交替地布置，并且所述多个第一连接焊盘以恒定间隔布置。
14.根据权利要求12所述的薄膜型封装，其中，所述多条测试线以恒定宽度从所述驱动器集成电路延伸到所述基膜的所述第一侧。
15.根据权利要求11所述的薄膜型封装，其中，所述多个第一连接焊盘被分为第一组第一连接焊盘和第二组第一连接焊盘，并且所述多条测试线布置在所述第一组第一连接焊盘和所述第二组第一连接焊盘之间，以及
其中，所述多条测试线以基本上恒定的间隔沿所述基膜的宽度方向布置在与所述多个第一连接焊盘重叠的区域中。
16.根据权利要求11所述的薄膜型封装，其中，所述多条测试线被分为多个组，每个组具有至少两条测试线，并且所述多个组在其间布置有所述多个第一连接焊盘中的至少两个。
17.一种显示装置，包括：
至少一个薄膜型封装，包括基膜，所述基膜具有第一侧和第二侧，所述第二侧与所述第一侧相对；
印刷电路板，在所述基膜的所述第一侧连接到所述至少一个薄膜型封装；以及
显示面板，在所述基膜的所述第二侧连接到所述至少一个薄膜型封装，
其中，所述至少一个薄膜型封装包括：
驱动器集成电路，安装在所述基膜上；
多个第一连接焊盘，布置在所述基膜的第一区域上，所述第一区域与所述基膜的所述第一侧相邻，并且所述多个第一连接焊盘被配置为连接到所述印刷电路板；
多个第二连接焊盘，布置在所述基膜的第二区域上，所述第二区域与所述基膜的所述第二侧相邻，并且所述多个第二连接焊盘被配置为连接到所述显示面板；
多条第一信号线，布置在所述基膜上，并且将所述驱动器集成电路和所述多个第一连接焊盘相连；
多条第二信号线，布置在所述基膜上，并且将所述驱动器集成电路和所述多个第二连接焊盘相连；以及
多条测试线，从所述驱动器集成电路延伸到所述基膜的所述第一侧，所述多条测试线中的每一条的宽度Wb比所述多个第一连接焊盘中的每一个的宽度W1窄。
18.根据权利要求17所述的显示装置，其中，所述印刷电路板包括多个连接焊盘，所述多个连接焊盘键合到所述至少一个薄膜型封装的所述多个第一连接焊盘。
19.根据权利要求18所述的显示装置，其中，所述多个第一连接焊盘与所述多条测试线交替地布置，以及
其中，所述印刷电路板的所述多个连接焊盘中的每一个的宽度Ws满足W1≤Ws≤W1+2d，其中，d是所述多个第一连接焊盘和与其相邻的测试线之间的间隔。
20.根据权利要求18所述的显示装置，其中，所述多个第一连接焊盘被分为多个第一连接焊盘组，并且所述多条测试线的至少一部分布置在所述多个第一连接焊盘组之间，以及
其中，所述印刷电路板还包括连接到所述多条测试线中的至少一条的虚设焊盘。
CN201910437222.2A 2018-06-01 2019-05-23 薄膜型封装和具有薄膜型封装的显示装置 Pending CN110556363A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180063712A KR102578051B1 (ko) 2018-06-01 2018-06-01 필름형 패키지 및 이를 구비한 디스플레이 장치
KR10-2018-0063712 2018-06-01

Publications (1)

Publication Number Publication Date
CN110556363A true CN110556363A (zh) 2019-12-10

Family

ID=68695288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910437222.2A Pending CN110556363A (zh) 2018-06-01 2019-05-23 薄膜型封装和具有薄膜型封装的显示装置

Country Status (3)

Country Link
US (2) US11231626B2 (zh)
KR (1) KR102578051B1 (zh)
CN (1) CN110556363A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115279020A (zh) * 2022-08-01 2022-11-01 苏州源数芯通信科技有限公司 小焊盘间距芯片与pcb的连接结构及其加工方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041293A (ko) 2020-09-24 2022-04-01 삼성디스플레이 주식회사 표시 장치 및 연결 회로 기판
KR20220077316A (ko) 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 패드 접속 검사 방법
US11425820B1 (en) * 2021-02-19 2022-08-23 Synaptics Incorporated Technologies for mounting display driver integrated circuit chips on display panels
KR20220147764A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 전자 장치 제조 방법
US11676974B2 (en) 2021-05-28 2023-06-13 Parade Technologies, Ltd. Distributed and multi-group pad arrangement
US11592715B2 (en) * 2021-05-28 2023-02-28 Parade Technologies, Ltd. Pad arrangement in fan-out areas of display devices
CN113438802B (zh) * 2021-07-27 2022-05-20 友达光电（苏州）有限公司 软性电路板与应用其的显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079400A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 半導体装置の実装方法及び半導体装置の構造
KR100242024B1 (ko) * 1997-03-13 2000-03-02 윤종용 집적회로 실장방법
JPH10335375A (ja) * 1997-06-02 1998-12-18 Toshiba Corp テープキャリアパッケージ
JP3426140B2 (ja) * 1998-08-27 2003-07-14 シャープ株式会社 テープキャリアパッケージ
JP2000131393A (ja) * 1998-10-26 2000-05-12 Oki Electric Ind Co Ltd ドライバｉｃのテスト回路及びテスト方法
JP3190904B2 (ja) * 1999-02-24 2001-07-23 鹿児島日本電気株式会社 チェックパッドを備えたキャリアテープとその製造方法およびテープキャリアパッケージの製造方法
KR100324283B1 (ko) * 2000-02-23 2002-02-21 구본준, 론 위라하디락사 테이프 캐리어 패키지 및 그 제조방법
KR100439128B1 (ko) 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
KR100855810B1 (ko) * 2002-07-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100519657B1 (ko) * 2003-03-13 2005-10-10 삼성전자주식회사 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
JP3829940B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP2006228761A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
JP4781097B2 (ja) * 2005-12-05 2011-09-28 ルネサスエレクトロニクス株式会社 テープキャリアパッケージ及びそれを搭載した表示装置
TWI301201B (en) * 2006-03-15 2008-09-21 Au Optronics Corp Display circuits
KR20070099986A (ko) * 2006-04-06 2007-10-10 삼성전자주식회사 필름형 패키지 및 이를 포함하는 표시 장치
TWI376020B (en) * 2007-12-12 2012-11-01 Au Optronics Corp Chip on film structure
JP5315747B2 (ja) 2008-03-27 2013-10-16 三菱電機株式会社 表示装置
JP4864126B2 (ja) * 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
JP2011249527A (ja) 2010-05-26 2011-12-08 Stanley Electric Co Ltd 回路モジュール
JP5528906B2 (ja) * 2010-05-28 2014-06-25 株式会社ジャパンディスプレイ 表示装置
JP2016207792A (ja) 2015-04-21 2016-12-08 三菱電機株式会社 フレキシブルプリント基板、および画像表示装置
CN105632382B (zh) 2016-01-04 2018-05-18 京东方科技集团股份有限公司 显示装置及其检测绑定区域绑定情况的方法
KR102532627B1 (ko) 2016-06-10 2023-05-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102489612B1 (ko) 2016-07-22 2023-01-18 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
CN115066085B (zh) 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115279020A (zh) * 2022-08-01 2022-11-01 苏州源数芯通信科技有限公司 小焊盘间距芯片与pcb的连接结构及其加工方法

Also Published As

Publication number Publication date
US11231626B2 (en) 2022-01-25
US20220113577A1 (en) 2022-04-14
US11586079B2 (en) 2023-02-21
KR102578051B1 (ko) 2023-09-14
US20190371691A1 (en) 2019-12-05
KR20190137482A (ko) 2019-12-11

Similar Documents

Publication Publication Date Title
CN110556363A (zh) 薄膜型封装和具有薄膜型封装的显示装置
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
US20070007650A1 (en) Driver device and display device
KR101493759B1 (ko) Ｃｏｆ 패키지 및 그것에 사용하는 테이프 기판
US7122888B2 (en) Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device
US8421980B2 (en) Liquid crystal display device
CN113342201A (zh) 一种内嵌式触控显示装置的测试方法
KR20070002278A (ko) 표시 기판 및 이를 구비한 표시 장치
US20090262292A1 (en) Electrical connectors between electronic devices
US6191471B1 (en) Tape carrier package with two regions having leds that connect upon folding
US20070235888A1 (en) Film type package and display apparatus having the same
KR101298156B1 (ko) 드라이버 집적회로 칩
TWI418906B (zh) 閘極驅動器之接墊佈局最佳化之顯示面板
KR20020094636A (ko) 액정 표시 장치의 제조 방법
JP2004109969A (ja) 液晶表示装置
US11069586B2 (en) Chip-on-film package
KR20100041429A (ko) 씨오지 타입 액정표시장치용 어레이 기판
US5654730A (en) Liquid crystal display device
KR101258512B1 (ko) 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR20150078983A (ko) 칩 온 필름 패키지
CN110262095B (zh) 显示装置及其修补方法
JP2006106132A (ja) 表示駆動回路および表示装置
JP2823031B2 (ja) 平面実装構造
CN117529162A (zh) 一种阵列基板和显示面板
US20100002181A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination