KR20220077316A - 표시 장치 및 표시 장치의 패드 접속 검사 방법 - Google Patents

표시 장치 및 표시 장치의 패드 접속 검사 방법 Download PDF

Info

Publication number
KR20220077316A
KR20220077316A KR1020200166057A KR20200166057A KR20220077316A KR 20220077316 A KR20220077316 A KR 20220077316A KR 1020200166057 A KR1020200166057 A KR 1020200166057A KR 20200166057 A KR20200166057 A KR 20200166057A KR 20220077316 A KR20220077316 A KR 20220077316A
Authority
KR
South Korea
Prior art keywords
inspection pattern
wiring
pattern
connection
circuit board
Prior art date
Application number
KR1020200166057A
Other languages
English (en)
Inventor
김원태
김명수
김보연
이재한
이휘원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200166057A priority Critical patent/KR20220077316A/ko
Priority to US17/389,627 priority patent/US11741866B2/en
Priority to CN202111411516.1A priority patent/CN114582229A/zh
Publication of KR20220077316A publication Critical patent/KR20220077316A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H01L27/3255—
    • H01L51/0031—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예는 표시 패널, 제1 방향을 따라 배열된 복수의 기판 패드들을 포함하는 메인 회로 기판, 일측 상에서 표시 패널과 전기적으로 연결되고, 타측 상에서 메인 회로 기판과 전기적으로 연결된 연결 회로 기판 및 연결 회로 기판에 실장된 구동칩을 포함하고, 연결 회로 기판은, 복수의 기판 패드들에 각각 접속되는 복수의 기판 연결 패드들, 복수의 기판 연결 패드들과 구동칩을 연결하는 복수의 배선들 및 구동칩과 이격되어 배치된 검사 패턴을 포함하며 배선들 중 각각이 검사 패턴에 전기적으로 연결된 제1 배선 및 제2 배선은 서로 동일한 전압을 인가 받는 표시 장치를 제공한다.

Description

표시 장치 및 표시 장치의 패드 접속 검사 방법{DISPLAY DEVICE AND PAD CONTACT TEST METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로 보다 상세하게는 연결 회로 기판이 포함된 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 표시 장치는 영상을 표시하는 표시 패널 및 표시 패널에 결합되어 표시 패널로 구동신호를 제공하는 회로 기판들을 포함한다. 표시 패널은 영상을 표시하는 표시부 및 표시부에 구동 신호를 제공하기 위해 패널의 외곽에 배치된 패널 패드들을 포함한다.
한편, 회로 기판은 패드들을 통해 상호 접속될 수 있다. 예를 들어, 회로 기판의 패드들과 표시 패널의 패드들 그리고 서로 연결된 회로 기판들 각각의 패드들은 서로간 충분히 완전하게 접속되어야 제어 신호들 및 영상 신호들이 왜곡 없이 표시 패널로 전달될 수 있다.
본 발명은 패드들의 접속 상태를 검사할 수 있는 연결 회로 기판을 포함하는 표시 장치를 제공하는데 있다.
본 발명은 패드들의 접속 상태를 검사할 수 있는 표시 장치의 패드 접속 검사 방법을 제공하는데 있다.
일 실시예는 표시 패널, 제1 방향을 따라 배열된 복수의 기판 패드들을 포함하는 메인 회로 기판, 일측 상에서 상기 표시 패널과 전기적으로 연결되고, 타측 상에서 상기 메인 회로 기판과 전기적으로 연결된 연결 회로 기판 및 상기 연결 회로 기판에 실장된 구동칩을 포함하고, 상기 연결 회로 기판은, 상기 복수의 기판 패드들에 각각 접속되는 복수의 기판 연결 패드들, 상기 복수의 기판 연결 패드들과 상기 구동칩을 연결하는 복수의 배선들 및 상기 구동칩과 이격되어 배치된 검사 패턴을 포함하며, 상기 배선들 중 각각이 상기 검사 패턴에 전기적으로 연결된 제1 배선 및 제2 배선은 서로 동일한 전압을 인가받는 표시 장치를 제공한다.
상기 제1 배선 및 상기 제2 배선은 상기 검사 패턴을 통해 서로 전기적으로 연결될 수 있다.
상기 검사 패턴은 일 방향을 따라 배열된 스트라이프 패턴들 및 상기 스트라이프 패턴들의 일 단들 및 타 단들과 연결된 테두리 패턴을 포함할 수 있다.
평면상에서 상기 검사 패턴의 상기 스트라이프 패턴들의 폭들은 서로 동일할 수 있다.
상기 검사 패턴은 스트라이프 패턴들을 커버하는 금속막을 더 포함할 수 있다.
상기 검사 패턴은 일체의 판 형상 패턴을 포함할 수 있다.
상기 제1 배선 및 상기 제2 배선은 상기 제1 방향을 따라 서로 이격되고, 상기 제1 배선과 상기 제2 배선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 중심축에 대하여 서로 대칭인 형상을 갖고, 상기 검사 패턴은 상기 중심축에 대하여 대칭일 수 있다.
상기 제1 배선의 배선 저항 및 상기 제2 배선의 배선 저항은 서로 동일할 수 있다.
상기 연결 회로 기판은, 상기 제1 배선과 상기 검사 패턴을 전기적으로 연결시키는 제1 연결 라인 및 상기 제2 배선과 상기 검사 패턴을 전기적으로 연결시키는 제2 연결 라인을 더 포함하고, 상기 제1 배선 및 상기 제2 배선은 각각 구동칩과 중첩하는 영역 상에서 상기 제1 연결 라인 및 상기 제2 연결 라인에 전기적으로 연결될 수 있다.
상기 복수의 기판 패드들과 상기 복수의 기판 연결 패드들 각각은 도전성 접착 부재를 통해 본딩될 수 있다.
상기 연결 회로 기판은, 제1 보조 검사 패턴 및 제2 보조 검사 패턴을 더 포함하고, 상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 상기 검사 패턴과 전기적으로 연결될수 있다.
평면상에서 상기 제1 보조 검사 패턴의 면적과 상기 제2 보조 검사 패턴의 면적은 동일할 수 있다.
상기 검사 패턴, 상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴은 동일 물질을 포함할 수 있다.
평면상에서 상기 제1 보조 검사 패턴과 상기 제2 보조 검사 패턴은 상기 검사 패턴을 사이에 두고 이격될 수 있다.
상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 일체의 판 형상을 가질 수 있다.
상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 서로 연결된 스트라이프(stripe) 패턴을 포함할 수 있다.
상기 배선들 중 제3 배선 및 제4 배선 각각은 상기 검사 패턴과 전기적으로 연결되고, 상기 제3 배선 및 상기 제4 배선 각각은 서로 동일한 전압을 인가 받고, 상기 제1 배선 및 상기 제2 배선과 상이한 전압을 인가받을 수 있다.
다른 일 실시예는 표시 장치는 서로 전기적으로 연결된 표시 패널, 메인 회로 기판 및 구동칩이 실장된 연결 회로 기판을 포함하고, 상기 메인 회로 기판은 복수의 기판 패드들을 포함하고, 상기 연결 회로 기판은 상기 복수의 기판 패드들 각각에 접속되는 복수의 기판 연결 패드들, 상기 복수의 기판 연결 패드들과 상기 구동칩을 연결하는 복수의 배선들 및 상기 구동칩과 이격되어 배치된 검사 패턴을 포함하며, 상기 배선들 중 제1 배선 및 제2 배선은 서로 분리되어 상기 검사 패턴에 전기적으로 연결되고, 상기 제1 배선에 연결된 제1 기판 연결 패드 및 상기 제2 배선에 연결된 제2 기판 연결 패드 각각에 동일한 검사 신호를 입력하는 제1 단계 및 상기 검사 패턴의 전압을 측정하는 제2 단계를 포함하는 표시 장치의 패드 접속 검사 방법을 제공한다.
상기 연결 회로 기판은 복수의 보조 검사 패턴들을 더 포함하고, 상기 복수의 보조 검사 패턴들은, 상기 제1 배선에 전기적으로 연결된 제1 보조 검사 패턴 및 상기 제2 배선에 전기적으로 연결된 제2 보조 검사 패턴을 포함하고,
상기 제2 단계 후, 상기 검사 패턴을 커팅하는 제3 단계, 상기 제1 기판 연결 패드 및 상기 제2 기판 연결 패드 각각에 동일한 검사 신호를 입력하는 제4 단계 및상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각의 전압들을 측정하는 제5 단계를 더 포함할 수 있다.
상기 제5 단계 후, 커팅한 상기 검사 패턴을 연결하는 제6 단계를 더 포함할 수 있다.
일 실시예에 따른 표시 장치는 연결 회로 기판에 포함되고 서로 전기적으로 연결된 특정 패드들 간의 패드 접속 검사가 가능하며, 패드 접속 검사에 의해 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부 확대 평면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 검사 패턴의 확대 평면도들이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 연결 회로 기판의 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 검사 패턴의 확대 평면도이다.
도 9는 본 발명의 일 실시예에 따른 검사 패턴의 확대 평면도이다.
도 10은 본 발명의 일 실시예에 따른 연결 회로 기판의 확대 평면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 검사 패턴의 확대 평면도들이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 패드 접속 검사 방법 순서도들이다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 표시 장치의 패드 접속 검사 방법의 일 단계를 도시한 평면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치의 패드 접속 검사 방법에 대하여 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 분해 사시도이다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 휴대 전화, 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다. 본 발명의 표시 장치는 상기 예시들에 제한되지 않고 본 발명의 개념에 벗어나지 않은 이상 다른 전자 장치에도 채용될 수 있다. 본 실시예에서 표시 장치(DD)는 휴대 전화를 예시적으로 도시하였다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a은 영상(IM)의 일 예로 시계 및 아이콘들이 도시되었다.
본 실시예에서 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께에 대응될 수 있다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시 장치(DD)는 윈도우(WM) 및 하우징(HU)을 포함할 수 있다. 윈도우(WM)와 하우징(HU)은 결합되어 표시 장치(DD)의 외관을 구성할 수 있다.
윈도우(WM)는 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 표시 장치(DD)의 전면은 윈도우(WM)의 투과 영역(TA) 및 베젤 영역(BZA)에 대응할 수 있다.
투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인할 수 있다.
본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA) 대비 상대적으로 광 투과율이 낮은 영역일 수 있다. 예를 들어, 베젤 영역(BZA)은 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 인접하는 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
도 1b를 참조하면, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 하우징(HU)을 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP), 입력감지유닛(ISL), 연결 회로 기판(CF), 구동칩(IC) 및 메인 회로 기판(MB)을 포함할 수 있다.
윈도우(WM)는 표시 모듈(DM) 상에 배치될 수 있다. 윈도우(WM)는 표시 모듈(DM)을 보호할 수 있다.
윈도우(WM)는 광학적으로 투명한 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리, 사파이어, 플라스틱 등을 포함할 수 있다. 표시 모듈(DM)에서 제공되는 영상은 윈도우(WM)를 통하여 사용자에게 제공될 수 있다.
윈도우(WM)는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 서로 결합된 복수 개의 플라스틱 필름 또는 서로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함할 수 있다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다.
투과 영역(TA)은 액티브 영역(AA)의 적어도 일부와 중첩할 수 있다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 액정표시패널 또는 발광형 표시패널일 수 있으나, 특별히 제한되지 않는다. 예컨대, 발광형 표시패널은 유기 발광 표시패널 또는 퀀텀닷(quantum dot) 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 또는 퀀텀로드 등을 포함할 수 있다.
표시 패널(DP)은 플렉서블(flexible)한 것일 수 있다. "플렉서블"이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 일부 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 표시 패널(DP)은 커브드(curved) 표시패널 또는 폴더블(foldable) 표시 패널일 수 있다. 이에 한정되지 않고, 표시 패널(DP)은 리지드(rigid)한 것일 수 있다.
입력감지유닛(ISL)은 표시 패널(DP) 상에 배치될 수 있다. 도 1b에 도시된 것처럼, 입력감지유닛(ISL)은 표시 패널(DP) 상에 직접 배치될 수 있다. 즉, 입력감지유닛(ISL)은 연속공정에 의해 표시 패널(DP) 상에 형성될 수 있고, 입력감지유닛(ISL)과 표시 패널(DP) 사이 접착필름이 배치되지 않을 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 입력감지유닛(ISL)과 표시 패널(DP) 사이에 접착필름이 배치될 수 있다. 입력감지유닛(ISL)은 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
입력감지유닛(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 상술한 바와 같이, 입력감지유닛(ISL)은 윈도우(WM) 상에 제공되는 외부 입력을 감지할 수 있다.
연결 회로 기판(CF)은 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 연결 회로 기판(CF)은 표시 패널(DP)에 인접한 일 측 상에서 표시 패널(DP)과 전기적으로 연결될 수 있다. 연결 회로 기판(CF)은 메인 회로 기판(MB)과 인접한 타 측 상에서 메인 회로 기판(MB)과 전기적으로 연결될 수 있다.
본 실시예에서 표시 패널(DP)과 메인 회로 기판(MB)을 연결하는 하나의 연결 회로 기판(CF)을 도시하였으나, 이에 한정하는 것은 아니며, 복수 개로 제공되어 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다.
연결 회로 기판(CF)은 플렉서블(flexible)한 연성 회로 기판(flexible printed circuit board)일 수 있다.
연결 회로 기판(CF)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공할 수 있다. 전기적 신호는 연결 회로 기판(CF)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
구동칩(IC)은 연결 회로 기판(CF) 상에 실장될 수 있다. 구동칩(IC)은 연성 회로 기판 상에 실장되어 칩 온 필름(chip on film, COF)을 구성할 수 있다.
구동칩(IC)은 표시 패널(DP)의 화소를 구동하기 위한 구동 소자들을 포함할 수 있다. 구동칩(IC)은 구동 회로를 포함할 수 있고, 구동 회로는 집적 회로(integrated circuit)로 구성될 수 있다. 구동 회로는 구동 컨트롤러, 데이터 드라이버, 전압 발생기 등을 포함할 수 있다.
메인 회로 기판(MB)은 메인 컨트롤러를 포함할 수 있다. 메인 회로 기판(MB)은 메인 컨트롤러로부터 수신되는 제어 신호들 및 영상 신호들을 연결 회로 기판(CF) 및 표시 패널(DP)로 전달하기 위한 신호 배선들(미 도시)을 포함할 수 있다. 메인 회로 기판(MB)은 리지드 인쇄 회로 기판(Rigid Printed Circuit) 또는 연성 인쇄 회로 기판(Flexible Printed Circuit)일 수 있다.
한편, 도시하지는 않았으나, 입력감지유닛(ISL)과 전기적으로 연결되는 입력 회로 기판을 더 포함할 수 있다. 입력 회로 기판은 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 입력 회로 기판은 연성 회로 필름으로 제공되어, 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 입력 회로 기판은 입력감지유닛(ISL)을 구동하기 위한 전기적 신호를 입력감지유닛(ISL)에 제공한다. 전기적 신호는 입력 회로 기판에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
연결 회로 기판(CF) 및 입력 회로 기판 각각은 하나의 메인 회로 기판(MB)에 접속될 수 있다. 연성 회로 기판(CF)과 입력 회로 기판 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징(HU)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공할 수 있다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 모듈(DM)을 외부 충격으로부터 보호할 수 있고, 표시 모듈(DM)로 이물질이나 수분이 침투되는 것을 방지할 수 있다.
일 실시예에 따른 표시 장치(DD)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자 모듈, 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원공급 모듈, 표시 모듈(DM) 및/또는 하우징(HU)과 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2를 참조하면, 표시 패널(DP)은 평면상에서 표시 영역(DA)과 비표시 영역(NDA)이 정의될 수 있다. 표시 영역(DA)은 영상이 표시 되는 영역일 수 있다. 비표시 영역(NDA)은 영상이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 인접한 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있으나 형상이 이에 제한되는 것은 아니다.
표시 패널(DP)은 복수 개의 화소들(PX), 스캔 구동 회로(SDC), 복수의 신호라인들 및 복수의 패널 패드들(PP)을 포함할 수 있다. 표시 패널(DP)은 신호 라인들로 스캔 라인들(SL), 발광 라인들(EL), 데이터 라인들(DL), 스캔 제어 라인(SCL), 초기화 전압 라인(VINTL), 및 전압 라인(VL)을 포함할 수 있다.
화소들(PX) 각각은 표시 소자와 표시 소자에 전기적으로 연결된 박막 트랜지스터를 포함할 수 있다. 표시 소자는 일 예로 유기발광 다이오드를 포함할 수 있다. 화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 다만 이에 한정되지 않고, 화소들(PX) 중 일부는 비표시 영역(NDA)에 배치될 수도 있다.
화소들(PX)은 서로 직교하는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 각각이 레드 컬러, 그린 컬러 및 블루 컬러를 표시하는 제1 내지 제3 화소들을 포함할 수 있다. 일 실시예에서, 화소들(PX)은 일부 화이트, 시안, 마젠타를 각각 표시하는 화소들을 더 포함할 수 있다.
스캔 구동 회로(SDC)는 비표시 영역(NDA)의 일 측에 인접하여 배치될 수 있다. 그러나 이에 한정되지 않고, 스캔 구동 회로(SDC)는 표시 영역(DA) 내에 배치될 수 도 있다. 스캔 구동 회로(SDC)는 복수 개의 주사 신호들을 생성하고, 생성한 주사 신호들을 후술하는 스캔 라인들(SL)에 순차적으로 출력할 수 있다. 스캔 구동 회로(SDC)는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
스캔 라인들(SL)은 스캔 구동 회로(SDC)로부터 제1 방향(DR1)을 따라 연장되며 복수 개의 화소들(PX) 중 대응하는 화소에 각각 연결 될 수 있다. 발광 라인들(EL) 각각은 스캔 구동 회로(SDC)로부터 제1 방향(DR1)을 따라 연장되며 스캔 라인들(SL) 중 대응하는 스캔 라인에 나란하게 배열될 수 있다. 스캔 라인들(SL) 및 발광 라인들(EL)은 스캔 구동 회로(SDC)에 연결될 수 있다.
데이터 라인들(DL)은 제2 방향(DR2)을 따라 연장되며 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결될 수 있다. 스캔 제어 라인(SCL)은 스캔 구동 회로(SDC)에 제어 신호들을 제공할 수 있다.
초기화 전압 라인(VINTL)은 복수 개의 화소들(PX)에 초기화 전압을 제공할 수 있다. 전압 라인(VL)은 복수 개의 화소들(PX)에 연결되며, 복수 개의 화소들(PX)에 전압을 제공할 수 있다. 전압 라인(VL)은 제1 방향(DR1)을 따라 연장된 복수의 라인들 및 제2 방향(DR2)을 따라 연장된 복수의 라인들을 포함할 수 있다.
스캔 라인들(SL), 데이터 라인들(DL), 발광 라인들(EL), 스캔 제어 라인(SCL), 초기화 전압 라인(VINTL) 및 전압 라인(VL) 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치될 수 있다.
패널 패드들(PP)은 비표시 영역(NDA) 내에 배열될 수 있다. 패널 패드들(PP)은 제1 방향(DR1)으로 나란히 배열될 수 있다. 본 실시예에서, 패널 패드들(PP)은 제1 방향(DR1)을 따라 일렬로 배열된 것으로 도시하고 설명하나, 이에 한정되지 않는다. 예를 들어, 패널 패드들(PP)은 2개 이상의 행들로 배열되거나, 또는 지그재그 형태로 배열될 수 있다. 패널 패드들(PP)은 데이터 라인들(DL), 스캔 제어 라인(SCL), 초기화 전압 라인(VINTL) 및 전압 라인(VL)에 연결될 수 있다.
연결 회로 기판(CF)은 베이스층(CF-F), 복수의 패널 연결 패드들(CP-A) 및 복수의 기판 연결 패드들(CP-B)을 포함할 수 있다.
베이스층(CF-F)은 복수의 패널 연결 패드들(CP-A) 및 복수의 기판 연결 패드들(CP-B)이 배치되는 절연층일 수 있다. 베이스층(CF-F)은 플렉서블한 필름을 포함할 수 있다.
패널 연결 패드들(CP-A)은 표시 패널(DP)에 인접한 일측 상에 제1 방향(DR1)을 따라 배열될 수 있다. 패널 연결 패드들(CP-A)은 패널 연결 패드들(CP-A) 각각에 대응하는 표시 패널(DP)의 패널 패드들(PP)에 접속될 수 있다.
패널 패드들(PP)은 표시 패널(DP)의 전면에 배열되고, 패널 연결 패드들(CP-A)은 베이스층(CF-F)의 배면에 배열될 수 있다. 그러나 이에 한정되지 않고, 패널 패드들(PP)은 표시 패널(DP)의 배면에 배열되고, 패널 연결 패드들(CP-A)은 베이스층(CF-F)의 전면에 배열될 수 있다.
기판 연결 패드들(CP-B)은 메인 회로 기판(MB)에 인접한 타 측 상에서 제1 방향(DR1)을 따라 배열될 수 있다. 기판 연결 패드들(CP-B)은 패널 연결 패드들(CP-A)과 제2 방향(DR2)을 따라 이격될 수 있다. 기판 연결 패드들(CP-B)은 베이스층(CF-F)의 배면에 배열될 수 있다. 그러나 이에 한정되지 않고, 베이스층(CF-F)의 전면에 배열될 수 있다.
한편, 도시하지 않았지만, 연결 회로 기판(CF)은 다수의 배선들을 포함할 수 있다. 다수의 배선들은 배선의 일 단 및 타단에 각각 연결된 구성들에 전기적 신호를 전달할 수 있다. 다수의 배선들은 패널 연결 패드들(CP-A)과 구동칩(IC)을 전기적으로 연결하는 배선들 및 기판 연결 패드들(CP-B)과 구동칩(IC)을 전기적으로 연결하는 배선들을 포함할 수 있다. 다수의 배선들은 베이스층(CF-F) 상에 배치될 수 있다.
메인 회로 기판(MB)은 복수의 기판 패드들(MP)을 포함할 수 있다. 도시하지 않았지만, 메인 회로 기판(MB)은 기판 패드들(MP)에 연결된 다수의 배선들을 포함할 수 있다.
기판 패드들(MP)은 연결 회로 기판(CF)에 인접한 일 측 상에서 제1 방향(DR1)을 따라 배열될 수 있다. 기판 패드들(MP)은 메인 회로 기판(MB)의 전면에 배열될 수 있다. 그러나 이에 한정되지 않고, 기판 패드들(MP)은 메인 회로 기판(MB)의 배면에 배열될 수 있다.
기판 패드들(MP)은 기판 패드들(MP) 각각에 대응하는 연결 회로 기판(CF)의 기판 연결 패드들(CP-B)에 접속될 수 있다. 기판 연결 패드들(CP-B)각각은 배선들을 통해 메인 컨트롤러와 전기적으로 연결될 수 있고, 메인 컨트롤러로부터 제어 신호들 및 영상 신호들을 전달받을 수 있다. 기판 패드들(MP)은 전달받은 신호들을 기판 연결 패드들(CP-B)로 전달할 수 있다.
한편, 도 2는 패널 패드들(PP)과 패널 연결 패드들(CP-A)의 접속 및 기판 패드들(MP)과 기판 연결 패드들(CP-B)의 접속에 대한 이해를 돕기 위해 패드들 사이가 어긋나게 도시되었으나, 패드들은 각각에 대응하는 패드들에 중첩하여 접속될 수 있다.
패널 패드들(PP)과 패널 연결 패드들(CP-A)이 충분히 완전하게 접속되어야 구동칩(IC)의 구동 회로로부터 전달된 제어 신호들 및 영상 신호들이 왜곡 없이 표시 패널(DP)로 전달될 수 있다. 기판 패드들(MP)과 기판 연결 패드들(CP-B)이 충분히 완전하게 접속되어야 메인 회로 기판(MB)의 메인 컨트롤러로부터 수신되는 제어 신호들 및 영상 신호들이 왜곡 없이 구동칩(IC)의 구동 회로로 전달될 수 있다.
도 3은 도 2에 도시된 표시 패널(DP)의 단면을 도시하였다. 표시 패널(DP)은 베이스 기판(BL), 회로 소자층(DP-CL), 표시 소자층(DP-OL) 및 봉지층(TFL)을 포함할 수 있다.
베이스 기판(BL)은 회로 소자층(DP-CL) 및 표시 소자층(DP-OL)이 배치되는표시 기판일 수 있다. 베이스 기판(BL)은 적어도 하나의 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
회로 소자층(DP-CL)은 베이스 기판(BL) 상에 배치될 수 있다. 회로 소자층(DP-CL)은 복수의 절연층들, 도전층들 및 반도체층을 포함한다. 복수의 도전층들은 도 2에 도시된 스캔 구동 회로(SDC), 신호 라인들 및 화소의 제어 회로 등을 구성할 수 있다.
표시 소자층(DP-OL)은 회로 소자층(DP-CL) 상에 배치될 수 있다. 표시 소자층(DP-OL)은 도 2에 도시된 화소들(PX)에 포함된 표시 소자를 포함할 수 있다. 예를 들어, 표시 소자층(DP-OL)은 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OL)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
봉지층(TFL)은 표시 소자층(DP-OL) 상에 배치될 수 있다. 봉지층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치될 수 있고, 일부 박막은 발광소자를 보호하기 위해 배치될 수 있다.
본 발명의 일 실시예에 따른 연결 회로 기판(CF)은 도전성 접착 부재(ACF)를 더 포함할 수 있다. 도전성 접착 부재(ACF)는 표시 패널(DP) 패널 패드들(PP)과 연결 회로 기판(CF)의 패널 연결 패드들(CP-A)을 본딩시킬 수 있다. 도전성 접착 부재(ACF)는 메인 회로 기판(MB)의 기판 패드들(MP)과 연결 회로 기판(CF)의 기판 연결 패드들(CP-B)을 본딩시킬 수 있다.
도전성 접착 부재(ACF)는 이방성 도전 필름(Anisotropic Conductive Film)일수 있다. 도전성 접착 부재(ACF)는 패드들을 전기적으로 연결하는 복수의 도전볼들 및 도전볼들이 분산되는 접착 수지를 포함할 수 있다.
한편, 이는 예시적으로 설명한 것이고, 도전성 접착 부재(ACF)는 이방성 도전 필름 외에도 패드들 사이를 전기적으로 연결할 수 있다면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 4는 표시 패널(DP)의 표시 영역(DA)에 배치된 하나의 화소에 대응한 일부 단면도이다.
도 4를 참조하면, 회로 소자층(DP-CL)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 상부 절연층(VIA), 복수 개의 패턴을 포함하는 반도체 패턴(ACP), 복수 개의 패턴을 포함하는 제1 도전층(CLP1) 및 복수 개의 패턴을 포함하는 제2 도전층(CLP2)을 포함할 수 있다.
버퍼층(BFL)은 베이스 기판(BL) 상에 배치될 수 있다. 버퍼층(BFL)은 제1 버퍼층 및 제2 버퍼층을 포함할 수 있다. 제2 버퍼층은 제1 버퍼층 상에 배치될 수 있다.
버퍼층(BFL)은 불순물이나 외부에서 유입되는 수분이 화소(PX)를 구성하는 트랜지스터들(T1, T2)의 반도체 패턴(ACP)에 확산되는 것을 방지한다. 불순물은 외부에서 유입되거나, 베이스 기판(BL)이 열분해됨으로써 발생할 수 있다. 불순물은 베이스 기판(BL)으로부터 배출된 가스 또는 나트륨일 수 있다.
반도체 패턴(ACP)은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴(ACP)은 트랜지스터들(T1, T2) 각각을 구성할 수 있다. 반도체 패턴(ACP)은 폴리 실리콘, 아몰포스 실리콘, 또는 금속 산화물 반도체를 포함할 수 있다. 도 4는 제1 트랜지스터(T1)의 소스(S1), 액티브(C1), 드레인(D1)을 구성하는 반도체 패턴과 제2 트랜지스터(T2)의 소스(S2), 액티브(C2), 드레인(D2)을 구성하는 반도체 패턴을 도시하였다.
제1 게이트 절연층(GI1)은 버퍼층(BFL) 상에 배치되고, 반도체 패턴(ACP)을 커버할 수 있다. 제1 도전층(CLP1)은 제1 게이트 절연층(GI1) 상에 배치될 수 있다. 제1 도전층(CLP1)은 제1 게이트 메탈 패턴을 포함할 수 있다. 일 예로, 제1 트랜지스터(T1)의 게이트(G1)와 제2 트랜지스터(T2)의 게이트(G2)가 제1 도전층(CLP1)에 도시되었다. 한편, 도시하지 않았으나, 본 발명의 일 실시예에서, 제1 도전층(CLP1)은 화소(PX)의 커패시터를 구성하는 두 개의 전극들 중 어느 하나를 포함할 수 있다.
제2 게이트 절연층(GI2)은 제1 게이트 절연층(GI1) 상에 배치되고, 제1 도전층(CLP1)을 커버할 수 있다. 층간 절연층(ILD)은 제2 게이트 절연층(GI2) 상에 배치될 수 있다.
본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 각각은 유기막 및/또는 무기막을 포함한다. 본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 각각은 복수 개의 무기 박막들을 포함할 수 있다. 예를 들어, 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있으며 이에 제한되는 것은 아니다.
제2 도전층(CLP2)은 제1 데이터 메탈 패턴을 포함할 수 있다. 제2 도전층(CLP2)은 연결 전극(CNE-D)을 구성할 수 있다. 연결 전극(CNE-D)은 제1 트랜지스터(T1)의 게이트(G1) 및 제2 트랜지스터(T2)의 소스(S2)에 각각 연결될 수 있다. 상부 절연층(VIA)은 층간 절연층(ILD) 상에 배치되고, 제2 도전층(CLP2)을 커버할 수 있다.
본 발명의 일 실시예에서, 제1 도전층(CLP1) 및 제2 도전층(CLP2) 각각은 적어도 하나의 금속층을 포함할 수 있다. 제1 도전층(CLP1)은 몰리브덴(Mo)을 포함할 수 있다. 제2 도전층(CLP2)은 알루미늄(Al) 및 티타늄(Ti) 중 적어도 어느 하나를 포함할 수 있다. 제2 도전층(CLP2)은 티타늄, 알루미늄, 및 티타늄이 순서대로 적층된 구조를 가질 수 있다. 그러나 제1 도전층(CLP1) 및 제2 도전층(CLP2)의 물질이 상기 예에 제한되는 것은 아니다.
표시 영역(DA)에서 표시 소자층(DP-OL)은 표시 소자(OL) 및 화소정의막(PDL)을 포함할 수 있다. 표시 소자(OL)는 제1 전극(AE), 발광층(EML) 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 회로 소자층(DP-CL)의 상부 절연층(VIA) 상에 배치될 수 있다. 제1 전극(AE)은 컨택홀을 통해 제2 도전층(CLP2)과 전기적으로 연결될 수 있다.
화소정의막(PDL)은 회로 소자층(DP-CL) 상에 배치되어, 제1 전극(AE)의 일부분를 노출시킬 수 있다. 발광층(EML)은 노출된 제1 전극(AE) 상에 배치될 수 있다. 제2 전극(CE)은 발광층(EML) 상에 배치될 수 있다. 표시 소자(OL)가 유기발광 다이오드인 경우, 발광층(EML)은 유기물을 포함할 수 있다.
봉지층(TFL)은 표시 소자층(DP-OL)을 밀봉하여, 외부의 산소 또는 수분으로부터 표시 소자층(DP-OL) 보호할 수 있다. 봉지층(TFL)은 유기막 및 무기막이 혼합된 층일 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구성들 중 연결 회로 기판 부분을 확대 도시한 평면도이다. 연결 회로 기판(CF)은 베이스층(CF-F), 복수의 패널 연결 패드들(CP-A), 복수의 기판 연결 패드들(CP-B), 패드들에 연결된 복수의 배선들 및 검사 패턴(TP)을 포함한다. 도 5는 일 예로, 다수의 패드들 및 배선들 중 일부만을 도시하였다.
패널 연결 패드들(CP-A), 기판 연결 패드들(CP-B) 및 구동칩(IC)은 연결 회로 기판(CF)의 베이스층(CF-F)의 배면에 배치될 수 있다. 설명의 편의를 위해, 패널 연결 패드들(CP-A), 기판 연결 패드들(CP-B), 구동칩(IC) 및 복수의 배선들은 실선으로 도시하였으며, 구동칩(IC)에 중첩하는 부분은 점선으로 도시하였다.
구동칩(IC)은 연결 회로 기판(CF)의 중앙부에 실장될 수 있다. 구동칩(IC)은 메인 회로 기판(MB)으로부터 신호를 전달받고, 표시 패널(DP)에 신호를 전달할 수 있다. 구동칩(IC)은 패널 연결 패드들(CP-A) 또는 기판 연결 패드들(CP-B)과 전기적으로 연결되는 구동 패드들(ICP)을 포함할 수 있다.
패널 연결 패드들(CP-A)은 표시 패널(DP)에 인접한 일 측 상에서 제1 방향(DR1)을 따라 배열될 수 있다. 패널 연결 패드들(CP-A)은 표시 패널(DP)의 패널 패드들(PP, 도 2 참조)에 접속될 수 있고, 도전성 접착 부재(ACF, 도 3 참조)를 통해 패널 패드들(PP, 도 2 참조)에 본딩될 수 있다.
기판 연결 패드들(CP-B)은 메인 회로 기판(MB)에 인접한 타 측 상에서 제1 방향(DR1)을 따라 배열될 수 있다. 기판 연결 패드들(CP-B)은 패널 연결 패드들(CP-A)과 제2 방향(DR2)을 따라 서로 이격될 수 있다. 기판 연결 패드들(CP-B)은 메인 회로 기판(MB)의 기판 패드들(MP, 도 2 참조)에 접속될 수 있고, 도전성 접착 부재(ACF, 도 3 참조)를 통해 기판 패드들(MP, 도 2 참조)에 본딩될 수 있다.
복수의 배선들 각각은 패널 연결 패드(CP-A), 기판 연결 패드(CP-B) 및 구동 패드들(ICP) 중 적어도 하나에 전기적으로 연결될 수 있다. 복수의 배선들 중 일부는 패널 연결 패드(CP-A)와 기판 연결 패드(CP-B)을 직접 연결하는 바이패스 신호배선(L-a)일 수 있다. 메인 회로 기판(MB)은 바이패스 신호배선(L-a)을 통해 표시 패널(DP)에 직접 신호를 전달할 수 있다.
복수의 배선들 중 일부는 구동 패드들(ICP)을 통해 패널 연결 패드들(CP-A) 및 기판 연결 패드들(CP-B) 중 일부를 구동칩(IC)에 연결하는 주 신호배선(L-b, L-c)일 수 있다. 주 신호배선(L-b, L-c)은 기판 연결 패드(CP-B)와 구동 패드(ICP)를 연결하는 입력 신호 배선(L-b)과 구동 패드(ICP)와 패널 연결 패드(CP-A)를 연결하는 출력 신호배선(L-c)을 포함할 수 있다.
복수의 기판 연결 패드들(CP-B)들 중 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)는 메인 회로 기판(MB)으로부터 동일 신호를 입력 받는 패드일 수 있다.
제1 기판 연결 패드(CP-B1)와 구동칩(IC)을 전기적으로 연결하는 배선을 제1 배선(L-b1)으로 정의할 수 있다. 제2 기판 연결 패드(CP-B2)와 구동칩(IC)을 전기적으로 연결하는 배선을 제2 배선(L-b2)으로 정의할 수 있다. 제1 배선(L-b1) 및 제2 배선(L-b2) 각각은 메인 회로 기판(MB)으로부터 동일 전압을 인가 받을 수 있다.
제1 배선(L-b1)은 제1 구동 패드(ICP1)를 통해 구동칩(IC)과 전기적으로 연결될 수 있다. 제2 배선(L-b2)은 제2 구동 패드(ICP2)를 통해 구동칩(IC)과 전기적으로 연결될 수 있다. 제1 배선(L-b1) 및 제2 배선(L-b2)은 메인 회로 기판(MB)으로부터 받은 동일 신호를 구동칩(IC)에 전달할 수 있다.
제1 배선(L-b1)의 배선 저항과 제2 배선(L-b2)의 배선 저항은 동일할 수 있다. 배선 저항은 배선에 포함된 물질, 길이 및 단면적에 따라 달라질 수 있다. 예를 들어, 제1 배선(L-b1) 및 제2 배선(L-b2)은 길이 및 단면적이 동일할 수 있고, 동일 물질을 포함할 수 있다. 제1 배선(L-b1) 및 제2 배선(L-b2)은 동일 공정을 통해 동시에 형성될 수 있다. 제1 배선(L-b1)과 제2 배선(L-b2)은 서로 동일한 배선 저항을 가짐으로써 동일 신호를 전달하는 배선들 사이의 전압 차이를 최소화 할 수 있다.
연결 회로 기판(CF)은 구동칩(IC)에 인접하고, 복수의 주 신호배선들(L-b, L-c)이 배치되지 않은 더미 영역(DU)이 정의될 수 있다. 검사 패턴(TP)은 더미 영역(DU) 상에 구동칩(IC)과 이격 되어 배치될 수 있다. 검사 패턴(TP)은 연결 회로 기판의 패드들의 접속이 충분히 이루어 졌는지를 검사 하기 위한 구성이다.
검사 패턴(TP)은 메인 회로 기판(MB)으로부터 동일 신호를 인가 받는 제1 기판 패드(CP-B) 및 제2 기판 연결 패드(CP-B2)와 각각 전기적으로 연결될 수 있다. 검사 패턴(TP)은 제1 기판 연결 패드(CP-B)에 연결된 제1 배선(L-b1) 및 제2 기판 연결 패드(CP-B2)에 연결된 제2 배선(L-b2) 각각과 전기적으로 연결될 수 있다.
검사 패턴(TP)은 배선들(L-b1, L-b2)과 동일한 물질을 포함할 수 있다. 예를 들어, 검사 패턴(TP)은 구리를 포함할 수 있다. 그러나 이에 한정되지 않고, 검사 패턴(TP)의 일 부분은 배선들(L-b1, L-b2)과 상이한 금속 물질을 포함할 수 있다.
검사 패턴(TP)은 배선들(L-b1, L-b2)과 동일 공정을 통해 동시에 형성되는 것일 수 있다. 그러나 이에 한정되지 않고, 검사 패턴(TP)은 배선들(L-b1, L-b2)이 형성된 후 추가 공정을 통해 형성될 수 도 있다.
본 발명의 검사 패턴(TP)의 형상은 패드 접속 검사 단계 또는 전기적으로 연결된 배선들에 따라 형상이 달라질 수 있다. 검사 패턴(TP)은 패드 접속 검사 단계에 따라 제1 검사 패턴(TP1), 제2 검사 패턴(TP2) 및 제3 검사 패턴(TP3)을 포함할 수 있다.
제1 검사 패턴(TP1)은 패드 접속 검사 전 단계의 검사 패턴일 수 있다. 제1 검사 패턴(TP1)은 검사 패턴에 각각이 연결된 배선들을 전기적으로 연결시키는 패턴일 수 있다.
제2 검사 패턴(TP2)은 패드 접속 검사 과정 중 제1 검사 패턴(TP1)의 일 부분을 커팅한 검사 패턴일 수 있다. 제2 검사 패턴(TP2)은 검사 패턴에 각각이 연결된 배선들의 일부를 절연하는 패턴일 수 있다.
제3 검사 패턴(TP3)은 패드 접속 검사 이후의 검사 패턴일 수 있다. 제3 검사 패턴(TP3)은 제2 검사 패턴(TP2)의 커팅 된 부분을 접합하는 검사 패턴일 수 있다. 제3 검사 패턴(TP3)은 검사 패턴에 각각이 연결된 배선들을 전기적으로 연결시킬 수 있다.
제1 검사 패턴(TP1), 제2 검사 패턴(TP2) 및 제3 검사 패턴(TP3)에 관한 자세한 설명은 후술하도록 한다.
검사 패턴(TP)은 각각이 검사 패턴(TP)에 전기적으로 연결된 제1 배선(L-b1)과 제2 배선(L-b2)을 서로 전기적으로 연결할 수 있다. 기판 연결 패드와 기판 패드의 접속 정도 차이에 따라 기판 연결 패드의 본딩 저항이 달라질 수 있다. 제1 기판 연결 패드(CP-B1)의 본딩 저항과 제2 기판 연결 패드(CP-B2)의 본딩 저항이 차이가 남에 따라, 제1 배선(L-b1)에 인가되는 전압과 제2 배선(L-b2)에 인가되는 전압 사이에 편차가 생길 수 있다. 그러나, 제1 배선(L-b1)과 제2 배선(L-b2)이 서로 전기적으로 연결됨에 따라, 본딩 저항 차이에 의해 발생하는 제1 배선(L-b1) 및 제2 배선(L-b2) 간의 전압의 편차가 해소될 수 있다.
검사 패턴(TP) 및 검사 패턴(TP)에 전기적으로 연결된 배선들은 중심축에 대하여 대칭의 형상을 가질 수 있다. 중심축은 제1 방향(DR1)을 따라 서로 이격된 제1 기판 연결 패드(CP-B1)과 제2 기판 연결 패드(CP-B2) 사이의 중심을 지나며 제2 방향(DR2)을 따라 연장되는 축일 수 있다.
제1 배선(L-b1) 및 제2 배선(L-b2)은 제1 방향(DR1)을 따라 서로 이격될 수 있다. 제1 배선(L-b1)과 제2 배선(L-b2)은 중심축에 대하여 서로 대칭인 형상을 가질 수 있다. 이를 통해, 제1 배선(L-b1)과 제2 배선(L-b2) 간의 배선의 길이 차이, 배선 저항의 차이를 최소화할 수 있다.
검사 패턴(TP)은 상기 중심축에 대하여 대칭일 수 있다. 검사 패턴(TP)이 대칭의 형상을 가짐으로써, 검사 패턴(TP)를 이용한 패드 접속 검사의 정확도가 향상될 수 있다.
연결 회로 기판(CF)은 일부 배선들을 검사 패턴에 전기적으로 연결시키는 연결라인을 더 포함할 수 있다. 제1 배선(L-b1)과 검사 패턴(TP)을 전기적으로 연결시키는 연결 라인을 제1 연결 라인(CL1)으로 정의할 수 있다. 제2 배선(L-b2)과 검사 패턴(TP)을 전기적으로 연결시키는 연결 라인을 제2 연결 라인(CL2)으로 정의할 수 있다.
제1 연결 라인(CL1)은 구동칩(IC)과 중첩하는 영역 상에서 제1 배선(L-b1)과 전기적으로 연결될 수 있다. 제2 연결 라인(CL2)은 구동칩(IC)과 중첩하는 영역 상에서 제2 배선(L-b2)과 전기적으로 연결될 수 있다.
본 발명의 기판 연결 패드들(CP-B) 중 구동칩(IC)과 전기적으로 연결되는 기판 연결 패드들의 일부는 검사 패턴(TP)에 전기적으로 연결될 수 있다. 검사 패턴(TP)에 전기적으로 연결된 패드들은 검사 패턴(TP)을 통해 본딩 저항이 측정될 수 있다. 본딩 저항 측정을 통해 측정 대상인 기판 연결 패드와 기판 패드가 충분히 접속되었는지를 검사할 수 있다.
종래에는 기판 연결 패드 접속 평가를 위해서 일 방향을 따라 배열된 기판 연결 패드들 중 외측에 배치된 패드들을 통해 본딩 정도를 예측하였다. 이로 인해, 일 방향을 따라 배열된 기판 연결 패드들 중 중심부에 인접하게 배치된 특정 패드들에 대한 평가가 어려운 문제점이 있다.
본 발명 일 실시예의 표시 장치는 메인 회로 기판과 구동칩을 전기적으로 연결하는 패드들의 접속 정도를 검사할 수 있으며, 검사가 필요한 패드들을 특정하여, 검사 패턴에 연결시킴으로써 특정 패드들에 대한 접속 검사가 가능하다.
이하, 본 발명의 검사 패턴의 다양한 실시 형태를 각 도면들을 참조하여 설명하도록 한다. 각 도면들에 도시된 동일한 부호를 부여한 각 구성들은 상술한 설명이 동일하게 적용되며 중복 설명은 생략한다.
도 6a 및 도 6b는 도 5에 도시된 일부 영역(A1)에 대응한 일 실시예의 연결 회로 기판(CF)의 확대 평면도들을 도시한 것이다. 도 6a 및 도 6b 각각에 도시된 연결 회로 기판(CF)은 일 실시예의 제1 검사 패턴(TP1, TP1-1)을 포함한다. 도 6a 및 도 6b 각각에 도시된 일 실시예의 연결 회로 기판(CF)은 실질적으로 동일한 구성을 포함하며, 제1 검사 패턴(TP1, TP1-1)의 형상에 차이가 있다.
제1 검사 패턴(TP1, TP1-1)은 각각이 제1 검사 패턴(TP1, TP1-1)에 전기적으로 연결된 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)를 전기적으로 연결시킬 수 있다. 제1 검사 패턴(TP1, TP1-1)을 이용하여, 제1 기판 연결 패드(CP-B1)의 본딩 저항 및 제2 기판 연결 패드(CP-B2)의 본딩 저항의 전체 합성 저항을 측정할 수 있다. 이하, 도 6a 및 도 6b를 참조하여 설명하는 제1 검사 패턴(TP1, TP1-1)은 검사 패턴으로 지칭할 수 있다.
도 6a를 참조하면, 검사 패턴(TP1)은 서로 연결된 스트라이프(stripe) 패턴을 포함할 수 있다. 검사 패턴(TP1)은 스트라이프 패턴들(ST) 및 스트라이프 패턴들(ST)에 연결된 테두리 패턴(BT)을 포함할 수 있다.
스트라이프 패턴들(ST)은 일 방향을 따라 배열된 스트라이프들의 패턴일 수 있다. 일 예로, 스트라이프 패턴들(ST)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)을 따라 배열된 스트라이프들 일 수 있다. 그러나 스트라이프 패턴들(ST)의 형상은 이에 한정되지 않고, 스트라이프들의 연장 방향 및 배열 방향에 따라 다양할 수 있다. 예를 들어, 스트라이프 패턴들(ST)은 제2 방향(DR2)으로 연장되어 제1 방향(DR1)을 따라 배열된 스트라이프들을 일 수 있다.
스트라이프 패턴들(ST)의 폭들은 서로 동일할 수 있다. 스트라이프 패턴들(ST)은 패드 접속 검사 과정에서 검사 장치의 팁에 접촉되는 부분일 수 있다. 검사 장치의 팁이 접촉되는 부분에 따라 측정 값이 영향을 받을 수 있다. 스트라이프 패턴들(ST)의 폭들이 서로 동일한 경우 측정 값의 편차가 감소될 수 있어, 검사의 정확도를 향상시킬 수 있다.
검사 패턴(TP1)이 단일한 스트라이프가 아닌 스트라이프 패턴들(ST)을 포함함으로써, 검사 패턴(TP1)과 검사 장치의 팁이 접촉하는 면적이 상대적으로 넓어질 수 있다. 검사 패턴(TP1)과 팁이 충분히 접촉됨으로써, 측정 값은 용이하게 측정 될 수 있다.
테두리 패턴(BT)은 일 방향으로 배열된 스트라이프 패턴들(ST)의 일 단들 및 타 단들이 연결된 패턴일 수 있다. 스트라이프 패턴들(ST)은 테두리 패턴(BT)을 통해 전기적으로 연결될 수 있다.
테두리 패턴(BT)은 연결 라인들(CL1, CL2)에 연결될 수 있다. 평면 상에서 테두리 패턴(BT)은 패턴의 끝 단으로부터 일 방향으로 연장되다가 일 부분이 절곡 될 수 있다. 평면 상에서 테두리 패턴(BT)은 일 부분이 곡선의 형상을 가질 수 있다. 도 6a은 일 예로 양 끝 단으로부터 제1 방향(DR1)으로 연장된 선들이 제2 방향(DR2)으로 절곡 되어 'U' 형상으로 이어지는 테두리 패턴(BT)을 도시하였다. 그러나 테두리 패턴(BT)은 직선의 형상을 가질 수 있고 스트라이프 패턴들(ST)을 서로 연결시킨다면 어느 하나의 실시예로 한정되지 않는다.
도 6b를 참조하면, 검사 패턴(TP1-1)은 일체의 판 형상 패턴을 포함할 수 있다. 판 형상 패턴은 일체의 판 형상을 갖는 부분(PT)으로부터 선들(LT)이 연장되는 형상일 수 있다. 연장된 선들(LT)은 연결 라인들(CL1, CL2)과 전기적으로 연결될 수 있다. 이에 한정되지 않고, 연결 라인들(CL1, CL2)은 일체의 판 형상을 갖는 부분(PT)에 직접 연결될 수 있다. 판 형상 패턴의 형상은 도 6b에 도시된 것에 한정되지 않는다. 평면 상에서 판 형상 패턴의 형상은 삼각형, 사각형 등의 다각형이거나 원형일 수 있다.
일체의 판 형상 패턴을 포함하는 검사 패턴(TP1-1)은 검사 장치의 팁과 접촉하는 면적이 넓어서 측정이 용이하게 될 수 있다. 그러나 검사 패턴(TP1-1)을 일체의 판 형상으로 형성하는 경우 동일 층상에 형성되는 배선들과 두께 차이가 생길 수 있다. 자세한 설명은 도 7a 내지 도 7d를 참조하여 후술하도록 한다.
도 7a 내지 도 7d는 일 실시예의 연결 회로 기판의 일부 단면도를 도시한 것이다. 도 7a 및 7c는 스트라이프 패턴들을 포함하는 검사 패턴(TP)의 일부 단면을 도시한 것이고, 도 7b 및 7d는 판 형상 패턴을 포함하는 검사 패턴(TP-1)의 일부 단면을 도시한 것이다.
검사 패턴(TP, TP-1)은 베이스층(CF-F) 상에 배치될 수 있고, 다수의 배선들과 동일 층상에서 형성될 수 있다. 예를 들어, 검사 패턴(TP, TP-1) 및 다수의 배선들은 베이스층(CF-F) 상에 조성물을 증착 및 에칭하여 형성될 수 있다. 도 7a 내지 도 7d는 배선의 일 예로 검사 패턴(TP, TP-1)에 전기적으로 연결된 연결 라인(CL1)을 도시하였다.
도 7a를 참조하면, 스트라이프 패턴들을 포함하는 검사 패턴(TP)의 두께는 인접하는 배선들의 두께와 실질적으로 동일할 수 있다. 일 예로, 검사 패턴(TP)의 두께는 인접하는 연결 라인(CL1)의 두께와 실질적으로 동일할 수 있다. 본 명세서에서 실질적으로 동일하다는 의미는 공정상의 오차 범위 내일 수 있음을 내포한다.
도 7b를 참조하면, 판 형상 패턴을 포함하는 검사 패턴(TP-1)의 두께는 일부 영역 내에서 단차(TT1)가 존재할 수 있다. 따라서, 검사 패턴(TP-1)의 두께는 인접한 배선들의 두께와 상이할 수 있다. 일 예로, 검사 패턴(TP-1)의 두께는 인접하는 연결 라인(CL1)의 두께와 단차(TT1)가 있을 수 있다. 한편, 도 7b는 단차(TT1)가 존재하는 검사 패턴(TP-1)의 단면을 예시적으로 도시한 것이며, 반드시 검사 패턴(TP-1)의 단면이 도시된 형상에 한정되는 것은 아니다.
판 형상 패턴은 스트라이프 패턴들 대비 상대적으로 대면적을 가질 수 있다. 따라서, 판 형상 패턴을 형성하는 에칭 공정 단계에서, 공정 상의 한계로 충분한 에칭이 이루어지지 않을 수 있고 이로 인해 인접한 배선들과 검사 패턴(TP-1) 간의 단차(TT1)가 생길 수 있다.
일 실시예의 검사 패턴(TP)은 스트라이프 패턴들을 포함함으로써, 인접한 배선과의 두께 차이가 최소화될 수 있고, 동시에 검사 장치의 팁이 접촉되는 면적이 충분히 확보될 수 있다. 또한 후술할 패드 접속 검사 단계의 일 단계인 커팅 단계에서, 검사 패턴(TP)은 용이하게 커팅될 수 있다.
도 7c 및 도 7d를 참조하면, 연결 회로 기판(CF)은 검사 패턴(TP, TP-1) 상에배치된 보호막(SR)을 더 포함할 수 있다. 도 7c는 도 7a에 도시된 검사 패턴(TP) 상에 보호막(SR)이 배치된 일 예의 연결 회로 기판(CF)을 도시하였으며, 도 7d는 도 7b에 도시된 검사 패턴(TP-1) 상에 보호막(SR)이 배치된 일 예의 연결 회로 기판(CF)을 도시하였다.
보호막(SR)은 베이스층(CF-F) 상에 배선들 및 검사 패턴(TP)을 커버하며 배치될 수 있다. 보호막(SR)은 배선들 및 검사 패턴(TP)으로 유입되는 이물질이나 수분을 막아줄 수 있고, 배선들 및 검사 패턴(TP)의 부식을 방지할 수 있다. 보호막(SR)은 절연 물질을 포함하는 코팅막 또는 절연 테이프일 수 있고, 배선들 및 검사 패턴(TP)을 보호할 수 있다면 어느 하나의 실시예로 한정되지 않는다.
도 7c를 참조하면, 보호막(SR)은 연결 라인(CL1) 및 검사 패턴(TP) 상에 평탄한 상면을 가지며 형성될 수 있다. 이에 한정되지 않고, 도 7d에 도시된 일 예처럼, 보호막(SR)은 연결 라인(CL1) 및 검사 패턴(TP-1) 상에 굴곡진 상면을 가지며 형성될 수 있다. 예를 들어, 검사 패턴(TP-1)의 단차(TT1)가 존재하는 일부 영역 상에 중첩하여, 보호막(SR)의 두께는 단차(TT2)가 존재할 수 있다.
한편, 보호막(SR)은 배선들을 커버하며 검사 패턴(TP, TP-1)의 적어도 일부를 노출시킬 수 있으며 어느 하나의 실시예로 한정되는 것은 아니다.
도 8은 도 5에 도시된 일부 영역(A1)에 대응한 일 실시예의 연결 회로 기판(CF)의 확대 평면도를 도시한 것이다. 도 8에 도시된 연결 회로 기판(CF)은 일 실시예의 제2 검사 패턴(TP2)을 포함한다.
제2 검사 패턴(TP2)은 상술한 제1 검사 패턴(TP1, TP1-1, 도 6a 및 도 6b 참조)을 일 부분 커팅함으로써 형성될 수 있다. 본 발명은 제1 기판 연결 패드(CP-B1)의 본딩 저항 및 제2 기판 연결 패드(CP-B2)의 본딩 저항의 합성 저항 측정 후, 커팅과 같은 간단한 단계를 추가함으로써, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2) 각각의 본딩 저항도 측정 가능한 검사 패턴을 제공한다. 이하, 도 8를 참조하여 설명하는 제2 검사 패턴(TP2)은 검사 패턴으로 지칭할 수 있다.
도 8을 참조하면, 검사 패턴(TP2)은 커팅으로 인해 서로 이격된 패턴들을 포함할 수 있다. 검사 패턴(TP2)은 서로 이격된 제1 패턴(TP2-1) 및 제2 패턴(TP2-2)을 포함할 수 있다. 제1 패턴(TP2-1) 및 제2 패턴(TP2-2)은 서로 이격됨으로써, 절연될 수 있다.
제1 패턴(TP2-1)은 제1 배선(L-b1) 및 제1 기판 연결 패드(CP-B1)에 전기적으로 연결될 수 있다. 제2 패턴(TP2-2)은 제2 배선(L-b2) 및 제2 기판 연결 패드(CP-B2)에 전기적으로 연결될 수 있다. 제1 패턴(TP2-1)과 제2 패턴(TP2-2) 사이가 절연됨으로써, 제1 배선(L-b1)과 제2 배선(L-b2) 또한 절연될 수 있다.
검사 패턴(TP2)이 서로 절연된 패턴들(TP2-1, TP2-2)을 포함함으로써 패턴들 중 하나의 패턴에 전기적으로 연결된 기판 연결 패드의 본딩 저항 별도로 측정할 수 있다. 제1 패턴(TP2-1)을 이용하여, 제1 패턴(TP2-1)에 전기적으로 연결된 제1 기판 연결 패드(CP-B1)의 본딩 저항을 측정할 수 있다. 제2 패턴(TP2-2)을 이용하여, 제2 패턴(TP2-2)에 전기적으로 연결된 제2 기판 연결 패드(CP-B2)의 본딩 저항을 측정할 수 있다. 각 기판 연결 패드의 본딩 저항을 통해 기판 연결 패드의 접속 정도를 검사함으로써, 그에 인접하게 배치된 기판 연결 패드의 접속 정도를 예측할 수 있다.
한편, 검사 장치의 팁 면적이 큰 경우, 팁이 제1 패턴(TP2-1) 및 제2 패턴(TP2-2)에 모두 접촉한 상태로 측정이 이루어질 수 있다. 이로 인해, 측정 값이 왜곡될 수 있다. 이를 보완하기 위해, 연결 회로 기판(CF)은 보조 검사 패턴들을 더 포함할 수 있고 자세한 설명은 후술하도록 한다.
도 9는 도 5에 도시된 일부 영역(A1)에 대응한 일 실시예의 연결 회로 기판(CF)의 확대 평면도를 도시한 것이다. 도 9에 도시된 연결 회로 기판(CF)은 일 실시예의 제3 검사 패턴(TP3)을 포함한다.
제3 검사 패턴(TP3)은 제2 검사 패턴(TP2)의 절연 부분을 접합 시킴으로써 형성될 수 있다. 제3 검사 패턴(TP3)은 각각이 제3 검사 패턴(TP3)에 전기적으로 연결된 기판 연결 패드들을 서로 전기적으로 연결시킬 수 있다. 이하, 도 9를 참조하여 설명하는 제3 검사 패턴(TP3)은 검사 패턴으로 지칭할 수 있다.
검사 패턴(TP3)은 금속막을 더 포함할 수 있다. 금속막은 상술한 스트라이프 패턴들(ST, 도 6a 참조) 또는 판 형상 패턴(PT, 도 6b 참조)을 커버하는 막일 수 있다. 금속막은 도 8을 참조하여 설명한 제1 패턴(TP2-1) 및 제2 패턴(TP2-2)를 커버하는 막일 수 있다. 검사 패턴(TP3)은 평면상에서 일체의 판 형상을 가질 수 있다.
금속막은 배선들(L-b1, L-b2)과 상이한 물질을 포함할 수 있다. 예를 들어, 배선들(L-b1, L-b2)은 구리를 포함할 수 있고, 금속막은 납을 포함할 수 있다. 그러나 금속막의 물질이 상기 예에 한정되는 것은 아니다.
금속막은 검사 패턴(TP3)에 포함되는 패턴들의 물질과 상이한 물질을 포함할 수 있다. 예를 들어, 검사 패턴(TP3)은 구리를 포함하는 패턴들 상에 납을 포함하는 금속막이 커버된 구조일 수 있다.
검사 패턴(TP3)은 제1 배선(L-b1) 및 제2 배선(L-b2)을 서로 전기적으로 연결시킬 수 있다. 공정 상의 오차로 인해, 제1 기판 연결 패드(CP-B1)의 본딩 저항과 제2 기판 연결 패드(CP-B2)의 본딩 저항은 상이할 수 있다. 그러나, 동일 신호를 전달하는 제1 배선(L-b1) 및 제2 배선(L-b2)을 전기적으로 연결시킴으로써, 제1 기판 연결 패드(CP-B1)의 본딩 저항과 제2 기판 연결 패드(CP-B2)의 본딩 저항 차이로 인해 발생하는 배선들 간의 전류 및 전압의 편차가 해소될 수 있다. 전류 및 전압 편차의 해소로 인해, 배선들을 통해 전달되는 신호가 왜곡되는 현상도 개선될 수 있다.
도 10은 도 5에 도시된 일부 영역(A2)에 대응한 일 실시예의 연결 회로 기판(CF)의 확대 평면도를 도시한 것이다. 도 10에 도시된 일 실시예의 연결 회로 기판(CF)은 상술한 일 실시예의 연결 회로 기판들과 실질적으로 동일한 구성을 포함하며, 검사 패턴(TP1)에 전기적으로 연결된 구성들에 일부 차이가 있다. 각 도면들에 도시된 동일한 부호를 부여한 각 구성들은 상술한 설명이 동일하게 적용되며 중복 설명은 생략한다.
복수의 기판 연결 패드들(CP-B) 중 제3 기판 연결 패드(CP-B3) 및 제4 기판 연결 패드(CP-B4)는 메인 회로 기판(MB)으로부터 동일 신호를 입력 받는 패드일 수 있다. 제3 기판 연결 패드(CP-B3) 및 제4 기판 연결 패드(CP-B4) 각각은 메인 회로 기판(MB)으로부터 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)에 입력되는 신호와 상이한 전기적 신호를 전달 받을 수 있다.
제3 기판 연결 패드(CP-B3)와 구동칩(IC)을 전기적으로 연결하는 배선을 제3 배선(L-b3)으로 정의할 수 있다. 제4 기판 연결 패드(CP-B4)와 구동칩(IC)을 전기적으로 연결하는 배선을 제4 배선(L-b4)으로 정의할 수 있다. 제3 배선(L-b3) 및 제4 배선(L-b4) 각각은 메인 회로 기판(MB)으로부터 동일 전압을 인가받을 수 있다.
제1 배선(L-b1) 및 제2 배선(L-b2) 각각은 메인 회로 기판(MB)으로부터 제1 전압을 인가 받을 수 있고 제3 배선(L-b3) 및 제4 배선(L-b4) 각각은 메인 회로 기판(MB)으로부터 제2 전압을 인가 받을 수 있다. 제1 전압과 제2 전압은 상이할 수 있다.
제3 배선(L-b3)과 제4 배선(L-b4)의 배선 저항은 동일할 수 있다. 예를 들어, 제3 배선(L-b3)과 제4 배선(L-b4)은 배선의 길이 및 배선의 단면적이 서로 동일할 수 있고, 동일 물질을 포함할 수 있다. 제1 내지 제4 배선들(L-b1, L-b2, L-b3, L-b4)은 동일 공정을 통해 형성될 수 있고, 동일 층상에 형성될 수 있다.
제3 배선(L-b3)은 제3 구동 패드(ICP3)를 통해 구동칩(IC)과 전기적으로 연결될 수 있다. 제4 배선(L-b4)은 제4 구동 패드(ICP4)를 통해 구동칩(IC)과 전기적으로 연결될 수 있다. 제3 배선(L-b3) 및 제4 배선(L-b4)은 메인 회로 기판(MB)으로부터 받은 동일 신호를 구동칩(IC)에 전달할 수 있다.
제3 기판 연결 패드(CP-B3) 및 제4 기판 연결 패드(CP-B4) 각각은 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)와 전기적으로 연결된 검사 패턴(TP1)에 전기적으로 연결될 수 있다. 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)로 검사 신호를 입력하여 검사 패턴(TP1)을 통해 제1 기판 연결 패드(CP-B1)의 본딩 저항과 제2 기판 연결 패드(CP-B2)의 본딩 저항의 합성 저항을 측정할 수 있다. 그 후, 동일한 검사 패턴(TP1)을 통해 제3 기판 연결 패드(CP-B3) 및 제4 기판 연결 패드(CP-B4)로 검사 신호를 입력하여 제3 기판 연결 패드(CP-B3)의 본딩 저항과 제4 기판 연결 패드(CP-B4)의 본딩 저항의 합성 저항을 측정할 수 있다.
본 발명의 일 실시예의 연결 회로 기판(CF)은 하나의 검사 패턴(TP1)을 통해 메인 회로 기판(MB)으로부터 서로 다른 신호를 전달받는 패드들의 본딩 저항을 측정할 수 있다. 즉, 하나의 검사 패턴(TP1)으로 여러 패드들의 접속 정도를 검사할 수 있다. 검사가 완료 된 후 검사 패턴(TP1)의 일 부분을 커팅하여 서로 다른 신호를 전달 받는 기판 연결 패드들이 검사 패턴을 통해 서로 전기적으로 연결되지 않도록 할 수 있다.
도 11a 및 도 11b는 도 5에 도시된 일부 영역(A1)에 대응한 일 실시예의 연결 회로 기판(CF)들의 확대 평면도들을 도시한 것이다. 도 11a 및 도 11b에 도시된 일 실시예의 연결 회로 기판(CF)은 상술한 일 실시예의 연결 회로 기판들과 실질적으로 동일한 구성을 포함하며, 보조 검사 패턴들을 더 포함할 수 있다.
도 11a 및 도 11b는 도 6a를 참조하여 설명한 검사 패턴(TP1)을 포함하는 연결 회로 기판(CF)을 도시하였다. 각 도면들에 도시된 동일한 부호를 부여한 각 구성들은 상술한 설명이 동일하게 적용되며 중복 설명은 생략한다.
도 11a 및 도 11b를 참조하면, 연결 회로 기판(CF)은 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)을 더 포함할 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 검사 패턴(TP1)에 전기적으로 연결될 수 있다.
제1 보조 검사 패턴(STP1)과 제2 보조 검사 패턴(STP2)은 동일 물질을 포함할 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 검사 패턴(TP1)과 동일 물질을 포함할 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 연결 회로 기판(CF)의 배선들과 동일 물질을 포함할 수 있다.
제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)은 검사 패턴(TP1)과 동일한 공정을 통해 동일 층상에서 형성될 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)은 배선들과 동일한 공정을 통해 동일 층상에서 형성될 수 있다.
제1 보조 검사 패턴(STP1)의 저항 값 및 제2 보조 검사 패턴(STP2)의 저항 값은 서로 동일할 수 있다. 평면상에서 제1 보조 검사 패턴(STP1)의 단면적과 제2 보조 검사 패턴(STP2)의 단면적은 서로 동일할 수 있다. 이에 따라, 기판 연결 패드들 각각의 본딩 저항을 측정하는 검사의 정확도가 향상될 수 있다.
평면상에서 보조 검사 패턴들(STP1, STP2)은 합성 저항 측정 시 검사 장치의 팁에 접촉되는 검사 패턴(TP1)의 일 부분과 이격될 수 있다. 예를 들어, 검사 패턴(TP1)은 스트라이프 패턴들(ST) 및 테두리 패턴(BT)을 포함할 수 있다. 보조 검사 패턴들(STP1, STP2)은 테두리 패턴(BT)에 연결될 수 있고, 스트라이프 패턴들(ST)에 이격될 수 있다. 이를 통해 보조 검사 패턴에 전기적으로 연결된 기판 연결 패드의 본딩 저항을 용이하게 측정할 수 있다.
평면상에서 제1 보조 검사 패턴(STP1)과 제2 보조 검사 패턴(STP2)은 검사 패턴(TP1)을 사이에 두고 이격될 수 있다. 제1 보조 검사 패턴(STP1), 제2 보조 검사 패턴(STP2) 및 검사 패턴(TP1)은 중심축에 대하여 대칭 형상일 수 있다.
제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)은 상술한 제1 검사 패턴(TP1)이 커팅 된 후, 제1 기판 연결 패드(CP-B1)의 본딩 저항과 제2 기판 연결 패드(CP-B2)의 본딩 저항을 각각 측정하는 단계에서 검사의 정확도를 향상시키기 위한 보조 패턴일 수 있다.
하나의 보조 검사 패턴(STP1, STP2)이 배치되는 영역의 면적은 검사 패턴(TP1)이 배치되는 영역의 면적보다 작을 수 있다. 그러나 이에 한정되지 않고 각 면적들은 동일할 수 있다.
도 11a 및 도 11b에 도시된 일 실시예의 연결 회로 기판(CF)들은 서로 실질적으로 동일한 구성을 포함하며 보조 검사 패턴들의 형상에 일부 차이가 있다.
도 11a를 참조하면, 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 일체의 판 형상을 가질 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 일체의 판 형상으로부터 연장된 선이 검사 패턴(TP1)에 연결되는 형상일 수 있다.
도 11a는 평면상에서 원형인 보조 검사 패턴들(STP1, STP2)을 도시하였으나, 보조 검사 패턴의 형상은 이에 한정되지 않고, 삼각형, 사각형 등의 다각형 형상일 수 있다. 보조 검사 패턴들(STP1, STP2)은 일체의 판 형상을 가짐으로써 검사 장치의 팁과 접촉 면적이 넓어 질 수 있다.
도 11b를 참조하면, 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각은 서로 연결된 스트라이프 패턴들을 포함할 수 있다. 예를 들어, 제1 방향(DR1)으로 연장된 스트라이프들이 제2 방향(DR2)을 따라 배열되고, 스트라이프들의 일 단들 및 타 단들이 제2 방향(DR2)으로 연장된 스트라이프들에 연결될 수 있다. 그러나 스트라이프 패턴들의 형상은 이에 한정되는 것은 아니며, 평면상에서 곡선을 포함할 수도 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)이 포함하는 스트라이프 패턴들에 관한 설명은 검사 패턴(TP1)이 포함하는 스트라이프 패턴들에 관한 설명이 동일하게 적용될 수 있다.
평면상에서 검사 패턴(TP)에 포함된 스트라이프 패턴들의 단면적과 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각에 포함된 스트라이프 패턴들의 단면적은 서로 상이할 수 있다. 그러나 이에 한정되는 것은 아니다.
도 12a 및 도 12b는 본 발명 일 실시예의 표시 장치의 패드 접속 검사 방법의 순서도들을 도시한 것이다.
도 12a를 참조하면, 본 발명 일 실시예의 표시 장치의 패드 접속 검사 방법은 검사 패턴에 전기적으로 연결된 패드들 각각에 동일한 검사 신호를 입력하는 단계(S10) 및 검사 패턴의 전압을 특정하는 단계(S20)를 포함할 수 있다. 이를 통해 검사 패턴을 통해 서로 전기적으로 연결된 패드들의 전체 접속 정도를 검사할 수 있다.
도 12b를 참조하면, 본 발명 일 실시예의 표시 장치의 패드 접속 검사 방법은 검사 패턴에 전기적으로 연결된 패드들 각각에 동일한 검사 신호를 입력하는 단계(S11) 및 검사 패턴의 전압을 특정하는 단계(S21)를 포함할 수 있다. 이후 추가 단계(S30)를 더 포함할 수 있고, 추가 단계(S30)는 검사 패턴을 커팅하는 단계(S31), 보조 검사 패턴들 각각에 전기적으로 연결된 패드들 각각에 동일한 검사 신호를 입력하는 단계(S41), 보조 검사 패턴들의 전압을 측정하는 단계(S51) 및 커팅된 검사 패턴을 접합하는 단계(S61)를 포함할 수 있다.
전기적으로 연결된 패드들의 전체 접속 정도를 검사한 후, 추가 검사 단계(S30)를 더 포함함으로써, 패드들 각각의 접속 정도를 검사할 수 있다.
도 13a 내지 도 13d는 본 발명 일 실시예의 표시 장치의 패드 접속 검사 방법의 일 단계를 확대 도시한 평면도들이다. 도 13a 내지 도 13d는 일 예로 도 11a에 도시된 일 실시예의 연성 회로 기판(CF)을 갖는 표시 장치의 패드 접속 검사 단계를 도시하였으며, 도시된 각 구성들은 상술한 설명이 동일하게 적용될 수 있다.
도 13a 내지 도 13d를 참조하면, 제1 기판 연결 패드(CP-B1)는 제1 기판 패드(MP1)와 접속할 수 있고 제2 기판 연결 패드(CP-B2)는 제2 기판 패드(MP2)와 접속할 수 있다. 설명의 편의를 위해, 기판 연결 패드(CP-B)와 기판 패드(MP)를 어긋나게 도시하였으나 기판 연결 패드(CP-B)와 기판 패드(MP)는 중첩할 수 있다.
패드들 간의 본딩 저항 측정을 통해 패드들 사이의 접속 정도를 검사할 수 있다. 제1 기판 패드(MP1)와 제1 기판 연결 패드(CP-B1) 사이의 본딩 저항을 제1 본딩 저항으로 정의할 수 있고, 제2 기판 패드(MP2)와 제2 기판 연결 패드(CP-B2) 사이의 본딩 저항을 제2 본딩 저항으로 정의할 수 있다.
검사 패턴(TP)은 검사 단계에 따라 제1 검사 패턴(TP1), 제2 검사 패턴(TP2) 및 제3 검사 패턴(TP3)을 포함할 수 있다. 제1 검사 패턴(TP1)은 패드들 본딩 저항들의 합성 저항을 측정하는데 사용될 수 있다. 제2 검사 패턴(TP2)은 패드들 각각의 본딩 저항을 측정하는데 사용될 수 있다. 제3 검사 패턴(TP3)은 패드 접속 검사를 완료한 후의 검사 패턴일 수 있다.
도 13a는 패드들의 본딩 저항들의 합성 저항을 측정하는 일 단계를 도시한 평면도이다. 도 13a를 참조하면, 일 실시예의 연결 회로 기판(CF)은 제1 검사 패턴(TP1)을 포함한다. 제1 검사 패턴(TP1)은 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2) 각각에 전기적으로 연결되었다.
메인 회로 기판(MB)을 통해 제1 기판 연결 패드(CP-B1)와 제2 기판 연결 패드(CP-B2) 각각에 동일한 검사 신호(INP1)를 입력한다. 메인 회로 기판(MB)으로부터 전달된 검사 신호들(INP1)은 제1 기판 패드(MP1)를 통해 제1 기판 연결 패드(CP-B1)로 전달될 수 있고, 제2 기판 패드(MP2)를 통해 제2 기판 연결 패드(CP-B2)로 전달될 수 있다.
제1 기판 연결 패드(CP-B1)에 전달된 검사 신호(INP1)는 제1 배선(L-b1) 및제1 연결 라인(CL1)을 통해 제1 검사 패턴(TP1)으로 전달될 수 있다. 제2 기판 연결 패드(CP-B2)에 전달된 검사 신호(INP1)는 제2 배선(L-b2) 및 제2 연결 라인(CL2)을 통해 제1 검사 패턴(TP1)으로 전달될 수 있다.
패드 접속 정도를 검사하기 위해, 검사 장치의 팁(PRV)을 제1 검사 패턴(TP1)의 검사 영역(PRA) 상에 접촉함으로써 제1 검사 패턴(TP1)에 인가된 전압을 측정할 수 있다. 제1 검사 패턴(TP1)은 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)와 전기적으로 연결되므로, 제1 검사 패턴(TP1)을 통해 인간된 전압을 측정함으로써, 제1 본딩 저항과 제2 본딩 저항의 합성 저항을 측정할 수 있다.
합성 저항 측정을 통해, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2) 전체의 접속 정도를 검사할 수 있다. 따라서, 본 발명의 패드 접속 검사 방법은 메인 회로 기판에서 구동칩으로 신호를 전달하는 패드들 중 동일 신호를 전달하는 특정 패드들에 대한 접속 정도를 검사할 수 있다.
제1 검사 패턴(TP1)을 통해 측정된 합성 저항이 예측 값과 오차 범위 이상으로 차이 날 수 있다. 그러나, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2) 중 하나가 불충분하게 접속된 경우, 합성 저항 측정을 통해서 어느 기판 연결 패드가 불충분하게 접속되었는지 평가할 수 없다. 본 발명 일 실시예의 표시 장치의 패드 접속 검사 방법은 추가 검사 단계(S30)를 더 포함함으로써 어느 패드가 본딩이 불충분하게 이루어 졌는지를 검사할 수 있다.
도 13b는 추가 검사 단계(S30)를 위한 일 단계를 도시한 평면도이다. 도 13b를 참조하면, 제1 검사 패턴(TP1)의 전압을 측정한 후, 제1 검사 패턴(TP1)을 통해 서로 전기적으로 연결된 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)를 절연 시키기 위해 커팅 라인(CTL)을 설정할 수 있다.
커팅 라인(CTL)을 설정한 후 커팅 라인(CTL)을 따라 제1 검사 패턴(TP1)을 커팅할 수 있다. 커팅에 의해, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)은 절연될 수 있다. 이후, 커팅 된 제1 검사 패턴(TP1)을 제2 검사 패턴(TP2)으로 칭할 수 있다.
도 13c는 패드들 각각의 본딩 저항을 측정하는 일 단계를 도시한 평면도이다. 도 13c를 참조하면, 제2 검사 패턴(TP2)은 커팅 라인(CTL)을 따라 커팅되어 일 부분이 이격될 수 있다. 제2 검사 패턴(TP2)에 관한 설명은 도 8을 참조하여 설명한 검사 패턴(TP2)의 설명이 동일하게 적용될 수 있다.
제2 검사 패턴(TP2)은 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2) 각각과 전기적으로 연결된 것일 수 있다. 제1 보조 검사 패턴(STP1) 및 제2 보조 검사 패턴(STP2)은 커팅 라인(CTL)을 사이에 두고 서로 이격된 패턴들일 수 있다. 따라서, 각 보조 검사 패턴들(STP1, STP2)에 전기적으로 연결된 기판 연결 패드는 상이할 수 있다.
제1 기판 연결 패드(CP-B1)는 제1 보조 검사 패턴(STP1)에 전기적으로 연결될 수 있다. 제2 기판 연결 패드(CP-B2)는 제2 보조 검사 패턴(STP2)에 전기적으로 연결될 수 있다.
기판 연결 패드의 본딩 저항 측정을 위해 메인 회로 기판(MB)을 통해 제1 기판 연결 패드(CP-B1)와 제2 기판 연결 패드(CP-B2) 각각에 동일한 검사 신호(INP2)를 입력한다. 메인 회로 기판(MB)으로부터 전달된 검사 신호(INP2)는 제1 기판 패드(MP1)를 통해 제1 기판 연결 패드(CP-B1)로 전달될 수 있고, 제2 기판 패드(MP2)를 통해 제2 기판 연결 패드(CP-B2)로 전달될 수 있다.
제1 기판 연결 패드(CP-B1)에 전달된 검사 신호(INP2)는 제1 배선(L-b1) 및 제1 연결 라인(CL1)을 통해 제1 보조 검사 패턴(STP1)에 전달될 수 있다. 제2 기판 연결 패드(CP-B2)에 전달된 검사 신호(INP2)는 제2 배선(L-b2) 및 제2 연결 라인(CL2)을 통해 제2 보조 검사 패턴(STP2)에 전달될 수 있다.
제1 보조 검사 패턴(STP1)에 연결된 제2 검사 패턴(TP2)의 일부와 제2 보조 검사 패턴(STP2)에 연결된 제2 검사 패턴(TP2)의 일부는 서로 전기적으로 연결되지 않을 수 있다.
검사 장치의 팁(PRV)을 제1 보조 검사 패턴(STP1)의 검사 영역(PRA1)에 접촉함으로써, 제1 보조 검사 패턴(STP1)에 인가된 전압을 측정할 수 있다. 제1 보조 검사 패턴(STP1)의 전압을 측정함으로써, 제1 본딩 저항을 측정할 수 있다. 제1 본딩 저항을 통해 제1 기판 연결 패드(CP-B1)와 제1 기판 패드(MP1)의 접속 정도를 검사할 수 있다.
이와 마찬가지로, 검사 장치의 팁(PRV)을 제2 보조 검사 패턴(STP2)의 검사 영역(PRA2)에 접촉함으로써 제2 보조 검사 패턴(STP2)에 인가된 전압을 측정할 수 있다. 제2 보조 검사 패턴(STP2)의 전압을 측정함으로써, 제2 본딩 저항을 측정할 수 있다. 제2 본딩 저항을 통해 제2 기판 연결 패드(CP-B2)와 제2 기판 패드(MP2)의 접속 정도를 검사할 수 있다.
각각의 본딩 저항을 측정하여, 제1 기판 연결 패드(CP-B1)와 제2 기판 연결 패드(CP-B2) 중 어느 기판 연결 패드가 불충분하게 접속되었는지 검사할 수 있다. 기판 연결 패드들 각각의 접속 정도를 검사함에 따라, 검사 대상의 기판 연결 패드에 인접한 패드들의 접속 정도를 예측할 수 있다.
단계를 도시한 평면도이다. 제3 검사 패턴(TP3)은 제2 검사 패턴(TP2)의 절연 부분을 다시 전기적으로 연결시킨 패턴일 수 있다.
도 13d를 참조하면, 제2 검사 패턴(TP2)의 커팅 된 부분 상에 금속막을 커버하여 절연된 부분을 다시 전기적으로 연결시킬 수 있다. 예를 들어, 납을 이용하여 제2 검사 패턴(TP2)의 절연 부분을 접합할 수 있고, 제3 검사 패턴(TP3)의 형상은 제2 검사 패턴(TP2)의 상면에 금속막이 커버된 형상일 수 있다.
금속막으로 커버함으로써, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)는 제3 검사 패턴(TP3)을 통해 서로 전기적으로 연결될 수 있다.
메인 회로 기판(MB)으로부터 동일 신호를 전달 받아도 제1 기판 연결 패드(CP-B1)의 본딩 저항 및 제2 기판 연결 패드(CP-B2)의 본딩 저항에 따라 제1 배선(L-b1) 및 제2 배선(L-b2) 간의 전압 및 전류 편차가 발생할 수 있다. 이 때, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)가 서로 전기적으로 연결되지 않은 경우, 전압 및 전류 편차에 의해 신호 왜곡이 일어날 수 있다.
그러나, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2)가 서로 전기적으로 연결됨에 따라, 제1 기판 연결 패드(CP-B1) 및 제2 기판 연결 패드(CP-B2) 간의 본딩 저항이 차이가 있더라도 제1 배선(L-b1) 및 제2 배선(L-b2) 간의 전압 및 전류 편차가 해소될 수 있고, 신호 왜곡 문제가 개선될 수 있다.
본 발명 일 실시예의 연결 회로 기판은 검사 패턴에 전기적으로 연결시킴으로써 메인 회로 기판으로부터 구동칩에 신호를 전달하는 패드들의 접속 정도를 측정할 수 있다. 검사 패턴에 전기적으로 연결된 기판 연결 패드들은 메인 회로 기판으로부터 구동칩에 동일 신호를 전달하는 패드들일 수 있고, 동일 신호를 전달하는 기판 연결 패드들이 전기적으로 연결됨에 따라 패드들 간의 본딩 저항 차이로 인해 발생하는 전류 및 전압의 편차를 해소할 수 있다. 본 발명 일 실시예의 검사 패턴은 검사 단계에 따라, 검사 대상인 패드들의 합성 저항과 패드들 각각의 본딩 저항을 측정할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
MB: 메인 회로 기판 MP: 기판 패드
CP-B: 기판 연결 패드 CP-B1: 제1 기판 연결 패드
CP-B2: 제2 기판 연결 패드 L-b1: 제1 배선
L-b2: 제2 배선 L-b3: 제3 배선
L-b4: 제4 배선 IC: 구동칩
TP: 검사 패턴 ACF: 도전성 접착 부재
CL1: 제1 연결 라인 CL2: 제2 연결 라인
STP1: 제1 보조 검사 패턴 STP2: 제2 보조 검사 패턴

Claims (20)

  1. 표시 패널;
    제1 방향을 따라 배열된 복수의 기판 패드들을 포함하는 메인 회로 기판;
    일측 상에서 상기 표시 패널과 전기적으로 연결되고, 타측 상에서 상기 메인 회로 기판과 전기적으로 연결된 연결 회로 기판; 및
    상기 연결 회로 기판에 실장된 구동칩을 포함하고,
    상기 연결 회로 기판은,
    상기 복수의 기판 패드들에 각각 접속되는 복수의 기판 연결 패드들;
    상기 복수의 기판 연결 패드들과 상기 구동칩을 연결하는 복수의 배선들; 및
    상기 구동칩과 이격되어 배치된 검사 패턴을 포함하며
    상기 배선들 중 각각이 상기 검사 패턴에 전기적으로 연결된 제1 배선 및 제2 배선은 서로 동일한 전압을 인가받는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 배선 및 상기 제2 배선은 상기 검사 패턴을 통해 서로 전기적으로 연결된 표시 장치.
  3. 제1 항에 있어서,
    상기 검사 패턴은 일 방향을 따라 배열된 스트라이프 패턴들 및 상기 스트라이프 패턴들의 일 단들 및 타 단들과 연결된 테두리 패턴을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    평면상에서 상기 검사 패턴의 상기 스트라이프 패턴들의 폭들은 서로 동일한 표시 장치.
  5. 제3 항에 있어서,
    상기 검사 패턴은 스트라이프 패턴들을 커버하는 금속막을 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 검사 패턴은 일체의 판 형상 패턴을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 배선 및 상기 제2 배선은 상기 제1 방향을 따라 서로 이격되고,
    상기 제1 배선과 상기 제2 배선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 중심축에 대하여 서로 대칭인 형상을 갖고,
    상기 검사 패턴은 상기 중심축에 대하여 대칭인 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 배선의 배선 저항 및 상기 제2 배선의 배선 저항은 서로 동일한 표시 장치.
  9. 제1 항에 있어서,
    상기 연결 회로 기판은
    상기 제1 배선과 상기 검사 패턴을 전기적으로 연결시키는 제1 연결 라인 및
    상기 제2 배선과 상기 검사 패턴을 전기적으로 연결시키는 제2 연결 라인을 더 포함하고,
    상기 제1 배선 및 상기 제2 배선은 각각 구동칩과 중첩하는 영역 상에서 상기 제1 연결 라인 및 상기 제2 연결 라인에 전기적으로 연결되는 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 기판 패드들과 상기 복수의 기판 연결 패드들 각각은 도전성 접착 부재를 통해 본딩되는 표시 장치.
  11. 제1 항에 있어서,
    상기 연결 회로 기판은
    제1 보조 검사 패턴 및 제2 보조 검사 패턴을 더 포함하고,
    상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 상기 검사 패턴과 전기적으로 연결된 표시 장치.
  12. 제11 항에 있어서,
    평면상에서 상기 제1 보조 검사 패턴의 면적과 상기 제2 보조 검사 패턴의 면적은 동일한 표시 장치.
  13. 제11 항에 있어서,
    상기 검사 패턴, 상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴은 동일 물질을 포함하는표시 장치.
  14. 제11 항에 있어서,
    평면상에서 상기 제1 보조 검사 패턴과 상기 제2 보조 검사 패턴은 상기 검사 패턴을 사이에 두고 이격된 표시 장치.
  15. 제11 항에 있어서,
    상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 일체의 판 형상을 가진 표시 장치.
  16. 제11 항에 있어서,
    상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각은 서로 연결된 스트라이프(stripe) 패턴을 포함하는 표시 장치.
  17. 제1 항에 있어서,
    상기 배선들 중 제3 배선 및 제4 배선 각각은 상기 검사 패턴과 전기적으로 연결되고,
    상기 제3 배선 및 상기 제4 배선 각각은 서로 동일한 전압을 인가 받고, 상기 제1 배선 및 상기 제2 배선과 상이한 전압을 인가 받는 표시 장치.
  18. 표시 장치는 서로 전기적으로 연결된 표시 패널, 메인 회로 기판 및 구동칩이 실장된 연결 회로 기판을 포함하고,
    상기 메인 회로 기판은 복수의 기판 패드들을 포함하고,
    상기 연결 회로 기판은,
    상기 복수의 기판 패드들 각각에 접속되는 복수의 기판 연결 패드들;
    상기 복수의 기판 연결 패드들과 상기 구동칩을 연결하는 복수의 배선들; 및
    상기 구동칩과 이격되어 배치된 검사 패턴을 포함하며,
    상기 배선들 중 제1 배선 및 제2 배선은 서로 분리되어 상기 검사 패턴에 전기적으로 연결되고,
    상기 제1 배선에 연결된 제1 기판 연결 패드 및 상기 제2 배선에 연결된 제2 기판 연결 패드 각각에 동일한 검사 신호를 입력하는 제1 단계; 및
    상기 검사 패턴의 전압을 측정하는 제2 단계를 포함하는 표시 장치의 패드 접속 검사 방법.
  19. 제18 항에 있어서,
    상기 연결 회로 기판은 복수의 보조 검사 패턴들을 더 포함하고,
    상기 복수의 보조 검사 패턴들은,
    상기 제1 배선에 전기적으로 연결된 제1 보조 검사 패턴 및 상기 제2 배선에 전기적으로 연결된 제2 보조 검사 패턴을 포함하고,
    상기 제2 단계 후,
    상기 검사 패턴을 커팅하는 제3 단계;
    상기 제1 기판 연결 패드 및 상기 제2 기판 연결 패드 각각에 동일한 검사 신호를 입력하는 제4 단계; 및
    상기 제1 보조 검사 패턴 및 상기 제2 보조 검사 패턴 각각의 전압들을 측정하는 제5 단계를 더 포함하는 표시 장치의 패드 접속 검사 방법.
  20. 제19 항에 있어서,
    상기 제5 단계 후,
    커팅한 상기 검사 패턴을 연결하는 제6 단계를 더 포함하는 표시 장치의 패드 접속 검사 방법.
KR1020200166057A 2020-12-01 2020-12-01 표시 장치 및 표시 장치의 패드 접속 검사 방법 KR20220077316A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200166057A KR20220077316A (ko) 2020-12-01 2020-12-01 표시 장치 및 표시 장치의 패드 접속 검사 방법
US17/389,627 US11741866B2 (en) 2020-12-01 2021-07-30 Display device and pad contact test method thereof
CN202111411516.1A CN114582229A (zh) 2020-12-01 2021-11-25 显示装置和用于测试显示装置的焊盘的接触的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166057A KR20220077316A (ko) 2020-12-01 2020-12-01 표시 장치 및 표시 장치의 패드 접속 검사 방법

Publications (1)

Publication Number Publication Date
KR20220077316A true KR20220077316A (ko) 2022-06-09

Family

ID=81752724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166057A KR20220077316A (ko) 2020-12-01 2020-12-01 표시 장치 및 표시 장치의 패드 접속 검사 방법

Country Status (3)

Country Link
US (1) US11741866B2 (ko)
KR (1) KR20220077316A (ko)
CN (1) CN114582229A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653548A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 一种显示基板、显示面板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038102B1 (ko) * 2013-03-07 2019-10-30 삼성디스플레이 주식회사 압착 품질 검사용 저항 측정 장치 및 이를 이용한 측정 방법
KR102210985B1 (ko) * 2014-01-14 2021-02-03 삼성디스플레이 주식회사 구동집적회로, 이를 포함하는 표시장치 및 결합저항 측정 방법
KR102322710B1 (ko) 2017-08-04 2021-11-08 엘지디스플레이 주식회사 표시 장치와 그의 본딩 저항 센싱 방법
KR102578051B1 (ko) 2018-06-01 2023-09-14 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치

Also Published As

Publication number Publication date
CN114582229A (zh) 2022-06-03
US20220172653A1 (en) 2022-06-02
US11741866B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US11645959B2 (en) Display device and inspecting method thereof
US10042193B2 (en) Liquid crystal display device and method for manufacturing the same
KR102522469B1 (ko) 표시 장치
KR20190025091A (ko) 표시 장치
US9665194B2 (en) Display device and method for manufacturing the same
US9966569B2 (en) Organic light emission apparatus and electronic equipment
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
KR102342839B1 (ko) 표시모듈 및 표시모듈 검사방법
KR20190090896A (ko) 표시 장치
US11973173B2 (en) Display device
CN112562552A (zh) 显示装置
US11715743B2 (en) Display panel and crack detection method, and display device
US20070165176A1 (en) Display panel and testing method for the same
KR20230010182A (ko) 표시 장치
KR20220077316A (ko) 표시 장치 및 표시 장치의 패드 접속 검사 방법
US8569766B2 (en) Organic light-emitting display device and method of manufacturing the same
US11275474B2 (en) Electronic panel and display device including the same
KR20220003686A (ko) 표시장치
KR20210076299A (ko) 표시 장치 및 입력 센서
US20240065052A1 (en) Display panel, display device, and manufacturing method of the display panel
KR20220094535A (ko) 표시장치
KR20240040162A (ko) 표시 장치 및 표시 장치 검사 방법
KR20230110407A (ko) 표시 장치 및 표시 장치 검사 방법
KR20220036394A (ko) 표시장치 및 이의 제조방법
KR20210059531A (ko) 구동 회로를 포함하는 구동 회로 패키지 및 상기 구동 회로를 포함하는 표시 모듈

Legal Events

Date Code Title Description
A201 Request for examination