KR20190090896A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190090896A
KR20190090896A KR1020180009173A KR20180009173A KR20190090896A KR 20190090896 A KR20190090896 A KR 20190090896A KR 1020180009173 A KR1020180009173 A KR 1020180009173A KR 20180009173 A KR20180009173 A KR 20180009173A KR 20190090896 A KR20190090896 A KR 20190090896A
Authority
KR
South Korea
Prior art keywords
pads
dummy
lit
pad
lighting
Prior art date
Application number
KR1020180009173A
Other languages
English (en)
Other versions
KR102477230B1 (ko
Inventor
최하영
김준삼
정우현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180009173A priority Critical patent/KR102477230B1/ko
Priority to US16/119,940 priority patent/US10615245B2/en
Priority to CN201910051931.7A priority patent/CN110082972B/zh
Publication of KR20190090896A publication Critical patent/KR20190090896A/ko
Priority to US16/820,623 priority patent/US10937853B2/en
Application granted granted Critical
Publication of KR102477230B1 publication Critical patent/KR102477230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L27/32—
    • H01L51/0012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Abstract

일 실시예에 따른 표시 장치는 일단에 패드부를 포함하는 표시 패널, 그리고 상기 패드부에 접합되어 있는 연성 인쇄 회로막을 포함한다. 상기 패드부는 적어도 일단에 위치하는 점등 패드들을 포함하고, 상기 연성 인쇄 회로막은 상기 점등 패드들에 대응하는 위치에서 상기 점등 패드들의 일부와 중첩하는 더미 패드들을 포함한다. 상기 더미 패드들의 개수는 상기 점등 패드들의 개수보다 작다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등의 표시 장치가 사용되고 있다. 표시 장치는 영상을 표시하는 화소들을 포함하는 표시 패널을 포함한다. 표시 패널에는 화소들 외에도, 구동 장치, 화소들과 구동 장치를 제어하는데 사용되는 신호들을 입력하기 위한 패드들이 형성되어 있고, 패드들에 연결되어 신호들을 전달하는 신호선들이 형성되어 있다.
패드들이 형성되어 있는 영역(패드부)에는 연성 인쇄 회로막(flexible printed circuit film)이 접합(bonding)되어, 표시 패널로 신호들을 전달한다. 표시 패널은 연성 인쇄 회로막의 접합 전에 표시 패널의 화소들이 정상적으로 동작하는지를 검사하는 공정에서 사용하기 위한 점등 패드들을 포함할 수 있다. 연성 인쇄 회로막과 패드부 사이의 전기적 접속과 물리적 결합을 위해, 이방성 도전막(anisotropic conductive film, ACF)이 사용될 수 있다. 이방성 도전막은 수지 같은 절연층에 도전 입자들(conductive particles)이 배열되어 있는 필름이다. 이방성 도전막의 수지는 가경화 상태일 수 있고, 합착 공정에서 완전히 경화되는 열경화성 또는 광경화성 수지일 수 있다.
표시 장치의 고해상도화에 대응하기 위해서는 표시 패널로 전달되는 신호의 개수가 증가해야 하고, 그러한 신호들을 전달하는 패드의 개수 또한 증가해야 한다. 패드의 개수를 증가시키기 위해서 패드 피치(pad pitch)를 줄이는 것이 필요할 수 있다.
실시예들은 점등 패드들과 관련된 불량 발생을 방지할 수 있는 표시 장치를 제공한다.
일 실시예에 따른 표시 장치는 일단에 패드부를 포함하는 표시 패널, 그리고 상기 패드부에 접합되어 있는 연성 인쇄 회로막을 포함한다. 상기 패드부는 적어도 일단에 위치하는 점등 패드들을 포함하고, 상기 연성 인쇄 회로막은 상기 점등 패드들에 대응하는 위치에서 상기 점등 패드들의 일부와 중첩하는 더미 패드들을 포함한다. 상기 더미 패드들의 개수는 상기 점등 패드들의 개수보다 작다.
상기 더미 패드들의 피치는 상기 점등 패드들의 피치보다 클 수 있고, 상기 점등 패드들의 피치의 2배 이상일 수 있다.
상기 점등 패드들에서, 상기 더미 패드들과 중첩하는 점등 패드들과 상기 더미 패드들과 중첩하지 않는 점등 패드들이 상기 패드부의 길이 방향에 대응하는 제1 방향을 따라 하나씩 번갈아 가며 위치할 수 있다.
상기 패드부는 상기 점등 패드들 및 이와 인접하는 패드 사이에 정렬 마크를 포함할 수 있다.
상기 연성 인쇄 회로막은 상기 더미 패드들 및 이와 인접하는 패드 사이에 정렬 마크를 포함할 수 있다.
상기 점등 패드들은 직사각형일 수 있고, 장변이 상기 패드부의 길이 방향에 대응하는 제1 방향에 수직일 수 있다. 상기 점등 패드들에 인접하는 패드는 평행사변형일 수 있고, 장변이 상기 제1 방향에 대해 기울어져 있을 수 있다.
상기 더미 패드들은 직사각형일 수 있고, 장변이 상기 패드부의 길이 방향에 수직일 수 있다. 상기 더미 패드들에 인접하는 패드는 평행사변형일 수 있고, 장변이 상기 패드부의 길이 방향에 대해 기울어져 있을 수 있다.
상기 점등 패드들의 폭과 상기 더미 패드들의 폭이 실질적으로 동일할 수 있다. 상기 점등 패드들의 길이와 상기 더미 패드들의 길이가 실질적으로 동일할 수 있다.
상기 패드부와 상기 연성 인쇄 회로막은 도전 입자들을 포함하는 이방성 도전막에 의해 접합되어 있을 수 있다.
일 실시예에 따른 표시 장치는 패드부를 포함하는 표시 패널, 그리고 상기 패드부에 접합되어 있는 연성 인쇄 회로막을 포함한다. 상기 패드부는 적어도 일단에 위치하는 점등 패드들을 포함하고, 상기 연성 인쇄 회로막은 상기 점등 패드들에 대응하는 더미 패드들을 포함한다. 상기 더미 패드들은 적어도 2열로 배열되어 있다.
상기 더미 패드들의 개수는 상기 점등 패드들의 개수와 동일할 수 있다.
상기 점등 패드들은 각각 상대적으로 폭이 넓은 제1 부분과 상대적으로 폭이 좁은 제2 부분을 포함할 수 있고, 상기 더미 패드들은 상기 점등 패드들의 상기 제1 부분들과 중첩할 수 있다.
상기 점등 패드들의 상기 제1 부분들과 상기 제2 부분들이 상기 패드부의 길이 방향에 대응하는 제1 방향을 따라 하나씩 번갈아 가며 위치할 수 있다.
상기 제1 부분들의 길이는 상기 제2 부분들의 길이보다 짧을 수 있다.
상기 제1 부분들의 폭과 상기 더미 패드들의 폭이 실질적으로 동일할 수 있다. 상기 제1 부분들의 길이와 상기 더미 패드들의 길이가 실질적으로 동일할 수 있다.
상기 더미 패드들은 제1 열에 위치하는 더미 패드들과 제2 열에 위치하는 더미 패드들을 포함할 수 있고, 상기 제1 열에 위치하는 더미 패드들의 피치와 상기 제2 열에 위치하는 더미 패드들의 피치가 동일할 수 있고, 상기 제1 열에 위치하는 더미 패드들의 피치는 상기 점등 패드들의 피치의 2배일 수 있다.
상기 점등 패드들 중 일부는 상대적으로 폭이 넓은 제1 부분과 상대적으로 폭이 좁은 제2 부분을 포함할 수 있고, 나머지는 상기 제1 부분만을 포함하고 상기 제2 부분은 포함하지 않을 수 있다. 상기 더미 패드들은 상기 점등 패드들의 상기 제1 부분들과 중첩할 수 있다.
실시예들에 따르면, 연성 인쇄 회로막의 접합을 위한 압착 시 이방성 도전막의 유동 통로(flow passage)를 확장할 수 있고, 이에 따라 도전 입자들에 의한 점등 패드들의 쇼트(short)를 방지할 수 있다. 따라서 표시 장치의 불량을 방지할 수 있다.
도 1은 본 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1에서 A1 영역의 확대도이다.
도 3은 도 2에 도시된 표시 패널의 일 실시예의 확대도이다.
도 4는 도 2에 도시된 연성 인쇄 회로막의 일 실시예의 확대도이다.
도 5는 도 2에서 V-V'선을 따라 취한 일 실시예의 단면도이다.
도 6 및 도 7은 각각 도 2에서 V-V'선을 따라 취한 일 실시예의 단면도이다.
도 8 및 도 9는 각각 일 실시예에 따른 표시 패널의 점등 패드들의 평면도 및 연성 인쇄 회로막의 더미 패드들의 평면도이다.
도 10은 도 9에서 X-X'선을 따라 취한 단면도이다.
도 11 및 도 12는 각각 일 실시예에 따른 표시 패널의 점등 패드들의 평면도 및 연성 인쇄 회로막의 더미 패드들의 평면도이다.
도 13은 도 12에서 XIII-XIII'선을 따라 취한 단면도이다.
도 14는 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
도 15는 일 실시예에 따른 표시 장치의 화소들의 배치도이다.
도 16는 도 16에서 XVI-XVI'선을 따라 취한 단면도이다.
도 17은 도 3에서 XVII-XVII'선을 따라 취한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 표시 장치로서 유기 발광 표시 장치를 예로 들어 설명할지라도, 본 발명은 유기 발광 표시 장치로 제한되지 않으며, 액정 표시 장치 같은 다른 표시 장치에 적용될 수 있다.
도 1은 본 일 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1에서 A1 영역의 확대도이다. 도 3은 도 2에 도시된 표시 패널의 일 실시예의 확대도이고, 도 4는 도 2에 도시된 연성 인쇄 회로막의 일 실시예의 확대도이고, 도 5는 도 2에서 V-V'선을 따라 취한 일 실시예의 단면도이다.
도 1을 참고하면, 표시 장치는 표시 패널(10), 표시 패널(10)에 접합되어 있는 연성 인쇄 회로막(20), 그리고 집적회로 칩(30) 등을 포함하는 구동 장치를 포함한다.
표시 패널(10)은 영상이 표시되는 화면에 해당하는 표시 영역(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는, 표시 영역(DA) 주변의 비표시 영역(NA)을 포함한다. 도 1에서 점선 사각형 안쪽과 바깥쪽이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 영역(DA)에는 스캔선들(게이트선들이라고도 함), 발광 제어선들, 데이터선들, 구동 전압선 같은 신호선들(도시되지 않음)이 또한 배치되어 있다. 각각의 화소(PX)에는 스캔선, 발광 제어선, 데이터선 및 구동 전압선이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 스캔 신호(게이트 신호라고도 함), 발광 제어 신호, 데이터 신호 및 구동 전압(ELVDD)을 인가받을 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들이 형성되어 있는 패드부(pad portion)(PP)가 위치한다. 패드부(PP)는 표시 패널(10)의 한 가장자리를 따라 제1 방향(x)으로 길게 위치한다. 따라서 패드부(PP)의 길이 방향은 제1 방향(x)과 같을 수 있다. 패드부(PP)에는 연성 인쇄 회로막(20)이 접합되어 있고, 연성 인쇄 회로막(20)의 패드들 또는 범프들(bumps)은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다. 연성 인쇄 회로막(20)의 접합 및 패드들 간의 전기적 연결을 위해, 도전 입자들을 포함하는 이방성 도전막이 사용될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치한다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 스캔선들에 스캔 신호를 인가하는 스캔 구동부(scan driver)(SDa, SDb), 발광 제어선들에 발광 제어 신호를 인가하는 발광 구동부(emission driver)(EDa, EDb), 그리고 데이터 구동부, 스캔 구동부(SDa, SDb) 및 발광 구동부(EDa, EDb)를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
스캔 구동부(SDa, SDb) 및 발광 구동부(EDa, EDb)는 표시 패널(10)에 집적되어 있다. 스캔 구동부(SDa, SDb)는 표시 영역(DA)의 좌측과 우측에 위치할 수 있다. 발광 구동부(EDa, EDb)도 표시 영역(DA)의 좌측과 우측에 위치할 수 있다. 스캔 구동부(SDa, SDb) 및/또는 발광 구동부(EDa, EDb)는 표시 영역(DA)의 좌측과 우측 중 일측에만 위치할 수 있고, 표시 영역(DA)의 상측이나 하측에 위치할 수도 있다.
데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(30)은 테이프 캐리어 패키지(TCP) 형태로 표시 패널(10)에 전기적으로 연결될 수도 있다.
표시 패널(10)의 비표시 영역(NA)에는 크랙 검출 회로(crack detection circuit)(MCD)가 위치할 수 있다. 크랙 검출 회로(MCD)는 트랜지스터들을 포함할 수 있고, 표시 패널(10)에 발생하는 크랙 등을 검사하는데 사용될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 화소들(PX)의 점등을 검사하는데 사용될 수 있는 점등 회로가 위치할 수 있다. 점등 회로는 예컨대 집적회로 칩(30)과 중첩할 수 있다.
표시 패널(10)은 벤딩 영역(bending region)(BR)을 포함할 수 있다. 벤딩 영역(BR)은 예컨대 표시 영역(DA)과 패드부(PP) 사이의 비표시 영역(NA)에 위치할 수 있다. 벤딩 영역(BR)은 제1 방향(x)으로 표시 패널(10)을 가로질러 위치할 수 있다. 표시 패널(10)은 벤딩 영역(BR)에서 벤딩되어, 벤딩 영역(BR)보다 표시 영역(DA)으로부터 멀리 있는 패드부(PP)가 표시 영역(DA) 뒤쪽에 위치할 수 있다.
도 2 내지 도 5를 참고하면, 패드부(PP)의 좌측 가장자리 부분이 도시된다. 패드부(PP)의 우측 가장자리 부분은 표시 패널(10)의 세로 방향(제2 방향(y)에 해당함) 중심축에 대하여 좌측 가장자리 부분과 대칭일 수 있다. 패드들의 구조 및 배치를 명확하게 나타내기 위해서, 도 3은 표시 패널(10)만을 도시하고, 도 4는 연성 인쇄 회로막(20)만을 도시한다.
표시 패널(10)의 패드부(PP)는 패드부(PP)의 중앙에 위치하며 패드부(PP)의 대부분을 차지하는 제1 패드 영역(PA1), 패드부(PP) 양단에 위치하는 제2 패드 영역(PA2), 그리고 제1 패드 영역(PA1)과 제2 패드 영역 사이의 제3 패드 영역(PA3)을 포함한다.
제1 패드 영역(PA1)에는 표시 패널(10)을 구동하기 위한 전원 신호, 클록 신호, 영상 신호 등을 포함하는 신호들이 입력될 수 있는 구동 패드들이 위치한다. 세장형의(elongated) 평행사변형으로 도시되어 있는 구동 패드들은 대략 서로 나란하게 배열되어 있고 제1 방향(x)으로 배열되어 있다. 구동 패드들은 장변이 제1 방향(x) 및 제2 방향(y)에 대해 약간 기울어져 있다. 하지만, 제1 패드 영역(PA1)의 중심부에 위치하는 구동 패드들은 장변이 제2 방향(y)에 평행하고 직사각형이거나 거의 직사각형일 수 있고, 제1 패드 영역(PA1)의 중심부에서 주변부로 갈수록 점점 기울어질 수 있다. 구동 패드들의 기울어진 방향과 정도는 제1 패드 영역(PA1)의 제2 방향(y) 중심축에 대해 대칭일 수 있다.
제2 패드 영역(PA2)에는 점등 패드들(LP1-LP7)이 위치한다. 점등 패드들(LP1-LP7)은 연성 인쇄 회로막(20)의 합착 전 및 집적회로 칩(30)의 실장 전에 표시 패널(10)의 검사 공정에서 사용되는 패드일 수 있다. 점등 패드들(LP1-LP7)에는 화소들(PX)의 검사 시 표시 패널(10)을 구동하는데 사용되는 신호들이 입력될 수 있다. 그 예로, 점등 패드들(LP1-LP7)은 각각 발광 프레임 신호(ACL_FLM), 제2 스캔 클록 신호(CLK2), 발광 프레임 신호(ACL_FLM), 제1 스캔 클록 신호(CLK1), 제2 발광 클록 신호(EM_CLK2), 제1 발광 클록 신호(EM_CLK1), 그리고 크랙 검출 게이트 신호(MCD_GATE)를 입력받을 수 있다.
제1 및 제2 스캔 클록 신호들(CLK1, CLK2) 및 스캔 프레임 신호(FLM)는 스캔 구동부(SDa)를 구동하는데 사용되는 신호들이고, 제1 및 제2 발광 클록 신호들(EM_CLK1, EM_CLK2) 및 발광 프레임 신호(ACL_FLM)는 발광 구동부(EDa)를 구동하는데 사용되는 신호들이고, 크랙 검출 게이트 신호(MCD_GATE)는 크랙 검출 회로(MCD)를 구동하는데 사용되는 신호이다.
좀더 구체적으로, 제1 및 제2 스캔 클록 신호들(CLK1, CLK2)은 스캔 구동부(SDa)에 전달되어 스캔 신호를 생성하는데 사용된다. 스캔 프레임 신호(FLM)는 스캔 구동부(SDa)에 전달되어 스캔 신호를 표시 영역(DA)에 입력하기 위한 한 프레임의 시작을 지시한다. 스캔 프레임 신호(FLM)는 스캔 시작 펄스 신호로 불릴 수 있다. 제1 및 제2 발광 클록 신호들(EM_CLK1, EM_CLK2)은 발광 구동부(EDa)에 전달되어 발광 제어 신호를 생성하는데 사용된다. 발광 프레임 신호(ACL_FLM)는 발광 구동부(EDa)에 전달되어 발광 제어 신호를 표시 영역(DA)에 입력하기 위한 한 프레임의 시작을 지시한다. 발광 프레임 신호(ACL_FLM)는 발광 시작 펄스 신호로 불릴 수 있다. 크랙 검출 게이트 신호(MCD_GATE)는 크랙 검출 회로(MCD)의 트랜지스터들을 켜는데 사용될 수 있다.
이와 같은 신호들은 집적회로 칩(30)에서 생성 및 출력될 수 있는 신호들인데, 집적회로 칩(30)이 제공되기 전의 검사 공정에서는 집적회로 칩(30)으로부터 공급받을 수 없다. 따라서 이들 신호는 검사 공정에서 점등 패드들(LP1-LP7)을 통해 외부에서 입력할 수 있다.
점등 패드들(LP1-LP7)은 서로 나란하게 배열되어 있고 제1 방향(x)으로 배열되어 있다. 점등 패드들(LP1-LP7)은 직사각형이고, 장변이 제1 방향(x)에 수직이다. 점등 패드들(LP1-LP7)은 동일한 폭(a1)과 간격(a2)으로 형성될 수 있고, 점등 패드들(LP1-LP7)의 피치(a3)는 점등 패드들(LP1-LP7)의 폭(a1)과 간격(a2)의 합에 해당할 수 있다. 예컨대, 점등 패드들(LP1-LP7)의 폭(a1)은 약 51 마이크로미터이고, 간격(a2)은 약 19 마이크로미터이고, 피치(a3)는 약 70 마이크로미터일 수 있다. 점등 패드들(LP1-LP7)의 피치(a3)는 제1 패드 영역(PA1)에 위치하는 구동 패드들의 피치보다 작을 수 있다.
표시 영역(DA)의 우측에 위치하는 스캔 구동부(SDb) 및 발광 구동부(EDb)는 패드부(PP) 우측단에 위치하는 제2 패드 영역에 있는 점등 패드들을 통해 전술한 신호들을 입력받을 수 있다. 점등 패드들(LP1-LP7)과 입력되는 신호들의 대응 관계, 신호들의 종류는 다양하게 변경될 수 있다. 7개의 점등 패드들(LP1-LP7)이 도시되어 있지만, 패드부(PP)는 설계에 따라 7개보다 적거나 많은 점등 패드들을 포함할 수 있다.
제3 패드 영역(PA3)에는 정렬 마크(M1)가 위치한다. 정렬 마크(M1)는 연성 인쇄 회로막(20)의 합착 시 연성 인쇄 회로막(20)을 정확하게 정렬하는데 사용될 수 있다. 정렬 마크(M1)는 자동 시각 검사(AVI) 시 검사 장치의 프로브(probe)를 표시 패널(10)의 패드부(PP)와 정확하게 정렬하는데 사용될 수도 있다. 정렬 마크(M1)는 검사 장치 등의 센서(예컨대, 카메라) 의해 인식될 수 있다. 정렬 마크(M1)는 인접하는 구동 패드와 연결되어 있을 수 있다.
연성 인쇄 회로막(20)은 표시 패널(10)의 패드부(PP)에 대응하는 패드부(FP)을 포함한다. 연성 인쇄 회로막(20)의 패드부(FP)는 표시 패널(10)의 패드부(PP)를 덮고 있다.
패드부(FP)는 패드부(PP)의 제1 패드 영역(PA1)에 대응하는 제1 패드 영역(FA1), 패드부(PP)의 제2 패드 영역(PA2)에 대응하는 제2 패드 영역(FA2), 그리고 패드부(PP)의 제3 패드 영역(PA3)에 대응하는 제3 패드 영역(FA3)을 포함한다.
제1 패드 영역(FA1)에는 패드부(PP)의 구동 패드들에 대응하고 도전 입자들(CP)을 통해 구동 패드들과 전기적으로 연결될 수 있는 패드들이 위치한다. 패드들은 구동 패드들에 대응하는 형상과 기울기를 가질 수 있다. 패드들은 구동 패드들보다 길게 형성되어 있을 수 있다.
제2 패드 영역(FA2)에는 패드부(PP)의 점등 패드들(LP1-LP7)에 대응하는 더미 패드들(DP1-DP4)이 위치한다. 점등 패드들(LP1-LP7)은 연성 인쇄 회로막(20)이 합착된 후에는 신호를 입력받지 않는 것으로 의도된다. 즉, 점등 패드들(LP1-LP7)은 연성 인쇄 회로막(20)의 합착 전에 표시 패널(10)을 검사하기 위한 신호들을 입력하는데 사용되는 패드들이고, 인쇄 회로막(20)이 합착된 표시 장치에서는 사용되지 않는 패드들이다. 따라서 연성 인쇄 회로막(20)은 신호 전달 측면에서 점등 패드들(LP1-LP7)에 대응하는 패드들을 포함할 필요는 없다. 하지만, 연성 인쇄 회로막(20)을 합착하기 위해, 예컨대 패드부(PP)와 패드부(FP) 사이에 이방성 도전막(ACF)을 두고 접합 기계(bonding machine)의 압착 툴(pressing tool)로 압착 시 문제가 발생할 수 있다.
구체적으로, 연성 인쇄 회로막(20)이 점등 패드들(LP1-LP7)에 대응하는 더미 패드들(DP1-DP4)이 없으면, 연성 인쇄 회로막(20)의 압착 시 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 간격이 좁아서 이방성 도전막(ACF)의 유동 통로(즉, 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 틈을 채울 수 있는 양보다 많은 가경화 상태의 수지 및 이에 포함되어 있는 도전 입자들(CP)이 빠져나갈 수 있는 통로)가 충분히 확보되지 않을 수 있다. 이로 인해, 도전 입자들(CP)이 점등 패드들(LP1-LP7) 사이를 충분히 빠져나가지 못하고, 점등 패드들(LP1-LP7)의 끝 부분에서 뭉쳐서 점등 패드들(LP1-LP7) 간에 쇼트가 발생할 수 있다. 이것은 화면에 가로선 등이 나타나는 불량을 유발할 수 있다.
도 5를 참고하면, 점등 패드들(LP1-LP7)에 대응하는 더미 패드들(DP1-DP4)을 형성함으로써, 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 간격(d)을 대략 더미 패드들(DP1-DP4)의 두께(tb)만큼 증가시킬 수 있다. 이로 인해, 이방성 도전막(ACF)의 유동 공간이 확장될 수 있어 도전 입자들(CP)의 뭉침이 방지되고 점등 패드들(LP1-LP7) 간의 쇼트가 방지된다. 점등 패드들(LP1-LP7)의 두께(ta)는 약 5 내지 약 10 마이크로미터일 수 있고, 더미 패드들(DP1-DP4)의 두께(tb)는 약 15 내지 약 30 마이크로미터일 수 있다. 도전 입자들(CP)은 약 2 내지 약 7 마이크로미터, 또는 약 4 내지 약 6 마이크로미터의 직경을 가질 수 있다.
더미 패드들(DP1-DP4)은 점등 패드들(LP1-LP7)과 1:1로 대응하지 않을 수 있다. 다시 말해, 더미 패드들(DP1-DP4)의 개수는 점등 패드들(LP1-LP7)의 개수보다 작다. 도시된 실시예에서, 4개의 점등 패드들(LP1, LP3, LP5, LP7)은 각각 더미 패드들(DP1-DP4)과 짝을 이루고 중첩하고 있지만, 3개의 점등 패드들(LP2, LP4, LP6)은 대응하는 더미 패드들이 없다. 이와 같이 더미 패드들(DP1-DP4)을 점등 패드들(LP1-LP7)보다 적게 형성하면, 동등하게 형성하는 경우와 비교하여, 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 간격을 유지하면서 더 넓은 이방성 도전막(ACF)의 유동 통로(도 5에서 이방성 도전막(ACF)으로 채워져 있는 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 공간에 해당함)를 확보할 수 있다. 따라서 도전 입자들(CP)의 뭉침을 방지하는데 더욱 효과적일 수 있다.
점등 패드들(LP1-LP7)의 피치(a3)에 대응하는 피치로 더미 패드들(DP1-DP4)을 형성하는 것이 어려울 수 있다. 예컨대, 연성 인쇄 회로막(20)의 제조사의 공정 한계 등으로 인해, 더미 패드들(DP1-DP4)의 피치를 약 100 마이크로미터 이하로 하거나 더미 패드들(DP1-DP4)의 폭을 약 50 마이크로미터 이하로 형성하기 어려울 수 있다. 따라서 더미 패드들(DP1-DP4)의 개수를 점등 패드들(LP1-LP7)의 개수와 동일하게 형성하고자 한다면, 점등 패드들(LP1-LP7)의 피치를 증가시켜야 하고, 이로 인해 패드부(PP)의 폭이 증가할 수 있다. 또한, 더미 패드들(DP1-DP4)을 점등 패드들(LP1-LP7)과 동일한 개수로 형성하면, 약간의 오정렬이 있더라도 더미 패드들(DP1-DP4)에 의해 점등 패드들(LP1-LP7)의 쇼트가 발생할 수 있다. 따라서 점등 패드들(LP1-LP7)보다 적은 수의 더미 패드들(DP1-DP4)은 더욱 넓은 유동 통로를 확보할 수 있게 하면서, 패드부(PP)의 폭 증가 및 점등 패드들(LP1-LP7)의 쇼트 발생을 방지할 수 있게 한다. 도 5에서, 더미 패드들(DP1-DP4)의 피치(b3)는 점등 패드들(LP1-LP7)의 피치(a3)의 2배이다. 이 경우, 점등 패드들(LP1-LP7)의 폭(a1)이 약 51 마이크로미터이고 피치(a3)가 70 마이크로미터라면, 유동 통로의 폭을 약 19 마이크로미터(더미 패드들(DP1-DP4)이 없는 경우임)에서 약 89 마이크로미터로 확장할 수 있다.
더미 패드들(DP1-DP4)은 서로 나란하게 배열되어 있고 제1 방향(x)으로 배열되어 있다. 더미 패드들(DP1-DP4)은 직사각형이고, 장변이 제1 방향(x)에 수직이고 따라서 제2 방향(y)에 평행하다. 더미 패드들(DP1-DP4)은 점등 패드들(LP1-LP7)에 대응하는 모양과 크기를 가질 수 있다. 더미 패드들(DP1-DP4)은 점등 패드들(LP1-LP7)과 실질적으로 동일한 크기를 가질 수 있다. 본 명세서에서 실질적으로 동일하다는 것은 ±10% 범위 내에서 동일한 것을 포함할 수 있다.
더미 패드들(DP1-DP4)은 동일한 폭(b1)과 간격(b2)으로 형성될 수 있고, 더미 패드들(DP1-DP4)의 피치(b3)는 더미 패드들(DP1-DP4)의 폭(b1)과 간격(b2)의 합에 해당할 수 있다. 더미 패드들(DP1-DP4)의 폭(b1)은 점등 패드들(LP1-LP7)의 폭과 실질적으로 동일할 수 있고, 더미 패드들(DP1-DP4)의 길이는 점등 패드들(LP1-LP7)의 길이와 실질적으로 동일할 수 있다. 하지만, 더미 패드들(DP1-DP4)의 폭(b1)은 점등 패드들(LP1-LP7)의 폭(a1)보다 작거나 클 수도 있다. 다만, 더미 패드들(DP1-DP4)의 폭(b1)이 점등 패드들(LP1-LP7) 폭(a1)보다 크지 않아야, 정렬 오차가 발생하더라도 쇼트 가능성이 낮아진다. 더미 패드들(DP1-DP4)의 폭(b1)이 점등 패드들(LP1-LP7) 폭(a1)보다 크면, 더미 패드들(DP1-DP4)이 인접하는 점등 패드들(LP1-LP7)과 직접 또는 도전 입자들(CP)을 통해 접속할 수 있기 때문이다. 따라서 더미 패드들(DP1-DP4)의 폭이 점등 패드들(LP1-LP7)의 폭 이하인 것이 유리할 수 있다.
제3 패드 영역(FA3)에는 정렬 마크(M2)가 위치한다. 패드부(FP)의 정렬 마크(M2)는 패드부(PP)의 정렬 마크(M1)와 함께 도 2에 도시된 바와 같이 평면도에서 십자(+)를 형성하도록 정렬될 수 있다. 정렬 마크(M2)는 인접하는 패드(제1 영역(FA1)에 있는 패드)와 연결되어 있을 수 있다.
더미 패드들(DP1-DP4)의 피치(b3)는 점등 패드들(LP1-LP7)의 피치(a3)의 정수배일 수 있다. 또한, 더미 패드들(DP1-DP4)이 동일한 피치(b3)로 형성되더라도, 대응하는 점등 패드들(LP1-LP7)이 다를 수 있다. 이와 관련하여 도 6 및 도 7을 참고하여 차이점을 위주로 설명한다. 이하, 특별한 언급이 없더라도 이전에 설명했던 도면들을 또한 참고하여 설명한다.
도 6 및 도 7은 각각 도 2에서 V-V'선을 따라 취한 일 실시예의 단면도이다.
도 6을 참고하면, 점등 패드들(LP1-LP7)은 도 5의 실시예와 동일하지만, 더미 패드들(DP1-DP3)의 위치에 있어 차이가 있다. 즉, 도 5에서는 더미 패드(D1)가 패드부(PP)에서 가장 바깥쪽에 위치하는 점등 패드(LP1)에 대응하지만, 도 6에서는 더미 패드(D1)가 점등 패드(LP1)에 인접하는 점등 패드(LP2)에 대응한다. 더미 패드들(DP1-DP3)의 피치(b3)는 점등 패드들(LP1-LP7)의 피치(a3)의 2배이다. 이와 같은 배치에서, 점등 패드들(LP1-LP7)이 7개인 경우, 더미 패드들(DP1-DP3)은 3개일 수 있다.
도 7을 참고하면, 더미 패드(D1)는 패드부(PP)에서 가장 바깥쪽에 위치하는 점등 패드(LP1)에 대응하지만, 더미 패드들(DP1-DP3)의 피치(b3)가 점등 패드들(LP1-LP7)의 피치의 3배이다. 이와 같은 배치에서, 점등 패드들(LP1-LP7)이 7개인 경우, 더미 패드들(DP1-DP3)은 3개일 수 있다.
도 5, 도 6 및 도 7의 실시예에서, 더미 패드들은 동일한 간격(a2)으로 배열되어 있다. 하지만, 이에 제한되지 않고, 더미 패드들은 서로 다른 간격으로 배열될 수도 있다. 예컨대, 도 5에서 더미 패드(DP3)는 점등 패드(LP6)에 대응하게 위치할 수 있고, 더미 패드(DP4)는 생략될 수 있다. 이와 같이, 연성 인쇄 회로막(20)의 제2 영역(FA2)에 위치하는 더미 패드들은 연성 인쇄 회로막(20)의 압착 시 이방성 도전막(ACF)의 유동 통로를 확장할 수 있도록 다양하게 배열될 수 있다.
지금까지의 설명한 실시예들은 표시 패널(10)의 패드부(PP)의 점등 패드들(LP1-LP7)이 동일한 크기로 일렬로 배열되어 있고, 연성 인쇄 회로막(20)의 패드부(FP)의 더미 패드들(DP1-DP4)도 동일한 크기로 일렬로 배열되어 있다. 하지만, 점등 패드들(LP1-LP7)은 다른 크기로 배열되거나 복수의 열로 배열될 수 있고, 더미 패드들(DP1-DP4)도 다른 크기로 배열되거나 복수의 열로 배열될 수 있다. 이와 관련하여 몇몇 실시예를 도 8 내지 도 13을 참고하여 전술한 실시예들과 차이점을 위주로 설명하기로 한다.
도 8 및 도 9는 각각 일 실시예에 따른 표시 패널의 점등 패드들의 평면도 및 연성 인쇄 회로막의 더미 패드들의 평면도이고, 도 10은 도 9에서 X-X'선을 따라 취한 단면도이다.
점등 패드들(LP1-LP7)과 더미 패드들(DP1-DP7)의 구조 및 배치를 명확하게 나타내기 위해서 점등 패드들(LP1-LP7)과 더미 패드들(DP1-DP7)을 각각 도 8과 도 9에 도시하였다. 도 10은 표시 패널(10)의 패드부(PP)에 연성 인쇄 회로막(20)이 접합된 상태에서 단면을 나타낸다. 도시된 부분들은 도 2에서 제2 패드 영역(PA2, FA2)에 해당한다. 도 8 및 도 9에서 이점 쇄선 화살표는 이방성 도전막(ACF)의 대략적인 유동 방향을 나타낸다.
도 8을 참고하면, 점등 패드들(LP1-LP7)은 폭이 넓은 제1 부분(W1)과 폭이 좁은 제2 부분(W2)을 포함한다. 점등 패드들(LP1, LP3, LP5, LP7)은 제1 부분(W1)이 상부에 위치하고, 점등 패드들(LP2, LP4, LP6)은 제1 부분(W1)이 하부(표시 패널(10)의 가장자리에 보다 가까움)에 위치한다. 점등 패드들(LP1-LP7)은 제1 방향(x)으로 제1 부분(W1)과 제2 부분(W2)이 하나씩 번갈아 가며 위치한다. 따라서 점등 패드(LP1)의 제1 부분(W1)과 점등 패드(LP2)의 제2 부분(W2)이 제1 방향(x)으로 인접하고, 점등 패드(LP1)의 제2 부분(W2)과 점등 패드(LP2)의 제1 부분(W1)이 제1 방향(x)으로 인접한다. 이로 인해, 인접하는 점등 패드들(LP1-LP7) 사이의 간격(a2)을 넓힐 수 있어, 이방성 도전막(ACF)의 유동 통로를 확장할 수 있다.
점등 패드들(LP1-LP7)의 피치(a3)와 제1 부분(W1)의 폭(a1)을 각각 약 70 마이크로미터와 약 51 마이크로미터로 설계할 경우, 제2 부분(W2)의 폭(a1')은 약 3 내지 20 마이크로미터일 수 있고, 점등 패드들(LP1-LP7) 사이의 간격(a2)은 약 34 내지 약 43 마이크로미터일 수 있다.
제2 부분(W2)의 길이(la2)는 제1 부분(W1)의 길이(la1)보다 길다. 이와 같이 제2 부분(W2)의 길이(la2)를 길게 하면, 인접하는 점등 패드들(LP1-LP7)의 제1 부분들(W1) 사이에 간격(a4)이 형성된다. 그러한 간격(a4)으로 이방성 도전막(ACF)이 유동할 수 있으므로 유동 통로를 확장할 수 있다. 충분한 유동 통로 확장을 위해 간격(a4)은 약 30 마이크로미터 이상일 수 있다.
도 9를 참고하면, 점등 패드들(LP1-LP7)에 대응하는 더미 패드들(DP1-DP7)이 도시된다. 더미 패드들(DP1-DP7)은 2열로 배열되어 있다. 상부 열(upper row)인 제1 열의 더미 패드들(D1, D3, D5, D7)은 점등 패드들(LP1, LP3, LP5, LP7)의 제1 부분들(W1)에 각각 대응하고, 하부 열(lower row)인 제2 열의 더미 패드들(DP2, DP4, DP6)은 각각 점등 패드들(P2, P4, P6)의 제1 부분들(W1)에 각각 대응한다. 따라서 더미 패드들(DP1-DP7)은 점등 패드들(LP1-LP7)의 제1 부분들(W1)과 1:1로 대응하고, 점등 패드들(LP1-LP7)이 7개인 경우 더미 패드들(DP1-DP7)도 7개일 수 있다.
도 8, 도 9 및 도 10을 참고하면, 점등 패드들(LP1-LP7)은 폭(a1, a1?)이 다른 제1 부분(W1)과 제2 부분(W2)을 포함하지만, 더미 패드들(DP1-DP7)은 폭(b1)이 동일하다. 더미 패드들(DP1-DP7)의 폭(b1)은 점등 패드들(LP1-LP7)의 제1 부분(W1)의 폭(a1)과 실질적으로 동일할 수 있다. 더미 패드들(DP1-DP7)의 길이(lb)는 점등 패드들(LP1-LP7)의 제1 부분(W1)의 길이(la1)과 실질적으로 동일할 수 있다. 상부 열의 더미 패드들(D1, D3, D5, D7)과 하부 열의 더미 패드들(D1, D3, D5, D7) 사이의 간격(b4)은 인접하는 점등 패드들(LP1-LP7)의 제1 부분들(W1) 사이의 간격(a4)과 실질적으로 동일할 수 있다. 상부 열의 더미 패드들(D1, D3, D5, D7)의 피치(b3)와 하부 열의 더미 패드들(DP2, DP4, DP6)의 피치(b3?)는 동일하고, 점등 패드들(LP1-LP7)의 피치(a3)의 2배이다. 따라서 오차 없이 정렬되면, 더미 패드들(DP1-DP7)은 점등 패드들(LP1-LP7)의 제1 부분(W1)과 완전히 중첩할 수 있다.
이와 같이, 점등 패드들(LP1-LP7)과 더미 패드들(DP1-DP7)을 형성 및 배치하면, 전술한 실시예들과 마찬가지로 표시 패널(10)과 연성 인쇄 회로막(20) 사이의 간격(d)을 대략 더미 패드들(DP1-DP7)의 두께(tb)만큼 증가시킬 수 있다. 이에 더하여, 점등 패드들(LP1-LP7) 사이의 간격(a2)을 넓힐 수 있다. 따라서 이방성 도전막(ACF)의 유동 통로를 더욱 확장할 수 있다.
도 11 및 도 12는 각각 일 실시예에 따른 표시 패널의 점등 패드들의 평면도 및 연성 인쇄 회로막의 더미 패드들의 평면도이고, 도 13은 도 12에서 XIII-XIII'선을 따라 취한 단면도이다.
점등 패드들(LP1-LP7)과 더미 패드들(DP1-DP7)의 구조 및 배치를 명확하게 나타내기 위해서 점등 패드들(LP1-LP7)과 더미 패드들(DP1-DP7)을 각각 도 11과 도 12에 도시하였다. 도 13은 표시 패널(10)의 패드부(PP)에 연성 인쇄 회로막(20)이 접합된 상태에서 단면을 나타낸다. 도 11 및 도 12에서 이점 쇄선 화살표는 이방성 도전막(ACF)의 대략적인 유동 방향을 나타낸다.
도 11 내지 도 13을 참고하면, 점등 패드들(LP1, LP3, LP5, LP7)은 폭이 넓은 제1 부분(W1)만을 포함하고 폭이 좁은 제2 부분(W2)은 포함하지 않는 점에서 도 8 내지 도 10의 실시예와 차이가 있다. 이와 같이 점등 패드들(LP1-LP7)을 형성하면, 도 13에 도시된 바와 같이, 하부 열의 더미 패드들(DP2, DP4, DP6)에 대응하는 영역에서 이방성 도전막(ACF)의 유동 통로를 더욱 확장할 수 있다. 제2 부분(W2)을 포함하지 않는 점등 패드들(LP1, LP3, LP5, LP7)은 제2 부분(W2)을 포함하는 점등 패드들(LP2, LP4, LP6)보다 제1 부분들(W1)이 표시 패널(10)의 가장자리로부터 멀리 위치하는 점등 패드들(LP1, LP3, LP5, LP7)일 수 있다.
도시되지 않았지만, 추가적인 실시예로, 점등 패드들(LP2, LP4, LP6)도 폭이 넓은 제1 부분(W1)만을 포함할 수도 있다. 이 경우, 점등 패드들(LP1-LP7)은 더미 패드들(DP1-DP7)과 마찬가지로 2열로 배열된 것으로 볼 수 있고, 더미 패드들(DP1-DP7)과 점등 패드들(LP1-LP7)과 완전히 중첩하게 1:1로 대응할 수 있다.
이제 도 14 내지 도 16을 참고하여 일 실시예에 따른 표시 장치에 대해 표시 영역(DA)의 화소를 중심으로 설명한다. 표시 장치의 다른 구성요소들과의 관계를 설명하기 위해 도 1 등을 또한 참고한다.
도 14는 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이고, 도 15는 일 실시예에 따른 표시 장치의 화소들의 배치도이고, 도 16은 도 15에서 XVI-XVI' 선을 따라 취한 단면도이다.
도 14를 참고하면, 일 실시예에 따른 표시 장치에서 표시 영역(DA)에 위치하는 화소(PX)는 표시 신호선들(151, 152, 153, 158, 171, 172, 192)에 연결되어 있는 트랜지스터들(T1-T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.
트랜지스터들(T1-T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함할 수 있다.
표시 신호선들(151, 152, 153, 158, 171, 172, 192)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172), 그리고 초기화 전압선(192)을 포함할 수 있다. 스캔선(151) 및 전단 스캔선(152)은 전술한 스캔 구동부(SDa, SDb)의 스캔 신호 생성 회로에 연결되어 스캔 신호(Sn) 및 전단 스캔 신호(Sn-1)를 각각 인가받을 수 있고, 발광 제어선(153)은 전술한 발광 구동부(EDa, EDb)의 발광 제어 신호 생성 회로에 연결되어 발광 제어 신호(EM)를 인가받을 수 있다.
전단 스캔선(152)은 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하며, 발광 제어선(153)은 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하고, 바이패스 제어선(158)은 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달한다.
데이터선(171)은 집적회로 칩(30)에서 출력되는 데이터 신호(Dm)를 인가받을 수 있고, 구동 전압선(172) 및 초기화 전압선(192)은 각각 제1 패드 영역(PA1)의 패드들을 통해 입력될 수 있는 구동 전압(ELVDD) 및 초기화 전압(VINT)을 인가받을 수 있다. 초기화 전압(VINT)은 구동 트랜지스터(T1)를 초기화한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 유지 축전기(Cst)의 제1 전극(Cst1)과 연결되어 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있다. 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 유지 축전기(Cst)의 제1 전극(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 유지 축전기(Cst)의 제1 전극(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.
유지 축전기(Cst)의 제2 전극(Cst2)은 구동 전압선(172)과 연결되어 있다. 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다. 공통 전압선(741) 또는 캐소드 전극은 제1 패드 영역(PA1)의 패드들을 통해 입력될 수 있는 공통 전압(ELVSS)을 전달받는다.
화소(PX)의 회로 구조는 도 14에 도시된 것에 제한되지 않고, 트랜지스터의 개수와 축전기의 개수, 그리고 이들 간의 연결은 다양하게 변형 가능하다.
도 15를 참고하면, 예컨대 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)를 포함하는 화소 영역이 도시된다. 표시 패널(10)은 이와 같은 화소들(R, G, B)이 행렬로 배열되어 있을 수 있다.
스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)이 대략 제1 방향(x)으로 뻗어 있다. 바이패스 제어선(158)은 전단 스캔선(152)과 동일할 수 있다. 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)은 대략 제1 방향(y)으로 뻗어 있다. 초기화 전압(VINT)을 전달하는 초기화 전압선(192)은 대략 제1 방향(x)과 평행한 부분(192a)과 경사진 부분(192b)이 교대로 뻗어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)는 도 15에 지시된 위치에 형성되어 있을 수 있다.
유기 발광 다이오드(OLED)는 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함한다. 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조를 가질 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 하나의 반도체층(130)에 위치하고 있다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다.
도 15 및 도 16을 참고하여 몇몇 트랜지스터(T1, T2, T6) 및 유지 축전기(Cst)를 중심으로 표시 영역(DA)의 단면 구조에 대해 설명한다.
표시 패널(10)은 기판(110) 및 그 위에 형성된 층들을 포함한다. 기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리카보네이트(polycarbonate) 등의 폴리머로 이루어진 연성 기판일 수 있다. 기판(110)은 반도체 특성을 열화시키는 불순물이 확산하는 것을 방지하고 수분 등의 침투를 방지하기 위한 배리어층을 포함할 수 있다. 기판(110)은 유리 등으로 이루어진 경성 기판일 수 있다.
기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 반도체층(131)을 형성하는 과정에서 기판(110)으로부터 반도체층(131)으로 확산할 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 발광 제어 채널(131f) 등을 포함하는 반도체층(130)이 위치한다. 반도체층(130)은 다결정 규소, 산화물 반도체, 또는 비정질 규소를 포함할 수 있다.
반도체층(130)에서 구동 채널(131a)의 양측에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 있고, 스위칭 채널(131b)의 양측에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 있다. 또한, 발광 제어 채널(131f)의 양측에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 있다.
반도체층(130) 위에는 제1 게이트 절연층(141)이 위치한다. 제1 게이트 절연층(141) 위에는 스위칭 게이트 전극(155b)을 포함하는 스캔선(151), 전단 스캔선(152), 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 바이패스 제어선(158), 그리고 구동 게이트 전극(제1 유지 전극)(155a)을 포함하는 제1 게이트 도전체가 위치한다. 제1 게이트 도전체는 하나 이상의 도전층을 패터닝하여 함께 형성될 수 있다.
제1 게이트 도전체 및 제1 게이트 절연층(141) 위에는 제2 게이트 절연층(142)이 위치한다. 제2 게이트 절연층(142) 위에는 유지선(storage line)(157) 및 유지선(157)에서 확장된 부분인 제2 유지 전극(156)을 포함하는 제2 게이트 도전체가 위치한다. 제2 유지 전극(156)은 제1 유지 전극(155a)과 함께 유지 축전기(Cst)를 형성한다. 제1 및 제2 게이트 도전체들은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 및 제2 게이트 절연층들(141, 142)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
제2 게이트 절연층(142) 및 제2 게이트 도전체 위에는 층간 절연층(160)이 위치한다. 층간 절연층(160)은 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다.
층간 절연층(160)에는 접촉 구멍들(61-67)이 형성되어 있다. 층간 절연층(160) 위에는 데이터선(171), 구동 전압선(172)의 제1 전압선(172a), 구동 연결 부재(174), 초기화 연결 부재(175) 및 화소 연결 부재(179)를 포함하는 제1 데이터 도전체가 위치한다. 데이터선(171)은 절연층들(141, 142, 160)에 형성된 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있다. 구동 연결 부재(174)는 일단이 절연층들(142, 160)에 형성된 접촉 구멍(61)을 통해 제1 유지 전극(155a)과 연결되어 있고, 타단은 절연층들(141, 142, 160)에 형성된 접촉 구멍(63)을 통해 보상 드레인 전극(도시되지 않음) 및 초기화 드레인 전극(도시되지 않음)과 연결되어 있다. 초기화 연결 부재(175)는 절연층들(141, 142, 160)에 형성된 접촉 구멍(64)을 통해 초기화 소스 전극(도시되지 않음)과 연결되어 있다. 화소 연결 부재(179)는 절연층들(141, 142, 160)에 형성된 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.
제1 데이터 도전체 및 층간 절연층(160) 위에는 패시베이션층(passivation layer)(161)이 위치하고, 패시베이션층(161) 위에는 제1 평탄화층(180a)이 위치한다. 제1 평탄화층(180a) 위에는 구동 전압선(172)의 제2 전압선(172b)을 포함하는 제2 데이터 도전체가 위치한다. 구동 전압선(172)을 2개의 전압선(172a, 172b)으로 형성하면 구동 전압선(172)의 저항이 줄어들므로 부하 효과가 줄어들 수 있고, 이에 따라 표시 영역(DA) 내에서 휘도차가 발생하는 현상을 방지할 수 있다. 제1 및 제2 데이터 도전체들은 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속이나 금속 합금을 포함할 수 있다.
제2 도전체 및 제1 평탄화층(180a) 위에는 제2 평탄화층(180b)이 위치한다. 제1 및 제2 평탄화층들(180a, 180b)은 유기 물질을 포함할 수 있다.
제2 평탄화층(180b) 위에는 화소 전극(191) 및 초기화 전압선(192)이 위치한다. 화소 연결 부재(179)는 절연층들(180a, 180b)에 형성된 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있고, 초기화 연결 부재(175)는 절연층들(180a, 180b)에 형성된 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
제2 평탄화층(180b) 위에는 화소 전극(191)과 중첩하는 개구(351)를 가진 화소 정의막(350)이 위치한다. 화소 정의막(350)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기 물질을 포함할 수 있다.
화소 전극(191) 위에는 유기 발광층(370)이 위치하고, 유기 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(350) 위에도 위치하여 복수의 화소에 걸쳐 형성될 수 있다. 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(OLED)를 이룬다.
공통 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 봉지 층(도시되지 않음)이 위치할 수 있고, 봉지층 위에는 외광 반사를 줄이기 위한 편광층(도시되지 않음)이 위치할 수 있다.
이하에서는 패드부(PP)의 점등 패드들(LP1-LP7)의 예시적인 단면 구조에 대하여 도 17을 참고하여 설명한다.
도 17은 도 3에서 XVII-XVII'선을 따라 취한 단면도이다. 도 17에는 도 3에 도시된 점등 패드들(LP1, LP2)이 위치하는 표시 패널(10)의 단면이 도시된다.
점등 패드(LP1; LP2)는 중첩하면서 접속되어 있는 도전층들(pa1, pb1; pa2, pb2)과 접속된 구조를 가질 수 있다. 제1 및 제2 도전층들(pa1, pb1; pa2, pb2)이 도시되어 있지만, 그보다 적거나 많은 도전층을 포함할 수 있다. 제1 도전층들(pa1, pa2)은 제1 게이트 도전체와 동일 공정에서 동일 물질로 형성될 수 있다. 제2 도전층들(pb1, pb2)은 제1 데이터 도전체와 동일 공정에서 동일 물질로 형성될 수 있다. 점등 패드들(LP1, LP2)은 제2 데이터 도전체와 동일 공정에서 동일 물질로 형성될 수 있다. 이와 달리, 점등 패드들(LP1, LP2)은 제1 데이터 도전체, 화소 전극 등의 표시 영역(DA)에 위치하는 도전체와 동일 공정에서 동일 물질로 형성될 수도 있다.
패드부(PP)에는 표시 영역(DA)에 또한 위치하는 절연층들이 형성될 수 있는데, 기판(110)과 제1 도전층들(pa1, pa2) 사이에는 버퍼층(120)과 제1 게이트 절연층(141)이 위치할 수 있다. 제1 도전층들(pa1, pa2)과 제2 도전층들(pb1, pb2) 사이에는 제2 게이트 절연층(142) 및 층간 절연층(160)이 위치할 수 있다. 제2 도전층들(pb1, pb2)과 점등 패드들(LP1, LP2) 사이에는 패시베이션층(161) 및 제1 평탄화층(180a)이 위치할 수 있다. 제2 도전층들(pb1, pb2)은 제2 게이트 절연층(142)과 층간 절연층(160)에 형성된 접촉 구멍들을 통해 제1 도전층들(pa1, pa2)과 연결될 수 있고, 점등 패드들(LP1, LP2)은 패시베이션층(161)과 제1 평탄화층(180a)에 형성된 접촉 구멍들을 통해 제2 도전층들(pb1, pb2)과 연결될 수 있다. 점등 패드들(LP1, LP2)은 연성 인쇄 회로막(20)의 더미 패드들과 직접 또는 도전 입자들을 통해 접속될 수 있다. 점등 패드들(LP1, LP2)은 제1 도전층들(pa1, pa2) 및/또는 제2 도전층들(pb1, pb2)과 이들에 연결되어 있는 신호 전달선들을 통해 스캔 구동부(SDa), 발광 구동부(EDa) 및/또는 크랙 검출 회로(MCD)에 전기적으로 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널
20: 연성 인쇄 회로막
30: 집적회로 칩
ACF: 이방성 도전막
CP: 도전 입자
DP1-DP7: 더미 패드
LP1-LP7: 점등 패드
PP, FP: 패드부

Claims (20)

  1. 패드부를 포함하는 표시 패널, 그리고
    상기 패드부에 접합되어 있는 연성 인쇄 회로막
    을 포함하며,
    상기 패드부는 적어도 일단에 위치하는 점등 패드들을 포함하고,
    상기 연성 인쇄 회로막은 상기 점등 패드들에 대응하는 위치에서 상기 점등 패드들의 일부와 중첩하는 더미 패드들을 포함하고,
    상기 더미 패드들의 개수는 상기 점등 패드들의 개수보다 작은 표시 장치.
  2. 제1항에서,
    상기 더미 패드들의 피치는 상기 점등 패드들의 피치보다 큰 표시 장치.
  3. 제2항에서,
    상기 더미 패드들의 피치는 상기 점등 패드들의 피치의 2배 이상인 큰 표시 장치.
  4. 제3항에서,
    상기 점등 패드들에서, 상기 더미 패드들과 중첩하는 점등 패드들과 상기 더미 패드들과 중첩하지 않는 점등 패드들이 상기 패드부의 길이 방향에 대응하는 제1 방향을 따라 하나씩 번갈아 가며 위치하는 표시 장치.
  5. 제1항에서,
    상기 패드부는 상기 점등 패드들 및 이와 인접하는 패드 사이에 정렬 마크를 포함하는 표시 장치.
  6. 제5항에서,
    상기 연성 인쇄 회로막은 상기 더미 패드들 및 이와 인접하는 패드 사이에 정렬 마크를 포함하는 표시 장치.
  7. 제6항에서,
    상기 점등 패드들은 직사각형이고, 장변이 상기 패드부의 길이 방향에 대응하는 제1 방향에 수직이고,
    상기 점등 패드들에 인접하는 패드는 평행사변형이고, 장변이 상기 제1 방향에 대해 기울어진 표시 장치.
  8. 제7항에서,
    상기 더미 패드들은 직사각형이고, 장변이 상기 패드부의 길이 방향에 수직이고,
    상기 더미 패드들에 인접하는 패드는 평행사변형이고, 장변이 상기 패드부의 길이 방향에 대해 기울어진 표시 장치.
  9. 제1항에서,
    상기 점등 패드들의 폭과 상기 더미 패드들의 폭이 실질적으로 동일한 표시 장치.
  10. 제1항에서,
    상기 점등 패드들의 길이와 상기 더미 패드들의 길이가 실질적으로 동일한 표시 장치.
  11. 제1항에서,
    상기 패드부와 상기 연성 인쇄 회로막은 도전 입자들을 포함하는 이방성 도전막에 의해 접합되어 있는 표시 장치.
  12. 패드부를 포함하는 표시 패널, 그리고
    상기 패드부에 접합되어 있는 연성 인쇄 회로막
    을 포함하며,
    상기 패드부는 적어도 일단에 위치하는 점등 패드들을 포함하고,
    상기 연성 인쇄 회로막은 상기 점등 패드들에 대응하는 더미 패드들을 포함하고,
    상기 더미 패드들은 적어도 2열로 배열되어 있는 표시 장치.
  13. 제12항에서,
    상기 더미 패드들의 개수는 상기 점등 패드들의 개수와 동일한 표시 장치.
  14. 제12항에서,
    상기 점등 패드들은 각각 상대적으로 폭이 넓은 제1 부분과 상대적으로 폭이 좁은 제2 부분을 포함하고,
    상기 더미 패드들은 상기 점등 패드들의 상기 제1 부분들과 중첩하는 표시 장치.
  15. 제14항에서,
    상기 점등 패드들의 상기 제1 부분들과 상기 제2 부분들이 상기 패드부의 길이 방향에 대응하는 제1 방향을 따라 하나씩 번갈아 가며 위치하는 표시 장치.
  16. 제14항에서,
    상기 제1 부분들의 길이는 상기 제2 부분들의 길이보다 짧은 표시 장치.
  17. 제14항에서,
    상기 제1 부분들의 폭과 상기 더미 패드들의 폭이 실질적으로 동일한 표시 장치.
  18. 제14항에서,
    상기 제1 부분들의 길이와 상기 더미 패드들의 길이가 실질적으로 동일한 표시 장치.
  19. 제12항에서,
    상기 더미 패드들은 제1 열에 위치하는 더미 패드들과 제2 열에 위치하는 더미 패드들을 포함하고,
    상기 제1 열에 위치하는 더미 패드들의 피치와 상기 제2 열에 위치하는 더미 패드들의 피치가 동일하고,
    상기 제1 열에 위치하는 더미 패드들의 피치는 상기 점등 패드들의 피치의 2배인 표시 장치.
  20. 제12항에서,
    상기 점등 패드들 중 일부는 상대적으로 폭이 넓은 제1 부분과 상대적으로 폭이 좁은 제2 부분을 포함하고, 나머지는 상기 제1 부분만을 포함하고 상기 제2 부분은 포함하지 않으며,
    상기 더미 패드들은 상기 점등 패드들의 상기 제1 부분들과 중첩하는 표시 장치.
KR1020180009173A 2018-01-25 2018-01-25 표시 장치 KR102477230B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180009173A KR102477230B1 (ko) 2018-01-25 2018-01-25 표시 장치
US16/119,940 US10615245B2 (en) 2018-01-25 2018-08-31 Display device
CN201910051931.7A CN110082972B (zh) 2018-01-25 2019-01-21 显示设备
US16/820,623 US10937853B2 (en) 2018-01-25 2020-03-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009173A KR102477230B1 (ko) 2018-01-25 2018-01-25 표시 장치

Publications (2)

Publication Number Publication Date
KR20190090896A true KR20190090896A (ko) 2019-08-05
KR102477230B1 KR102477230B1 (ko) 2022-12-13

Family

ID=67298762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009173A KR102477230B1 (ko) 2018-01-25 2018-01-25 표시 장치

Country Status (3)

Country Link
US (2) US10615245B2 (ko)
KR (1) KR102477230B1 (ko)
CN (1) CN110082972B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895774B2 (en) 2021-02-26 2024-02-06 Samsung Display Co., Ltd. Electronic apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR102577900B1 (ko) 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR20210150649A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
KR20220003686A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시장치
CN114488632B (zh) * 2022-01-27 2023-06-20 武汉天马微电子有限公司 一种显示面板、显示装置及其检测方法
CN114973995B (zh) * 2022-05-27 2024-03-26 福州京东方光电科技有限公司 显示面板、显示装置及其绑定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160103349A1 (en) * 2014-10-13 2016-04-14 Apple Inc. Display with Low Reflectivity Alignment Structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
TWI301201B (en) * 2006-03-15 2008-09-21 Au Optronics Corp Display circuits
KR20080060442A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101644980B1 (ko) 2009-02-20 2016-08-03 삼성디스플레이 주식회사 테이프 캐리어 패키지 및 이를 갖는 액정 표시 장치
KR101669997B1 (ko) 2010-03-30 2016-10-28 엘지디스플레이 주식회사 평판 표시 장치 및 그의 제조 방법
KR101765656B1 (ko) 2010-12-23 2017-08-08 삼성디스플레이 주식회사 구동 집적회로 및 이를 포함하는 표시장치
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR101899063B1 (ko) * 2012-04-16 2018-09-17 엘지디스플레이 주식회사 표시장치 및 그의 리워크 방법
KR102127379B1 (ko) * 2013-12-23 2020-06-29 엘지디스플레이 주식회사 액정표시장치
US9437551B2 (en) 2014-02-13 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Concentric bump design for the alignment in die stacking
KR102325189B1 (ko) 2015-02-17 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
KR102340938B1 (ko) * 2015-09-17 2021-12-20 엘지디스플레이 주식회사 표시장치와 그 접촉 저항 측정 방법
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR102513996B1 (ko) * 2016-03-15 2023-03-24 삼성디스플레이 주식회사 표시 장치
US10580336B2 (en) * 2016-07-14 2020-03-03 Samsung Electronics Co., Ltd. Display driver device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160103349A1 (en) * 2014-10-13 2016-04-14 Apple Inc. Display with Low Reflectivity Alignment Structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895774B2 (en) 2021-02-26 2024-02-06 Samsung Display Co., Ltd. Electronic apparatus

Also Published As

Publication number Publication date
US20190229174A1 (en) 2019-07-25
CN110082972A (zh) 2019-08-02
US10937853B2 (en) 2021-03-02
US20200219964A1 (en) 2020-07-09
KR102477230B1 (ko) 2022-12-13
CN110082972B (zh) 2023-09-29
US10615245B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
KR102477230B1 (ko) 표시 장치
US11804431B2 (en) Laser-formed interconnects for redundant devices
US9097920B2 (en) Display device
KR20190041564A (ko) 표시 장치
CN111192882A (zh) 显示装置
KR102411705B1 (ko) 표시장치
KR20210036444A (ko) 표시 장치
KR100690523B1 (ko) 전기 광학 장치의 제조 방법
US9405162B2 (en) Active matrix display device with auxiliary repair line
KR20200057141A (ko) 표시 장치
CN114188381A (zh) 显示面板及显示装置
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN113410149A (zh) 显示装置
US20070132931A1 (en) Active matrix substrate
US11693460B2 (en) Wiring substrate and display panel
US11497123B2 (en) Display device
KR20170135601A (ko) 칩이 실장된 인쇄 회로 필름 및 이를 포함하는 표시장치
US20230240105A1 (en) Display device
JP4469126B2 (ja) ディスプレイとそれに用いる配線基板
US20210398933A1 (en) Electronic device and display device using the same
US11404000B2 (en) Display device capable of determining a bonding state of a driver integrated circuit therein
TWI836474B (zh) 顯示裝置
JP4442079B2 (ja) 導電接続構造、電気光学装置、及び、電子機器
KR20230094650A (ko) 전계 발광 표시장치
KR20220053754A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant