CN110473782B - 蚀刻方法及蚀刻装置 - Google Patents

蚀刻方法及蚀刻装置 Download PDF

Info

Publication number
CN110473782B
CN110473782B CN201910309894.5A CN201910309894A CN110473782B CN 110473782 B CN110473782 B CN 110473782B CN 201910309894 A CN201910309894 A CN 201910309894A CN 110473782 B CN110473782 B CN 110473782B
Authority
CN
China
Prior art keywords
gas
etching
processing space
plasma
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910309894.5A
Other languages
English (en)
Other versions
CN110473782A (zh
Inventor
坂本雅人
石坂忠大
板谷刚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110473782A publication Critical patent/CN110473782A/zh
Application granted granted Critical
Publication of CN110473782B publication Critical patent/CN110473782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及蚀刻方法及蚀刻装置。本发明的课题是提供能够提高异种氧化膜间的蚀刻选择比的技术。本发明的蚀刻方法具备吸附工序和蚀刻工序。在吸附工序中，将包含BCl3气体的处理气体和H2气供给至配置有作为蚀刻对象的被处理体的处理空间，在停止H2气的供给的同时，对处理空间施加规定频率的电力，从而在处理空间产生等离子体，使被处理体吸附基于处理气体的吸附物。在蚀刻工序中，在处理空间产生惰性气体的等离子体而将吸附物活化，从而对被处理体进行蚀刻。

Description

蚀刻方法及蚀刻装置
技术领域
本公开涉及蚀刻方法及蚀刻装置。
背景技术
作为一种蚀刻技术，已知有在原子层单元中对蚀刻对象膜进行蚀刻的原子层蚀刻(ALE：Atomic Layer Etching)方法(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本特表2017-535057号公报
发明内容
发明要解决的问题
本公开提供能够提高异种氧化膜间的蚀刻选择比的技术。
用于解决问题的方案
本公开的一个方式的蚀刻方法具备吸附工序和蚀刻工序。在吸附工序中，将包含BCl3气体的处理气体和H2气供给至配置有作为蚀刻对象的被处理体的处理空间，在停止H2气的供给的同时，对处理空间施加规定频率的电力，从而在处理空间产生等离子体，使被处理体吸附基于处理气体的吸附物。在蚀刻工序中，在处理空间产生惰性气体的等离子体而将吸附物活化，从而对被处理体进行蚀刻。
发明的效果
根据本公开，能够提高异种氧化膜间的蚀刻选择比。
附图说明
图1是表示实施方式的蚀刻装置的概略构成的一个例子的剖视图。
图2是表示半导体的制造工序的一个例子的图。
图3是表示比较例的原子层蚀刻的流程的一个例子的图。
图4是示意性地表示通过原子层蚀刻的蚀刻流程的一个例子的图。
图5是表示实施方式的原子层蚀刻的流程的一个例子的图。
图6A是表示对蚀刻量进行比较的结果的一个例子的图。
图6B是表示多次循环实施了实施方式的原子层蚀刻的结果的一个例子的图。
图7A是说明进行比较的原子层蚀刻的处理的图。
图7B是表示对原子层蚀刻的蚀刻量进行比较的结果的一个例子的图。
附图标记说明
1 处理容器
2 载置台
3 喷头
4 排气部
5 气体供给机构
6 控制部
38 处理空间
42 排气机构
44 第1高频电源
46 第2高频电源
100 蚀刻装置
110 硅氧化膜
111 通孔
MD 沟槽触点(trench contact)
MG 金属栅极
S1 吸附工序
S2 蚀刻工序
W 晶圆
具体实施方式
下面，参照附图对本申请公开的蚀刻方法及蚀刻装置的实施方式详细地进行说明。需要说明的是，所公开的蚀刻方法及蚀刻装置并不受本实施方式的限定。
然而，在原子层蚀刻中，通过重复进行利用处理气体的等离子体使蚀刻对象膜吸附基于处理气体的吸附物的吸附工序和利用惰性气体的等离子体使吸附物活化的蚀刻工序，对蚀刻对象膜进行蚀刻。在半导体的制造中，研究的是使用BCl3气体作为处理气体的原子层蚀刻的利用。例如，在半导体的制造中，通过嵌入在利用SiO2等的硅氧化膜上形成的通孔或沟槽而形成与通孔或沟槽的底部的金属层连接的布线层。在通孔或沟槽的底部的金属层上，通过自然氧化等形成金属氧化膜，布线层的布线电阻增加。因此，研究了在形成布线层之前，通过使用有BCl3气体的原子层蚀刻来去除通孔或沟槽的底部的金属氧化膜。
然而，在使用有BCl3气体的原子层蚀刻中，金属氧化膜与硅氧化膜的蚀刻速率之差较小，无法得到充分的选择比。因此，期待提高异种氧化膜间的蚀刻选择比。
[蚀刻装置的构成]
接下来，对实施方式的蚀刻装置的构成进行说明。下面，以蚀刻对象的被处理体为半导体晶圆(以下称为晶圆)、且通过蚀刻装置对半导体晶圆进行原子层蚀刻的情况为例进行说明。图1是表示实施方式的蚀刻装置的概略构成的一个例子的剖视图。蚀刻装置100具有处理容器1、载置台2、喷头3、排气部4、气体供给机构5和控制部6。在实施方式中，喷头3与供给部相对应。
处理容器1由铝等金属构成，具有大致圆筒状。
在处理容器1的侧壁上，形成有用于搬入或搬出晶圆W的搬入出口11。通过闸阀12来开关搬入出口11。在处理容器1的主体上，设置有剖面呈矩形的圆环形的排气管道13。在排气管道13上，沿着内周面形成有缝隙13a。在排气管道13的外壁上，形成有排气口13b。在排气管道13的上表面，设置有顶壁14以封闭处理容器1的上部开口。排气管道13与顶壁14之间用密封圈15气密密封。
载置台2在处理容器1内水平地支撑晶圆W。载置台2形成为与晶圆W对应的大小的圆板形，且由支撑部件23支撑。载置台2由氮化铝(AlN)等陶瓷材料、铝或镍合金等金属材料形成，内部嵌入有用于对晶圆W进行加热的加热器21和电极29。加热器21由加热器电源(未图示)供电而进行放热。而且，通过设置在载置台2的上表面附近的热电偶(未图示)的温度信号来控制加热器21的输出功率，由此，晶圆W被控制在规定的温度。
第1高频电源44经由匹配器43连接于电极29。匹配器43使负载阻抗与第1高频电源44的内部阻抗匹配。第1高频电源44经由电极29对载置台2施加规定频率的电力。例如，第1高频电源44经由电极29对载置台2施加13.56MHz的高频电力。高频电力并不限于13.56MHz，例如，可以适当使用450KHz、2MHz、27MHz、60MHz、100MHz等。由此，载置台2还作为下部电极起作用。
另外，电极29经由配置在处理容器1的外侧的ON/OFF开关20连接于吸附源40，且还作为用于使晶圆W吸附于载置台2的电极起作用。
另外，第2高频电源46经由匹配器45连接于喷头3。匹配器45使负载阻抗与第2高频电源46的内部阻抗匹配。第2高频电源46对喷头3施加规定频率的电力。例如，第2高频电源46对喷头3施加13.56MHz的高频电力。高频电力并不限于13.56MHz，例如，可以适当使用450KHz、2MHz、27MHz、60MHz、100MHz等。由此，喷头3还作为上部电极起作用。
在载置台2上设置有由氧化铝等陶瓷形成的盖部件22，以覆盖上表面的外周区域及侧面。在载置台2的底表面上，设置有调节上部电极与下部电极之间的间隙G的调节机构30。调节机构30具有支撑部件23和升降机构24。支撑部件23从载置台2的底表面的中央支撑载置台2。另外，支撑部件23穿过形成于处理容器1的底壁的孔部而延伸至处理容器1的下方，且下端连接于升降机构24。载置台2通过升降机构24经由支撑部件23进行升降。调节机构30使升降机构24在图1的实线所示的处理位置与其下方的双点划线所示的能运送晶圆W的运送位置之间升降，使晶圆W能够搬入及搬出。
在支撑部件23的处理容器1的下方，安装有凸缘部25，在处理容器1的底表面与凸缘部25之间，设置有将处理容器1内的气氛与外部气体分开、且随着载置台2的升降动作进行伸缩的波纹管26。
在处理容器1的底表面附近，以从升降板27a向上突出的方式设置有3根(仅图示2根)晶圆支撑销27。晶圆支撑销27通过设置在处理容器1的下方的升降机构28经由升降板27a进行升降。
晶圆支撑销27插通设置在处于运送位置的载置台2的通孔2a而相对载置台2的上表面能够突出/隐藏。通过使晶圆支撑销27升降，在运送机构(未图示)与载置台2之间进行晶圆W的传递。
喷头3将处理气体以喷淋状供给至处理容器1内。喷头3为金属制，以与载置台2对置的方式而设置，且具有与载置台2基本相同的直径。喷头3具有固定于处理容器1的顶壁14的主体部31和连接于主体部31下部的喷淋板32。在主体部31与喷淋板32之间形成有气体扩散空间33，且在气体扩散空间33中以穿过处理容器1的顶壁14及主体部31的中央的方式设置有气体导入孔36。在喷淋板32的周缘部，形成有向下方突出的环形凸起部34。在环状凸起部34的内侧的平坦面形成有气体排出孔35。在载置台2处于处理位置的状态下，在载置台2与喷淋板32之间形成处理空间38，且盖部件22的上表面与环形凸起部34靠近而形成环状间隙39。
排气部4对处理容器1的内部进行排气。排气部4具备：连接于排气口13b的排气管41；和，具有连接于排气管41的真空泵或压力控制阀等的排气机构42。在处理时，处理容器1内的气体经由缝隙13a到达排气管道13，从排气管道13通过排气管41被排气机构42排出。
气体供给机构5经由气体供给管线37连接于喷头3的气体导入孔36。气体供给机构5经由气体供给管线分别连接于用于蚀刻的各种气体的气体供给源。例如，气体供给机构5经由气体供给管线与供给BCl3气体、H2气、惰性气体等各种气体的气体供给源分别连接。各个气体供给管线对应于蚀刻工艺而适当分支，且设置有开关阀、流量控制器。气体供给机构5能够通过控制设置于各个气体供给管线的开关阀或流量控制器来控制各种气体的流量。在蚀刻时，气体供给机构5经由气体供给管线37及喷头3将用于蚀刻的各种气体分别供给至处理容器1内。
在如上所述构成的蚀刻装置100中，通过控制部6来概括地控制动作。控制部6例如为计算机，具备CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(ReadOnly Memory)、辅助存储装置等。CPU基于存储在ROM或辅助存储装置中的程序或原子层蚀刻的工艺条件进行动作，控制整个装置的动作。例如，控制部6控制来自气体供给机构5的各种气体的供给动作、升降机构24的升降动作、利用排气机构42的处理容器1内的排气动作、来自第1高频电源44及第2高频电源46的供给电力。需要说明的是，控制所需的计算机可读取程序可以存储在存储介质中。存储介质包括例如软盘、CD(Compact Disc)、CD-ROM、硬盘、闪存或DVD等。另外，控制部6可以设置在蚀刻装置100的内部，也可以设置在外部。在控制部6设置于外部的情况下，控制部6可以通过有线或无线等的通信手段来控制蚀刻装置100。
接下来，对通过控制部6的控制而使蚀刻装置100所执行的蚀刻的流程进行说明。蚀刻装置100使排气机构42动作而将处理容器1内减压至真空气氛。在蚀刻装置100中，在搬入晶圆W时，使升降机构24动作而使载置台2下降至运送位置，打开闸阀12。经由搬入出口11，通过未图示的机器人臂等晶圆运送机构，晶圆W被搬入载置台2。晶圆W上形成有异种氧化膜。例如，在晶圆W上，如图2所示，在硅氧化膜110上形成有通孔111，在通孔111的下部，设置有金属栅极MG、沟槽触点MD等金属层。在该金属层上，通过自然氧化等而形成有金属氧化膜。在蚀刻装置100中，关闭闸阀12，使升降机构24动作而使载置台2上升至处理位置。
在蚀刻装置100中，针对晶圆W，进行后述的图5所示的实施方式的原子层蚀刻。例如，在蚀刻装置100中，控制气体供给机构5，将包含BCl3气体的处理气体和H2气从喷头3供给至载置台2与喷淋板32之间的处理空间38。然后，在蚀刻装置100中，进行吸附工序，即，控制气体供给机构5，在停止H2气的供给的同时，控制第1高频电源44和/或第2高频电源46，对处理空间38施加规定频率的电力，从而在处理空间38产生等离子体，使晶圆W吸附基于处理气体的吸附物。另外，在蚀刻装置100中，进行蚀刻工序，即，控制气体供给机构5，在将Ar气从喷头3供给至处理空间38的同时，控制第1高频电源44和/或第2高频电源46，对处理空间38施加高频电力，从而在处理空间38产生等离子体，将吸附于晶圆W的吸附物活化，从而对晶圆W进行蚀刻。
由此，例如，蚀刻装置100可以抑制对图2所示的硅氧化膜110的损伤，且去除金属栅极MG、沟槽触点MD等金属层的金属氧化膜。
图2是表示半导体的制造工序的一个例子的图。在晶圆W上，形成有利用SiO2等的硅氧化膜110。在硅氧化膜110上有形成通孔111。在通孔111的下部，设置有金属栅极MG、沟槽触点MD等金属层。作为金属层的材料，可举出：Al(铝)、Co(钴)、W(钨)、TiN(氮化钛)、TiSiN、TiAlC、TaN等。在这样的通孔111的底部的金属层上，通过自然氧化等形成有金属氧化膜。
因此，对通过使用有BCl3气体的原子层蚀刻来去除通孔111的底部的金属氧化膜进行了研究。
这里，对使用有BCl3气体的原子层蚀刻的流程进行说明。图3是表示比较例的原子层蚀刻的流程的一个例子的图。图4是示意性地表示通过原子层蚀刻的蚀刻流程的一个例子的图。需要说明的是，在图4的(A)～(D)中，示出的是通过原子层蚀刻对作为金属氧化膜的Al2O3(氧化铝)进行蚀刻的流程。
例如，在图3所示的比较例的原子层蚀刻中，依次实施吸附工序S1、蚀刻工序S2，并将其重复所需次数。
在吸附工序S1中，供给BCl3气体(图4(A))，施加高频电力(RF Power)而产生等离子体。由此，如图4(B)所示，基于BCl3气体的吸附物吸附在Al2O3的表面。该吸附物例如为AlCl、BOx。
在蚀刻工序S2中，供给惰性气体、例如Ar气，施加高频电力(RF Power)而产生等离子体。由此，如图4(C)、(D)所示，吸附物被Ar气活化，Al2O3的表面被蚀刻。在原子层蚀刻中，以吸附工序S1和蚀刻工序S2为1次循环，重复多次循环直至得到所需蚀刻量。需要说明的是，在原子层蚀刻中，可在吸附工序S1和蚀刻工序S2之间等必要的时刻进行吹扫气体的供给、排气等吹扫工序。例如，在原子层蚀刻中，在插入吹扫工序的情况下重复至少1次以上吸附工序S1和蚀刻工序S2。
然而，在图3所示的比较例的原子层蚀刻中，有时金属氧化膜与硅氧化膜110的蚀刻速率之差较小，硅氧化膜110被过度蚀刻而有时会损坏形成于硅氧化膜110上的图案。换言之，选择比变得非常小，本来未被蚀刻的部位也被蚀刻，形状崩解。
因此，本申请人发现了如下技术：通过供给包含BCl3气体的处理气体和H2气，并在停止H2气的供给的同时施加高频电力而产生等离子体，能够提高异种氧化膜间的蚀刻选择比。在本实施方式中，以仅供给BCl3气体作为处理气体、且供给Ar气作为用于活化吸附物的惰性气体的情况为例进行说明。处理气体并不限定于BCl3气体单一气体，例如，可以包含Cl2等氯化物。另外，用于活化吸附物的惰性气体并不限定于Ar气，可以是N2等其它惰性气体或者混合而成的惰性气体。
图5是表示实施方式的原子层蚀刻的流程的一个例子的图。在实施方式的原子层蚀刻中，依次实施吸附工序S1、蚀刻工序S2，并将其重复所需次数。
在吸附工序S1中，供给BCl3气体和H2气，在停止H2气的供给的同时施加高频电力(RF Power)而产生等离子体。这里，H2气相对于BCl3气体的流量比优选为1：1.5～1：4。另外，优选在即将施加高频电力之前停止H2气的供给，但并不限定于此。只要在开始施加高频电力的时刻的数秒(例如3秒)前至开始施加高频电力的时刻的数秒(例如1秒)后的期间停止H2气的供给即可。例如，在吸附工序S1中，仅在使气体流量稳定至适于等离子体激发的流量的稳定时间内供给H2气，在等离子体激发后，停止H2气的供给。
在蚀刻工序S2中，供给吹扫气体而进行BCl3气体的吹扫、排气后，如图5所示供给Ar气，施加高频电力(RF Power)而产生等离子体。由此，吸附物被Ar气活化，Al2O3的表面被蚀刻。在实施方式的原子层蚀刻中，也以吸附工序S1和蚀刻工序S2为1次循环，重复多次循环直至得到所需蚀刻量。
接着，对通过比较例的原子层蚀刻与实施方式的原子层蚀刻的蚀刻结果进行比较。
比较例的原子层蚀刻在以下条件下实施。
·吸附工序
压力：15～500mTorr
BCl3气体流量：10～200sccm
输入高频电力：20～200W
工艺时间：10～120sec
·蚀刻工序
压力：15～500mTorr
Ar气流量：10～500sccm
输入高频电力：10～200W
工艺时间：5～120sec
另一方面，实施方式的原子层蚀刻在以下条件下实施。
·吸附工序
压力：15～500mTorr
BCl3气体流量：10～200sccm
H2气流量：10～200sccm
输入高频电力：20～200W
工艺时间：10～120sec
·蚀刻工序
压力：15～500mTorr
Ar气流量：10～500sccm
输入高频电力：10～200W
工艺时间：5～120sec
图6A是表示对蚀刻量进行比较的结果的一个例子的图。在图6A的左侧，表示通过吸附时使用BCl3气体的比较例的原子层蚀刻得到的SiO2与Al2O3的蚀刻量。另外，在图6A的右侧，表示通过吸附时使用BCl3气体和H2气的实施方式的原子层蚀刻得到的SiO2与Al2O3的蚀刻量。
如图6A的左侧所示，在比较例的原子层蚀刻中，SiO2的蚀刻量为0.57nm、Al2O3的蚀刻量为0.94nm。根据该结果，以Al2O3的蚀刻量/SiO2的蚀刻量求出选择比，SiO2与Al2O3的选择比为1.65。
另一方面，如图6A的右侧所示，在实施方式的原子层蚀刻中，SiO2的蚀刻量下降至0.01nm以下，SiO2与Al2O3的选择比变成143。对于SiO2的蚀刻量下降的机理，可如下进行推测。推测：在SiO2上，通过导入BCl3气体和H2气而在表面成膜为H-Cl膜，H-Cl膜发挥保护膜的效果，从而SiO2不会被蚀刻。另外，在Al2O3上，从键合能的观点可推测，为了变成能量比H-Cl高的Al-Cl，Al2O3被蚀刻。
如此，实施方式的原子层蚀刻能够提高SiO2与Al2O3等异种氧化膜间的蚀刻的选择比。例如，实施方式的原子层蚀刻能够使形成于被处理体上的硅氧化膜与形成于金属层上的金属氧化膜的选择比为5以上。
图6B是表示多次循环实施了实施方式的原子层蚀刻的结果的一个例子的图。在图6B中，示出了实施了4次循环的原子层蚀刻时与实施了15次循环的原子层蚀刻时的SiO2与Al2O3的蚀刻量的平均值。如图6B所示，Al2O3的蚀刻量根据循环数而增加。另一方面，即使循环数增加，SiO2的蚀刻量也基本上未增加。需要说明的是，在图6B中，通过15次循环的SiO2的蚀刻量成为负数。对于其原因，由于反应物沉积在SiO2膜上，因此推测为测定误差。
下面，变更原子层蚀刻的一部分处理而对蚀刻量进行比较。图7A是说明进行比较的原子层蚀刻的处理的图。在图7A的比较例(1)中，在供给BCl3气体的同时施加高频电力而产生等离子体，然后，供给Ar气，施加高频电力而产生等离子体，是图3所示的比较例的原子层蚀刻。比较例(1)成为比较基准。在比较例(2)中，供给BCl3气体和H2气，在停止H2气的供给的同时施加高频电力而产生等离子体，然后，供给Ar气，施加高频电力而产生等离子体，是图5所示的实施方式的原子层蚀刻。在比较例(3)中，在供给包含BCl3气体的处理气体和H2气的同时施加高频电力而产生等离子体，然后，供给Ar气，施加高频电力而产生等离子体。即，比较例(3)是在图5所示的实施方式的原子层蚀刻的吸附工序S1中，在施加高频电力(RFPower)而产生等离子体期间也供给H2气。在比较例(4)中，供给H2气，在停止H2气的供给的同时供给BCl3气体，施加高频电力而产生等离子体，然后，供给Ar气，施加高频电力而产生等离子体。即，比较例(4)是在图5所示的实施方式的原子层蚀刻的吸附工序S1中，在产生等离子体之前供给H2气而未供给BCl3气体，在产生等离子体时停止H2气的供给，并供给BCl3气体。在比较例(5)中，供给BCl3气体和H2气，在停止H2气的供给的同时施加高频电力而产生等离子体，然后，未进行供给Ar气而产生等离子体的工序。即，比较例(5)未进行图5所示的实施方式的原子层蚀刻的蚀刻工序S2。在比较例(6)中，供给BCl3气体和H2气，然后，供给Ar气，施加高频电力而产生等离子体。即，比较例(6)是在图5所示的实施方式的原子层蚀刻的吸附工序S1中，未施加高频电力，未进行等离子体的产生。
图7B是表示对原子层蚀刻的蚀刻量进行比较的结果的一个例子的图。在图7B的比较例(1)～比较例(6)中，示出了通过图7A所示的比较例(1)～比较例(6)的原子层蚀刻得到的SiO2与Al2O3的蚀刻量。在比较例(1)中，是通过图3所示的比较例的原子层蚀刻得到的蚀刻量，SiO2与Al2O3的蚀刻量之差较小，SiO2与Al2O3的选择比也较小。在比较例(2)中，是通过图5所示的实施方式的原子层蚀刻得到的蚀刻量，SiO2与Al2O3的蚀刻量之差较大，SiO2与Al2O3的选择比也较大。在比较例(3)中，SiO2与Al2O3的蚀刻量为负数，SiO2、Al2O3的膜发生沉积。因而，在吸附工序S1的产生等离子体期间持续H2气的供给时，膜发生沉积。在比较例(4)中，虽然结果不像比较例(1)那样，但SiO2与Al2O3的蚀刻量之差较小，SiO2与Al2O3的选择比也较小，不能说是充分的选择比。在比较例(5)中，虽然Al2O3被蚀刻，但SiO2的蚀刻量为负数，SiO2膜发生沉积。在比较例(6)中，SiO2与Al2O3的蚀刻量成为负数，SiO2、Al2O3的膜发生沉积。
根据图7B的比较例(1)，在产生等离子体之前供给BCl3气体而不供给H2气的情况下，SiO2与Al2O3的选择比小。另外，根据图7B的比较例(4)，在产生等离子体之前供给H2气而不供给BCl3气体的情况下，SiO2与Al2O3的选择比也小。因而，需要在产生等离子体之前供给BCl3气体和H2气。
另外，根据图7B的比较例(5)，在未产生Ar气的等离子体、未进行蚀刻工序S2的情况下，SiO2膜发生沉积。另外，根据图7B的比较例(6)，在吸附工序S1中未产生等离子体的情况下，SiO2、Al2O3的膜发生沉积。由此，需要在吸附工序S1及蚀刻工序S2中分别产生等离子体。
另外，根据图7B的比较例(2)，在供给BCl3气体和H2气、且在停止H2气的供给的同时施加高频电力而产生等离子体的情况下，SiO2与Al2O3的选择比较大。然而，根据图7B的比较例(3)，在吸附工序S1的产生等离子体期间持续H2气的供给的情况下，SiO2、Al2O3的膜发生沉积。因而，停止H2气的供给的时刻优选为在施加高频电力之前，更优选为在即将施加高频电力之前。然而，停止H2气的供给的时刻并不限定于此。在产生等离子体的初始阶段即使供给少许H2气对蚀刻的影响也小。只要停止H2气的供给的时刻在开始施加高频电力的时刻的数秒(例如3秒)前至开始施加高频电力的时刻的数秒(例如1秒)后的期间即可。
如上所述，本实施方式的蚀刻方法具备吸附工序S1和蚀刻工序S2。在吸附工序S1中，将包含BCl3气体的处理气体和H2气供给至配置有作为蚀刻对象的被处理体即晶圆W的处理空间38，在停止H2气的供给的同时对处理空间38施加规定频率的电力，从而在处理空间38产生等离子体，使被处理体吸附基于处理气体的吸附物。在蚀刻工序S2中，在处理空间38产生惰性气体的等离子体而将吸附物活化，从而对晶圆W进行蚀刻。由此，本实施方式的蚀刻方法能够提高异种氧化膜间的蚀刻的选择比。
另外，对于本实施方式的蚀刻方法，在吸附工序S1中，在对处理空间38施加高频电力之前停止H2气的供给。由此，本实施方式的蚀刻方法能够抑制产生等离子体时的膜的沉积，能够在异种氧化膜间得到高的蚀刻的选择比。
另外，对于本实施方式的蚀刻方法，在吸附工序S1中，仅在用于等离子体激发的稳定时间内供给H2气。由此，本实施方式的蚀刻方法能够在适当的时刻供给H2气，能够提高异种氧化膜间的蚀刻的选择比。
另外，对于本实施方式的晶圆W，在硅氧化膜110上形成有到达金属层的通孔111，且在该金属层上形成有自然氧化膜。由此，本实施方式的蚀刻方法可以抑制对形成于硅氧化膜110上的通孔111等的图案造成的损坏，可以去除形成于金属层上的自然氧化膜。
另外，本实施方式的蚀刻装置100具有：处理容器1；作为供给部的喷头3；作为电源部的第1高频电源44及第2高频电源46；和，控制部6。在处理容器1中，作为蚀刻对象的被处理体，晶圆W被配置在载置台2上，在载置台2上形成有处理空间38。喷头3将包含BCl3气体的处理气体、H2气、惰性气体分别供给至处理空间38。第1高频电源44及第2高频电源46对处理空间38施加规定频率的电力。控制部6以实施吸附工序S1和蚀刻工序S2的方式进行控制，在吸附工序S1中，在对晶圆W进行蚀刻时，将包含BCl3气体的处理气体和H2气从喷头3供给至处理空间38，在停止来自喷头3的H2气的供给的同时从第1高频电源44及第2高频电源46对处理空间38施加规定频率的电力，从而在处理空间38产生等离子体，使晶圆W吸附基于处理气体的吸附物；在蚀刻工序S2中，在处理空间38中产生来自喷头3的惰性气体的等离子体而使吸附物活化，从而对晶圆W进行蚀刻。由此，蚀刻装置100能够提高异种氧化膜间的蚀刻的选择比。
以上对实施方式进行了说明，但应该认为这次公开的实施方式在所有方面是示例而并非限制性的解释。实际上，上述的实施方式可以以各种方式来实现。另外，在不脱离权利要求书及其主旨的情况下，可以以各种方式省略、替换、变更上述实施方式。
例如，在实施方式中，以作为蚀刻对象的被处理体为半导体晶圆的情况为例进行了说明，但并不限定于此。被处理体可以是玻璃基板等其它基板。

Claims (10)

1.一种蚀刻方法，其特征在于，包括如下工序：
吸附工序，将包含BCl3气体的处理气体和H2气以未产生等离子体的状态供给至配置有作为蚀刻对象的被处理体的处理空间，在停止H2气的供给的同时，对所述处理空间施加规定频率的电力，从而在处理空间产生等离子体，使所述被处理体吸附基于所述处理气体的吸附物；和，
蚀刻工序，在所述处理空间产生惰性气体的等离子体而将所述吸附物活化，从而对所述被处理体进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其特征在于，所述吸附工序中，在对所述处理空间施加所述规定频率的电力之前停止所述H2气的供给。
3.根据权利要求1或2所述的蚀刻方法，其特征在于，所述吸附工序中，仅在用于等离子体激发的稳定时间内供给所述H2气。
4.根据权利要求1或2所述的蚀刻方法，其特征在于，所述被处理体是在硅氧化膜上形成有到达金属层的通孔、且该金属层上形成有自然氧化膜的半导体晶圆。
5.根据权利要求1或2所述的蚀刻方法，其特征在于，在插入吹扫工序的情况下重复至少1次以上所述吸附工序和所述蚀刻工序。
6.根据权利要求1或2所述的蚀刻方法，其特征在于，在所述吸附工序的稳定时间内供给的H2气相对于BCl3气体的流量比为1：1.5～1：4。
7.根据权利要求1或2所述的蚀刻方法，其特征在于，形成于所述被处理体上的硅氧化膜与形成于金属层上的金属氧化膜的选择比为5以上。
8.根据权利要求1或2所述的蚀刻方法，其特征在于，在所述蚀刻工序中供给的惰性气体为Ar。
9.根据权利要求1或2所述的蚀刻方法，其特征在于，在所述吸附工序和所述蚀刻工序中所施加的电力从上部和/或下部进行施加。
10.一种蚀刻装置，其特征在于，具有：
处理容器，作为蚀刻对象的被处理体被配置于载置台上，在载置台上形成有处理空间；
供给部，将包含BCl3气体的处理气体、H2气、惰性气体分别供给至所述处理空间；
电源部，对所述处理空间施加规定频率的电力；和，
控制部，以实施吸附工序和蚀刻工序的方式进行控制，在吸附工序中，在对所述被处理体进行蚀刻时，将包含BCl3气体的处理气体和H2气以未产生等离子体的状态从所述供给部供给至所述处理空间，在停止来自所述供给部的所述H2气的供给的同时，从所述电源部对所述处理空间施加所述规定频率的电力，从而在所述处理空间产生等离子体，使所述被处理体吸附基于所述处理气体的吸附物；在蚀刻工序中，在所述处理空间中产生来自所述供给部的惰性气体的等离子体而使所述吸附物活化，从而对所述被处理体进行蚀刻。
CN201910309894.5A 2018-05-11 2019-04-17 蚀刻方法及蚀刻装置 Active CN110473782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018092321A JP7133975B2 (ja) 2018-05-11 2018-05-11 エッチング方法およびエッチング装置
JP2018-092321 2018-05-11

Publications (2)

Publication Number Publication Date
CN110473782A CN110473782A (zh) 2019-11-19
CN110473782B true CN110473782B (zh) 2023-07-28

Family

ID=68464888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910309894.5A Active CN110473782B (zh) 2018-05-11 2019-04-17 蚀刻方法及蚀刻装置

Country Status (5)

Country Link
US (1) US10847379B2 (zh)
JP (1) JP7133975B2 (zh)
KR (1) KR102244396B1 (zh)
CN (1) CN110473782B (zh)
TW (1) TWI805754B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11236424B2 (en) * 2019-11-01 2022-02-01 Applied Materials, Inc. Process kit for improving edge film thickness uniformity on a substrate
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431012A (zh) * 2015-04-20 2017-12-01 东京毅力科创株式会社 蚀刻被蚀刻层的方法
JP2017216346A (ja) * 2016-05-31 2017-12-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115511B2 (en) * 2002-11-08 2006-10-03 Epion Corporation GCIB processing of integrated circuit interconnect structures
CN1304631C (zh) * 2004-08-18 2007-03-14 吉林大学 直流辉光等离子体化学气相沉积方法制备碳纳米管的工艺
KR100672684B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 커패시터 및 그의 제조방법
JP5461759B2 (ja) * 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US8435608B1 (en) * 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
CN103219166A (zh) * 2013-04-25 2013-07-24 浙江大学 一种垂直取向石墨烯表面修饰的集流体及其制备方法
JP6163446B2 (ja) 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
CN105448635B (zh) 2014-08-28 2018-01-09 北京北方华创微电子装备有限公司 原子层刻蚀装置及采用其的原子层刻蚀方法
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
US9870899B2 (en) * 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP6667410B2 (ja) * 2016-09-29 2020-03-18 東京エレクトロン株式会社 ハードマスクおよびその製造方法
CN106450154B (zh) * 2016-11-30 2019-03-08 哈尔滨工业大学 一种锂离子电池铝集流体表面原位生长石墨烯的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431012A (zh) * 2015-04-20 2017-12-01 东京毅力科创株式会社 蚀刻被蚀刻层的方法
JP2017216346A (ja) * 2016-05-31 2017-12-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体

Also Published As

Publication number Publication date
US10847379B2 (en) 2020-11-24
TWI805754B (zh) 2023-06-21
JP7133975B2 (ja) 2022-09-09
TW202013494A (zh) 2020-04-01
CN110473782A (zh) 2019-11-19
KR20190129730A (ko) 2019-11-20
JP2019197856A (ja) 2019-11-14
KR102244396B1 (ko) 2021-04-23
US20190348299A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
US9340879B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium
US9508546B2 (en) Method of manufacturing semiconductor device
US20160319424A1 (en) Substrate processing apparatus
KR100656214B1 (ko) 플라즈마 처리 방법
CN110473782B (zh) 蚀刻方法及蚀刻装置
US20230227973A1 (en) Ruthenium film forming method and substrate processing system
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US10541170B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP7285152B2 (ja) プラズマ処理装置
WO2020080156A1 (ja) シリコン窒化膜の成膜方法、および成膜装置
JP7482657B2 (ja) クリーニング方法及び半導体装置の製造方法
WO2022224863A1 (ja) 成膜方法及び成膜装置
JP7270863B1 (ja) プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
KR101435866B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US20230386787A1 (en) Substrate processing method and substrate processing apparatus
JP4274168B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20200115227A1 (en) Method of manufacturing semiconductor device
JP2021147634A (ja) 成膜装置及び基板処理方法
JP2004095699A (ja) 基板処理装置及び基板処理装置のクリーニング方法
KR20230156092A (ko) 기판 처리 방법 및 기판 처리 장치
KR20210075158A (ko) 성막 장치 및 성막 방법
JP2010118489A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant