CN110400546B - 显示装置及其驱动方法 - Google Patents

Abstract

一种显示装置及其驱动方法，采用经由构成移位寄存器的单位电路内的缓冲晶体管将直流电压VDC作为激活的扫描信号施加到栅极总线的方式的栅极驱动器，在显示装置中设置有生成该直流电压VDC的直流电压生成电路。直流电压生成电路在各帧期间使直流电压VDC的电压电平变化。例如，在直流电压输入端子设置于垂直扫描结束侧的情况下，直流电压生成电路在各帧期间使直流电压VDC的电压电平逐渐降低。

Description

显示装置及其驱动方法

技术领域

以下的公开涉及具备经由移位寄存器内的晶体管将直流电压作为激活的扫描信号提供到栅极总线(扫描信号线)的方式的单片栅极驱动器的显示装置及其驱动方法。

背景技术

以往以来，已知具备包含多条源极总线(视频信号线)和多条栅极总线的显示部的有源矩阵型液晶显示装置。对于这种液晶显示装置，以往，用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)多是作为IC(Integrated Circuit：集成电路)芯片搭载在构成液晶面板的基板的周边部。然而，近年来，为了谋求窄边框化，在作为构成液晶面板的2个玻璃基板中的一个基板的阵列基板上直接形成栅极驱动器的情况逐渐增多。这种栅极驱动器被称为“单片栅极驱动器”。

在有源矩阵型液晶显示装置的显示部，形成有与上述多条源极总线和上述多条栅极总线的交叉点分别对应地设置的多个像素形成部。多个像素形成部配置为矩阵状而构成了像素阵列。各像素形成部包含栅极端子连接到经过对应的交叉点的栅极总线并且源极端子连接到经过该交叉点的源极总线的作为开关元件的薄膜晶体管、用于保持像素电压值的像素电容等。

表示像素电压值的视频信号由源极总线传送。然而，各源极总线不能一次性(同时)传送表示多行的像素电压值的视频信号。所以，要逐行依次进行视频信号向配置为矩阵状的上述的像素形成部内的像素电容的写入(充电)。因此，栅极驱动器包括包含多个级的移位寄存器，以使得上述多条栅极总线按每规定期间依次被选择。并且，通过从移位寄存器的各级依次输出激活的扫描信号，如上所述，逐行依次进行视频信号向像素电容的写入。此外，在本说明书中，将构成移位寄存器的各级的电路称为“单位电路”。另外，将单位电路内的晶体管(典型地为TFT)中的、用于根据栅极端子的电位来控制激活的扫描信号向栅极总线的输出的晶体管称为“缓冲晶体管”。

在单片栅极驱动器中，一般地，经由构成移位寄存器的单位电路内的缓冲晶体管将时钟信号的高电平电压作为激活的扫描信号施加到栅极总线。然而，随着面板的大型化、高清晰化的推进，移位寄存器的动作所引起的功耗在增大。因此，从低功耗化的观点出发，提出了经由构成移位寄存器的单位电路内的缓冲晶体管将直流电压作为激活的扫描信号施加到栅极总线的方式(以下，为了方便称为“DC方式”。)。采用这种DC方式的液晶显示装置例如记载于国际公开2010/146738号小册子、日本特开2010-86640号公报、国际公开2010/150574号小册子。

然而，近年来，特别是在高清晰大型面板中，与以往相比较，栅极总线的负荷显著变大，并且1个水平扫描期间的长度显著变短。因此，经由缓冲晶体管并通过直流电压进行栅极总线的充电时的充电电流变大。另外，该直流电压是从面板上的输入端子(以下，称为“直流电压输入端子”。)经由规定的配线供应到移位寄存器的各级(各单位电路)，面板越大则配线电阻也越大。根据以上，特别是在大型面板中，如图34所示，由于配线电阻的大小而关于直流电压VDC产生大的电压下降，作为激活的扫描信号实际上施加到栅极总线的电压(以下，称为“扫描电压”。)在越远离直流电压输入端子99的位置的栅极总线变得越小。此外，在图34中，对栅极驱动器标注附图标记90，对栅极驱动器内的移位寄存器的第1～n级单位电路标注附图标记9(1)～9(n)，对缓冲晶体管标注附图标记Tb，对第1～n行栅极总线标注附图标记GL(1)～GL(n)，用附图标记VS(1)～VS(n)表示出分别施加到第1～n行栅极总线的扫描电压。

如以上所示，当在高清晰大型面板中采用了DC方式的情况下，位于靠近直流电压输入端子的位置的栅极总线与位于远离直流电压输入端子的位置的栅极总线在扫描电压的大小上是不同的。更详细地说，按每条栅极总线而扫描电压的大小不同。因此，像素形成部中的充电率会按每1行而不同，引起显示不均。此外，在上述的任意现有技术文献中均没有记载直流电压用的配线部的配线电阻所引起的扫描电压的降低、基于其的显示不均。

发明内容

因此，以下的公开的目的在于实现具备能抑制显示不均的发生的低功耗的栅极驱动器的显示装置。

一些实施方式的显示装置具备：

显示面板，其包含：多条扫描信号线，各自连接到多个像素形成部；以及扫描信号线驱动电路，其通过在各帧期间使上述多条扫描信号线依次成为选择状态而进行垂直扫描；以及

直流电压生成电路，其生成用于使扫描信号线成为选择状态的直流电压，

上述显示面板具有接收由上述直流电压生成电路生成的直流电压的直流电压输入端子，

上述扫描信号线驱动电路包含移位寄存器，上述移位寄存器构成为基于多个时钟信号进行移位动作，包括以与上述多条扫描信号线分别对应的方式设置的多个单位电路，

各单位电路包含：

第1输出节点，其将扫描信号输出到对应的扫描信号线；

第2输出节点，其输出对其它单位电路的动作进行控制的控制信号；

第1节点，其构成为基于从其它单位电路的第2输出节点输出的控制信号从截止电平变化为导通电平；

第1输出控制晶体管，其具有：连接到上述第1节点的控制端子；连接到上述直流电压输入端子的第1导通端子；以及连接到上述第1输出节点的第2导通端子；以及

第2输出控制晶体管，其具有：连接到上述第1节点的控制端子；被提供对应的时钟信号的第1导通端子；以及连接到上述第2输出节点的第2导通端子，

上述直流电压生成电路在各帧期间使上述直流电压的电压电平变化。

根据这种构成，各单位电路内的第1输出控制晶体管作为缓冲晶体管发挥功能，直流电压被提供到第1输出控制晶体管的第1导通端子。因此，不会产生由使移位寄存器动作的时钟信号的时钟动作所引起的向第1输出控制晶体管的控制端子-第1导通端子间的电容的充放电。因此，与以往相比较，功耗大幅降低。另外，在各帧期间，直流电压输入端子上的直流电压的电压电平发生变化。因此，能减小扫描信号线间的扫描电压(使扫描信号线成为选择状态时施加到该扫描信号线的电压)的大小的差别。因此，显示不均的发生被抑制。根据以上，具备能抑制显示不均的发生的低功耗的扫描信号线驱动电路的显示装置得以实现。

本发明的这些及其它目的、特征、方式以及效果参照附图从本发明的下述详细的说明将会更清楚。

附图说明

图1是用于说明第1实施方式中的直流电压的电压电平的变化的图。

图2是示出全部的实施方式中的液晶显示装置的功能构成的框图。

图3是示出全部的实施方式中的1个像素形成部的构成的电路图。

图4是用于说明全部的实施方式中的栅极驱动器的概略构成的框图。

图5是用于说明上述第1实施方式中的直流电压输入端子的位置与垂直扫描方向的关系的图。

图6是示出上述第1实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图7是示出上述第1实施方式中的单位电路的构成的电路图。

图8是用于说明上述第1实施方式中的单位电路的动作的时序图。

图9是用于说明上述第1实施方式中的栅极总线的驱动方法的时序图。

图10是示出现有的单位电路的构成的电路图。

图11是用于说明现有例的时序图。

图12是用于说明上述第1实施方式的第1变形例中的直流电压的电压电平的变化的时序图。

图13是用于说明上述第1实施方式的第2变形例中的直流电压输入端子的位置与垂直扫描方向的关系的图。

图14是用于说明上述第1实施方式的第2变形例中的直流电压的电压电平的变化的时序图。

图15是用于说明上述第1实施方式的第2变形例中的直流电压的电压电平的变化的时序图。

图16是用于说明上述第1实施方式的第3变形例中的直流电压输入端子的位置与垂直扫描方向的关系的图。

图17是用于说明上述第1实施方式的第3变形例中的直流电压的电压电平的变化的时序图。

图18是用于说明上述第1实施方式的第3变形例中的直流电压的电压电平的变化的时序图。

图19是示出上述第1实施方式的第4变形例中的单位电路的构成的电路图。

图20是示出第2实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图21是示出上述第2实施方式中的单位电路的构成的电路图。

图22是用于说明上述第2实施方式中的单位电路的动作的时序图。

图23是示出上述第2实施方式的变形例中的单位电路的构成的电路图。

图24是示出第3实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图25是示出上述第3实施方式中的单位电路的构成的电路图。

图26是用于说明上述第3实施方式中的单位电路的动作的时序图。

图27是用于说明上述第3实施方式中的直流电压的电压电平的变化的时序图。

图28是用于说明上述第3实施方式的第1变形例中的直流电压的电压电平的变化的时序图。

图29是示出上述第3实施方式的第2变形例中的单位电路的构成的电路图。

图30是示出第4实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图31是示出上述第4实施方式中的单位电路的构成的电路图。

图32是用于说明上述第4实施方式中的单位电路的动作的时序图。

图33是示出上述第4实施方式的变形例中的单位电路的构成的电路图。

图34是用于说明在采用DC方式的现有的单片栅极驱动器中产生直流电压的电压下降的图。

具体实施方式

以下，说明实施方式。在各实施方式中，举出采用n沟道型的薄膜晶体管的例子进行说明。在这方面，对于n沟道型晶体管而言，是将漏极和源极中的电位更高的一方称为漏极，但在本说明书的说明中，将一方定义为漏极，将另一方定义为源极，因此有时源极电位比漏极电位高。此外，在第2实施方式以后，主要说明与第1实施方式的不同之处，对于与第1实施方式的相同之处适当省略说明。

＜0.显示装置的功能构成等＞

首先，说明全部的实施方式共同的事项。图2是示出全部的实施方式中的液晶显示装置的功能构成的框图。此外，图2是示出功能构成的图，因此构成要素间的位置关系等与实际是不同的。如图2所示，该液晶显示装置具备显示控制电路100、栅极驱动器200、源极驱动器300、直流电压生成电路400以及显示部500。栅极驱动器200和显示部500形成在相同玻璃基板上。即，栅极驱动器200是单片栅极驱动器。

关于图2，在显示部500配设有多条源极总线(视频信号线)SL和多条栅极总线(扫描信号线)GL。在显示部500内，在源极总线SL与栅极总线GL的交叉点，设置有形成像素的像素形成部。图3是示出1个像素形成部5的构成的电路图。在像素形成部5包含：作为开关元件的像素TFT(薄膜晶体管)50，其栅极端子连接到经过对应的交叉点的栅极总线GL并且源极端子连接到经过该交叉点的源极总线SL；像素电极51，其连接到像素TFT50的漏极端子；共用地设置于形成在显示部500内的多个像素形成部5的共用电极54和辅助电容电极55；液晶电容52，其由像素电极51和共用电极54形成；以及辅助电容53，其由像素电极51和辅助电容电极55形成。由液晶电容52和辅助电容53构成了像素电容56。此外，像素形成部5的构成不限于图3所示的构成，例如，也能采用未设置有辅助电容53和辅助电容电极55的构成。

使用半导体层采用了氧化物半导体的薄膜晶体管(氧化物TFT)作为像素TFT50。例如，能采用具有包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)的氧化物半导体层的薄膜晶体管作为氧化物TFT。关于这些方面，栅极驱动器200内的薄膜晶体管也是同样的。通过使用氧化物TFT，例如能降低截止漏电流。此外，在使用半导体层采用了非晶硅的薄膜晶体管(a-Si TFT)、半导体层采用了微晶硅的薄膜晶体管、半导体层采用了低温多晶硅的薄膜晶体管(LTPS-TFT)等作为像素TFT50、栅极驱动器200内的薄膜晶体管的情况下，也能应用本发明。

以下，说明图2所示的构成要素的动作。显示控制电路100接收从外部发送的图像信号DAT和水平同步信号、垂直同步信号等定时信号群TG，输出数字视频信号DV、用于控制栅极驱动器200的动作的栅极控制信号GCTL以及用于控制源极驱动器300的动作的源极控制信号SCTL。栅极控制信号GCTL包含栅极起始脉冲信号、栅极时钟信号等。源极控制信号SCTL包含源极起始脉冲信号、源极时钟信号以及锁存选通信号。

直流电压生成电路400基于从显示控制电路100发送的栅极控制信号GCTL，从由规定的电源电路(未图示)供应的直流电源电压Vdd生成用于供应到栅极驱动器200的直流电压VDC。此时，直流电压生成电路400在各帧期间使直流电压VDC的电压电平变化。后面对其进行详细说明。此外，由直流电压生成电路400生成的直流电压VDC是具有使栅极总线GL成为选择状态的电压电平的电压。

栅极驱动器200基于从显示控制电路100发送的栅极控制信号GCTL和从直流电压生成电路400供应的直流电压VDC，以1个垂直扫描期间为周期反复向各栅极总线GL施加激活的扫描信号。即，栅极驱动器200通过在各帧期间依次使上述多条栅极总线GL成为选择状态而进行垂直扫描。

此外，例如，如图4所示，栅极驱动器200包括：栅极驱动器200L，其包含配置在显示部500的一端侧的移位寄存器210L；以及栅极驱动器200R，其包含配置在显示部500的另一端侧的移位寄存器210R。移位寄存器210L包括以与上述多条(在此为“n条”)栅极总线GL(1)～GL(n)分别对应的方式设置的n个单位电路2L(1)～2L(n)。同样地，移位寄存器210R包括以与n条栅极总线GL(1)～GL(n)分别对应的方式设置的n个单位电路2R(1)～2R(n)。移位寄存器210L、210R构成为基于多个时钟信号(栅极时钟信号)进行移位动作。各栅极总线GL(1)～GL(n)由移位寄存器210L和移位寄存器210R双方来驱动。

源极驱动器300基于从显示控制电路100发送的数字视频信号DV和源极控制信号SCTL，向源极总线SL施加驱动用视频信号。此时，在源极驱动器300中，在产生源极时钟信号的脉冲的定时，依次保持表示应施加到各源极总线SL的电压的数字视频信号DV。然后，在产生锁存选通信号的脉冲的定时，上述保持的数字视频信号DV被转换为模拟电压。该转换后的模拟电压被作为驱动用视频信号一齐施加到全部的源极总线SL。

如以上这样，扫描信号被施加到栅极总线GL，驱动用视频信号被施加到源极总线SL，从而将与从外部发送的图像信号DAT相应的图像显示于显示部500。

此外，图2所示的构成要素中的栅极驱动器200的构成按每个实施方式而不同。因此，以下按每个实施方式说明栅极驱动器200的详细的构成、动作等。

＜1.第1实施方式＞

＜1.1直流电压输入端子的位置与垂直扫描方向的关系＞

参照图5说明直流电压输入端子64的位置与垂直扫描方向的关系。构成液晶显示装置的液晶面板60包括2个玻璃基板。其中一个玻璃基板被称为阵列基板，另一个玻璃基板被称为相对基板。阵列基板和相对基板例如由密封材料贴合。阵列基板的面积大于相对基板的面积。因此，在阵列基板上的区域，存在作为与相对基板不相对的区域的边框区域62。此外，在本说明书中，将阵列基板与相对基板完全相对的区域(在图5中标注有附图标记61的区域)称为“有源区域”。

在本实施方式中，如图5所示，在有源区域61的下方设置有边框区域62。显示部500和栅极驱动器200L、200R设置在有源区域61。在这种构成中，在各帧期间，栅极总线GL从图5中的上方向下方1条1条地依次成为选择状态。即，垂直扫描方向是由图5中标注有附图标记71的箭头示出的方向。此外，以下将在各帧期间最先成为选择状态的栅极总线GL所在的一侧称为“垂直扫描开始侧”，将在各帧期间最后成为选择状态的栅极总线GL所在的一侧称为“垂直扫描结束侧”。如图5所示，栅极控制信号GCTL和直流电压VDC从边框区域62侧输入到栅极驱动器200L、200R。即，在本实施方式中，接收由直流电压生成电路400生成的直流电压VDC的直流电压输入端子64设置在液晶面板60上的垂直扫描结束侧，直流电压VDC不是从垂直扫描开始侧而是从垂直扫描结束侧输入到栅极驱动器200L、200R。此外，栅极控制信号GCTL包括多个信号，因此栅极控制信号GCTL用的输入端子实际上在图5的左右各存在有多个，但是为了方便，在图5中左右仅各图示出1个栅极控制信号GCTL用的输入端子。

然而，对于由单片栅极驱动器生成的各种信号(后述的置位信号、复位信号等)而言，其波形有随着在各帧期间内垂直扫描的进展而钝化的趋势。因此，优选栅极控制信号GCTL和直流电压VDC向栅极驱动器200L、200R的输入如本实施方式那样从垂直扫描结束侧进行。

＜1.2栅极驱动器的构成＞

＜1.2.1移位寄存器的构成＞

图6是示出栅极驱动器200L内的移位寄存器210L的构成的框图。移位寄存器210L如上所述包括n个单位电路2L(1)～2L(n)，但是图6中仅示出与第1～8行的栅极总线GL(1)～GL(8)对应的单位电路2L(1)～2L(8)。此外，从图4可知，移位寄存器210L和移位寄存器210R的构成是相同的，因此以下仅对移位寄存器210L的构成进行说明，而省略对移位寄存器210R的构成的说明。另外，以下，在提及移位寄存器210L内的不特定的单位电路时对单位电路标注附图标记2L，在提及移位寄存器210L和移位寄存器210R内的不特定的单位电路时对单位电路标注附图标记2。

此外，在本实施方式中，作为用于控制栅极驱动器200的动作的低电平的直流电源电压，准备了：第1栅极低电压Vgl1，其具有以往以来为了使像素TFT50成为截止状态(使栅极总线GL成为非选择状态)而使用的电压电平；以及第2栅极低电压Vgl2，其具有比第1栅极低电压Vgl1的电压电平低的电压电平。后面详细地进行描述，但是像这样准备2种栅极低电压的理由是为了实现栅极输出(从栅极驱动器200输出的扫描信号的电压)的迅速下降。此外，以下，将第1栅极低电压Vgl1的电压电平称为“第1低电平”，将第2栅极低电压Vgl2的电压电平称为“第2低电平”。另外，在附图(图8等)中，用附图标记Vgl1表示与第1栅极低电压的电压电平相同的电压电平，用附图标记Vgl2表示与第2栅极低电压的电压电平相同的电压电平，用附图标记Vgh表示与后述的栅极高电压的电压电平相同的电压电平。

如图6所示，栅极时钟信号CK1～CK8、栅极起始脉冲信号GSP1～GSP4以及清除信号CLR1～CLR4(但是，清除信号CLR1～CLR3在图6中未图示)被作为栅极控制信号GCTL提供给移位寄存器210L。另外，第1栅极低电压Vgl1、第2栅极低电压Vgl2以及上述的由直流电压生成电路400生成的直流电压VDC也提供给移位寄存器210L。栅极时钟信号CK1～CK8是8相的时钟信号。对这8相的时钟信号中的输入到各单位电路2L的时钟信号(以下，称为“输入时钟信号”。)标注了附图标记CKin。

向移位寄存器210L的各级(各单位电路2L)输入端子提供的信号如下所示。作为输入时钟信号CKin，向第1级单位电路2L(1)提供栅极时钟信号CK1，向第2级单位电路2L(2)提供栅极时钟信号CK2，向第3级单位电路2L(3)提供栅极时钟信号CK3，向第4级单位电路2L(4)提供栅极时钟信号CK4，向第5级单位电路2L(5)提供栅极时钟信号CK5，向第6级单位电路2L(6)提供栅极时钟信号CK6，向第7级单位电路2L(7)提供栅极时钟信号CK7，向第8级单位电路2L(8)提供栅极时钟信号CK8。这种构成在移位寄存器210L的所有级中每8级地进行反复。

向第1级单位电路2L(1)提供栅极起始脉冲信号GSP1作为置位信号S，向第2级单位电路2L(2)提供栅极起始脉冲信号GSP2作为置位信号S，向第3级单位电路2L(3)提供栅极起始脉冲信号GSP3作为置位信号S，向第4级单位电路2L(4)提供栅极起始脉冲信号GSP4作为置位信号S。将k设为5以上且n以下的整数，向第k级单位电路2L(k)提供从第(k-4)级单位电路2L(k-4)输出的输出信号Q(k-4)作为置位信号S。

将k设为1以上且(n-4)以下的整数，向第k级单位电路2L(k)提供从第(k+4)级单位电路2L(k+4)输出的输出信号Q(k+4)作为复位信号R。向第(n-3)级单位电路2L(n-3)提供清除信号CLR1作为复位信号R，向第(n-2)级单位电路2L(n-2)提供清除信号CLR2作为复位信号R，向第(n-1)级单位电路2L(n-1)提供清除信号CLR3作为复位信号R，向第n级单位电路2L(n)提供清除信号CLR4作为复位信号R。

第1栅极低电压Vgl1、第2栅极低电压Vgl2以及直流电压VDC被共同提供到全部的单位电路2L(1)～2L(n)。另外，清除信号CLR4被作为清除信号CLR共同提供到全部的单位电路2L(1)～2L(n)。

输出信号Q、G从移位寄存器210L的各单位电路2L输出。将k设为1以上且n以下的整数，从第k级单位电路2L(k)输出的输出信号G被作为扫描信号G(k)提供到栅极总线GL(k)。将k设为1以上且4以下的整数，从第k级单位电路2L(k)输出的输出信号Q被作为置位信号提供到第(k+4)级单位电路2L(k+4)。将k设为5以上且(n-4)以下的整数，从第k级单位电路2L(k)输出的输出信号Q被作为复位信号提供到第(k-4)级单位电路2L(k-4)，并且被作为置位信号提供到第(k+4)级单位电路2L(k+4)。将k设为(n-3)以上且n以下的整数，从第k级单位电路2L(k)输出的输出信号Q被作为复位信号提供到第(k-4)级单位电路2L(k-4)。

此外，在此举出使用4个栅极起始脉冲信号GSP1～GSP4和4个清除信号CLR1～CLR4的例子进行了说明，但是也可以在垂直扫描开始侧设置作为虚拟(dummy)级发挥功能的单位电路而减少栅极起始脉冲信号的数量，另外，也可以在垂直扫描结束侧设置作为虚拟级发挥功能的单位电路而减少清除信号的数量。

＜1.2.2单位电路的构成＞

图7是示出本实施方式的单位电路2的构成的电路图。此外，图7所示的单位电路2连接到第K行栅极总线GL(K)。如图7所示，该单位电路2具备15个薄膜晶体管T1～T15和1个电容器(电容元件)CAP。另外，该单位电路2除了具有第1栅极低电压Vgl1用的输入端子和第2栅极低电压Vgl2用的输入端子以外，还具有5个输入端子21～25和2个输出端子28、29。在此，对接收直流电压VDC的输入端子标注附图标记21，对接收输入时钟信号CKin的输入端子标注附图标记22，对接收置位信号S的输入端子标注附图标记23，对接收复位信号R的输入端子标注附图标记24，对接收清除信号CLR的输入端子标注附图标记25。另外，对将输出信号G输出的输出端子标注附图标记28，对将输出信号Q输出的输出端子标注附图标记29。

接下来，说明单位电路2内的构成要素间的连接关系。薄膜晶体管T1的栅极端子、薄膜晶体管T2的栅极端子、薄膜晶体管T3的源极端子、薄膜晶体管T6的栅极端子、薄膜晶体管T7的漏极端子、薄膜晶体管T8的漏极端子、薄膜晶体管T9的漏极端子以及电容器CAP的一端经由第1节点NA相互连接。薄膜晶体管T4的源极端子、薄膜晶体管T5的漏极端子、薄膜晶体管T6的漏极端子、薄膜晶体管T7的栅极端子、薄膜晶体管T10的栅极端子以及薄膜晶体管T13的栅极端子经由第2节点NB相互连接。

对于薄膜晶体管T1，其栅极端子连接到第1节点NA，漏极端子连接到输入端子21，源极端子连接到输出端子28。对于薄膜晶体管T2，其栅极端子连接到第1节点NA，漏极端子连接到输入端子22，源极端子连接到输出端子29。对于薄膜晶体管T3，其栅极端子和漏极端子连接到输入端子23(即，连接成二极管)，源极端子连接到第1节点NA。对于薄膜晶体管T4，其栅极端子和漏极端子连接到输入端子22(即，连接成二极管)，源极端子连接到第2节点NB。对于薄膜晶体管T5，其栅极端子连接到输入端子25，漏极端子连接到第2节点NB，源极端子连接到第2栅极低电压Vgl2用的输入端子。

对于薄膜晶体管T6，其栅极端子连接到第1节点NA，漏极端子连接到第2节点NB，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T7，其栅极端子连接到第2节点NB，漏极端子连接到第1节点NA，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T8，其栅极端子连接到输入端子24，漏极端子连接到第1节点NA，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T9，其栅极端子连接到输入端子25，漏极端子连接到第1节点NA，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T10，其栅极端子连接到第2节点NB，漏极端子连接到输出端子28，源极端子连接到第1栅极低电压Vgl1用的输入端子。

对于薄膜晶体管T11，其栅极端子连接到输入端子24，漏极端子连接到输出端子28，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T12，其栅极端子连接到输入端子25，漏极端子连接到输出端子28，源极端子连接到第1栅极低电压Vgl1用的输入端子。对于薄膜晶体管T13，其栅极端子连接到第2节点NB，漏极端子连接到输出端子29，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T14，其栅极端子连接到输入端子24，漏极端子连接到输出端子29，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于薄膜晶体管T15，其栅极端子连接到输入端子25，漏极端子连接到输出端子29，源极端子连接到第2栅极低电压Vgl2用的输入端子。对于电容器CAP，其一端连接到第1节点NA，另一端连接到输出端子29。

接下来，说明各构成要素的功能。薄膜晶体管T1在第1节点NA的电位为高电平时，将直流电压VDC提供到输出端子28。薄膜晶体管T2在第1节点NA的电位为高电平时，将输入时钟信号CLKin的电位提供到输出端子29。薄膜晶体管T3在置位信号S为高电平时，使第1节点NA的电位向高电平变化。薄膜晶体管T4在输入时钟信号CLKin为高电平时，使第2节点NB的电位向高电平变化。薄膜晶体管T5在清除信号CLR为高电平时，使第2节点NB的电位向第2低电平变化。薄膜晶体管T6在第1节点NA的电位为高电平时，使第2节点NB的电位向第2低电平变化。薄膜晶体管T7在第2节点NB的电位为高电平时，使第1节点NA的电位向第2低电平变化。薄膜晶体管T8在复位信号R为高电平时，使第1节点NA的电位向第2低电平变化。薄膜晶体管T9在清除信号CLR为高电平时，使第1节点NA的电位向第2低电平变化。薄膜晶体管T10在第2节点NB的电位为高电平时，使输出端子28的电位(输出信号G的电位)向第1低电平变化。薄膜晶体管T11在复位信号R为高电平时，使输出端子28的电位向第2低电平变化。薄膜晶体管T12在清除信号CLR为高电平时，使输出端子28的电位向第1低电平变化。薄膜晶体管T13在第2节点NB的电位为高电平时，使输出端子29的电位(输出信号Q的电位)向第2低电平变化。薄膜晶体管T14在复位信号R为高电平时，使输出端子29的电位向第2低电平变化。薄膜晶体管T15在清除信号CLR为高电平时，使输出端子29的电位向第2低电平变化。电容器CAP作为用于使第1节点NA的电位上升的升压电容发挥功能。

此外，由薄膜晶体管T1实现第1输出控制晶体管，由薄膜晶体管T2实现第2输出控制晶体管，由薄膜晶体管T6实现第2节点关断晶体管(node turn-off transistor)，由薄膜晶体管T10实现第一第1输出节点关断晶体管，由薄膜晶体管T11实现第二第1输出节点关断晶体管，由输出端子28实现第1输出节点，由输出端子29实现第2输出节点。

＜1.3驱动方法＞

参照图8说明本实施方式的单位电路2的动作。在此，着眼于栅极时钟信号CK1被作为输入时钟信号CKin输入到的单位电路2，并忽略波形的延迟。此外，关于图8，从时点t01到时点t02的期间、从时点t02到时点t03的期间以及从时点t03到时点t04的期间均是4个水平扫描期间。即，与栅极时钟信号CK1～CK8的脉冲宽度相当的期间比1个水平扫描期间长。

在该液晶显示装置的整个动作期间，栅极时钟信号CK1～CK8分别交替地重复高电平和低电平。栅极时钟信号CK1～CK8的高电平电压是具有使栅极总线GL成为选择状态的电压电平的电压(以下称为“栅极高电压”。)Vgh。栅极时钟信号CK1～CK8的低电平电压在本实施方式中是第2栅极低电压Vgl2。

在时点t01以前的期间，置位信号S为第2低电平，第1节点NA的电位为第2低电平，第2节点NB的电位为高电平，输出信号Q为第2低电平，输出信号G为第1低电平，复位信号R为第2低电平，清除信号CLR为第2低电平。此外，在单位电路2内的薄膜晶体管中存在寄生电容。因此，在时点t01以前的期间，由于输入时钟信号CKin的时钟动作和薄膜晶体管T1、T2的寄生电容的存在，第1节点NA的电位可能会产生变动。由此，输出信号G的电位可能上升。然而，在第2节点NB的电位维持为高电平的期间，薄膜晶体管T7被维持为导通状态。因此，在时点t01以前的期间，薄膜晶体管T7维持为导通状态，第1节点NA的电位可靠地维持为第2低电平。通过以上，即使由输入时钟信号CKin的时钟动作所引起的噪声混入到第1节点NA，输出信号G的电位也不会上升。由此，能防止由栅极时钟信号CK1～CK8的时钟动作所引起的显示不良等问题的发生。

当变为时点t01时，置位信号S从第2低电平变化为高电平。薄膜晶体管T3如图7所示是连接成二极管的，因此通过该置位信号S的脉冲而薄膜晶体管T3成为导通状态，第1节点NA的电位上升。由此，薄膜晶体管T1、T2以及T6成为导通状态。由于薄膜晶体管T1成为导通状态，输出信号G的电位上升。但是，其上升到与比直流电压VDC的电压电平低了薄膜晶体管T1的阈值电压的量的电压电平相当的电位。另外，由于薄膜晶体管T6成为导通状态，第2节点NB的电位成为第2低电平。此外，在从时点t01到时点t02的期间，输入时钟信号CKin(栅极时钟信号CK1)为第2低电平，因此即使薄膜晶体管T2成为导通状态，输出信号Q也维持为第2低电平。另外，在从时点t01到时点t02的期间，复位信号R和清除信号CLR维持为第2低电平，第2节点NB的电位也维持为第2低电平。因此，在该期间中，不会由于设置有薄膜晶体管T7、T8以及T9而致使第1节点NA的电位降低。

当变为时点t02时，输入时钟信号CKin从第2低电平变化为高电平。此时，薄膜晶体管T2为导通状态，因此随着输入端子22的电位的上升，输出端子29的电位上升。在此，如图7所示，在第1节点NA-输出端子29间设置有电容器CAP，因此随着输出端子29的电位上升，第1节点NA的电位也上升(第1节点NA成为升压状态)。其结果是，向薄膜晶体管T1、T2的栅极端子施加大的电压，输出信号G的电位上升到与直流电压VDC的电压电平相当的电位，并且输出信号Q的电位上升到与输入时钟信号CKin的高电平电压的电压电平相当的电位。即，输出信号G的电位成为与直流电压VDC的电压电平相当的电位，并且输出信号Q的电位成为与栅极高电压Vgh的电压电平相当的电位。此外，在从时点t02到时点t03的期间，复位信号R和清除信号CLR维持为第2低电平，第2节点NB的电位也维持为第2低电平。因此，在该期间中，不会由于设置有薄膜晶体管T7、T8以及T9而致使第1节点NA的电位降低，不会由于设置有薄膜晶体管T10、T11以及T12而致使输出信号G的电位降低，不会由于设置有薄膜晶体管T13、T14以及T15而致使输出信号Q的电位降低。

当变为时点t03时，复位信号R从第2低电平变化为高电平。由此，薄膜晶体管T8、T11以及T14成为导通状态。由于薄膜晶体管T8成为导通状态，第1节点NA的电位成为第2低电平，由于薄膜晶体管T11成为导通状态，输出信号G成为第2低电平，由于薄膜晶体管T14成为导通状态，输出信号Q成为第2低电平。

当变为时点t04时，输入时钟信号CKin从第2低电平变化为高电平。薄膜晶体管T4如图7所示是连接成二极管的，因此，由于输入时钟信号CKin从第2低电平变化为高电平，第2节点NB的电位成为高电平。由此，薄膜晶体管T7、T10以及T13成为导通状态。由于薄膜晶体管T7成为导通状态，在时点t04以后的期间，即使由输入时钟信号CKin的时钟动作所引起的噪声混入到第1节点NA，第1节点NA的电位也被拉向第2低电平。另外，由于薄膜晶体管T10成为导通状态，输出信号G从第2低电平向第1低电平变化。另外，由于薄膜晶体管T13成为导通状态，在时点t04以后的期间，即使由输入时钟信号CKin的时钟动作所引起的噪声混入到输出端子29，输出信号Q也被拉向第2低电平。并且，在时点t04以后的期间，进行与时点t01以前的期间同样的动作。

通过在各帧期间由各单位电路2进行以上的动作，从而对设置于该液晶显示装置的栅极总线GL(1)～GL(n)施加的扫描信号G(1)～G(n)如图9所示依次成为激活(高电平)。由此，逐行依次进行向像素电容56(参照图3)的写入，基于从外部发送的图像信号DAT在显示部500显示图像。

此外，在对全部的栅极总线GL施加激活的扫描信号后，清除信号CLR4成为高电平(参照图9)。由此，在各单位电路2中，薄膜晶体管T9、T12以及T15成为导通状态。其结果是，第1节点NA的电位、输出端子28的电位以及输出端子29的电位被拉向第2低电平。即，全部的单位电路2的状态被复位。这样将全部的单位电路2的状态复位的理由是因为，如果薄膜晶体管中的截止漏电流小，则会在各单位电路2的内部节点(第1节点NA、第2节点NB等)积蓄有残留电荷的状态下进行帧的切换，该残留电荷会对后续的帧的显示造成影响。特别是，在采用氧化物TFT的情况下，像这样将全部的单位电路2的状态复位是重要的。另外，优选也在该液晶显示装置的电源切断时使清除信号CLR4成为高电平而将全部的单位电路2的状态复位。

另外，在本实施方式中，在栅极输出的下降时，如图8所示，输出信号G的电位在从直流电压VDC的电压电平暂时降低到第2栅极低电压Vgl2的电压电平后向第1栅极低电压Vgl的电压电平变化。通过这样将输出信号G的电位暂时拉到更低的电位，输出信号G的电位的变化速度比现有大。由此，实现了栅极输出的迅速下降。

在此，说明本实施方式的直流电压VDC的电压电平。如上所述，在本实施方式中，直流电压输入端子64设置在液晶面板60上的垂直扫描结束侧(参照图5)。所以，随着向垂直扫描开始侧接近而直流电压VDC的电压下降变大。因此，直流电压生成电路400基于栅极控制信号GCTL，如图1所示在各帧期间使直流电压VDC的电压电平逐渐降低。此外，从图1可知，直流电压VDC的电压电平的频率与帧频率相等。如图1所示，直流电压输入端子64上的直流电压VDC的电压电平在驱动第1行栅极总线GL(1)时最高，在驱动第n行栅极总线GL(n)时最低。由于直流电压VDC的电压电平这样变化，因此n条栅极总线GL间的扫描电压(作为激活的扫描信号实际上施加到栅极总线GL的电压)的大小的差别比现有小。由此，由直流电压VDC的电压下降所引起的显示不均的发生被抑制。

此外，考虑到液晶面板60内的电路元件的劣化等，也可以根据液晶面板60的累积动作时间使各帧期间中的直流电压VDC的电压电平的变化量变化。

＜1.4效果＞

以下，与现有例比较来说明本实施方式的效果。在采用了经由缓冲晶体管将时钟信号的高电平电压作为激活的扫描信号施加到栅极总线的方式的单片栅极驱动器(具有包括如图10所示的构成的单位电路的移位寄存器的单片栅极驱动器)的情况下，通过栅极时钟信号的时钟动作，反复进行向薄膜晶体管T1、T2的栅极-漏极间电容的充放电。该充放电在进行栅极时钟信号的时钟动作的期间中在移位寄存器的所有级(单位电路)进行。因此，栅极总线的条数越多，则被进行充放电的晶体管的数量越增加，因此功耗变大。另外，随着面板的大型化，栅极总线的配线电阻、电容变大。因此，为了在大型化的液晶显示装置中迅速进行栅极输出的上升，需要增大薄膜晶体管T1(缓冲晶体管)的尺寸，以使得电荷供应能力变高。然而，当增大薄膜晶体管T1的尺寸时，栅极-漏极间电容会变大，因此由时钟动作所引起的上述充放电造成的功耗变大。通过以上所述，根据现有例，特别是在采用了高清晰大型面板的情况下功耗显著变大。

与此相对，根据本实施方式，向作为缓冲晶体管发挥功能的薄膜晶体管T1的漏极端子提供直流电压VDC。因此，不会产生由向提供到薄膜晶体管T1的漏极端子的信号的时钟动作所引起的该薄膜晶体管T1的栅极-漏极间电容的充放电。因此，与现有例相比较，功耗大幅降低。此外，虽然向薄膜晶体管T2的栅极-漏极间电容的充放电在本实施方式中也会进行，但是由于薄膜晶体管T2的尺寸不必大到薄膜晶体管T1的尺寸的程度，因此通过减小薄膜晶体管T2的尺寸能减小对功耗造成的影响。

另外，在输入到栅极驱动器的直流电压VDC的大小如图11所示是固定大小的情况下，随着位置远离直流电压输入端子而直流电压VDC的电压下降会变大，因此栅极总线间会在扫描电压的大小上产生差别，引起显示不均。

与此相对，根据本实施方式，在各帧期间，直流电压输入端子64上的直流电压VDC的电压电平逐渐降低。因此，栅极总线GL间的扫描电压的大小的差别变小。因此，显示不均的发生被抑制。

通过以上所述，根据本实施方式，具备能抑制显示不均的发生的低功耗的栅极驱动器200的液晶显示装置得以实现。

＜1.5变形例＞

＜1.5.1第1变形例＞

在上述第1实施方式中，直流电压生成电路400是在各帧期间使直流电压VDC的电压电平逐渐降低。然而，本发明不限于此，直流电压生成电路400也可以在各帧期间使直流电压VDC的电压电平阶梯性地降低。例如，也可以如图12所示，使直流电压VDC的电压电平在各帧期间的中途降低。如果是如图5所示的那样，直流电压输入端子64设置在液晶面板60上的垂直扫描结束侧，则直流电压VDC的电压下降在垂直扫描开始侧会比在垂直扫描结束侧大，因此在如图12所示的那样使直流电压VDC的电压电平变化的情况下，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。

＜1.5.2第2变形例＞

在上述第1实施方式中，直流电压输入端子64是设置在液晶面板60上的垂直扫描结束侧(参照图5)。然而，本发明不限于此，也可以如图13所示，在有源区域61的上方设置有边框区域62，直流电压输入端子64设置在液晶面板60上的垂直扫描开始侧。在该情况下，直流电压VDC的电压下降在垂直扫描结束侧会比在垂直扫描开始侧大。因此，在本变形例中，直流电压生成电路400如图14所示的那样在各帧期间使直流电压VDC的电压电平逐渐上升。由此，与上述第1实施方式同样，能减小栅极总线GL间的扫描电压的大小的差别，显示不均的发生被抑制。

此外，出于与上述第1变形例同样的宗旨，直流电压生成电路400也可以在各帧期间使直流电压VDC的电压电平阶梯性地上升。例如，也可以如图15所示，使直流电压VDC的电压电平在各帧期间的中途上升。

＜1.5.3第3变形例＞

图16是用于说明本变形例中的直流电压输入端子64的位置与垂直扫描方向的关系的图。在本变形例中，如图16所示，在有源区域61的上方设置边框区域62u并且在有源区域61的下方设置边框区域62d。另外，在液晶面板60上的垂直扫描开始侧设置直流电压输入端子64u并且在液晶面板60上的垂直扫描结束侧设置直流电压输入端子64d。即，直流电压VDC从垂直扫描开始侧和垂直扫描结束侧这两侧输入到栅极驱动器200L、200R。根据本变形例的构成，直流电压VDC的电压下降在垂直扫描开始侧和垂直扫描结束侧最小，在中央附近最大。因此，在本变形例中，直流电压生成电路400如图17所示的那样在各帧期间使直流电压VDC的电压电平变化。即，直流电压输入端子64u、64d上的直流电压VDC的电压电平在驱动中央附近的栅极总线GL时最高，在驱动第1行栅极总线GL(1)时和在驱动第n行栅极总线GL(n)时最低。在这种本变形例中，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。

此外，出于与上述第1变形例同样的宗旨，直流电压生成电路400也可以在各帧期间使直流电压VDC的电压电平阶梯性地变化。例如，也可以在各帧期间的中途如图18所示的那样使直流电压VDC的电压电平变化。

＜1.5.4第4变形例＞

图19是示出本变形例中的单位电路2的构成的电路图。在上述第1实施方式中，薄膜晶体管T3是连接成二极管的构成。与此相对，对于本变形例中的薄膜晶体管T3，其栅极端子连接到输入端子23，漏极端子连接到输入端子21，源极端子连接到第1节点NA。即，向薄膜晶体管T3的漏极端子提供直流电压VDC。根据这种构成，各单位电路2也与上述第1实施方式同样地动作。因此，在本变形例中，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。

＜2.第2实施方式＞

＜2.1栅极驱动器的构成＞

＜2.1.1移位寄存器的构成＞

图20是示出本实施方式的栅极驱动器200L内的移位寄存器210L的构成的框图。在本实施方式中，与上述第1实施方式不同，2种复位信号R、R2输入到各单位电路2L。另外，在本实施方式中，使用5个清除信号CLR1～CLR5。

将k设为1以上且(n-5)以下的整数，向第k级单位电路2L(k)提供从第(k+5)级单位电路2L(k+5)输出的输出信号Q(k+5)作为复位信号R2。向第(n-4)级单位电路2L(n-4)提供清除信号CLR1作为复位信号R2，向第(n-3)级单位电路2L(n-3)提供清除信号CLR2作为复位信号R2，向第(n-2)级单位电路2L(n-2)提供清除信号CLR3作为复位信号R2，向第(n-1)级单位电路2L(n-1)提供清除信号CLR4作为复位信号R2，向第n级单位电路2L(n)提供清除信号CLR5作为复位信号R2。此外，在本实施方式中，清除信号CLR5被作为清除信号CLR共同提供到全部的单位电路2L(1)～2L(n)。

＜2.1.2单位电路的构成＞

图21是示出本实施方式的单位电路2的构成的电路图。在本实施方式中，在单位电路2，不仅设置有上述第1实施方式的构成要素，还设置有薄膜晶体管T16和接收复位信号R2的输入端子26。对于该薄膜晶体管T16，其栅极端子连接到输入端子26，漏极端子连接到第1节点NA，源极端子连接到第2栅极低电压Vgl2用的输入端子。薄膜晶体管T16在复位信号R2为高电平时，使第1节点NA的电位向第2低电平变化。

＜2.2驱动方法＞

参照图22说明本实施方式的单位电路2的动作。在时点t13以前的期间，进行与上述第1实施方式的时点t03(参照图8)以前的期间同样的动作。当变为时点t14时，复位信号R2从第2低电平变化为高电平。由此，薄膜晶体管T16成为导通状态。由于薄膜晶体管T16成为导通状态，第1节点NA的电位被拉向第2低电平。在时点t15以后的期间，进行与上述第1实施方式的时点t04(参照图8)以后的期间同样的动作。此外，对于直流电压输入端子64上的直流电压VDC的电压电平，与上述第1实施方式同样，是在各帧期间逐渐降低。

＜2.3效果＞

在本实施方式中，在各帧期间，直流电压输入端子64的直流电压VDC的电压电平也是逐渐降低。因此，与上述第1实施方式同样，栅极总线GL间的扫描电压的大小的差别变小，显示不均的发生被抑制。另外，根据本实施方式，通过使用2个复位信号R、R2，在栅极输出的下降时，单位电路2内的第1节点NA的电位与噪声的混入等无关地迅速降低。由此，输出信号G、输出信号Q的电位也迅速降低，显示不良的发生被抑制。

＜2.4变形例＞

图23是示出本变形例中的单位电路2的构成的电路图。在本变形例中，薄膜晶体管T3的构成是与上述第1实施方式的第4变形例同样的构成(参照图19)。即，向薄膜晶体管T3的漏极端子提供直流电压VDC。根据这种构成，各单位电路2也与上述第2实施方式同样地动作。因此，在本变形例中，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。另外，在栅极输出的下降时，第1节点NA的电位迅速降低，因此显示不良的发生被抑制。

＜3.第3实施方式＞

＜3.1栅极驱动器的构成＞

＜3.1.1移位寄存器的构成＞

图24是示出本实施方式的栅极驱动器200L内的移位寄存器210L的构成的框图。在本实施方式中，与上述第1实施方式不同，使用1种栅极低电压Vgl作为低电平的直流电源电压。该栅极低电压Vgl被共同提供到全部的单位电路2L(1)～2L(n)。此外，以下，将栅极低电压Vgl的电压电平简称为“低电平”。

＜3.1.2单位电路的构成＞

图25是示出本实施方式的单位电路2的构成的电路图。设置在单位电路2内的构成要素与上述第1实施方式是同样的(参照图7)。但是，薄膜晶体管T5～T15的源极端子连接到栅极低电压Vgl用的输入端子。

＜3.2驱动方法＞

参照图26说明本实施方式的单位电路2的动作。在到时点t23的紧前为止的期间，进行与到上述第1实施方式的时点t03(参照图8)的紧前为止的期间同样的动作。但是，在上述第1实施方式中是第2栅极低电压Vgl2的电压电平，而在本实施方式中是栅极低电压Vgl的电压电平。

当变为时点t23时，复位信号R从低电平变化为高电平。由此，薄膜晶体管T8、T11以及T14成为导通状态。由于薄膜晶体管T8成为导通状态，第1节点NA的电位成为低电平，由于薄膜晶体管T11成为导通状态，输出信号G成为低电平，由于薄膜晶体管T14成为导通状态，输出信号Q成为低电平。

当变为时点t24时，输入时钟信号CKin从低电平变化为高电平。由此，经由薄膜晶体管T4而第2节点NB的电位成为高电平，薄膜晶体管T7、T10以及T13成为导通状态。由于薄膜晶体管T7成为导通状态，第1节点NA的电位被拉向低电平，由于薄膜晶体管T10成为导通状态，输出信号G被拉向低电平，由于薄膜晶体管T13成为导通状态，输出信号Q被拉向低电平。

对于直流电压输入端子64上的直流电压VDC的电压电平，与上述第1实施方式同样，是在各帧期间如图27所示的那样逐渐降低。

＜3.3效果＞

在本实施方式中，在各帧期间，直流电压输入端子64的直流电压VDC的电压电平也是逐渐降低。因此，与上述第1实施方式同样，栅极总线GL间的扫描电压的大小的差别变小，显示不均的发生被抑制。

＜3.4变形例＞

＜3.4.1第1变形例＞

在上述第3实施方式中，直流电压生成电路400是在各帧期间使直流电压VDC的电压电平逐渐降低。然而，本发明不限于此，出于与上述第1实施方式的第1变形例同样的宗旨，直流电压生成电路400也可以在各帧期间使直流电压VDC的电压电平阶梯性地降低。例如，也可以如图28所示的那样，在各帧期间的中途使直流电压VDC的电压电平降低。

＜3.4.2第2变形例＞

图29是示出本变形例的单位电路2的构成的电路图。在本变形例中，薄膜晶体管T3的构成是与上述第1实施方式的第4变形例同样的构成(参照图19)。即，向薄膜晶体管T3的漏极端子提供直流电压VDC。根据这种构成，各单位电路2也与上述第3实施方式同样地动作。因此，在本变形例中，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。

＜4.第4实施方式＞

＜4.1栅极驱动器的构成＞

＜4.1.1移位寄存器的构成＞

图30是示出本实施方式的栅极驱动器200L内的移位寄存器210L的构成的框图。在本实施方式中，与上述第2实施方式同样，2种复位信号R、R2输入到各单位电路2L。另外，与上述第3实施方式同样，使用1种栅极低电压Vgl作为低电平的直流电源电压。这些方面与上述第1实施方式不同。

＜4.1.2单位电路的构成＞

图31是示出本实施方式的单位电路2的构成的电路图。与上述第2实施方式同样，在单位电路2，不仅设置有上述第1实施方式的构成要素，还设置有薄膜晶体管T16和接收复位信号R2的输入端子26。对于薄膜晶体管T16，其栅极端子连接到输入端子26，漏极端子连接到第1节点NA，源极端子连接到栅极低电压Vgl用的输入端子。薄膜晶体管T16在复位信号R2为高电平时，使第1节点NA的电位向低电平变化。另外，在本实施方式中，薄膜晶体管T5～T15的源极端子连接到栅极低电压Vgl用的输入端子。

＜4.2驱动方法＞

参照图32说明本实施方式的单位电路2的动作。在到时点t33的紧前为止的期间，进行与到上述第1实施方式的时点t03(参照图8)的紧前为止的期间同样的动作。但是，在上述第1实施方式中是第2栅极低电压Vgl2的电压电平，而在本实施方式中是栅极低电压Vgl的电压电平。

当变为时点t33时，复位信号R从低电平变化为高电平。由此，薄膜晶体管T8、T11以及T14成为导通状态。由于薄膜晶体管T8成为导通状态，第1节点NA的电位成为低电平，由于薄膜晶体管T11成为导通状态，输出信号G成为低电平，由于薄膜晶体管T14成为导通状态，输出信号Q成为低电平。

当变为时点t34时，复位信号R2从低电平变化为高电平。由此，薄膜晶体管T16成为导通状态。由于薄膜晶体管T16成为导通状态，第1节点NA的电位被拉向低电平。

当变为时点t35时，输入时钟信号CKin从低电平变化为高电平。由此，经由薄膜晶体管T4而第2节点NB的电位成为高电平，薄膜晶体管T7、T10以及T13成为导通状态。由于薄膜晶体管T7成为导通状态，第1节点NA的电位被拉向低电平，由于薄膜晶体管T10成为导通状态，输出信号G被拉向低电平，由于薄膜晶体管T13成为导通状态，输出信号Q被拉向低电平。

此外，对于直流电压输入端子64上的直流电压VDC的电压电平，与上述第1实施方式同样，是在各帧期间逐渐降低。

＜4.3效果＞

在本实施方式中，在各帧期间，直流电压输入端子64的直流电压VDC的电压电平也是逐渐降低。因此，与上述第1实施方式同样，栅极总线GL间的扫描电压的大小的差别变小，显示不均的发生被抑制。另外，与上述第2实施方式同样，在栅极输出的下降时，第1节点NA的电位迅速降低，因此显示不良的发生被抑制。

＜4.4变形例＞

图33是示出本变形例中的单位电路2的构成的电路图。在本变形例中，薄膜晶体管T3的构成是与上述第1实施方式的第4变形例同样的构成(参照图19)。即，向薄膜晶体管T3的漏极端子提供直流电压VDC。根据这种构成，各单位电路2也与上述第4实施方式同样地动作。因此，在本变形例中，栅极总线GL间的扫描电压的大小的差别也变小，显示不均的发生被抑制。另外，在栅极输出的下降时，第1节点NA的电位迅速降低，因此显示不良的发生被抑制。

＜5.其它＞

在上述各实施方式中，举出单位电路2内的薄膜晶体管使用n沟道型的薄膜晶体管的例子进行了说明，但是本发明不限于此。在单位电路2内的薄膜晶体管使用p沟道型的薄膜晶体管的情况下，也能应用本发明。

另外，在上述各实施方式中将液晶显示装置举为例子进行了说明，但是本发明不限于此。在有机EL(Electro Luminescence：电致发光)等其它显示装置中也能应用本发明。

另外，在上述各实施方式中，举出采用从显示部500的一端侧和另一端侧这两侧驱动各栅极总线GL的方式(双入口驱动方式)的例子进行了说明(参照图4)。在这方面，在中型笔记本电脑用途、大型电视机用途等的显示装置中，由于栅极总线GL的配线电阻、电容大，因此优选采用双入口驱动方式。然而，在不采用这种双入口驱动方式的情况下也能应用本发明。例如，在采用从显示部500的一端侧驱动全部的栅极总线GL的方式的情况下也能应用本发明。另外，例如，在采用所谓的梳齿驱动方式(交错(interlace)驱动方式)的情况下也能应用本发明。此外，梳齿驱动方式例如是从显示部500的一端侧驱动第奇数行栅极总线GL而从显示部500的另一端侧驱动第偶数行栅极总线GL的驱动方式。例如在具备中小型面板的显示装置中采用梳齿驱动方式。

以上详细说明了本发明，但是以上的说明在所有方面都是例示性的，而非限制性的。应当理解，在不脱离本发明的范围的情况下，可以进行许多其它变更、变形。

Claims (12)

1.一种显示装置，其特征在于，具备：

显示面板，其包含：多条扫描信号线，各自连接到多个像素形成部；以及扫描信号线驱动电路，其通过在各帧期间使上述多条扫描信号线依次成为选择状态而进行垂直扫描；以及

直流电压生成电路，其生成用于使扫描信号线成为选择状态的直流电压，

上述显示面板具有接收由上述直流电压生成电路生成的直流电压的直流电压输入端子，

上述扫描信号线驱动电路包含移位寄存器，上述移位寄存器构成为基于多个时钟信号进行移位动作，包括以与上述多条扫描信号线分别对应的方式设置的多个单位电路，

各单位电路包含：

第1输出节点，其将扫描信号输出到对应的扫描信号线；

第2输出节点，其输出对其它单位电路的动作进行控制的控制信号；

第1节点，其构成为基于从其它单位电路的第2输出节点输出的控制信号从截止电平变化为导通电平；

第1输出控制晶体管，其具有：连接到上述第1节点的控制端子；连接到上述直流电压输入端子的第1导通端子；以及连接到上述第1输出节点的第2导通端子；以及

第2输出控制晶体管，其具有：连接到上述第1节点的控制端子；被提供对应的时钟信号的第1导通端子；以及连接到上述第2输出节点的第2导通端子，

上述直流电压生成电路在各帧期间使上述直流电压的电压电平变化，

各单位电路还包含：

第2节点，其构成为基于对应的时钟信号从截止电平变化为导通电平；

第2节点关断晶体管，其具有：连接到上述第1节点的控制端子；连接到上述第2节点的第1导通端子；以及被提供截止电平的电位的第2导通端子；

第一第1输出节点关断晶体管，其具有：连接到上述第2节点的控制端子；连接到上述第1输出节点的第1导通端子；以及第2导通端子，其被提供使扫描信号线成为非选择状态的电位；以及

第二第1输出节点关断晶体管，其具有：连接到其它单位电路的第2输出节点的控制端子；连接到上述第1输出节点的第1导通端子；以及第2导通端子，其被提供使扫描信号线成为非选择状态的电位，

提供到上述第一第1输出节点关断晶体管的第2导通端子的电位与提供到上述第二第1输出节点关断晶体管的第2导通端子的电位不同，

上述第一第1输出节点关断晶体管和上述第二第1输出节点关断晶体管是n沟道型的晶体管，

提供到上述第二第1输出节点关断晶体管的第2导通端子的电位比提供到上述第一第1输出节点关断晶体管的第2导通端子的电位低。

2.根据权利要求1所述的显示装置，

上述直流电压生成电路使配设在离上述直流电压输入端子最远的位置的扫描信号线应被设为选择状态时的上述直流电压的电压电平比配设在离上述直流电压输入端子最近的位置的扫描信号线应被设为选择状态时的上述直流电压的电压电平高。

3.根据权利要求1所述的显示装置，其特征在于，

上述直流电压输入端子设置为从垂直扫描结束侧向上述扫描信号线驱动电路提供上述直流电压。

4.根据权利要求3所述的显示装置，

上述直流电压生成电路在各帧期间使上述直流电压的电压电平逐渐降低。

5.根据权利要求3所述的显示装置，

上述直流电压生成电路在各帧期间使上述直流电压的电压电平阶梯性地降低，以使得垂直扫描的顺序为第M的扫描信号线应被设为选择状态时的上述直流电压的电压电平成为垂直扫描的顺序为第(M-1)的扫描信号线应被设为选择状态时的上述直流电压的电压电平以下，其中，M为2以上且上述多条扫描信号线的条数以下的整数。

6.根据权利要求1所述的显示装置，

上述显示面板具有第1直流电压输入端子和第2直流电压输入端子作为上述直流电压输入端子，上述第1直流电压输入端子用于将上述直流电压从垂直扫描开始侧提供到上述扫描信号线驱动电路，上述第2直流电压输入端子用于将上述直流电压从垂直扫描结束侧提供到上述扫描信号线驱动电路。

7.根据权利要求6所述的显示装置，

上述直流电压生成电路在各帧期间使上述直流电压的电压电平逐渐上升后使其逐渐降低。

8.根据权利要求1所述的显示装置，

上述直流电压的电压电平的频率与帧频率相等。

9.根据权利要求1所述的显示装置，

上述直流电压生成电路根据上述显示面板的累积动作时间，使各帧期间中的上述直流电压的电压电平的变化量变化。

10.根据权利要求1所述的显示装置，

与上述多个时钟信号的脉冲宽度相当的期间比1个水平扫描期间长。

11.根据权利要求1所述的显示装置，

上述第1输出控制晶体管和上述第2输出控制晶体管的沟道层是使用氧化物半导体形成的。

12.一种显示装置的驱动方法，是具备显示面板的显示装置的驱动方法，上述显示面板包含：多条扫描信号线，各自连接到多个像素形成部；以及扫描信号线驱动电路，其通过在各帧期间使上述多条扫描信号线依次成为选择状态而进行垂直扫描，上述驱动方法的特征在于，包含：

扫描信号线驱动步骤，上述扫描信号线驱动电路使上述多条扫描信号线依次成为选择状态；以及

直流电压生成步骤，生成用于使扫描信号线成为选择状态的直流电压，

上述显示面板具有接收在上述直流电压生成步骤中生成的直流电压的直流电压输入端子，

上述扫描信号线驱动电路包含移位寄存器，上述移位寄存器构成为基于多个时钟信号进行移位动作，包括以与上述多条扫描信号线分别对应的方式设置的多个单位电路，

各单位电路包含：

第1输出节点，其将扫描信号输出到对应的扫描信号线；

第2输出节点，其输出对其它单位电路的动作进行控制的控制信号；

第1节点，其构成为基于从其它单位电路的第2输出节点输出的控制信号从截止电平变化为导通电平；

第1输出控制晶体管，其具有：连接到上述第1节点的控制端子；连接到上述直流电压输入端子的第1导通端子；以及连接到上述第1输出节点的第2导通端子；以及

第2输出控制晶体管，其具有：连接到上述第1节点的控制端子；被提供对应的时钟信号的第1导通端子；以及连接到上述第2输出节点的第2导通端子，

在上述直流电压生成步骤中生成的直流电压的电压电平在各帧期间中变化，

各单位电路还包含：

第2节点，其构成为基于对应的时钟信号从截止电平变化为导通电平；

第2节点关断晶体管，其具有：连接到上述第1节点的控制端子；连接到上述第2节点的第1导通端子；以及被提供截止电平的电位的第2导通端子；

第一第1输出节点关断晶体管，其具有：连接到上述第2节点的控制端子；连接到上述第1输出节点的第1导通端子；以及第2导通端子，其被提供使扫描信号线成为非选择状态的电位；以及

第二第1输出节点关断晶体管，其具有：连接到其它单位电路的第2输出节点的控制端子；连接到上述第1输出节点的第1导通端子；以及第2导通端子，其被提供使扫描信号线成为非选择状态的电位，

提供到上述第一第1输出节点关断晶体管的第2导通端子的电位与提供到上述第二第1输出节点关断晶体管的第2导通端子的电位不同，

上述第一第1输出节点关断晶体管和上述第二第1输出节点关断晶体管是n沟道型的晶体管，

提供到上述第二第1输出节点关断晶体管的第2导通端子的电位比提供到上述第一第1输出节点关断晶体管的第2导通端子的电位低。

Images