CN113539198B - 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法 - Google Patents

扫描信号线驱动电路、显示装置及扫描信号线的驱动方法 Download PDF

Info

Publication number
CN113539198B
CN113539198B CN202110397006.7A CN202110397006A CN113539198B CN 113539198 B CN113539198 B CN 113539198B CN 202110397006 A CN202110397006 A CN 202110397006A CN 113539198 B CN113539198 B CN 113539198B
Authority
CN
China
Prior art keywords
signal line
scanning signal
state node
buffer
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110397006.7A
Other languages
English (en)
Other versions
CN113539198A (zh
Inventor
岩濑泰章
渡部卓哉
田川晶
西村淳
竹内洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113539198A publication Critical patent/CN113539198A/zh
Application granted granted Critical
Publication of CN113539198B publication Critical patent/CN113539198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)由配置在显示部的一侧并与第奇数行的栅极总线对应的双稳态电路构成，该第二移位寄存器(421)由配置在显示部的另一侧并与第偶数行的栅极总线对应的双稳态电路构成。每个栅极总线的一端侧设有第一缓冲电路(Buf1)，每个栅极总线的另一端侧设有第二缓冲电路(Buf2)。双稳态电路和第二缓冲电路(Buf2)被施加有控制栅极总线的扫描顺序的控制信号。

Description

扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
技术领域
以下的公开涉及一种显示装置，更详细而言，涉及用于驱动配设于显示装置的显示部的扫描信号线的扫描信号线驱动电路以及扫描信号线的驱动方法。
背景技术
以往，已知有具备显示部的液晶显示装置，该显示部包含多条源极总线(数据信号线)和多条栅极总线(扫描信号线)。在这样的液晶显示装置中，在源极总线与栅极总线之间的交叉点设置有形成像素的像素形成部。各像素形成部包括：薄膜晶体管(像素TFT)、用于保持像素电压值的像素电容等，该薄膜晶体管是栅极端子连接至通过对应的交叉点的栅极总线并且源极端子与通过该交叉点的源极总线连接的开关元件。在液晶显示装置中，还设置有用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)和用于驱动源极总线的源极驱动器(数据信号线驱动电路)。
表示像素电压值的数据信号通过源极总线传送。然而，各源极总线无法一时(同时)传递表示多行量的像素电压值的数据信号。因此，向设置于显示部的多个像素形成部内的像素电容依次逐行进行数据信号的写入(充电)。为了实现该目的，在各帧期间，栅极驱动器依次选择上述多条栅极总线。
然而，以往来，栅极驱动器大多作为IC((Integrated Circuit：集成电路)芯片而搭载于构成液晶面板的基板的周边部上。然而，近年来，在基板上直接形成栅极驱动器的情况逐渐变多。这样的栅极驱动器被称为“单片栅极驱动器”等。
作为上述单片栅极驱动器，已知有由隔着显示部以对置的方式配置的第一栅极驱动器和第二栅极驱动器构成的单片栅极驱动器。在这样的构成中，作为从栅极驱动器向栅极总线施加扫描信号的方式，已知有：如图26所示，向各栅极总线的两端施加扫描信号的双侧输入方式；以及如图27所示，向显示部中的栅极总线的一端和另一端交替地施加扫描信号的单侧输入方式(例如，对第奇数行的栅极总线从第一栅极驱动器施加扫描信号且对第偶数行的栅极总线从第二栅极驱动器施加扫描信号的方式)。另外，在图26和图27中附加了附图标记UC1～UC4的构成要素是后述的单位电路。采用图27所示的单侧输入方式的液晶显示装置例如被公开在日本特开2014-71451号公报中。
一般而言，栅极驱动器具有将分别包含一个双稳态电路的多个单位电路级联连接的构成。各单位电路连接于上述多条栅极总线中的任一条，并向该所连接的栅极总线施加扫描信号。在图27所示的单侧输入方式中，第奇数行的栅极总线连接有第一栅极驱动器内的单位电路，第偶数行的栅极总线连接有第二栅极驱动器内的单位电路。即，与上述多条栅极总线连接的单位电路被交替地配置在上述多条栅极总线的一端侧和另一端侧。因此，图27所示的单侧输入方式的栅极驱动器被称为“交错配置方式”的栅极驱动器。
图28是表示采用双侧输入方式的情况下的第一栅极驱动器900的构成的概略电路图。该第一栅极驱动器900包含移位寄存器901和输出缓冲部902，基于由第一至第四栅极时钟信号GCK1至GCK4构成的四相的时钟信号进行动作。第二栅极驱动器的构成与第一栅极驱动器900的构成相同。以下，假定在显示部配设有i条栅极总线。
移位寄存器901包含彼此级联连接的i个双稳态电路SR((1)～SR((i)，且构成为基于第一至第四栅极时钟信号GCK1～GCK4将起始脉冲依次从第一级双稳态电路SR(1)传送到最终级双稳态电路SR(i)。输出缓冲部902包含与构成移位寄存器901的i个双稳态电路SR((1)～SR((i)分别对应的i个缓冲电路Buff((1)～Buff((i)。i个缓冲电路Buff((1)～Buff((i)循环地对应有第一至第四栅极时钟信号GCK1～GCK4。i个缓冲电路Buff((1)～Buff((i)的输出端分别连接有i条栅极总线GL((1)～GL((i)。各缓冲电路Buff接收对应的双稳态电路SR的输出信号和对应的栅极时钟信号GCK，并根据这些信号生成要施加到栅极总线GL的扫描信号。例如，第n个缓冲电路Buff(n)根据第n级的双稳态电路SR(n)的输出信号以及第一栅极时钟信号GCK1生成扫描信号，并将该扫描信号施加于第n行的栅极总线GL((n)。
图29是示出上述第一栅极驱动器900中与一条栅极总线GL对应的电路(单位电路)的构成的电路图。此外，假设图29所示的单位电路是与第n行的栅极总线GL((n)对应的单位电路。该单位电路由移位寄存器901中的第n级双稳态电路SR(n)和输出缓冲部902中的第n缓冲电路Buff(n)构成。
此外，在本说明书中，列举使用N沟道型的薄膜晶体管(TFT)的示例进行说明。关于此，在n沟道型晶体管中，漏极和源极中具有较高电位的被称为漏极，但在本说明书的说明中，一个被定义为漏极而另一个被定义为源极，因此有时源极电位高于漏极电位。
如图29所示，双稳态电路SR(n)包含两个N沟道型的薄膜晶体管TA1、TA2。薄膜晶体管TA1的漏极端子连接至高电平电源线VDD，薄膜晶体管TA2的源极端子连接至低电平电源线VSS，薄膜晶体管TA1的源极端子与薄膜晶体管TA2的漏极端子相互连接而构成输出端。以下，将包括该输出端的节点称为“状态节点”。薄膜晶体管TA1的栅极端子相当于置位端子S，薄膜晶体管TA2的栅极端子相当于复位端子R。双稳态电路SR(n)通过向与状态节点NA((n)连接的电容(缓冲电路Buff((n)内的薄膜晶体管TB的栅极电容等构成的、后述的升压电容Cbst)对电荷进行充电或放电而成为两个状态的任一状态。即，若向薄膜晶体管TA1的栅极端子即置位端子S被施加有源信号(高电平的信号)，则双稳态电路SR((n)成为置位状态(状态节点NA((n)的电压为高电平的状态)，若向薄膜晶体管TA2的栅极端子即复位端子R被施加有源信号(高电平的信号)，则双稳态电路SR(n)成为复位状态(状态节点NA(n)的电压为低电平的状态)。对于图29所示的双稳态电路SR((n)，置位端子S连接至第(n-2)行的栅极总线GL(n-2)，复位端子R连接至第(n+3)行的栅极总线GL(n+3)。此外，在双稳态电路SR(n)为置位状态时，从其输出端输出有源信号。此处的有源信号是指高电平的信号(也包括通过后述的升压动作而成为比通常的高电平更高的电平的信号)。
如图29所示，缓冲电路Buff(n)包含作为N沟道型的薄膜晶体管的缓冲晶体管TB、和升压电容器Cbst。缓冲晶体管TB的漏极端子被施加有作为与该缓冲电路Buff(n)对应的栅极时钟信号的第一栅极时钟信号GCK1。缓冲晶体管TB的栅极端子相当于缓冲电路Buff((n)的输入端，且连接至上述状态节点NA((n)。缓冲晶体管TB的源极端子相当于缓冲电路Buff((n)的输出端，经由升压电容器Cbst连接至缓冲晶体管TB的栅极端子，并且连接至第n行的栅极总线GL(n)。
接着，对交错配置方式的栅极驱动器的构成进行说明。图30是示出由分别配置在栅极总线GL((1)～GL((i)的一端侧和另一端侧的第一栅极驱动器910和第二栅极驱动器920构成的交错配置方式的栅极驱动器的构成的概略电路图。在使用这种交错配置方式的栅极驱动器的液晶显示装置中，连接到第一栅极驱动器910的栅极总线GL和连接到第二栅极驱动器920的栅极总线GL交替地配置在显示部上。
该交错配置方式的栅极驱动器也根据由第一至第四栅极时钟信号GCK1～GCK4构成的四相的时钟信号进行动作。但是，第一栅极驱动器910基于第一和第三栅极时钟信号GCK1和GCK3进行动作，并且第二栅极驱动器920基于第二和第四栅极时钟信号GCK2和GCK4进行动作。第一栅极驱动器910包括第一移位寄存器911和第一输出缓冲部912。第一移位寄存器911具有将从图28所示的第一栅极驱动器900内的移位寄存器901中的i个双稳态电路SR((1)～SR((i)中每隔一个选择的双稳态电路(……，SR((n-2)，SR((n)，SR((n+2)，…)级联连接的构成。第一输出缓冲部912包含与这些双稳态电路(……，SR((n-2)，SR((n)，SR((n+2)，…)分别对应的缓冲电路(…，Buff((n-2)，Buff((n)，Buff((n+2)，…)。第一输出缓冲部912内的各缓冲电路Buff基于对应的双稳态电路SR的输出信号和第一栅极时钟信号GCK1或第三栅极时钟信号GCK3中的任一个，生成要施加到栅极总线GL的扫描信号。另一方面，第二栅极驱动器920包含第二移位寄存器921及第二输出缓冲部922。第二移位寄存器921具有将上述i个双稳态电路SR((1)～SR((i)中的不包含在第一移位寄存器911中的双稳态电路(……、SR((n-1)、SR((n+1)、SR((n+3)……)级联连接的构成。第二输出缓冲部922包含与这些双稳态电路(……、SR(n-1)、SR(n+1)、SR((n+3)……)分别对应的缓冲电路(……、Buff((n-1)、Buff((n+1)、Buff((n+3)……)。第二输出缓冲部922内的各缓冲电路Buff基于对应的双稳态电路SR的输出信号和第二栅极时钟信号GCK2或者第四栅极时钟信号GCK4中的任一个，生成要施加到栅极总线GL的扫描信号。
根据交错配置方式的栅极驱动器，相对于配设于显示部的各栅极总线GL仅从一侧施加扫描信号，因此第一栅极驱动器910和第二栅极驱动器920各自所占的面积变小，能够实现显示装置的窄边框化。另外，根据日本的特开2014-71451号公报所公开的液晶显示装置，构成栅极驱动部的多个级(单位电路)交错配置，并且对于各栅极总线，一端与第一栅极驱动部或第二栅极驱动部内的级连结，另一端与放电电路(放电晶体管)连结。根据这样的构成，能够实现窄边框化，并且设置有辅助栅极总线的放电的放电电路(放电晶体管)，因此防止栅极驱动电压的放电延迟(参照同一公报的第0042、0065-0066段落)。
然而，在日本的特开2014-71451号公报所公开的液晶显示装置中，辅助栅极总线的放电的放电晶体管在栅极总线的放电开始后开始从截止状态到导通状态的转换，因此不能进行充分高速地放电。另外，在交错配置方式的栅极驱动器中，由于各栅极总线中仅从其一个端部被施加有扫描信号，因此在其另一个端部，扫描信号的波形钝化，对像素电容充电的速度降低。因此，在显示面板的尺寸大的情况下，难以使用交错配置方式的栅极驱动器来显示良好的图像。
因此，在日本的特开2019-74560号公报中公开了实现窄边框化以及栅极总线的快速的充放电的液晶显示装置的发明。在该公报的第七实施方式和第八实施方式的栏中，记载了为了实现窄边框化而使多个缓冲电路与一个双稳态电路相关联的构成。另外，将多个缓冲电路与一个双稳态电路相关联这一构成也记载在SID 2018DIGESt的“Novel-to-NrchiteCTureof BidireCTional Gate Driver for Ultra-Narrow-Border Display”(p.1223-1226)(作者：Zhijun Wang，HongTAo Huang，Chao Dai，and Di Xia)中。
发明内容
本发明所要解决的技术问题
另外，近年来的显示装置中，也有能够切换栅极驱动器内的移位寄存器中的移位方向(即，切换多条栅极总线的扫描顺序)的装置。然而，在日本特开2019-74560号公报中记载的液晶显示装置不能进行移位方向的切换。另外，根据SID 2018DIGEST的“Novel-to-Nrchitectureof Bidirect ional Gate Driver for Ultra-Narrow-Border Display”中记载的构成，能够进行移位方向的切换，但相当于双稳态电路的“inter-stage transferunit(级间传输单元)”中包含11个薄膜晶体管，因此窄边框化的效果小。
因此，希望实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。
用于解决问题的方案
根据本发明的若干个实施方式的扫描信号线驱动电路，为向配设于显示装置的显示部的多条扫描信号线依次施加导通电平的扫描信号的扫描信号线驱动电路，其包括：
第一扫描信号线驱动部，其配置在所述多条扫描信号线的一端侧并基于多相时钟信号进行动作；
第二扫描信号线驱动部，其配置在所述多条扫描信号线的另一端侧并基于所述多相时钟信号进行动作；
第一控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于导通电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于截止电平的电压；以及
第二控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于截止电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于导通电平的电压，
所述第一扫描信号线驱动部以及所述第二扫描信号线驱动部的每一个包含：
移位寄存器，其包括相互级联连接的多个双稳态电路；
多个第一缓冲电路，与所述多个双稳态电路一一对应，且每隔1条分别与多条扫描信号线连接；以及
多个第二缓冲电路，分别与未连接到所述多个第一缓冲电路的多条扫描信号线连接，
构成所述第一扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第奇数行的多条扫描信号线一一对应，
所述第一扫描信号线驱动部所包含的每个第一缓冲电路连接至第奇数行的扫描信号线，
所述第一扫描信号线驱动部所包含的每个第二缓冲电路连接至第偶数行的扫描信号线，
构成所述第二扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第偶数行的多条扫描信号线一一对应，
所述第二扫描信号线驱动部所包含的每个第一缓冲电路连接至第偶数行的扫描信号线，
所述第二扫描信号线驱动部所包含的每个第二缓冲电路连接至第奇数行的扫描信号线，
每个第一缓冲电路基于与连接目的地的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，
每个第二缓冲电路基于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，
将I设为整数，连接到第I行的扫描信号线的所述第一缓冲电路、连接到第(I-1)行的扫描信号线的所述第二缓冲电路以及连接到第(I+1)行的扫描信号线的所述第二缓冲电路被提供有同一双稳态电路的输出信号，并且被提供有所述多相时钟信号中的相位彼此不同的时钟信号，
连接至同一扫描信号线的所述第一缓冲电路及所述第二缓冲电路被提供有所述多相时钟信号中的同一时钟信号，
将J以及K设为整数，与第K行的扫描信号线对应的双稳态电路包括：
第一状态节点，其连接至输出信号的输出目的地的所述第一缓冲电路；
第一的第一状态节点控制晶体管，其具有连接至第(K-J)行的扫描信号线的控制端子或被施加有与施加到第(K-J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第一控制线的第一导通端子和连接至所述第一状态节点的第二导通端子；以及
第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子或被施加有与施加到第(K+J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第二控制线的第一导通端子和连接至所述第一状态节点的第二导通端子。
(2)另外，根据本发明的若干个实施方式的扫描信号线驱动电路包含上述(1)的构成，
所述J为等于或大于2的整数，
所述多相时钟信号的相数等于或大于(J+2)，
所述多相时钟信号的脉冲宽度相当于1个水平扫描期间以上且(J-1)个水平扫描期间以下的长度。
(3)另外，根据本发明的若干个实施方式的扫描信号线驱动电路包含上述(1)的构成，
每个第一缓冲电路包括：
第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子。
(4)另外，根据本发明的若干个实施方式的扫描信号线驱动电路包含上述(1)的构成，
每个第二缓冲电路包括：
第二状态节点；
第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路中，
第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路中，
第二电容器，其一端连接至所述第二缓冲晶体管的控制端子，另一端连接至所述第二缓冲晶体管的第二导通端子。
(5)另外，根据本发明的若干个实施方式的扫描信号线驱动电路包含上述(1)的构成，
每个第一缓冲电路包括：
第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子，
每个第二缓冲电路包括：
第二状态节点；
第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路中，
第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路中，
第二电容器，其一端连接至所述第二缓冲晶体管的控制端子，另一端连接至所述第二缓冲晶体管的第二导通端子，
以使所述第一缓冲电路的扫描信号线的驱动能力和所述第二缓冲电路的扫描信号线的驱动能力成为相同程度的方式，进行针对所述第一缓冲晶体管以及所述第二缓冲晶体管的互不相同的尺寸的设定和针对对所述第一电容器以及所述第二电容器的互不相同的电容值的设定。
(6)另外，根据本发明的若干个实施方式的显示装置为具有显示部的显示装置，所述显示部设有多条数据信号线、与所述多条数据信号线交叉的多条扫描信号线、沿着所述多条数据信号线以及所述多条扫描信号线配置成矩阵状的多个像素形成部，所述显示装置包括：
数据信号线驱动电路，其驱动所述多条数据信号线；
如权利要求1至5中任一项所述的扫描信号线驱动电路；以及
显示控制电路，其控制所述数据信号线驱动电路以及所述扫描信号线驱动电路。
(7)另外，根据本发明的若干个实施方式的显示装置包含上述或上述(6)的构成，
所述扫描信号线驱动电路与所述显示部一体地形成于同一基板上。
(8)另外，根据本发明的若干个实施方式的(扫描信号线的)驱动方法，为配设于显示装置的显示部的多条扫描信号线的驱动方法，
所述显示装置包括：
第一扫描信号线驱动部，其配置在所述多条扫描信号线的一端侧并基于多相时钟信号进行动作；
第二扫描信号线驱动部，其配置在所述多条扫描信号线的另一端侧并基于所述多相时钟信号进行动作；
第一控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于导通电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于截止电平的电压；以及
第二控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于截止电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于导通电平的电压，
所述第一扫描信号线驱动部以及所述第二扫描信号线驱动部的每一个包含：
移位寄存器，包括相互级联连接的多个双稳态电路；
多个第一缓冲电路，与所述多个双稳态电路一一对应，且每隔1条分别与多条扫描信号线连接；以及
多个第二缓冲电路，分别与未连接到所述多个第一缓冲电路的多条扫描信号线连接，
构成所述第一扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第奇数行的多条扫描信号线一一对应，
所述第一扫描信号线驱动部所包含的每个第一缓冲电路连接至第奇数行的扫描信号线，
所述第一扫描信号线驱动部所包含的每个第二缓冲电路连接至第偶数行的扫描信号线，
构成所述第二扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第偶数行的多条扫描信号线一一对应，
所述第二扫描信号线驱动部所包含的每个第一缓冲电路连接至第偶数行的扫描信号线，
所述第二扫描信号线驱动部所包含的每个第二缓冲电路连接至第奇数行的扫描信号线，
每个第一缓冲电路基于与连接目的地的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，
每个第二缓冲电路基于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，
将I设为整数，连接到第I行的扫描信号线的所述第一缓冲电路、连接到第(I-1)行的扫描信号线的所述第二缓冲电路以及连接到第(I+1)行的扫描信号线的所述第二缓冲电路被提供有同一双稳态电路的输出信号，并且被提供有所述多相时钟信号中的相位彼此不同的时钟信号，
连接至同一扫描信号线的所述第一缓冲电路及所述第二缓冲电路被提供有所述多相时钟信号中的同一时钟信号，
将J以及K设为整数，与第K行的扫描信号线对应的双稳态电路包括：
第一状态节点，其连接至输出信号的输出目的地的所述第一缓冲电路；
第一的第一状态节点控制晶体管，其具有连接至第(K-J)行的扫描信号线的控制端子或被施加有与施加到第(K-J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第一控制线的第一导通端子和连接至所述第一状态节点的第二导通端子；以及
第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子或被施加有与施加到第(K+J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第二控制线的第一导通端子和连接至所述第一状态节点的第二导通端子，
在以升序向所述多条扫描信号线施加导通电平的扫描信号时，针对所述移位寄存器向初级侧的双稳态电路施加起始脉冲，
在以降序向所述多条扫描信号线施加导通电平的扫描信号时，针对所述移位寄存器向最终级侧的双稳态电路施加起始脉冲，
在以升序向所述多条扫描信号线施加导通电平的扫描信号时和以降序向所述多条扫描信号线施加导通电平的扫描信号时，关于所述多相时钟信号的时钟脉冲的产生顺序相反，
所述驱动方法包含：
第一的第一状态节点控制晶体管导通步骤，使所述第一的第一状态节点控制晶体管从截止状态变化为导通状态；
第一的第一状态节点控制晶体管截止步骤，使所述第一的第一状态节点控制晶体管从导通状态变化为截止状态；
第二的第一状态节点控制晶体管导通步骤，使所述第二的第一状态节点控制晶体管从截止状态变化为导通状态；以及
第二的第一状态节点控制晶体管截止步骤，使所述第二的第一状态节点控制晶体管从导通状态变化为截止状态，
在以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，以所述第一的第一状态节点控制晶体管导通步骤、所述第一的第一状态节点控制晶体管截止步骤、所述第二的第一状态节点控制晶体管导通步骤以及所述第二的第一状态节点控制晶体管截止步骤的顺序进行处理，
在以降序向所述多条扫描信号线进行导通电平的扫描信号的施加时，以所述第二的第一状态节点控制晶体管导通步骤、所述第二的第一状态节点控制晶体管截止步骤、所述第一的第一状态节点控制晶体管导通步骤以及所述第一的第一状态节点控制晶体管截止步骤的顺序进行处理。
发明效果
根据本发明的若干个实施方式的扫描信号线驱动电路，配设于显示装置的显示部的各扫描信号线由第一扫描信号线驱动部和第二扫描信号线驱动部驱动。即，各扫描信号线中，从其两端施加有导通电平或截止电平的电压作为扫描信号。由此，由于能够对各扫描信号线高速地进行充电以及放电，因此对于尺寸大的显示部也能够通过高速地驱动而良好地显示图像。此处，第一扫描信号线驱动部内的移位寄存器由与第奇数行的扫描信号线对应的双稳态电路构成，第二扫描信号线驱动部内的移位寄存器由与第偶数行的扫描信号线对应的双稳态电路构成。而且，根据各双稳态电路的输出信号来控制两个缓冲电路(第一及第二缓冲电路)的动作。通过如以上的构成，能够降低实现移位寄存器所需的面积，实现窄边框化。另外，将J和K设为整数，与第K行的扫描信号线对应的双稳态电路包含有：第一状态节点，其连接至输出信号的输出目的地的第一缓冲电路；第一的第一状态节点控制晶体管，其具有连接至第(K-J)行的扫描信号线的控制端子、连接至第一控制线的第一导通端子和连接至第一状态阶段的第二导通端子；以及第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子、连接至第二控制线的第一导通端子和连接至第一状态阶段的第二导通端子。此处，当以升序向多条扫描信号线施加导通电平的扫描信号时，向第一控制线施加相当于导通电平的电压的同时向第二控制线施加相当于截止电平的电压，当以降序向多条扫描信号线施加导通电平的扫描信号时，向第一控制线施加相当于截止电平的电压的同时向第二控制线施加相当于导通电平的电压。另外，第二缓冲电路构成为基于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号、以及时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号。根据以上的构成，当对移位寄存器向初级侧的双稳态电路施加起始脉冲时，进行正向扫描，当对移位寄存器向最终级侧的双稳态电路施加起始脉冲时，进行反向扫描。这样，能够进行扫描信号线的扫描顺序的切换。如上所述，实现一种扫描信号线的高速地充放电和扫描信号线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。
附图说明
图1是示出在一实施方式中的栅极驱动器的整体构成的概略电路图。
图2是示出上述第一实施方式涉及的有源矩阵型的液晶显示装置的整体构成的框图。
图3是示出在上述第一实施方式中，显示部内的一个像素形成部的电构成的电路图。
图4是示出在上述实施方式中，第一栅极驱动器的构成的电路图。
图5是示出在上述实施方式中，第二栅极驱动器的构成的电路图。
图6是示出在上述实施方式中，双稳态电路的详细构成的电路图。
图7是示出在上述实施方式中，连接到第n行的栅极总线的缓冲电路(第一缓冲电路及第二缓冲电路)的详细构成的电路图。
图8是示出在上述实施方式中，用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。
图9是关于上述实施方式的、通过模拟得到的正向扫描时的信号波形图。
图10是示出在上述实施方式中，用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。
图11是关于上述实施方式的、通过模拟得到的反向扫描时的信号波形图。
图12是示出在第一变形例中，双稳态电路的详细构成的电路图。
图13是用于说明在上述第一变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图14是用于说明在上述第一变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图15是用于说明在第二变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图16是用于说明在上述第二变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图17是用于说明在第三变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图18是用于说明在上述第三变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图19是示出在第四变形例中，双稳态电路的详细构成的电路图。
图20是用于说明在上述第四变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图21是用于说明在上述第四变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图22是用于说明在第五变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图23是用于说明在上述第五变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图24是用于说明在第六变形例中，进行正向扫描时的栅极驱动器的动作的信号波形图。
图25是用于说明在上述第六变形例中，进行反向扫描时的栅极驱动器的动作的信号波形图。
图26是用于说明现有例中涉及的双侧输入方法的图。
图27是用于说明现有例中涉及的单侧输入方法的图。
图28是示出现有例中涉及的、采用了双侧输入方式的情况下的第一栅极驱动器的构成的概略电路图。
图29是示出现有例中涉及的、在第一栅极驱动器中与一条栅极总线对应的电路(单位电路)的构成的电路图。
图30是示出现有例中涉及的、由分别配置在栅极总线的一端侧和另一端侧的第一栅极驱动器和第二栅极驱动器构成的交错配置方式的栅极驱动器的构成的概略电路图。
具体实施方式
以下，一边参照附图一边说明一实施方式。此外，关于以下提及的各晶体管，栅极端子相当于控制端子，漏极端子和源极端子中的一方相当于第一导通端子，另一方相当于第二导通端子。另外，本实施方式中的晶体管假设全部为N沟道型的薄膜晶体管，但本发明并不限定于此。
<1.整体构成以及动作概要>
图2是示出一实施方式涉及的有源矩阵型的液晶显示装置的整体构成的框图。该液晶显示装置具备显示控制电路200、源极驱动器(数据信号线驱动电路)300和液晶面板600。液晶面板600中包含有由第一栅极驱动器410和第二栅极驱动器420构成的栅极驱动器(扫描信号线驱动电路)和显示部500。如图2所示，第一栅极驱动器410和第二栅极驱动器420以隔着显示部500相对的方式配置。在本实施方式中，在构成液晶面板600的两块基板中的一块基板(有源矩阵基板)上一体地形成有构成显示部500的像素电路和栅极驱动器。此外，由第一栅极驱动器410实现第一扫描信号线驱动部，由第二栅极驱动器420实现第二扫描信号线驱动部。
在显示部500上设置有：作为多条(j条)数据信号线的源极总线SL(1)～SL(j)；作为与该多条源极总线SL(1)～SL(j)交叉的多条(i条)扫描信号线的栅极总线GL(1)～GL(i)；以及沿着该多条源极总线SL(1)～SL(j)和该多条栅极总线GL(1)～GL(i)配置成矩阵状的多个(i×j个)像素形成部Ps。各像素形成部Ps与该多条源极总线SL(1)～SL(j)中的任一条对应，并且与该多条栅极总线GL(1)～GL(i)中的任一条对应。此外，液晶面板600的方式也不限于对液晶层在垂直方向上施加电场的VA(Vertical Alignment：垂直取向)方式、TN(Twisted Nematic：扭曲向列)方式等，也可以是对液晶层在大致平行方向上施加电场的IPS(In-Plane Switching：面内开关)方式。
另外，在本实施方式涉及的液晶显示装置中，能够切换栅极驱动器内的移位寄存器中的移位方向(切换多条栅极总线GL的扫描顺序)。关于此，在以下的说明中，将以“第一行、第二行、……、第(i-1)行、第i行”的顺序进行栅极总线GL的扫描称为“正向扫描”，将以“第i行、第(i-1)行、……、第二行、第一行”的顺序进行栅极总线GL的扫描称为“反向扫描”。
图3是示出显示部500内的一个像素形成部Ps(n，m)的电构成的电路图。如图3所示，像素形成部Ps(n，m)由如下构成：薄膜晶体管10，其栅极端子与通过对应的交叉点的栅极总线GL(n)连接，并且源极端子与通过该交叉点的源极总线SL(m)连接；像素电极Ep，其与该薄膜晶体管10的漏极端子连接；共用电极Ec，其是共用地设置于上述多个像素形成部Ps的相对电极；以及液晶层，其被夹持在共用地设置于上述多个像素形成部Ps的像素电极Ep与共用电极Ec之间。并且，利用由像素电极Ep和共用电极Ec形成的液晶电容Clc构成像素电容Cp。此外，通常来说，为了将电荷可靠地保持于像素电容Cp而与液晶电容Clc并联地设有辅助电容，但是辅助电容与本发明没有直接关系，因此省略其说明和图示。在液晶面板600为IPS方式的情况下，共用电极Ec形成于构成液晶面板600的两块基板中的上述一块基板(有源矩阵基板)上。在液晶面板600为VA方式等的情况下，共用电极Ec形成于构成液晶面板600的两块基板中的另一块基板上。
作为像素形成部Ps内的薄膜晶体管10，能够采用在沟道层中使用了非晶硅的薄膜晶体管(a-Si TFT)、在沟道层中使用了微晶硅的薄膜晶体管、在沟道层中使用了氧化物半导体的薄膜晶体管(氧化物TFT)、在沟道层中使用了低温多晶硅的薄膜晶体管(LTPS-TFT)等。作为氧化物TFT，例如可采用具有包含In-Ga-Zn-O类的半导体(例如氧化铟镓锌)的氧化物半导体层的薄膜晶体管。关于这些方面，对于第一栅极驱动器410及第二栅极驱动器420内的薄膜晶体管来说也是同样的。
显示控制电路200接收从外部施加的图像信号DAT以及定时控制信号TG，输出数字视频信号DV、用于控制源极驱动器300的动作的源极控制信号SCT、用于控制第一栅极驱动器410的动作的第一栅极控制信号GCT1以及用于控制第二栅极驱动器420的动作的第二栅极控制信号GCT2。源极控制信号SCT包含有源极起始脉冲信号、源极时钟信号以及锁存选通信号。第一栅极控制信号GCT1包含有正向扫描用的栅极起始脉冲信号、反向扫描用的栅极起始脉冲信号、相位彼此不同的第一至第六栅极时钟信号GCK1至GCK6、以及用于控制位移方向的信号(后述的第一及第二位移方向控制信号UDa、UDb)。对于第二栅极控制信号GCT2而言，与第一栅极控制信号GCT1相同。
基于从显示控制电路200发送来的数字视频信号DV和源极控制信号SCT，源极驱动器300分别将数据信号D(1)至D(j)施加到源极总线SL(1)至SL(j)。此时，源极驱动器300中，在源极时钟信号的脉冲产生的时刻，表示要施加到各源极总线SL的电压的数字视频信号DV被依次保持。并且，在锁存选通信号的脉冲产生的时刻，上述保持的数字视频信号DV被转换为模拟电压。该转换后的模拟电压作为数据信号D(1)～D(j)被同时施加到所有源极总线SL(1)～SL(j)。
第一栅极驱动器410配置于栅极总线GL(1)～GL(i)的一端侧，并基于从显示控制电路200发送来的第一栅极控制信号GCT1分别对栅极总线GL(1)～GL(i)的一端侧施加扫描信号G(1)～G(i)。另一方面，第二栅极驱动器420配置于栅极总线GL(1)～GL(i)的另一端侧，并基于从显示控制电路200发送来的第二栅极控制信号GCT2分别对栅极总线GL(1)～GL(i)的另一端侧施加扫描信号G(1)～G(i)。由此，在各帧期间内，从两端向栅极总线GL(1)～GL(i)依次施加有源扫描信号。这样的对栅极总线GL(1)～GL(i)施加有源扫描信号，以1帧期间(1垂直扫描期间)为周期重复进行。
如上所述，向源极总线SL(1)～SL(j)施加数据信号D(1)～D(j)，向栅极总线GL(1)～GL(i)施加扫描信号G(1)～G(i)。由此，基于数字视频信号DV的像素数据被写入各像素形成部Ps。
另外，液晶面板600的背面侧设有未图示的背光源单元。由此，背光被照射到液晶面板600的背面。该背光单元也通过显示控制电路200驱动，但也可以是通过其他方法驱动的构成。此外，在显示面板600为反射型的情况下，不需要背光源单元。
如上所述，基于数字视频信号(DV)的像素数据被写入各像素形成部Ps，并且背光被照射到液晶面板600的背面，从而将从外部施加的图像信号DAT所表示的图像显示在显示部500上。
<2.栅极驱动器>
<2.1栅极驱动器的整体构成>
图1是示出本实施方式中的栅极驱动器的整体构成的概略电路图。此外，图1仅示出了与第(n-2)～(n+4)行的栅极总线GL(n-2)～GL(n+4)对应的构成要素。该栅极驱动器由配置于栅极总线GL(1)～GL(i)的一端侧(图1中的左侧)的第一栅极驱动器410、和配置于栅极总线GL(1)～GL(i)的另一端侧(图1中的右侧)的第二栅极驱动器420构成。第一栅极驱动器410和第二栅极驱动器420均基于由第一至第六栅极时钟信号GCK1～GCK6构成的6相时钟信号进行动作。
第一栅极驱动器410包含第一移位寄存器411及第一扫描信号输出部412。第一移位寄存器411具有将与(i/2)条的第奇数行的栅极总线GL一一对应的(i/2)个双稳态电路SR级联连接的构成。第一扫描信号输出部412包括：(i/2)个第一缓冲电路Buf1，分别连接至(i/2)条的第奇数行的栅极总线GL；(i/2)个第二缓冲电路Buf2，分别连接至(i/2)条的第偶数行的栅极总线GL。
第二栅极驱动器420包含第二移位寄存器421和第二扫描信号输出部422。第二移位寄存器421具有将与(i/2)条的第偶数行的栅极总线GL一一对应的(i/2)个双稳态电路SR级联连接的构成。第二扫描信号输出部422包括：(i/2)个第一缓冲电路Buf1，分别连接至(i/2)条的第偶数行的栅极总线GL；(i/2)个第二缓冲电路Buf2，分别连接至(i/2)条的第奇数行的栅极总线GL。
此外，各双稳态电路SR和各第二缓冲电路Buf2也连接至分别提供用于控制移位方向(多条栅极总线的扫描顺序)的第一及第二偏移方向控制信号的第一及第二偏移方向控制线(图1中未示出)。对第一偏移方向控制信号和第一偏移方向控制线附加相同的附图标记UDa，对第二偏移方向控制信号和第二偏移方向控制线附加相同的附图标记UDb。在本实施方式中，通过第一偏移方向控制线UDa实现第一控制线，通过第二偏移方向控制线UDb实现第二控制线。
在本实施方式中的栅极驱动器中，与图30所示的现有的栅极驱动器不同，第一移位寄存器411及第二移位寄存器421中的来自各双稳态电路SR的输出信号控制1个第一缓冲电路Buf1及2个第二缓冲电路Buf2的动作。与此相关，在第一栅极驱动器410中，例如，来自与第n行的栅极总线GL(n)对应的双稳态电路SR(n)的输出信号被施加到与第(n-1)行的栅极总线GL(n-1)连接的第二缓冲电路Buf2(n-1)、与第n行的栅极总线GL(n)连接的第一缓冲电路Buf1(n)、以及与第(n+1)行的栅极总线GL(n+1)连接的第二缓冲电路Buf2(n+1)。另外，在第二栅极驱动器420中，例如，来自与第(n-1)行的栅极总线GL(n-1)对应的双稳态电路SR(n-1)的输出信号被施加到与第(n-2)行的栅极总线GL(n-2)连接的第二缓冲电路Buf2(n-2)、与第(n-1)行的栅极总线GL(n-1)连接的第一缓冲电路Buf1(n-1))、以及与第n行的栅极总线GL(n)连接的第二缓冲电路Buf2(n)。
关于6相时钟信号，在第一栅极驱动器410中，向第一缓冲电路Buf1施加第一栅极时钟信号GCK1、第三栅极时钟信号GCK3以及第五栅极时钟信号GCK5中的任一个，向第二缓冲电路Buf2施加第二栅极时钟信号GCK2、第四栅极时钟信号GCK4以及第六栅极时钟信号GCK6中的任一个。在第二栅极驱动器420中，向第一缓冲电路Buf1施加第二栅极时钟信号GCK2、第四栅极时钟信号GCK4以及第六栅极时钟信号GCK6中的任一个，向第二缓冲电路Buf2施加第一栅极时钟信号GCK1、第三栅极时钟信号GCK3以及第五栅极时钟信号GCK5中的任一个。另外，如图1所示，向与同一栅极总线GL连接的第一缓冲电路Buf1及第二缓冲电路Buf2提供上述6相时钟信号中的同一时钟信号。进一步地，如图1所示，向被施加有同一双稳态电路SR的输出信号的第一缓冲电路Buf1及第二缓冲电路Buf2提供上述6相时钟信号中的相位彼此不同的时钟信号。详细而言，将I设为整数，向连接到第I行的栅极总线GL(I)的第一缓冲电路Buf1(I)、连接到第(I-1)行的栅极总线GL(I-1)的第二缓冲电路Buf2(I-1)和连接到第(I+1)行的栅极总线GL(I+1)的第二缓冲电路Buf2(I+1)提供上述六相时钟信号中的相位彼此不同的时钟信号。
每个第一缓冲电路Buf1基于与连接目的地的栅极总线GL对应的双稳态电路SR的输出信号和对应的栅极时钟信号GCKk(k为1～6中的任一个)，生成要施加到连接目的地的栅极总线GL的扫描信号G。每个第二缓冲电路Buf2基于与相邻于连接目的地的栅极总线GL的一方的栅极总线GL对应的双稳态电路SR的输出信号、与相邻于连接目的地的栅极总线GL的另一方的栅极总线GL对应的双稳态电路SR的输出信号以及对应的栅极时钟信号GCKk(k为1～6中的任一个)，生成要施加到连接目的地的栅极总线GL的扫描信号G。
另外，若着眼于任意的栅极总线GL，则一个端部连接至第一缓冲电路Buf1，另一个端部连接至第二缓冲电路Buf2。由此，各栅极总线GL的充电及放电通过第一缓冲电路Buf1从一个端部进行的同时，通过第二缓冲电路Buf2从另一个端部进行。
此外，为了使第一移位寄存器411中所包含的双稳态电路和第二移位寄存器421中所包含的双稳态电路实际作为移位寄存器而动作，需要根据栅极时钟信号的相数等在初级的双稳态电路之前和最终级的双稳态电路之后设置伪双稳态电路。然而，对于本领域技术人员来说，与此相关的具体构成是显而易见的，因此省略其说明。
<2.2栅极驱动器的详细构成>
参照图4至图7，并着眼于与第n行的栅极总线GL(n)对应的结构要素，对本实施方式中的栅极驱动器的详细构成进行说明。
如图4所示，在第一栅极驱动器410中，栅极总线GL(n)连接至第一缓冲电路Buf1(n)。第一缓冲电路Buf1(n)被施加有第一栅极时钟信号GCK1和双稳态电路SR(n)的输出信号。对第一缓冲电路Buf1(n)施加输出信号的双稳态电路SR(n)也对连接到第(n-1)行的栅极总线GL(n-1)的第二缓冲电路Buf2(n-1)和连接到第(n+1)行的栅极总线GL(n+1)的第二缓冲电路Buf2(n+1)施加输出信号。
如图5所示，在第二栅极驱动器420中，栅极总线GL(n)连接至第二缓冲电路Buf2(n)。第二缓冲电路Buf2(n)被施加有第一栅极时钟信号GCK1、与第(n-1)行的栅极总线GL(n-1)对应的双稳态电路SR(n-1)的输出信号和与第(n+1)行的栅极总线GL(n+1)对应的双稳态电路SR(n+1)的输出信号。
图6是示出与第n行的栅极总线GL(n)对应的双稳态电路SR(n)的详细构成的电路图。此外，与第n行以外的栅极总线GL对应的双稳态电路SR的构成也是同样的。该双稳态电路SR(n)包含有两个N沟道型薄膜晶体管Ta、Tb。对于薄膜晶体管Ta，作为输入端子46的栅极端子连接至第(n-3)行的栅极总线GL(n-3)，漏极端子连接至第一移位方向控制线UDa，源极端子连接至第一状态节点N1(n)。对于薄膜晶体管Tb，作为输入端子47的的栅极端子连接至第(n+3)行的栅极总线GL(n+3)，漏极端子连接至第二移位方向控制线UDb，源极端子连接至第一状态节点N1(n)。此外，第一状态节点N1(n)为包含该双稳态电路SR(n)的输出端的节点。
在本实施方式中，由薄膜晶体管Ta实现第一的第一状态节点控制晶体管，由薄膜晶体管Tb实现第二的第一状态节点控制晶体管。
图7是示出连接至第n行的栅极总线GL(n)的缓冲电路(第一缓冲电路Buf1(n)和第二缓冲电路Buf2(n))的详细构成的电路图。
第一缓冲电路Buf1(n)包含有N沟道型薄膜晶体管T1和升压电容器C1。对于薄膜晶体管T1，栅极端子连接至第一状态节点N1(n)，漏极端子被施加有第一栅极时钟信号GCK1，源极端子连接至栅极总线GL(n)。对于升压电容器C1，其一端连接至薄膜晶体管T1的栅极端子，另一端连接至薄膜晶体管T1的源极端子。此外，升压电容器C1并非必须的构成要素，可以仅设于必要的情况下。对于此，后述的升压电容器C2也是同样的。
第二缓冲电路Buf2(n)包含有三个N沟道型的薄膜晶体管T2、T3A、T3B和升压电容器C2。对于薄膜晶体管T2，栅极端子连接至第二状态节点N2(n)，漏极端子被施加有第一栅极时钟信号GCK1，源极端子连接至栅极总线GL(n)。对于薄膜晶体管T3A，栅极端子连接至第二位移方向控制线UDb，漏极端子连接至第一状态节点N1(n-1)，其中该第一状态节点N1(n-1)被包含于与第(n-1)行的栅极总线GL(n-1)对应的双稳态电路SR(n-1)中，源极端子连接至第二状态节点N2(n)。对于薄膜晶体管T3B，栅极端子连接至第一位移方向控制线UDa，漏极端子连接至第一状态节点N1(n+1)，源极端子连接至第二状态节点N2(n)，其中该第一状态节点N1(n+1)被包含于与第(n+1)行的栅极总线GL(n+1)对应的双稳态电路SR(n-1)中。对于升压电容器C2，其一端连接至薄膜晶体管T2的栅极端子，另一端连接至薄膜晶体管T2的源极端子。
在本实施方式中，由薄膜晶体管T1实现第一缓冲晶体管，由升压电容器C1实现第一电容器，由薄膜晶体管T2实现第二缓冲晶体管，由升压电容器C2实现第二电容器，由薄膜晶体管T3A实现第二控制晶体管，由薄膜晶体管T3B实现第三缓冲晶体管。
此外，关于图6所示的构成，可以对薄膜晶体管Ta的栅极端子(输入端子46)施加与对第(n-3)行的栅极总线GL(n-3)施加的扫描信号G(n-3)相同相位的波形的信号，也可以对薄膜晶体管Tb的栅极端子(输入端子47)施加与对第(n+3)行的栅极总线GL(n+3)施加的扫描信号G(n+3)相同相位的波形的信号。在该情况下，例如，针对第一缓冲电路Buf1或第二缓冲电路Buf2的至少一个，采用分为用于驱动栅极总线GL的缓冲和生成施加给图6所示的双稳态电路的信号的缓冲的构成。
<2.3栅极驱动器的动作>
接着，参照图1以及图6至图11，说明本实施方式中的栅极驱动器的动作。此外，关于第一移位方向控制线UDa和第二移位方向控制线UDb，高电平时的电压为高电平电源电压VDD，低电平时的电压为低电平电源电压VSS。
<2.3.1正向扫描时的动作>
图8是用于对进行正向扫描时(以升序向多个栅极总线GL施加高电平的扫描信号G时)的栅极驱动器的动作进行说明的信号波形图。此处，着眼于第n行的栅极总线GL(n)处于选择状态的期间附近的动作。
在进行正向扫描时，对第一移位寄存器411和第二移位寄存器421施加正向扫描用的起始脉冲(栅极起始脉冲信号)。即，针对第一移位寄存器411和第二移位寄存器421，对初级侧的双稳态电路SR施加起始脉冲。另外，如图8所示，关于6相时钟信号，按“第一栅极时钟信号GCK1、第二栅极时钟信号GCK2、第三栅极时钟信号GCK3、第四栅极时钟信号GCK4、第五栅极时钟信号GCK5、第六栅极时钟信号GCK6”的顺序生成时钟脉冲。另外，第一移位方向控制线UDa维持在高电平，第二移位方向控制线UDb维持在低电平。
在时刻t00以前的期间中，第一状态节点N1(n-1)、第一状态节点N1(n)、第二状态节点N2(n)以及第一状态节点N1(n+1)的电压均被维持在低电平。
当达到时刻t00，扫描信号G(n-4)(图8中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n-1)中，薄膜晶体管Ta处于导通状态，第一状态节点N1(n-1)的电压从低电平变化为高电平。此时，第二移位方向控制线UDb被维持在低电平，因此第二缓冲电路Buf2(n)内的薄膜晶体管T3A处于截止状态。因此，即使第一状态节点N1(n-1)的电压从低电平变为高电平，第二状态节点N2(n)的电压也保持在低电平。
此外，时刻t00～t03中的第一状态节点N1(n-1)的电压电平是比高电平电源电压VDD低了薄膜晶体管Ta的阈值电压的电压电平。以下，将这样的电压电平称为“预充电电压电平”。此外，第二缓冲电路Buf2(n)内的薄膜晶体管T3A的阈值电压的大小为：如果漏极端子的电压电平和源极端子的电压电平超过预充电电压电平，则该薄膜晶体管T3A变为截止状态。同样地，第二缓冲电路Buf2(n)内的薄膜晶体管T3B的阈值电压的大小为：如果漏极端子的电压电平和源极端子的电压电平超过预充电电压电平，则该薄膜晶体管T3B变为截止状态。
当达到时刻t01，扫描信号G(n-3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管Ta处于导通状态。由于薄膜晶体管Ta的漏极端子与第一移位方向控制线UDa连接，因此，由于薄膜晶体管Ta处于导通状态，第一状态节点N1(n)的电压从低电平变化为高电平(预充电电压电平)。此时，由于施加给第一缓冲电路Buf1(n)内的薄膜晶体管T1的漏极端子的第一栅极时钟信号GCK1为低电平，因此扫描信号G(n)被维持在低电平。
当达到时刻t02，扫描信号G(n-2)(图8中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n+1)中，薄膜晶体管Ta处于导通状态，第一状态节点N1(n+1)的电压从低电平变化为预充电电压电平。此时，第一移位方向控制线UDa被维持在高电平，因此第二缓冲电路Buf2(n)内的薄膜晶体管T3B处于导通状态。因此，伴随着第一状态节点N1(n+1)的电压从低电平变化为预充电电压电平，第二状态节点N2(n)的电压也从低电平变化为预充电电压电平。
当达到时刻t03，扫描信号G(n-3)从高电平变化为低电平。由此，在双稳态电路SR(n)中，薄膜晶体管Ta处于截止状态。另外，在时刻t03，通过使第六栅极时钟信号GCK6从低电平变化为高电平，基于与第(n-1)行的栅极总线GL(n-1)连接的第一缓冲电路Buf1(n-1)中的升压动作，第一状态节点N1(n-1)的电压进一步上升。
当达到时刻t04，第一栅极时钟信号GCK1从低电平变化为高电平。由此，在第一缓冲电路Buf1(n)中，经由薄膜晶体管T1的第n行的栅极总线GL(n)的充电开始。此时，该栅极总线GL(n)的电压变化(即，扫描信号G(n)的电压变化)经由升压电容器C1提升第一状态节点N1(n)的电压。通过这样的升压动作，向薄膜晶体管T1的栅极端子施加与通常的高电平相比充分高的电压。其结果，薄膜晶体管T1完全处于导通状态，第n行的栅极总线GL(n)从一端侧(图1中的左侧)充电至完全的高电平。
如图7所示，第一栅极时钟信号GCK1也被施加到第二缓冲电路Buf2(n)。详细而言，第一栅极时钟信号GCK1被施加给第二缓冲电路Buf2(n)内的薄膜晶体管T2的漏极端子。另外，在时刻t04紧前的时间点，第二状态节点N2(n)的电压变为预充电电压电平。因此，在时刻t04，在第二缓冲电路Buf2(n)中，经由薄膜晶体管T2的第n行的栅极总线GL(n)的充电开始。此时，该栅极总线GL(n)的电压变化经由升压电容器C2提升第二状态节点N2(n)的电压。由此，向薄膜晶体管T2的栅极端子施加与通常的高电平相比充分高的电压。其结果，薄膜晶体管T2完全处于导通状态，第n行的栅极总线GL(n)从另一端侧(图1中的右侧)充电至完全的高电平。
在时刻t05，通过第六栅极时钟信号GCK6从高电平变化为低电平，第一状态节点N1(n-1)的电压降低至预充电电压电平。此时，薄膜晶体管T3A处于截止状态，第二状态节点N2(n)的电压不变化。另外，在时刻t05，通过使第二栅极时钟信号GCK2从低电平变化为高电平，基于与第(n+1)行的栅极总线GL(n+1)连接的第一缓冲电路Buf1(n+1)中的升压动作，第一状态节点N1(n+1)的电压进一步上升。如上所述，薄膜晶体管T3B具有当漏极端子的电压电平和源极端子的电压电平超过预充电电压电平时处于截止状态的阈值电压，因此此时，薄膜晶体管T3B处于截止状态，第二状态节点N2(n)的电压不变化。
在时刻t06，第一栅极时钟信号GCK1从高电平变化为低电平。由此，第n行的栅极总线GL(n)的电荷经由第一缓冲电路Buf1(n)内的薄膜晶体管T1从上述一端侧(图1中的左侧)放电，并且也经由第二缓冲电路Buf2(n)内的薄膜晶体管T2从上述另一端侧(图1中的右侧)放电。其结果，扫描信号G(n)的电压高速下降到低电平。这样，在时刻t04变为选择状态的第n行的栅极总线GL(n)在时刻t06迅速地向非选择状态变化。
如上所述，在时刻t06，扫描信号G(n)的电压从高电平变化为低电平。由此，经由第一缓冲电路Buf1(n)内的升压电容器C1，第一状态节点N1(n)的电压下降；经由第二缓冲电路Buf2(n)内的升压电容器C2，第二状态节点N2(n)的电压下降。
另外，当达到时刻t06，扫描信号G(n+2)(图8中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n-1)中，薄膜晶体管Tb处于导通状态，因此第一状态节点N1(n-1)的电压降低到低电平。
当达到时刻t07，扫描信号G(n+3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管Tb处于导通状态。由于薄膜晶体管Tb的漏极端子与第二移位方向控制线UDb连接，因此，薄膜晶体管Tb处于导通状态，从而第一状态节点N1(n)的电压降低至低电平。
当达到时刻t08，扫描信号G(n+4)(图8中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n+1)中，薄膜晶体管Tb处于导通状态，因此第一状态节点N1(n+1)的电压降低到低电平。此时，第二缓冲电路Buf2(n)内的薄膜晶体管T3B处于导通状态，第二状态节点N2(n)的电压也降低到低电平。
当达到时刻t09，扫描信号G(n+3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管Tb处于导通状态。
此外，在这个示例中，通过时刻t01的动作实现第一的第一状态节点控制晶体管导通步骤，通过时刻t03的动作实现第一的第一状态节点控制晶体管截止步骤，通过时刻t07的动作实现第二的第一状态节点控制晶体管导通步骤，通过时刻t09的动作实现第二的第一状态节点控制晶体管截止步骤。
图9是通过模拟得到的正向扫描时的信号波形图。所有的波形都是横轴为时间，纵轴为电压。第一状态节点N1(n)的电压变化及第二状态节点N2(n)的电压变化不依赖于第一状态节点N1(n-1)的电压变化。若着眼于第一状态节点N1(n)和第二状态节点N2(n)的电压，则在第一状态节点N1(n)的电压从低电平变化为预充电电压电平后，第二状态节点N2(n)的电压从低电平变化为预充电电压电平。并且，第一状态节点N1(n)以及第二状态节点N2(n)在相同期间(附加了附图标记61的箭头所示的期间)被维持为与通常的高电平相比充分高的电压。之后，在第一状态节点N1(n)的电压从预充电电压电平变化为低电平后，第二状态节点N2(n)的电压从预充电电压电平变化为低电平。此处，第二状态节点N2(n)的电压在与第一状态节点N1(n+1)的电压相同的定时从低电平向预充电电压电平变化，另外，第二状态节点N2(n)的电压在与第一状态节点N1(n+1)的电压相同的定时从预充电电压电平向低电平变化。即，第二状态节点N2(n)的电压变化依赖于第一状态节点N1(n+1)的电压变化。
<2.3.2反向扫描时的动作>
图10是用于对进行反向扫描时(以降序向多个栅极总线GL施加高电平的扫描信号G时)的栅极驱动器的动作进行说明的信号波形图。此处，也着眼于第n行的栅极总线GL(n)处于选择状态的期间附近的动作。
在进行反向扫描时，对第一移位寄存器411和第二移位寄存器421施加反向扫描用的起始脉冲(栅极起始脉冲信号)。即，针对第一移位寄存器411和第二移位寄存器421，对最终级侧的双稳态电路SR施加起始脉冲。另外，如图10所示，关于6相时钟信号，按“第六栅极时钟信号GCK6、第五栅极时钟信号GCK5、第四栅极时钟信号GCK4、第三栅极时钟信号GCK3、第二栅极时钟信号GCK2、第一栅极时钟信号GCK1”的顺序生成时钟脉冲。另外，第一移位方向控制线UDa维持在低电平，第二移位方向控制线UDb维持在高电平。
在时刻t10以前的期间中，第一状态节点N1(n-1)、第二状态节点N2(n)、第一状态节点N1(n)及第一状态节点N1(n+1)的电压均被维持在低电平。
当达到时刻t10，扫描信号G(n+4)(图10中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n+1)中，薄膜晶体管Tb处于导通状态，第一状态节点N1(n+1)的电压从低电平变化为高电平。此时，第一移位方向控制线UDa被维持在低电平，因此第二缓冲电路Buf2(n)内的薄膜晶体管T3B处于截止状态。因此，即使第一状态节点N1(n+1)的电压从低电平变化为高电平，第二状态节点N2(n)的电压也保持在低电平。
当达到时刻t11，扫描信号G(n+3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管Tb处于导通状态。由于薄膜晶体管Tb的漏极端子与第二移位方向控制线UDb连接，因此，由于薄膜晶体管Tb处于导通状态，第一状态节点N1(n)的电压从低电平变化为高电平(预充电电压电平)。此时，由于施加给第一缓冲电路Buf1(n)内的薄膜晶体管T1的漏极端子的第一栅极时钟信号GCK1为低电平，因此扫描信号G(n)被维持在低电平。
当达到时刻t12，扫描信号G(n+2)(图10中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n-1)中，薄膜晶体管Tb处于导通状态，第一状态节点N1(n-1)的电压从低电平变化为预充电电压电平。此时，第二移位方向控制线UDb被维持在高电平，因此第二缓冲电路Buf2(n)内的薄膜晶体管T3A处于导通状态。因此，伴随着第一状态节点N1(n-1)的电压从低电平变化为预充电电压电平，第二状态节点N2(n)的电压也从低电平变化为预充电电压电平。
当达到时刻t13，扫描信号G(n+3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管tR2处于导通状态。另外，当达到时刻t13，通过使第二栅极时钟信号GCK2从低电平变化为高电平，基于与第(n+1)行的栅极总线GL(n+1)连接的第一缓冲电路Buf1(n+1)中的升压动作，第一状态节点N1(n+1)的电压进一步上升。
当达到时刻t14，第一栅极时钟信号GCK1从低电平变化为高电平。由此，与进行正向扫描时的时刻t04(参照图8)同样地，第n行的栅极总线GL(n)从一端侧(图1中的左侧)和另一端侧(图1中的右侧)双方被充电至完全的高电平。
在时刻t15，通过使第二栅极时钟信号GCK2从高电平变化为低电平，第一状态节点N1(n+1)的电压降低至预充电电压电平。此时，薄膜晶体管T3B处于截止状态，第二状态节点N2(n)的电压不变化。另外，当达到时刻t15，通过使第六栅极时钟信号GCK6从低电平变化为高电平，基于与第(n-1)行的栅极总线GL(n-1)连接的第一缓冲电路Buf1(n-1)中的升压动作，第一状态节点N1(n-1)的电压进一步上升。如上所述，薄膜晶体管T3A具有当漏极端子的电压电平和源极端子的电压电平超过预充电电压电平时处于截止状态的阈值电压，因此此时，薄膜晶体管T3A处于截止状态，第二状态节点N2(n)的电压不变化。
在时刻t16，第一栅极时钟信号GCK1从高电平变化为低电平。由此，与进行正向扫描时的时刻t06(参照图8)同样地，第n行的栅极总线GL(n)的电荷经由第一缓冲电路Buf1(n)内的薄膜晶体管T1从上述一端侧(图1中的左侧)放电，并且也经由第二缓冲电路Buf2(n)内的薄膜晶体管T2从上述另一端侧(图1中的右侧)放电。其结果，扫描信号G(n)的电压高速下降到低电平。这样，在时刻t14变为选择状态的第n行的栅极总线GL(n)在时刻t16迅速地向非选择状态变化。另外，与进行正向扫描时的时刻t06(参照图8)同样地，第一状态节点N1(n)的电压以及第二状态节点N2(n)的电压降低。
在时刻t16，此外，扫描信号G(n-2)(图10中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n+1)中，薄膜晶体管tR1处于导通状态，因此第一状态节点N1(n+1)的电压降低到低电平。
当达到时刻t17，扫描信号G(n-3)从低电平变化为高电平。由此，在双稳态电路SR(n)中，薄膜晶体管Ta处于导通状态。由于薄膜晶体管Ta的漏极端子与第一移位方向控制线UDa连接，因此，由于薄膜晶体管Ta处于导通状态，第一状态节点N1(n)的电压降低至低电平。
当达到时刻t18，扫描信号G(n-4)(图10中未图示)从低电平变化为高电平。由此，在双稳态电路SR(n-1)中，薄膜晶体管Ta处于导通状态，因此第一状态节点N1(n-1)的电压降低到低电平。此时，第二缓冲电路Buf2(n)内的薄膜晶体管T3A处于导通状态，第二状态节点N2(n)的电压也降低到低电平。
当达到时刻t19，扫描信号G(n-3)从高电平变化为低电平。由此，在双稳态电路SR(n)中，薄膜晶体管Ta处于导通状态。
此外，在这个示例中，通过时刻t11的动作实现第二的第一状态节点控制晶体管导通步骤，通过时刻t13的动作实现第二的第一状态节点控制晶体管截止步骤，通过时刻t17的动作实现第一的第一状态节点控制晶体管导通步骤，通过时刻t19的动作实现第一的第一状态节点控制晶体管截止步骤。
图11是通过模拟得到的反向扫描时的信号波形图。所有的波形都是横轴为时间，纵轴为电压。第一状态节点N1(n)的电压变化及第二状态节点N2(n)的电压变化不依赖于第一状态节点N1(n+1)的电压变化。若着眼于第一状态节点N1(n)和第二状态节点N2(n)的电压，则在第一状态节点N1(n)的电压从低电平变化为预充电电压电平后，第二状态节点N2(n)的电压从低电平变化为预充电电压电平。并且，第一状态节点N1(n)以及第二状态节点N2(n)在相同期间(附加了附图标记62的箭头所示的期间)被维持为与通常的高电平相比充分高的电压。之后，在第一状态节点N1(n)的电压从预充电电压电平变化为低电平后，第二状态节点N2(n)的电压从预充电电压电平变化为低电平。此处，第二状态节点N2(n)的电压在与第一状态节点N1(n-1)的电压相同的定时从低电平向预充电电压电平变化，另外，第二状态节点N2(n)的电压在与第一状态节点N1(n-1)的电压相同的定时从预充电电压电平向低电平变化。即，第二状态节点N2(n)的电压变化依赖于第一状态节点N1(n-1)的电压变化。
<2.4关于薄膜晶体管的尺寸以及升压电容器的电容值>
此处，对薄膜晶体管的尺寸以及升压电容器的电容值进行说明。如上所述，在本实施方式中，各栅极总线GL的充放电通过第一缓冲电路Buf1从一端部进行的同时，通过第二缓冲电路Buf2从另一端部进行。关于此，来自一端部的栅极总线GL的充放电与来自另一端部的栅极总线GL的充放电以相同的方式进行。然而，对于第一缓冲电路Buf1和第二缓冲电路Buf2而言，电路构成、输入信号不同。因此，第一状态节点N1的电压波形与第二状态节点N2(n2)的电压波形不同。另外，在第一缓冲电路Buf1和第二缓冲电路Buf2中，由升压电容器进行的升压动作的效率也不同。因此，优选以使第一缓冲电路Buf1的栅极总线GL的驱动能力和第二缓冲电路Buf2的栅极总线GL的驱动能力成为相同程度的方式，进行针对薄膜晶体管T1以及薄膜晶体管T2的互不相同的尺寸的设定和针对增压电容器C1以及增压电容器C2的互不相同的电容值的设定。通过使作为缓冲晶体管的薄膜晶体管T1、T2的尺寸、升压动作的效率最佳化，能够使元件尺寸最小化而实现窄边框化。另外,若使第一缓冲电路Buf1的栅极总线GL的驱动能力和第二缓冲电路Buf2的栅极总线GL的驱动能力为相同程度,则各栅极总线GL从选择状态向非选择状态转换时的各像素形成部Ps中的引入电压的大小在一端部附近和另一端部附近为相同程度。由此，抑制闪烁的发生。
此外，薄膜晶体管的驱动能力由沟道宽度W与沟道长度L之比W/L来决定。此处，假设沟道长度L为固定，设定薄膜晶体管的尺寸是指设定沟道宽度W。
<3.效果>
根据本实施方式，显示部500内的各栅极总线GL由第一栅极驱动器410及第二栅极驱动器420驱动。即，各栅极总线GL中，从其两端施加高电平或低电平的电压作为扫描信号。由此，由于能够对各栅极总线GL高速地进行充电以及放电，因此对于尺寸大的显示部500也能够通过高速地驱动而良好地显示图像。此处，第一栅极驱动器410内的第一移位寄存器411由与第奇数行的栅极总线GL对应的双稳态电路SR构成，第二栅极驱动器420内的第二移位寄存器421由与第偶数行的栅极总线GL对应的双稳态电路SR构成。而且，根据各双稳态电路的输出信号来控制三个缓冲电路(1个第一缓冲电路Buf1和2个第二缓冲电路Buf2)的动作。由于采用这样的构成，因此与以往相比，移位寄存器的实现所需的面积减少，能够实现作为显示面板的液晶面板600的窄边框化。
另外，在各双稳态电路SR中，作为用于控制与薄膜晶体管T1的栅极端子连接的第一状态节点N1的电压的构成要素，设置有两个薄膜晶体管，该薄膜晶体管T1作为连接至栅极总线GL的第一缓冲电路Buf1内的缓冲晶体管。详细而言，将J和K设为整数，与第K行的栅极总线GL(K)对应的双稳态电路SR(K)设有薄膜晶体管Ta和薄膜晶体管Tb，该薄膜晶体管Ta具有连接至第(K-J)行的栅极总线GL(K-J)的栅极端子、连接至第一移位方向控制线UDa的漏极端子和连接至第一状态节点N1(K)的源极端子，该薄膜晶体管Tb具有连接至第(K+J)行的栅极总线GL(K+J)的栅极端子、连接至第二移位方向控制线UDb的漏极端子和连接至第一状态节点N1(K)的源极端子。此处，在进行正向扫描时，第一移位方向控制信号UDa维持在高电平，并且第二移位方向控制信号UDb维持在低电平，在进行反向扫描时，第一移位方向控制信号UDa维持在低电平，并且第二移位方向控制信号UDb维持在高电平。另外，第二缓冲电路Buf2(K)构成为基于与相邻于连接目的地的栅极总线GL(K)的一方的栅极总线GL(K-1)对应的双稳态电路SR(K-1)的输出信号、与相邻于连接目的地的栅极总线GL(K)的另一方的栅极总线GL(K+1)对应的双稳态电路SR(K+1)的输出信号以及栅极时钟信号GCK，驱动连接目的地的栅极总线GL(K)。根据以上的构成，当针对第一移位寄存器411和第二移位寄存器421向初级侧的双稳态电路SR施加起始脉冲时，进行正向扫描，当针对第一移位寄存器411和第二移位寄存器421向最终级侧的双稳态电路SR施加起始脉冲时，进行反向扫描。这样，能够进行栅极总线GL的扫描顺序的切换。
如上所述，根据本实施方式，实现了栅极总线GL的高速充放电以及栅极总线GL的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。
<4.变形例>
在上述实施方式中，关于与各栅极总线对应的双稳态电路SR(参照图6)，输入端子46连接到3行前的栅极总线，输入端子47连接到3行后的栅极总线。另外，用作栅极时钟信号GCK的多相时钟信号的相数为6，并且各栅极时钟信号GCK的脉冲宽度是相当于2个水平扫描期间的长度。然而，对于这些可以实施各种各样的变形。因此，以下对上述实施方式的变形例进行说明。此外，在下文中，将z设为整数并将相当于z个水平扫描期间的长度称为“zH”。例如，将相当于2个水平扫描期间的长度称为“2H”。
<4.1第一变形例>
图12是示出本变形例中的双稳态电路SR(n)的详细构成的电路图。输入端子46(薄膜晶体管Ta的栅极端子)连接到第(n-2)行的栅极总线GL(n-2)，输入端子47(薄膜晶体管Tb的栅极端子)连接到第(n+2)行的栅极总线GL(n+2)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为4。但是，所使用的多相时钟信号的相数也可以为5以上。各栅极时钟信号GCK的脉冲宽度为1H。
图13是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t21从低电平变化为预充电电压电平后，在时刻t23变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t24变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t25变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t23到时刻t24的1H期间，也被维持为与通常的高电平相比充分高的电压。如图13所示，产生第一至第四栅极时钟信号GCK1～GCK4的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图14是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t31从低电平变化为预充电电压电平后，在时刻t33变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t34变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t35变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t33到时刻t34的1H期间，也被维持为与通常的高电平相比充分高的电压。如图14所示，产生第一至第四栅极时钟信号GCK1～GCK4的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.2第二变形例>
在本变形例中，双稳态电路SR的输入端子46(薄膜晶体管Ta的栅极端子)以及输入端子47(薄膜晶体管Tb的栅极端子)的连接目的地与上述实施方式相同(参照图6)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为5。但是，所使用的多相时钟信号的相数也可以为6以上。各栅极时钟信号GCK的脉冲宽度为1H。
图15是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t41从低电平变化为预充电电压电平后，在时刻t44变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t45变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t47变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t44到时刻t45的1H期间，也被维持为与通常的高电平相比充分高的电压。如图15所示，产生第一至第五栅极时钟信号GCK1～GCK5的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图16是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t51从低电平变化为预充电电压电平后，在时刻t54变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t55变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t57变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t54到时刻t55的1H期间，也被维持为与通常的高电平相比充分高的电压。如图16所示，产生第一至第五栅极时钟信号GCK1～GCK5的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.3第三变形例>
在本变形例中，双稳态电路SR的输入端子46(薄膜晶体管Ta的栅极端子)以及输入端子47(薄膜晶体管Tb的栅极端子)的连接目的地与上述实施方式相同(参照图6)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为5。但是，所使用的多相时钟信号的相数也可以为6以上。各栅极时钟信号GCK的脉冲宽度为2H。
图17是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t61从低电平变化为预充电电压电平后，在时刻t64变化为与通常的高电平相比充分高的电压电平。然后，在2H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t66变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t67变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t64到时刻t66的2H期间，也被维持为与通常的高电平相比充分高的电压。如图17所示，产生第一至第五栅极时钟信号GCK1～GCK5的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图18是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t71从低电平变化为预充电电压电平后，在时刻t74变化为与通常的高电平相比充分高的电压电平。然后，在2H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t76变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t77变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t74到时刻t76的2H期间，也被维持为与通常的高电平相比充分高的电压。如图18所示，产生第一至第五栅极时钟信号GCK1～GCK5的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.4第四变形例>
图19是示出本变形例中的双稳态电路SR(n)的详细构成的电路图。输入端子46(薄膜晶体管Ta的栅极端子)连接到第(n-4)行的栅极总线GL(n-4)，输入端子47(薄膜晶体管Tb的栅极端子)连接到第(n+4)行的栅极总线GL(n+4)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为6。但是，所使用的多相时钟信号的相数也可以为7以上。各栅极时钟信号GCK的脉冲宽度为1H。
图20是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t81从低电平变化为预充电电压电平后，在时刻t85变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t86变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t89变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t85到时刻t86的1H期间，也被维持为与通常的高电平相比充分高的电压。如图20所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图21是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻t91从低电平变化为预充电电压电平后，在时刻t95变化为与通常的高电平相比充分高的电压电平。然后，在1H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻t96变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻t99变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻t95到时刻t96的1H期间，也被维持为与通常的高电平相比充分高的电压。如图21所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.5第五变形例>
在本变形例中，双稳态电路SR的输入端子46(薄膜晶体管Ta的栅极端子)以及输入端子47(薄膜晶体管Tb的栅极端子)的连接目的地与上述第四变形例相同(参照图19)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为6。但是，所使用的多相时钟信号的相数也可以为7以上。各栅极时钟信号GCK的脉冲宽度为2H。
图22是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻ta1从低电平变化为预充电电压电平后，在时刻ta5变化为与通常的高电平相比充分高的电压电平。然后，在2H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻ta7变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻ta9变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻ta5到时刻ta7的2H期间，也被维持为与通常的高电平相比充分高的电压。如图22所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图23是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻tb1从低电平变化为预充电电压电平后，在时刻tb5变化为与通常的高电平相比充分高的电压电平。然后，在2H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻tb7变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻tb9变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻tb5到时刻tb7的2H期间，也被维持为与通常的高电平相比充分高的电压。如图23所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.6第六变形例>
在本变形例中，双稳态电路SR的输入端子46(薄膜晶体管Ta的栅极端子)以及输入端子47(薄膜晶体管Tb的栅极端子)的连接目的地与上述第四变形例相同(参照图19)。所使用的多相时钟信号(栅极时钟信号GCK)的相数为6。但是，所使用的多相时钟信号的相数也可以为7以上。各栅极时钟信号GCK的脉冲宽度为3H。
图24是用于说明进行正向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻tc1从低电平变化为预充电电压电平后，在时刻tc5变化为与通常的高电平相比充分高的电压电平。然后，在3H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻tc8变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻tc9变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻tc5到时刻tc8的3H期间，也被维持为与通常的高电平相比充分高的电压。如图24所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向初级侧的双稳态电路SR提供起始脉冲，由此按升序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
图25是用于说明进行反向扫描时的栅极驱动器的动作的信号波形图。第一状态节点N1(n)的电压在时刻td1从低电平变化为预充电电压电平后，在时刻td5变化为与通常的高电平相比充分高的电压电平。然后，在3H的期间，维持该充分高的电压电平。即，第一状态节点N1(n)的电压在时刻td8变化为预充电电压电平。之后，第一状态节点N1(n)的电压在时刻td9变化为低电平。并且，与第一状态节点N1(n)的电压同样地，第二状态节点N2(n)的电压在从时刻td5到时刻td8的3H期间，也被维持为与通常的高电平相比充分高的电压。如图25所示，产生第一至第六栅极时钟信号GCK1～GCK6的时钟脉冲，并且针对第一移位寄存器411及第二移位寄存器421向最终级侧的双稳态电路SR提供起始脉冲，由此按降序向多个栅极总线GL施加高电平(导通电平)的扫描信号G。
<4.7总结>
根据上述实施方式及上述所有变形例，概括而言，可以认为将J和K设为整数，各双稳态电路SR能采用以下的构成。与第K行的栅极总线GL(K)对应的双稳态电路SR(K)包括：与输出信号的输出目的地的第一缓冲电路Buf1(K)连接的第一状态节点N1(K)；以及源极端子连接至该第一状态节点N1(K)的两个薄膜晶体管Ta、Tb。对于薄膜晶体管Ta，栅极端子连接至第(K-J)行的栅极总线GL(K-J)，漏极端子连接至第一移位方向控制线UDa。对于薄膜晶体管Tb，栅极端子连接至第(K+J)行的栅极总线GL(K+J)，漏极端子连接至第二移位方向控制线UDb。第一移位方向控制线UDa在正向扫描时被施加有高电平电源电压VDD，在反向扫描时被施加有低电平电源电压VSS。第二移位方向控制线UDb在正向扫描时被施加有低电平电源电压VSS，在反向扫描时被施加有高电平电源电压VDD。
另外，在各双稳态电路SR中，在通过升压动作将第一状态节点N1的电压提高到与通常的高电平相比充分高的电压之前,需要进行第一状态节点N1的预充电的至少1H的期间和进行第二状态节点N2的预充电的至少1H的期间。因此，上述J为2以上的整数,以使比进行升压动作的定时早2H以上地开始第一状态节点N1的预充电。
另外，在第二缓冲电路Buf2中，第二状态节点N2的电压通过升压动作从变为与通常的高电平相比充分高的电压的定时起(J+1)H后降低到低电平。此处，对于施加给第二缓冲电路Buf2的栅极时钟信号GCK，在上述升压动作后从高电平变化为低电平后，到第二状态节点N2的电压降低到低电平为止，为了不引起误动作，必须维持在低电平。因此，用作栅极时钟信号的多相时钟信号相数为(J+2)以上。
进一步地，在各双稳态电路SR中，第一状态节点N1的电压通过升压动作从变为与通常的高电平相比充分高的电压的定时起JH后，薄膜晶体管Ta或薄膜晶体管Tb变为导通状态。关于此，通过薄膜晶体管Ta或者薄膜晶体管Tb变为导通状态而使第一状态节点N1的电压降低时，如果施加给第一缓冲电路Buf1内的薄膜晶体管T1的漏极端子的栅极时钟信号GCK变为高电平,则可能产生误动作。因此，栅极时钟信号GCK的脉冲宽度为(J-1)以下。此外，栅极时钟信号GCK的最小脉冲宽度为1H。
<5.其他>
以上详细地说明了本发明，但以上的说明在所有方面都是示例性的而不是限制性的。在不脱离本发明的范围的情况下，可以想到多个其他变更、变形。
附图标记说明
10、t1、t2、Ta、Tb、T3A、T3B...薄膜晶体管
410...第一栅极驱动器
411...第一移位寄存器
412...第一扫描信号输出部
420...第二栅极驱动器
421...第二移位寄存器
422...第二扫描信号输出部
500...显示部
600...液晶面板
Buf1、Buf2...第一缓冲电路、第二缓冲电路
C1、C2...升压电容器
SR...双稳态电路
GL...栅极总线
G...扫描信号
GCK1～GCK6...栅极时钟信号
N1、N3...第一状态节点、第二状态节点
UDa...第一移位方向控制信号、第一移位方向控制线
UDb...第二移位方向控制信号、第二移位方向控制线

Claims (8)

1.一种扫描信号线驱动电路，为向配设于显示装置的显示部的多条扫描信号线依次施加导通电平的扫描信号的扫描信号线驱动电路，其特征在于，包括：
第一扫描信号线驱动部，其配置在所述多条扫描信号线的一端侧并基于多相时钟信号进行动作；
第二扫描信号线驱动部，其配置在所述多条扫描信号线的另一端侧并基于所述多相时钟信号进行动作；
第一控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于导通电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于截止电平的电压；以及
第二控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于截止电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于导通电平的电压，
所述第一扫描信号线驱动部以及所述第二扫描信号线驱动部的每一个包含：
移位寄存器，其包括相互级联连接的多个双稳态电路；
多个第一缓冲电路，与所述多个双稳态电路一一对应，且以每隔1条扫描信号线的方式分别与多条扫描信号线对应连接；以及
多个第二缓冲电路，分别与未连接到所述多个第一缓冲电路的多条扫描信号线连接，
构成所述第一扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第奇数行的多条扫描信号线一一对应，
所述第一扫描信号线驱动部所包含的每个第一缓冲电路连接至第奇数行的扫描信号线，
所述第一扫描信号线驱动部所包含的每个第二缓冲电路连接至第偶数行的扫描信号线，
构成所述第二扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第偶数行的多条扫描信号线一一对应，
所述第二扫描信号线驱动部所包含的每个第一缓冲电路连接至第偶数行的扫描信号线，
所述第二扫描信号线驱动部所包含的每个第二缓冲电路连接至第奇数行的扫描信号线，
每个第一缓冲电路基于与连接目标的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目标的扫描信号线施加导通电平的扫描信号，
每个第二缓冲电路基于与相邻于连接目标的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目标的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目标的扫描信号线施加导通电平的扫描信号，
将I设为整数，连接到第I行的扫描信号线的所述第一缓冲电路、连接到第(I-1)行的扫描信号线的所述第二缓冲电路以及连接到第(I+1)行的扫描信号线的所述第二缓冲电路被提供有同一双稳态电路的输出信号，并且被提供有所述多相时钟信号中的相位彼此不同的时钟信号，
连接至同一扫描信号线的所述第一缓冲电路及所述第二缓冲电路被提供有所述多相时钟信号中的同一时钟信号，
将J以及K设为整数，与第K行的扫描信号线对应的双稳态电路包括：
第一状态节点，其连接至输出信号的输出目标的所述第一缓冲电路；
第一的第一状态节点控制晶体管，其具有连接至第(K-J)行的扫描信号线的控制端子或被施加有与施加到第(K-J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第一控制线的第一导通端子和连接至所述第一状态节点的第二导通端子；以及
第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子或被施加有与施加到第(K+J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第二控制线的第一导通端子和连接至所述第一状态节点的第二导通端子。
2.如权利要求1所述的扫描信号线驱动电路，其特征在于，
所述J为等于或大于2的整数，
所述多相时钟信号的相数等于或大于(J+2)，
所述多相时钟信号的脉冲宽度相当于1个水平扫描期间以上且(J-1)个水平扫描期间以下的长度。
3.如权利要求1所述的扫描信号线驱动电路，其特征在于，
每个第一缓冲电路包括：
第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子。
4.如权利要求1所述的扫描信号线驱动电路，其特征在于，
每个第二缓冲电路包括：
第二状态节点；
第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目标的扫描信号线的一方的扫描信号线对应的双稳态电路中，
第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目标的扫描信号线的另一方的扫描信号线对应的双稳态电路中，
第二电容器，其一端连接至所述第二缓冲晶体管的控制端子，另一端连接至所述第二缓冲晶体管的第二导通端子。
5.如权利要求1所述的扫描信号线驱动电路，其特征在于，
每个第一缓冲电路包括：
第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子，
每个第二缓冲电路包括：
第二状态节点；
第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及
第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目标的扫描信号线的一方的扫描信号线对应的双稳态电路中，
第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目标的扫描信号线的另一方的扫描信号线对应的双稳态电路中，
第二电容器，其一端连接至所述第二缓冲晶体管的控制端子，另一端连接至所述第二缓冲晶体管的第二导通端子，
以使所述第一缓冲电路的扫描信号线的驱动能力和所述第二缓冲电路的扫描信号线的驱动能力成为相同程度的方式，进行针对所述第一缓冲晶体管以及所述第二缓冲晶体管的互不相同的尺寸的设定和针对对所述第一电容器以及所述第二电容器的互不相同的电容值的设定。
6.一种显示装置，其具有显示部，所述显示部设有多条数据信号线、与所述多条数据信号线交叉的多条扫描信号线、沿着所述多条数据信号线以及所述多条扫描信号线配置成矩阵状的多个像素形成部，所述显示装置的特征在于，包括：
数据信号线驱动电路，其驱动所述多条数据信号线；
如权利要求1至5中任一项所述的扫描信号线驱动电路；以及
显示控制电路，其控制所述数据信号线驱动电路以及所述扫描信号线驱动电路。
7.如权利要求6所述的显示装置，其特征在于，
所述扫描信号线驱动电路与所述显示部一体地形成于同一基板上。
8.一种驱动方法，为配设于显示装置的显示部的多条扫描信号线的驱动方法，其特征在于，
所述显示装置包括：
第一扫描信号线驱动部，其配置在所述多条扫描信号线的一端侧并基于多相时钟信号进行动作；
第二扫描信号线驱动部，其配置在所述多条扫描信号线的另一端侧并基于所述多相时钟信号进行动作；
第一控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于导通电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于截止电平的电压；以及
第二控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于截止电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于导通电平的电压，
所述第一扫描信号线驱动部以及所述第二扫描信号线驱动部的每一个包含：
移位寄存器，包括相互级联连接的多个双稳态电路；
多个第一缓冲电路，与所述多个双稳态电路一一对应，且以每隔1条扫描信号线的方式分别与多条扫描信号线对应连接；以及
多个第二缓冲电路，分别与未连接到所述多个第一缓冲电路的多条扫描信号线连接，
构成所述第一扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第奇数行的多条扫描信号线一一对应，
所述第一扫描信号线驱动部所包含的每个第一缓冲电路连接至第奇数行的扫描信号线，
所述第一扫描信号线驱动部所包含的每个第二缓冲电路连接至第偶数行的扫描信号线，
构成所述第二扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第偶数行的多条扫描信号线一一对应，
所述第二扫描信号线驱动部所包含的每个第一缓冲电路连接至第偶数行的扫描信号线，
所述第二扫描信号线驱动部所包含的每个第二缓冲电路连接至第奇数行的扫描信号线，
每个第一缓冲电路基于与连接目标的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目标的扫描信号线施加导通电平的扫描信号，
每个第二缓冲电路基于与相邻于连接目标的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目标的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目标的扫描信号线施加导通电平的扫描信号，
将I设为整数，连接到第I行的扫描信号线的所述第一缓冲电路、连接到第(I-1)行的扫描信号线的所述第二缓冲电路以及连接到第(I+1)行的扫描信号线的所述第二缓冲电路被提供有同一双稳态电路的输出信号，并且被提供有所述多相时钟信号中的相位彼此不同的时钟信号，
连接至同一扫描信号线的所述第一缓冲电路及所述第二缓冲电路被提供有所述多相时钟信号中的同一时钟信号，
将J以及K设为整数，与第K行的扫描信号线对应的双稳态电路包括：
第一状态节点，其连接至输出信号的输出目标的所述第一缓冲电路；
第一的第一状态节点控制晶体管，其具有连接至第(K-J)行的扫描信号线的控制端子或被施加有与施加到第(K-J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第一控制线的第一导通端子和连接至所述第一状态节点的第二导通端子；以及
第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子或被施加有与施加到第(K+J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第二控制线的第一导通端子和连接至所述第一状态节点的第二导通端子，
在以升序向所述多条扫描信号线施加导通电平的扫描信号时，针对所述移位寄存器向初级侧的双稳态电路施加起始脉冲，
在以降序向所述多条扫描信号线施加导通电平的扫描信号时，针对所述移位寄存器向最终级侧的双稳态电路施加起始脉冲，
在以升序向所述多条扫描信号线施加导通电平的扫描信号时和以降序向所述多条扫描信号线施加导通电平的扫描信号时，关于所述多相时钟信号的时钟脉冲的产生顺序相反，
所述驱动方法包含：
第一的第一状态节点控制晶体管导通步骤，使所述第一的第一状态节点控制晶体管从截止状态变化为导通状态；
第一的第一状态节点控制晶体管截止步骤，使所述第一的第一状态节点控制晶体管从导通状态变化为截止状态；
第二的第一状态节点控制晶体管导通步骤，使所述第二的第一状态节点控制晶体管从截止状态变化为导通状态；以及
第二的第一状态节点控制晶体管截止步骤，使所述第二的第一状态节点控制晶体管从导通状态变化为截止状态，
在以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，以所述第一的第一状态节点控制晶体管导通步骤、所述第一的第一状态节点控制晶体管截止步骤、所述第二的第一状态节点控制晶体管导通步骤以及所述第二的第一状态节点控制晶体管截止步骤的顺序进行处理，
在以降序向所述多条扫描信号线进行导通电平的扫描信号的施加时，以所述第二的第一状态节点控制晶体管导通步骤、所述第二的第一状态节点控制晶体管截止步骤、所述第一的第一状态节点控制晶体管导通步骤以及所述第一的第一状态节点控制晶体管截止步骤的顺序进行处理。
CN202110397006.7A 2020-04-17 2021-04-13 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法 Active CN113539198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020073885A JP2021170093A (ja) 2020-04-17 2020-04-17 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
JP2020-073885 2020-04-17

Publications (2)

Publication Number Publication Date
CN113539198A CN113539198A (zh) 2021-10-22
CN113539198B true CN113539198B (zh) 2022-09-20

Family

ID=78082711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110397006.7A Active CN113539198B (zh) 2020-04-17 2021-04-13 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法

Country Status (3)

Country Link
US (1) US11328682B2 (zh)
JP (1) JP2021170093A (zh)
CN (1) CN113539198B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023072294A (ja) * 2021-11-12 2023-05-24 シャープディスプレイテクノロジー株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN115064122A (zh) * 2022-07-01 2022-09-16 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996016346A1 (fr) * 1994-11-17 1996-05-30 Seiko Epson Corporation Appareil d'affichage, procede de commande de l'appareil et equipement electronique
CN102224539B (zh) * 2008-12-10 2013-10-23 夏普株式会社 扫描信号线驱动电路、移位寄存器和移位寄存器的驱动方法
US9076370B2 (en) * 2011-05-18 2015-07-07 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device having the same, and drive method for scanning signal line
WO2013018598A1 (ja) * 2011-08-02 2013-02-07 シャープ株式会社 表示装置および走査信号線の駆動方法
US9196205B2 (en) * 2011-09-27 2015-11-24 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device equipped with same
US20150138176A1 (en) * 2012-05-11 2015-05-21 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same
KR102001890B1 (ko) 2012-09-28 2019-07-22 엘지디스플레이 주식회사 액정표시장치
CN204577057U (zh) * 2012-10-05 2015-08-19 夏普株式会社 显示装置
KR102262863B1 (ko) * 2015-01-30 2021-06-10 엘지디스플레이 주식회사 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
JP2019074560A (ja) 2017-10-12 2019-05-16 シャープ株式会社 表示装置
JP2019152814A (ja) * 2018-03-06 2019-09-12 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
US10825414B2 (en) * 2018-10-26 2020-11-03 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line
US11138947B2 (en) * 2019-06-12 2021-10-05 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same
JP2021170092A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法

Also Published As

Publication number Publication date
CN113539198A (zh) 2021-10-22
US20210327388A1 (en) 2021-10-21
US11328682B2 (en) 2022-05-10
JP2021170093A (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
CN113539197B (zh) 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
CN106409200B (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
KR100917637B1 (ko) 시프트 레지스터 회로 및 표시 구동 장치
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US7872628B2 (en) Shift register and liquid crystal display device using the same
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
US7310402B2 (en) Gate line drivers for active matrix displays
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
CN111105762B (zh) 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
US20060232539A1 (en) Liquid crystal display and drive circuit thereof
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
WO2013021930A1 (ja) 液晶表示装置およびその駆動方法
US9336736B2 (en) Liquid crystal display device and method for driving auxiliary capacitance lines
JP2004524639A (ja) シフトレジスタ及びこれを利用した液晶表示装置
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN113539198B (zh) 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
JP2011085680A (ja) 液晶表示装置、走査線駆動回路および電子機器
WO2016047544A1 (ja) シフトレジスタ、それを備えた表示装置、およびシフトレジスタの駆動方法
CN110400546B (zh) 显示装置及其驱动方法
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
KR20190069182A (ko) 시프트레지스터 및 이를 포함하는 표시장치
WO2018163897A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
JP2006235267A (ja) 半導体装置の駆動方法および駆動装置並びに半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant