CN110364534A - 垂直存储器装置和制造垂直存储器装置的方法 - Google Patents

垂直存储器装置和制造垂直存储器装置的方法 Download PDF

Info

Publication number
CN110364534A
CN110364534A CN201910192768.6A CN201910192768A CN110364534A CN 110364534 A CN110364534 A CN 110364534A CN 201910192768 A CN201910192768 A CN 201910192768A CN 110364534 A CN110364534 A CN 110364534A
Authority
CN
China
Prior art keywords
insulating interlayer
gate electrode
substrate
memory device
vertical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910192768.6A
Other languages
English (en)
Other versions
CN110364534B (zh
Inventor
千志成
白石千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110364534A publication Critical patent/CN110364534A/zh
Application granted granted Critical
Publication of CN110364534B publication Critical patent/CN110364534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种垂直存储器装置和一种制造垂直存储器装置的方法。垂直存储器装置包括：栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在基底的单元区域上沿竖直方向延伸并且穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及第一绝缘夹层，覆盖在基底的外围电路区域上的栅极结构，第一绝缘夹层的在竖直方向上与栅极结构叠置的部分的上表面的在一个方向上的竖直剖面具有多边形的部分的形状。

Description

垂直存储器装置和制造垂直存储器装置的方法
本申请要求于2018年4月9日在韩国知识产权局(KIPO)提交的第10-2018-0040936号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用而全部包含于此。
技术领域
示例实施例涉及垂直存储器装置以及制造该垂直存储器装置的方法。
背景技术
在包括单元区域和外围电路区域的基底上制造VNAND闪存装置时，可以在外围电路区域上形成栅极结构，可以在单元区域和外围电路区域上形成覆盖栅极结构的绝缘夹层。由于栅极结构，绝缘夹层会具有不平坦的上表面，因此，会对绝缘夹层执行平坦化工艺。然而，在平坦化工艺期间，绝缘夹层的上表面会在基底的单元区域上被划伤，VNAND闪存装置的特性会劣化。
发明内容
示例实施例提供一种具有改善的电学特性的垂直存储器装置。
示例实施例提供一种制造具有改善的电学特性的垂直存储器装置的方法。
根据示例实施例，提供了一种垂直存储器装置。垂直存储器装置可以包括：栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在基底的单元区域上沿竖直方向延伸并且穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及第一绝缘夹层，覆盖在基底的外围电路区域上的栅极结构，第一绝缘夹层的在竖直方向上与栅极结构叠置的部分的上表面的在一个方向上的竖直剖面具有多边形的部分的形状。
根据示例实施例，提供了一种垂直存储器装置。垂直存储器装置可以包括：栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；第二栅电极，位于基底的单元区域上；第一绝缘夹层，位于基底的单元区域和外围电路区域上，第一绝缘夹层覆盖栅极结构和第二栅电极；第二绝缘夹层，位于第一绝缘夹层上；第三栅电极和第四栅电极，在基底的单元区域上顺序地堆叠在第二绝缘夹层的一部分上，第三栅电极和第四栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在竖直方向上穿过第三栅电极和第四栅电极延伸。在示例实施例中，第一绝缘夹层的在基底的外围电路区域上的至少一部分的上表面可以具有角状的突起和凹陷形状。
根据示例实施例，提供了一种垂直存储器装置。垂直存储器装置可以包括：栅极结构，包括位于基底的外围电路区域上的第一栅电极，基底包括单元区域和外围电路区域；多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在基底的单元区域上沿竖直方向穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及第一绝缘夹层至第三绝缘夹层，顺序地堆叠在基底的外围电路区域上。在示例实施例中，第一绝缘夹层可以覆盖栅极结构，第一绝缘夹层的至少一部分的上表面可以具有角状的突起和凹陷形状，第二绝缘夹层的部分的上表面可以具有与第一绝缘夹层的所述至少一部分的上表面的形状对应的倒圆的突起和凹陷形状，第三绝缘夹层可以具有平坦的上表面。
根据示例实施例，提供了一种制造垂直存储器装置的方法。方法可以包括：在基底的外围电路区域上形成包括第一栅电极的栅极结构，基底包括单元区域和外围电路区域；在基底的单元区域上形成第一牺牲图案；在基底上形成第一绝缘夹层，以覆盖栅极结构和第一牺牲图案；在第一绝缘夹层上形成第二绝缘夹层；对第二绝缘夹层的上表面执行湿法蚀刻工艺；在相对于基底的上表面的竖直方向上在基底的单元区域的第二绝缘夹层上交替地且重复地堆叠第二牺牲图案和绝缘图案；在基底的单元区域上形成穿过第二牺牲图案和绝缘图案以在竖直方向上延伸的沟道；使用第二栅电极替代第一牺牲图案和第二牺牲图案中的每个。
根据示例实施例，提供了一种制造垂直存储器装置的方法。方法可以包括：在基底的外围电路区域上形成包括第一栅电极的栅极结构，基底包括单元区域和外围电路区域；在基底的单元区域上形成第一牺牲图案；在基底上形成第一绝缘夹层，以覆盖栅极结构和第一牺牲图案，第一绝缘夹层的在栅极结构上的部分的上表面具有角状的突起和凹陷形状；在第一绝缘夹层上形成第二绝缘夹层，第二绝缘夹层的部分的上表面具有与第一绝缘夹层的所述部分的上表面的突起和凹陷形状对应的倒圆的突起和凹陷形状；在基底的单元区域的第二绝缘夹层上形成模具，模具包括在相对于基底的上表面的竖直方向上交替地且重复地堆叠的第二牺牲图案和绝缘图案；在第二绝缘夹层上形成第三绝缘夹层，以覆盖模具的侧壁，第三绝缘夹层具有平坦的上表面；使用第二栅电极替代第一牺牲图案和第二牺牲图案中的每个。
在制造垂直存储器装置的方法中，可以在GSL上形成绝缘夹层之后不立即执行平坦化工艺，因此，可以减小或防止垂直存储器装置的特性的劣化。
可以对绝缘夹层的由于用于划分GSL的开口产生的凹进部分执行湿法蚀刻工艺，使得角状的突起和凹陷形状可以转变为倒圆的突起和凹陷形状，倒圆的突起和凹陷形状可以减轻由于电场的集中导致的垂直存储器装置的特性的劣化。
附图说明
图1A是示出根据示例实施例的垂直存储器装置的剖视图，图1B是图1A中的区域X的放大的剖视图；
图2至图12是示出根据示例实施例的制造垂直存储器装置的方法的剖视图；
图13是示出根据示例实施例的垂直存储器装置的剖视图；
图14是示出根据示例实施例的制造垂直存储器装置的方法的剖视图；
图15是示出根据示例实施例的垂直存储器装置的剖视图；
图16是示出根据示例实施例的垂直存储器装置的剖视图。
具体实施方式
在下文中将参照附图更充分地描述根据示例实施例的垂直存储器装置以及制造垂直存储器装置的方法。在下文中，在基本平行于基底的上表面的水平方向之中的彼此交叉的两个方向分别被限定为第一方向和第二方向，基本垂直于基底的上表面的竖直方向被限定为第三方向。在示例实施例中，第一方向和第二方向可以彼此正交。
图1A是示出根据示例实施例的垂直存储器装置的剖视图，图1B是图1A中的区域X的放大的剖视图。
参照图1A和图1B，垂直存储器装置可以包括位于基底100(包括第一区域至第三区域I、II和III)的第一区域I上的单元栅电极、穿过单元栅电极延伸的第二结构、分别位于基底100的第二区域II和第三区域III上的第一栅极结构152和第二栅极结构154、第一绝缘图案172、第二绝缘图案174、第三绝缘图案325、蚀刻停止图案184和/或第一绝缘夹层至第六绝缘夹层190、200、330、430、480和500。
垂直存储器装置还可以包括第一栅极间隔件162、第二栅极间隔件164、第二阻挡层440、公共源极线(CSL)(未示出)、第一接触插塞至第四接触插塞492、494、496和498以及/或者第一布线至第四布线512、514、516和518。
基底100可以包括半导体材料(例如，硅、锗、硅-锗等)或III-V族化合物(例如，GaP、GaAs、GaSb等)。在一些示例实施例中，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
在示例实施例中，基底100的第一区域I可以是形成有存储器单元的单元区域，基底100的第二区域II和第三区域III可以是可以形成有X解码器、页缓冲器、Y解码器、驱动电路等的外围电路区域。在下文中，然而，在外围电路区域中，相对密集地形成有栅极结构的区域被称为第二区域II，相对稀疏地形成有栅极结构的区域被称为第三区域III。
基底100的第二区域II上的第一栅极结构152可以包括顺序地堆叠的第一栅极绝缘图案112、第一多晶硅图案122、第一金属图案132和/或第一栅极掩模142，基底100的第三区域III上的第二栅极结构154可以包括顺序地堆叠的第二栅极绝缘图案114、第二多晶硅图案124、第二金属图案134和/或第二栅极掩模144。第一多晶硅图案122与第一金属图案132一起可以被称为第一栅电极，第二多晶硅图案124与第二金属图案134一起可以被称为第二栅电极。第一栅极间隔件162和第二栅极间隔件164可以分别形成在第一栅极结构152的侧壁和第二栅极结构154的侧壁上。
第一栅极绝缘图案112和第二栅极绝缘图案114可以包括氧化物，例如，氧化硅，第一多晶硅图案122和第二多晶硅图案124可以包括掺杂有p型杂质或n型杂质的多晶硅，第一金属图案132和第二金属图案134可以包括金属，例如，钨、钽、钛等，第一栅极掩模142和第二栅极掩模144可以包括氧化物，例如，氧化硅。第一栅极间隔件162和第二栅极间隔件164可以包括氧化物(例如，氧化硅)，因此可以分别与第一栅极掩模142和第二栅极掩模144合并。
在示例实施例中，在平面图中，第一绝缘图案172可以在基底100的第一区域I上具有矩形形状，在平面图中，第二绝缘图案174和蚀刻停止图案184可以在基底100的第二区域II和第三区域III上覆盖第一栅极结构152、第二栅极结构154、第一栅极间隔件162和第二栅极间隔件164。然而，部分地暴露基底100的上表面的第一开口185可以穿过单元栅电极的第三栅电极472和位于第三栅电极472下方的第一绝缘图案172来形成。在示例实施例中，多个第一开口185可以形成为在第二方向上彼此间隔开。
第一绝缘图案172和第二绝缘图案174可以包括氧化物，例如，氧化硅，因此，第二绝缘图案174可以与第一栅极掩模142和第二栅极掩模144以及/或第一栅极间隔件162和第二栅极间隔件164合并。蚀刻停止图案184可以包括氮化物，例如，氮化硅。
第一绝缘夹层190可以形成在基底100的第一区域I、第二区域II和第三区域III上，以覆盖第一绝缘图案172、第二绝缘图案174、第三栅电极472和蚀刻停止图案184，第二绝缘夹层200可以形成在第一绝缘夹层190上。
第一绝缘夹层190和第二绝缘夹层200中的每个可以包括氧化硅。在示例实施例中，第一绝缘夹层190和第二绝缘夹层200可以包括彼此不同的材料。例如，第一绝缘夹层190可以具有高密度等离子体(HDP)氧化物，第二绝缘夹层200可以具有正硅酸四乙酯(TEOS)。
由于第一栅极结构152和第二栅极结构154分别位于基底100的第二区域II和第三区域III上，所以第一绝缘夹层190的上表面可以是不平坦的。即，第一绝缘夹层190的在第一栅极结构152和第二栅极结构154上的部分可以与第一绝缘夹层190的其它部分相比向上突出。
在示例实施例中，第一绝缘夹层190的在基底100的第二区域II和第三区域III上的至少部分的上表面可以在一个方向上(例如，在第一方向上)具有拥有角状(这里的角状指尖锐的角状)的突起和凹陷的形状的竖直剖面。
例如，第一绝缘夹层190的在第一栅极结构152和第二栅极结构154上的部分的上表面(即，第一绝缘夹层190的在第三方向上分别与第一栅极结构152和第二栅极结构154叠置的第一部分192和第二部分194的上表面)可以在第一方向上具有多边形的部分的形状的竖直剖面。在一个实施例中，第一绝缘结构190的在第三方向上与第一栅极结构152(其可以相对密集地布置)叠置的第一部分192的上表面可以具有拥有三角形的一部分的形状(包括以钝角或锐角彼此相邻的两个边)的竖直剖面，第一绝缘夹层190的在第三方向上与第二栅极结构154(其可以相对稀疏地布置)叠置的第二部分194的上表面可以具有拥有矩形或六边形的一部分的形状(包括以钝角彼此相邻的三个边)的竖直剖面。
第一凹进部分196可以形成在第一绝缘夹层190的在基底100的第一区域I上的上表面上，第一凹进部分196可以对应于穿过第一绝缘图案172和第三栅电极472的第一开口185。也就是说，当与第一绝缘夹层190的在基底100的第一区域I上的上表面的其它部分相比时，第一绝缘夹层190的上表面的在第一开口185上方的第一凹进部分196可以具有距基底100的上表面相对短的距离。
在示例实施例中，第一绝缘夹层190的上表面上的第一凹进部分196可以在第一方向上具有拥有多边形的一部分的形状(包括以钝角彼此相邻的三个边)的竖直剖面。
第二绝缘夹层200的上表面可以具有与第一绝缘夹层190的上表面的形状对应的形状。因此，第二绝缘夹层200的形成在基底100的第二区域II和第三区域III上的第一栅极结构152和第二栅极结构154上的部分可以在与第二绝缘夹层200的其它部分相比时向上突出。然而，与第一绝缘夹层190的上表面的竖直剖面不同，第二绝缘夹层的上表面的竖直剖面可以具有平滑的弯曲的形状，而不是角状的突起和凹陷形状。即，第二绝缘夹层200的在第三方向上分别与第一栅极结构152和第四栅极结构154叠置的第三部分202和第四部分204的上表面可以在第一方向上具有拥有与多边形的一部分对应的倒圆的弯曲形状的竖直剖面。
第二凹进部分206可以形成在第二绝缘夹层200的在基底100的第一区域I上的上表面上，第二凹进部分206可以对应于穿过第一绝缘图案172和三栅电极472的第一开口185。也就是说，第二绝缘夹层200的上表面的第二凹进部分206可以在第三方向上与第一绝缘夹层190的第一凹进部分196叠置，而可以在第一方向具有拥有与第一凹进部分196的形状对应的倒圆的凹进形状的竖直剖面。
包括多个台阶(每个台阶可以包括第四栅电极474和在第四栅电极474上的第三绝缘图案325或者第五栅电极476和在第五栅电极476上的第三绝缘图案325)的阶梯形状的模具可以形成在位于基底100的第一区域I上的第二绝缘夹层200上，并且第三绝缘夹层330可以覆盖模具的侧壁和上表面。
在示例实施例中，模具中包括的台阶可以具有从台阶中的最下面的台阶朝向最上面的台阶以恒定比率逐渐减小的区域。在平面图中，模具中的最下面的一个台阶可以具有比包括第一绝缘图案172和第三栅电极472的台阶中的一个台阶小的区域。
与第二绝缘夹层200的上表面不同，第三绝缘夹层330的上表面可以是基本平坦的而没有不规则。第三绝缘夹层330可以包括氧化硅(例如，TEOS)，因此可以与下面的第二绝缘夹层200合并。
每个单元栅电极可以在第一方向上延伸，并且多个单元栅电极可以在第二方向上形成。也就是说，在第一方向上延伸的每个单元栅电极可以通过在第一方向上延伸的第二开口(未示出)彼此间隔开。
每个单元栅电极的在第一方向上的端部可以被称为垫(pad，或称为焊盘或焊垫)。单元栅电极可以分别以多个层级堆叠，以在第三方向上彼此间隔开，并且每个层级的单元栅电极可以在基底100的第一区域I上沿第一方向延伸。多个层级处的单元栅电极的长度可以分别从其最下面的一个单元栅电极朝向其最上面的一个单元栅电极逐渐减小，因此，单元栅电极整体上可以具有阶梯形状。
单元栅电极可以包括在第三方向上顺序堆叠的第三栅电极至第五栅电极472、474和476。第三栅电极472可以用作地选择线(GSL)，第四栅电极474可以用作字线，第五栅电极476可以用作串选择线(SSL)。
第三栅电极472可以形成在最低的层级并且可以被第一绝缘夹层190覆盖，第四栅电极474和第五栅极电极476可以在第二绝缘夹层200上以一个层级或多个层级形成。在示例实施例中，第五栅电极476可以形成在最上面的层级和在最上面的层级下方的一个层级处，第四栅电极474可以形成在第三栅电极472和第五栅电极476之间的多个层级处。
在示例实施例中，第三栅电极472可以通过上述第一开口185在第二方向上彼此分离。第四栅电极474和第五栅电极476的在第三方向上与第一开口185叠置的部分可以具有向下凹进的形状。与第一绝缘夹层190的在第三方向上与第一开口185叠置的部分的上表面的第一凹进部分196的角状的形状不同，第二绝缘夹层200的上表面的第二凹进部分206可以具有倒圆的形状，使得第二绝缘夹层200上的第四栅电极474和第五栅电极476的部分也可以不具有快速凹进的形状而是平缓的凹进的形状。因此，可以使电场集中在第四栅电极474和第五栅电极476的上述部分上的现象得以缓和。
第三栅电极472可以包括第三栅极导电图案462和覆盖第三栅极导电图案462的上表面和下表面以及侧壁的一部分的第三栅极阻挡图案452，第四栅电极474可以包括第四栅极导电图案464和覆盖第四栅极导电图案464的上表面和下表面以及侧壁的一部分的第四栅极阻挡图案454，第五栅电极476可以包括第五栅极导电图案466和覆盖第五栅极导电图案466的上表面和下表面以及侧壁的一部分的第五栅极阻挡图案456。
第三栅极导电图案至第五栅极导电图案462、464和466中的每个可以包括低电阻金属，例如，钨、钛、钽、铂等，第三栅极阻挡图案至第五栅极阻挡图案452、454和456中的每个可以包括金属氮化物，例如，氮化钛、氮化钽。可选地，第三栅极导电图案至第五栅极导电图案462、464和466中的每个可以包括包含金属的第一层和包含金属氮化物的第二层。
第二结构可以穿过单元栅电极延伸。第二结构可以包括顺序地堆叠在基底100的第一区域I上的外延层350、第一结构和盖图案420。
外延层350可以填充沟道孔340(参照图9)的下部分，并且可以接触基底100的上表面，沟道孔340穿过第一绝缘图案172、第三栅电极472、第一绝缘夹层190、第二绝缘夹层200、第四栅电极474、第五栅电极476、第三绝缘图案325和第三绝缘夹层330延伸并且暴露基底的第一区域I。沟道孔340可以在第一方向和第二方向中的每个方向上形成在基底100的第一区域I上，以形成沟道孔阵列。
在示例实施例中，外延层350可以包括单晶硅，并且外延层350的上表面的高度可以高于第一绝缘夹层190的下表面并且低于第二绝缘夹层200的上表面。
第一结构可以形成在沟道孔340中的外延层350上，并且可以包括沟道400、覆盖沟道400的外侧壁的电荷存储结构390以及填充由沟道400的内壁形成的空间并接触外延层350的上表面的填充图案410。
在示例实施例中，沟道400可以具有杯状形状，电荷存储结构390可以具有其中心下表面敞开的杯状形状，填充图案410可以具有柱状形状。
由于形成有沟道400的沟道孔340可以形成沟道孔阵列，沟道400也可以形成与沟道孔阵列对应的沟道阵列。沟道400下方的外延层350可以被称为下沟道，沟道400可以被称为上沟道。
沟道400可以包括掺杂或未掺杂的多晶硅或单晶硅，填充图案410可以包括氧化物，例如，氧化硅。
电荷存储结构390可以包括从沟道400的外侧壁沿水平方向顺序地堆叠的隧道绝缘图案380、电荷存储图案370和第一阻挡图案360。隧道绝缘图案380和第一阻挡图案360中的每个可以包括氧化物，例如，氧化硅，电荷存储图案370可以包括氮化物，例如，氮化硅。
盖图案420可以形成在沟道孔340中的第一结构上。盖图案420可以包括掺杂或未掺杂的多晶硅或单晶硅。
在示例实施例中，外延层350可以穿过第三栅电极472延伸，沟道400可以穿过第四栅电极474和第五栅电极476延伸。因此，外延层350可以穿过第三栅电极472延伸，并且可以用作包括第三栅电极472的地选择晶体管(GST)的沟道。沟道400可以穿过第四栅电极474和第五栅电极476延伸，并且可以用作包括第四栅电极474和第五栅电极476的串选择晶体管(SST)的沟道。
第三绝缘图案325可以形成在布置在第三方向上的第四栅电极474和第五栅电极476之间，并且形成在第五栅电极476中的最上面的第五栅电极476上。第三绝缘图案325可以包括氧化硅，例如，TEOS、高密度等离子体(HDP)氧化物、等离子体增强氧化物(PEOX)等。
第四绝缘夹层至第六绝缘夹层430、480和500可以形成在第三绝缘夹层330上，并且可以包括氧化物，例如，氧化硅。因此，第四绝缘夹层至第六绝缘夹层430、480和500可以彼此合并，和/或可以与下面的第三绝缘夹层330合并。
第三栅电极至第五栅电极472、474和476中的每个可以被第二阻挡层440围绕。因此，电荷存储结构390的外侧壁或外延层350的侧壁可以接触第二阻挡层440。第二阻挡层440可以包括金属氧化物，例如，氧化铝、氧化铪、氧化镧、氧化镧铝、氧化镧铪、氧化铪铝、氧化钛、氧化钽、氧化锆等。
公共源极线(CSL)(未示出)和覆盖CSL的侧壁的第二间隔件(未示出)可以形成在使多个单元栅电极在第二方向上彼此分开的第二开口中，多个单元栅电极中的每个可以在第一方向上延伸。CSL可以包括金属、金属氮化物等，第二间隔件可以包括绝缘材料，例如，氧化硅、氮化硅等。
第一接触插塞492可以穿过第四绝缘夹层430和第五绝缘夹层480延伸以接触盖图案420的上表面，第二接触插塞494可以穿过第三绝缘夹层至第五绝缘夹层330、430和480、第三绝缘图案325、第二阻挡层440、第四栅极阻挡图案454和第五栅极阻挡图案456延伸，以接触第四栅极导电图案464和第五栅极导电图案466的上表面中的每个，或者可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、第二阻挡层440和第三栅极阻挡图案452，以接触第三栅极导电图案462的上表面。第二接触插塞494可以形成在具有阶梯形状的垫中的每个上。即，第二接触插塞494可以形成在每个垫的未被上面的垫覆盖的部分上。
第三接触插塞496可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、蚀刻停止图案184、第二绝缘图案174和第一栅极掩模142延伸，以接触第一金属图案132的上表面，第四接触插塞498可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、蚀刻停止图案184和第二绝缘图案174延伸，以接触基底100的上表面。
第一布线至第四布线512、514、516和518可以分别接触第一接触插塞至第四接触插塞492、494、496和498的上表面。在示例实施例中，第一布线512可以在第二方向上延伸，并且可以用作垂直存储器装置的位线。
第一接触插塞至第四接触插塞492、494、496和498以及第一布线至第四布线512、514、516和518可以包括金属(例如，钨、钛、钽等)和/或金属氮化物(例如，氮化钛、氮化钽、氮化钨等)。
如上所述，在基底100的第二区域II和第三区域III上的第一绝缘夹层190和第二绝缘夹层200可以覆盖第一栅极结构152和第二栅极结构154，因此，第一绝缘夹层190和第二绝缘夹层200的上表面的竖直剖面可以具有突起和凹陷形状，而第二绝缘夹层200上的第三绝缘夹层330可以具有平坦的上表面。第一绝缘夹层190的上表面的突起和凹陷形状可以是多边形的至少部分地角状的部分，然而，第二绝缘夹层200的上表面的突起和凹陷形状可以是倒圆的。
两个绝缘夹层190和200可以在基底100的第一区域I上形成在用作GSL的第三栅电极472和用作字线的第四栅电极474之间，并且可以包括彼此不同的材料。
图2至图12是示出根据示例实施例的制造垂直存储器装置的方法的剖视图。图11是图10中的区域X的放大的剖视图。
参照图2，在基底100(包括第一区域I、第二区域II、第三区域III)的第二区域II和第三区域III上分别形成第一栅极结构152和第二栅极结构154。
可以在基底100上顺序地堆叠的栅极绝缘层、多晶硅层、金属层和栅极掩模层，并且可以对栅极绝缘层、多晶硅层、金属层和栅极掩模层进行图案化以形成第一栅极结构152和第二栅极结构154。第一栅极结构152可以包括顺序地堆叠的第一栅极绝缘图案112、第一多晶硅图案122、第一金属图案132和第一栅极掩模142，第二栅极结构154可以包括顺序地堆叠的第二栅极绝缘图案114、第二多晶硅图案124、第二金属图案134和第二栅极掩模144。
可以在第一栅极结构152的侧壁和第二栅极结构154的侧壁上分别形成第一栅极间隔件162和第二栅极间隔件164。可以在基底100上形成覆盖第一栅极结构152的侧壁和第二栅极结构154的侧壁的栅极间隔件层，并且对栅极间隔件层进行各向异性地蚀刻以形成第一栅极间隔件162和第二栅极间隔件164。第一栅极间隔件162和第二栅极间隔件164可以形成为包括氧化物(例如，氧化硅)，因此可以与第一栅极掩模142和第二栅极掩模144合并。
参照图3，可以在基底100上形成第一绝缘层和蚀刻停止层，以覆盖第一栅极结构152和第二栅极结构154，并且可以对第一绝缘层和蚀刻停止层进行图案化，以形成各自顺序地堆叠在基底100的第一区域I上的第一绝缘图案172和第一牺牲图案182以及各自顺序地堆叠在基底100的第二区域II和第三区域III上的第二绝缘图案174和蚀刻停止图案184。
在示例实施例中，在平面图中，第一绝缘图案172和第一牺牲图案182可以在基底100的第一区域I上具有矩形形状，在平面图中，第二绝缘图案174和蚀刻停止图案184可以在基底100的第二区域II和第三区域III上覆盖第一栅极结构152、第二栅极结构154、第一栅极间隔件162和第二栅极间隔件164。然而，可以穿过第一绝缘图案172和第一牺牲图案182来形成部分地暴露基底100的上表面的第一开口185。在示例实施例中，多个第一开口185可以形成为在第二方向上彼此间隔开。
第一绝缘层可以包括氧化物(例如，氧化硅)，因此可以与第一栅极掩模142和第二栅极掩模144以及/或第一栅极间隔件162和第二栅极间隔件164合并。
参照图4，可以在基底100上形成覆盖第一绝缘图案172、第二绝缘图案174、第一牺牲图案182和蚀刻停止图案184的第一绝缘夹层190，可以在第一绝缘夹层190上形成第二绝缘夹层200。
第一绝缘夹层190和第二绝缘夹层200中的每个可以包括氧化硅。在示例实施例中，第一绝缘夹层190和第二绝缘夹层200可以包括彼此不同的材料。例如，第一绝缘夹层190可以形成为包括高密度等离子体(HDP)氧化物，第二绝缘夹层200可以形成为包括TEOS。
由于第一栅极结构152和第二栅极结构154分别位于基底100的第二区域II和第三区域III上，所以第一绝缘夹层190可以具有不平坦的上表面。即，第一绝缘夹层190的在第一栅极结构152和第二栅极结构154上的部分可以具有在与第一绝缘夹层190的其它部分相比时向上突出的形状。
在示例实施例中，第一绝缘夹层190的在基底100的第二区域II和第三区域III上的至少部分的上表面可以在一个方向上(例如，在第一方向上)具有拥有角状的突起和凹陷形状的竖直剖面。
在基底100的第一区域I上可以在第一绝缘夹层190的与穿过第一绝缘图案172和第一牺牲图案182的第一开口185对应的上表面上形成第一凹进部分196。在示例实施例中，在第一绝缘夹层190的上表面上的第一凹进部分196的第一方向上的竖直剖面可以具有多边形的一部分的形状(包括以钝角彼此相邻的三个边)。
第二绝缘夹层200的上表面可以具有与第一绝缘夹层190的上表面的形状对应的形状。因此，第二绝缘夹层200的可以形成在基底100的第二区域II和第三区域III上的第一栅极结构152和第二栅极结构154上的部分可以在与第二绝缘夹层200的其它部分相比时向上突出。在示例实施例中，第二绝缘夹层200的至少一部分的上表面的竖直剖面可以具有角状的突起和凹陷形状，第二绝缘夹层200的在第三方向上分别与第一栅极结构152和第四栅极结构154叠置的第三部分202和第四部分204的上表面可以在第一方向上具有拥有多边形的一部分的形状的竖直剖面。
第二绝缘夹层200的上表面也可以在基底100的第一区域I上具有与穿过第一绝缘图案172和第一牺牲图案182的第一开口185对应的第二凹进部分206。即，第二绝缘夹层200的上表面上的第二凹进部分206可以形成为在第三方向上与第一绝缘夹层190的上表面上的第一凹进部分196叠置，并且可以在第一方向上具有拥有多边形的一部分的形状(包括以钝角彼此相邻的三个边)的竖直剖面。
参照图5，可以对第二绝缘夹层200的上表面执行湿法蚀刻工艺，使得基底100的第一区域I上的第二凹进部分206可以具有平滑的弯曲表面。
即，在第二绝缘夹层200的上表面上的第二凹进部分206的在第一方向上的竖直剖面的形状(其可以是多边形的一部分的形状)可以通过湿法蚀刻工艺转变为倒圆的凹进的形状。
第二绝缘夹层200的在基底100的第二区域II和第三区域III上的第三部分202和第四部分204的上表面的在第一方向上的竖直剖面的形状可以通过湿法蚀刻工艺转变为倒圆的凸起的形状。
参照图6，可以在第二绝缘夹层200上交替地且重复地堆叠牺牲层310和第二绝缘层320。因此，多个牺牲层310和多个第二绝缘层320可以在第三方向上交替地堆叠。图6示出分别处于六个层级的牺牲层310和分别处于六个层级的第二绝缘层320。然而，牺牲层310和第二绝缘层320的数量可以不限于此，并且可以分别为大于6或小于6。
牺牲层310和第二绝缘层320中的每个可以形成为具有与第二绝缘夹层200的上表面的突起和凹陷形状或者第二凹进部分206对应的局部弯曲的形状。
可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等的工艺形成牺牲层310和第二绝缘层320。
第二绝缘层320可以包括氧化硅，例如，TEOS、高密度等离子体(HDP)氧化物、PEOX等，牺牲层310可以包括相对于第二绝缘层320具有蚀刻选择性的材料，例如，氮化硅。
参照图7，可以在第二绝缘层320中的最上面的一个上形成部分地覆盖第二绝缘层320中的最上面的一个的光致抗蚀剂图案(未示出)，可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻第二绝缘层320中的最上面的一个和在其下方的牺牲层310中的最上面的一个。因此，可以暴露第二绝缘层320中的在牺牲层310中的最上面的一个牺牲层下方的一个第二绝缘层320的部分。在以给定比率减小光致抗蚀剂图案的区域的尺寸之后，可以执行修整工艺，在修整工艺中，可以使用减少的光致抗蚀剂图案作为蚀刻掩模来蚀刻第二绝缘层320中的最上面的一个、牺牲层310中的最上面的一个、第二绝缘层320中的被暴露的一个以及其下方的牺牲层310中的一个。当重复执行修整工艺时，可以在基底100的第一区域I上形成包括多个台阶的阶梯形状的模具，每个台阶可以包括顺序堆叠的第二牺牲图案315和第三绝缘图案325，第二绝缘夹层200的上表面可以在基底100的第二区域II上被暴露。
在示例实施例中，模具中包括的台阶可以具有从台阶中的最下面的台阶朝向最上面的台阶以恒定比率逐渐减小的区域。在平面图中，模具中的最下面的台阶可以具有比包括第一绝缘图案172和第一牺牲图案182的台阶中的一个台阶小的区域。
可以通过对第二绝缘夹层200上的牺牲层310和第二绝缘层320进行蚀刻来形成模具，使得不会有模具的剩余物保持在基底100的第二区域II和第三区域III与第一区域I之间的边界上。
参照图8，可以在第二绝缘夹层200上形成覆盖模具的第三绝缘夹层330。
第三绝缘夹层330的在基底100的第二区域II和第三区域III上的部分的上表面可以具有与第二绝缘夹层200的上表面的形状对应的突起和凹陷形状。第三绝缘夹层330可以包括氧化硅(例如，TEOS)，因此可以与下面的第二绝缘夹层200合并。
参照图9，可以对第三绝缘夹层330的上表面执行平坦化工艺，因此，第三绝缘夹层330的上表面可以在基底100的第一区域至第三区域I、II和III上变得平坦。
平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺，并且可以执行平坦化工艺直到第三绝缘图案325中的最上面的一个的上表面暴露，或者到比第三绝缘图案325中的最上面的一个的上表面高的高度。
可以在第三绝缘夹层330上形成第一掩模(未示出)，并且可以对第三绝缘夹层330、第三绝缘图案325、第二牺牲图案315、第二绝缘夹层200、第一绝缘夹层190、第一牺牲图案182和第一绝缘图案172执行使用第一掩模作为蚀刻掩模的蚀刻工艺，以形成穿过其中的沟道孔340，沟道孔340可以暴露基底100的第一区域I。
可以在第一方向和第二方向中的每个方向上形成多个沟道孔340，以形成沟道孔阵列。
可以执行选择性外延生长(SEG)工艺以形成部分地填充沟道孔340的外延层350。
在示例实施例中，可以使用硅源气体、蚀刻气体和载气执行SEG工艺，因此可以形成单晶硅层作为外延层350。
在SEG工艺中，例如，硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯硅烷(SiH2Cl2)气体等可以用作硅源气体，例如，氯化氢(HCl)气体可以用作蚀刻气体，例如，氢(H2)气体可以用作载气。
在示例实施例中，外延层350的上表面的高度可以高于第一绝缘夹层190的下表面，并且可以低于第二绝缘夹层200的上表面。
参照图10和图11，在去除第一掩模之后，可以在沟道孔340的侧壁、外延层350的上表面和第三绝缘夹层330的上表面上顺序地形成第一阻挡层、电荷存储层、隧道绝缘层和第一间隔件层(未示出)，可以对第一间隔件层进行各向异性蚀刻以形成仅剩余在沟道孔340的侧壁上的第一间隔件(未示出)，可以使用第一间隔件作为蚀刻掩模对隧道绝缘层、电荷存储层和第一阻挡层进行蚀刻，以在沟道孔340的侧壁和外延层350上形成隧道绝缘图案380、电荷存储图案370和第一阻挡图案360，隧道绝缘图案380、电荷存储图案370和第一阻挡图案360中的每个可以具有中心下表面敞开的杯状形状。在蚀刻工艺期间，可以部分地去除外延层350的上部分。隧道绝缘图案380、电荷存储图案370和第一阻挡图案360可以形成电荷存储结构390。
在去除第一间隔件之后，可以在暴露的外延层350、隧道绝缘图案380、第三绝缘夹层330上形成沟道层，可以在沟道层上形成填充层以填充沟道孔340的剩余部分。
沟道层可以形成为包括掺杂或未掺杂的多晶硅或非晶硅。当沟道层形成为包括非晶硅时，可以进一步执行激光外延生长(LEG)工艺或固相外延(SPE)工艺以把非晶硅转变为晶体硅。
可以对填充层和沟道层进行平坦化直到第三绝缘夹层330的上表面可以暴露，以形成填充沟道孔340的剩余部分的填充图案410，沟道层可以转变为沟道400。
因此，可以在沟道孔340中的外延层350上顺序地堆叠电荷存储结构390、沟道400和填充图案410。电荷存储结构390可以形成为具有其中心下表面敞开的杯状形状，沟道400可以形成为具有杯状形状，填充图案410可以形成为具有柱状形状。
因此，由于用于形成沟道400的沟道孔340形成沟道孔阵列，沟道400也可以形成与沟道孔阵列对应的沟道阵列。
可以去除包括填充图案410、沟道400和电荷存储结构390的第一结构的上部分以形成沟槽(未示出)，可以形成盖图案420以填充沟槽。
具体地，在通过回蚀工艺去除第一结构的上部分以形成沟槽之后，可以在第一结构和第三绝缘夹层330上形成盖层以填充沟槽，可以对盖层的上部分进行平坦化直到第三绝缘夹层330的上表面可以被暴露以形成盖图案420。在示例实施例中，盖层可以形成为包括掺杂或未掺杂的多晶硅或非晶硅，当盖层形成为包括非晶硅时，可以进一步执行结晶工艺。
沟道孔340中的第一结构、外延层350和盖图案420可以被限定为第二结构。
参照图12，可以在第三绝缘夹层330和盖图案420上形成第四绝缘夹层430。在第四绝缘夹层430上形成第二掩模(未示出)之后，可以使用第二掩模作为蚀刻掩模穿过第四绝缘夹层430、第三绝缘图案325、第二牺牲图案315、第二绝缘夹层200、第一绝缘夹层190、第一牺牲图案182、第一绝缘图案172形成第二开口(未示出)以暴露基底100的上表面。第四绝缘夹层430可以包括氧化物(例如，氧化硅)，因此可以与下面的第三绝缘夹层330合并。
在示例实施例中，第二开口可以在基底100的第一区域I上形成为在第三方向上延伸，多个第二开口可以形成在第二方向上。
在去除第二掩模之后，可以去除通过第二开口暴露的第一牺牲图案182和第二牺牲图案315，以在多个层级处的第三绝缘图案325之间、在第二绝缘夹层200和第三绝缘图案325中的最下面的一个之间以及在第一绝缘夹层190和第一绝缘图案172之间形成间隙，并且第一阻挡图案360的外侧壁的一部分和外延层350的侧壁的一部分可以被间隙暴露。在示例实施例中，可以通过使用包括磷酸或硫酸的蚀刻剂的湿法蚀刻工艺去除由第二开口暴露的第一牺牲图案182和第二牺牲图案315。
可以在第一阻挡图案360的暴露的外侧壁上、外延层350的暴露的侧壁、间隙的内壁、第一绝缘图案172和第三绝缘图案325的表面、基底100的暴露的上表面和第四绝缘夹层430的上表面上形成第二阻挡层440，可以在第二阻挡层440上形成栅极阻挡层，并且可以在栅极阻挡层上形成栅极导电层以填充间隙的剩余部分。
可以部分地去除栅极导电层和栅极阻挡层以在间隙中分别形成可以形成单元栅电极的栅极导电图案和栅极阻挡图案。在示例实施例中，可以通过湿法蚀刻工艺部分地去除栅极导电层和栅极阻挡层。
在示例实施例中，单元栅电极可以在第一方向上延伸，多个单元栅电极可以形成在第二方向上。即，均可以在第一方向上延伸的多个单元栅电极可以通过第二开口在第二方向上彼此间隔开。
单元栅电极可以包括在第三方向上顺序地堆叠的第三栅电极至第五栅电极472、474和476。第三栅电极472可以形成在最下面的层级处，第四栅电极474和第五栅电极476中的每个可以分别以一个或更多个层级形成在第三栅电极472上。在示例实施例中，第五栅电极476可以形成在最上面的层级以及最上面的层级下面的层级处，第四栅电极474可以在第三栅电极472和第五栅电极476之间以多个层级形成。
可以将杂质掺杂到基底的100的被第二开口暴露的上部分中以形成杂质区域(未示出)。在示例实施例中，杂质可以包括n型杂质，例如，磷、砷等。
可以在基底100的由第二开口暴露的上表面、第二开口的侧壁和第四绝缘夹层430的上表面上形成第二间隔件层(未示出)，可以对第二间隔件层进行各向异性地蚀刻以在第二开口的侧壁上形成第二间隔件(未示出)。因此，可以暴露杂质区域的处于基底100的上部分处的部分。
可以在暴露的杂质区域上形成公共源极线(CSL)(未示出)以填充第二开口的剩余部分。在示例实施例中，可以在杂质区域的暴露的上表面、第二间隔件和第四绝缘夹层430上形成导电层以填充第二开口，并且可以对导电层的上部分进行平坦化直到可以暴露第四绝缘夹层430的上表面以形成CSL。在平坦化工艺期间，也可以去除第四绝缘夹层430的上表面上的第二阻挡层440的一部分。CSL可以形成在第二开口中，并且可以接触杂质区域的上表面。
参照图1A和图1B，在第四绝缘夹层430、CSL、第二间隔件和第二阻挡层440上形成第五绝缘夹层480之后，可以穿过第四绝缘夹层430和第五绝缘夹层480形成第一接触插塞492，以接触盖图案420的上表面。可以穿过第三绝缘夹层至第五绝缘夹层330、430和480、第三绝缘图案325、第二阻挡层440以及第四栅极阻挡图案454和第五栅极阻挡图案456形成第二接触插塞494，以接触第四栅极导电图案464和第五栅极导电图案466的上表面中的一个，或者可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、第二阻挡层440和第三栅极阻挡图案452形成第二接触插塞494，以接触第三栅极导电图案462的上表面。
此外，可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、蚀刻停止图案184、第二绝缘图案174和第一栅极掩模142形成第三接触插塞496，以接触第一金属图案132的上表面，可以穿过第一绝缘夹层至第五绝缘夹层190、200、330、430和480、蚀刻停止图案184和第二绝缘图案174形成第四接触插塞498，以接触基底100的上表面。
第二接触插塞494中的每个可以形成在具有阶梯形状的垫中的每个上。即，第二接触插塞494中的每个可以形成在每个垫的未被较高的垫覆盖的部分上。
可以在第五绝缘夹层480和第一接触插塞至第四接触插塞492、494、496和498上形成第六绝缘夹层500，并且可以穿过第六绝缘夹层500形成第一布线至第四布线512、514、516和518以分别接触第一接触插塞至第四接触插塞492、494、496和498的上表面，这可以完成垂直存储器装置的制造。在示例实施例中，第一布线512可以在第二方向上延伸，并且可以用作垂直存储器装置的位线。
如上所述，在制造垂直存储器装置的方法中，即使第一栅极结构152和第二栅极结构154的在基底100的第二区域II和第三区域III上覆盖第一绝缘夹层190和第二绝缘夹层200的上表面会由于第一栅极结构152和第二栅极结构154而是不平坦的，也可以不立即执行用于使第一绝缘夹层190和第二绝缘夹层200的上表面平坦化的平坦化工艺。另一方面，在第二绝缘夹层200上形成第三绝缘夹层330以覆盖基底100的第一区域I上的模具之后，可以执行平坦化工艺。
因此，可以仅在形成包括在用于形成单元栅电极(即，第三栅电极至第五栅电极472、474和476)的模具中的第一牺牲图案182和第二牺牲图案315之后执行平坦化工艺，使得可以防止由于平坦化工艺导致的特性的劣化(例如，基底100的第一区域I上的层上的划痕)。
第二绝缘夹层200的上表面的第二凹进部分206的由于基底100的第一区域I上的第一开口185形成的角状的突起和凹陷形状可以通过湿法蚀刻工艺转变为倒圆的突起和凹陷形状，因此，可以减轻由于电场的集中导致的特性的劣化。
图13是示出根据示例实施例的垂直存储器装置的剖视图。
除了第一绝缘夹层190的上表面的形状之外，垂直存储器装置可以与参照图1A和图1B描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，并且这里省略对其的详细描述。
参照图13，第一绝缘夹层190的在基底100的第二区域II和第三区域III上的第一栅极结构152和第二栅极结构154上的部分可以与第一绝缘夹层190的其它部分相比相对向上突出。
然而，与图1A中的第一绝缘夹层190不同，图13中描述的第一绝缘夹层190的上表面可以具有平滑的弯曲的形状而不是角状的突起和凹陷形状。例如，第一绝缘夹层190的可在第三方向上与第一栅极结构152和第二栅极结构154叠置的第一部分192和第二部分194的上表面可以具有在第一方向上拥有与多边形的一部分的形状对应的倒圆的弯曲的形状的竖直剖面。
第一绝缘夹层190的上表面上与第一开口185对应的第一凹进部分196也可以具有拥有与多边形的一部分的形状对应的倒圆的弯曲的形状的竖直剖面。
图14是示出根据示例实施例的制造垂直存储器装置的方法的剖视图。
制造垂直存储器装置的这种方法可以包括与参照图2至图12以及图1A和图1B描述的工艺基本相同或类似的工艺，所以这里省略对其的详细描述。
参照图14，可以执行与参照图2至图4描述的工艺基本相同或类似的工艺。
然而，在第一绝缘夹层190上形成第二绝缘夹层200之前，可以对第一绝缘夹层190的上部分执行附加的蚀刻工艺，使得角状的突起和凹陷形状可以转变为倒圆的突起和凹陷形状。
在示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。
可以执行与参照图5至图12以及图1A和图1B描述的工艺基本相同或相似的工艺，以完成垂直存储器装置的制造。
图15是示出根据示例实施例的垂直存储器装置的剖视图。
除了第一开口、第一凹进部分和第二凹进部分的位置之外，该垂直存储器装置可以与图1A和图1B中描述的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且这里省略对其的详细描述。
参照图15，部分暴露基底100的上表面的第一开口185可以穿过第三栅极电极472和下面的第一绝缘图案172形成，当与图1A中描述的第一开口相比时，第一开口185可以更靠近基底100的第一区域I的中心部分而不是边缘部分。
因此，第一凹进部分196和第二凹进部分206也可以对应于第一开口185形成为更靠近基底100的第一区域I的中心部分，接触第二接触插塞494的每个垫可以具有平坦的上表面。
图16是示出根据示例实施例的垂直存储器装置的剖视图。除了外延层、沟道和电荷存储结构之外，该垂直存储器装置可以与图1A和图1B中描述的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且这里省略对其的详细描述。
参照图16，垂直存储器装置可以不包括图1A和图1B中描述的外延层350。因此，沟道400可以形成为具有与基底100的上表面接触的杯状形状，电荷存储结构390可以形成为具有其中心下表面敞开的杯状形状。电荷存储结构390可以覆盖沟道400的外侧壁，并且可以接触基底100的上表面。
如上所述，虽然已经描述了本发明构思，但是本领域的技术人员将容易理解的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，示例实施例中的许多修改是可能的。

Claims (25)

1.垂直存储器装置，所述垂直存储器装置包括：
栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；
多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；
沟道，在基底的单元区域上沿竖直方向延伸并且穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及
第一绝缘夹层，覆盖在基底的外围电路区域上的栅极结构，第一绝缘夹层的在竖直方向上与栅极结构叠置的部分的上表面的在一个方向上的竖直剖面具有多边形的部分的形状。
2.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
第二绝缘夹层，位于第一绝缘夹层上，
其中，第二绝缘夹层的部分的上表面的在所述一个方向上的竖直剖面具有与第一绝缘夹层的所述部分的上表面的竖直剖面的形状对应的弯曲的形状。
3.根据权利要求2所述的垂直存储器装置，其中，第一绝缘夹层和第二绝缘夹层分别包括高密度等离子体氧化物和正硅酸四乙酯。
4.根据权利要求2所述的垂直存储器装置，所述垂直存储器装置还包括：
第三绝缘夹层，位于第二绝缘夹层上，
其中，第三绝缘夹层具有平坦的上表面。
5.根据权利要求4所述的垂直存储器装置，其中，第二绝缘夹层和第三绝缘夹层包括基本相同的材料。
6.根据权利要求1所述的垂直存储器装置，其中，所述多个第二栅电极包括在竖直方向上顺序地堆叠在基底上的第三栅电极至第五栅电极，
其中，第一绝缘夹层也位于基底的单元区域上以覆盖第三栅电极。
7.根据权利要求6所述的垂直存储器装置，所述垂直存储器装置还包括：
第二绝缘夹层，位于所述第一绝缘夹层和第四栅电极之间。
8.根据权利要求7所述的垂直存储器装置，其中，第一绝缘夹层和第二绝缘夹层分别包括高密度等离子体氧化物和正硅酸四乙酯。
9.根据权利要求7所述的垂直存储器装置，其中，第一绝缘夹层和第二绝缘夹层中的每个的一部分的上表面在基底的单元区域上具有凹进形状。
10.根据权利要求9所述的垂直存储器装置，其中，第一绝缘夹层的上表面的凹进部分在所述一个方向上具有拥有多边形的一部分的形状的竖直剖面，第二绝缘夹层的上表面的凹进部分在所述一个方向上具有拥有与第一绝缘夹层的上表面的凹进部分的竖直剖面的形状对应的弯曲的形状的竖直剖面。
11.根据权利要求9所述的垂直存储器装置，其中，第四栅电极中的一个或多个具有凹进部分。
12.根据权利要求6所述的垂直存储器装置，其中，第三栅电极、第四栅电极和第五栅电极分别用作地选择线、子线和串选择线。
13.一种垂直存储器装置，所述垂直存储器装置包括：
栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；
第二栅电极，位于基底的单元区域上；
第一绝缘夹层，位于基底的单元区域和外围电路区域上，第一绝缘夹层覆盖栅极结构和第二栅电极；
第二绝缘夹层，位于第一绝缘夹层上；
第三栅电极和第四栅电极，在基底的单元区域上顺序地堆叠在第二绝缘夹层的一部分上，第三栅电极和第四栅电极在相对于基底的上表面的竖直方向上彼此分隔开；
沟道，在竖直方向上穿过第三栅电极和第四栅电极延伸，
其中，第一绝缘夹层的在基底的外围电路区域上的至少一部分的上表面具有角状的突起和凹陷形状。
14.根据权利要求13所述的垂直存储器装置，其中，第二绝缘夹层的在基底的外围电路区域上的部分的上表面具有与第一绝缘夹层的所述至少一部分的上表面的形状对应的倒圆的突起和凹陷形状。
15.根据权利要求13所述的垂直存储器装置，其中，第一绝缘夹层和第二绝缘夹层分别包括高密度等离子体氧化物和正硅酸四乙酯。
16.根据权利要求13所述的垂直存储器装置，所述垂直存储器装置还包括：
第三绝缘夹层，覆盖第三栅电极和第四栅电极并且位于第二绝缘夹层上，
其中，第三绝缘夹层具有平坦的上表面。
17.根据权利要求13所述的垂直存储器装置，其中，第二栅电极、第三栅电极和第四栅电极分别用作地选择线、子线和串选择线。
18.一种垂直存储器装置，所述垂直存储器装置包括：
栅极结构，包括位于基底的外围电路区域上的第一栅电极，基底包括单元区域和外围电路区域；
多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；
沟道，在基底的单元区域上沿竖直方向穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及
第一绝缘夹层至第三绝缘夹层，顺序地堆叠在基底的外围电路区域上，
其中，第一绝缘夹层覆盖栅极结构，第一绝缘夹层的至少一部分的上表面具有角状的突起和凹陷形状，
其中，第二绝缘夹层的部分的上表面具有与第一绝缘夹层的所述至少一部分的上表面的形状对应的倒圆的突起和凹陷形状，
其中，第三绝缘夹层具有平坦的上表面。
19.根据权利要求18所述的垂直存储器装置，其中，第二绝缘夹层和第三绝缘夹层包括基本相同的材料，所述材料不同于第一绝缘夹层的材料。
20.根据权利要求18所述的垂直存储器装置，其中，所述多个第二栅电极包括在基底上在竖直方向上顺序地堆叠的第三栅电极至第五栅电极，
其中，第一绝缘夹层和第二绝缘夹层也位于基底的单元区域上，使得第一绝缘夹层覆盖第三栅电极，第二绝缘夹层位于第一绝缘夹层和第四栅电极之间。
21.一种制造垂直存储器装置的方法，所述方法包括：
在基底的外围电路区域上形成包括第一栅电极的栅极结构，基底包括单元区域和外围电路区域；
在基底的单元区域上形成第一牺牲图案；
在基底上形成第一绝缘夹层，以覆盖栅极结构和第一牺牲图案；
在第一绝缘夹层上形成第二绝缘夹层；
对第二绝缘夹层的上表面执行湿法蚀刻工艺；
沿相对于基底的上表面的竖直方向在基底的单元区域的第二绝缘夹层上交替地且重复地堆叠第二牺牲图案和绝缘图案；
在基底的单元区域上形成穿过第二牺牲图案和绝缘图案以在竖直方向上延伸的沟道；
使用第二栅电极替代第一牺牲图案和第二牺牲图案中的每个。
22.根据权利要求21所述的方法，所述方法还包括：
在第二绝缘夹层上形成第三绝缘夹层，以覆盖包括第二牺牲图案和绝缘图案的模具的侧壁；
对第三绝缘夹层的上部分进行平坦化。
23.根据权利要求21所述的方法，其中，第一绝缘夹层和第二绝缘夹层中的每个的在竖直方向上与栅极结构叠置的部分的上表面在一个方向上具有拥有多边形的部分的形状的竖直剖面，
其中，第二绝缘夹层的所述部分的上表面的在所述一个方向上的竖直剖面的形状通过执行湿法蚀刻工艺转变为与其对应的弯曲的形状。
24.根据权利要求21所述的方法，其中，第一绝缘夹层和第二绝缘夹层包括彼此不同的材料。
25.一种制造垂直存储器装置的方法，所述方法包括：
在基底的外围电路区域上形成包括第一栅电极的栅极结构，基底包括单元区域和外围电路区域；
在基底的单元区域上形成第一牺牲图案；
在基底上形成第一绝缘夹层，以覆盖栅极结构和第一牺牲图案，第一绝缘夹层的在栅极结构上的部分的上表面具有角状的突起和凹陷形状；
在第一绝缘夹层上形成第二绝缘夹层，第二绝缘夹层的部分的上表面具有与第一绝缘夹层的所述部分的上表面的突起和凹陷形状对应的倒圆的突起和凹陷形状；
在基底的单元区域的第二绝缘夹层上形成模具，模具包括在相对于基底的上表面的竖直方向上交替地且重复地堆叠的第二牺牲图案和绝缘图案；
在第二绝缘夹层上形成第三绝缘夹层，以覆盖模具的侧壁，第三绝缘夹层具有平坦的上表面；
使用第二栅电极替代第一牺牲图案和第二牺牲图案中的每个。
CN201910192768.6A 2018-04-09 2019-03-14 垂直存储器装置和制造垂直存储器装置的方法 Active CN110364534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0040936 2018-04-09
KR1020180040936A KR102632482B1 (ko) 2018-04-09 2018-04-09 수직형 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN110364534A true CN110364534A (zh) 2019-10-22
CN110364534B CN110364534B (zh) 2024-07-16

Family

ID=64870319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910192768.6A Active CN110364534B (zh) 2018-04-09 2019-03-14 垂直存储器装置和制造垂直存储器装置的方法

Country Status (6)

Country Link
US (2) US10818684B2 (zh)
EP (1) EP3553809A1 (zh)
JP (1) JP7351629B2 (zh)
KR (1) KR102632482B1 (zh)
CN (1) CN110364534B (zh)
SG (1) SG10201900547YA (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130508A (ko) * 2020-04-22 2021-11-01 삼성전자주식회사 비휘발성 메모리 장치
KR102686706B1 (ko) * 2020-06-12 2024-07-22 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20220036640A (ko) 2020-09-16 2022-03-23 삼성전자주식회사 메모리 소자 및 이를 포함하는 전자 시스템
KR20220077263A (ko) 2020-12-01 2022-06-09 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110108962A1 (en) * 2009-11-12 2011-05-12 Seunguk Han Semiconductor device having a device isolation structure
CN102623456A (zh) * 2011-02-01 2012-08-01 三星电子株式会社 具有参考特征的垂直非易失性存储装置
US20150340374A1 (en) * 2014-05-26 2015-11-26 Won Seok Jung Memory device
US20160343725A1 (en) * 2015-05-22 2016-11-24 Won Seok Jung Memory Devices Including Blocking Layers
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990027890A (ko) 1997-09-30 1999-04-15 윤종용 반도체 장치의 절연막 평탄화 방법
KR100319185B1 (ko) 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
KR100403630B1 (ko) 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8013389B2 (en) 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2011003734A (ja) 2009-06-18 2011-01-06 Yamaha Corp 層間絶縁膜の平坦化方法
KR101175885B1 (ko) 2011-02-17 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102028475B1 (ko) 2013-02-25 2019-10-04 삼성전자주식회사 절연막 구조물을 포함하는 반도체 소자 및 이의 제조 방법
JP2015056452A (ja) 2013-09-10 2015-03-23 株式会社東芝 半導体記憶装置及びその製造方法
KR102270101B1 (ko) 2015-02-10 2021-06-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9899394B2 (en) 2015-03-10 2018-02-20 Samsung Electronics Co., Ltd. Vertical memory devices having contact plugs contacting stacked gate electrodes
US20160268267A1 (en) 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10199386B2 (en) 2015-07-23 2019-02-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102612021B1 (ko) * 2018-04-03 2023-12-11 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110108962A1 (en) * 2009-11-12 2011-05-12 Seunguk Han Semiconductor device having a device isolation structure
CN102623456A (zh) * 2011-02-01 2012-08-01 三星电子株式会社 具有参考特征的垂直非易失性存储装置
US20150340374A1 (en) * 2014-05-26 2015-11-26 Won Seok Jung Memory device
US20160343725A1 (en) * 2015-05-22 2016-11-24 Won Seok Jung Memory Devices Including Blocking Layers
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法

Also Published As

Publication number Publication date
US20190312049A1 (en) 2019-10-10
US10818684B2 (en) 2020-10-27
CN110364534B (zh) 2024-07-16
JP2019186540A (ja) 2019-10-24
SG10201900547YA (en) 2019-11-28
US11322510B2 (en) 2022-05-03
US20210020649A1 (en) 2021-01-21
EP3553809A1 (en) 2019-10-16
KR102632482B1 (ko) 2024-02-02
JP7351629B2 (ja) 2023-09-27
KR20190117954A (ko) 2019-10-17

Similar Documents

Publication Publication Date Title
KR102416028B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
CN110634874B (zh) 三维半导体存储器件
KR102682890B1 (ko) 수직형 메모리 장치
CN107046037B (zh) 垂直存储器件及其制造方法
CN109817633A (zh) 垂直存储器件
CN110797345B (zh) 垂直存储器件
CN107017261B (zh) 半导体器件
CN110518014B (zh) 三维半导体存储器器件及其制造方法
CN110364534A (zh) 垂直存储器装置和制造垂直存储器装置的方法
KR102695463B1 (ko) 수직형 메모리 장치
KR20190020876A (ko) 3차원 반도체 장치
CN108022928A (zh) 垂直存储器件及制造其的方法
US10522350B2 (en) Method of fabricating three-dimensional semiconductor devices
CN110400806A (zh) 垂直存储器装置
CN109494253B (zh) 垂直场效应晶体管和包括其的半导体器件
KR20130086778A (ko) 수직형 비휘발성 메모리 소자의 제조 방법
KR20220144265A (ko) 집적회로 소자
KR102532490B1 (ko) 반도체 소자 및 이의 제조 방법
US11404433B2 (en) Vertical memory devices
KR102708563B1 (ko) 수직형 메모리 장치
US10868034B2 (en) Vertical memory devices with three-dimensional channels
US20240154017A1 (en) Semiconductor devices
US20230377988A1 (en) Different Source/Drain Profiles for N-type FinFETs and P-type FinFETs
CN117913075A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant