CN110284139B - 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法 - Google Patents

蚀刻剂组合物和使用其制造金属图案和阵列基板的方法 Download PDF

Info

Publication number
CN110284139B
CN110284139B CN201910207694.9A CN201910207694A CN110284139B CN 110284139 B CN110284139 B CN 110284139B CN 201910207694 A CN201910207694 A CN 201910207694A CN 110284139 B CN110284139 B CN 110284139B
Authority
CN
China
Prior art keywords
etchant composition
ring compound
compound
carbonyl
nitrogen ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910207694.9A
Other languages
English (en)
Other versions
CN110284139A (zh
Inventor
金俸均
金镇爽
沈承辅
崔新革
沈枟亨
李栋熙
金奎佈
申贤哲
李大雨
李相赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongjin Semichem Co Ltd
Samsung Display Co Ltd
Original Assignee
Dongjin Semichem Co Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongjin Semichem Co Ltd, Samsung Display Co Ltd filed Critical Dongjin Semichem Co Ltd
Publication of CN110284139A publication Critical patent/CN110284139A/zh
Application granted granted Critical
Publication of CN110284139B publication Critical patent/CN110284139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明的实施方式的蚀刻剂组合物包括过硫酸盐、四‑氮环化合物、具有两个或更多个羰基的羰基环化合物和水，并且四‑氮环化合物和羰基环化合物的重量比为约1:0.1至约1:2。蚀刻剂组合物可蚀刻钛/铜的多层并且可用于制造具有优异蚀刻图案特性的金属图案和阵列基板。

Description

蚀刻剂组合物和使用其制造金属图案和阵列基板的方法
相关申请的交叉引用
本专利申请要求于2018年3月19日提交的韩国专利申请第10-2018-0031722号的优先权，其全部内容通过引用并入本文。
技术领域
本文中的公开涉及蚀刻剂组合物和使用该蚀刻剂组合物制造金属图案和阵列基板的方法，并且更具体地，涉及提供用于蚀刻多个金属层的蚀刻剂组合物和使用该蚀刻剂组合物制造金属图案和阵列基板的方法。
背景技术
按照平板显示器工业中对于实现高分辨率、大尺寸和3D显示的要求，对快速响应速率的需要不断增加。尤其是，为了实现高分辨率，要求降低显示装置的电路板中使用的电线的金属图案的宽度，并且在这种情况下，为了控制电阻值，图案的高度增加，并且因此出现堆叠金属层的阶梯覆盖差的缺陷。
同时，作为金属图案材料，使用具有优异的电导率的生态友好的铜，并且为了增加使用铜的金属图案中高分辨率的粘附力，使用除铜之外的另一金属层作为底层的情况增多。因此，需要可以保持适于使包括铜层的多层图案化并且成批蚀刻的适当的锥角的蚀刻剂组合物。
发明内容
本公开提供了蚀刻剂组合物，其用于在使包括铜的多层图案化期间提供优异的锥体特性。
本公开还提供了用于制造具有优异的锥形的多种金属图案的方法。另外，本公开还提供了用于制造阵列基板的方法，其通过形成具有优异的锥形的多种金属图案而减少布线缺陷，比如短路。
本发明构思的实施方式提供了蚀刻剂组合物，基于所述蚀刻剂组合物的总量，所述蚀刻剂组合物包括约5wt％至约20wt％的过硫酸盐；约0.1wt％至约2wt％的四-氮环化合物；约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物；和水，其中四-氮环化合物和羰基环化合物的重量比为约1:0.1至约1:2。
在一个实施方式中，蚀刻剂组合物可进一步包括大于等于约0.01wt％且小于约1wt％的具有巯基的三-氮环化合物。
在一个实施方式中，羰基环化合物和三-氮环化合物的重量比可为约1:0.2至约1:2。
在一个实施方式中，蚀刻剂组合物可进一步包括约0.1wt％至约5wt％的硫酸氢盐。
在一个实施方式中，蚀刻剂组合物可进一步包括约0.01wt％至约2wt％的氟化合物。
在一个实施方式中，蚀刻剂组合物可进一步包括约0.1wt％至约5wt％的磺酸化合物。
在一个实施方式中，蚀刻剂组合物可进一步包括约0.01wt％至约5wt％的磷酸或磷酸盐。
在一个实施方式中，基于蚀刻剂组合物的总量，蚀刻剂组合物可进一步包括约0.01wt％至约2wt％的氟化合物；约0.01wt％至约1wt％的具有巯基的三-氮环化合物；约0.1wt％至约5wt％的硫酸氢盐；约0.1wt％至约5wt％的磺酸化合物；和约0.01wt％至约5wt％的磷酸或磷酸盐。
在一个实施方式中，过硫酸盐可包括过硫酸钾(K2S2O8)、过硫酸钠(Na2S2O8)和过硫酸铵((NH4)2S2O8)中的至少一种。
在一个实施方式中，四-氮环化合物可包括氨基四唑、甲基四唑和巯甲基四唑中的至少一种。
在一个实施方式中，羰基环化合物可包括噻唑烷二酮、乙内酰脲和琥珀酰亚胺中的至少一种。
在一个实施方式中，氟化合物可包括氟化氢(HF)、氟化铵(NH4F)、氟化钾(KF)、氟化钠(NaF)、氟化氢铵(F2H5N)、氟化氢钾(KHF2)和氟化氢钠(NaHF2)中的至少一种。
在一个实施方式中，具有巯基的三-氮环化合物可包括3-巯基-4-甲基-4H-1,2,4-三唑、3-氨基-1,2,4-三唑-5-硫醇和1H-1,2,4-三唑-3-硫醇中的至少一种。
在一个实施方式中，硫酸氢盐可包括硫酸氢铵(NH4HSO4)、硫酸氢锂(LiHSO4)、硫酸氢钾(KHSO4)和硫酸氢钠(NaHSO4)中的至少一种。
在一个实施方式中，磺酸化合物可包括甲烷磺酸、苯磺酸、对甲苯磺酸、磺酸铵、氨基磺酸、环状磺酸化合物和基于烃的磺酸化合物中的至少一种。
在本发明构思的实施方式中，提供了用于制造金属图案的方法，该方法包括：在包括钛和铜的多层上形成光敏层图案；为其上形成光敏层图案的多层提供蚀刻剂组合物；和去除光敏层图案，其中蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物以及水，并且四-氮环化合物和羰基环化合物的重量比为约1:0.1至约1:2。
在一个实施方式中，多层可包括：包含钛的第一金属层；和设置在第一金属层上并且包括铜的第二金属层，其中蚀刻剂组合物以成批方式蚀刻第一金属层和第二金属层。
在一个实施方式中，蚀刻剂组合物可进一步包括具有巯基的三-氮环化合物、硫酸氢盐、氟化合物、磺酸化合物和磷酸或磷酸盐，并且基于蚀刻剂组合物的总量，蚀刻剂组合物可包括约5wt％至约20wt％的过硫酸盐；约0.1wt％至约2wt％的四-氮环化合物；约0.01wt％至约3wt％的羰基环化合物；约0.01wt％至约2wt％的氟化合物；约0.01wt％至约1wt％的三-氮环化合物；约0.1wt％至约5wt％的硫酸氢盐；约0.1wt％至约5wt％的磺酸化合物；约0.01wt％至约5wt％的磷酸或磷酸盐；和剩余量的水。
在本发明构思的实施方式中，提供了用于制造阵列基板的方法，该方法包括：在基板上形成栅极线和与栅极线连接的栅电极；形成以绝缘状态横跨栅极线的数据线，与数据线连接的源电极，和与源电极分开的漏电极；和形成与漏电极连接的像素电极，其中形成栅极线和与栅极线连接的栅电极包括：在包括钛和铜的多层上形成光敏层图案；为其上形成光敏层图案的多层提供蚀刻剂组合物；和去除光敏层图案，其中蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物以及水，并且四-氮环化合物和羰基环化合物的重量比为约1:0.1至约1:2。
在一个实施方式中，蚀刻剂组合物可进一步包括具有巯基的三-氮环化合物、硫酸氢盐、氟化合物、磺酸化合物和磷酸或磷酸盐，并且基于蚀刻剂组合物的总量，蚀刻剂组合物可包括约5wt％至约20wt％的过硫酸盐；约0.1wt％至约2wt％的四-氮环化合物；约0.01wt％至约3wt％的羰基环化合物；约0.01wt％至约2wt％的氟化合物；约0.01wt％至约1wt％的三-氮环化合物；约0.1wt％至约5wt％的硫酸氢盐；约0.1wt％至约5wt％的磺酸化合物；约0.01wt％至约5wt％的磷酸或磷酸盐；和剩余量的水。
附图说明
包括附图以提供对本发明构思的进一步理解，并且附图并入本说明书中并构成本说明书的一部分。附图示出了本发明构思的示例性实施方式，并与说明书一起用于解释本发明构思的原理。在附图中：
图1A至1E为按顺序显示使用实施方式的蚀刻剂组合物制造实施方式的金属图案的方法的步骤的横截面视图；
图2为显示根据本发明构思的实施方式的包括阵列基板的显示装置的一个像素的平面图；
图3为沿着图2中的线I-I’截取的横截面图；
图4示出了实施方式的金属图案上的电子扫描显微镜图像；并且
图5A和5B分别示出了实施方式和比较实施方式的金属图案上的电子扫描显微镜图像。
具体实施方式
本发明构思可以以不同形式体现并且可能有各种修改，并且下面将参考附图更详细地描述本发明构思的示例性实施方式。然而，本发明构思不应解释为限于本文阐释的实施方式。而是，这些实施方式应理解为包括本发明构思的精神和范围内的修改、等同方式或替换。
在附图中，相同的参考数值始终表示相同的要素。为了说明清楚，放大了结构的尺寸。应当理解，尽管术语第一、第二等可在本文中用于描述各种要素，但是这些要素不应受这些术语的限制。这些术语仅用于区分一个要素与另一个要素。因此，在不背离本发明教导的情况下，第一要素可称为第二要素。类似地，第二要素可称为第一要素。如本文所使用，单数形式也旨在包括复数形式，除非上下文另外明确指出。
应进一步理解，术语“包括(comprises)”和/或“包括(comprising)”，在本说明书中使用时，表明存在叙述的特征、数值、步骤、操作、要素、部件或其组合，但是不排除存在或添加一个或多个其他特征、数值、步骤、操作、要素、部件或其组合。
在本公开中，当层、膜、区域、板等被称为在另一部件“上”或“上方”时，其可“直接”在另一部件“上”，或者还可存在中间层。相反，应当理解，当层、膜、区域、板等被称为在另一部件“下”或“下方”时，其可“直接”在另一部件“下方”，并且也可存在一个或多个中间层。另外，也要理解，当板称为设置在另一部件“上方”时，其可设在另一部件上方或下方。
下文，将解释根据本发明构思的实施方式的蚀刻剂组合物。
根据本发明构思的实施方式的蚀刻剂组合物可用于蚀刻金属层以形成金属图案。根据本发明构思的实施方式的蚀刻剂组合物可用于蚀刻包括铜(Cu)和钛(Ti)的多层。例如，根据实施方式的蚀刻剂组合物可用于蚀刻其中堆叠包括钛的钛金属层和包括铜的铜金属层的多层，以形成金属图案。尤其是，多层可为其中钛金属层和铜金属层按顺序堆叠的双层。
实施方式的蚀刻剂组合物可包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物和水。
在实施方式的蚀刻剂组合物中，过硫酸盐为主要氧化剂并且可为用于蚀刻包括铜的金属层的蚀刻剂。然而，本发明构思的实施方式不限于此，并且过硫酸盐可蚀刻包括钛的金属层。
基于蚀刻剂组合物的总量，可包含的过硫酸盐的量为约5wt％至约20wt％。例如，基于蚀刻剂组合物的总量，可包含的过硫酸盐的量为约10wt％至约20wt％。尤其是，基于蚀刻剂组合物的总量，可包含的过硫酸盐的量为约10wt％至约18wt％。
如果过硫酸盐的量大于约20wt％，则使用实施方式的蚀刻剂组合物的金属层的蚀刻速率可能过快，并且可能难以控制蚀刻程度，并且因此，包括铜的金属层可被过蚀刻。另外，如果过硫酸盐的量小于约5wt％，则蚀刻速率可能下降，并且进行的蚀刻可能不充分。
过硫酸盐可为过硫酸钾(K2S2O8)、过硫酸钠(Na2S2O8)或过硫酸铵((NH4)2S2O8)。实施方式的蚀刻剂组合物可包括过硫酸钾、过硫酸钠和过硫酸铵中的至少一种作为过硫酸盐。即，实施方式的蚀刻剂组合物可包括过硫酸钾、过硫酸钠和过硫酸铵中的任何一种、或两种或更多种作为过硫酸盐。
实施方式的蚀刻剂组合物包括四-氮环化合物。四-氮环化合物可防止铜的腐蚀并且可稳定地保持蚀刻的铜的表面轮廓。四-氮环化合物意指形成环的原子中包括四个氮原子的化合物。
基于蚀刻剂组合物的总量，可包含的四-氮环化合物的量为约0.1wt％至约2wt％。例如，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的四-氮环化合物的量为约0.1wt％至约1wt％。尤其是，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的四-氮环化合物的量为约0.2wt％至约0.7wt％。
如果四-氮环化合物的量大于约2wt％，则由于过量的四-氮环化合物的影响，蚀刻速率可能下降，并且使用实施方式的蚀刻剂组合物的蚀刻工艺的加工性可能下降。另外，如果四-氮环化合物的量小于约0.1wt％，则包括铜的金属层的蚀刻速率可能过度增加，并且可能难以控制金属层的蚀刻程度。
四-氮环化合物可为取代或未取代的四唑化合物。例如，四-氮环化合物可为氨基四唑、甲基四唑或巯甲基四唑。实施方式的蚀刻剂组合物可包括氨基四唑、甲基四唑和巯甲基四唑中的至少一种作为四-氮环化合物。即，实施方式的蚀刻剂组合物可包括氨基四唑、甲基四唑和巯甲基四唑中的任何一种、或两种或更多种作为四-氮环化合物。
实施方式的蚀刻剂组合物包括具有两个或更多个羰基的羰基环化合物。在说明书中，羰基环化合物包括羰基的碳原子作为环化合物的成环碳，并且成环碳中包括的这种羰基为两个或更多个。例如，在一个实施方式中，羰基环化合物可具有两个羰基，并且尤其，可为其中两个羰基的碳原子成为成环碳原子的环状化合物。
实施方式的蚀刻剂中包括的羰基环化合物可起到硫酸根自由基清除剂作用，去除蚀刻铜金属层期间产生的硫酸根自由基。实施方式的蚀刻剂中包括的过硫酸盐在蚀刻铜金属层期间产生硫酸根自由基，并且产生的硫酸根自由基可攻击和分解四-氮环化合物。另外，分解的四-氮环化合物可被部分吸附在铜金属层上，从而降低蚀刻剂组合物的蚀刻性能。因此，如果实施方式的蚀刻剂组合物包括羰基环化合物，则羰基环化合物抑制四-氮环化合物的分解并且可改善蚀刻剂组合物的蚀刻性能。
基于蚀刻剂组合物的总量，可包含的具有两个或更多个羰基的羰基环化合物的量为约0.01wt％至约3wt％。例如，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的羰基环化合物的量为约0.01wt％至约1wt％。尤其是，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的羰基环化合物的量为约0.01wt％至约0.5wt％。
如果羰基环化合物的量大于约3wt％，则羰基环化合物可被吸附到金属层上并且蚀刻剂组合物的蚀刻性能可能下降。另外，如果羰基环化合物的量小于约0.01wt％，则羰基环化合物的自由基清除剂功能可能不足，可能无法抑制蚀刻剂组合物中四-氮环化合物的分解，并且蚀刻性能可能下降。
羰基环化合物可为噻唑烷二酮、乙内酰脲或琥珀酰亚胺。实施方式的蚀刻剂组合物可包括噻唑烷二酮、乙内酰脲和琥珀酰亚胺中的至少一种作为羰基环化合物。例如，实施方式的蚀刻剂组合物可包括噻唑烷二酮、乙内酰脲和琥珀酰亚胺中的任何一种、或两种或更多种作为羰基环化合物。
在实施方式的蚀刻剂组合物中，四-氮环化合物和羰基环化合物的重量比可为约1:0.1至约1:2。相对于四-氮环化合物的重量比1，当具有两个或更多个羰基的羰基环化合物的重量比小于0.1时，则羰基环化合物可能无法起到自由基清除剂的作用，并且蚀刻性能可能下降。相对于四-氮环化合物的重量比1，当具有两个或更多个羰基的羰基环化合物的重量比大于2时，则羰基环化合物在金属层上的吸附特性可能会增强，并且蚀刻质量可能会劣化。
实施方式的蚀刻剂组合物包括氟化合物。氟化合物意指包括氟(F)原子的氟化物。氟化合物可为用于蚀刻包括钛的金属层的蚀刻剂。然而，本发明构思的实施方式不限于此，并且氟化合物可蚀刻包括铜的金属层。
基于蚀刻剂组合物的总量，可包含的氟化合物的量为约0.01wt％至约2wt％。例如，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的氟化合物的量为约0.01wt％至约1wt％。尤其是，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的氟化合物的量为约0.05wt％至约0.7wt％。
如果氟化合物的量大于约2wt％，则包括钛的金属层可被过蚀刻，并且可在包括钛的金属层底部产生底切(undercut)，并且可另外蚀刻绝缘层或金属层下方的基板。另外，如果氟化合物的量小于约0.01wt％，则包括钛的金属层的蚀刻可能无法实现。
氟化合物可为氟化氢(HF)、氟化铵(NH4F)、氟化钾(KF)、氟化钠(NaF)、氟化氢铵(F2H5N)、氟化氢钾(KHF2)或氟化氢钠(NaHF2)。实施方式的蚀刻剂组合物可包括氟化氢(HF)、氟化铵(NH4F)、氟化钾(KF)、氟化钠(NaF)、氟化氢铵(F2H5N)、氟化氢钾(KHF2)和氟化氢钠(NaHF2)中的至少一种作为氟化合物。例如，实施方式的蚀刻剂组合物可包括氟化氢(HF)、氟化铵(NH4F)、氟化钾(KF)、氟化钠(NaF)、氟化氢铵(F2H5N)、氟化氢钾(KHF2)和氟化氢钠(NaHF2)中的任何一种、或两种或更多种作为氟化合物。
实施方式的蚀刻剂组合物可进一步包括具有巯基的三-氮环化合物。三-氮环化合物意指其中三个成环的原子为氮原子的化合物。实施方式的蚀刻剂组合物基本上包括巯基(-SH)，并且可包括其中三个成环原子为氮原子的三-氮环化合物。三-氮环化合物可为取代或未取代的三唑化合物。例如，三-氮环化合物可为取代或未取代的三唑化合物并且可包括巯基作为取代基。
包括在实施方式的蚀刻剂组合物中的具有巯基的三-氮环化合物可起到氧自由基清除剂的作用，去除蚀刻铜金属层期间产生的氧自由基。实施方式的蚀刻剂组合物中包括的过硫酸盐，在铜金属层的蚀刻工艺期间，除了硫酸根自由基还产生氧自由基，并且产生的氧自由基可攻击和分解羰基环化合物。另外，如果羰基环化合物被分解，则可能无法实现羰基环化合物的作为用于抑制分解四-氮环化合物的硫酸根自由基清除剂的功能，并且蚀刻剂组合物的蚀刻性能可能下降。即，实施方式的蚀刻剂组合物包括具有巯基的三-氮环化合物，并且可防止羰基环化合物和四-氮环化合物的分解，并且可改善蚀刻性能。
基于蚀刻剂组合物的总量，可包含的三-氮环化合物的量为约0.01wt％至约1wt％。例如，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的三-氮环化合物的量为约0.01wt％至约0.5wt％。尤其是，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的三-氮环化合物的量为约0.02wt％至约0.4wt％。
如果三-氮环化合物的量大于约1wt％，则过量的三-氮环化合物可被吸附到待蚀刻的金属层上，并且蚀刻剂组合物的蚀刻性能可能下降。另外，如果三-氮环化合物的量小于约0.01wt％，则可无法去除蚀刻工艺期间产生的氧自由基，并且可分解羰基环化合物和四-氮环化合物，并且因此，蚀刻剂组合物的蚀刻质量可能会劣化。
同时，在实施方式的蚀刻剂组合物中，可包括的羰基环化合物和三-氮环化合物的重量比为约1:0.2至约1:2。在实施方式的蚀刻剂组合物中，可包括的羰基环化合物和三-氮环化合物的重量比为约1:0.2至约1:2，并且可有效去除蚀刻工艺期间产生的氧自由基，并且可防止蚀刻性能的下降。即，相对于具有两个或更多个羰基的羰基环化合物的重量比1，当三-氮环化合物的重量比小于0.2时，则三-氮环化合物的氧自由基清除剂的作用可能不足，并且羰基环化合物可被分解，并且因此，蚀刻剂组合物的蚀刻性能可能会劣化。另外，相对于具有两个或更多个羰基的羰基环化合物的重量比1，当三-氮环化合物的重量比大于2时，则过量的三-氮环化合物可被吸附到金属层上并且蚀刻性能可能会劣化。
实施方式的蚀刻剂组合物可进一步包括硫酸氢盐。硫酸氢盐可用作实施方式的蚀刻剂组合物的稳定剂。在一个实施方式中，硫酸氢盐可用作过硫酸盐的稳定剂。例如，硫酸氢盐可起到防止蚀刻性能随着蚀刻进展，由于过硫酸盐的分解而下降的作用。即，硫酸氢盐降低了过硫酸盐的分解速率，并且可在使用实施方式的蚀刻剂组合物的蚀刻工艺中起到保持包括铜的金属层的蚀刻速率恒定的作用。
在实施方式的蚀刻剂组合物中，基于蚀刻剂组合物的总量，可包含的硫酸氢盐的量为约0.1wt％至约5wt％。例如，基于蚀刻剂组合物的总量，可包含的实施方式的蚀刻剂组合物的量为约0.2wt％至约3wt％。
如果硫酸氢盐的量大于约5wt％，则难以控制蚀刻速率，包括铜的金属层的蚀刻速率急剧增加，并且可能产生腐蚀缺陷。另外，如果硫酸氢盐的量小于约0.1wt％，则可能不显示过硫酸盐的分解抑制作用，并且实施方式的蚀刻剂组合物的稳定性可能会劣化。
硫酸氢盐可为硫酸氢铵(NH4HSO4)、硫酸氢锂(LiHSO4)、硫酸氢钾(KHSO4)或硫酸氢钠(NaHSO4)。实施方式的蚀刻剂组合物可包括硫酸氢铵(NH4HSO4)、硫酸氢锂(LiHSO4)、硫酸氢钾(KHSO4)和硫酸氢钠(NaHSO4)中的至少一种。例如，实施方式的蚀刻剂组合物可包括硫酸氢铵(NH4HSO4)、硫酸氢锂(LiHSO4)、硫酸氢钾(KHSO4)和硫酸氢钠(NaHSO4)中的任何一种、或两种或更多种。
实施方式的蚀刻剂组合物可进一步包括磺酸化合物。磺酸化合物可用作辅助氧化剂。磺酸化合物可起到用于补充随着蚀刻工艺而下降的氧化力以及用于保持实施方式的蚀刻剂组合物的蚀刻速率的缓冲剂的作用。实施方式的蚀刻剂组合物可起到增加铜层和钛层的蚀刻比的作用。
在实施方式的蚀刻剂组合物中，基于蚀刻剂组合物的总量，可包含的磺酸化合物的量为约0.1wt％至约5wt％。例如，基于蚀刻剂组合物的总量，可包含的实施方式的蚀刻剂组合物的量为约0.5wt％至约3wt％。尤其是，基于蚀刻剂组合物的总量，可包含的实施方式的蚀刻剂组合物的量为约1wt％至约3wt％。
如果磺酸化合物的量大于约5wt％，则铜离子的浓度可随着蚀刻工艺的进行而改变，并且因此，蚀刻速率可能逐渐增加。另外，如果磺酸化合物的量小于约0.1wt％，则蚀刻速率可能随着蚀刻工艺的进行而下降，并且蚀刻性能可能会劣化。
磺酸化合物可包括氨基磺酸(H3NSO3)、磺酸铵、环状磺酸化合物或基于烃的磺酸化合物。实施方式的蚀刻剂组合物可包括氨基磺酸、磺酸铵、环状磺酸化合物和基于烃的磺酸化合物中的至少一种。
另外，环状磺酸化合物可为1至20个碳原子的环状磺酸化合物。例如，环状磺酸化合物的碳数可为2至10，并且更具体地，环状磺酸化合物的碳数可为3至6。环状磺酸化合物可包括丙烷磺酸内酯、丁烷磺酸内酯或丙烯磺酸内酯。
基于烃的磺酸化合物的碳数可为1至20。例如，基于烃的磺酸化合物的碳数可为2至10，并且更具体地，基于烃的磺酸化合物的碳数可为3至6。基于烃的磺酸可包括甲烷磺酸(CH3SO3H)、乙烷磺酸(CH3CH2SO3H)、苯磺酸(C6H6SO3H)或对甲苯磺酸(p-CH3C6HSO3H)。
实施方式的蚀刻剂组合物可包括氨基磺酸、磺酸铵、丙烷磺酸内酯、丁烷磺酸内酯、丙烯磺酸内酯、甲烷磺酸、乙烷磺酸、苯磺酸和甲苯磺酸中的任何一种、或两种或更多种。
实施方式的蚀刻剂组合物可进一步包括磷酸(H3PO4)或磷酸盐。磷酸或磷酸盐可包含在蚀刻剂组合物中并且可控制铜层或钛层的电腐蚀。即，磷酸或磷酸盐，作为铜和钛之间的电流控制器，可降低电子从包括钛的金属层至包括铜的金属层的传输速率，并且可减少由于过蚀刻的偏斜并且可以减小锥角。磷酸或磷酸盐可起到控制蚀刻性能的作用，使得铜层和钛层可具有小的锥角。另外，尽管蚀刻剂组合物被重复使用，但是锥角可保持在恒定角度并且可提高蚀刻剂组合物的寿命。
基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的磷酸或磷酸盐的量为约0.01wt％至约5wt％。例如，基于蚀刻剂组合物的总量，实施方式的蚀刻剂组合物可包含的磷酸或磷酸盐的量为约0.1wt％至约2wt％。
如果基于蚀刻剂组合物的总量，磷酸或磷酸盐的量大于约5wt％或小于约0.01wt％，则铜层和钛层的初始锥角可能变得太小，并且布线的体积可能减小从而使电荷迁移率劣化。
例如，磷酸盐可包括磷酸二氢铵(NH4H2PO4)、磷酸二氢钠(NaH2PO4)和磷酸二氢钾(KH2PO4)中的至少一种。
同时，实施方式的蚀刻剂组合物包括水，并且蚀刻剂组合物中可包括水，使得组成蚀刻剂组合物的化合物和水的总和变为100wt％。即，尽管本发明构思中未明确提到，但是可包括水使得总蚀刻剂组合物中水之外的剩余组分的wt％和水的wt％的总和变为100wt％。因此，水占据总蚀刻剂组合物中水之外的其他组分的wt％之和的剩余部分。实施方式的蚀刻剂组合物中使用的水可为具有半导体或超纯水程度的水。
实施方式的蚀刻剂组合物可包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物、约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物、约0.01wt％至约2wt％的氟化合物、约0.01wt％至约1wt％的具有巯基的三-氮环化合物、约0.1wt％至约5wt％的硫酸氢盐、约0.1wt％至约5wt％的磺酸化合物、约0.01wt％至约5wt％的磷酸或磷酸盐以及剩余量的水。
实施方式的蚀刻剂组合物用于制造电子装置的工艺，例如，通过在制造电子装置期间蚀刻堆叠的金属层而形成金属图案的工艺。尤其是，实施方式的蚀刻剂组合物可用于在制造显示装置的工艺中制造阵列基板的工艺，并且尤其可用于通过蚀刻由钛和铜组成的双层而形成栅电极等。
实施方式的蚀刻剂组合物为非过氧化氢类的蚀刻剂组合物，该蚀刻剂组合物包括过硫酸盐作为主要组分，并且通过使用实施方式的蚀刻剂组合物的蚀刻工艺而制造的金属图案显示出优异的蚀刻特性，包括小的临界尺寸(CD)偏斜和小的锥角。另外，实施方式的蚀刻剂组合物可用于以成批方式蚀刻其中堆叠钛层和铜层的多层，并且可使蚀刻工艺期间沉淀的产生最小化并且增加蚀刻剂组合物重复使用的次数。
下文，将解释根据本发明构思的示例性实施方式的用于制造金属图案的方法和用于制造阵列基板的方法。
图1A至1E为按顺序显示使用实施方式的蚀刻剂组合物制造金属图案的方法的横截面视图。图1A至1E示意性显示了平面上的横截面，该平面平行于由第三方向轴DR3(其为厚度方向)和垂直于第三方向轴DR3的第一方向轴(DR1)限定的平面。
用于制造实施方式的金属图案的方法可包括：在包括钛和铜的多层上形成光敏层图案的步骤；在其上形成光敏层图案的多层上提供蚀刻剂组合物的步骤；和去除光敏层图案的步骤。
图1A至1C可显示实施方式的用于制造金属图案的方法中在包括钛和铜的多层上形成光敏层图案的步骤。在包括钛和铜的多层上形成光敏层图案的步骤可包括：在基板上形成包括钛和铜的多层的步骤，和在多层上形成光敏层图案的步骤。
图1A可显示在基板PSB上形成包括钛和铜的多层CL的步骤。图1A显示在基板PSB上提供第一金属层CL1和第二金属层CL2的步骤，并且第一金属层CL1可为包括钛的金属层并且第二金属层CL2可为包括铜的金属层。同时，图1A显示了其中按顺序堆叠第一金属层CL1和第二金属层CL2的双层，但是本发明构思的实施方式不限于此。包括钛和铜的多层可为由包括钛和铜的合金组成的单层，或其中钛金属层和铜金属层交替堆叠的三层或更多层的多层。
同时，基板PSB可为绝缘基板。或者，在实施方式的制造工艺期间基板PSB可为阵列基板。例如，基板PSB可为不完整的阵列基板，并且可为通过在基底基板上形成局部电路层而获得的中间步骤中的阵列基板。尤其是，基板PSB可在实施方式的显示装置中显示阵列基板SUB1的一部分(图3)，这将稍后解释。例如，基板PSB可表示第一基底基板BS1(图3)。
在如图1A中所示的基板PSB上形成多层CL之后，将光敏层PR提供在基板PSB上形成的多层CL的整个表面上，并且通过掩模MSK暴露光敏层PR，如图1B中所示。
掩模MSK可由阻挡所有辐射光的第一部件M1和传输一部分光并且阻挡一部分光的第二部件M2组成。基板PSB和多层CL可分成分别对应第一部件M1和第二部件M2的第一区域R1和第二区域R2。
然后，在通过掩模MSK显影暴露的光敏层PR之后，如图1C中所示，具有特定厚度的光敏层图案PRP可保留在由于掩模MSK的阻挡而不能为其提供光的第一区域R1上，并且可完全去除第二区域R2中的光敏层，光穿过掩模MSK的第二部件M2到第二区域R2而暴露基板PSB的表面。同时，在参考图1B和图1C解释时，作为一个实施方式解释了使用用于去除光敏层的暴露部分的正光敏溶液的情况，但是本发明构思的实施方式不限于此。在一个实施方式中，可使用用于去除光敏层的未暴露部分的负光敏溶液。
接下来，可使用光敏层图案PRP使第一金属层CL1和第二金属层CL2图案化。光敏层图案PRP可用作用于使金属多层CL图案化的掩模层。即，如图1C中所示，蚀刻剂组合物(未示出)可提供在其上形成光敏层图案PRP的多层CL上，并且通过所提供的蚀刻剂组合物，可蚀刻其上未形成光敏层图案PRP的多层CL，以形成如图1D中所示的金属图案ML。金属图案ML可包括第一金属图案ML1和第二金属图案ML2。在一个实施方式中，第一金属图案ML1可为钛金属层，并且第二金属图案ML2可为铜金属层。
实施方式的用于制造金属图案的方法中提供的蚀刻剂组合物可包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物和水。实施方式的用于制造金属图案的方法中使用的蚀刻剂组合物可包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物、具有巯基的三-氮环化合物、硫酸氢盐、磺酸化合物、磷酸或磷酸盐和剩余量的水。实施方式的用于制造金属图案的方法中使用的蚀刻剂组合物可包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物、约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物、约0.01wt％至约2wt％的氟化合物、约0.01wt％至约1wt％的具有巯基的三-氮环化合物、约0.1wt％至约5wt％的硫酸氢盐、约0.1wt％至约5wt％的磺酸化合物、约0.01wt％至约5wt％的磷酸或磷酸盐和剩余量的水。
实施方式的蚀刻剂组合物可以以成批方式蚀刻第一金属层CL1和第二金属层CL2，以形成金属图案ML。
参考图1D和1E，光敏层图案PRP和金属图案ML在由第一方向轴DR1和第三方向轴DR3限定的横截面上可具有梯形形状。然而，本发明构思的实施方式不限于此。
同时，金属图案ML的最大宽度W2可小于光敏层图案PRP的最大宽度W1。同时，在使用光敏层图案PRP的蚀刻工艺中，光敏层图案PRP的最大宽度W1和金属图案ML的最大宽度W2之间的差(W1-W2)定义为临界尺寸(CD)偏斜，并且在图1D中，“CD1”或“CD2”对应一侧CD偏斜。
在使用光敏层图案PRP形成金属图案ML之后，可去除光敏层图案PRP。图1E显示了去除光敏层图案PRP之后的最终金属图案ML。金属图案ML可为其中堆叠钛金属图案和铜金属图案的多层金属图案。
在根据本发明的实施方式的用于制造金属图案的方法中，金属图案由第一金属和第二金属组成，即，可制造钛/铜双层金属图案。在参考图1A至图1E解释时，解释用于形成由多个层组成的金属图案的方法，但是本发明构思的实施方式不限于此。也可通过基本上相同的方法制造由包括铜的单层形成的金属图案。
图2为示出显示装置的一个像素的平面图，所述显示装置包括通过实施方式的用于制造阵列基板的方法制造的阵列基板。图3为沿着图2的线I-I’截取的横截面图。下文，将参考图2和图3解释通过实施方式的用于制造阵列基板的方法制造的阵列基板和配备有该阵列基板的显示装置。
实施方式的用于制造阵列基板的方法可包括：在基底基板上形成栅极线和与栅极线连接的栅电极的步骤；形成以绝缘状态横跨栅极线的数据线、与数据线连接的源电极和与源电极分开的漏电极的步骤；和形成与漏电极连接的像素电极的步骤。在这种情况下，形成栅极线和与栅极线连接的栅电极的步骤可包括：在包括钛和铜的多层上形成光敏层图案的步骤；在其上形成光敏层图案的多层上提供蚀刻剂组合物的步骤；和去除光敏层图案的步骤。
同时，实施方式的用于制造阵列基板的方法中的蚀刻剂组合物可包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物、具有巯基的三-氮环化合物、硫酸氢盐、磺酸化合物、磷酸或磷酸盐和剩余量的水。实施方式的用于制造阵列基板的方法中使用的蚀刻剂组合物可包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物、约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物、约0.01wt％至约2wt％的氟化合物、约0.01wt％至约1wt％的具有巯基的三-氮环化合物、约0.1wt％至约5wt％的硫酸氢盐、约0.1wt％至约5wt％的磺酸化合物、约0.01wt％至约5wt％的磷酸或磷酸盐和剩余量的水。
通过实施方式的用于制造阵列基板的方法制造的阵列基板可应用为包括用于驱动显示装置的电子电路的基板。显示装置的种类没有具体限制，但是可包括，例如，液晶显示装置、有机发光显示装置、电泳显示装置、电润湿显示装置、微机电系统(MEMS)显示装置等。
同时，液晶显示装置显示为图2和3中的显示装置，但是本发明构思的实施方式不限于此。例如，显示装置可为有机发光显示装置。同时，在具有多个像素的显示装置的实施方式，每个像素由相同的结构形成，并且为了便于解释，图2和3中显示了一个像素。同时，为了便于解释，图2中显示了与栅极线GL中的一条栅极线和数据线DL中的一条数据线连接的像素PX，但是本发明构思的实施方式不限于此。例如，一条栅极线和一条数据线可与多个像素连接，并且多条栅极线和多条数据线可与一个像素连接。
参考图2和3，显示装置DD可包括配备有像素PX的阵列基板SUB1、面向阵列基板SUB1的相对的基板SUB2以及设置在阵列基板SUB1和相对的基板SUB2之间的液晶层LC。
为了参考图2和3解释，栅极线GL在第二方向轴DR2上延伸并提供。栅极线GL可在第一基底基板BS1上形成。数据线DL可在垂直于栅极线GL的第一方向轴DR1上延伸并提供。
像素PX各自包括薄膜晶体管TFT、与薄膜晶体管TFT连接的像素电极PE和存储电极部件。薄膜晶体管TFT包括栅电极GE、栅绝缘层GI、半导体图案SM、源电极SE和漏电极DE。存储电极部件可进一步包括：在第二方向轴DR2上延伸的存储线SLn，以及从存储线SLn分支并且在第一方向轴DR1上延伸的第一分支电极LSLn和第二分支电极RSLn。
栅电极GE可从栅极线GL伸出或提供在栅极线GL的部分区域上。栅电极GE可使用金属形成。栅电极GE可使用镍、铬、钼、铝、钛、铜、钨或包括其的合金形成。栅电极GE可作为单层或多层使用金属形成。
半导体图案SM提供在栅绝缘层GI上。半导体图案SM提供在栅电极GE上，栅绝缘层GI设置在其之间。半导体图案SM与栅电极GE部分重叠。半导体图案SM包括提供在栅绝缘层GI上的有源图案(未示出)和形成在有源图案上的欧姆接触层(未示出)。有源图案可使用非晶硅薄膜形成，并且欧姆接触层(未示出)可使用n+非晶硅薄膜形成。欧姆接触层(未示出)使得有源图案分别与源电极SE和漏电极DE之间欧姆接触。
源电极SE从数据线DL分支并提供。源电极SE在欧姆接触层(未示出)上形成并且与栅电极GE部分重叠。数据线DL可设置在其中未设置半导体图案SM的栅绝缘层GI上。
漏电极DE与源电极SE分开，半导体图案SM设置在其之间。漏电极DE在欧姆接触层(未示出)上形成并且与栅电极GE部分重叠。
在一个实施方式中，栅极线GL和栅电极GE可形成为包括含铜的金属层和含钛的金属层的多层。即，栅极线GL和栅电极GE可为钛金属图案和铜金属图案的双层金属图案，其通过蚀刻按顺序堆叠的钛金属层和铜金属层而形成。然而，本发明构思的实施方式不限于此。例如，栅极线GL和栅电极GE可为使用钛和铜的合金形成的单层的金属图案，或通过堆叠三层或更多层的钛金属图案和铜金属图案而获得的多层金属图案。
在一个实施方式中，栅极线GL和栅电极GE可通过使用实施方式的蚀刻剂组合物的蚀刻工艺图案化而形成。在实施方式的用于制造阵列基板的方法中，使用实施方式的蚀刻剂组合物，金属图案可形成为在钛金属层和铜金属层的双层的图案化期间，具有小的CD偏斜值和小的锥角，使得栅极线GL和栅电极GE可具有优异的锥体轮廓。
另外，在实施方式的用于制造阵列基板的方法中，实施方式的蚀刻剂组合物可提供具有小锥角的栅电极GE，并且随后通过堆叠形成的栅绝缘层GI、半导体图案SM、源电极SE和漏电极DE可具有优异的阶梯覆盖。
通过使用实施方式的蚀刻剂组合物蚀刻形成的栅电极GE的锥角可为约30度至约60度。例如，栅电极GE的锥角可为约40度至约45度。
在一个实施方式中，阵列基板SUB1的绝缘层PSV可覆盖源电极SE、漏电极DE、沟道部件和栅绝缘层GI，并且可具有部分暴露漏电极DE的接触孔CH。绝缘层PSV可包括例如氮化硅或二氧化硅。
像素电极PE通过绝缘层PSV中形成的接触孔CH与漏电极DE连接。使用透明的导电材料形成像素电极PE。尤其是，使用透明的导电氧化物形成像素电极PE。透明的导电氧化物可为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等。
也就是说，阵列基板SUB1可包括形成在第一基底基板BS1上的薄膜晶体管TFT、绝缘层PSV和像素电极PE。同时，尽管附图中未示出，但是阵列基板SUB1可进一步包括形成在像素电极PE上的取向层(未示出)。
相对的基板SUB2可设置为面对阵列基板SUB1，并且可包括第二基底基板BS2、设置在第二基底基板BS2下方的滤色器CF、设置在实现不同颜色的滤色器CF之间的阻光部件BM(用于阻挡光)以及与像素电极PE形成电场的共用电极CE。同时，尽管附图中未示出，但是取向层(未示出)可进一步设置在共用电极CE下方。
在实施方式的用于制造阵列基板的方法中，可形成栅极线和栅电极，使其具有小的锥角，并且通过使用实施方式的蚀刻剂组合物形成优异的金属图案，所述蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物、具有巯基的三-氮环化合物、硫酸氢盐、磺酸化合物、磷酸或磷酸盐以及剩余量的水。
[实施例]
下文，将参考实施例和比较例具体解释实施方式的蚀刻剂组合物的蚀刻特性和使用该蚀刻剂组合物制造的金属图案。然而，在实施例中的蚀刻剂组合物和使用其形成的金属图案仅仅是说明性的，并且实施例不限制实施方式的范围。
(蚀刻剂组合物的制备)
使用下面表1中所示的配置制备根据实施例1至17的蚀刻剂组合物和根据比较例1至9的蚀刻剂组合物。表1中表示各个组分的量的单位表示相对于蚀刻剂组合物的总量的100wt％的wt％。表1中，相对于蚀刻剂组合物的总量的100wt％的剩余量对应水。
[表1]
Figure BDA0001999502700000151
Figure BDA0001999502700000161
在表1中所示的实施例和比较例中，过硫酸铵用作过硫酸盐，氨基四唑用作四-氮环化合物，乙内酰脲用作羰基环化合物，氟化氢铵用作氟化合物，3-氨基-1,2,4-三唑-5-硫醇用作三-氮环化合物，硫酸氢钠用作硫酸氢盐，氨基磺酸用作磺酸化合物，并且选择和使用磷酸作为磷酸或磷酸盐。
实施例1至17中所示的蚀刻剂组合物包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物，和约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物，并且对应其中四-氮环化合物和具有两个或更多个羰基的羰基环化合物的重量比为约1:0.1至约1:2的情况。
尤其是，表1中所示的实施例1至5的蚀刻剂组合物对应包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物、约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物、约0.01wt％至约2wt％的氟化合物、约0.01wt％至约1wt％的具有巯基的三-氮环化合物、约0.1wt％至约5wt％的硫酸氢盐、约0.1wt％至约5wt％的磺酸化合物和约0.01wt％至约5wt％的磷酸或磷酸盐的情况。另外，在如表1中所示的实施例1至5的蚀刻剂组合物中，四-氮环化合物和羰基环化合物的重量比满足约1:0.1至约1:2的范围，并且具有两个或更多个羰基的羰基环化合物和三-氮环化合物的重量比满足约1:0.2至约1:2的范围。
当与实施例1至5比较时，实施例6对应不包括磷酸或磷酸盐的情况，并且实施例7对应包括过量的磷酸或磷酸盐的情况。实施例8对应其中相对于具有两个或更多个羰基的羰基环化合物的重量比1，三-氮环化合物的重量比小于0.2的情况，并且实施例9对应其中相对于具有两个或更多个羰基的羰基环化合物的重量比1，三-氮环化合物的重量比大于2的情况。实施例10对应不包括硫酸氢盐的情况，并且实施例11对应包括过量的硫酸氢盐的蚀刻剂组合物。实施例12对应不包括三-氮环化合物的情况，并且实施例13对应不包括氟化合物的情况。实施例14对应包括过量的氟化合物的情况，实施例15对应包括过量的三-氮环化合物的情况，实施例16对应不包括磺酸化合物的情况，并且实施例17对应包括过量的磺酸化合物的蚀刻剂组合物。
比较例1对应其中相对于四-氮环化合物的重量比1，具有两个或更多个羰基的羰基环化合物的重量比小于0.1的情况，并且比较例2对应其中相对于四-氮环化合物的重量比1，具有两个或更多个羰基的羰基环化合物的重量比大于2的蚀刻剂组合物。比较例3对应不包括具有两个或更多个羰基的羰基环化合物的蚀刻剂组合物，比较例4对应其中不包括具有两个或更多个羰基的羰基环化合物，并且包括具有一个羰基的羰基环化合物的情况，比较例5对应不包括四-氮环化合物的情况，并且比较例6对应包括少量的过硫酸盐的情况。比较例7对应包括过量的过硫酸盐的情况，比较例8对应包括过量的四-氮环化合物的情况，并且比较例9对应包括过量的具有两个或更多个羰基的羰基环化合物的情况。
(金属图案的制造和评估)
使用表1中所示的蚀刻剂组合物，对钛金属层和铜金属层的双层进行蚀刻测试。通过蚀刻测试，针对约
Figure BDA0001999502700000171
的钛金属层和约
Figure BDA0001999502700000172
的铜金属层的双层，在约28℃的温度条件下提供实施例和比较例的各自蚀刻剂组合物，并且基于为当完全蚀刻上铜层时终点检测时间(EPD)的两倍的100％过蚀刻点，评估蚀刻量累积程度、初始锥角以及锥角的保持程度。根据蚀刻剂的重复使用，无论是否保持蚀刻质量，根据蚀刻剂组合物中铜含量的增加，决定了蚀刻量累积程度。
在下面表2中，示出了实施例和比较例的蚀刻质量评估结果。在表2中，对于使用实施例和比较例的各自蚀刻剂组合物制造金属图案的情况，示出了蚀刻量累积程度、初始锥角和锥角的保持。蚀刻量累积程度、初始锥角和锥角的保持的评估标准基于下面的内容。另外，就蚀刻量累积程度、初始锥角和锥角的保持的各个项目而言，总结了优异、普通和差的评分，并且总结的评估结果示于表2中。
<蚀刻量累积程度的评估标准>
O(优异，2分)：其中直到包括约6,000ppm或更多的Cu离子，蚀刻质量是优异的情况
△(普通，1分)：其中直到包括大于等于约4,000ppm且小于约6,000ppm的Cu离子，蚀刻质量是优异的情况
X(差，0分)：其中直到包括小于约4,000的Cu离子，蚀刻质量是优异的情况
<初始锥角的评估标准>
O(优异，2分)：大于等于约40度且小于约50度
△(普通，1分)：大于等于约30度且小于约40度，大于等于约50度且小于约60度
X(差，0分)：小于约30度，大于约60度
<保持锥角的评估标准>
O(优异，2分)：其中直到Cu离子变为约6,000ppm，锥角的变化小于约4°的情况
△(普通，1分)：其中直到Cu离子变为约6,000ppm，锥角的变化从约4°至小于约6°的情况
X(差，0分)：其中直到Cu离子变为约6,000ppm，锥角的变化为约6°或更大
另外，图4示出了针对实施例1至实施例5进行蚀刻工艺之后的横截面上的电子扫描显微镜图像，并且在图4中，“Cu 0ppm”和“Cu 6000ppm”分别对应其中初始使用的蚀刻剂组合物的情况和其中蚀刻剂组合物被重复使用直到Cu离子变为约6,000ppm的情况。
[表2]
Figure BDA0001999502700000181
Figure BDA0001999502700000191
参考表2的结果，发现当与比较例1至比较例9比较时，实施例1至实施例17显示优异的蚀刻特性。即，发现包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物和约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物，并且四-氮环化合物和具有两个或更多个羰基的羰基环化合物的重量比为约1:0.1至约1:2的实施例1至实施例17的蚀刻剂组合物显示出优异的蚀刻量累积程度、初始锥角和锥角保持特性。相反，不满足包括约5wt％至约20wt％的过硫酸盐、约0.1wt％至约2wt％的四-氮环化合物和约0.01wt％至约3wt％的具有两个或更多个羰基的羰基环化合物，并且四-氮环化合物和具有两个或更多个羰基的羰基环化合物的重量比为约1:0.1至约1:2的蚀刻剂组合物的配置的比较例1至比较例9，当与实施例比较时显示出劣化的蚀刻质量。
特别是，实施例1至5的蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物、氟化合物、三-氮环化合物、硫酸氢盐、磺酸化合物、磷酸或磷酸盐以及水，并且以适当的比例包括各组分，从而显示出优异的蚀刻特性。
当与比较例2、比较例3、比较例6、比较例8和比较例9比较时，实施例1至实施例17显示出优异的蚀刻量累积程度。这意味着实施方式的蚀刻剂组合物，尽管重复使用，但是仍具有优异的蚀刻处理能力。另外，发现当与比较例5至比较例9比较时，实施例1至实施例5、实施例8至实施例12以及实施例16提供具有适当初始锥角的金属图案从而显示出优异的蚀刻质量。同时，当与比较例1至比较例4和比较例7至比较例9比较时，实施例1至实施例7、实施例11以及实施例13至实施例17显示出优异的金属图案的锥角保持程度。
也就是说，当与比较例1至比较例9比较时，实施例1至实施例17使用实施方式的蚀刻剂组合物并且可形成具有优异锥角的金属图案。另外，发现，尽管重复使用，但是实施方式的蚀刻剂组合物保持了优异的蚀刻质量。
图5A和5B分别示出了实施例2和比较例1的蚀刻工艺之后的电子扫描显微镜图像。图5A和5B示出了在光敏层图案PRP和PRP’下方形成的金属图案ML和ML’的横截面上的图像。当比较图5A与图5B时，发现实施例的金属图案ML的一侧CD偏斜CD1小于比较例的金属图案ML’的一侧CD偏斜CD1’，并且实施例的金属图案ML的锥角(θ1)小于比较例的金属图案ML’的锥角(θ1’)。从结果发现，当与比较例比较时，实施例中形成了具有更小的CD偏斜值和更小的锥角的优异的金属图案。
实施方式的蚀刻剂组合物可用于以成批方式蚀刻钛金属层和铜金属层的多个金属层，并且尽管重复使用但也可保持稳定的蚀刻特性。另外，实施方式的蚀刻剂组合物可将锥角(其为金属图案的蚀刻特性)保持为恒定程度或更少，可显示出高的蚀刻量累积程度，可保持优异的锥角，并且可显示出优异的蚀刻特性。另外，发现通过使用实施方式的蚀刻剂组合物制造的金属图案和阵列基板具有优异的锥体轮廓。
实施方式可提供具有优异存储稳定性并且改善包括铜的多层的蚀刻特性的蚀刻剂组合物。
实施方式可提供用于制造金属图案的方法，其改善了生产率和诸如短路的布线缺陷。
实施方式可提供用于制造阵列基板的方法，其中多层等具有适当的锥角，并且堆叠在多层上的金属层的阶梯覆盖是优异的。
尽管已经描述了本发明的示例性实施方式，但是应理解，本发明不应限于这些示例性实施方式，而是在如下要求保护的本发明的精神和范围内，本领域普通技术人员可作出各种变化和修改。

Claims (20)

1.一种蚀刻剂组合物，基于所述蚀刻剂组合物的总量，所述蚀刻剂组合物包括：
5wt％至20wt％的过硫酸盐；
0.1wt％至2wt％的四-氮环化合物；
0.01wt％至3wt％的具有两个或更多个羰基的羰基环化合物；和
水，
其中所述四-氮环化合物和所述羰基环化合物的重量比为1:0.1至1:2。
2.根据权利要求1所述的蚀刻剂组合物，进一步包括大于等于0.01wt％且小于1wt％的具有巯基的三-氮环化合物。
3.根据权利要求2所述的蚀刻剂组合物，其中所述羰基环化合物和所述三-氮环化合物的重量比为1:0.2至1:2。
4.根据权利要求1所述的蚀刻剂组合物，进一步包括0.1wt％至5wt％的硫酸氢盐。
5.根据权利要求1所述的蚀刻剂组合物，进一步包括0.01wt％至2wt％的氟化合物。
6.根据权利要求1所述的蚀刻剂组合物，进一步包括0.1wt％至5wt％的磺酸化合物。
7.根据权利要求1所述的蚀刻剂组合物，进一步包括0.01wt％至5wt％的磷酸或磷酸盐。
8.根据权利要求1所述的蚀刻剂组合物，进一步包括：
0.01wt％至2wt％的氟化合物；
0.01wt％至1wt％的具有巯基的三-氮环化合物；
0.1wt％至5wt％的硫酸氢盐；
0.1wt％至5wt％的磺酸化合物；和
0.01wt％至5wt％的磷酸或磷酸盐。
9.根据权利要求1所述的蚀刻剂组合物，其中所述过硫酸盐包括过硫酸钾K2S2O8、过硫酸钠Na2S2O8和过硫酸铵(NH4)2S2O8中的至少一种。
10.根据权利要求1所述的蚀刻剂组合物，其中所述四-氮环化合物包括氨基四唑、甲基四唑和巯甲基四唑中的至少一种。
11.根据权利要求1所述的蚀刻剂组合物，其中所述羰基环化合物包括噻唑烷二酮、乙内酰脲和琥珀酰亚胺中的至少一种。
12.根据权利要求5所述的蚀刻剂组合物，其中所述氟化合物包括氟化氢HF、氟化铵NH4F、氟化钾KF、氟化钠NaF、氟化氢铵F2H5N、氟化氢钾KHF2和氟化氢钠NaHF2中的至少一种。
13.根据权利要求2所述的蚀刻剂组合物，其中所述具有巯基的三-氮环化合物包括3-巯基-4-甲基-4H-1,2,4-三唑、3-氨基-1,2,4-三唑-5-硫醇和1H-1,2,4-三唑-3-硫醇中的至少一种。
14.根据权利要求4所述的蚀刻剂组合物，其中所述硫酸氢盐包括硫酸氢铵NH4HSO4、硫酸氢锂LiHSO4、硫酸氢钾KHSO4和硫酸氢钠NaHSO4中的至少一种。
15.根据权利要求6所述的蚀刻剂组合物，其中所述磺酸化合物包括甲烷磺酸、苯磺酸、对甲苯磺酸、磺酸铵、氨基磺酸、环状磺酸化合物和基于烃的磺酸化合物中的至少一种。
16.一种用于制造金属图案的方法，所述方法包括：
在包括钛和铜的多层上形成光敏层图案；
在其上形成所述光敏层图案的所述多层上提供蚀刻剂组合物；和
去除所述光敏层图案，
其中所述蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物和水，并且
所述四-氮环化合物和所述羰基环化合物的重量比为1:0.1至1:2。
17.根据权利要求16所述的用于制造金属图案的方法，其中所述多层包括：
包括钛的第一金属层；和
设置在所述第一金属层上并且包括铜的第二金属层，
其中所述蚀刻剂组合物以成批方式蚀刻所述第一金属层和所述第二金属层。
18.根据权利要求16所述的用于制造金属图案的方法，其中，
所述蚀刻剂组合物进一步包括具有巯基的三-氮环化合物、硫酸氢盐、氟化合物、磺酸化合物和磷酸或磷酸盐，并且
基于所述蚀刻剂组合物的总量，所述蚀刻剂组合物包括：
5wt％至20wt％的所述过硫酸盐；
0.1wt％至2wt％的所述四-氮环化合物；
0.01wt％至3wt％的所述羰基环化合物；
0.01wt％至2wt％的所述氟化合物；
0.01wt％至1wt％的所述三-氮环化合物；
0.1wt％至5wt％的所述硫酸氢盐；
0.1wt％至5wt％的所述磺酸化合物；
0.01wt％至5wt％的所述磷酸或所述磷酸盐；和
剩余量的所述水。
19.一种用于制造阵列基板的方法，所述方法包括：
在基板上形成栅极线和与所述栅极线连接的栅电极；
形成以绝缘状态横跨所述栅极线的数据线，与所述数据线连接的源电极，和与所述源电极分开的漏电极；和
形成与所述漏电极连接的像素电极，
其中所述形成所述栅极线和与所述栅极线连接的所述栅电极包括：
在包括钛和铜的多层上形成光敏层图案；
在其上形成所述光敏层图案的所述多层上提供蚀刻剂组合物；和
去除所述光敏层图案，
其中所述蚀刻剂组合物包括过硫酸盐、四-氮环化合物、具有两个或更多个羰基的羰基环化合物和水，并且所述四-氮环化合物和所述羰基环化合物的重量比为1:0.1至1:2。
20.根据权利要求19所述的用于制造阵列基板的方法，其中，
所述蚀刻剂组合物进一步包括具有巯基的三-氮环化合物、硫酸氢盐、氟化合物、磺酸化合物和磷酸或磷酸盐，并且
基于所述蚀刻剂组合物的总量，所述蚀刻剂组合物包括：
5wt％至20wt％的所述过硫酸盐；
0.1wt％至2wt％的所述四-氮环化合物；
0.01wt％至3wt％的所述羰基环化合物；
0.01wt％至2wt％的所述氟化合物；
0.01wt％至1wt％的所述三-氮环化合物；
0.1wt％至5wt％的所述硫酸氢盐；
0.1wt％至5wt％的所述磺酸化合物；
0.01wt％至5wt％的所述磷酸或所述磷酸盐；和
剩余量的所述水。
CN201910207694.9A 2018-03-19 2019-03-19 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法 Active CN110284139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0031722 2018-03-19
KR1020180031722A KR102487940B1 (ko) 2018-03-19 2018-03-19 식각액 조성물 및 이를 이용한 금속 패턴과 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN110284139A CN110284139A (zh) 2019-09-27
CN110284139B true CN110284139B (zh) 2022-05-27

Family

ID=67904551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910207694.9A Active CN110284139B (zh) 2018-03-19 2019-03-19 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法

Country Status (3)

Country Link
US (1) US10910412B2 (zh)
KR (1) KR102487940B1 (zh)
CN (1) CN110284139B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220205110A1 (en) * 2020-12-30 2022-06-30 Samsung Display Co., Ltd. Etchant composition, and method for manufacturing metal pattern and thin film transistor substrate using the same
KR20230072123A (ko) * 2021-11-17 2023-05-24 삼영순화(주) 친환경 포토레지스트 박리액 조성물

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407058A (zh) * 2001-09-04 2003-04-02 罗姆和哈斯公司 用于抑制含水体系中的金属腐蚀的方法
TW200628989A (en) * 2004-12-01 2006-08-16 Fuji Photo Film Co Ltd Pattern-forming material and pattern-forming method
CN1950750A (zh) * 2004-05-12 2007-04-18 富士胶片株式会社 图案形成材料、图案形成设备和图案形成方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
CN104145324A (zh) * 2011-12-28 2014-11-12 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN104614907A (zh) * 2013-11-04 2015-05-13 东友精细化工有限公司 液晶显示器用阵列基板的制造方法
CN105102584A (zh) * 2013-03-04 2015-11-25 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
WO2016042408A2 (en) * 2014-09-17 2016-03-24 Atmi Taiwan Co., Ltd. Compositions for etching titanium nitride having compatability with silicon germanide and tungsten
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105734570A (zh) * 2014-12-26 2016-07-06 三星显示有限公司 蚀刻剂组合物及使用其制造金属接线的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083157A (ko) 2003-03-21 2004-10-01 금호석유화학 주식회사 포토레지스트용 스트리퍼 조성물
KR101042483B1 (ko) * 2005-03-11 2011-06-16 히다치 가세고교 가부시끼가이샤 구리의 표면 처리 방법 및 구리
KR101745721B1 (ko) 2009-09-10 2017-06-12 동우 화인켐 주식회사 구리 배선의 형성을 위한 식각액 조성물
KR101146099B1 (ko) 2009-09-07 2012-05-16 솔브레인 주식회사 박막 트랜지스터 액정표시장치용 식각조성물
KR20110120420A (ko) * 2010-04-29 2011-11-04 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20110120422A (ko) * 2010-04-29 2011-11-04 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20120138290A (ko) * 2011-06-14 2012-12-26 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 기판 형성 방법
KR102002131B1 (ko) 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR102048022B1 (ko) * 2012-12-18 2019-12-02 주식회사 동진쎄미켐 금속막 식각액 조성물 및 이를 이용한 식각 방법
CN112442374A (zh) 2013-07-31 2021-03-05 恩特格里斯公司 用于去除金属硬掩模和蚀刻后残余物的具有Cu/W相容性的水性制剂
US10428429B2 (en) * 2014-09-30 2019-10-01 Agency For Science, Technology And Research Formulation and method for inhibiting carbon-based deposits
KR101661072B1 (ko) 2014-12-26 2016-09-29 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR20160099525A (ko) * 2016-08-10 2016-08-22 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20170066299A (ko) 2017-06-02 2017-06-14 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101857712B1 (ko) * 2017-09-07 2018-05-15 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407058A (zh) * 2001-09-04 2003-04-02 罗姆和哈斯公司 用于抑制含水体系中的金属腐蚀的方法
CN1950750A (zh) * 2004-05-12 2007-04-18 富士胶片株式会社 图案形成材料、图案形成设备和图案形成方法
TW200628989A (en) * 2004-12-01 2006-08-16 Fuji Photo Film Co Ltd Pattern-forming material and pattern-forming method
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
CN104145324A (zh) * 2011-12-28 2014-11-12 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105102584A (zh) * 2013-03-04 2015-11-25 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN104614907A (zh) * 2013-11-04 2015-05-13 东友精细化工有限公司 液晶显示器用阵列基板的制造方法
WO2016042408A2 (en) * 2014-09-17 2016-03-24 Atmi Taiwan Co., Ltd. Compositions for etching titanium nitride having compatability with silicon germanide and tungsten
CN105734570A (zh) * 2014-12-26 2016-07-06 三星显示有限公司 蚀刻剂组合物及使用其制造金属接线的方法

Also Published As

Publication number Publication date
US10910412B2 (en) 2021-02-02
CN110284139A (zh) 2019-09-27
US20190288015A1 (en) 2019-09-19
KR102487940B1 (ko) 2023-01-16
KR20190110171A (ko) 2019-09-30

Similar Documents

Publication Publication Date Title
CN111270236B (zh) 蚀刻剂组合物以及使用蚀刻剂组合物制造金属图案和阵列衬底的方法
CN102104049B (zh) 薄膜晶体管阵列面板及其制造方法
US20120322187A1 (en) Etchants and methods of fabricating metal wiring and thin film transistor substrate using the same
CN109423648B (zh) 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
KR101527117B1 (ko) 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
CN110284139B (zh) 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法
CN106400016B (zh) 蚀刻剂组合物及使用其制造薄膜晶体管基板的方法
US9136137B2 (en) Etchant composition and methods of fabricating metal wiring and thin film transistor substrate using the same
US9347125B2 (en) Etchant composition and method of forming metal wire and thin film transistor array panel using the same
CN103635608A (zh) 金属配线蚀刻液及利用其的液晶显示装置的制造方法
CN105734570B (zh) 蚀刻剂组合物及使用其制造金属接线的方法
CN109097774B (zh) 蚀刻剂组合物、以及使用其制造金属图案和薄膜晶体管基板的方法
KR101661072B1 (ko) 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
US20220205110A1 (en) Etchant composition, and method for manufacturing metal pattern and thin film transistor substrate using the same
CN114763612A (zh) 蚀刻剂组合物以及制造金属图案和薄膜晶体管基板的方法
KR20180015688A (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR20180071451A (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR100424946B1 (ko) 아연 인듐 산화막의 식각용액 및 그 식각방법
KR102068964B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR102353679B1 (ko) 식각액 조성물 및 이를 이용한 배선 기판의 제조 방법
CN108251842B (zh) 蚀刻液组合物及利用该组合物的金属布线的制造方法
US20200024516A1 (en) Etchant composition and method of manufacturing wiring substrate using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant