CN110148606A - 显示面板及其制造方法 - Google Patents

显示面板及其制造方法 Download PDF

Info

Publication number
CN110148606A
CN110148606A CN201910294308.4A CN201910294308A CN110148606A CN 110148606 A CN110148606 A CN 110148606A CN 201910294308 A CN201910294308 A CN 201910294308A CN 110148606 A CN110148606 A CN 110148606A
Authority
CN
China
Prior art keywords
pair
bit patterns
layer
connection pad
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910294308.4A
Other languages
English (en)
Other versions
CN110148606B (zh
Inventor
奚鹏博
郑君丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108110425A external-priority patent/TWI694287B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110148606A publication Critical patent/CN110148606A/zh
Application granted granted Critical
Publication of CN110148606B publication Critical patent/CN110148606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板及其制造方法，其中显示面板包括基板、遮光定位层以及透光定位层。基板具有第一表面以及相对第一表面的第二表面。遮光定位层设置于第一表面上且具有至少一第一对位图案。透光定位层设置于第二表面上且具有至少一第二对位图案。于垂直基板的方向上，至少一第一对位图案重叠于至少一第二对位图案。一种显示面板的制造方法亦被提出。

Description

显示面板及其制造方法
技术领域
本发明涉及一种显示面板，且特别涉及一种包括以自对准方式形成的对位图案的显示面板及其制造方法。
背景技术
随着技术进展，显示面板的尺寸也逐年增加。但是，制造显示面板的母基板无法无限的放大。目前，为了制造较大尺寸的显示装置将多个显示面板拼接成一个大尺寸的显示装置。然而，在拼接多个显示面板时，如何精确的拼接多个显示面板与拼接后的显示装置具有窄边框或无缝(seamless)仍然存在多个问题。
发明内容
本发明提供一种适于窄边框或无边框的显示面板及其制造方法，可以提升显示面板的对位精确度及可靠性。
本发明的一种显示面板的制造方法包括以下步骤。提供具有第一表面及相对第一表面的第二表面的基板。形成遮光定位层于第一表面上，其中遮光定位层具有至少一第一对位图案。形成透光材料层于第二表面上。形成光刻胶层于透光材料层上。进行曝光程序，以使光束通过至少一第一对位图案而穿透基板及透光材料层至光刻胶层。进行显影程序，以图案化光刻胶层并形成经图案化光刻胶层。进行蚀刻程序，以经图案化光刻胶层为掩模，图案化透光材料层，以形成具有至少一第二对位图案的透光定位层，其中于垂直基板的方向上，至少一第一对位图案重叠于至少一第二对位图案。
本发明的一种显示面板包括基板、遮光定位层以及透光定位层。基板具有第一表面以及相对第一表面的第二表面。遮光定位层设置于第一表面上且具有至少一第一对位图案。透光定位层设置于第二表面上且具有至少一第二对位图案。于垂直基板的方向上，至少一第一对位图案重叠于至少一第二对位图案。
基于上述，在本发明一实施方式的显示面板的制造方法中，透光定位层的第二对位图案通过以下步骤形成：提供具有第一表面以及相对第一表面的第二表面的基板；利用位于第一表面上的遮光定位层的第一对位图案进行曝光程序及显影程序来形成位于第二表面上的经图案化光刻胶层；以及以经图案化光刻胶层为掩模，对位于第二表面上的透光材料层进行蚀刻程序，借此第二对位图案得以由自对准的方式形成，并且于垂直基板的方向上，与第一对位图案相重叠。
另一方面，由于第二对位图案通过第一对位图案而能以自对准的方式形成，故通过使用第一对位图案进行对位程序而形成的第一接垫与使用第二对位图案进行对位程序而形成的第二接垫之间的对位精确度得以提升。如此一来，在本发明的显示面板中，通过具有第一对位图案的遮光定位层设置于第一表面上，具有第二对位图案的透光定位层设置于第二表面上，且于垂直基板的方向上，第一对位图案重叠于第二对位图案，使得设置于第一表面上的第一接垫与设置于第二表面上的第二接垫因错位而导致连接结构无法实现连接作用的几率可降低，可靠性可提升。
为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合说明书附图作详细说明如下。
附图说明
图1A示出为本发明一实施方式的裁切前的显示面板的第一表面的俯视示意图。
图1B示出为本发明一实施方式的裁切前的显示面板的第二表面的俯视示意图。
图2A至图2G示出为沿图1A及图1B的剖面线A-A’的显示面板的制造流程的剖面示意图。
图3示出为本发明一实施方式的显示面板的剖面示意图。
图4示出为本发明另一实施方式的裁切前的显示面板的剖面示意图。
图5示出为本发明又一实施方式的裁切前的显示面板的剖面示意图。
附图标记说明：
10A、10C、10D：裁切前的显示面板
10B：显示面板
11：显示区
12：对位图案区
13：周边区
14：元件区
16：接垫区
18：导线区
100：基板
101：第一表面
102：第二表面
103：侧面
110：第一绝缘层
120、120A、120B：遮光定位层
122、122A、122B：第一对位图案
130：元件层
140：发光元件
142：电极
150：第二绝缘层
160：第一接垫
162：导电电极
170：保护层
180：导线
190：保护层
220：透光定位层
220’：透光材料层
222：第二对位图案
240：光刻胶层
240’：经图案化光刻胶层
260：第二接垫
262：第三接垫
280：第四绝缘层
320：扇出线
400：连接结构
CH：半导体层
D：漏极
E：蚀刻程序
G：栅极
GI：栅绝缘层(闸绝缘层)
ILD：层间绝缘层
L：光束
L1：预定切割线
M1：第一导体层
M2：第二导体层
M3：第三导体层
N：方向
O1、O2、O3、O4、O5、O6、O7：接触窗
P：开口图案
152：第三绝缘层
PX：像素单元
PX1：第一像素单元
PX2：第二像素单元
S：源极
SL：信号线
T：主动元件
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施方式，并配合说明书附图作详细说明如下。如任何所属技术领域中技术人员将认识到的，可以以各种不同的方式修改所描述的实施方式，而不脱离本发明的构思或范围。
在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其他元件“下方”或“下方”的元件将被定向为在其他元件“上方”。因此，示例性术语“上面”或“下面”可以包括上方和下方的取向。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1A示出为本发明一实施方式的裁切前的显示面板的第一表面的俯视示意图，图1A为了方便说明及观察，仅示意性地示出部分构件。图1B示出为本发明一实施方式的裁切前的显示面板的第二表面的俯视示意图，图1B为了方便说明及观察，仅示意性地示出部分构件。图2A至图2G示出为沿图1A及图1B的剖面线A-A’的显示面板的制造流程的剖面示意图。图3示出为本发明一实施方式的显示面板的剖面示意图。值得注意的是，图3的剖面位置可对应于图1A及图1B中剖面线A-A’的位置。
请先参照图1A、图1B及图3，在本实施方式中，显示面板10B及/或裁切前的显示面板10A包括基板100、遮光定位层120以及透光定位层220，其中基板100具有第一表面101以及相对第一表面101的第二表面102，遮光定位层120设置于第一表面101上，且透光定位层220设置于第二表面102上。遮光定位层120具有至少一第一对位图案122。透光定位层220具有至少一第二对位图案222。于垂直基板100的方向N上，至少一第一对位图案122重叠于至少一第二对位图案222。显示面板10B还包括至少一第一接垫160、至少一第二接垫260以及至少一连接结构400电性连接第一接垫160及第二接垫260。为求清楚表示，图1A中示意性地示出了从基板100的第一表面101(也就是上表面)至第二表面102方向上可以观察到的遮光定位层120的图案；图1B中示意性地示出了从基板100的第二表面102(也就是下表面)至第一表面101方向上可以观察到的透光定位层220的图案。以下将以一实施方式说明显示面板10B的制造方法。
请参照图1A及图2A，首先提供基板100。在本实施方式中，基板100的材料包括玻璃、石英、有机聚合物或其他可适用材料，但本发明不限于此。
在本实施方式中，基板100具有显示区11以及环绕显示区11的周边区13。显示区11还包括多个元件区14、导线区18以及至少一对位图案区12。显示区11还包括至少一接垫区16。这些元件区14、对位图案区12与接垫区16彼此分离。导线区18至少部分环绕这些元件区14、对位图案区12及接垫区16。
接着，于基板100的第一表面101上形成多个膜层。如图2A所示，于第一表面101上形成第一绝缘层110。第一绝缘层110例如是整面地形成于基板100上，且位于显示区11及周边区13中。在本实施方式中，第一绝缘层110的材料包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少两种材料的堆叠层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。在本实施方式中，第一绝缘层110为单一膜层，但本发明并不限于此。在其他实施方式中，第一绝缘层110也可以由多个膜层堆叠而成。另外，在本实施方式中，第一绝缘层110可利用物理气相沉积法、化学气相沉积法、或其它合适的方法形成于第一表面101上。
在本实施方式中，于形成第一绝缘层110的步骤之前，可先形成遮光定位层120于第一表面101上。在本实施方式中，遮光定位层120的形成方法可包括：形成遮光定位材料层(未示出)于第一表面101上，然后图案化所述遮光定位材料层，以形成具有至少一第一对位图案122的遮光定位层120。在本实施方式中，第一对位图案122为开口图案，亦即以开口的形式存在遮光定位层120中，如图2A所示。另外，在本实施方式中，第一绝缘层110填入第一对位图案122中。第一对位图案122的形成方法可包括进行微影蚀刻工艺、激光剥除工艺、或其他适合的移除方式，但本发明不以此为限。在本实施方式中，遮光定位层120的第一对位图案122以外的部分能遮蔽后续曝光程序中使用的光束L(于后文进行详细描述)。在本实施方式中，遮光定位层120一般是使用金属材料，但本发明不限于此。根据其他实施方式，遮光定位层120可以使用合金或是金属材料及/或合金与其他导电材料的堆叠层。其他导电材料例如是：金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料。于另一实施方式中，遮光定位层120也可为有机材料，或前述所列的遮光定位层120的至少两种材料的堆叠层，但不限于此。如图1A所示，至少一第一对位图案122以八个第一对位图案122为例，但本发明并不以此为限，第一对位图案122的数量可依照实际所需而设计成一个或多个。
如图1A所示，使用者(未示出)自俯视的方向观察，第一对位图案122可约呈十字形，且可供后续曝光程序中的光束L(示出于图2C)通过。然而，本发明并不限于此，在其他未示出的实施方式中，第一对位图案122可以呈星形、圆形或其他可供识别的图案化形状。此外，在俯视的方向上，第一对位图案122可对应对位图案区12或周边区13设置。换句话说，在一些实施方式中，第一对位图案122可以仅对应地位于显示区11中的对位图案区12或仅对应地位于周边区13中；在另一些实施方式中，第一对位图案122可以同时对应对位图案区12及周边区13设置。以下将以第一对位图案122同时对应对位图案区12及周边区13设置进行说明。
接着，形成多个像素单元PX于显示区11中。在本实施方式中，于垂直基板100的方向N上，每一像素单元PX皆与一个元件区14相重叠。另外，在本实施方式中，这些像素单元PX是以阵列的方式排列于显示区11中，但本发明不以此为限。另外，如图1A所示，多个像素单元PX是以十五个像素单元PX为例，但任何所属技术领域中技术人员应当能理解，像素单元PX的数量是依据使用者的需求而设置，不以图1A所示的数量为限。
在本实施方式中，如图1A及图2A所示，像素单元PX可包括并排于显示区11中的第一像素单元PX1以及第二像素单元PX2。换言之，图2A所示出的剖面图仅局部地示出多个像素单元PX中的两个像素单元(即第一像素单元PX1以及第二像素单元PX2)的局部结构。即便如此，根据以下关于第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，其余像素单元的架构及布置方式。
在本实施方式中，各像素单元PX的形成步骤可包括：形成元件层130于第一绝缘层110上、形成第二绝缘层150于元件层130上、以及形成多条导线180于第二绝缘层150上。另外，在本实施方式中，各像素单元PX的形成步骤可选择性还包括：于第二绝缘层150上形成第三绝缘层152。另外，在本实施方式中，在形成多条导线180于第二绝缘层150上的工艺中，可形成至少一第一接垫160于第二绝缘层150上。
在本实施方式中，元件层130可包括主动元件T及信号线SL。请参照图1A以及图2A，第一像素单元PX1中的主动元件T对应元件区14设置。需注意的是，虽然示出沿剖面线A-A’的剖面的图2A仅公开第一像素单元PX1包括主动元件T，但任何所属技术领域中技术人员应当能理解，每一像素单元PX皆包括对应设置于元件区14中的主动元件T，以驱动像素单元PX中的发光元件140(示出于图2G)。另一方面，虽然图2A仅示出一个主动元件T对应元件区14设置，但本发明并不限于此，任何所属技术领域中技术人员应当能理解，元件层130可包括两个、三个或更多个主动元件T，以驱动像素单元PX中的发光元件140(示出于图2G)。
请参照图1A以及图2A，在第一像素单元PX1中，信号线SL电性连接至主动元件T及导线180，而在第二像素单元PX2中，信号线SL电性连接至导线180及第一接垫160。也就是说，在本实施方式中，元件层130中的信号线SL是用以电性连接至其他构件以传递信号。从另一观点而言，请参照图1A及图2A，在第一像素单元PX1中，电性连接至位于元件区14中的主动元件T的信号线SL会延伸进入导线区18，而在第二像素单元PX2中，信号线SL可以自导线区18中延伸进入接垫区16中。需注意的是，虽然示出沿剖面线A-A’的剖面的图2A仅公开第一像素单元PX1中的一条信号线SL以及第二像素单元PX2中的一条信号线SL，但任何所属技术领域中技术人员应当能理解，元件层130可包括两条、三条或更多条信号线SL。在本实施方式中，信号线SL例如为扫描线、数据线、共用信号线、电源线或其他合适的线路，本发明不以此为限。
在本实施方式中，元件层130可以包括通过一般的半导体工艺所形成的一个或多个导电层、一个或多个介电层或一个或多个半导体层。如图2A所示，主动元件T可包括栅极G、半导体层CH、源极S以及漏极D。在本实施方式中，栅极G举例由第一导体层M1所形成，位于半导体层CH上方，且由栅绝缘层GI与半导体层CH相隔开。换句话说，上述主动元件T是以顶部栅极型薄膜晶体管(top gate TFT)为例，但本发明不限于此。根据其他实施方式，上述主动元件T也可为底部栅极型薄膜晶体管(bottom gate TFT，即栅极G位于半导体层CH下方且由栅绝缘层GI与半导体层CH相隔开)、或其他适当形式的薄膜晶体管。在本实施方式中，半导体层CH可为单层或多层结构，且可为多晶硅、非晶硅单晶硅、微晶硅、氧化物半导体材料、有机半导体材料、钙钛矿、纳米碳管、其它合适的材料、或前述至少一种材料的组合。
在本实施方式中，源极S以及漏极D位于半导体层CH的上方。在本实施方式中，源极S以及漏极D分别通过形成在栅绝缘层GI与层间绝缘层ILD中的接触窗O1而与半导体层CH电性连接。如图2A所示，在第一像素单元PX1中，信号线SL与主动元件T的漏极D电性连接。在本实施方式中，源极S、漏极D与信号线SL可属于同一膜层，并由第二导体层M2所形成。第一导体层M1与第二导体层M2一般是使用金属材料，但本发明不限于此。根据其他实施方式，第一导体层M1与第二导体层M2可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层。在本实施方式中，第一导体层M1的材料可与第二导体层M2的材料实质上相同或不同。
在本实施方式中，第二绝缘层150形成于基板100上，以提供保护各像素单元PX中的元件层130的功能或是平坦化的功能。从另一角度而言，在本实施方式中，各像素单元PX中的元件层130位于第一绝缘层110与第二绝缘层150之间。在本实施方式中，第二绝缘层150的材料包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少两种材料的堆叠层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。在本实施方式中，第二绝缘层150的材料可与第一绝缘层110的材料实质上相同或不同。在本实施方式中，第二绝缘层150为单一膜层，但本发明并不限于此。在其他实施方式中，第二绝缘层150也可以由多个膜层堆叠而成。
在本实施方式中，第三绝缘层152形成于基板100上以覆盖各像素单元PX。如图2A所示，第三绝缘层152可填入第二绝缘层150中的多个开口O2，其中所述开口O2暴露出部分信号线SL。在本实施方式中，第三绝缘层152的材料包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少两种材料的堆叠层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。在本实施方式中，第三绝缘层152的材料可与第一绝缘层110的材料相同或不同。在本实施方式中，第三绝缘层152为单一膜层，但本发明并不限于此。在其他实施方式中，第三绝缘层152也可以由多个膜层堆叠而成。
如图2A所示，导线180设置于第三绝缘层152上。在本实施方式中，部分导线180电性连接于元件层130。如图2A所示，在第一像素单元PX1中，位于元件区14中的一条导线180可通过第三绝缘层152中的接触窗O3而电性连接至主动元件T，而在第二像素单元PX2中，位于导线区18中的一条导线180可通过第三绝缘层152中的接触窗O3而电性连接至信号线SL，但本发明不以此为限。在本实施方式中，导线180是由第三导体层M3所形成。第三导体层M3一般是使用金属材料，但本发明不限于此。根据其他实施方式，第三导体层M3可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层。在本实施方式中，第三导体层M3的材料可与第一导体层M1的材料相同或不同。在本实施方式中，于垂直基板100的方向N上，第一像素单元PX1及第二像素单元PX2中的多条信号线SL及多条导线180不重叠对位图案区12中的第一对位图案122。如此，于后续进行的曝光程序中，遮光定位层120可应用为掩模，且通过第一对位图案122的光束L(示出于图2C)不会被位于第一表面101上的多条信号线SL及多条导线180所遮蔽或影响。
如图1A所示，于垂直基板100的方向N上，第一像素单元PX1以及第二像素单元PX2同时重叠于设置于显示区11内的一个第一对位图案122(即一个对位图案区12)。进一步而言，如图1A所示，于垂直基板100的方向N上，设置于显示区11内的每一第一对位图案122同时重叠于四个像素单元PX，但本发明不限于此。在一些实施方式中，设置于显示区11内的第一对位图案122可重叠于一个、两个或三个像素单元PX。另一方面，如图1A所示，基板100上有十二个像素单元PX与第一对位图案122相重叠，但本发明并不以此为限，只要基板100上的多个像素单元PX中的一部分像素单元PX有与第一对位图案122相重叠即落入本发明的范围。
在本实施方式中，于周边区13中的第一对位图案122可对应周边区13的角落设置。如图1A所示，于周边区13中的对位图案122同时设置于周边区13的四个角落，但本发明不以此为限。在其他未示出的实施方式中，对位图案122可以仅设置于周边区13的一个、两个或三个角落、四个角落。换言之，只要基板100上设置有对位图案122即落入本发明的范围。
如图1A所示，至少一第一接垫160以八个第一接垫160为例，但本发明并不以此为限，第一接垫160的数量可依照实际所需而设计成一个或多个。在本实施方式中，如图2A所示，第一接垫160与导线180可属于同一膜层，换言之，第一接垫160也是由第三导体层M3所形成。请参照图1A以及图2A，第一接垫160设置于接垫区16中且位于元件层130上。详细而言，如图2A所示，第一接垫160通过第三绝缘层152中的接触窗O4而电性连接至信号线SL。
在本实施方式中，第一接垫160是通过使用遮光定位层120中的第一对位图案122进行对位程序来形成于接垫区16中。也就是说，在本实施方式中，第一对位图案122可以用来作为形成第一接垫160的依据，以使第一接垫160准确地形成于接垫区16中。基于导电性的考量，第一接垫160的材料一般是使用金属材料，但本发明不限于此。
此外，如图1A所示，于垂直基板100的方向N上，第一像素单元PX1以及第二像素单元PX2同时重叠于设置于显示区11内的一个第一接垫160(即一个接垫区16)。进一步而言，如图1A所示，于垂直基板100的方向N上，设置于显示区11内的每一接垫区16同时重叠于两个像素单元PX，但本发明不限于此。在一些实施方式中，设置于显示区11内的接垫区16可仅重叠于一个像素单元PX。另一方面，如图1A所示，基板100上有九个像素单元PX与接垫区16相重叠，但本发明并不以此为限，只要基板100上的多个像素单元PX中的一部分像素单元PX有与接垫区16相重叠即落入本发明的范围。另外，如图1A所示，多个接垫区16是对应设置于邻近显示区11的三个边，但本发明不以此为限。在一些实施方式中，多个接垫区16也可以集中于显示区11的一个边设置。在另一些实施方式中，多个接垫区16也可以对应显示区11的两个边设置。在又一些实施方式中，多个接垫区16也可以对应显示区11的所有边设置。
在本实施方式中，在形成像素单元PX之后，于各像素单元PX的导线180上及第一接垫160上形成保护层170。如图2A所示，在第一像素单元PX1中，保护层170中具有暴露出位于元件区14的导线180的接触窗O5。由于图2A所示出的剖面图仅局部地示出第一像素单元PX1以及第二像素单元PX2的局部结构，故根据前述针对第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，保护层170中可具有对应于每一像素单元PX的接触窗O5。另外，如图2A所示，在第二像素单元PX2中，保护层170中具有暴露出第一接垫160的接触窗O7。由于图2A所示出的剖面图仅局部地示出第一像素单元PX1以及第二像素单元PX2的局部结构，故根据前述针对第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，保护层170中可具有对应于每一第一接垫160的接触窗O6。在本实施方式中，保护层170对应地设置于显示区11以及周边区13中。在本实施方式中，保护层170的材料包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少两种材料的堆叠层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。
在本实施方式中，于保护层170上形成多个电极142。如图2A所示，电极142分别通过保护层170中的接触窗O5而电性连接至导线180，其中所述导线180中的一者是电性连接于元件层130。由于图2A所示出的剖面图仅局部地示出第一像素单元PX1以及第二像素单元PX2的局部结构，故根据前述针对第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，保护层170上会形成有可对应于每一像素单元PX的电极142。
在本实施方式中，在形成电极142的工艺中，还可形成导电电极162于保护层170上。也就是说，在本实施方式，电极142与导电电极162可属于同一膜层。如图2A所示，导电电极162可通过保护层170中的接触窗O7而电性连接至第一接垫160。由于图2A所示出的剖面图仅局部地示出第一像素单元PX1以及第二像素单元PX2的局部结构，故根据前述针对第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，保护层170上会形成有可对应于每一第一接垫160的导电电极162。在本实施方式中，电极142与导电电极162的材料分别可包括金属、合金、金属氧化物、其它合适的材料、或上述至少二者的堆叠层，其中所述金属氧化物例如包括：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物、或上述至少二者的堆叠层，但本发明不以此为限。
接着，请参照图2B及图2C，于形成透光材料层220’的步骤之前，于基板100的第一表面101上形成保护层190。如图2B所示，保护层190覆盖保护层170、电极142与导电电极162。如此一来，在后续翻转基板100以于第二表面102上设置膜层的工艺中，可以保护多个像素单元PX不受影响。
接着，请参照图2B及图2C，将图2B所示的结构上下翻转(upside down)之后，将透光材料层220’及光刻胶层240依序形成于基板100的第二表面102上。在本实施方式中，透光材料层220’能够使后续曝光程序中使用的光束L(于后文进行详细描述)穿透。在本实施方式中，透光材料层220’例如为透光或半透光的绝缘材料。在一实施方式中，对于可见光，透光材料层220’的穿透率约至少40％以上，其中穿透率无单位。优选地，对于可见光，透光材料层220’的穿透率约45％～100％，其中穿透率无单位。优选地，对于可见光，透光材料层220’的穿透率约80％～100％，其中穿透率无单位。光刻胶层240的材料包括正型光刻胶或负型光刻胶。以下先以光刻胶层240为正型光刻胶进行说明。
请参照图2C，进行曝光程序，使光束L通过遮光定位层120的第一对位图案122并穿透基板100及透光材料层220’而照射至光刻胶层240。如前文所述，由于遮光定位层120的第一对位图案122以外的部分能遮蔽光束L，且透光材料层220’能使光束L穿透，因此在曝光程序中，光束L仅会从遮光定位层120的第一对位图案122处穿透并照射至与第一对位图案122对应的光刻胶层240。光束L例如为紫外光或激光，其具有特定的波长范围以与光刻胶层240反应。在一些实施方式中，光束L也可以为电子束，但本发明不以此为限。
接着，请参照图2D，进行显影程序，图案化光刻胶层240以形成经图案化光刻胶层240’。在本实施方式中，由于光刻胶层240为正型光刻胶，因此光刻胶层240中经曝光的部分(亦即受光束L照射的部分)会溶于显影程序中使用的显影液而形成开口图案P，而未被曝光的部分(亦即未受光束L照射的部分)则形成经图案化光刻胶层240’，其中所述开口图案P对应于第一对位图案122的图案。也就是说，经由曝光及显影程序，第一对位图案122的图案能够转移至经图案化光刻胶层240’上。
然后，请参照图1B、图2D及图2E，以经图案化光刻胶层240’为掩模进行蚀刻程序E，图案化透光材料层220’，以形成具有至少一第二对位图案222的透光定位层220。详细而言，第二对位图案222是通过移除开口图案P所暴露出的透光材料层220’的部分来形成。换言之，经由蚀刻程序E，开口图案P的图案能够转移至透光定位层220上。从另一观点而言，透光定位层220的第二对位图案222是通过利用遮光定位层120的第一对位图案122而形成，因此第二对位图案222的形成通过遮光定位层120中的第一对位图案122而实现自对准的效果。如此一来，在本实施方式中，于垂直基板100的方向N上，透光定位层220的第二对位图案222会与遮光定位层120的第一对位图案122相重叠。
如前文所述，在本实施方式中，第一对位图案122对应设置于对位图案区12及周边区13中，因此第二对位图案222亦对应设置于对位图案区12及周边区13中。然而，如前文所述，本发明并不限于此，在其他实施方式中，第二对位图案222可以仅对应地设置于对位图案区12中或仅对应地设置于周边区13中。
另外，基于前述针对第一对位图案122的描述，任何所属技术领域中技术人员应当能理解，第二对位图案222的数量可依照实际所需而设计成一个或多个，并不以图1B所示的数量为限。另外，基于前述针对第一对位图案122的描述，任何所属技术领域中技术人员应当能理解，第二对位图案222的形状并不限于十字形。在本实施方式中，蚀刻程序E例如是干蚀刻程序及/或湿蚀刻程序。
如图2E所示，在沿着剖面线A-A’的剖面中，第二对位图案222的尺寸约等于第一对位图案122的尺寸。然而，本发明并不限于此，在其他实施方式中，依照蚀刻条件、曝光条件及/或相关膜层的折射率或材料的影响，第二对位图案222的尺寸可大于或小于第一对位图案122的尺寸。换句话说，于垂直基板100的方向N上，第一对位图案122可以完全重叠第二对位图案222，或第一对位图案122可以位于第二对位图案222的外边缘之内。另外，基于前述针对位于周边区13中的第一对位图案122的描述，任何所属技术领域中技术人员应当能理解，位于周边区13中的第二对位图案222的布局方式并不以图1B所示者为限。
请再次参照图2E，在形成透光定位层220后，将经图案化光刻胶层240’去除。去除经图案化光刻胶层240’的方法可包括激光剥除工艺、蚀刻工艺、显影工艺、其他适合的移除方式、或前述方式至少两种的组合。
在一些实施方式中，光刻胶层240可为负型光刻胶，此时在显影程序中，光刻胶层240中未被曝光的部分(亦即未受光束L照射的部分)会溶于显影程序中使用的显影液，而经曝光的部分(亦即受光束L照射的部分)则因无法溶于显影液中而留下并形成经图案化光刻胶层240’。也就是说，在光刻胶层240为正型光刻胶的实施方式(亦即图2E的实施方式)中，第二对位图案222为开口图案，而在光刻胶层240为负型光刻胶的实施方式中，第二对位图案222约为实体图案。
接着，请参照图1B及图2F，于透光定位层220上形成多条扇出线320。基于导电性的考量，扇出线320一般是使用金属材料，但本发明不限于此。根据其他实施方式，扇出线320可以使用合金或是金属材料及/或合金与其他导电材料的堆叠层。其他导电材料例如是：金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料。于另一实施方式中，遮光定位层120也可为有机导电材料，或前述所列的扇出线320的至少两种材料的堆叠层，但不限于此。虽然图1B公开八条扇出线320，但本发明并不以此为限，任何所属技术领域中技术人员应当能理解，扇出线320的数量可依照实际所需而设计成一个或多个。
请再次参照图2F，在本实施方式中，在形成多条扇出线320后，于透光定位层220上可以选择性地形成第四绝缘层280。在本实施方式中，第四绝缘层280的材料包括无机材料、有机材料或上述材料的组合或其他合适的材料。上述无机材料例如是(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少两种材料的堆叠层。上述有机材料例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。在本实施方式中，第四绝缘层280的材料可与第一绝缘层110的材料相同或不同。在本实施方式中，第四绝缘层280为单一膜层，但本发明并不限于此。在其他实施方式中，第四绝缘层280也可以由多个膜层堆叠而成。
如图2F所示，第四绝缘层280具有接触窗O6，其中接触窗O6暴露出一条扇出线320的一部分。由于图2F示出的仅为沿剖面线A-A’的剖面图，故根据前述针对扇出线320的描述，任何所属技术领域中技术人员应可理解，第四绝缘层280中可具有对应于每一扇出线320的接触窗O6。在本实施方式中，第四绝缘层280对应地设置于显示区11以及周边区13中。在本实施方式中，第四绝缘层280填入第二对位图案222中。
请再次参照图1B及图2F，在本实施方式中，通过使用第二对位图案222进行对位程序，以形成至少一第二接垫260于第四绝缘层280上。如图1B所示，至少一第二接垫260以八个第二接垫260为例，但本发明并不以此为限，第二接垫260的数量可依照实际所需而设计成一个或多个。在本实施方式中，每一第二接垫260电性连接至对应的扇出线320。举例而言，如图1B所示，第二接垫260中的任一者是以一对一的关系电性连接至扇出线320中的一者。另一方面，如图2F所示，第二接垫260是通过第四绝缘层280中的接触窗O6而电性连接至对应的扇出线320。基于导电性的考量，第二接垫260的材料一般是使用金属材料，但本发明不限于此。于其它实施方式中，第二接垫260的材料亦可使用前文针对第一接垫160所述的材料，且二者实质上相同或不同。
如前文所述，由于第二对位图案222的形成通过能使第一接垫160准确地形成于接垫区16中的第一对位图案122而实现自对准的效果，故通过使用第二对位图案222作为依据而形成的第二接垫260亦能准确地形成于接垫区16中。也就是说，在本实施方式中，于垂直基板100的方向N上，第二接垫260是重叠于第一接垫160。从另一观点而言，在本实施方式中，彼此之间存在对位关系的第一对位图案122和第二对位图案222分别是作为形成位于第一表面101上的第一接垫160及位在第二表面102上的第二接垫260的对位标记，借此第一对位图案122和第二对位图案222的设置有助于提升位于基板100相对两面上的第一接垫160与第二接垫260的对位精确度。
另外一提的是，虽然本文中仅描述以第一对位图案122作为形成第一接垫160的对位标记和以第二对位图案222作为形成第二接垫260的对位标记，但任何所属技术领域中技术人员应可理解，第一对位图案122可作为形成于第一表面101上的任何构建的对位标记，且第二对位图案222可作为形成于第二表面102上的任何构建的对位标记。
此外，在本实施方式中，于形成第二接垫260的工艺中，还可形成电性连接至扇出线320的多个第三接垫262。也就是说，在本实施方式，第二接垫260与第三接垫262可属于同一膜层。举例而言，如图1B所示，第三接垫262中的任一者是以一对一的关系电性连接至扇出线320中的一者。从另一观点而言，在本实施方式中，每一扇出线320是用以将第二接垫260中的一者电性连接至第三接垫262中的一者。虽然图1B公开八个第三接垫262，但本发明并不以此为限，任何所属技术领域中技术人员应当能理解，第三接垫262的数量可依照实际所需而设计成一个或多个。
接着，请参照图2G，将图2F所示的结构上下翻转之后，去除保护层190。去除保护层190的方法例如包括干式移除方法、湿式移除方法、激光移除方法、其它合适的方法、或前述至少两种方法的组合。
请再次参照图2G，在去除保护层190后，于元件区14中形成发光元件140。由于图2G所示出的剖面图仅局部地示出第一像素单元PX1以及第二像素单元PX2的局部结构，故根据前述针对第一像素单元PX1以及第二像素单元PX2的描述，任何所属技术领域中技术人员应可理解，每一像素单元PX皆包括对应设置于元件区14中的至少一发光元件140。在本实施方式中，发光元件140是通过电极142及导线180而电性连接至元件层130。在本实施方式中，发光元件140可为无机及/或有机发光二极管(light-emitting diode，LED)，例如是微型发光二极管(micro-LED)、次毫米发光二极管(mini-LED)、量子点发光二极管(quantum dot)、钙钛矿发光二极管、其它合适的发光二极管、或前述至少两种的组合。另外，在本实施方式中，发光元件140属于覆晶式发光二极管，但本发明并不限于此。在其他实施方式中，发光元件140亦可为垂直式发光二极管、水平式发光二极管、或其它合适的发光元件。至此，以大致完成裁切前的显示面板10A(举例为显示母板)。另外，裁切前的显示面板10A具有预定切割线L1，以于后续的工艺中进行裁切，以完成显示面板10B的制作。如图1A及图2G所示，预定切割线L1是位于显示区11内且至少部分环绕显示区11。举例而言，如图1A所示，元件区14、接垫区16与对位图案区12皆位于预定切割线L1所环绕的区域内。
请同时参照图1A、图2G及图3，沿着预定切割线L1进行切割程序，以切除基板100的周边区13及部分的显示区11并形成显示面板10B。在本实施方式中，切割程序例如是激光切割程序、水刀切割程序、刀轮切割程序、其它合适程序、或前述程序至少两种的组合。值得一提的是，由于切割程序移除了周边区13，故显示面板10B为无边框显示面板，适用于制作拼接显示装置。在本实施方式中，虽然预定切割线L1是位于显示区11内，但本发明并不限于此。在一些实施方式中，预订切割线L1可以位于周边区13中，则此时，由于切割程序仅移除部分的周边区13，故显示面板10B为窄边框显示面板。
在一些实施方式中，于进行前述切割程序之后，可以进一步地对显示面板10B的侧面103进行微蚀刻(micro-etching)、研磨(polishing)、其他适宜的平整化工艺、或前述程序至少两种的组合，以提升侧面103的平整度(flatness)。
另外，如图3所示，在完成切割程序之后，于显示面板10B上形成连接结构400，以电性连接彼此对向设置的第一接垫160与第二接垫260。详细而言，连接结构400是经由导电电极162而电性连接至第一接垫160。另外，在本实施方式中，连接结构400覆盖显示面板10B的侧面103。由于图3示出的仅为显示面板10B的局部剖面图(对应于剖面线A-A’)，故根据前述针对第一接垫160与第二接垫260的描述，任何所属技术领域中技术人员应可理解，显示面板10B可具有对应于每一第一接垫160与每一第二接垫260的连接结构400。也就是说，在本实施方式中，连接结构400是用以传递位于第一表面101上的第一接垫160与位在第二表面102上的第二接垫260之间的信号。
另外，任何所属技术领域中技术人员应可理解，显示面板10B可以还包括外部电路(未示出)，电性连接于第三接垫262。所述外部电路(未示出)例如可为驱动芯片、控制电路、柔性印刷电路板(Flexible Printed Circuit，FPC)、配置有驱动芯片的印刷电路板(printed circuit board，PCB)、配置有驱动芯片的柔性印刷电路板、其它合适的外部电路、或前述至少两种的组合。
值得说明的是，在显示面板10B的制造方法中，透光定位层220的第二对位图案222是通过利用遮光定位层120的第一对位图案122进行曝光程序及显影程序来形成经图案化光刻胶层240’后，以经图案化光刻胶层240’为掩模对透光材料层220’进行蚀刻程序E而形成，因此第二对位图案222是以自对准的方式形成，并且于垂直基板100的方向N上，与第一对位图案122相重叠。
进一步而言，由于第二对位图案222的形成通过第一对位图案122而实现自对准的效果，故通过使用第一对位图案122作为依据而形成的第一接垫160与使用第二对位图案222作为依据而形成的第二接垫260之间的对位精确度得以提升。如此一来，在显示面板10B中，第一接垫160与第二接垫260因错位而导致连接结构400无法实现连接作用的几率可降低，借此显示面板10B因避免电性连接不良的问题而可靠性提升。
在图2G的实施方式中，第一对位图案122是形成在介于基板100与元件层130之间的遮光定位层120中，但本发明并不限于此。在其他实施方式中，第一对位图案122可形成在基板100的第一表面101上的其他膜层中。以下，将参照图4、图5针对其他的实施方式进行说明。在此必须说明的是，下述实施方式沿用了前述实施方式的元件符号与部分内容，其中采用相同或相似的符号来表示相同或相似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式，下述实施方式不再重复赘述。
图4示出为本发明另一实施方式的裁切前的显示面板的剖面示意图。请参照图2G及图4，图4的裁切前的显示面板10C与图2G的裁切前的显示面板10A(举例为显示母板)相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图4的裁切前的显示面板10C与图2G的裁切前的显示面板10A间的差异处进行说明。
请参照图4，在本实施方式中，具有至少一第一对位图案122A的遮光定位层120A与主动元件T的栅极G属于同一膜层，亦即遮光定位层120A是由第一导体层M1所形成。从另一观点而言，在本实施方式中，具有至少一第一对位图案122A的遮光定位层120A是在形成第一绝缘层110的步骤之后且在形成第二绝缘层150的步骤之前形成的。举例而言，具有至少一第一对位图案122A的遮光定位层120A的形成方法可包括：将遮光材料层(未示出)形成于第一绝缘层110上后，图案化所述遮光材料层，以形成具有第一对位图案122A的遮光定位层120A。
在本实施方式中，由于遮光定位层120A与栅极G可以通过同一道掩模工艺进行图案化，因此裁切前的显示面板10C的制作能与现有工艺相容。其余部分请参考前述实施方式，在此不赘述。
图5示出为本发明另一实施方式的裁切前的显示面板的剖面示意图。请参照图2G及图5，图5的裁切前的显示面板10D与图4的裁切前的显示面板10C相似，因此相同或相似的元件以相同或相似的符号表示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式。以下，将就图5的裁切前的显示面板10D与图4的裁切前的显示面板10C间的差异处进行说明。
请参照图5，在本实施方式中，具有至少一第一对位图案122B的遮光定位层120B与导线180属于同一膜层，亦即遮光定位层120B是由第三导体层M3所形成。从另一观点而言，在本实施方式中，具有至少一第一对位图案122B的遮光定位层120B是在形成第二绝缘层150的步骤之后且在形成保护层170的步骤之前形成的。举例而言，具有至少一第一对位图案122B的遮光定位层120B的形成方法可包括：将遮光材料层(未示出)形成于第二绝缘层150上后，图案化所述遮光材料层，以形成具有至少一第一对位图案122B的遮光定位层120B。
如图5所示，遮光定位层120B位于显示区11中，且遮光定位层120A位于周边区13中。也就是说，在本实施方式中，对应显示区11中的第一对位图案122B与位于周边区13中的第一对位图案122A是在不同道的工艺中形成。
在本实施方式中，由于遮光定位层120A与栅极G可以通过同一道掩模工艺进行图案化，且遮光定位层120B与导线180可以通过同一道掩模工艺进行图案化，因此裁切前的显示面板10D的制作能与现有工艺相容。其余部分请参考前述实施方式，在此不赘述。
虽然图4及图5的实施方式仅公开了利用第一导体层M1及第三导体层M3形成遮光定位层120A及遮光定位层120B，但根据图4及图5的实施方式的内容，任何所属技术领域中技术人员应可理解，本发明的遮光定位层亦可由第二导体层M2形成。
综上所述，在本发明的至少一实施方式的显示面板的制造方法中，透光定位层的第二对位图案通过以下步骤形成：提供具有第一表面以及相对第一表面的第二表面的基板；利用位于第一表面上的遮光定位层的第一对位图案进行曝光程序及显影程序来形成位于第二表面上的经图案化光刻胶层；以及以经图案化光刻胶层为掩模，对位于第二表面上的透光材料层进行蚀刻程序，借此第二对位图案得以由自对准的方式形成，并且于垂直基板的方向上，与第一对位图案相重叠。
另一方面，由于第二对位图案通过第一对位图案而能以自对准的方式形成，故通过使用第一对位图案进行对位程序而形成的第一接垫与使用第二对位图案进行对位程序而形成的第二接垫之间的对位精确度得以提升。如此一来，在本发明的显示面板中，通过具有第一对位图案的遮光定位层设置于第一表面上，具有第二对位图案的透光定位层设置于第二表面上，且于垂直基板的方向上，第一对位图案重叠于第二对位图案，使得设置于第一表面上的第一接垫与设置于第二表面上的第二接垫因错位而导致连接结构无法实现连接作用的几率可降低，可靠性可提升。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种显示面板的制造方法，包括：
提供一基板，具有一第一表面以及相对该第一表面的一第二表面；
形成一遮光定位层于该第一表面上，该遮光定位层具有至少一第一对位图案；
形成一透光材料层于该第二表面上；
形成一光刻胶层于该透光材料层上；
进行一曝光程序，使一光束通过该至少一第一对位图案而穿透该基板及该透光材料层至该光刻胶层；
进行一显影程序，图案化该光刻胶层以形成一经图案化光刻胶层；以及
进行一蚀刻程序，以该经图案化光刻胶层为掩模，图案化该透光材料层，以形成具有至少一第二对位图案的一透光定位层，
其中，于垂直该基板的方向上，该至少一第一对位图案重叠于该至少一第二对位图案。
2.如权利要求1所述的显示面板的制造方法，其中于形成该透光材料层的步骤之前，还包括：
形成一第一绝缘层于该第一表面上；以及
形成多个像素单元于该第一绝缘层上，各该像素单元的形成步骤包括：
形成一元件层于该第一绝缘层上；
形成一第二绝缘层于该元件层上；以及
形成多条导线于该第二绝缘层上，该些导线电性连接至该元件层，其中，该基板具有一显示区以及环绕该显示区的一周边区，该显示区包括多个元件区、一导线区以及至少一对位图案区，该些元件区与该至少一对位图案区彼此分离，且该导线区环绕该些元件区及该至少一对位图案区，其中，该些像素单元位于该显示区中，
其中，该至少一第一对位图案对应该至少一对位图案区或该周边区设置。
3.如权利要求2所述的显示面板的制造方法，其中该至少一第一对位图案为多个，且该些第一对位图案对应该至少一对位图案区及该周边区设置。
4.如权利要求2所述的显示面板的制造方法，其中于形成该第一绝缘层的步骤之前，包括：
形成一遮光材料层于该第一表面上；以及
图案化该遮光材料层，以形成该遮光定位层具有至少一第一对位图案。
5.如权利要求2所述的显示面板的制造方法，其中于形成该第一绝缘层的步骤之后，包括：
形成一遮光材料层于该第一绝缘层上；以及
图案化该遮光材料层，以形成该遮光定位层。
6.如权利要求2所述的显示面板的制造方法，其中于形成该第二绝缘层的步骤之后，包括：
形成一遮光材料层于该第二绝缘层上；以及
图案化该遮光材料层，以形成该遮光定位层。
7.如权利要求2所述的显示面板的制造方法，还包括：
形成至少一第一接垫于该元件层上，该至少一第一接垫电性连接至该元件层；以及
形成一保护层于该些导线及该至少一第一接垫上，
其中该基板的该显示区还包括至少一接垫区，该至少一接垫区与该至少一对位图案区彼此分离，且该至少一第一接垫对应该至少一接垫区设置。
8.如权利要求7所述的显示面板的制造方法，其中于形成该透光定位层的步骤之后，还包括：
通过该至少一第二对位图案进行一对位程序，形成至少一第二接垫于该透光定位层上，
其中，该至少一第二接垫对应该至少一接垫区设置，且于垂直该基板的方向上，该至少一第二接垫重叠于该至少一第一接垫。
9.如权利要求8所述的显示面板的制造方法，其中于形成至少一第二接垫的步骤之后，还包括：
沿着一预定切割线进行一切割程序；以及
形成至少一连接结构，该至少一连接结构将该至少一第一接垫电性连接至该至少一第二接垫，
其中，于垂直该基板的方向上，该预定切割线位于该显示区内，且该些元件区、该至少一接垫区与该至少一对位图案区位于预定切割线所环绕的区域内。
10.如权利要求9所述的显示面板的制造方法，还包括：
于形成该透光材料层的步骤之前，形成一保护层于该第一表面上，该保护层覆盖该些像素单元及该基板；以及
于形成该至少一连接结构的步骤之前，去除该保护层。
11.如权利要求2所述的显示面板的制造方法，其中各该像素单元的形成步骤还包括：
设置一发光元件于该些导线上，该发光元件对应各该元件区，且该发光元件电性连接该元件层。
12.如权利要求1所述的显示面板的制造方法，其中该光刻胶层的材料包括正型光刻胶或负型光刻胶。
13.一种显示面板，包括：
一基板，具有一第一表面以及相对该第一表面的一第二表面；
一遮光定位层，设置于该第一表面上，其中该遮光定位层具有至少一第一对位图案；以及
一透光定位层，设置于该第二表面上，其中该透光定位层具有至少一第二对位图案，且于垂直该基板的方向上，该至少一第一对位图案重叠于该至少一第二对位图案。
14.如权利要求13所述的显示面板，还包括：
一第一绝缘层，设置于该第一表面上；以及
多个像素单元，设置于该第一绝缘层上，各该像素单元包括：
一元件层，设置于该第一绝缘层上；
一第二绝缘层，设置于该元件层上；以及
多条导线，设置于该第二绝缘层上，且电性连接至该元件层，其中
该基板具有一显示区以及环绕该显示区的一周边区，该显示区包括多个元件区、一导线区以及至少一对位图案区，该些元件区与该至少一对位图案区彼此分离，且该导线区环绕该些元件区及该至少一对位图案区，以及
该些像素单元位于该显示区中，且该至少一第一对位图案对应该至少一对位图案区或该周边区设置。
15.如权利要求14所述的显示面板，其中该元件层包括一主动元件及一信号线电性连接至该主动元件，该主动元件对应该些元件区的一者设置，且于垂直该基板的方向上，该信号线及该些导线不重叠于该至少一第一对位图案。
16.如权利要求14所述的显示面板，其中该至少一第一对位图案为多个，且该些第一对位图案对应该至少一对位图案区及该周边区设置。
17.如权利要求14所述的显示面板，其中该至少一第一对位图案位于该至少一对位图案区中，且于垂直该基板的方向上，部分该些像素单元重叠该至少一对位图案区。
18.如权利要求14所述的显示面板，其中该至少一第一对位图案对应该周边区的角落设置。
19.如权利要求14所述的显示面板，还包括：
至少一第一接垫，设置于该元件层上，且电性连接该元件层；
一保护层，设置于该些导线及该至少一第一接垫上；
至少一第二接垫，设置于该透光定位层上；以及
至少一连接结构，电性连接该至少一第一接垫及该至少一第二接垫，
其中该基板的该显示区还包括至少一接垫区，该至少一接垫区与该至少一对位图案区彼此分离，该至少一第一接垫与该至少一第二接垫对应该至少一接垫区设置，且于垂直该基板的方向上，该至少一第一接垫重叠于该至少一第二接垫。
20.如权利要求14所述的显示面板，其中各该像素单元还包括：
一发光元件，设置于该些导线上，其中各该发光元件对应各该元件区设置，且各该发光元件电性连接该些导线。
CN201910294308.4A 2018-04-18 2019-04-12 显示面板及其制造方法 Active CN110148606B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862659662P 2018-04-18 2018-04-18
US62/659,662 2018-04-18
TW108110425A TWI694287B (zh) 2018-04-18 2019-03-26 顯示面板及其製造方法
TW108110425 2019-03-26

Publications (2)

Publication Number Publication Date
CN110148606A true CN110148606A (zh) 2019-08-20
CN110148606B CN110148606B (zh) 2021-03-02

Family

ID=67589752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910294308.4A Active CN110148606B (zh) 2018-04-18 2019-04-12 显示面板及其制造方法

Country Status (2)

Country Link
US (2) US10892285B2 (zh)
CN (1) CN110148606B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931464A (zh) * 2019-12-10 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114973975A (zh) * 2021-02-18 2022-08-30 深圳市柔宇科技股份有限公司 显示面板、显示装置及其拼接方法
WO2023122965A1 (zh) * 2021-12-28 2023-07-06 厦门市芯颖显示科技有限公司 驱动面板和显示装置
US11908804B2 (en) 2019-12-10 2024-02-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322135B1 (ko) * 2017-09-15 2021-11-08 삼성디스플레이 주식회사 표시 장치 제조 방법
KR20210016222A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 광제어 필름 및 이를 포함하는 표시 장치
TWI763441B (zh) * 2021-04-16 2022-05-01 友達光電股份有限公司 顯示裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943860A (ja) * 1995-08-01 1997-02-14 Nippon Sheet Glass Co Ltd 両面パターニング法
US20060292463A1 (en) * 2005-06-28 2006-12-28 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20170069699A1 (en) * 2015-01-29 2017-03-09 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same
CN106935626A (zh) * 2015-12-29 2017-07-07 乐金显示有限公司 一种显示面板和包括该种显示面板的显示装置
CN107229374A (zh) * 2017-07-20 2017-10-03 武汉华星光电技术有限公司 一种触控显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW352420B (en) * 1998-06-25 1999-02-11 United Microelectronics Corp Back alignment mark for half tone phase shift mask
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP2007279440A (ja) * 2006-04-07 2007-10-25 Toshiba Corp ハーフトーン型位相シフトマスク及びその製造方法
KR101969186B1 (ko) 2010-09-29 2019-04-15 다이니폰 인사츠 가부시키가이샤 터치스크린 패널 센서 필름
CN202583693U (zh) 2012-02-29 2012-12-05 同扬光电（江苏）有限公司 一种方便印刷线路板曝光对位的菲林
CN103811407B (zh) 2012-11-06 2016-04-13 上海华虹宏力半导体制造有限公司 硅片的背面图形化的工艺方法
CN103811417B (zh) 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
CN103366648B (zh) 2013-07-24 2015-06-17 京东方科技集团股份有限公司 基板、显示屏、拼接屏及拼接屏的对位方法
CN104407742B (zh) * 2014-12-12 2017-03-15 合肥鑫晟光电科技有限公司 触控基板及其制备方法、显示装置
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP2017041467A (ja) * 2015-08-17 2017-02-23 ローム株式会社 光半導体装置
CN105807994A (zh) * 2016-03-04 2016-07-27 京东方科技集团股份有限公司 防爆膜及其制作方法、触摸屏、显示装置
TWM533750U (en) 2016-07-15 2016-12-11 Giantplus Technology Co Ltd Display panel and color filter substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943860A (ja) * 1995-08-01 1997-02-14 Nippon Sheet Glass Co Ltd 両面パターニング法
US20060292463A1 (en) * 2005-06-28 2006-12-28 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20170069699A1 (en) * 2015-01-29 2017-03-09 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same
CN106935626A (zh) * 2015-12-29 2017-07-07 乐金显示有限公司 一种显示面板和包括该种显示面板的显示装置
CN107229374A (zh) * 2017-07-20 2017-10-03 武汉华星光电技术有限公司 一种触控显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931464A (zh) * 2019-12-10 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021114326A1 (zh) * 2019-12-10 2021-06-17 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110931464B (zh) * 2019-12-10 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11908804B2 (en) 2019-12-10 2024-02-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel
CN114973975A (zh) * 2021-02-18 2022-08-30 深圳市柔宇科技股份有限公司 显示面板、显示装置及其拼接方法
WO2023122965A1 (zh) * 2021-12-28 2023-07-06 厦门市芯颖显示科技有限公司 驱动面板和显示装置

Also Published As

Publication number Publication date
CN110148606B (zh) 2021-03-02
US10892285B2 (en) 2021-01-12
US20210013247A1 (en) 2021-01-14
US20190326336A1 (en) 2019-10-24
US11444107B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI694287B (zh) 顯示面板及其製造方法
CN110148606A (zh) 显示面板及其制造方法
CN103794617B (zh) 发光二极管显示面板及其制作方法
JP4796011B2 (ja) 半導体装置の絶縁膜形成方法及び有機電界発光表示装置の製造方法
KR100752547B1 (ko) 액정표시장치용 어레이 기판의 아이디 마크 및 그의 형성방법
CN102171746A (zh) 显示装置用基板、显示装置用基板的制造方法、显示装置、液晶显示装置、液晶显示装置的制造方法和有机电致发光显示装置
US20160027808A1 (en) Display device and method of fabricating the same
JP4468922B2 (ja) 液晶表示素子及びその製造方法
JP2010225668A (ja) 電子デバイスの製造方法および表示装置
JP2014241241A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
KR101183928B1 (ko) 액정표시장치의 제조방법
CN109768143B (zh) 像素结构
KR20180036853A (ko) 유기발광 표시장치 및 그 제조방법
JP2007025670A (ja) 表示装置用母基板及びその製造方法
CN100552499C (zh) 用于显示装置的模件及制造方法
JP2013025125A (ja) 表示装置
KR102434366B1 (ko) 플렉서블 표시 장치
KR20180014404A (ko) 유기발광 표시장치 및 그 제조방법
US11817463B2 (en) Driving backplane and method for manufacturing the same, and display device
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
KR101649732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN112071875A (zh) 显示装置及其制作方法
KR20100034672A (ko) 전기영동 표시장치 및 그 제조 방법
JP5237600B2 (ja) 表示装置およびその製造方法
KR101474259B1 (ko) 프로세스 키를 포함하는 표시장치 및 그 포토 얼라인 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant