CN109768143B - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN109768143B
CN109768143B CN201910079839.1A CN201910079839A CN109768143B CN 109768143 B CN109768143 B CN 109768143B CN 201910079839 A CN201910079839 A CN 201910079839A CN 109768143 B CN109768143 B CN 109768143B
Authority
CN
China
Prior art keywords
electrode
emitting diode
light emitting
interconnection pattern
diode element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910079839.1A
Other languages
English (en)
Other versions
CN109768143A (zh
Inventor
黄柏荣
刘品妙
蔡正晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN109768143A publication Critical patent/CN109768143A/zh
Application granted granted Critical
Publication of CN109768143B publication Critical patent/CN109768143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种像素结构，包括第一发光二极管元件、第二发光二极管元件及第一互连图案。第一互连图案设置于第一发光二极管元件的第一电极及第二发光二极管元件的第一电极上，且电性连接至第一发光二极管元件的第一电极及第二发光二极管元件的第一电极。第一互连图案用以电性连接至驱动元件。第一互连图案包括第一主干部及第二主干部。第一主干部配置在第一发光二极管元件的第一电极上且在第一方向上延伸。第二主干部连接第一主干部，配置在第二发光二极管元件的第一电极上，且在第二方向上延伸。第一方向与第二方向交错。

Description

像素结构
技术领域
本发明是有关于一种像素结构，且特别是有关于一种包括多个发光二极管元件的像素结构。
背景技术
随着显示技术的演进，具有高解析与薄型化的显示装置受到主流市场的喜爱。近几年来，由于发光二极管(Light-Emitting Diode；LED)元件的制程技术的突破，已发展出可将发光二极管元件以阵列排列制作出的微型发光二极管显示装置(Micro-LED display)或毫米等级的发光二极管显示装置等，其不需要设置液晶层(Liquid crystal)及彩色滤光片(Color filter)，而能进一步减少显示装置的厚度。此外，相较于有机发光二极管显示装置，微型发光二极管显示装置具有更省电、寿命更长的优势。
在目前微型发光二极管显示装置的制作过程中，需通过巨量转移(Masstransfer)将大量的发光二极管元件转置于另一基板上。然而，现今的显示装置通常具有动辄百万计的像素，且发光二极管元件尺寸微小而难以精准地进行拾取及对位，容易因对位误差而造成发光二极管元件无法精准地置放于预定位置，进而造成发光二极管元件无法正常驱动的问题。也就是说，目前微型发光二极管显示装置的制造良率偏低。
发明内容
本发明提供一种像素结构，能提高制造良率。
本发明的像素结构，包括多个发光二极管元件及第一互连图案。多个发光二极管元件设置基板上方。多个发光二极管元件包括第一发光二极管元件与第二发光二极管元件。每一发光二极管元件包括第一电极与第二电极。第一互连图案设置于第一发光二极管元件的第一电极及第二发光二极管元件的第一电极上。第一互连图案电性连接至第一发光二极管元件的第一电极及第二发光二极管元件的第一电极。第一互连图案用以电性连接至驱动元件。第一互连图案包括第一主干部及第二主干部。第一主干部配置在第一发光二极管元件的第一电极上，且在第一方向上延伸。第二主干部连接第一主干部，配置在第二发光二极管元件的第一电极上，且在第二方向上延伸。第一方向与第二方向交错。
在本发明的一实施例中，上述的像素结构，更包括：绝缘层，设置于驱动元件上，且具有接触窗。多个发光二极管元件设置于绝缘层上。第一互连图案通过接触窗电性连接至驱动元件。接触窗在垂直于基板的垂直投影方向上与第一互连图案的第一主干部重叠。
在本发明的一实施例中，上述的第一互连图案的第二主干部在第一方向上的一宽度小于第二发光二极管元件的第一电极在第一方向上的宽度。
在本发明的一实施例中，上述的第一互连图案的第一主干部在第二方向上的宽度小于第一发光二极管元件的第一电极在第二方向上的宽度。
在本发明的一实施例中，上述的第一互连图案更包括：第一分支部，设置于第一发光二极管元件上，且在第二方向上延伸。第一主干部连接于第一分支部与第二主干部之间。
在本发明的一实施例中，上述的第一分支部在第一方向上的宽度小于第一发光二极管元件的第一电极在第一方向上的宽度。
在本发明的一实施例中，上述的第一分支部在第二方向上的长度大于第一发光二极管元件的第一电极在第二方向上的宽度的一半。
在本发明的一实施例中，上述的第一互连图案的第二主干部及第一分支部在第二方向上具有长度和，而长度和介于20微米至150微米之间。
在本发明的一实施例中，上述的第一互连图案更包括：第二分支部，设置于第二发光二极管元件上，连接至第二主干部，且在第一方向上延伸。
在本发明的一实施例中，上述的第二分支部在第一方向上的长度大于第二发光二极管元件的第一电极在第一方向上的宽度的一半。
在本发明的一实施例中，上述的第二分支部在第二方向上的宽度小于第二发光二极管元件的第一电极在第二方向上的宽度。
在本发明的一实施例中，上述的像素结构，更包括：第二互连图案，设置于第一发光二极管元件的第二电极上，电性连接至第一发光二极管元件的第二电极，且具有主干部，其中第二互连图案的主干部在第一方向上延伸。
在本发明的一实施例中，上述的第二互连图案的主干部在第二方向上的宽度小于第一发光二极管元件的第二电极在第二方向上的宽度。
在本发明的一实施例中，上述的第二互连图案更具有：分支部，设置在第一发光二极管元件上，连接至第二互连图案的主干部，且在第二方向上延伸。
在本发明的一实施例中，上述的第二互连图案的分支部在第二方向上的长度大于第一发光二极管元件的第二电极在第二方向上的宽度的一半。
在本发明的一实施例中，上述的像素结构，更包括：第二互连图案及第三互连图案。第二互连图案设置于第一发光二极管元件的第二电极上，电性连接至第一发光二极管元件的第二电极，且具有主干部，其中第二互连图案的主干部在第一方向上延伸。第三互连图案设置于第二发光二极管元件的第二电极上，电性连接至第二发光二极管元件的第二电极，且具有主干部，其中第三互连图案的主干部在第二方向上延伸，且第二互连图案与第三互连图案互相电性连接。
在本发明的一实施例中，上述的第一发光二极管元件于基板的垂直投影具有面积A，第一发光二极管元件于基板的垂直投影与第一互连接图案于基板的垂直投影具有重叠面积A1，第一发光二极管元件于基板的垂直投影与第二互连接图案于基板的垂直投影具有重叠面积A2，而
Figure GDA0002406114590000031
在本发明的一实施例中，上述的第一发光二极管元件的第一电极与第二发光二极管元件的第一电极呈镜像配置，且第一发光二极管元件的第二电极与第二发光二极管元件的第二电极呈镜像配置。
在本发明的一实施例中，上述的第一方向与第二方向相互垂直。
在本发明的一实施例中，上述的第一互连图案的第二主干部在第一方向上的宽度介于3微米至7微米之间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明一实施例的显示装置的上视示意图。
图2为本发明一实施例的显示装置的剖面示意图。
图3为本发明一实施例的显示装置的一个像素结构的等效电路图。
图4为本发另一实施例的显示装置的上视示意图。
图5为本发明又一实施例的显示装置的上视示意图。
图6为本发明再一实施例的显示装置的一个像素结构的上视示意图。
图7为本发明一实施例的显示装置的一个像素结构的上视示意图。
其中，附图标记：
10、10A、10B、10C、10D：显示装置
110：基板
120：驱动线路结构
122：驱动元件
124：线路
130：绝缘层
132：接触窗
140、140-1、140-2：发光二极管元件
142、142C、142D：第一电极
144、144C、144D：第二电极
146：第一型半导体层
148：第二型半导体层
149：主动层
150：钝化层
161、161A：第一互连图案
161a：第一主干部
161b：第二主干部
161c：第一分支部
161d：第二分支部
162、162A：第二互连图案
162a、163a：主干部
162b、163b：分支部
163、163A：第三互连图案
DL：数据线
L1～L5：长度
P：像素结构
PL1：第一电源线
PL2：第二电源线
SL：扫描线
T1：第一晶体管
T1a、T2a：第一端
T1b、T2b：第二端
T1c、T2c：控制端
T2：第二晶体管
W1～W6、E1～E6：宽度
x、y、z：方向
Ι-Ι’：剖线
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明一实施例的显示装置的上视示意图。图2为本发明一实施例的显示装置的剖面示意图。图2对应图1的剖线Ι-Ι’。图1省略图2的驱动线路结构120及钝化层150。图3为本发明一实施例的显示装置的一个像素结构的等效电路图。
请参照图1及图2，显示装置10包括基板110。基板110用以承载像素结构P。举例而言，在本实施例中，基板110的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶圆、陶瓷等)、或是其它可适用的材料。
请参照图2及图3，在本实施例中，显示装置10还包括驱动线路结构120。驱动线路结构120包括驱动元件122及与驱动元件122电性连接的线路124。举例而言，在本实施例中，驱动元件122可包括第一晶体管T1及第二晶体管T2，线路124可包括数据线DL、扫描线SL、第一电源线PL1及第二电源线PL2，其中第一晶体管T1的第一端T1a可与数据线DL电性连接，第一晶体管T1的控制端T1c可与扫描线SL电性连接，第一晶体管T1的第二端T1b可与第二晶体管T2的控制端T2c电性连接，而第二晶体管T2的第一端T2a可与第一电源线PL1电性连接。然而，本发明不限于此，在其它实施例中，驱动线路结构120也可以是其它样态；举例而言，驱动线路结构120也可包括晶片(integrated circuits；IC)或电控制元件基板。
请参照图1及图2，在本实施例中，显示装置10还包括绝缘层130，设置于驱动线路结构120及其驱动元件122(绘示于图3)上，且具有接触窗132。举例而言，在本实施例中，绝缘层130可由黏性图案固化而成，但本发明不以此为限。
请参照图1及图2，显示装置10包括设置于基板110上的多个像素结构P。图1绘出3个像素结构P为示例，但本发明不限于此，显示装置10包括的像素结构P的数量可视实际需求(例如：尺寸及解析度)而定。
每一像素结构P包括互相电性连接的多个发光二极管元件140。多个发光二极管元件140设置于基板110上方。每一发光二极管元件140包括第一电极142与第二电极144。更进一步地说，每一发光二极管元件140还包括第一型半导体层146、第二型半导体层148及主动层149，其中第一型半导体层146与第一电极142电性连接，第二型半导体层148与第二电极144电性连接，而主动层149设置于第一型半导体层146与第二型半导体层148之间。举例而言，在本实施例中，第一电极142及第二电极144可设置于第二型半导体层148的同一侧；也就是说，发光二极管元件140可以是水平式发光二极管元件，但本发明不以此为限。
请参照图2，在本实施例中，每一像素结构P还可包括钝化层150，覆盖发光二极管元件140的至少部分的侧壁及部分的顶面。钝化层150具有与第一电极142及第二电极144重叠的多个开口；亦即，钝化层150未完全覆盖第一电极142及第二电极144。
请参照图1及图2，每一像素结构P包括第一互连图案161，设置于第一发光二极管元件140-1的第一电极142及第二发光二极管元件140-2的第一电极142上。第一互连图案161电性连接至第一发光二极管元件140-1的第一电极142及第二发光二极管元件140-2的第一电极142。也就是说，第一发光二极管元件140-1的第一电极142与第二发光二极管元件140-2的第一电极142通过第一互连图案161彼此电性连接。请参照图1、图2及图3，第一互连图案161用以电性连接至驱动线路结构120的驱动元件122。举例而言，在本实施例中，第一互连图案161可通过绝缘层130的接触窗132与第二晶体管T2的第二端T2b电性连接，但本发明不以此为限。
请参照图1及图2，第一互连图案161包括第一主干部161a及第二主干部161b。第一主干部161a配置在第一发光二极管元件140-1的第一电极142上，且在第一方向x上延伸。第二主干部161b连接于第一主干部161a，配置在第二发光二极管元件140-2的第一电极142上，且在第二方向y上延伸，其中第一方向x与第二方向y交错。举例而言，在本实施例中，第一方向x与第二方向y可选择性地相互垂直，以节省布局空间、提升解析度，但本发明不以此为限。此外，在本实施例中，于垂直于基板110的垂直投影方向z上，第一互连图案161的第二主干部161b与绝缘层130的接触窗132可相重叠，但本发明不以此为限。
值得一提的是，由于用以电性连接第一发光二极管元件140-1的第一电极142与第二发光二极管元件140-2的第一电极142的第一互连图案161具有在第一方向x上延伸的第一主干部161a以及在第二方向y上延伸的第二主干部161b，因此，无论是第一发光二极管元件140-1及/或第二发光二极管元件140-2于第一方向x、第二方向y或其组合的方向上偏离预定位置，第一发光二极管元件140-1的第一电极142与第二发光二极管元件140-2的第一电极142通过第一互连图案161而能彼此电性连接的成功率藉此增加。也就是说，通过前述的第一互连图案161的设计，显示装置10的制造良率能藉此提升。或者当制程偏移过大时，第一发光二极管元件140-1及第二发光二极管元件140-2的亮度发生变化时，通过此设计两者于不同偏移方向上的变异可以相互补偿，所以使得不同像素间的亮度不均匀的问题得到改善。
请参照图1，在本实施例中，第一互连图案161的第一主干部161a在第二方向y上的宽度W1小于第一发光二极管元件140-1的第一电极142在第二方向y上的宽度E1。第一互连图案161的第二主干部161b在第一方向x上的宽度W2小于第二发光二极管元件140-2的第一电极142在第一方向x上的宽度E2。举例而言，第一互连图案161的第二主干部161b在第一方向x上的宽度W2可介于3微米至7微米之间，但本发明不以此为限。
值得一提的是，由于第一互连图案161的第一主干部161a的宽度W1及/或第一互连图案161的第二主干部161b的宽度W2较小，因此，第一互连图案161遮蔽第一发光二极管元件140-1及/或第二发光二极管元件140-2的面积较少，进而能提升显示装置10的出光效率。
请参照图1，在本实施例中，像素结构P还包括第二互连图案162设置于第一发光二极管元件140-1的第二电极144上，电性连接至第一发光二极管元件140-1的第二电极144，且具有主干部162a，其中第二互连图案162的主干部162a在第一方向x上延伸。在本实施例中，第二互连图案162的主干部162a在第二方向y上的宽度W3可小于第一发光二极管元件140-1的第二电极144在第二方向y上的宽度E3。类似地，由于第二互连图案162的主干部162a的宽度W3较小，因此，第二互连图案162遮蔽第一发光二极管元件140-1的面积较少，进而能提升显示装置10的出光效率。
更进一步地说，在本实施例中，第一发光二极管元件140-1于基板110的垂直投影具有面积A，第一发光二极管元件140-1于基板110的垂直投影与第一互连接图案161于基板110的垂直投影具有重叠面积A1，第一发光二极管元件140-1于基板110的垂直投影与第二互连接图案162于基板110的垂直投影具有重叠面积A2，而
Figure GDA0002406114590000091
但本发明不以此为限。
请参照图1，在本实施例中，像素结构P还包括第三互连图案163，设置于第二发光二极管元件140-2的第二电极144上，电性连接至第二发光二极管元件140-2的第二电极144，且具有主干部163a，其中第三互连图案163的主干部163a在第二方向y上延伸。第二互连图案162与第三互连图案163互相电性连接。请参照图1、图2及图3，举例而言，在本实施例中，第一发光二极管元件140-1的第二电极144及第二发光二极管元件140-2的第二电极144可通过第二互连图案162及第三互连图案163电性连接至第二电源线PL2。
请参照图1，在本实施例中，第一互连图案161、第二互连图案162及第三互连图案163可以选择性地形成于同一膜层(例如但不限于：透明导电层)。第一互连图案161、第二互连图案162及/或第三互连图案163的材质的选用以具有低电阻率及高透光率为佳，例如但不限于：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。
在本实施例中，第三互连图案163的主干部163a在第一方向x上的宽度W4可小于第二发光二极管元件140-2的第二电极144在第一方向x上的宽度E4。类似地，由于第三互连图案163的主干部163a的宽度W4较小，因此，第三互连图案163遮蔽第二发光二极管元件140-2的面积较少，进而能提升显示装置10的出光效率。
举例而言，在本实施例中，第二发光二极管元件140-2于基板110的垂直投影具有面积B，第二发光二极管元件140-2于基板110的垂直投影与第一互连接图案161于基板110的垂直投影具有重叠面积B1，第二发光二极管元件140-2于基板110的垂直投影与第三互连接图案163于基板110的垂直投影具有重叠面积B2，而
Figure GDA0002406114590000101
但本发明不以此为限。
图4为本发另一实施例的显示装置的上视示意图。图4的显示装置10A与图1的显示装置10类似，两者的差异如下述，两者相同或相似处请参照前述说明。
显示装置10A的第一互连图案161A还包括第一分支部161c，设置于第一发光二极管元件140-1上，且在第二方向y上延伸，其中第一主干部161a连接于第一分支部161c与第二主干部161b之间。在本实施例中，第一分支部161c在第一方向x上的宽度W5小于第一发光二极管元件140-1的第一电极142在第一方向x上的宽度E5。第一分支部161c在第二方向y上的长度L1大于第一发光二极管元件140-1的第一电极142在第二方向y上的宽度E1的一半。在本实施例中，第一互连图案161A的第一分支部161c及第二主干部161b在第二方向y上分别具有长度L1及长度L2，长度L1与长度L2的长度和(L1+L2)可介于20微米至150微米之间，但本发明不以此为限。
显示装置10A的第一互连图案161A还包括第二分支部161d，设置于第二发光二极管元件140-2上，连接至第二主干部161b，且在第一方向x上延伸。在本实施例中，第二分支部161d在第一方向x上的长度L3大于第二发光二极管元件140-2的第一电极142在第一方向x上的宽度E2的一半。第二分支部161d在第二方向y上的宽度W6小于第二发光二极管元件140-2的第一电极142在第二方向y上的宽度E6。
显示装置10A的第二互连图案162A还包括分支部162b，设置在第一发光二极管元件140-1上，连接至第二互连图案162A的主干部162a，且在第二方向y上延伸。第二互连图案162A的分支部162b在第二方向y上的长度L4大于第一发光二极管元件140-1的第二电极144在第二方向y上的宽度E3的一半。
显示装置10A的第三互连图案163A还包括分支部163b，设置在第二发光二极管元件140-2上，连接至第三互连图案163A的主干部163a，且在第一方向x上延伸。第三互连图案163A的分支部163b在第一方向x上的长度L5大于第二发光二极管元件140-2的第二电极144在第一方向x上的宽度E4的一半。
通过第一分支部161c、第二分支部161d、分支部162b及/或分支部163b，即便是第一发光二极管元件140-1及/或第二发光二极管元件140-2于第一方向x、第二方向y或其组合的方向上偏离预定位置的程度变大，第一发光二极管元件140-1的第一电极142及第二电极144与第二发光二极管元件140-2的第一电极142及第二电极144仍能够与第一互连图案161A、第二互连图案162A及/或第三互连图案163A电性连接。
图5为本发明又一实施例的显示装置的上视示意图。图5的显示装置10B与图1的显示装置10类似，两者的差异在于：在图5的实施例中，第一发光二极管元件140-1的第一电极142与第二发光二极管元件140-2的第一电极142可呈镜像配置，且第一发光二极管元件140-1的第二电极144与第二发光二极管元件140-2的第二电极144可呈镜像配置。藉此，第一互连图案161、第二互连图案162及/或第三互连图案163的布局面积能减少，进而提升显示装置10B的出光效率。
图6为本发明再一实施例的显示装置的一个像素结构的上视示意图。图6的显示装置10C与图4的显示装置10A类似，两者的差异在于：在图4的实施例中，发光二极管元件140的第一电极142及第二电极144可呈正方形；在图6的实施例中，发光二极管元件140的第一电极142C及第二电极144C可呈L形。藉此以增加第一电极142及第二电极144与第一互连图案161A、第二互连图案162A及/或第三互连图案163A等有更好的电性连接。
图7为本发明一实施例的显示装置的一个像素结构的上视示意图。图7的显示装置10D与图4的显示装置10A类似，两者的差异在于：在图7的实施例中，发光二极管元件140的第一电极142D及第二电极144D可呈长方形。
需说明的是，上述的发光二极管元件的第一电极及第二电极的形状仅是用以举例说明本发明而非用以限制本发明。在其他实施例中，发光二极管元件的第一电极及/或第二电极也可设计为其他形状，且第一互连图案、第二互连图案及/或第三互连图案的形状也可对应调整之。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (19)

1.一种像素结构，其特征在于，包括：
多个发光二极管元件，设置一基板上方，其中该些发光二极管元件包括一第一发光二极管元件与一第二发光二极管元件，每一发光二极管元件包括一第一电极与一第二电极；以及
一第一互连图案，设置于该第一发光二极管元件的一第一电极及该第二发光二极管元件的一第一电极上，其中该第一互连图案电性连接至该第一发光二极管元件的该第一电极及该第二发光二极管元件的该第一电极，该第一互连图案用以电性连接至一驱动元件，该第一互连图案包括：
一第一主干部，配置在该第一发光二极管元件的该第一电极上，且在一第一方向上延伸；
一第二主干部，连接该第一主干部，配置在该第二发光二极管元件的该第一电极上，且在一第二方向上延伸，其中该第一方向与该第二方向交错；以及
一第一分支部，设置于该第一发光二极管元件上，且在该第二方向上延伸，其中该第一主干部连接于该第一分支部与该第二主干部之间。
2.如权利要求1所述的像素结构，其特征在于，更包括：
一绝缘层，设置于该驱动元件上，且具有一接触窗，其中该些发光二极管元件设置于该绝缘层上，该第一互连图案通过该接触窗电性连接至该驱动元件，且该接触窗在垂直于该基板的一垂直投影方向上与该第一互连图案的该第二主干部重叠。
3.如权利要求1所述的像素结构，其特征在于，该第一互连图案的该第二主干部在该第一方向上的一宽度小于该第二发光二极管元件的该第一电极在该第一方向上的一宽度。
4.如权利要求3所述的像素结构，其特征在于，该第一互连图案的该第一主干部在该第二方向上的一宽度小于该第一发光二极管元件的该第一电极在该第二方向上的一宽度。
5.如权利要求1所述的像素结构，其特征在于，该第一分支部在该第一方向上的一宽度小于该第一发光二极管元件的该第一电极在该第一方向上的一宽度。
6.如权利要求1所述的像素结构，其特征在于，该第一分支部在该第二方向上的一长度大于该第一发光二极管元件的该第一电极在该第二方向上的一宽度的一半。
7.如权利要求1所述的像素结构，其特征在于，该第一互连图案的该第二主干部及该第一分支部在该第二方向上具有一长度和，而该长度和介于20微米至150微米之间。
8.如权利要求1所述的像素结构，其特征在于，该第一互连图案更包括：
一第二分支部，设置于该第二发光二极管元件上，连接至该第二主干部，且在该第一方向上延伸。
9.如权利要求8所述的像素结构，其特征在于，该第二分支部在该第一方向上的一长度大于该第二发光二极管元件的该第一电极在该第一方向上的一宽度的一半。
10.如权利要求8所述的像素结构，其特征在于，该第二分支部在该第二方向上的一宽度小于该第二发光二极管元件的该第一电极在该第二方向上的一宽度。
11.如权利要求1所述的像素结构，其特征在于，更包括：
一第二互连图案，设置于该第一发光二极管元件的该第二电极上，电性连接至该第一发光二极管元件的该第二电极，且具有一主干部，其中该第二互连图案的该主干部在该第一方向上延伸。
12.如权利要求11所述的像素结构，其特征在于，该第二互连图案的该主干部在该第二方向上的一宽度小于该第一发光二极管元件的该第二电极在该第二方向上的一宽度。
13.如权利要求11所述的像素结构，其特征在于，该第二互连图案更具有：
一分支部，设置在该第一发光二极管元件上，连接至该第二互连图案的该主干部，且在该第二方向上延伸。
14.如权利要求13所述的像素结构，其特征在于，该第二互连图案的该分支部在该第二方向上的一长度大于该第一发光二极管元件的该第二电极在该第二方向上的一宽度的一半。
15.如权利要求1所述的像素结构，其特征在于，更包括：
一第二互连图案，设置于该第一发光二极管元件的该第二电极上，电性连接至该第一发光二极管元件的该第二电极，且具有一主干部，其中该第二互连图案的该主干部在该第一方向上延伸；以及
一第三互连图案，设置于该第二发光二极管元件的一第二电极上，电性连接至该第二发光二极管元件的一第二电极，且具有一主干部，其中该第三互连图案的该主干部在该第二方向上延伸，且该第二互连图案与该第三互连图案互相电性连接。
16.如权利要求15所述的像素结构，其特征在于，该第一发光二极管元件于该基板的一垂直投影具有一面积A，该第一发光二极管元件于该基板的该垂直投影与该第一互连图案于该基板的一垂直投影具有一重叠面积A1，该第一发光二极管元件于该基板的该垂直投影与该第二互连图案于该基板的一垂直投影具有一重叠面积A2，而
Figure FDA0002406114580000031
17.如权利要求1所述的像素结构，其特征在于，该第一发光二极管元件的该第一电极与该第二发光二极管元件的该第一电极呈镜像配置，且该第一发光二极管元件的一第二电极与该第二发光二极管元件的一第二电极呈镜像配置。
18.如权利要求1所述的像素结构，其特征在于，该第一方向与该第二方向相互垂直。
19.如权利要求1所述的像素结构，其特征在于，该第一互连图案的该第二主干部在该第一方向上的一宽度介于3微米至7微米之间。
CN201910079839.1A 2018-12-06 2019-01-28 像素结构 Active CN109768143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107143901 2018-12-06
TW107143901A TWI700683B (zh) 2018-12-06 2018-12-06 畫素結構

Publications (2)

Publication Number Publication Date
CN109768143A CN109768143A (zh) 2019-05-17
CN109768143B true CN109768143B (zh) 2020-06-05

Family

ID=66455464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910079839.1A Active CN109768143B (zh) 2018-12-06 2019-01-28 像素结构

Country Status (3)

Country Link
US (1) US10957718B2 (zh)
CN (1) CN109768143B (zh)
TW (1) TWI700683B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847552B2 (en) * 2018-10-16 2020-11-24 Innolux Corporation Electronic modulating device
TWI722734B (zh) * 2019-12-24 2021-03-21 財團法人工業技術研究院 畫素結構
US11450796B2 (en) * 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
TWI774532B (zh) * 2021-08-24 2022-08-11 友達光電股份有限公司 半導體裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
KR100652864B1 (ko) 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
US8399895B2 (en) * 2008-01-11 2013-03-19 Rohm Co., Ltd. Semiconductor light emitting device
TWI489191B (zh) 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
US9991423B2 (en) * 2014-06-18 2018-06-05 X-Celeprint Limited Micro assembled LED displays and lighting elements
TWI647680B (zh) * 2015-04-21 2019-01-11 友達光電股份有限公司 畫素結構及其驅動方法
TWI607548B (zh) * 2016-02-05 2017-12-01 Au Optronics Corp 自發光型顯示器
TWI641126B (zh) 2017-12-04 2018-11-11 友達光電股份有限公司 畫素結構
CN108269757B (zh) * 2018-01-29 2021-06-22 厦门乾照光电股份有限公司 被动式驱动阵列led显示面板及其制作方法、显示装置
TWI648883B (zh) * 2018-02-14 2019-01-21 友達光電股份有限公司 微型發光裝置

Also Published As

Publication number Publication date
US10957718B2 (en) 2021-03-23
TW202022840A (zh) 2020-06-16
US20200185415A1 (en) 2020-06-11
CN109768143A (zh) 2019-05-17
TWI700683B (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
CN109768143B (zh) 像素结构
CN101655624B (zh) 液晶显示器及其制造方法
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
US20100007840A1 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
CN110416230B (zh) 像素阵列基板
CN110161740B (zh) 一种显示面板及其制作方法、显示装置
CN110148606A (zh) 显示面板及其制造方法
KR101994974B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN109148485B (zh) 阵列基板及其制作方法和显示装置
US11955491B2 (en) Array substrate and manufacturing method thereof, motherboard and display device
CN114667504A (zh) 显示基板及其制备方法、显示装置
CN102043273B (zh) 常黑模式液晶显示器装置
US9864248B2 (en) Semiconductor device and display device
US11087671B2 (en) Pixel structure
US20220330430A1 (en) Bonding pad structure
CN111261096A (zh) 显示装置
KR20050064356A (ko) 액정표시장치 및 그 제조방법
US10303027B2 (en) Liquid crystal display device and manufacturing method thereof
US11817463B2 (en) Driving backplane and method for manufacturing the same, and display device
KR102417818B1 (ko) 표시장치
CN110828481B (zh) 像素结构
CN110491885B (zh) 像素阵列基板
CN100476556C (zh) 图像显示装置
TW202147281A (zh) 顯示裝置
CN113299680B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant