CN110931464B - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN110931464B
CN110931464B CN201911257740.2A CN201911257740A CN110931464B CN 110931464 B CN110931464 B CN 110931464B CN 201911257740 A CN201911257740 A CN 201911257740A CN 110931464 B CN110931464 B CN 110931464B
Authority
CN
China
Prior art keywords
metal layer
pixel electrode
alignment
terminal
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911257740.2A
Other languages
English (en)
Other versions
CN110931464A (zh
Inventor
刘林峰
汤爱华
叶岩溪
杨智名
林永伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911257740.2A priority Critical patent/CN110931464B/zh
Priority to PCT/CN2019/126103 priority patent/WO2021114326A1/zh
Priority to US16/759,343 priority patent/US11908804B2/en
Publication of CN110931464A publication Critical patent/CN110931464A/zh
Application granted granted Critical
Publication of CN110931464B publication Critical patent/CN110931464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开一种阵列基板及显示面板，其阵列基板包括：衬底；第一金属层，形成于衬底上；第二金属层，形成于第一金属层上；像素电极层，形成于第二金属层上，图案化形成像素电极，像素电极包括至少两个子像素电极；对位识别端子，设置在第一金属层、第二金属层中的至少一层内，且对位识别端子至少部分位于子像素电极区内。通过将对位识别端子设置在基板的显示区内，且至少部分位于子像素电极区内，对位识别端子的设置不再受窄边框的限制，尺寸可以做得更大，以满足CCD识别的需要，确保了对位识别端子在面板制程中识别对位的准确性。

Description

阵列基板及显示面板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
在显示面板的制备工艺中，对位识别端子主要用于机台和基板的对位。
在常规设计中，对位识别端子设置在显示面板的显示区域外、边框区域内，但是对于超窄边框(边框的宽度小于1毫米)的显示面板，边框区域的空间不足，对位识别端子的设置受到限制，将会造成CCD(Charge-coupled Device，对位电荷耦合元件)摄像头识别不出来的风险。
因此，现有显示面板存在对位识别端子识别不出来的问题，需要解决。
发明内容
本申请提供一种阵列基板及显示面板，以缓解现有显示面板存在对位识别端子识别不出来的问题。
为解决以上问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底；
第一金属层，形成于所述衬底上；
第二金属层，形成于所述第一金属层上；
像素电极层，形成于所述第二金属层上，图案化形成像素电极，所述像素电极包括至少两个子像素电极；
对位识别端子，设置在所述第一金属层、所述第二金属层中的至少一层内，且所述对位识别端子至少部分位于所述子像素电极区内。
在一些实施例中，所述对位识别端子设置在所述第一金属层内。
在一些实施例中，所述对位识别端子设置在所述第二金属层内。
在一些实施例中，所述对位识别端子包括第一对位识别端子和第二对位识别端子，所述第一对位识别端子设置在所述第一金属层内，所述第二对位识别端子设置在所述第二金属层内。
在一些实施例中，所述第一金属层为栅极金属层，所述第二金属层为源漏极金属层。
在一些实施例中，所述对位识别端子全部位于子像素电极区内。
在一些实施例中，所述对位识别端子设置在所述子像素电极区的中间位置。
在一些实施例中，所述对位识别端子部分位于子像素电极区内。
在一些实施例中，所述对位识别端子的第一部分位于第一子像素电极区内，所述对位识别端子的第二部分，位于与所述第一子像素电极区相邻的第二子像素电极区内，所述对位识别端子连接所述第一部分和所述第二部分的第三部分，位于所述第一子像素电极区和所述第二子像素电极区之间的非像素电极区内。
同时，本申请还提供一种显示面板，其包括阵列基板，所述阵列基板包括：
衬底；
第一金属层，形成于所述衬底上；
第二金属层，形成于所述第一金属层上；
像素电极层，形成于所述第二金属层上，图案化形成像素电极，所述像素电极包括至少两个子像素电极；
对位识别端子，设置在所述第一金属层、所述第二金属层中的至少一层内，且所述对位识别端子至少部分位于所述子像素电极区内。
本申请实施例提供一种阵列基板及显示面板，其阵列基板包括：衬底；第一金属层，形成于衬底上；第二金属层，形成于第一金属层上；像素电极层，形成于第二金属层上，图案化形成像素电极，像素电极包括至少两个子像素电极；对位识别端子，设置在第一金属层、第二金属层中的至少一层内，且对位识别端子至少部分位于子像素电极区内。通过将对位识别端子设置在基板的显示区内，且至少部分位于子像素电极区内，对位识别端子的设置不再受窄边框的限制，尺寸可以做得更大，以满足CCD识别的需要，确保了对位识别端子在面板制程中识别对位的准确性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1中(a)为本申请实施例提供的阵列基板的第一种结构的第一金属层的平面示意简图。
图1中(b)为本申请实施例提供的阵列基板的第一种结构的第二金属层的平面示意简图。
图1中(c)为本申请实施例提供的阵列基板的第一种结构的像素电极层的平面示意简图。
图2为本申请实施例提供的阵列基板的第一种结构的第一金属层、第二金属层、像素电极层的平面叠加示意简图。
图3中(a)为本申请实施例提供的阵列基板的第二种结构的第一金属层的平面示意简图。
图3中(b)为本申请实施例提供的阵列基板的第二种结构的第二金属层的平面示意简图。
图3中(c)为本申请实施例提供的阵列基板的第二种结构的像素电极层的平面示意简图。
图4为本申请实施例提供的阵列基板的第二种结构的第一金属层、第二金属层、像素电极层的平面叠加示意简图。
图5中(a)为本申请实施例提供的阵列基板的第三种结构的第一金属层的平面示意简图。
图5中(b)为本申请实施例提供的阵列基板的第三种结构的第二金属层的平面示意简图。
图5中(c)为本申请实施例提供的阵列基板的第三种结构的像素电极层的平面示意简图。
图6为本申请实施例提供的阵列基板的第三种结构的第一金属层、第二金属层、像素电极层的平面叠加示意简图。
图7中(a)为本申请实施例提供的阵列基板的第四种结构的第一金属层的平面示意简图。
图7中(b)为本申请实施例提供的阵列基板的第四种结构的第二金属层的平面示意简图。
图7中(c)为本申请实施例提供的阵列基板的第四种结构的像素电极层的平面示意简图。
图8为本申请实施例提供的阵列基板的第四种结构的第一金属层、第二金属层、像素电极层的平面叠加示意简图。
图9中(a)为本申请实施例提供的阵列基板的第五种结构的第一金属层的平面示意简图。
图9中(b)为本申请实施例提供的阵列基板的第五种结构的第二金属层的平面示意简图。
图9中(c)为本申请实施例提供的阵列基板的第五种结构的像素电极层的平面示意简图。
图10为本申请实施例提供的阵列基板的第五种结构的第一金属层、第二金属层、像素电极层的平面叠加示意简图。
具体实施方式
下面将结合本申请的具体实施方案，对本申请实施方案和/或实施例中的技术方案进行清楚、完整的描述，显而易见的，下面所描述的实施方案和/或实施例仅仅是本申请一部分实施方案和/或实施例，而不是全部的实施方案和/或实施例。基于本申请中的实施方案和/或实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方案和/或实施例，都属于本申请保护范围。
本申请所提到的方向用语，例如[上]、[下]、[左]、[右]、[前]、[后]、[内]、[外]、[侧]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明和理解本申请，而非用以限制本申请。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或是暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
针对现有显示面板存在对位识别端子识别不出来的问题，本申请提供一种阵列基板可以缓解这个问题。
在一种实施例中，本申请提供的阵列基板包括：
衬底；
第一金属层，形成于衬底上；
第二金属层，形成于第一金属层上；
像素电极层，形成于第二金属层上，图案化形成像素电极，像素电极包括至少两个子像素电极；
对位识别端子，设置在第一金属层、第二金属层中的至少一层内，且对位识别端子至少部分位于子像素电极区内。
本申请实施例提供一种阵列基板，该阵列基板将对位识别端子设置在基板的显示区内，且至少部分位于子像素电极区内，由于像素电极为透明的金属氧化物薄膜，不会影响对位识别端子的识别，确保了对位识别端子在显示面板制备工艺中的准确识别对位。
本申请提供的阵列基板可以是单层栅极结构的阵列基板，也可以是双层栅极结构的阵列基板，还可以是其他结构的阵列基板；阵列基板内的像素电极可以是四畴架构、可以是8畴架构，或是其他任意架构；下面将以单层栅极结构、四畴架构的阵列基板为例做详细的解释说明。则在以下发明实施例中，第一金属层即为栅极金属层，第二金属层即为源漏极金属层，像素电极为四畴架构。
在一种实施例中，如图1和图2所示，对位识别端子设置在第一金属层内，且全部位于像素电极区内。
如图1中(a)所示，第一金属层图案化形成第一金属线110和对位识别端子120，第一金属线110包括第一栅极信号线111和第二栅极信号线112。
如图1中(b)所示，第二金属层图案化形成第二金属线210，第二金属线210包括第一数据信号线211、第二数据信号线212、以及信号连接线213。
如图1中(c)所示，像素电极层图案化形成像素电极，像素电极包括若干个阵列排布的子像素电极300。
在一种实施方案中，如图2所示，对位识别端子120设置在子像素电极300四个畴的中心对应的位置上，对位识别端子120的形状为十字形。由于子像素电极300为四畴构架，因此子像素电极300的四个畴的连接位置，构成了位于子像素电极300中间的“十字架”，该“十字架”位置设置有像素电极材料；将识别对位端子120设置在“十字架”像素电极对应的位置，且将所述识别对位端子120设置为十字形，可以减小由于识别对位端子的设置，对子像素开口率的影响。
在其他实施方案中，对位识别端子120也可以设置在子像素电极300区域内的其他位置，对位识别端子120的形状也可以设置为矩形、圆形或其他任意可识别的形状，在此不做限定。
本实施例通过将对位识别端子设置在第一金属层内，且位于子像素电极区域内，对位识别端子不再受到窄边框的限制，设置空间增大，对位识别端子可以根据需要，设置为可供识别的大小或形状，确保了对位识别端子在面板制程中识别对位的准确性。
在所述子像素电极区域内，无第二金属设置，子像素电极材料为透明的金属氧化物，所述对位识别端子的周围没有干扰图案，净空区大，可以很好的被识别；所述对位识别端子既可以从像素电极侧识别，也可以从背离像素电极侧识别；所述对位识别端子同时适用于透射式光源和反射式光源。
在另一种实施例中，如图3和图4所示，对位识别端子设置在第二金属层内，且全部位于像素电极区内。
如图3中(a)所示，第一金属层图案化形成第一金属线110，第一金属线110包括第一栅极信号线111和第二栅极信号线112。
如图3中(b)所示，第二金属层图案化形成第二金属线210和对位识别端子220，第二金属线210包括第一数据信号线211、第二数据信号线212、以及信号连接线213。
如图1中(c)所示，像素电极层图案化形成像素电极，像素电极包括若干个阵列排布的子像素电极300。
在一种实施方案中，如图4所示，对位识别端子220设置在子像素电极300四个畴的中心对应的位置上，对位识别端子220的形状为十字形；可以减小由于识别对位端子的设置，对子像素开口率的影响。在其他实施方案中，对位识别端子220也可以设置在子像素电极300区域内的其他位置，对位识别端子220的形状也可以设置为矩形、圆形或其他任意可识别的形状，在此不做限定。
本实施例通过将对位识别端子设置在第二金属层内，且位于子像素电极区域内，对位识别端子不再受到窄边框的限制，设置空间增大，对位识别端子可以根据需要，设置为可供识别的大小或形状，确保了对位识别端子在面板制程中识别对位的准确性。
在所述子像素电极区域内，无第二金属设置，子像素电极材料为透明的金属氧化物，所述对位识别端子的周围没有干扰图案，净空区大，可以很好的被识别；所述对位识别端子既可以从像素电极侧识别，也可以从背离像素电极侧识别；所述对位端子同时适用于透射式光源和反射式光源。
在一种实施例中，如图5和图6所示，对位识别端子设置在第一金属层内，且部分位于像素电极区内。
如图5中(a)所示，第一金属层图案化形成第一金属线110和对位识别端子120，第一金属线110包括第一栅极信号线111和第二栅极信号线112，对位识别端子120和第二栅极信号线112一体设置，对位识别端子120在阵列基板内即作为用于对位识别的端子，同时在其所在的位置，用于传递栅极信号。
如图5中(b)所示，第二金属层图案化形成第二金属线210，第二金属线210包括第一数据信号线211、第二数据信号线212、信号连接线213、以及第三数据信号线214。
如图5中(c)所示，像素电极层图案化形成像素电极，像素电极包括若干个阵列排布的第一子像素电极310、第二子像素电极320。
在一种实施方案中，如图6所示，对位识别端子120的第一部分位于第一子像素电极310区域内，第二部分位于第二子像素电极320区域内，连接第一部分和第二部分的第三部分，位于第一子像素电极310区域和第二子像素电极310区域之间的非像素电极区内；对位识别端子120位于相邻两个子像素区域的中间位置。
对位识别端子120的形状为十字形，在其他实施方案中，对位识别端子120的形状也可以是矩形、圆形或其他任意可识别的形状，在此不做限定。
本实施例将对位识别端子120跨像素，部分设置在两个相邻的子像素电极区域内，两个相邻的子像素电极区平均了对位识别端子设置，对单个子像素开口率的影响；对位识别端子的剩余部分，设置在两个相邻子像素电极区之间的非像素电极区内，该区域为非像素显示区，在该区域内的对位识别端子部分不会对像素开口率造成影响。
对位识别端子的设置不必再受到窄边框的限制，跨像素的设置方式使得对位识别端子的尺寸可以做得更大，根据CCD识别需要，对位识别端子可以设置为可供识别任意的大小或形状，进一步确保了对位识别端子在面板制程中识别对位的准确性。
在本实施例中，由于两个相邻子像素电极区之间的非像素电极区内，第二金属层内设置有第二金属线210，第二金属线210将会反射由像素电极侧传输过来的光线，因此本实施例提供的对位识别端子仅可以从背离像素电极侧识别，所述对位识别端子适用于反射式光源。
在另一种实施例中，如图7和图8所示，对位识别端子设置在第二金属层内，且部分位于像素电极区内。
如图7中(a)所示，第一金属层图案化形成第一金属线110，第一金属线110包括第一栅极信号线111和第二栅极信号线112。
如图7中(b)所示，第二金属层图案化形成第二金属线210和对位识别端子220，第二金属线210包括第一数据信号线211、第二数据信号线212、信号连接线213、以及第三数据信号线214，对位识别端子220和第三数据信号线214一体设置，对位识别端子220在阵列基板内作为对位识别的端子，同时在其所在位置上起到传输数据信号的作用。
如图7中(c)所示，像素电极层图案化形成像素电极，像素电极包括若干个阵列排布的第一子像素电极310、第二子像素电极320。
在一种实施方案中，如图8所示，对位识别端子220的第一部分位于第一子像素电极310区域内，第二部分位于第二子像素电极320区域内，连接第一部分和第二部分的第三部分，位于第一子像素电极310区域和第二子像素电极310区域之间的非像素电极区内；对位识别端子220位于相邻两个子像素区域的中间位置。
对位识别端子220的形状为十字形，在其他实施方案中，对位识别端子220的形状也可以是矩形、圆形或其他任意可识别的形状，在此不做限定。
本实施例将对位识别端子220跨像素，部分设置在两个相邻的子像素电极区域内，使得对位识别端子的设置不必再受到窄边框的限制，对位识别端子的尺寸可以做得更大，根据CCD识别需要，对位识别端子可以设置为任意的大小或形状，进一步确保了对位识别端子在面板制程中识别对位的准确性。
在本实施例中，由于两个相邻子像素电极区之间的非像素电极区内，第一金属层内设置有第一金属线110，第一金属线110将会反射由背离像素电极侧传输过来的光线，因此本实施例提供的对位识别端子仅可以从像素电极侧识别，所述对位识别端子适用于反射式光源。
在又一种实施例中，如图9和图10所示，对位识别端子包括第一对位识别端子120和第二对位识别端子220，第一对位识别端子110设置在第一金属层内，第二对位识别端子220设置在第二金属层内。
如图9中(a)所示，第一金属层图案化形成第一金属线110和第一对位识别端子120，第一金属线110包括第一栅极信号线111和第二栅极信号线112，第一对位识别端子120和第二栅极信号线112一体设置，第一对位识别端子120在阵列基板内即作为用于对位识别的端子，同时在其所在的位置，用于传递栅极信号。
如图9中(b)所示，第二金属层图案化形成第二金属线210和第二对位识别端子220，第二金属线210包括第一数据信号线211、第二数据信号线212、信号连接线213、以及第三数据信号线214，第二对位识别端子220和第三数据信号线214一体设置，第二对位识别端子220在阵列基板内作为对位识别的端子，同时在其所在位置上起到传输数据信号的作用。
如图9中(c)所示，像素电极层图案化形成像素电极，像素电极包括若干个阵列排布的第一子像素电极310、第二子像素电极320。
如图10所示，第一对位端子120和第二对位端子220相对设置，且第一对位端子120和第二对位端子220在衬底上的投影相重合。
第二对位识别端子220的第一部分位于第一子像素电极310区域内，第二部分位于第二子像素电极320区域内，连接第一部分和第二部分的第三部分，位于第一子像素电极310区域和第二子像素电极310区域之间的非像素电极区内；第二对位识别端子220位于相邻两个子像素区域的中间位置。对位识别端子220的形状为十字形，在其他实施方案中，对位识别端子220的形状也可以是矩形、圆形或其他任意可识别的形状，在此不做限定。
本实施例将对位识别端子跨像素，部分设置在两个相邻的子像素电极区域内，使得对位识别端子的设置不必再受到窄边框的限制，对位识别端子的尺寸可以做得更大，进一步确保了对位识别端子在面板制程中识别对位的准确性。
在本实施例中，第一对位端子120可以从背离像素电极侧识别，第二对位识别端子220可以从像素电极侧识别，所述对位识别端子适用于反射式光源。
当阵列基板为双栅极结构时，可以是第一金属层为第一栅极层，第二金属层为第二栅极层；可以是第一金属层为第一栅极层，第二金属层为源漏极金属层；还可以是第一金属层为第二栅极层，第二金属层为源漏极金属层；对位识别端子的设置方式同上文所述的实施例相类似，具体可参照上述实施例。
当阵列基板为8畴架构时，对位识别端子全部位于像素电极区内的设置方式，可以是将对位识别端子设置在主子像素电极区内，也可以是将对位识别端子设置在副子像素电极区内，具体可参照上述图1至图4所示的实施例。对位识别端子部分位于像素电极区内的设置方式，可以是将对位识别端子的第一部分设置在主子像素电极区内，第二部分设置在副子像素电极区内，连接第一部分和第二部分的第三部分，设置在主子像素电极区和副子像素电极区之间的非像素电极区内，具体可参照上述图5至图10所示的实施例，在此不再赘述。
同时，本申请还提供一种显示面板，包括阵列基板，所述阵列基板包括：
衬底；
第一金属层，形成于衬底上；
第二金属层，形成于第一金属层上；
像素电极层，形成于第二金属层上，图案化形成像素电极，像素电极包括至少两个子像素电极；
对位识别端子，设置在第一金属层、所述第二金属层中的至少一层内，且对位识别端子至少部分位于子像素电极区内。
本实施例提供一种显示面板，其包括阵列基板，所述阵列基板将对位识别端子设置在基板的显示区内，且至少部分位于子像素电极区内，对位识别端子的设置不再受窄边框的限制，尺寸可以做得更大，以满足CCD识别的需要，确保了对位识别端子在面板制程中识别对位的准确性。
在一种实施例中，对位识别端子设置在第一金属层内。
在一种实施例中，对位识别端子设置在第二金属层内。
在一种实施例中，对位识别端子包括第一对位识别端子和第二对位识别端子，第一对位识别端子设置在第一金属层内，第二对位识别端子设置在第二金属层内。
在一种实施例中，第一金属层为栅极金属层，所述第二金属层为源漏极金属层。
在一种实施例中，对位识别端子全部位于子像素电极区内。
在一种实施例中，对位识别端子设置在子像素电极区的中间位置。
在一种实施例中，对位识别端子部分位于子像素电极区内。
在一种实施例中，对位识别端子的第一部分位于第一子像素电极区内，对位识别端子的第二部分，位于与第一子像素电极区相邻的第二子像素电极区内，对位识别端子连接第一部分和第二部分的第三部分，位于第一子像素电极区和第二子像素电极区之间的非像素电极区内。
在一种实施例中，所述对位识别端子的形状为十字形。
在一种实施例中，显示面板还包括黑矩阵，黑矩阵在衬底上的投影，覆盖对位识别端子在衬底上的投影的边缘区域。
根据上述实施例可知：
本申请实施例提供一种阵列基板及显示面板，其阵列基板包括：衬底；第一金属层，形成于衬底上；第二金属层，形成于第一金属层上；像素电极层，形成于第二金属层上，图案化形成像素电极，像素电极包括至少两个子像素电极；对位识别端子，设置在第一金属层、第二金属层中的至少一层内，且对位识别端子至少部分位于子像素电极区内。通过将对位识别端子设置在基板的显示区内，且至少部分位于子像素电极区内，对位识别端子的设置不再受窄边框的限制，尺寸可以做得更大，以满足CCD识别的需要，确保了对位识别端子在面板制程中识别对位的准确性。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (8)

1.一种阵列基板，其特征在于，包括：
衬底；
第一金属层，形成于所述衬底上；
第二金属层，形成于所述第一金属层上；
像素电极层，形成于所述第二金属层上，图案化形成像素电极，所述像素电极包括至少两个子像素电极；
对位识别端子，设置在所述第一金属层、所述第二金属层中的至少一层内，且所述对位识别端子设置在子像素电极区的中间位置或相邻两个子像素电极区的中间位置。
2.如权利要求1所述的阵列基板，其特征在于，所述对位识别端子设置在所述第一金属层内。
3.如权利要求1所述的阵列基板，其特征在于，所述对位识别端子设置在所述第二金属层内。
4.如权利要求1所述的阵列基板，其特征在于，所述对位识别端子包括第一对位识别端子和第二对位识别端子，所述第一对位识别端子设置在所述第一金属层内，所述第二对位识别端子设置在所述第二金属层内。
5.如权利要求1所述的阵列基板，其特征在于，所述第一金属层为栅极金属层，所述第二金属层为源漏极金属层。
6.如权利要求1所述的阵列基板，其特征在于，所述对位识别端子设置在所述子像素电极区的中间位置，且与所述子像素电极的主干部相对应。
7.如权利要求1所述的阵列基板，其特征在于，所述对位识别端子的第一部分位于第一子像素电极区内，所述对位识别端子的第二部分，位于与所述第一子像素电极区相邻的第二子像素电极区内，所述对位识别端子连接所述第一部分和所述第二部分的第三部分，位于所述第一子像素电极区和所述第二子像素电极区之间的非像素电极区内。
8.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括：
衬底；
第一金属层，形成于所述衬底上；
第二金属层，形成于所述第一金属层上；
像素电极层，形成于所述第二金属层上，图案化形成像素电极，所述像素电极包括至少两个子像素电极；
对位识别端子，设置在所述第一金属层、所述第二金属层中的至少一层内，且所述对位识别端子设置在子像素电极区的中间位置或相邻两个子像素电极区的中间位置。
CN201911257740.2A 2019-12-10 2019-12-10 阵列基板及显示面板 Active CN110931464B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911257740.2A CN110931464B (zh) 2019-12-10 2019-12-10 阵列基板及显示面板
PCT/CN2019/126103 WO2021114326A1 (zh) 2019-12-10 2019-12-17 阵列基板及显示面板
US16/759,343 US11908804B2 (en) 2019-12-10 2019-12-17 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911257740.2A CN110931464B (zh) 2019-12-10 2019-12-10 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN110931464A CN110931464A (zh) 2020-03-27
CN110931464B true CN110931464B (zh) 2021-07-23

Family

ID=69859474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911257740.2A Active CN110931464B (zh) 2019-12-10 2019-12-10 阵列基板及显示面板

Country Status (2)

Country Link
CN (1) CN110931464B (zh)
WO (1) WO2021114326A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445807B (zh) * 2020-04-24 2021-09-03 深圳市华星光电半导体显示技术有限公司 Led拼接显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100443978C (zh) * 2006-10-26 2008-12-17 友达光电股份有限公司 液晶显示面板
CN204242148U (zh) * 2014-12-12 2015-04-01 合肥鑫晟光电科技有限公司 触控基板、显示装置
KR20160057015A (ko) * 2014-11-12 2016-05-23 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN107505754A (zh) * 2017-09-20 2017-12-22 深圳市华星光电技术有限公司 液晶显示面板及液晶显示器
CN109727955A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 包括工艺标记的基板和包括该基板的显示设备
CN110071093A (zh) * 2018-01-23 2019-07-30 瀚宇彩晶股份有限公司 显示面板
CN110148606A (zh) * 2018-04-18 2019-08-20 友达光电股份有限公司 显示面板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100443978C (zh) * 2006-10-26 2008-12-17 友达光电股份有限公司 液晶显示面板
KR20160057015A (ko) * 2014-11-12 2016-05-23 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN204242148U (zh) * 2014-12-12 2015-04-01 合肥鑫晟光电科技有限公司 触控基板、显示装置
CN107505754A (zh) * 2017-09-20 2017-12-22 深圳市华星光电技术有限公司 液晶显示面板及液晶显示器
CN109727955A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 包括工艺标记的基板和包括该基板的显示设备
CN110071093A (zh) * 2018-01-23 2019-07-30 瀚宇彩晶股份有限公司 显示面板
CN110148606A (zh) * 2018-04-18 2019-08-20 友达光电股份有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
WO2021114326A1 (zh) 2021-06-17
CN110931464A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US20230123648A1 (en) Display panel and display device
US10599190B2 (en) Image display device including a camera and being able to prevent an image pickup window part from reducing a display area
US9151992B2 (en) Color filter substrate and liquid crystal display device including the same
CN109870845B (zh) 显示面板及显示装置
US7532277B2 (en) Liquid crystal display device using align mark
US5834328A (en) Method for fabricating liquid crystal display
CN104020902B (zh) 一种触摸屏及显示装置
CN107765476B (zh) 一种显示面板及显示装置
CN102073181B (zh) 显示基板、其制造方法以及具有该显示基板的显示设备
JP2005215586A (ja) 液晶表示装置及びその製造方法
CN110286530B (zh) 一种显示组件、显示装置及其显示控制方法
CN102096255A (zh) 液晶显示设备的阵列基板及其制造方法
CN111367128B (zh) 低温多晶硅显示面板及其制作方法、液晶显示装置
CN111652196B (zh) 一种显示面板及显示装置
CN110931464B (zh) 阵列基板及显示面板
US11908804B2 (en) Array substrate and display panel
CN113594180B (zh) 阵列基板及其制备方法以及显示面板
CN105807522A (zh) 阵列基板及其制作方法、显示面板
CN102227678B (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
CN114141143B (zh) 显示面板及其制备方法与移动终端
US11886084B2 (en) Display substrate, display panel and display device
US11215860B2 (en) Display panel and touch display device
CN113820883A (zh) 显示面板的像素单元及显示面板
CN107644881B (zh) 一种显示面板及显示装置
CN106773393B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant