CN110071093A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN110071093A
CN110071093A CN201810062069.5A CN201810062069A CN110071093A CN 110071093 A CN110071093 A CN 110071093A CN 201810062069 A CN201810062069 A CN 201810062069A CN 110071093 A CN110071093 A CN 110071093A
Authority
CN
China
Prior art keywords
bit patterns
length
pair
display panel
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810062069.5A
Other languages
English (en)
Other versions
CN110071093B (zh
Inventor
张崇霖
刘轩辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201810062069.5A priority Critical patent/CN110071093B/zh
Priority to US16/154,739 priority patent/US10431552B2/en
Publication of CN110071093A publication Critical patent/CN110071093A/zh
Application granted granted Critical
Publication of CN110071093B publication Critical patent/CN110071093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板，其中第一基板在非显示区中设置有多个第一对位图案，每一个第一对位图案具有彼此相连接的第一部分以及第二部分。第二基板的遮光层在非显示区中具有多个第二对位图案，每一个第二对位图案具有第三部分以及第四部分。每一个第一部分在第一方向上的长度与对应的第三部分在第一方向上的长度相差第一长度差，并且第一长度差彼此不相同。每一个第二部分在第二方向上的长度与对应的第四部分在第二方向上的长度相差第二长度差，并且第二长度差彼此不相同。借此，通过对位图案可以判断基板之间的位移。

Description

显示面板
技术领域
本发明是有关于一种显示面板，且特别是有关于一种能够辅助上下基板对位的显示面板。
背景技术
一般来说，显示面板包括了两个基板，其中一个基板(也称为阵列基板)包括了像素阵列，另一个基板包括了颜色滤波器(color filter，CF)与黑色矩阵(black matrix)等。当这两个基板组立(assemble)以后，必须通过一些机制来判断这两个基板之间的对位情形。在一些实施例中，可在显示面板的非显示区域额外地设置对位图案来判断两个基板在组立之后的位移，然而由于目前产业是朝向窄额缘(narrow border)发展，因此上述额外的对位图案会限制额缘的缩小。如何解决此问题，为此领域技术人员所关心的议题。
发明内容
本发明的目的在于提供一种显示面板，其无需在显示面板额外设置空间配置对位图案与对位尺规。
本发明的实施例提出一种显示面板，具有显示区与非显示区。显示面板包括第一基板与第二基板。金属层设置于第一基板上，此金属层在非显示区中具有多个第一对位图案，每一个第一对位图案具有彼此相连接的第一部分以及第二部分。遮光层设置于第二基板上，此遮光层在非显示区中具有多个第二对位图案，每一个第二对位图案具有第三部分以及第四部分。第二对位图案是分别对应至第一对位图案，第三部分分别是对应至第一部分，并且第四部分分别是对应至第二部分。每一个第一部分在第一方向上的长度与对应的第三部分在第一方向上的长度相差第一长度差，并且第一长度差彼此不相同。每一个第二部分在第二方向上的长度与对应的第四部分在第二方向上的长度相差第二长度差，并且第二长度差彼此不相同。遮光层在非显示区中具有多个开口，开口涵盖第一对位图案以及第二对位图案。
在一些实施例中，第一部分为往第二方向延伸的第一金属线，第二部分为往第一方向延伸的第二金属线，第一金属线与第二金属线彼此连接。
在一些实施例中，第三部分往第二方向延伸，第四部分往第一方向延伸。
在一些实施例中，每一个第一对位图案还具有彼此连接的第五部分与第六部分，第五部分往相对于第二方向的方向延伸，第六部分往相对于第一方向的方向延伸。
在一些实施例中，每一个第二对位图案还具有第七部分与第八部分，第七部分往相对于第二方向的方向延伸，第八部分往相对于第一方向的方向延伸。
在一些实施例中，每一个第五部分在第一方向上的长度与对应的第七部分在第一方向上的长度相差第三长度差，并且第三长度差彼此不相同。每一个第六部分在第二方向上的长度与对应的第八部分在第二方向上的长度相差第四长度差，并且第四长度差彼此不相同。
在一些实施例中，上述多个第一对位图案彼此电性连接。
在一些实施例中，遮光层具有边框部分，设置于非显示区中，每一个第二对位图案与边框部分之间具有间隙区域。
在一些实施例中，上述的金属层属于第一金属层，第一基板上还设置有第二金属层，第二金属层包括多个第三对位图案，第三对位图案是设置于非显示区且分别对应至第一对位图案。
在一些实施例中，每一个第三对位图案是部分地重叠于对应的第一对位图案。
在一些实施例中，每一个第三对位图案包括第一线段与第二线段，第一线段沿着第二方向延伸，第二线段往第一方向延伸。
在一些实施例中，每一个第一线段在第一方向上的长度彼此不相同，且每一个第二线段在第二方向上的长度彼此不相同。
在一些实施例中，第一线段是至少部分地重叠于第一部分，第二线段是至少部分地重叠于第二部分。
在一些实施例中，每一个第三对位图案还包括第三线段与第四线段，第三线段往相对于第二方向的方向延伸，第四线段往相对于第一方向的方向延伸。
在一些实施例中，每一个第一部分在第一方向上的长度彼此不相同，每一个第二部分在第二方向上的长度彼此不相同。
在一些实施例中，每一个第三部分在第一方向上的长度彼此不相同，并且每一个第四部分在第二方向上的长度彼此不相同。
在一些实施例中，上述的金属层包括多条第一金属线与多条第二金属线，至少部分的第一金属线与至少部分的第二金属线交叉。第一对位图案分别位于不同的第一金属线与不同的第二金属线之间的交叉处。
在一些实施例中，每一个第二对位图案中的第三部分与第四部分彼此相连。
在一些实施例中，每一个第二对位图案中的第三部分与第四部分之间具有间隙。
在一些实施例中，每一个第二对位图案中的第三部分在第一方向上的长度大于对应的第一对位图案中第一部分在第一方向上的长度。每一个第二对位图案中的第四部分在第二方向上的长度大于对应的第一对位图案中第二部分在第二方向上的长度。
与现有技术相比，本发明的显示面板，可以利用非显示区中的外围金属走线设置特定的对位图案，用以判断两基板在组立之后的在X方向及Y方向的位移，具有无需在非显示区额外设置空间配置对位图案与对位尺规的有益效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据一实施例绘示显示面板的俯视图。
图2A与图2B是根据一实施例绘示根据对位图案来判断基板之间位移的示意图。
图3是根据一实施例绘示第一基板上对位图案的俯视图。
图4是根据一实施例绘示第二基板上对位图案的俯视图。
图5A与图5B是根据一实施例绘示将两个基板组立之后的俯视示意图。
图6是根据一实施例绘示将两个基板组立之后的俯视示意图。
图7是根据一实施例绘示将两个基板组立之后的俯视示意图。
图8是根据一实施例绘示第一金属层与第二金属层上对位图案的俯视图。
图9是根据一实施例绘示将两个基板组立之后的俯视示意图。
图10是根据一实施例绘示非显示区中对位图案的设置位置的示意图。
图11是根据一实施例绘示将两个基板组立之后的俯视示意图。
具体实施方式
关于本文中所使用的“第一”、“第二”、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。
图1是根据一实施例绘示显示面板的俯视图。请参照图1，显示面板100具有显示区110与非显示区120。在显示区110中具有多个像素、扫描线与数据线。例如，像素130包括了薄膜晶体管131，薄膜晶体管131的栅极是连接至扫描线132，源极是连接至数据线133。然而，图1仅是一范例，本发明并不限制显示区110中像素的数目、结构与设置位置，也不限制显示区110的形状。
非显示区120中具有网状的金属走线122，在一些实施例中这些金属走线122可连接至显示区110中的任一一条导线(例如栅极线、数据线或是触控感测线)。上述网状的金属走线122主要是为了在工艺中因为两片基板的贴合需求，在边缘区域需要以光固胶作固化，这个过程需要有一定的透光度，因此在外围走线制作成网状以利光线透过。在某些需要信号线阻抗的匹配情况下，也会利用网状的走线来实现阻抗的匹配的需求，尤其是在特定规格的驱动电路可能在信号线的阻值有此需求。在图1中，网状的金属走线122是设置于显示区110的下方，但在其他实施例中也可以设置于上方、右侧、左侧或其他任意的位置。这些金属走线122可以是利用同一道工艺作出的冗余(dummy)线路，也可以是连接至驱动电路(图未示)的走线，驱动电路可以为栅极驱动电路、源极驱动电路或其他合适的电路。在一些实施例中，驱动电路可设置在可挠式(flexible)电路板上，例如在卷带承载封装(TapeCarrier Package，TCP)或晶粒软模封装(Chip on Film，COF)上，或者驱动电路也可以设置在薄膜晶体管基板上。此外，驱动电路可以是触控与显示整合(Touch and Display DriverIntegration，TDDI)单一晶片，同时提供显示与触控的功能。或者，驱动电路中也可以包括多个晶片，分别提供显示与触控的功能。驱动电路也可以是面板内闸及驱动器(Gate-Driver In Plane，GIP)、整合栅极驱动器(Integrated Gate Driver，IGD)。另外，驱动电路的数目也可以大于一，分别设置在面板的上下或左右两侧，或者也可以只设置在面板的一侧。
在金属走线122中，横向金属线与纵向金属线的交叉处设置有多个对位图案(例如对位图案141、142)，这些对位图案是设置在两个相对组立的基板之间，可用来判断显示面板100中两个基板之间的位移(但由于图1为俯视图，因此只看到重叠的对位图案)。举例来说，图2A与图2B是根据一实施例绘示根据对位图案来判断基板之间位移的示意图。请参照图2A，基板210上设置有对位图案141a、142a，而基板220上设置有对位图案141b、142b，这些对位图案可由金属或其他不透明的材料所形成。其中对位图案142a在X方向上的长度是大于对位图案141a在X方向上的长度。在图2A中，基板210与基板220之间并没有位移，此时对位图案141b的右边缘是对齐于对位图案141a的右边缘；而对位图案142b的右边缘并没有对齐于对位图案142a的右边缘，两者相差距离t。在图2B中，基板220往X方向位移了距离t，此时对位图案141b的右边缘并没有对齐于对位图案141a的右边缘，两者相差距离t；而对位图案142b的右边缘则对齐于对位图案142a的右边缘。因此，若观察到图2B的情形，则可以判断出基板220相对于基板210而言，可理解成往X方向位移了距离t。换言之，由于这些对位图案的位置与长度为已知，因此通过观察哪一组对位图案有对齐的情形，便可以判断出X方向或Y方向上的位移。特别的是，以下实施例所提出的对位图案可以同时量测出X方向与Y方向上的位移。
上述的基板210以及/或者基板220的材料例如包括玻璃、聚合物(polymer)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonate，PC)、聚醚砜(polyether sulfone，PES)、三醋酸纤维素(triacetyl cellulose，TAC)、聚甲基丙烯酸甲酯(PMMA)、聚乙烯(polyethylene)、环烯烃聚合物(COP)、聚亚酰胺(polyimide，PI)，以及聚碳酸酯(PC)与聚甲基丙烯酸甲酯(PMMA)构成的复合材料等等，本发明并不在此限。此外，基板210也被称为下基板或者是阵列基板，基板220也被称为上基板或是彩色滤光片基板。
图3是根据一实施例绘示第一基板上对位图案的俯视图。请参照图3，在基板210(未绘示于图3)上的非显示区中设置有对位图案310、320、330、340(也称为第一对位图案)，这些对位图案是设置在一个金属层中且位于外围网状的金属走线区，此金属层例如为第一金属层。每一个对位图案310、320、330、340都具有彼此连接的四个部分。具体来说，对位图案310具有彼此连接的第一部分311、第二部分312、第五部分315与第六部分316；对位图案320具有彼此连接的第一部分321、第二部分322、第五部分325与第六部分326；对位图案330具有彼此连接的第一部分331、第二部分332、第五部分335与第六部分336；对位图案340具有彼此连接的第一部分341、第二部分342、第五部分345与第六部分346。第一部分311、321、331、341是沿着Y方向延伸，但在X方向上的长度彼此不同且朝着X方向上逐渐增加；第二部分312、322、332、342是沿着X方向延伸，但在Y方向上的长度彼此不同且朝着-Y方向上逐渐增加；第五部分315、325、335、345是沿着-Y方向延伸，但在X方向上的长度彼此不同且朝着-X方向上逐渐增加；第六部分316、326、336、346是沿着-X方向延伸，但在Y方向上的长度彼此不同且朝着Y方向上逐渐增加。
对位图案310、320、330、340是通过金属线350彼此电性连接，其中第二部分312、322、332、342与第六部分316、326、336、346都是设置在金属线350上。此外，第一部分311与第五部分315是设置在金属线361上；第一部分321与第五部分325是设置在金属线362上；第一部分331与第五部分335是设置在金属线363上；第一部分341与第五部分345是设置在金属线364上。金属线350与金属线361～364是彼此连接。
图4是根据一实施例绘示第二基板上对位图案的俯视图。请参照图4，基板220(未绘示于图4)上设置有遮光层BM。在显示区中，遮光层BM是用以覆盖扫描线与数据线等，此遮光层BM例如为黑色矩阵(black matrix)或其他不透明的材料。遮光层BM在非显示区中具有边框部分402，边框部分402分别包括了对位图案420、430、440、450(也称第二对位图案)，上述对位图案分别具有开口411～414。在开口411～414涵盖的范围内每一个对位图案420、430、440、450与边框部分402之间具有间隙区域(例如间隙区域403)。对位图案420包括了第三部分423、第四部分424、第七部分427与第八部分428；对位图案430包括了第三部分433、第四部分434、第七部分437与第八部分438；对位图案440包括了第三部分443、第四部分444、第七部分447与第八部分448；对位图案450包括了第三部分453、第四部分454、第七部分457与第八部分458。
在图4的实施例中，第三部分423、433、443、453是往Y方向延伸，并且在X方向上的长度都一样；第四部分424、434、444、454是往X方向延伸，且在Y方向上的长度都一样；第七部分427、437、447、457是往-Y方向延伸，且在X方向上的长度都一样；第八部分428、438、448、458是往-X方向延伸，且在Y方向上的长度都一样。
请参照图3与图4，对位图案310、320、330、340分别是对应至对位图案420、430、440、450。特别的是，第三部分423、433、443、453是分别对应至第一部分311、321、331、341；第四部分424、434、444、454是分别对应至第二部分312、322、332、342；第七部分427、437、447、457是分别对应至第五部分315、325、335、345；第八部分428、438、448、458是分别对应至第六部分316、326、336、346。由于对位图案310、320、330、340中各部分在X方向或Y方向上的长度会逐渐改变，因此可以通过判断哪一组对位图案是彼此对齐，借此判断出两个基板之间的位移。具体来说，请参照图3、图4、图5A，图5A是根据一实施例绘示将两个基板组立之后的俯视示意图。为了简化起见，在图5A中并没有标示出各个部分的符号，这些符号请参照图3与图4。遮光层BM中的开口411～414也分别涵盖了对位图案310、320、330与340。从图5A可以看出，每一个第一部分311、321、331、341在X方向上的长度与对应的第三部分423、433、443、454在X方向上的长度相差第一长度差，并且这些第一长度差并不相同。举例来说，第一部分311与第三部分423在X方向上的长度差相对地较小，而第一部分341与第三部分453在X方向上的长度差则相对地较大，以此类推。另一方面，每一个第二部分312、322、332、342在Y方向上的长度与对应的第四部分424、434、444、454在Y方向上的长度相差第二长度差，并且这些第二长度差并不相同。举例来说，第二部分312与第四部分424在Y方向上的长度差相对地较小，而第二部分342与第四部分454在Y方向上的长度差则相对地较大。每一个第五部分315、325、335、345在X方向上的长度与对应的第七部分427、437、447、457在X方向上的长度相差第三长度差，并且这些第三长度差并不相同。举例来说，第五部分315与第七部分427在X方向上的长度差相对地较小，而第五部分345与第七部分457在X方向上的长度差则相对地较大。每一个第六部分316、326、336、346在Y方向上的长度与对应的第八部分428、438、448、458在Y方向上的长度相差第四长度差，并且这些第四长度差并不相同。举例来说，第六部分316与第八部分428在Y方向上的长度差相对地较小，而第六部分346与第八部分458在X方向上的长度差则相对地较大。
关于X方向上的位移，可以通过判断哪一组第一部分是对齐至对应的第三部分来决定；关于-X方向上的位移，可以通过判断哪一组第五部分是对齐至对应的第七部分来决定；关于Y方向上的位移，可以通过判断哪一组第六部分是对齐至对应的第八部分来决定；关于-Y方向上的位移，可以通过判断哪一组第二部分是对齐至对应的第四部分来决定。举例来说，在图5A的实施例中对位图案310与对位图案420的组立来判读：第一部分311的右边缘与第三部分423的右边缘是垂直地对齐；第二部分312的下边缘与第四部分424的下边缘是水平地对齐；第五部分315的左边缘与第七部分的左边缘是垂直地对齐；第六部分316的上边缘与第八部分428的上边缘是水平地对齐。由此可知，可以判断出两个基板之间并没有位移。图5B是根据一实施例绘示将两个基板组立之后的俯视示意图。请参照图3、图4与图5B，同样的为了简化起见，在图5B中并没有标示出各个部分的符号。举例来说，在图5B的实施例中，第一部分331的右边缘与第三部分443之间的右边缘是垂直地对齐；第二部分312的下边缘与第四部分424的下边缘是水平地对齐；第六部分316的上边缘与第八部分428的上边缘是水平地对齐。如此一来，可以判断出上基板220相对于下基板210有X方向上的位移，并且在Y方向上没有位移。如果每一个第一部分311、321、331、341在X方向上的长度是以间隔t逐渐地增加，则在图5B的实施例中，上基板220相对于下基板210在X方向上有两倍间隔2t的位移。类似地，对于-X方向、Y方向、-Y方向上的位移都可以根据上述方式来判断，在此并不再详述。
在一些实施例中，图3中的金属层属于第一金属层，而基板210上还设置有第二金属层，其中第一金属层是设置于基板210与第二金属层之间。图6是根据一实施例绘示第二金属层上对位图案的俯视图。请参照图6，第二金属层M2上包括对位图案610、620、630、640，每个对位图案都具有彼此连接的多个部分。具体来说，对位图案610具有彼此连接的部分611～614；对位图案620具有彼此连接的部分621～624；对位图案630具有彼此连接的部分631～634；对位图案640具有彼此连接的部分641～644。部分611、621、631、641是沿着Y方向延伸，但在X方向上的长度彼此不同且朝着-X方向上逐渐增加；部分612、622、632、642是沿着X方向延伸，但在Y方向上的长度彼此不同且朝着Y方向上逐渐增加；部分613、623、633、643是沿着-Y方向延伸，但在X方向上的长度彼此不同且朝着正X方向上逐渐增加；部分614、624、634、644是沿着-X方向延伸，但在Y方向上的长度彼此不同且朝着-Y方向上逐渐增加。
图7是根据一实施例绘示将两个基板组立之后的俯视示意图。在图7的实施例中绘示有第一金属层M1，第二金属层M2与遮光层BM。请参照图6与图7，在图7中可以藉由判断第二金属层M2上的对位图案610、620、630、640与遮光层上的420、430、440、450之间的对齐状态来判断两个基板之间的位移。然而，此判断方式类似于根据第一金属层来判断位移的机制，因此并不再赘述。
在图6的实施例中，对位图案610、620、630、640中的各部分是彼此连接，但在其他实施例中每个对位图案也可以包括多个彼此分隔的线段。图8是根据一实施例绘示第一金属层与第二金属层上对位图案的俯视图。请参照图3与图8，为了简化起见，图8中并未绘示第一金属层上对位图案的符号。第二金属层M2包括了对位图案810、820、830、840(也称第三对位图案)，这些对位图案是分别对应至第一金属层M1上的对位图案310、320、330、340。对位图案810包括第一线段811、第二线段812、第三线段813与第四线段814；对位图案820包括第一线段821、第二线段822、第三线段823与第四线段824；对位图案830包括第一线段831、第二线段832、第三线段833与第四线段834；对位图案840包括第一线段841、第二线段842、第三线段843与第四线段844。第一线段811、821、831、841是沿着Y方向延伸，在X方向上的长度彼此不相同且沿着-X方向上逐渐增加。第二线段812、822、832、842是沿着X方向延伸，在Y方向上的长度彼此不相同且沿着Y方向上逐渐增加。第三线段813、823、833、843是沿着-Y方向延伸，在X方向上的长度彼此不相同且沿着X方向上逐渐增加。第四线段814、824、834、844是沿着-X方向延伸，在Y方向上的长度彼此不相同且沿着-Y方向上逐渐增加。
每个对位图案810、820、830、840是部分地重叠于对应的对位图案310、320、330、340。具体来说，第一线段811、821、831、841是分别重叠于第一部分311、321、331、341；第二线段812、822、832、842是分别重叠于第二部分312、322、332、342；第三线段813、823、833、843是分别重叠于第五部分315、325、335、345；第四线段814、824、834、844是分别重叠于第一部分316、326、336、346。
图9是根据一实施例绘示将两个基板组立之后的俯视示意图。为了简化起见，在图9中并没有标示各个对位图案的符号。请参照图4、图8与图9，遮光层BM上的开口411～414也分别涵盖了对位图案810、820、830、840。通过判断对位图案810、820、830、840是否与对应的对位图案420、430、440、450对齐，可以判断出两个基板之间的位移。具体来说，通过判断第一线段811、821、831、841的左边缘与对应的第三部分442、433、443、453的左边缘是否对齐，可以判断出上基板相对于下基板在-X方向上的位移；通过判断第二线段812、822、832、842的上边缘与第四部分444、434、444、454的上边缘是否对齐，可以判断出上基板相对于下基板在Y方向上的位移；通过判断第三线段813、823、833、843的右边缘与第七部分427、437、447、457的右边缘是否对齐，可以判断出上基板相对于下基板在X方向上的位移；通过判断第四线段814、824、834、844的下边缘与第八部分428、438、448、458的下边缘是否对齐，可以判断出上基板相对于下基板在-Y方向上的位移。
在上述图4的实施例中，对位图案420、430、440、440中的各部分是彼此连接，但在其他实施例中每个对位图案中的各部分之间也可以具有间隙，即彼此不连接。详细来说，请参照图10，为了简化起见，在图10中只绘示了第一金属层与遮光层上的对位图案，但可理解的是图10的实施例中也可包含第二金属层上的对位图案。在图10的实施例中，对位图案420中的部分423、424、427、428是彼此不相连接，且这些部分与边框部分402之间都具有间隙。对位图案420、430、440、440是分别对应至第一金属层上的对位图案1001～1004，这些对位图案1001～1004的结构是分别相同于图3中的对位图案310、320、330、340。为了简化起见，在图10并没有详细绘示出对位图案1001～1004中的各部分。第一金属层具有在X方向延伸的金属线1011～1022与在Y方向延伸的金属线1031～1034，其中部分的金属线1011～1022与部分的金属线1031～1034交叉。特别的是，第一金属层上的对位图案1001、1002、1003、1004是位于不同的横向金属线与不同的纵向金属线之间的交叉处。举例来说，对位图案1001是位于金属线1012与金属线1031之间的交叉处；对位图案1002是位于金属线1015与金属线1032之间的交叉处，以此类推。换言之，第一金属层上的多个对位图案可以设置在同一条金属线上(如图3的实施例)，也可以设置在不同的金属线上。
值得一提的是，只要是同一个层中对位图案的某部分/线段在X方向或Y方向上的长度是逐渐改变的，都可以用来判断两个基板之间的位移。例如，在一些实施例中，第一金属层上的对位图案在X方向与Y方向的长度都不变，但是遮光层上的对位图案在X方向与Y方向上的长度是逐渐改变的。本领域的技术人员都可以理解上述实施例，并对这些对位图案做出其他设计。举例来说，请参照图3、图4与图11，在图11的实施例中，遮光层BM上的对位图案在X方向与Y方向的长度都大于第一金属层中对位图案在X方向与Y方向的长度。具体来说，第三部分423在X方向上的长度是大于第一部分311在X方向上的长度；第四部分424在Y方向上的长度是大于第二部分312在Y方向上的长度；第七部分427在X方向上的长度是大于第五部分315在X方向上的长度；第八部分428在Y方向上的长度是大于第六部分316在Y方向上的长度。对于其他对位图案，也是具有相同的设计，并不再赘述。
在本说明书中提到的金属层可为铝、铜、钛、钨等单一金属层或者是钼/铝/钼、钛/铝钛、钛/铜/钛、钛/铜…等复合金属层，本发明并不在此限。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种显示面板，具有显示区与非显示区，其特征在于，所述显示面板包括：
第一基板，其中金属层设置于所述第一基板上，所述金属层在所述非显示区中具有多个第一对位图案，每一个所述第一对位图案具有彼此相连接的第一部分以及第二部分；以及
第二基板，其中遮光层设置于所述第二基板上，所述遮光层在所述非显示区中具有多个第二对位图案，每一个所述第二对位图案具有第三部分以及第四部分，
其中所述第二对位图案是分别对应至所述第一对位图案，所述第三部分分别是对应至所述第一部分，并且所述第四部分分别是对应至所述第二部分，
其中每一个所述第一部分在第一方向上的长度与对应的所述第三部分在所述第一方向上的长度相差第一长度差，并且所述第一长度差彼此不相同，
其中每一个所述第二部分在第二方向上的长度与对应的所述第四部分在所述第二方向上的长度相差第二长度差，并且所述第二长度差彼此不相同，
其中所述遮光层在所述非显示区中具有多个开口，所述多个开口的其中之一涵盖所述多个第一对位图案的其中之一以及所述多个第二对位图案的其中之一。
2.如权利要求1所述的显示面板，其特征在于，所述第一部分为往所述第二方向延伸的第一金属线，所述第二部分为往所述第一方向延伸的第二金属线，所述第一金属线与所述第二金属线彼此连接。
3.如权利要求2所述的显示面板，其特征在于，所述第三部分往所述第二方向延伸，所述第四部分往所述第一方向延伸。
4.如权利要求1所述的显示面板，其特征在于，每一个所述第一对位图案还具有彼此连接的第五部分与第六部分，所述第五部分往相对于所述第二方向的方向延伸，所述第六部分往相对于所述第一方向的方向延伸。
5.如权利要求4所述的显示面板，其特征在于，每一个所述第二对位图案还具有第七部分与第八部分，所述第七部分往相对于所述第二方向的方向延伸，所述第八部分往相对于所述第一方向的方向延伸。
6.如权利要求5所述的显示面板，其特征在于，
每一个所述第五部分在所述第一方向上的长度与对应的所述第七部分在所述第一方向上的长度相差一第三长度差，并且所述第三长度差彼此不相同，
每一个所述第六部分在所述第二方向上的长度与对应的所述第八部分在所述第二方向上的长度相差一第四长度差，并且所述第四长度差彼此不相同。
7.如权利要求1所述的显示面板，其特征在于，所述第一对位图案彼此电性连接。
8.如权利要求1所述的显示面板，其特征在于，所述遮光层具有边框部分，设置于所述非显示区中，每一个所述第二对位图案与所述边框部分之间具有间隙区域。
9.如权利要求1所述的显示面板，其特征在于，所述金属层属于第一金属层，所述第一基板上还设置有第二金属层，所述第二金属层包括多个第三对位图案，所述第三对位图案是设置于所述非显示区且分别对应至所述第一对位图案。
10.如权利要求9所述的显示面板，其特征在于，每一个所述第三对位图案是部分地重叠于对应的所述多个第一对位图案的其中之一。
11.如权利要求10所述的显示面板，其特征在于，每一个所述第三对位图案包括第一线段与第二线段，所述第一线段沿着所述第二方向延伸，所述第二线段往所述第一方向延伸。
12.如权利要求11所述的显示面板，其特征在于，每一个所述第一线段在所述第一方向上的长度彼此不相同，且每一个所述第二线段在所述第二方向上的长度彼此不相同。
13.如权利要求12所述的显示面板，其特征在于，所述第一线段是至少部分地重叠于所述第一部分，所述第二线段是至少部分地重叠于所述第二部分。
14.如权利要求13所述的显示面板，其特征在于，每一个所述第三对位图案还包括第三线段与第四线段，所述第三线段往相对于所述第二方向的方向延伸，所述第四线段往相对于所述第一方向的方向延伸。
15.如权利要求1所述的显示面板，其特征在于，每一个所述第一部分在所述第一方向上的长度彼此不相同，每一个所述第二部分在所述第二方向上的长度彼此不相同。
16.如权利要求1所述的显示面板，其特征在于，每一个所述第三部分在所述第一方向上的长度彼此不相同，并且每一个所述第四部分在所述第二方向上的长度彼此不相同。
17.如权利要求1所述的显示面板，其特征在于，所述金属层包括多条第一金属线与多条第二金属线，且至少部分的所述第一金属线与至少部分的所述第二金属线交叉，
其中所述第一对位图案分别位于不同的所述第一金属线与不同的所述第二金属线之间的交叉处。
18.如权利要求1所述的显示面板，其特征在于，每一个所述第二对位图案中的所述第三部分与所述第四部分彼此相连。
19.如权利要求1所述的显示面板，其特征在于，每一个所述第二对位图案中的所述第三部分与所述第四部分之间具有间隙。
20.如权利要求1所述的显示面板，其特征在于，每一个所述第二对位图案中的所述第三部分在所述第一方向上的长度大于对应的所述第一对位图案中所述第一部分在所述第一方向上的长度，
并且每一个所述第二对位图案中的所述第四部分在所述第二方向上的长度大于对应的所述第一对位图案中所述第二部分在所述第二方向上的长度。
CN201810062069.5A 2018-01-23 2018-01-23 显示面板 Active CN110071093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810062069.5A CN110071093B (zh) 2018-01-23 2018-01-23 显示面板
US16/154,739 US10431552B2 (en) 2018-01-23 2018-10-09 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810062069.5A CN110071093B (zh) 2018-01-23 2018-01-23 显示面板

Publications (2)

Publication Number Publication Date
CN110071093A true CN110071093A (zh) 2019-07-30
CN110071093B CN110071093B (zh) 2020-11-27

Family

ID=67298746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810062069.5A Active CN110071093B (zh) 2018-01-23 2018-01-23 显示面板

Country Status (2)

Country Link
US (1) US10431552B2 (zh)
CN (1) CN110071093B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931464A (zh) * 2019-12-10 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021102934A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 对位标记、掩模板及显示基板母版
US11908804B2 (en) 2019-12-10 2024-02-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538411B1 (ko) 2018-07-25 2023-05-31 삼성디스플레이 주식회사 표시 장치
KR20210041674A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 색변환 표시판 및 이를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017514A (en) * 1988-11-25 1991-05-21 Nec Corporation Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
CN101718932A (zh) * 2009-12-10 2010-06-02 友达光电股份有限公司 显示面板
CN104078446A (zh) * 2013-03-27 2014-10-01 中芯国际集成电路制造(上海)有限公司 键合对准标记及计算偏移量的方法
CN104637395A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 用于基板上的标识结构、基板以及形成基板的标识结构的方法
CN104979330A (zh) * 2014-04-10 2015-10-14 上海和辉光电有限公司 具有偏移量测量标记的多层结构及其偏移量的测量方法
US20150380358A1 (en) * 2014-06-30 2015-12-31 Texas Instruments Incorporated Methods and Apparatus Using Front-to-Back Alignment Mark and Placement for Narrow Wafer Scribe Lines

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418613A (en) * 1990-11-20 1995-05-23 Canon Kabushiki Kaisha Method and apparatus for detecting the position of a substrate having first and second patterns of different sizes
JP3953355B2 (ja) * 2002-04-12 2007-08-08 Ｎｅｃエレクトロニクス株式会社 画像処理アライメント方法及び半導体装置の製造方法
JP3967701B2 (ja) * 2003-09-10 2007-08-29 沖電気工業株式会社 半導体装置
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
NL2002954A1 (nl) * 2008-06-11 2009-12-14 Asml Netherlands Bv Sub-segmented alignment mark arrangement.
US9704822B2 (en) * 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
JP7163577B2 (ja) * 2017-12-28 2022-11-01 富士電機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017514A (en) * 1988-11-25 1991-05-21 Nec Corporation Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
CN101718932A (zh) * 2009-12-10 2010-06-02 友达光电股份有限公司 显示面板
CN104078446A (zh) * 2013-03-27 2014-10-01 中芯国际集成电路制造(上海)有限公司 键合对准标记及计算偏移量的方法
CN104637395A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 用于基板上的标识结构、基板以及形成基板的标识结构的方法
CN104979330A (zh) * 2014-04-10 2015-10-14 上海和辉光电有限公司 具有偏移量测量标记的多层结构及其偏移量的测量方法
US20150380358A1 (en) * 2014-06-30 2015-12-31 Texas Instruments Incorporated Methods and Apparatus Using Front-to-Back Alignment Mark and Placement for Narrow Wafer Scribe Lines

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021102934A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 对位标记、掩模板及显示基板母版
CN110931464A (zh) * 2019-12-10 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021114326A1 (zh) * 2019-12-10 2021-06-17 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110931464B (zh) * 2019-12-10 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11908804B2 (en) 2019-12-10 2024-02-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Also Published As

Publication number Publication date
CN110071093B (zh) 2020-11-27
US20190229066A1 (en) 2019-07-25
US10431552B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110071093A (zh) 显示面板
JP6710531B2 (ja) センサ付き表示装置及びセンサ装置
CN102844803B (zh) 有源矩阵基板和显示装置
US11550193B2 (en) Display device
US10152931B2 (en) Display device
US11842001B2 (en) Display device
CN107924651A (zh) 显示装置
US10564748B2 (en) Touch sensor and display device including a touch sensor and touch sensor driving circuit
US20180032190A1 (en) Display device
CN107015713B (zh) 显示装置
US11784193B2 (en) Display device
US10429970B2 (en) Display device
JP2018017988A (ja) 表示装置
JP2019184864A (ja) 表示装置
US10712887B2 (en) Display device
CN113611240B (zh) 显示面板及显示装置
JP2017075982A (ja) 表示装置
JP2019179164A (ja) 表示パネル
WO2019021927A1 (ja) 表示パネル
KR200474148Y1 (ko) 터치 감응 디스플레이 장치
WO2019021924A1 (ja) 表示パネル
WO2019031298A1 (ja) 表示パネル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant