CN110137242A - 双向功率器件及其制造方法 - Google Patents

双向功率器件及其制造方法 Download PDF

Info

Publication number
CN110137242A
CN110137242A CN201910267734.9A CN201910267734A CN110137242A CN 110137242 A CN110137242 A CN 110137242A CN 201910267734 A CN201910267734 A CN 201910267734A CN 110137242 A CN110137242 A CN 110137242A
Authority
CN
China
Prior art keywords
contact
semiconductor layer
power devices
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910267734.9A
Other languages
English (en)
Other versions
CN110137242B (zh
Inventor
张邵华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CN201910267734.9A priority Critical patent/CN110137242B/zh
Publication of CN110137242A publication Critical patent/CN110137242A/zh
Priority to PCT/CN2020/070761 priority patent/WO2020199706A1/zh
Priority to TW109111359A priority patent/TWI747226B/zh
Application granted granted Critical
Publication of CN110137242B publication Critical patent/CN110137242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种双向功率器件及其制造方法，双向功率器件包括：半导体层；位于半导体层中的沟槽；位于所述沟槽侧壁上的栅介质层；位于所述沟槽下部的控制栅；位于所述沟槽上部的屏蔽栅，其中，所述控制栅和所述屏蔽栅彼此接触，所述控制栅与所述半导体层之间由所述栅介质层隔开。本申请的屏蔽栅位于彼此接触的控制栅上，且通过屏蔽介质层与源区和漏区隔离，双向功率器件截止时屏蔽栅通过屏蔽介质层耗尽第二掺杂区的电荷，提高耐压特性；双向功率器件导通时，源区和/或漏区与半导体层提供低阻抗的导通路径。

Description

双向功率器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双向功率器件及其 制造方法。
背景技术
功率器件主要用于大功率的电源电路和控制电路中，例如作为开关 元件或整流元件。在功率器件中，不同掺杂类型的掺杂区形成PN结， 从而实现二极管或晶体管的功能。功率器件在应用中通常需要在高电压 下承载大电流。一方面，为了满足高电压应用的需求以及提高器件可靠 性和寿命，功率器件需要具有高击穿电压。另一方面，为了降低功率器件自身的功耗和产生的热量，功率器件需要具有低导通电阻。在电源电 路中，经常会涉及到充电和放电，然后充电和放电过程中电流的流向不 同，则要求功率器件具有双向导通的功能。
在美国专利US5612566和US6087740公开了双向导通类型的功率 器件。其中，该双向功率器件包括衬底以及位于衬底上的第一输出极和 第二输出极。衬底为P型衬底或者P型外延或者P型掺杂的阱区；两个 输出极分别由轻掺杂N-区和以及位于轻掺杂N-区中的重掺杂N+区构成。 在功率器件的导通状态，当第一输出极与衬底短接时，电流从第二输出 极流向第一输出极；当第二输出极与衬底短接时，电流从第一输出极流 向第二输出极。
然而，双向功率器件的耐压特性和导通电阻之间是一对矛盾参数。 虽然可以通过降低轻掺杂N-区的杂质浓度，提高击穿电压，获得较好的 耐压特性。但是由于轻掺杂N-区的杂质浓度降低，导致导通电阻的增加， 从而增加功耗。
在双向功率器件中，仍然需要进一步改进以兼顾耐压特性和导通电 阻的要求。
发明内容
鉴于上述问题，本发明的目的在于提供一种双向功率器件及其制造 方法，其中，控制栅位于沟槽下部，屏蔽栅位于沟槽上部，屏蔽栅和控 制栅彼此接触以兼顾耐压特性和导通电阻的要求。
根据本发明的第一方面，提供一种双向功率器件，包括：半导体层； 位于半导体层中的沟槽；位于所述沟槽侧壁上的栅介质层；位于所述沟 槽下部的控制栅；位于所述沟槽上部的屏蔽栅；其中，所述控制栅和所 述屏蔽栅彼此接触，所述控制栅与所述半导体层之间由所述栅介质层隔 开。
优选地，所述双向功率器件还包括：位于所述半导体层中且邻近所 述屏蔽栅的源区和漏区，位于所述半导体层中且邻近所述控制栅的沟道 区。
优选地，所述源区和漏区从所述半导体层的第一表面延伸至与所述 控制栅交叠。
优选地，所述半导体层的掺杂类型为第一掺杂类型，所述源区和漏 区的掺杂类型为第二掺杂类型，所述沟道区的掺杂类型为第一掺杂类型 或第二掺杂类型，第一掺杂类型和第二掺杂类型相反。
优选地，所述双向功率器件还包括：位于沟槽侧壁上的屏蔽介质层， 所述屏蔽栅与所述半导体层之间由所述屏蔽介质层隔开。
优选地，所述屏蔽介质层的厚度为0.1～0.25um。
优选地，所述屏蔽栅的长度为0.4～0.8um。
优选地，所述屏蔽介质层的厚度大于或等于所述栅介质层的厚度。
优选地，所述控制栅的宽度大于所述屏蔽栅的宽度。
优选地，所述源区和漏区的长度大于所述屏蔽栅的长度，小于所述 屏蔽栅以及所述控制栅的长度之和。
优选地，所述半导体层选自半导体衬底本身、在半导体衬底上形成 的外延层或者在半导体衬底中注入的阱区中的一种。
优选地，所述双向功率器件还包括：第一接触，与所述源区相接触 以形成第一输出电极；第二接触，与所述漏区相接触以形成第二输出电 极；第三接触，与所述半导体层相接触以形成衬底电极；第四接触，与 所述控制栅和/或屏蔽栅相接触以形成栅电极。
优选地，所述双向功率器件还包括：第一引线区，位于所述源区内， 其中，第一引线区的掺杂浓度大于所述源区的掺杂浓度；覆盖介质层， 位于所述半导体层的第一表面上；第一接触孔，贯穿所述覆盖介质层延 伸至所述源区；所述第一接触通过第一接触孔、第一引线区与所述源区 相接触。
优选地，所述双向功率器件还包括：第二引线区，位于所述漏区内， 其中，第二引线区的掺杂浓度大于所述漏区的掺杂浓度；第二接触孔， 贯穿所述覆盖介质层延伸至所述漏区；所述第二接触通过第二接触孔、 第二引线区与所述漏区相接触。
优选地，所述双向功率器件还包括：第三引线区，位于所述半导体 层内且靠近所述半导体层的第一表面，其中，所述第三引线区的掺杂浓 度大于半导体层的掺杂浓度；第三接触孔，贯穿所述覆盖介质层延伸至 所述半导体层；所述第三接触通过第三接触孔、第三引线区与所述半导 体层相接触。
优选地，第四接触孔，贯穿所述覆盖介质层延伸至所述控制栅和/ 或屏蔽栅。
优选地，所述第三接触位于所述半导体层的第二表面上。
优选地，所述双向功率器件还包括：布线层，所述布线层包括第一 布线至第四布线，分别通过多个导电孔与所述第一输出电极、第二输出 电极、衬底电极以及栅电极电连接。
优选地，所述双向功率器件还包括：多个金属焊球，位于所述布线 层上，通过布线层与所述第一输出电极、第二输出电极、衬底电极以及 栅电极电连接。
优选地，所述控制栅的长度大于所述屏蔽栅的长度。
优选地，在所述双向功率器件导通时，所述衬底电极与第一输出电 极和第二输出电极之一电连接实现电流方向的双向选择。
优选地，当所述衬底电极与所述第一输出电极电连接时，电流从所 述第二输出电极流向所述第一输出电极；当所述衬底电极与所述第二输 出电极电连接时，电流从所述第一输出电极流向所述第二输出电极。
根据本发明的第二方面，提供一种双向功率器件，包括多个元胞结 构，所述元胞结构为上述所述的元胞结构；多个元胞结构中的源区电连 接在一起，多个元胞结构中的漏区电连接在一起。
根据本发明的第三方面，提供一种双向功率器件的制造方法，包括： 在半导体层中形成沟槽；在所述沟槽侧壁上形成栅介质层；在所述沟槽 下部形成控制栅；在所述沟槽上部形成屏蔽栅；其中，所述控制栅与所 述屏蔽栅彼此接触；所述控制栅与所述半导体层之间由所述栅介质层隔 开。
优选地，所述方法还包括：在所述半导体层中形成邻近所述屏蔽栅 的源区和漏区；以及在所述半导体层中形成邻近所述控制栅的沟道区。
优选地，所述源区和漏区从所述半导体层的第一表面延伸至与所述 控制栅交叠。
优选地，所述方法还包括：在所述沟槽侧壁上形成屏蔽介质层，所 述屏蔽栅与所述半导体层之间由所述屏蔽介质层隔开。
优选地，所述屏蔽介质层的厚度为0.1～0.25um。
优选地，所述屏蔽栅的长度为0.4～0.8um。
优选地，所述屏蔽介质层的厚度大于或等于所述栅介质层的厚度。
优选地，所述控制栅的宽度大于所述屏蔽栅的宽度。
优选地，所述源区和漏区的长度大于所述屏蔽栅的长度，小于所述 屏蔽栅以及所述控制栅的长度之和。
优选地，所述方法还包括：形成与所述源区相接触的第一接触，所 述第一接触形成第一输出电极；形成与所述漏区相接触的第二接触，所 述第二接触形成第二输出电极；形成与所述半导体层相接触的第三接触， 所述第三接触形成衬底电极；形成与所述控制栅和/或屏蔽栅相接触的第 四接触，所述第四接触形成栅电极。
优选地，形成所述第一接触和第二接触以及第四接触的步骤包括：
在所述源区和漏区内分别形成第一引线区和第二引线区；
在所述半导体层的第一表面上形成覆盖介质层；
形成贯穿所述覆盖介质层延伸至源区和漏区的第一接触孔、第二接 触孔以及第四接触孔；
在所述覆盖介质层上填充金属层，所述金属层填充所述第一接触孔、 第二接触孔和第四接触孔以形成第一接触、第二接触和第四接触；
其中，第一接触通过第一接触孔、第一引线区与所述源区相接触， 第二接触通过第二接触孔、第二引线区与所述漏区相接触，第四接触通 过第四接触孔与控制栅和/或屏蔽栅相接触。
优选地，形成所述第三接触步骤包括：在所述半导体层内形成第三 引线区，所述第三引线区靠近所述半导体层的第一表面；形成贯穿所述 覆盖介质层延伸至所述半导体层的第三接触孔；在所述覆盖介质层上填 充金属层，所述金属层填充第三接触孔以形成第三接触；其中，第三接 触通过第三接触孔、第三引线区与所述半导体层相接触。
优选地，形成所述第三接触步骤包括：在所述半导体层的第二表面 形成衬底；在衬底上蒸发金属层形成第三接触；其中，所述第三接触与 所述半导体层相接触。
优选地，所述方法还包括：在所述双向功率器件的表面上形成布线 层，所述布线层包括第一布线至第四布线，分别通过多个导电孔与所述 第一输出电极、第二输出电极、衬底电极以及栅电极电连接。
优选地，所述方法还包括：在所述布线层上形成多个金属焊球，所 述多个金属焊球通过布线层与所述第一输出电极、第二输出电极、衬底 电极以及栅电极电连接。
优选地，所述方法还包括：在所述双向功率器件导通时，将所述衬 底电极与第一输出电极和第二输出电极之一电连接实现电流方向的双向 选择。
优选地，当所述衬底电极与所述第一输出电极电连接时，电流从所 述第二输出电极流向所述第一输出电极；当所述衬底电极与所述第二输 出电极电连接时，电流从所述第一输出电极流向所述第二输出电极。
本发明实施例提供的双向功率器件及其制造方法，在沟槽的下部和 上部分别形成控制栅和屏蔽栅，控制栅和屏蔽栅彼此接触，控制栅与半 导体层之间由栅介质层隔开，屏蔽栅和源区以及漏区之间由屏蔽介质层 隔开，在双向功率器件截止时屏蔽栅通过屏蔽介质层耗尽源区和漏区的 电荷，提高器件的耐压特性；在双向功率器件导通时，源区和/或漏区与 半导体层提供低阻抗的导通路径。
进一步地，在双向功率器件导通时，将所述衬底电极与第一输出电 极和第二输出电极之一电连接实现电流方向的双向选择。当所述衬底电 极与所述第一输出电极电连接时，电流从所述第二输出电极流向所述第 一输出电极；当所述衬底电极与所述第二输出电极电连接时，电流从所 述第一输出电极流向所述第二输出电极。
进一步地，可以通过调整屏蔽介质层的厚度、源区和漏区的掺杂浓 度以及屏蔽栅的长度来实现不同的阈值电压。
进一步地，沟道区邻近位于沟槽下部的控制栅，可以通过减小沟槽 的宽度来减小沟道长度，进而减小沟道电阻。
进一步地，通过布线层将双向功率器件的衬底电极、第一输出电极、 第二输出电极以及栅电极引出至半导体衬底的表面，并在布线层上形成 金属焊球。由于采用了植球的工艺，省略了传统封装的打线，减小了封 装的寄生电感和寄生电阻，减小双向功率器件的封装电阻；由于没有塑 封料的包封，使得散热更加容易，减小功耗，提高双向功率器件的可靠 性和安全性。
进一步地，双向功率器件可以由多个元胞结构组成，所有元胞结构 的源区电连接在一起作为第一输出电极，漏区电连接在一起作为第二输 出电极，通过增加元胞结构的数量，提高双向功率器件的电流能力。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他 目的、特征和优点将更为清楚，在附图中：
图1示出了本发明实施例的双向功率器件的电路示意图；
图2-图4分别示出了本发明第一实施例的双向功率器件的不同剖面 的截面图和俯视图；
图5示出了本发明第一实施例的多个元胞结构的截面图；
图6示出了本发明第二实施例的双向功率器件的俯视图；
图7示出了本发明第三实施例的双向功率器件的截面图；
图8示出了本发明第三实施例的双向功率器件的俯视图；
图9示出了本发明第三实施例的双向功率器件的封装引脚示意图；
图10a至图10j示出了本发明第四实施例的双向功率器件制造方法 不同阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中， 相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中 的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描 述。
图1示出了本发明实施例提供的双向功率器件的电路示意图，该双 向功率器件由一个晶体管形成，具有双向导通功能。如图1所示，该双 向功率器件包括衬底Sub以及位于衬底Sub上的两个输出极S1和S2， 以及两个寄生的体二极管D1和D2。当输出极S2和衬底Sub短接，栅 极G施加高电压时，电压高于双向功率器件的阈值电压，双向功率器件 导通，电流从输出极S1流向输出极S2；当输出极S1和衬底Sub短接， 栅极G施加高电压时，电压高于双向功率器件的阈值电压，双向功率器 件导通，电流从输出极S2流向输出极S1；当衬底Sub接零电压，栅极 G施加低电压，电压低于阈值电压，双向功率器件截止。
第一实施例
图2-图4分别示出了本发明第一实施例的双向功率器件的截面图和 俯视图；其中，图2为图4所示俯视图中沿AA’线获取的截面图，图3 为图4所示俯视图中沿BB’线获取的截面图。在该实施例中，双向功率 器件为沟槽型器件，可以是金属氧化物半导体场效应晶体管(MOSFET)、 IGBT器件或者二极管。在下文中，以N型MOSFET为例进行说明，然 而，本发明并不限于此。
在图2中所示的双向功率器件只包含了一个元胞结构的纵向结构示 意图，而实际产品当中，元胞结构的数量可以为一个或者多个。参见图 2-图4，所述双向功率器件包括半导体层10、位于所述半导体层10内的 沟槽20，位于所述沟槽20侧壁上的栅介质层21、位于所述沟槽20下部 的控制栅22、位于所述沟槽20上部的屏蔽栅23。其中，控制栅22和屏 蔽栅23彼此接触。
在本实施例中，半导体层10例如是半导体衬底本身，或者在半导体 衬底上形成的外延层，或者在半导体衬底中注入的阱区。半导体层10 的掺杂浓度为7E14～3E16cm-3。半导体层10例如为硅衬底、或者是在 硅衬底上形成的外延层、或者是在硅衬底中形成的阱区，掺杂类型为P 型，半导体层10与硅衬底的掺杂类型相同。半导体层10有相对的第一 表面和第二表面。
其中，所述控制栅22与所述半导体层10之间由所述栅介质层21 隔开。
进一步地，所述双向功率器件还包括位于沟槽20侧壁上的屏蔽介质 层25，屏蔽栅23与半导体层10之间由屏蔽介质层25隔开。
在本实施例中，所述栅介质层21、屏蔽介质层25的材料可以是二 氧化硅或者氮化硅或者二氧化硅和氮化硅的复合结构，两者的材料可以 相同也可以不同。
栅介质层21的厚度为200～1000埃，屏蔽介质层25的厚度为 1000～2500埃，即0.1～0.25um。屏蔽介质层25的厚度大于或等于栅介质 层21的厚度。屏蔽栅23的长度L2为0.4～0.8um。
进一步地，在半导体层10内形成沿纵向延伸的掺杂类型为N型的 源区31和漏区32，其中，源区31和漏区32可以互换；以及在半导体 层10内形成邻近所述控制栅22的沟道区40。
在本实施例中，所述半导体层10的掺杂类型为第一掺杂类型，所述 源区31和漏区32的掺杂类型为第二掺杂类型，所述沟道区40的掺杂类 型为第一掺杂类型或第二掺杂类型，第一掺杂类型和第二掺杂类型相反。
在本实施例中，所述源区31和漏区32从所述半导体层10的第一表 面延伸至与所述控制栅22交叠。所述源区31和漏区32在所述半导体层 10中延伸的长度K大于屏蔽栅23在半导体层10中延伸的长度L2，但 小于屏蔽栅23以及控制栅22在半导体层10中延伸的长度之和L1+L2， 即L2＜K＜L1+L2。
屏蔽栅23与源区31和/或漏区32之间由屏蔽介质层25隔开。在双 向功率器件截止时屏蔽栅通过屏蔽介质层耗尽源区和漏区的电荷，提高 器件的耐压特性；在双向功率器件导通时，源区和漏区与半导体层提供 低阻抗的导通路径。由此可以调整屏蔽介质层的厚度、源区和漏区的掺 杂浓度以及屏蔽栅的长度来实现不同的阈值电压。
由于沟道区40邻近位于沟槽20下部的控制栅22，可以通过减小沟 槽的宽度来减小沟道长度，进而减小沟道电阻。
进一步地，在所述源区31和所述漏区32中形成第一引线区311和 第二引线区321。其中，第一引线区311的掺杂类型与源区31的掺杂类 型相同，且第一引线区311的掺杂浓度大于源区31的掺杂浓度。第二引 线区321的掺杂类型与漏区32的掺杂类型相同，且第二引线区321的掺 杂浓度大于漏区32的掺杂浓度。
进一步地，在所述半导体层10中形成第三引线区101，所述第三引 线区101靠近所述半导体层10的第一表面，其中，第三引线区101的掺 杂类型与半导体层10的掺杂类型相同，且第三引线区101的掺杂浓度大 于半导体层10的掺杂浓度。
进一步地，在半导体层10的第一表面上形成覆盖介质层11以及形 成贯穿覆盖介质层11的接触孔50，所述接触孔50包括第一接触孔51、 第二接触孔52、第三接触孔53以及第四接触孔54。其中，第一接触孔 51位于所述源区31上，贯穿所述覆盖介质层11延伸至所述源区31，所 述第二接触孔位于所述漏区32上，贯穿所述覆盖介质层11延伸至所述 漏区32。
第三接触孔53位于所述沟槽20两侧贯穿所述覆盖介质层11延伸至 所述半导体层10。
第四接触孔54位于所述沟槽20上，贯穿所述覆盖介质层11延伸至 所述沟槽20中的控制栅22和/或屏蔽栅23。
在本实施例中，覆盖介质层11可以是未掺杂的硅玻璃(USG)和掺杂 硼磷的硅玻璃(BPSG)。
在所述覆盖介质层11上沉积金属层60，金属层60填充第一接触孔 51至第四接触孔54分别形成第一接触61至第四接触64。第一接触61 通过第一接触孔51、第一引线区311与所述源区31相接触以形成第一 输出电极S1，第二接触62通过第二接触孔52、第二引线区321与所述 漏区32相接触以形成第二输出电极S2，所述第三接触63通过第三接触 孔53、第三引线区101与所述半导体层10相接触以形成衬底电极Sub。 如图3所示，第四接触64经由第四接触孔54与控制栅22和/或屏蔽栅 23相接触以形成栅电极。
在本实施例中，金属层60的材料可以为钛和氮化钛、铝铜、铝硅铜 或者铝硅。
图2中一个元胞只包含了三个沟槽、一个源区和一个漏区，而实际 产品当中，源区31和漏区32的数量不止一个。以图2所示的为例，三 个沟槽结构分别为第一沟槽20a、第二沟槽20b和第三沟槽20c。其中， 第一接触61将源区31引出至半导体层10表面形成第一输出电极S1， 第二接触62将漏区32引出至半导体层10表面形成第二输出电极S2， 第三接触63将半导体层10引出形成衬底电极Sub，第四接触64将控制 栅22以及屏蔽栅23引出至半导体层10表面形成栅电极G，其中，控制 栅22和屏蔽栅23电连接在一起。第一沟槽20a和第三沟槽20c对称设 置在源区31和漏区32外。其中，第一输出电极S1和第二输出电极S2 分别是源区31和漏区32引出至半导体层10表面形成的，两者可以互换。
当控制栅22上施加的电压大于阈值电压时，双向功率器件导通，仅 源区31和漏区32之间的第二沟槽20b的沟道区有电流，通过选择其中 一个输出端电极与衬底电极连接，实现电流方向的选择，例如，当第一 输出电极S1与衬底电极Sub连接时，电流从第二输出电极S2流向第一 输出电极S1；当第二输出电极S2与衬底电极Sub连接时，电流从第一 输出电极S1流向第二输出电极S2。
当控制栅22上施加的电压小于阈值电压时，双向功率器件截止。由 于控制栅22和屏蔽栅23电连接在一起，此时屏蔽栅23上施加的电压为 低电压，第一输出电极S1和第二输出电极S2上施加高电压，在源区31、 漏区32和屏蔽栅23之间形成电压差。第一沟槽20a和第三沟槽20c中 的屏蔽栅23通过屏蔽介质层25在源区31和源区32中感应出电荷，可 以通过调整屏蔽介质层25的厚度和材料以及源区31和漏区32的杂质浓 度，最终完全耗尽源区和漏区，达到提高器件的耐压的目的。同时由于 源区31和漏区32的杂质浓度增加，也极大的减小了器件的电阻。
图5仅示出了两个元胞结构的示意图，多个第一接触61连接在一起 形成第一输出电极S1，多个第二接触62连接在一起形成第二输出电极 S2，以提高器件的电流能力。替代地，对于其他类型的双向功率器件， 通过增加元胞的数量，即选择两个及更多元胞结构并联连接，可以提高 器件的电流能力。
第二实施例
本实施例与第一实施例采用基本相同的技术方案，不同之处在于， 第一实施例中，第三接触63形成在半导体层10的第一表面上，通过第 三接触孔53、第三引线区101与所述半导体层10相接触以形成衬底电 极Sub。而本实施例中，第三接触63形成在半导体层10的第二表面上， 如图6所示。具体地，将双向功率器件形成在掺杂浓度较高的衬底1上， 然后在衬底1的背面蒸发金属层形成第三接触63。
第一实施例中，双向功率器件的栅极、衬底电极、第一输出电极和 第二输出电极均从半导体层10的第一表面引出，适合芯片级封装(CSP)。
第二实施例中，双向功率器件的衬底电极从半导体层10的第二表面 引出，既能适应传统的器件封装形式(例如SOP8、DIP8)，同时增加了双 向功率器件的散热能力。
本实施例中，双向功率器件的其余部分与第一实施例基本相同，具 体结构不再赘述。
第三实施例
本实施例与第一实施例采用基本相同的技术方案，与第一实施例相 比，本实施例还包括布线层70(图中未示出)和位于布线层70上的多个金 属焊球80。
由于沟槽20的间距很小，沟槽结构引出的栅电极比较窄小，使得寄 生电阻很大。为了减小寄生电阻，在第一实施例提供的功率器件上方增 加布线层70。
如图7和图8所示，布线层70(图中未示出)位于所述功率器件的表 面上，用于将第一接触61、第二接触62、第三接触63和第四接触64 形成的第一输出电极S1、第二输出电极S2、衬底电极Sub以及栅电极G 引出至所述功率器件表面。
其中，第一接触61、第二接触62、第三接触63和第四接触64位于 第一金属层M1中，布线层70位于第二金属层M2中，第一金属层M1 和第二金属层M2之间由覆盖介质层11隔离。布线层70与第一接触61、 第二接触62、第三接触63和第四接触64通过多个导电孔90实现电连 接。布线层70包括第一布线71、第二布线72、第三布线73和第四布线 74(图中未示出)，其中，第一布线71与第一接触61电连接；第二布线 72与第二接触62电连接；第三布线73与第三接触63电连接；第四布 线74与第四接触64电连接。
在本实施例中，布线层70采用更宽的金属线引出以减小金属层的寄 生电阻。
多个金属焊球80，位于所述布线层70上，通过布线层70与所述第 一输出电极S1、第二输出电极S2、衬底电极Sub以及栅电极G电连接。 其中，金属焊球80包括与所述第一输出电极S1电连接的金属焊球81、 与所述第二输出电极S2电连接的金属焊球82、与所述衬底电极Sub电 连接的金属焊球83以及与所述栅电极G电连接的金属焊球84(图中未示 出)。
在本实施例中，采用植球工艺在布线层上形成多个金属焊球80，完 成芯片级封装。金属焊球81为第一输出电极S1与外部电连接的焊盘引 脚，金属焊球82为第二输出电极S2与外部电连接的焊盘引脚，金属焊 球83为衬底电极与外部电连接的焊盘引脚，金属焊球84为栅电极与外 部电连接的焊盘引脚。
在一个优选地实施例中，金属焊球80与布线层70之间还形成有电 镀金属层M3，使得金属焊球80与布线层70之间的结合更加牢固。
第一输出电极S1和第二输出电极S2由于需要通过过大电流，因此 分布了比较多的金属焊球81和82，如图9所示，其中多个金属焊球81 并联连接在一起，多个金属焊球82并联连接在一起，可以增加了功率器 件和外部系统之间的电流分布。
第三实施例由于采用了植球的工艺，省略了传统封装的打线，减小 了封装的寄生电感和寄生电阻，减小功率器件的封装电阻；由于没有塑 封料的包封，使得散热更加容易，减小功耗，提高功率器件的可靠性和 安全性。
第四实施例
图10a-图10i示出了本发明第四实施例提供的双向功率器件制造方 法不同阶段的截面图。
如图10a所示，示出了本发明第四实施例双向功率器件制造方法的 基础结构，该结构的形成步骤包括：在半导体层10表面沉积阻挡层12； 通过光刻形成刻蚀窗口，通过刻蚀窗口刻蚀阻挡层12和半导体层10形 成沟槽20。沟槽20的深度达到1.2～2.0um。
在本实施例中，半导体层10例如是半导体衬底本身，或者在半导体 衬底上形成的外延层，或者在半导体衬底中注入的阱区。半导体层10 的掺杂浓度为7E14～3E16cm-3。阻挡层12可以是二氧化硅、氮化硅或 者二氧化硅和氮化硅的复合结构。半导体层10例如为硅衬底、或者是在 硅衬底上形成的外延层、或者是在硅衬底中形成的阱区，掺杂类型为P 型，半导体层10与硅衬底的掺杂类型相同。
如图10b所示，去除半导体层10表面的阻挡层12，对沟槽20进行 牺牲氧化来对沟槽20表面进行修复，牺牲氧化的厚度大约为300～1000 埃；然后进行第一导电类型离子注入，形成沟道区40。
在本实施例中，第一导电类型为P型，注入的第一导电类型离子为 硼(B)或者氟化硼(BF2)；注入剂量为5E11～2E13ions/cm2。
如图10c所示，在沟槽20的表面生长栅介质层21，然后在栅介质 层21表面上沉积多晶硅；经过化学机械抛光后，去除半导体层10表面 的多晶硅，沟槽20内的多晶硅高度和半导体层10表面齐平。
在本实施例中，栅介质层21的材料为二氧化硅或者是氮化硅，厚度 为200～1000埃。多晶硅沉积的厚度为5000～10000埃。
如图10d所示，湿法刻蚀栅介质层21，在沟槽上部多晶硅和半导体 层10之间形成空腔27。空腔27的深度为0.4～0.8um。位于沟槽下部由 栅介质层21包覆的多晶硅为控制栅22。
如图10e所示，通过氧化，在空腔内生长氧化层形成屏蔽介质层25。 由于多晶硅的多晶浓度高，在氧化过程中氧化的速度快，生长的氧化层 的厚度也较厚，即形成一定厚度的屏蔽介质层25。屏蔽介质层25的材 料可以是二氧化硅或者氮化硅或者二氧化硅和氮化硅的复合结构。
如图10f所示，重复图10d和图10e中的湿法刻蚀和生长氧化层的 步骤，达到设定厚度的屏蔽介质层25。屏蔽介质层25的厚度为 1000～2500埃，即0.1～0.25um。位于控制栅22上由屏蔽介质层包覆的多 晶硅为屏蔽栅23。控制栅22和屏蔽栅23彼此接触。
如图10g所示，通过光刻形成注入窗口；根据注入窗口进行第二导 电类型离子注入，经过1000℃～1150℃的温度推结，形成源区31和 漏区32。
在本实施例中，第二导电类型为N型，注入的第二导电类型离子为 磷(P)，注入剂量为1E13～6E13ions/cm2。
如图10h所示，在源区31和漏区32中进行第二导电类型离子注入， 经过快速退火或者800℃～1000℃的温度推结，形成第一引线区311 和第二引线区321。第一引线区311的掺杂浓度大于源区31的掺杂浓度； 第二引线区321的掺杂浓度大于漏区32的掺杂浓度。
在本实施例中，第二导电类型为N型，注入的第二导电类型离子为 磷(P)或砷(As)，注入剂量为1E15～1E16ions/cm2。
如图10i所示，在半导体层10中进行第一导电类型离子注入，形成 第三引线区101。第三引线区101的掺杂浓度大于半导体层10的掺杂浓 度。在半导体层10的表面沉积未掺杂的硅玻璃(USG)和掺杂硼磷的硅玻 璃(BPSG)形成覆盖介质层11；刻蚀覆盖介质层11形成接触孔50(图 中未示出)，包括与源区31和漏区32相接触的接触孔51和接触孔52和 与半导体层10相接触的接触孔53以及与沟槽20中控制栅22和/或屏蔽 栅23相接触的接触孔54(图中未示出)。其中第一接触孔51经由第一引 线区与源区31相接触以形成第一输出电极S1；第二接触孔52经由第二 引线区与漏区32相接触以形成第二输出电极S2。所述接触孔50延伸至 半导体层10表面以下0.1～0.5um。
在本实施例中，第一导电类型为P型，注入的第一导电类型离子为 硼(B)或者氟化硼(BF2)；注入剂量为5E14～8E15ions/cm2。
如图10j所示，在接触孔50中沉积金属层60，形成表面电极，即形 成第一接触61、第二接触62、第三接触63以及第四接触64(图中未示 出)。
在本实施例中，第一接触61为第一输出电极S1，第二接触62为第 二输出电极S2，第三接触63为衬底电极Sub，第四接触64为栅电极G。 第四接触64与控制栅22和/或屏蔽栅23电连接。
第五实施例
本实施例与第四实施例采用基本相同的技术方案，不同之处在于， 第三接触63的形成步骤不同，将双向功率器件形成在掺杂浓度较高的衬 底1上，然后在衬底1的背面蒸发金属层60形成第三接触63，进而第 三接触63形成衬底电极。例如，该步骤中金属层60的材料包括传统工 艺的钛镍银或者钛镍金等等。
本实施例中，双向功率器件制造方法的其余步骤与第四实施例基本 相同，具体结构不再赘述。
第六实施例
本实施例与第四实施例采用基本相同的技术方案，与第四实施例相 比，本实施例还包括在所述功率器件的表面上形成布线层70，将第一接 触61、第二接触62、第三接触63和第四接触64形成的第一输出电极 S1、第二输出电极S2、衬底电极Sub以及栅电极G引出至所述功率器 件表面；以及在所述布线层上形成多个金属焊球80，所述多个金属焊球 80通过布线层70与所述衬底电极Sub、第一输出电极S1、第二输出电 极S2以及栅电极G电连接。
其中，第一接触61、第二接触62和第三接触63位于第一金属层 M1中，布线层70位于第二金属层M2中，第一金属层M1和第二金属 层M2之间由覆盖介质层11隔离，布线层70与第一接触61、第二接触 62和第三接触63通过多个导电孔90实现电连接。
在本实施例中，布线层70采用更宽的金属线引出以减小金属层的寄 生电阻。采用植球工艺在布线层上形成多个金属焊球80，完成芯片级封 装。
在上述实施例中，半导体层10的掺杂类型为第一掺杂类型，源区 31和漏区32的掺杂类型为第二掺杂类型，第一掺杂类型为P型掺杂， 第二掺杂类型为N型掺杂，形成N型的双向功率器件。
在替代的实施例中，将半导体层10的掺杂类型与源区31和漏区32 的掺杂类型互换，即，第一掺杂类型为N型掺杂，第二掺杂类型为P型 掺杂，形成P型的双向功率器件。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有 的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述， 可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了 更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能 很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要 求书及其全部范围和等效物的限制。

Claims (40)

1.一种双向功率器件，其特征在于，包括：
半导体层；
位于半导体层中的沟槽；
位于所述沟槽侧壁上的栅介质层；
位于所述沟槽下部的控制栅；
位于所述沟槽上部的屏蔽栅；
其中，所述控制栅和所述屏蔽栅彼此接触，
所述控制栅与所述半导体层之间由所述栅介质层隔开。
2.根据权利要求1所述的双向功率器件，其特征在于，还包括：位于所述半导体层中且邻近所述屏蔽栅的源区和漏区，位于所述半导体层中且邻近所述控制栅的沟道区。
3.根据权利要求2所述的双向功率器件，其特征在于，所述源区和漏区从所述半导体层的第一表面延伸至与所述控制栅交叠。
4.根据权利要求2所述的双向功率器件，其特征在于，所述半导体层的掺杂类型为第一掺杂类型，所述源区和漏区的掺杂类型为第二掺杂类型，所述沟道区的掺杂类型为第一掺杂类型或第二掺杂类型，第一掺杂类型和第二掺杂类型相反。
5.根据权利要求1所述的双向功率器件，其特征在于，还包括：位于沟槽侧壁上的屏蔽介质层，所述屏蔽栅与所述半导体层之间由所述屏蔽介质层隔开。
6.根据权利要求5所述的双向功率器件，其特征在于，所述屏蔽介质层的厚度为0.1～0.25um。
7.根据权利要求1所述的双向功率器件，其特征在于，所述屏蔽栅的长度为0.4～0.8um。
8.根据权利要求5所述的双向功率器件，其特征在于，所述屏蔽介质层的厚度大于或等于所述栅介质层的厚度。
9.根据权利要求1所述的双向功率器件，其特征在于，所述控制栅的宽度大于所述屏蔽栅的宽度。
10.根据权利要求2所述的双向功率器件，其特征在于，所述源区和漏区的长度大于所述屏蔽栅的长度，小于所述屏蔽栅以及所述控制栅的长度之和。
11.根据权利要求1所述的双向功率器件，其特征在于，所述半导体层选自半导体衬底本身、在半导体衬底上形成的外延层或者在半导体衬底中注入的阱区中的一种。
12.根据权利要求2所述的双向功率器件，其特征在于，还包括：
第一接触，与所述源区相接触以形成第一输出电极；
第二接触，与所述漏区相接触以形成第二输出电极；
第三接触，与所述半导体层相接触以形成衬底电极；
第四接触，与所述控制栅和/或屏蔽栅相接触以形成栅电极。
13.根据权利要求12所述的双向功率器件，其特征在于，还包括：
第一引线区，位于所述源区内，其中，第一引线区的掺杂浓度大于所述源区的掺杂浓度；
覆盖介质层，位于所述半导体层的第一表面上；
第一接触孔，贯穿所述覆盖介质层延伸至所述源区；
所述第一接触通过第一接触孔、第一引线区与所述源区相接触。
14.根据权利要求13所述的双向功率器件，其特征在于，还包括：
第二引线区，位于所述漏区内，其中，第二引线区的掺杂浓度大于所述漏区的掺杂浓度；
第二接触孔，贯穿所述覆盖介质层延伸至所述漏区；
所述第二接触通过第二接触孔、第二引线区与所述漏区相接触。
15.根据权利要求14所述的双向功率器件，其特征在于，还包括：
第三引线区，位于所述半导体层内且靠近所述半导体层的第一表面，其中，所述第三引线区的掺杂浓度大于半导体层的掺杂浓度；
第三接触孔，贯穿所述覆盖介质层延伸至所述半导体层；
所述第三接触通过第三接触孔、第三引线区与所述半导体层相接触。
16.根据权利要求14所述的双向功率器件，其特征在于，还包括：
第四接触孔，贯穿所述覆盖介质层延伸至所述控制栅和/或屏蔽栅。
17.根据权利要求14所述的双向功率器件，其特征在于，所述第三接触位于所述半导体层的第二表面上。
18.根据权利要求12所述的双向功率器件，其特征在于，还包括：
布线层，所述布线层包括第一布线至第四布线，分别通过多个导电孔与所述第一输出电极、第二输出电极、衬底电极以及栅电极电连接。
19.根据权利要求18所述的双向功率器件，其特征在于，还包括：
多个金属焊球，位于所述布线层上，通过布线层与所述第一输出电极、第二输出电极、衬底电极以及栅电极电连接。
20.根据权利要求1所述的双向功率器件，其特征在于，所述控制栅的长度大于所述屏蔽栅的长度。
21.根据权利要求12所述的双向功率器件，其特征在于，在所述双向功率器件导通时，所述衬底电极与第一输出电极和第二输出电极之一电连接实现电流方向的双向选择。
22.根据权利要求21所述的双向功率器件，其特征在于，当所述衬底电极与所述第一输出电极电连接时，电流从所述第二输出电极流向所述第一输出电极；
当所述衬底电极与所述第二输出电极电连接时，电流从所述第一输出电极流向所述第二输出电极。
23.一种双向功率器件，其特征在于，包括多个元胞结构，所述元胞结构为如权利要求1-22中任一项所述的元胞结构；
多个元胞结构中的源区电连接在一起，多个元胞结构中的漏区电连接在一起。
24.一种双向功率器件的制造方法，其特征在于，包括：
在半导体层中形成沟槽；
在所述沟槽侧壁上形成栅介质层；
在所述沟槽下部形成控制栅；
在所述沟槽上部形成屏蔽栅；
其中，所述控制栅与所述屏蔽栅彼此接触；
所述控制栅与所述半导体层之间由所述栅介质层隔开。
25.根据权利要求24所述的方法，其特征在于，还包括：
在所述半导体层中形成邻近所述屏蔽栅的源区和漏区；以及
在所述半导体层中形成邻近所述控制栅的沟道区。
26.根据权利要求24所述的方法，其特征在于，所述源区和漏区从所述半导体层的第一表面延伸至与所述控制栅交叠。
27.根据权利要求24所述的方法，其特征在于，还包括：
在所述沟槽侧壁上形成屏蔽介质层，所述屏蔽栅与所述半导体层之间由所述屏蔽介质层隔开。
28.根据权利要求27所述的方法，其特征在于，所述屏蔽介质层的厚度为0.1～0.25um。
29.根据权利要求24所述的方法，其特征在于，所述屏蔽栅的长度为0.4～0.8um。
30.根据权利要求27所述的方法，其特征在于，所述屏蔽介质层的厚度大于或等于所述栅介质层的厚度。
31.根据权利要求24所述的方法，其特征在于，所述控制栅的宽度大于所述屏蔽栅的宽度。
32.根据权利要求25所述的方法，其特征在于，所述源区和漏区的长度大于所述屏蔽栅的长度，小于所述屏蔽栅以及所述控制栅的长度之和。
33.根据权利要求25所述的方法，其特征在于，还包括：
形成与所述源区相接触的第一接触，所述第一接触形成第一输出电极；
形成与所述漏区相接触的第二接触，所述第二接触形成第二输出电极；
形成与所述半导体层相接触的第三接触，所述第三接触形成衬底电极；
形成与所述控制栅和/或屏蔽栅相接触的第四接触，所述第四接触形成栅电极。
34.根据权利要求33所述的方法，其特征在于，形成所述第一接触和第二接触以及第四接触的步骤包括：
在所述源区和漏区内分别形成第一引线区和第二引线区；
在所述半导体层的第一表面上形成覆盖介质层；
形成贯穿所述覆盖介质层延伸至源区和漏区的第一接触孔、第二接触孔以及第四接触孔；
在所述覆盖介质层上填充金属层，所述金属层填充所述第一接触孔、第二接触孔和第四接触孔以形成第一接触、第二接触和第四接触；
其中，第一接触通过第一接触孔、第一引线区与所述源区相接触，第二接触通过第二接触孔、第二引线区与所述漏区相接触，第四接触通过第四接触孔与控制栅和/或屏蔽栅相接触。
35.根据权利要求34所述的方法，其特征在于，形成所述第三接触步骤包括：
在所述半导体层内形成第三引线区，所述第三引线区靠近所述半导体层的第一表面；
形成贯穿所述覆盖介质层延伸至所述半导体层的第三接触孔；
在所述覆盖介质层上填充金属层，所述金属层填充第三接触孔以形成第三接触；
其中，第三接触通过第三接触孔、第三引线区与所述半导体层相接触。
36.根据权利要求34所述的方法，其特征在于，形成所述第三接触步骤包括：
在所述半导体层的第二表面形成衬底；
在衬底上蒸发金属层形成第三接触；
其中，所述第三接触与所述半导体层相接触。
37.根据权利要求33所述的方法，其特征在于，还包括：
在所述双向功率器件的表面上形成布线层，所述布线层包括第一布线至第四布线，分别通过多个导电孔与所述第一输出电极、第二输出电极、衬底电极以及栅电极电连接。
38.根据权利要求37所述的方法，其特征在于，还包括：
在所述布线层上形成多个金属焊球，所述多个金属焊球通过布线层与所述第一输出电极、第二输出电极、衬底电极以及栅电极电连接。
39.根据权利要求33所述的方法，其特征在于，还包括：
在所述双向功率器件导通时，将所述衬底电极与第一输出电极和第二输出电极之一电连接实现电流方向的双向选择。
40.根据权利要求39所述的方法，其特征在于，当所述衬底电极与所述第一输出电极电连接时，电流从所述第二输出电极流向所述第一输出电极；
当所述衬底电极与所述第二输出电极电连接时，电流从所述第一输出电极流向所述第二输出电极。
CN201910267734.9A 2019-04-03 2019-04-03 双向功率器件及其制造方法 Active CN110137242B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910267734.9A CN110137242B (zh) 2019-04-03 2019-04-03 双向功率器件及其制造方法
PCT/CN2020/070761 WO2020199706A1 (zh) 2019-04-03 2020-01-07 双向功率器件及其制造方法
TW109111359A TWI747226B (zh) 2019-04-03 2020-04-01 雙向功率器件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910267734.9A CN110137242B (zh) 2019-04-03 2019-04-03 双向功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110137242A true CN110137242A (zh) 2019-08-16
CN110137242B CN110137242B (zh) 2024-02-23

Family

ID=67569263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910267734.9A Active CN110137242B (zh) 2019-04-03 2019-04-03 双向功率器件及其制造方法

Country Status (3)

Country Link
CN (1) CN110137242B (zh)
TW (1) TWI747226B (zh)
WO (1) WO2020199706A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199705A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN112309975A (zh) * 2020-10-27 2021-02-02 杭州士兰微电子股份有限公司 双向功率器件的制造方法
CN113192884A (zh) * 2020-10-27 2021-07-30 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法
WO2022088627A1 (zh) * 2020-10-27 2022-05-05 杭州士兰微电子股份有限公司 双向功率器件的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782432A (zh) * 2021-08-05 2021-12-10 上海华虹宏力半导体制造有限公司 带有沟槽型屏蔽结构的半导体器件及其制造方法
CN116779645B (zh) * 2023-07-03 2024-03-29 上海陆芯电子科技有限公司 一种功率器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070207582A1 (en) * 2006-03-06 2007-09-06 Semiconductor Components Industries, Llc. Method of forming an MOS transistor and structure therefor
CN103094115A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 制作双层栅沟槽mos的工艺方法
US20130302958A1 (en) * 2012-05-14 2013-11-14 Zia Hossain Method of making an insulated gate semiconductor device having a shield electrode structure
CN209912875U (zh) * 2019-04-03 2020-01-07 杭州士兰微电子股份有限公司 双向功率器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692808B2 (ja) * 1998-12-24 2005-09-07 日産自動車株式会社 半導体装置
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US10211333B2 (en) * 2017-04-26 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. Scalable SGT structure with improved FOM
CN109216432A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
CN109037071A (zh) * 2018-07-19 2018-12-18 厦门芯代集成电路有限公司 一种屏蔽栅功率器件的制备方法
CN110137242B (zh) * 2019-04-03 2024-02-23 杭州士兰微电子股份有限公司 双向功率器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070207582A1 (en) * 2006-03-06 2007-09-06 Semiconductor Components Industries, Llc. Method of forming an MOS transistor and structure therefor
CN103094115A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 制作双层栅沟槽mos的工艺方法
US20130302958A1 (en) * 2012-05-14 2013-11-14 Zia Hossain Method of making an insulated gate semiconductor device having a shield electrode structure
CN209912875U (zh) * 2019-04-03 2020-01-07 杭州士兰微电子股份有限公司 双向功率器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199705A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN112309975A (zh) * 2020-10-27 2021-02-02 杭州士兰微电子股份有限公司 双向功率器件的制造方法
CN113192884A (zh) * 2020-10-27 2021-07-30 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
WO2022088627A1 (zh) * 2020-10-27 2022-05-05 杭州士兰微电子股份有限公司 双向功率器件的制造方法
CN113192884B (zh) * 2020-10-27 2022-08-02 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN112309975B (zh) * 2020-10-27 2024-02-02 杭州士兰微电子股份有限公司 双向功率器件的制造方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法
CN114388613B (zh) * 2021-12-30 2023-09-01 电子科技大学 一种双向阻断功率mos器件及其制造方法

Also Published As

Publication number Publication date
TWI747226B (zh) 2021-11-21
TW202034526A (zh) 2020-09-16
CN110137242B (zh) 2024-02-23
WO2020199706A1 (zh) 2020-10-08

Similar Documents

Publication Publication Date Title
CN110137242A (zh) 双向功率器件及其制造方法
CN110137243A (zh) 双向功率器件及其制造方法
CN103794653B (zh) 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件
CN211428177U (zh) 功率半导体器件
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
CN110120416A (zh) 双向功率器件及其制造方法
CN109659351A (zh) 绝缘栅双极晶体管
CN107910266B (zh) 功率半导体器件及其制造方法
CN106356401B (zh) 一种功率半导体器件的场限环终端结构
TW202034527A (zh) 雙向功率器件
CN107910269B (zh) 功率半导体器件及其制造方法
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
CN103531614B (zh) 电荷补偿半导体器件
CN110310982A (zh) 双向功率器件及其制造方法
CN107910268B (zh) 功率半导体器件及其制造方法
CN210723035U (zh) 双向功率器件
CN113725299B (zh) 一种无结型自耗尽晶体管及其制备方法
CN209896064U (zh) 双向功率器件
CN104600119A (zh) 能实现电流双向流通的功率mosfet器件及其制造方法
CN210224040U (zh) 双向功率器件
CN209912875U (zh) 双向功率器件
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN204375757U (zh) 能实现电流双向流通的功率mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant